arch/arc/plat-arcfpga/Kconfig

   1 #
   2 # Copyright (C) 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
   3 #
   4 # This program is free software; you can redistribute it and/or modify
   5 # it under the terms of the GNU General Public License version 2 as
   6 # published by the Free Software Foundation.
   7 #
   8
   9 if ARC_PLAT_FPGA_LEGACY
  10
  11 menu "FPGA Board"
  12
  13 config ARC_BOARD_ANGEL4
  14         bool "ARC Angel4"
  15         select ISS_SMP_EXTN if SMP
  16         help
  17           ARC Angel4 FPGA Ref Platform (Xilinx Virtex Based)
  18
  19 config ARC_BOARD_ML509
  20         bool "ML509"
  21         help
  22           ARC ML509 FPGA Ref Platform (Xilinx Virtex-5 Based)
  23
  24 config ISS_SMP_EXTN
  25         bool "ARC SMP Extensions (ISS Models only)"
  26         default n
  27         depends on SMP
  28         select ARC_HAS_COH_RTSC
  29         help
  30           SMP Extensions to ARC700, in a "simulation only" Model, supported in
  31           ARC ISS (Instruction Set Simulator).
  32           The SMP extensions include:
  33           -IDU (Interrupt Distribution Unit)
  34           -XTL (To enable CPU start/stop/set-PC for another CPU)
  35           It doesn't provide coherent Caches and/or Atomic Ops (LLOCK/SCOND)
  36
  37 endmenu
  38
  39 config ARC_SERIAL_BAUD
  40         int "UART Baud rate"
  41         default "115200"
  42         depends on SERIAL_ARC || SERIAL_ARC_CONSOLE
  43         help
  44           Baud rate for the ARC UART
  45
  46 menuconfig ARC_HAS_BVCI_LAT_UNIT
  47         bool "BVCI Bus Latency Unit"
  48         depends on ARC_BOARD_ML509 || ARC_BOARD_ANGEL4
  49         help
  50           IP to add artifical latency to BVCI Bus Based FPGA builds.
  51           The default latency (even worst case) for FPGA is non-realistic
  52           (~10 SDRAM, ~5 SSRAM).
  53
  54 config BVCI_LAT_UNITS
  55         hex "Latency Unit(s) Bitmap"
  56         default "0x0"
  57         depends on ARC_HAS_BVCI_LAT_UNIT
  58         help
  59           There are multiple Latency Units corresponding to the many
  60           interfaces of the system bus arbiter (both CPU side as well as
  61           the peripheral side).
  62           To add latency to ALL memory transaction, choose Unit 0, otherwise
  63           for finer grainer - interface wise latency, specify a bitmap (1 bit
  64           per unit) of all units. e.g. 1,2,12 will be 0x1003
  65
  66           Unit  0 - System Arb and Mem Controller
  67           Unit  1 - I$ and System Bus
  68           Unit  2 - D$ and System Bus
  69           ..
  70           Unit 12 - IDE Disk controller and System Bus
  71
  72 config BVCI_LAT_CYCLES
  73         int "Latency Value in cycles"
  74         range 0 63
  75         default "30"
  76         depends on ARC_HAS_BVCI_LAT_UNIT
  77
  78 endif