arch/arm/kernel/head.S

   1 /*
   2  *  linux/arch/arm/kernel/head.S
   3  *
   4  *  Copyright (C) 1994-2002 Russell King
   5  *  Copyright (c) 2003 ARM Limited
   6  *  All Rights Reserved
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  *  Kernel startup code for all 32-bit CPUs
  13  */
  14 #include <linux/linkage.h>
  15 #include <linux/init.h>
  16
  17 #include <asm/assembler.h>
  18 #include <asm/domain.h>
  19 #include <asm/ptrace.h>
  20 #include <asm/asm-offsets.h>
  21 #include <asm/memory.h>
  22 #include <asm/thread_info.h>
  23 #include <asm/system.h>
  24
  25 #ifdef CONFIG_DEBUG_LL
  26 #include <mach/debug-macro.S>
  27 #endif
  28
  29 /*
  30  * swapper_pg_dir is the virtual address of the initial page table.
  31  * We place the page tables 16K below KERNEL_RAM_VADDR.  Therefore, we must
  32  * make sure that KERNEL_RAM_VADDR is correctly set.  Currently, we expect
  33  * the least significant 16 bits to be 0x8000, but we could probably
  34  * relax this restriction to KERNEL_RAM_VADDR >= PAGE_OFFSET + 0x4000.
  35  */
  36 #define KERNEL_RAM_VADDR        (PAGE_OFFSET + TEXT_OFFSET)
  37 #if (KERNEL_RAM_VADDR & 0xffff) != 0x8000
  38 #error KERNEL_RAM_VADDR must start at 0xXXXX8000
  39 #endif
  40
  41         .globl  swapper_pg_dir
  42         .equ    swapper_pg_dir, KERNEL_RAM_VADDR - 0x4000
  43
  44         .macro  pgtbl, rd, phys
  45 #ifdef CONFIG_PLAT_RK
  46         add     \rd, \phys, #((TEXT_OFFSET - 0x4000) & 0xffff0000)
  47         add     \rd, \rd,   #((TEXT_OFFSET - 0x4000) & 0x0000ffff)
  48 #else
  49         add     \rd, \phys, #TEXT_OFFSET - 0x4000
  50 #endif
  51         .endm
  52
  53 #ifdef CONFIG_XIP_KERNEL
  54 #define KERNEL_START    XIP_VIRT_ADDR(CONFIG_XIP_PHYS_ADDR)
  55 #define KERNEL_END      _edata_loc
  56 #else
  57 #define KERNEL_START    KERNEL_RAM_VADDR
  58 #define KERNEL_END      _end
  59 #endif
  60
  61 /*
  62  * Kernel startup entry point.
  63  * ---------------------------
  64  *
  65  * This is normally called from the decompressor code.  The requirements
  66  * are: MMU = off, D-cache = off, I-cache = dont care, r0 = 0,
  67  * r1 = machine nr, r2 = atags or dtb pointer.
  68  *
  69  * This code is mostly position independent, so if you link the kernel at
  70  * 0xc0008000, you call this at __pa(0xc0008000).
  71  *
  72  * See linux/arch/arm/tools/mach-types for the complete list of machine
  73  * numbers for r1.
  74  *
  75  * We're trying to keep crap to a minimum; DO NOT add any machine specific
  76  * crap here - that's what the boot loader (or in extreme, well justified
  77  * circumstances, zImage) is for.
  78  */
  79         __HEAD
  80 ENTRY(stext)
  81         setmode PSR_F_BIT | PSR_I_BIT | SVC_MODE, r9 @ ensure svc mode
  82                                                 @ and irqs disabled
  83         mrc     p15, 0, r9, c0, c0              @ get processor id
  84         bl      __lookup_processor_type         @ r5=procinfo r9=cpuid
  85         movs    r10, r5                         @ invalid processor (r5=0)?
  86  THUMB( it      eq )            @ force fixup-able long branch encoding
  87         beq     __error_p                       @ yes, error 'p'
  88
  89 #ifndef CONFIG_XIP_KERNEL
  90         adr     r3, 2f
  91         ldmia   r3, {r4, r8}
  92         sub     r4, r3, r4                      @ (PHYS_OFFSET - PAGE_OFFSET)
  93         add     r8, r8, r4                      @ PHYS_OFFSET
  94 #else
  95         ldr     r8, =PLAT_PHYS_OFFSET
  96 #endif
  97
  98         /*
  99          * r1 = machine no, r2 = atags or dtb,
 100          * r8 = phys_offset, r9 = cpuid, r10 = procinfo
 101          */
 102         bl      __vet_atags
 103 #ifdef CONFIG_SMP_ON_UP
 104         bl      __fixup_smp
 105 #endif
 106 #ifdef CONFIG_ARM_PATCH_PHYS_VIRT
 107         bl      __fixup_pv_table
 108 #endif
 109         bl      __create_page_tables
 110
 111         /*
 112          * The following calls CPU specific code in a position independent
 113          * manner.  See arch/arm/mm/proc-*.S for details.  r10 = base of
 114          * xxx_proc_info structure selected by __lookup_processor_type
 115          * above.  On return, the CPU will be ready for the MMU to be
 116          * turned on, and r0 will hold the CPU control register value.
 117          */
 118         ldr     r13, =__mmap_switched           @ address to jump to after
 119                                                 @ mmu has been enabled
 120         adr     lr, BSYM(1f)                    @ return (PIC) address
 121         mov     r8, r4                          @ set TTBR1 to swapper_pg_dir
 122  ARM(   add     pc, r10, #PROCINFO_INITFUNC     )
 123  THUMB( add     r12, r10, #PROCINFO_INITFUNC    )
 124  THUMB( mov     pc, r12                         )
 125 1:      b       __enable_mmu
 126 ENDPROC(stext)
 127         .ltorg
 128 #ifndef CONFIG_XIP_KERNEL
 129 2:      .long   .
 130         .long   PAGE_OFFSET
 131 #endif
 132
 133 /*
 134  * Setup the initial page tables.  We only setup the barest
 135  * amount which are required to get the kernel running, which
 136  * generally means mapping in the kernel code.
 137  *
 138  * r8 = phys_offset, r9 = cpuid, r10 = procinfo
 139  *
 140  * Returns:
 141  *  r0, r3, r5-r7 corrupted
 142  *  r4 = physical page table address
 143  */
 144 __create_page_tables:
 145         pgtbl   r4, r8                          @ page table address
 146
 147         /*
 148          * Clear the 16K level 1 swapper page table
 149          */
 150         mov     r0, r4
 151         mov     r3, #0
 152         add     r6, r0, #0x4000
 153 1:      str     r3, [r0], #4
 154         str     r3, [r0], #4
 155         str     r3, [r0], #4
 156         str     r3, [r0], #4
 157         teq     r0, r6
 158         bne     1b
 159
 160         ldr     r7, [r10, #PROCINFO_MM_MMUFLAGS] @ mm_mmuflags
 161
 162         /*
 163          * Create identity mapping to cater for __enable_mmu.
 164          * This identity mapping will be removed by paging_init().
 165          */
 166         adr     r0, __enable_mmu_loc
 167         ldmia   r0, {r3, r5, r6}
 168         sub     r0, r0, r3                      @ virt->phys offset
 169         add     r5, r5, r0                      @ phys __enable_mmu
 170         add     r6, r6, r0                      @ phys __enable_mmu_end
 171         mov     r5, r5, lsr #20
 172         mov     r6, r6, lsr #20
 173
 174 1:      orr     r3, r7, r5, lsl #20             @ flags + kernel base
 175         str     r3, [r4, r5, lsl #2]            @ identity mapping
 176         teq     r5, r6
 177         addne   r5, r5, #1                      @ next section
 178         bne     1b
 179
 180         /*
 181          * Now setup the pagetables for our kernel direct
 182          * mapped region.
 183          */
 184         mov     r3, pc
 185         mov     r3, r3, lsr #20
 186         orr     r3, r7, r3, lsl #20
 187         add     r0, r4,  #(KERNEL_START & 0xff000000) >> 18
 188         str     r3, [r0, #(KERNEL_START & 0x00f00000) >> 18]!
 189         ldr     r6, =(KERNEL_END - 1)
 190         add     r0, r0, #4
 191         add     r6, r4, r6, lsr #18
 192 1:      cmp     r0, r6
 193         add     r3, r3, #1 << 20
 194         strls   r3, [r0], #4
 195         bls     1b
 196
 197 #ifdef CONFIG_XIP_KERNEL
 198         /*
 199          * Map some ram to cover our .data and .bss areas.
 200          */
 201         add     r3, r8, #TEXT_OFFSET
 202         orr     r3, r3, r7
 203         add     r0, r4,  #(KERNEL_RAM_VADDR & 0xff000000) >> 18
 204         str     r3, [r0, #(KERNEL_RAM_VADDR & 0x00f00000) >> 18]!
 205         ldr     r6, =(_end - 1)
 206         add     r0, r0, #4
 207         add     r6, r4, r6, lsr #18
 208 1:      cmp     r0, r6
 209         add     r3, r3, #1 << 20
 210         strls   r3, [r0], #4
 211         bls     1b
 212 #endif
 213
 214         /*
 215          * Then map boot params address in r2 or
 216          * the first 1MB of ram if boot params address is not specified.
 217          */
 218         mov     r0, r2, lsr #20
 219         movs    r0, r0, lsl #20
 220         moveq   r0, r8
 221         sub     r3, r0, r8
 222         add     r3, r3, #PAGE_OFFSET
 223         add     r3, r4, r3, lsr #18
 224         orr     r6, r7, r0
 225         str     r6, [r3]
 226
 227 #ifdef CONFIG_DEBUG_LL
 228 #ifndef CONFIG_DEBUG_ICEDCC
 229         /*
 230          * Map in IO space for serial debugging.
 231          * This allows debug messages to be output
 232          * via a serial console before paging_init.
 233          */
 234         addruart r7, r3
 235
 236         mov     r3, r3, lsr #20
 237         mov     r3, r3, lsl #2
 238
 239         add     r0, r4, r3
 240         rsb     r3, r3, #0x4000                 @ PTRS_PER_PGD*sizeof(long)
 241         cmp     r3, #0x0800                     @ limit to 512MB
 242         movhi   r3, #0x0800
 243         add     r6, r0, r3
 244         mov     r3, r7, lsr #20
 245         ldr     r7, [r10, #PROCINFO_IO_MMUFLAGS] @ io_mmuflags
 246         orr     r3, r7, r3, lsl #20
 247 1:      str     r3, [r0], #4
 248         add     r3, r3, #1 << 20
 249         teq     r0, r6
 250         bne     1b
 251
 252 #else /* CONFIG_DEBUG_ICEDCC */
 253         /* we don't need any serial debugging mappings for ICEDCC */
 254         ldr     r7, [r10, #PROCINFO_IO_MMUFLAGS] @ io_mmuflags
 255 #endif /* !CONFIG_DEBUG_ICEDCC */
 256
 257 #if defined(CONFIG_ARCH_NETWINDER) || defined(CONFIG_ARCH_CATS)
 258         /*
 259          * If we're using the NetWinder or CATS, we also need to map
 260          * in the 16550-type serial port for the debug messages
 261          */
 262         add     r0, r4, #0xff000000 >> 18
 263         orr     r3, r7, #0x7c000000
 264         str     r3, [r0]
 265 #endif
 266 #ifdef CONFIG_ARCH_RPC
 267         /*
 268          * Map in screen at 0x02000000 & SCREEN2_BASE
 269          * Similar reasons here - for debug.  This is
 270          * only for Acorn RiscPC architectures.
 271          */
 272         add     r0, r4, #0x02000000 >> 18
 273         orr     r3, r7, #0x02000000
 274         str     r3, [r0]
 275         add     r0, r4, #0xd8000000 >> 18
 276         str     r3, [r0]
 277 #endif
 278 #endif
 279         mov     pc, lr
 280 ENDPROC(__create_page_tables)
 281         .ltorg
 282         .align
 283 __enable_mmu_loc:
 284         .long   .
 285         .long   __enable_mmu
 286         .long   __enable_mmu_end
 287
 288 #if defined(CONFIG_SMP)
 289         __CPUINIT
 290 ENTRY(secondary_startup)
 291         /*
 292          * Common entry point for secondary CPUs.
 293          *
 294          * Ensure that we're in SVC mode, and IRQs are disabled.  Lookup
 295          * the processor type - there is no need to check the machine type
 296          * as it has already been validated by the primary processor.
 297          */
 298         setmode PSR_F_BIT | PSR_I_BIT | SVC_MODE, r9
 299         mrc     p15, 0, r9, c0, c0              @ get processor id
 300         bl      __lookup_processor_type
 301         movs    r10, r5                         @ invalid processor?
 302         moveq   r0, #'p'                        @ yes, error 'p'
 303  THUMB( it      eq )            @ force fixup-able long branch encoding
 304         beq     __error_p
 305
 306         /*
 307          * Use the page tables supplied from  __cpu_up.
 308          */
 309         adr     r4, __secondary_data
 310         ldmia   r4, {r5, r7, r12}               @ address to jump to after
 311         sub     lr, r4, r5                      @ mmu has been enabled
 312         ldr     r4, [r7, lr]                    @ get secondary_data.pgdir
 313         add     r7, r7, #4
 314         ldr     r8, [r7, lr]                    @ get secondary_data.swapper_pg_dir
 315         adr     lr, BSYM(__enable_mmu)          @ return address
 316         mov     r13, r12                        @ __secondary_switched address
 317  ARM(   add     pc, r10, #PROCINFO_INITFUNC     ) @ initialise processor
 318                                                   @ (return control reg)
 319  THUMB( add     r12, r10, #PROCINFO_INITFUNC    )
 320  THUMB( mov     pc, r12                         )
 321 ENDPROC(secondary_startup)
 322
 323         /*
 324          * r6  = &secondary_data
 325          */
 326 ENTRY(__secondary_switched)
 327         ldr     sp, [r7, #4]                    @ get secondary_data.stack
 328         mov     fp, #0
 329         b       secondary_start_kernel
 330 ENDPROC(__secondary_switched)
 331
 332         .align
 333
 334         .type   __secondary_data, %object
 335 __secondary_data:
 336         .long   .
 337         .long   secondary_data
 338         .long   __secondary_switched
 339 #endif /* defined(CONFIG_SMP) */
 340
 341
 342
 343 /*
 344  * Setup common bits before finally enabling the MMU.  Essentially
 345  * this is just loading the page table pointer and domain access
 346  * registers.
 347  *
 348  *  r0  = cp#15 control register
 349  *  r1  = machine ID
 350  *  r2  = atags or dtb pointer
 351  *  r4  = page table pointer
 352  *  r9  = processor ID
 353  *  r13 = *virtual* address to jump to upon completion
 354  */
 355 __enable_mmu:
 356 #if defined(CONFIG_ALIGNMENT_TRAP) && __LINUX_ARM_ARCH__ < 6
 357         orr     r0, r0, #CR_A
 358 #else
 359         bic     r0, r0, #CR_A
 360 #endif
 361 #ifdef CONFIG_CPU_DCACHE_DISABLE
 362         bic     r0, r0, #CR_C
 363 #endif
 364 #ifdef CONFIG_CPU_BPREDICT_DISABLE
 365         bic     r0, r0, #CR_Z
 366 #endif
 367 #ifdef CONFIG_CPU_ICACHE_DISABLE
 368         bic     r0, r0, #CR_I
 369 #endif
 370         mov     r5, #(domain_val(DOMAIN_USER, DOMAIN_MANAGER) | \
 371                       domain_val(DOMAIN_KERNEL, DOMAIN_MANAGER) | \
 372                       domain_val(DOMAIN_TABLE, DOMAIN_MANAGER) | \
 373                       domain_val(DOMAIN_IO, DOMAIN_CLIENT))
 374         mcr     p15, 0, r5, c3, c0, 0           @ load domain access register
 375         mcr     p15, 0, r4, c2, c0, 0           @ load page table pointer
 376         b       __turn_mmu_on
 377 ENDPROC(__enable_mmu)
 378
 379 /*
 380  * Enable the MMU.  This completely changes the structure of the visible
 381  * memory space.  You will not be able to trace execution through this.
 382  * If you have an enquiry about this, *please* check the linux-arm-kernel
 383  * mailing list archives BEFORE sending another post to the list.
 384  *
 385  *  r0  = cp#15 control register
 386  *  r1  = machine ID
 387  *  r2  = atags or dtb pointer
 388  *  r9  = processor ID
 389  *  r13 = *virtual* address to jump to upon completion
 390  *
 391  * other registers depend on the function called upon completion
 392  */
 393         .align  5
 394 __turn_mmu_on:
 395         mov     r0, r0
 396         mcr     p15, 0, r0, c1, c0, 0           @ write control reg
 397         mrc     p15, 0, r3, c0, c0, 0           @ read id reg
 398         mov     r3, r3
 399         mov     r3, r13
 400         mov     pc, r3
 401 __enable_mmu_end:
 402 ENDPROC(__turn_mmu_on)
 403
 404
 405 #ifdef CONFIG_SMP_ON_UP
 406         __INIT
 407 __fixup_smp:
 408         and     r3, r9, #0x000f0000     @ architecture version
 409         teq     r3, #0x000f0000         @ CPU ID supported?
 410         bne     __fixup_smp_on_up       @ no, assume UP
 411
 412         bic     r3, r9, #0x00ff0000
 413         bic     r3, r3, #0x0000000f     @ mask 0xff00fff0
 414         mov     r4, #0x41000000
 415         orr     r4, r4, #0x0000b000
 416         orr     r4, r4, #0x00000020     @ val 0x4100b020
 417         teq     r3, r4                  @ ARM 11MPCore?
 418         moveq   pc, lr                  @ yes, assume SMP
 419
 420         mrc     p15, 0, r0, c0, c0, 5   @ read MPIDR
 421         and     r0, r0, #0xc0000000     @ multiprocessing extensions and
 422         teq     r0, #0x80000000         @ not part of a uniprocessor system?
 423         moveq   pc, lr                  @ yes, assume SMP
 424
 425 __fixup_smp_on_up:
 426         adr     r0, 1f
 427         ldmia   r0, {r3 - r5}
 428         sub     r3, r0, r3
 429         add     r4, r4, r3
 430         add     r5, r5, r3
 431         b       __do_fixup_smp_on_up
 432 ENDPROC(__fixup_smp)
 433
 434         .align
 435 1:      .word   .
 436         .word   __smpalt_begin
 437         .word   __smpalt_end
 438
 439         .pushsection .data
 440         .globl  smp_on_up
 441 smp_on_up:
 442         ALT_SMP(.long   1)
 443         ALT_UP(.long    0)
 444         .popsection
 445 #endif
 446
 447         .text
 448 __do_fixup_smp_on_up:
 449         cmp     r4, r5
 450         movhs   pc, lr
 451         ldmia   r4!, {r0, r6}
 452  ARM(   str     r6, [r0, r3]    )
 453  THUMB( add     r0, r0, r3      )
 454 #ifdef __ARMEB__
 455  THUMB( mov     r6, r6, ror #16 )       @ Convert word order for big-endian.
 456 #endif
 457  THUMB( strh    r6, [r0], #2    )       @ For Thumb-2, store as two halfwords
 458  THUMB( mov     r6, r6, lsr #16 )       @ to be robust against misaligned r3.
 459  THUMB( strh    r6, [r0]        )
 460         b       __do_fixup_smp_on_up
 461 ENDPROC(__do_fixup_smp_on_up)
 462
 463 ENTRY(fixup_smp)
 464         stmfd   sp!, {r4 - r6, lr}
 465         mov     r4, r0
 466         add     r5, r0, r1
 467         mov     r3, #0
 468         bl      __do_fixup_smp_on_up
 469         ldmfd   sp!, {r4 - r6, pc}
 470 ENDPROC(fixup_smp)
 471
 472 #ifdef CONFIG_ARM_PATCH_PHYS_VIRT
 473
 474 /* __fixup_pv_table - patch the stub instructions with the delta between
 475  * PHYS_OFFSET and PAGE_OFFSET, which is assumed to be 16MiB aligned and
 476  * can be expressed by an immediate shifter operand. The stub instruction
 477  * has a form of '(add|sub) rd, rn, #imm'.
 478  */
 479         __HEAD
 480 __fixup_pv_table:
 481         adr     r0, 1f
 482         ldmia   r0, {r3-r5, r7}
 483         sub     r3, r0, r3      @ PHYS_OFFSET - PAGE_OFFSET
 484         add     r4, r4, r3      @ adjust table start address
 485         add     r5, r5, r3      @ adjust table end address
 486         add     r7, r7, r3      @ adjust __pv_phys_offset address
 487         str     r8, [r7]        @ save computed PHYS_OFFSET to __pv_phys_offset
 488 #ifndef CONFIG_ARM_PATCH_PHYS_VIRT_16BIT
 489         mov     r6, r3, lsr #24 @ constant for add/sub instructions
 490         teq     r3, r6, lsl #24 @ must be 16MiB aligned
 491 #else
 492         mov     r6, r3, lsr #16 @ constant for add/sub instructions
 493         teq     r3, r6, lsl #16 @ must be 64kiB aligned
 494 #endif
 495 THUMB(  it      ne              @ cross section branch )
 496         bne     __error
 497         str     r6, [r7, #4]    @ save to __pv_offset
 498         b       __fixup_a_pv_table
 499 ENDPROC(__fixup_pv_table)
 500
 501         .align
 502 1:      .long   .
 503         .long   __pv_table_begin
 504         .long   __pv_table_end
 505 2:      .long   __pv_phys_offset
 506
 507         .text
 508 __fixup_a_pv_table:
 509 #ifdef CONFIG_THUMB2_KERNEL
 510 #ifdef CONFIG_ARM_PATCH_PHYS_VIRT_16BIT
 511         lsls    r0, r6, #24
 512         lsr     r6, #8
 513         beq     1f
 514         clz     r7, r0
 515         lsr     r0, #24
 516         lsl     r0, r7
 517         bic     r0, 0x0080
 518         lsrs    r7, #1
 519         orrcs   r0, #0x0080
 520         orr     r0, r0, r7, lsl #12
 521 #endif
 522 1:      lsls    r6, #24
 523         beq     4f
 524         clz     r7, r6
 525         lsr     r6, #24
 526         lsl     r6, r7
 527         bic     r6, #0x0080
 528         lsrs    r7, #1
 529         orrcs   r6, #0x0080
 530         orr     r6, r6, r7, lsl #12
 531         orr     r6, #0x4000
 532         b       4f
 533 2:      @ at this point the C flag is always clear
 534         add     r7, r3
 535 #ifdef CONFIG_ARM_PATCH_PHYS_VIRT_16BIT
 536         ldrh    ip, [r7]
 537         tst     ip, 0x0400      @ the i bit tells us LS or MS byte
 538         beq     3f
 539         cmp     r0, #0          @ set C flag, and ...
 540         biceq   ip, 0x0400      @ immediate zero value has a special encoding
 541         streqh  ip, [r7]        @ that requires the i bit cleared
 542 #endif
 543 3:      ldrh    ip, [r7, #2]
 544         and     ip, 0x8f00
 545         orrcc   ip, r6  @ mask in offset bits 31-24
 546         orrcs   ip, r0  @ mask in offset bits 23-16
 547         strh    ip, [r7, #2]
 548 4:      cmp     r4, r5
 549         ldrcc   r7, [r4], #4    @ use branch for delay slot
 550         bcc     2b
 551         bx      lr
 552 #else
 553 #ifdef CONFIG_ARM_PATCH_PHYS_VIRT_16BIT
 554         and     r0, r6, #255    @ offset bits 23-16
 555         mov     r6, r6, lsr #8  @ offset bits 31-24
 556 #else
 557         mov     r0, #0          @ just in case...
 558 #endif
 559         b       3f
 560 2:      ldr     ip, [r7, r3]
 561         bic     ip, ip, #0x000000ff
 562         tst     ip, #0x400      @ rotate shift tells us LS or MS byte
 563         orrne   ip, ip, r6      @ mask in offset bits 31-24
 564         orreq   ip, ip, r0      @ mask in offset bits 23-16
 565         str     ip, [r7, r3]
 566 3:      cmp     r4, r5
 567         ldrcc   r7, [r4], #4    @ use branch for delay slot
 568         bcc     2b
 569         mov     pc, lr
 570 #endif
 571 ENDPROC(__fixup_a_pv_table)
 572
 573 ENTRY(fixup_pv_table)
 574         stmfd   sp!, {r4 - r7, lr}
 575         ldr     r2, 2f                  @ get address of __pv_phys_offset
 576         mov     r3, #0                  @ no offset
 577         mov     r4, r0                  @ r0 = table start
 578         add     r5, r0, r1              @ r1 = table size
 579         ldr     r6, [r2, #4]            @ get __pv_offset
 580         bl      __fixup_a_pv_table
 581         ldmfd   sp!, {r4 - r7, pc}
 582 ENDPROC(fixup_pv_table)
 583
 584         .align
 585 2:      .long   __pv_phys_offset
 586
 587         .data
 588         .globl  __pv_phys_offset
 589         .type   __pv_phys_offset, %object
 590 __pv_phys_offset:
 591         .long   0
 592         .size   __pv_phys_offset, . - __pv_phys_offset
 593 __pv_offset:
 594         .long   0
 595 #endif
 596
 597 #include "head-common.S"