ARM: shmobile: No R-Car Gen2 CMA reservation when HIGHMEM=n
[firefly-linux-kernel-4.4.55.git] / arch / arm / mach-shmobile / setup-rcar-gen2.c
1 /*
2  * R-Car Generation 2 support
3  *
4  * Copyright (C) 2013  Renesas Solutions Corp.
5  * Copyright (C) 2013  Magnus Damm
6  * Copyright (C) 2014  Ulrich Hecht
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; version 2 of the License.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  * GNU General Public License for more details.
16  */
17
18 #include <linux/clk/shmobile.h>
19 #include <linux/clocksource.h>
20 #include <linux/device.h>
21 #include <linux/dma-contiguous.h>
22 #include <linux/io.h>
23 #include <linux/kernel.h>
24 #include <linux/memblock.h>
25 #include <linux/of.h>
26 #include <linux/of_fdt.h>
27 #include <asm/mach/arch.h>
28 #include "common.h"
29 #include "rcar-gen2.h"
30
31 #define MODEMR 0xe6160060
32
33 u32 rcar_gen2_read_mode_pins(void)
34 {
35         static u32 mode;
36         static bool mode_valid;
37
38         if (!mode_valid) {
39                 void __iomem *modemr = ioremap_nocache(MODEMR, 4);
40                 BUG_ON(!modemr);
41                 mode = ioread32(modemr);
42                 iounmap(modemr);
43                 mode_valid = true;
44         }
45
46         return mode;
47 }
48
49 #define CNTCR 0
50 #define CNTFID0 0x20
51
52 void __init rcar_gen2_timer_init(void)
53 {
54 #if defined(CONFIG_ARM_ARCH_TIMER) || defined(CONFIG_COMMON_CLK)
55         u32 mode = rcar_gen2_read_mode_pins();
56 #endif
57 #ifdef CONFIG_ARM_ARCH_TIMER
58         void __iomem *base;
59         int extal_mhz = 0;
60         u32 freq;
61
62         if (of_machine_is_compatible("renesas,r8a7794")) {
63                 freq = 260000000 / 8;   /* ZS / 8 */
64                 /* CNTVOFF has to be initialized either from non-secure
65                  * Hypervisor mode or secure Monitor mode with SCR.NS==1.
66                  * If TrustZone is enabled then it should be handled by the
67                  * secure code.
68                  */
69                 asm volatile(
70                 "       cps     0x16\n"
71                 "       mrc     p15, 0, r1, c1, c1, 0\n"
72                 "       orr     r0, r1, #1\n"
73                 "       mcr     p15, 0, r0, c1, c1, 0\n"
74                 "       isb\n"
75                 "       mov     r0, #0\n"
76                 "       mcrr    p15, 4, r0, r0, c14\n"
77                 "       isb\n"
78                 "       mcr     p15, 0, r1, c1, c1, 0\n"
79                 "       isb\n"
80                 "       cps     0x13\n"
81                         : : : "r0", "r1");
82         } else {
83                 /* At Linux boot time the r8a7790 arch timer comes up
84                  * with the counter disabled. Moreover, it may also report
85                  * a potentially incorrect fixed 13 MHz frequency. To be
86                  * correct these registers need to be updated to use the
87                  * frequency EXTAL / 2 which can be determined by the MD pins.
88                  */
89
90                 switch (mode & (MD(14) | MD(13))) {
91                 case 0:
92                         extal_mhz = 15;
93                         break;
94                 case MD(13):
95                         extal_mhz = 20;
96                         break;
97                 case MD(14):
98                         extal_mhz = 26;
99                         break;
100                 case MD(13) | MD(14):
101                         extal_mhz = 30;
102                         break;
103                 }
104
105                 /* The arch timer frequency equals EXTAL / 2 */
106                 freq = extal_mhz * (1000000 / 2);
107         }
108
109         /* Remap "armgcnt address map" space */
110         base = ioremap(0xe6080000, PAGE_SIZE);
111
112         /*
113          * Update the timer if it is either not running, or is not at the
114          * right frequency. The timer is only configurable in secure mode
115          * so this avoids an abort if the loader started the timer and
116          * entered the kernel in non-secure mode.
117          */
118
119         if ((ioread32(base + CNTCR) & 1) == 0 ||
120             ioread32(base + CNTFID0) != freq) {
121                 /* Update registers with correct frequency */
122                 iowrite32(freq, base + CNTFID0);
123                 asm volatile("mcr p15, 0, %0, c14, c0, 0" : : "r" (freq));
124
125                 /* make sure arch timer is started by setting bit 0 of CNTCR */
126                 iowrite32(1, base + CNTCR);
127         }
128
129         iounmap(base);
130 #endif /* CONFIG_ARM_ARCH_TIMER */
131
132 #ifdef CONFIG_COMMON_CLK
133         rcar_gen2_clocks_init(mode);
134 #endif
135 #ifdef CONFIG_ARCH_SHMOBILE_MULTI
136         clocksource_of_init();
137 #endif
138 }
139
140 struct memory_reserve_config {
141         u64 reserved;
142         u64 base, size;
143 };
144
145 static int __init rcar_gen2_scan_mem(unsigned long node, const char *uname,
146                                      int depth, void *data)
147 {
148         const char *type = of_get_flat_dt_prop(node, "device_type", NULL);
149         const __be32 *reg, *endp;
150         int l;
151         struct memory_reserve_config *mrc = data;
152         u64 lpae_start = 1ULL << 32;
153
154         /* We are scanning "memory" nodes only */
155         if (type == NULL || strcmp(type, "memory"))
156                 return 0;
157
158         reg = of_get_flat_dt_prop(node, "linux,usable-memory", &l);
159         if (reg == NULL)
160                 reg = of_get_flat_dt_prop(node, "reg", &l);
161         if (reg == NULL)
162                 return 0;
163
164         endp = reg + (l / sizeof(__be32));
165         while ((endp - reg) >= (dt_root_addr_cells + dt_root_size_cells)) {
166                 u64 base, size;
167
168                 base = dt_mem_next_cell(dt_root_addr_cells, &reg);
169                 size = dt_mem_next_cell(dt_root_size_cells, &reg);
170
171                 if (base >= lpae_start)
172                         continue;
173
174                 if ((base + size) >= lpae_start)
175                         size = lpae_start - base;
176
177                 if (size < mrc->reserved)
178                         continue;
179
180                 if (base < mrc->base)
181                         continue;
182
183                 /* keep the area at top near the 32-bit legacy limit */
184                 mrc->base = base + size - mrc->reserved;
185                 mrc->size = mrc->reserved;
186         }
187
188         return 0;
189 }
190
191 struct cma *rcar_gen2_dma_contiguous;
192
193 void __init rcar_gen2_reserve(void)
194 {
195         struct memory_reserve_config mrc;
196
197         /* reserve 256 MiB at the top of the physical legacy 32-bit space */
198         memset(&mrc, 0, sizeof(mrc));
199         mrc.reserved = SZ_256M;
200
201         of_scan_flat_dt(rcar_gen2_scan_mem, &mrc);
202 #ifdef CONFIG_DMA_CMA
203         if (mrc.size && memblock_is_region_memory(mrc.base, mrc.size))
204                 dma_contiguous_reserve_area(mrc.size, mrc.base, 0,
205                                             &rcar_gen2_dma_contiguous, true);
206 #endif
207 }