arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARM_AMBA
  17         select ARM_ARCH_TIMER
  18         select ARM_GIC
  19         select AUDIT_ARCH_COMPAT_GENERIC
  20         select ARM_GIC_V2M if PCI_MSI
  21         select ARM_GIC_V3
  22         select ARM_GIC_V3_ITS if PCI_MSI
  23         select BUILDTIME_EXTABLE_SORT
  24         select CLONE_BACKWARDS
  25         select COMMON_CLK
  26         select CPU_PM if (SUSPEND || CPU_IDLE)
  27         select DCACHE_WORD_ACCESS
  28         select EDAC_SUPPORT
  29         select GENERIC_ALLOCATOR
  30         select GENERIC_CLOCKEVENTS
  31         select GENERIC_CLOCKEVENTS_BROADCAST
  32         select GENERIC_CPU_AUTOPROBE
  33         select GENERIC_EARLY_IOREMAP
  34         select GENERIC_IRQ_PROBE
  35         select GENERIC_IRQ_SHOW
  36         select GENERIC_IRQ_SHOW_LEVEL
  37         select GENERIC_PCI_IOMAP
  38         select GENERIC_SCHED_CLOCK
  39         select GENERIC_SMP_IDLE_THREAD
  40         select GENERIC_STRNCPY_FROM_USER
  41         select GENERIC_STRNLEN_USER
  42         select GENERIC_TIME_VSYSCALL
  43         select HANDLE_DOMAIN_IRQ
  44         select HARDIRQS_SW_RESEND
  45         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  46         select HAVE_ARCH_AUDITSYSCALL
  47         select HAVE_ARCH_BITREVERSE
  48         select HAVE_ARCH_JUMP_LABEL
  49         select HAVE_ARCH_KGDB
  50         select HAVE_ARCH_SECCOMP_FILTER
  51         select HAVE_ARCH_TRACEHOOK
  52         select HAVE_BPF_JIT
  53         select HAVE_C_RECORDMCOUNT
  54         select HAVE_CC_STACKPROTECTOR
  55         select HAVE_CMPXCHG_DOUBLE
  56         select HAVE_DEBUG_BUGVERBOSE
  57         select HAVE_DEBUG_KMEMLEAK
  58         select HAVE_DMA_API_DEBUG
  59         select HAVE_DMA_ATTRS
  60         select HAVE_DMA_CONTIGUOUS
  61         select HAVE_DYNAMIC_FTRACE
  62         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  63         select HAVE_FTRACE_MCOUNT_RECORD
  64         select HAVE_FUNCTION_TRACER
  65         select HAVE_FUNCTION_GRAPH_TRACER
  66         select HAVE_GENERIC_DMA_COHERENT
  67         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  68         select HAVE_MEMBLOCK
  69         select HAVE_PATA_PLATFORM
  70         select HAVE_PERF_EVENTS
  71         select HAVE_PERF_REGS
  72         select HAVE_PERF_USER_STACK_DUMP
  73         select HAVE_RCU_TABLE_FREE
  74         select HAVE_SYSCALL_TRACEPOINTS
  75         select IRQ_DOMAIN
  76         select IRQ_FORCED_THREADING
  77         select MODULES_USE_ELF_RELA
  78         select NO_BOOTMEM
  79         select OF
  80         select OF_EARLY_FLATTREE
  81         select OF_RESERVED_MEM
  82         select PERF_USE_VMALLOC
  83         select POWER_RESET
  84         select POWER_SUPPLY
  85         select RTC_LIB
  86         select SPARSE_IRQ
  87         select SYSCTL_EXCEPTION_TRACE
  88         select HAVE_CONTEXT_TRACKING
  89         help
  90           ARM 64-bit (AArch64) Linux support.
  91
  92 config 64BIT
  93         def_bool y
  94
  95 config ARCH_PHYS_ADDR_T_64BIT
  96         def_bool y
  97
  98 config MMU
  99         def_bool y
 100
 101 config NO_IOPORT_MAP
 102         def_bool y if !PCI
 103
 104 config STACKTRACE_SUPPORT
 105         def_bool y
 106
 107 config LOCKDEP_SUPPORT
 108         def_bool y
 109
 110 config TRACE_IRQFLAGS_SUPPORT
 111         def_bool y
 112
 113 config RWSEM_XCHGADD_ALGORITHM
 114         def_bool y
 115
 116 config GENERIC_BUG
 117         def_bool y
 118         depends on BUG
 119
 120 config GENERIC_BUG_RELATIVE_POINTERS
 121         def_bool y
 122         depends on GENERIC_BUG
 123
 124 config GENERIC_HWEIGHT
 125         def_bool y
 126
 127 config GENERIC_CSUM
 128         def_bool y
 129
 130 config GENERIC_CALIBRATE_DELAY
 131         def_bool y
 132
 133 config ZONE_DMA
 134         def_bool y
 135
 136 config HAVE_GENERIC_RCU_GUP
 137         def_bool y
 138
 139 config ARCH_DMA_ADDR_T_64BIT
 140         def_bool y
 141
 142 config NEED_DMA_MAP_STATE
 143         def_bool y
 144
 145 config NEED_SG_DMA_LENGTH
 146         def_bool y
 147
 148 config SMP
 149         def_bool y
 150
 151 config SWIOTLB
 152         def_bool y
 153
 154 config IOMMU_HELPER
 155         def_bool SWIOTLB
 156
 157 config KERNEL_MODE_NEON
 158         def_bool y
 159
 160 config FIX_EARLYCON_MEM
 161         def_bool y
 162
 163 config PGTABLE_LEVELS
 164         int
 165         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 166         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 167         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 168         default 4 if ARM64_4K_PAGES && ARM64_VA_BITS_48
 169
 170 source "init/Kconfig"
 171
 172 source "kernel/Kconfig.freezer"
 173
 174 menu "Platform selection"
 175
 176 config ARCH_EXYNOS
 177         bool
 178         help
 179           This enables support for Samsung Exynos SoC family
 180
 181 config ARCH_EXYNOS7
 182         bool "ARMv8 based Samsung Exynos7"
 183         select ARCH_EXYNOS
 184         select COMMON_CLK_SAMSUNG
 185         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 186         select HAVE_S3C_RTC if RTC_CLASS
 187         select PINCTRL
 188         select PINCTRL_EXYNOS
 189
 190         help
 191           This enables support for Samsung Exynos7 SoC family
 192
 193 config ARCH_FSL_LS2085A
 194         bool "Freescale LS2085A SOC"
 195         help
 196           This enables support for Freescale LS2085A SOC.
 197
 198 config ARCH_HISI
 199         bool "Hisilicon SoC Family"
 200         help
 201           This enables support for Hisilicon ARMv8 SoC family
 202
 203 config ARCH_MEDIATEK
 204         bool "Mediatek MT65xx & MT81xx ARMv8 SoC"
 205         select ARM_GIC
 206         select PINCTRL
 207         help
 208           Support for Mediatek MT65xx & MT81xx ARMv8 SoCs
 209
 210 config ARCH_QCOM
 211         bool "Qualcomm Platforms"
 212         select PINCTRL
 213         help
 214           This enables support for the ARMv8 based Qualcomm chipsets.
 215
 216 config ARCH_SEATTLE
 217         bool "AMD Seattle SoC Family"
 218         help
 219           This enables support for AMD Seattle SOC Family
 220
 221 config ARCH_TEGRA
 222         bool "NVIDIA Tegra SoC Family"
 223         select ARCH_HAS_RESET_CONTROLLER
 224         select ARCH_REQUIRE_GPIOLIB
 225         select CLKDEV_LOOKUP
 226         select CLKSRC_MMIO
 227         select CLKSRC_OF
 228         select GENERIC_CLOCKEVENTS
 229         select HAVE_CLK
 230         select PINCTRL
 231         select RESET_CONTROLLER
 232         help
 233           This enables support for the NVIDIA Tegra SoC family.
 234
 235 config ARCH_TEGRA_132_SOC
 236         bool "NVIDIA Tegra132 SoC"
 237         depends on ARCH_TEGRA
 238         select PINCTRL_TEGRA124
 239         select USB_ULPI if USB_PHY
 240         select USB_ULPI_VIEWPORT if USB_PHY
 241         help
 242           Enable support for NVIDIA Tegra132 SoC, based on the Denver
 243           ARMv8 CPU.  The Tegra132 SoC is similar to the Tegra124 SoC,
 244           but contains an NVIDIA Denver CPU complex in place of
 245           Tegra124's "4+1" Cortex-A15 CPU complex.
 246
 247 config ARCH_SPRD
 248         bool "Spreadtrum SoC platform"
 249         help
 250           Support for Spreadtrum ARM based SoCs
 251
 252 config ARCH_THUNDER
 253         bool "Cavium Inc. Thunder SoC Family"
 254         help
 255           This enables support for Cavium's Thunder Family of SoCs.
 256
 257 config ARCH_VEXPRESS
 258         bool "ARMv8 software model (Versatile Express)"
 259         select ARCH_REQUIRE_GPIOLIB
 260         select COMMON_CLK_VERSATILE
 261         select POWER_RESET_VEXPRESS
 262         select VEXPRESS_CONFIG
 263         help
 264           This enables support for the ARMv8 software model (Versatile
 265           Express).
 266
 267 config ARCH_XGENE
 268         bool "AppliedMicro X-Gene SOC Family"
 269         help
 270           This enables support for AppliedMicro X-Gene SOC Family
 271
 272 config ARCH_ZYNQMP
 273         bool "Xilinx ZynqMP Family"
 274         help
 275           This enables support for Xilinx ZynqMP Family
 276
 277 endmenu
 278
 279 menu "Bus support"
 280
 281 config PCI
 282         bool "PCI support"
 283         help
 284           This feature enables support for PCI bus system. If you say Y
 285           here, the kernel will include drivers and infrastructure code
 286           to support PCI bus devices.
 287
 288 config PCI_DOMAINS
 289         def_bool PCI
 290
 291 config PCI_DOMAINS_GENERIC
 292         def_bool PCI
 293
 294 config PCI_SYSCALL
 295         def_bool PCI
 296
 297 source "drivers/pci/Kconfig"
 298 source "drivers/pci/pcie/Kconfig"
 299 source "drivers/pci/hotplug/Kconfig"
 300
 301 endmenu
 302
 303 menu "Kernel Features"
 304
 305 menu "ARM errata workarounds via the alternatives framework"
 306
 307 config ARM64_ERRATUM_826319
 308         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 309         default y
 310         help
 311           This option adds an alternative code sequence to work around ARM
 312           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 313           AXI master interface and an L2 cache.
 314
 315           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 316           and is unable to accept a certain write via this interface, it will
 317           not progress on read data presented on the read data channel and the
 318           system can deadlock.
 319
 320           The workaround promotes data cache clean instructions to
 321           data cache clean-and-invalidate.
 322           Please note that this does not necessarily enable the workaround,
 323           as it depends on the alternative framework, which will only patch
 324           the kernel if an affected CPU is detected.
 325
 326           If unsure, say Y.
 327
 328 config ARM64_ERRATUM_827319
 329         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 330         default y
 331         help
 332           This option adds an alternative code sequence to work around ARM
 333           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 334           master interface and an L2 cache.
 335
 336           Under certain conditions this erratum can cause a clean line eviction
 337           to occur at the same time as another transaction to the same address
 338           on the AMBA 5 CHI interface, which can cause data corruption if the
 339           interconnect reorders the two transactions.
 340
 341           The workaround promotes data cache clean instructions to
 342           data cache clean-and-invalidate.
 343           Please note that this does not necessarily enable the workaround,
 344           as it depends on the alternative framework, which will only patch
 345           the kernel if an affected CPU is detected.
 346
 347           If unsure, say Y.
 348
 349 config ARM64_ERRATUM_824069
 350         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 351         default y
 352         help
 353           This option adds an alternative code sequence to work around ARM
 354           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 355           to a coherent interconnect.
 356
 357           If a Cortex-A53 processor is executing a store or prefetch for
 358           write instruction at the same time as a processor in another
 359           cluster is executing a cache maintenance operation to the same
 360           address, then this erratum might cause a clean cache line to be
 361           incorrectly marked as dirty.
 362
 363           The workaround promotes data cache clean instructions to
 364           data cache clean-and-invalidate.
 365           Please note that this option does not necessarily enable the
 366           workaround, as it depends on the alternative framework, which will
 367           only patch the kernel if an affected CPU is detected.
 368
 369           If unsure, say Y.
 370
 371 config ARM64_ERRATUM_819472
 372         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 373         default y
 374         help
 375           This option adds an alternative code sequence to work around ARM
 376           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 377           present when it is connected to a coherent interconnect.
 378
 379           If the processor is executing a load and store exclusive sequence at
 380           the same time as a processor in another cluster is executing a cache
 381           maintenance operation to the same address, then this erratum might
 382           cause data corruption.
 383
 384           The workaround promotes data cache clean instructions to
 385           data cache clean-and-invalidate.
 386           Please note that this does not necessarily enable the workaround,
 387           as it depends on the alternative framework, which will only patch
 388           the kernel if an affected CPU is detected.
 389
 390           If unsure, say Y.
 391
 392 config ARM64_ERRATUM_832075
 393         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 394         default y
 395         help
 396           This option adds an alternative code sequence to work around ARM
 397           erratum 832075 on Cortex-A57 parts up to r1p2.
 398
 399           Affected Cortex-A57 parts might deadlock when exclusive load/store
 400           instructions to Write-Back memory are mixed with Device loads.
 401
 402           The workaround is to promote device loads to use Load-Acquire
 403           semantics.
 404           Please note that this does not necessarily enable the workaround,
 405           as it depends on the alternative framework, which will only patch
 406           the kernel if an affected CPU is detected.
 407
 408           If unsure, say Y.
 409
 410 config ARM64_ERRATUM_845719
 411         bool "Cortex-A53: 845719: a load might read incorrect data"
 412         depends on COMPAT
 413         default y
 414         help
 415           This option adds an alternative code sequence to work around ARM
 416           erratum 845719 on Cortex-A53 parts up to r0p4.
 417
 418           When running a compat (AArch32) userspace on an affected Cortex-A53
 419           part, a load at EL0 from a virtual address that matches the bottom 32
 420           bits of the virtual address used by a recent load at (AArch64) EL1
 421           might return incorrect data.
 422
 423           The workaround is to write the contextidr_el1 register on exception
 424           return to a 32-bit task.
 425           Please note that this does not necessarily enable the workaround,
 426           as it depends on the alternative framework, which will only patch
 427           the kernel if an affected CPU is detected.
 428
 429           If unsure, say Y.
 430
 431 endmenu
 432
 433
 434 choice
 435         prompt "Page size"
 436         default ARM64_4K_PAGES
 437         help
 438           Page size (translation granule) configuration.
 439
 440 config ARM64_4K_PAGES
 441         bool "4KB"
 442         help
 443           This feature enables 4KB pages support.
 444
 445 config ARM64_64K_PAGES
 446         bool "64KB"
 447         help
 448           This feature enables 64KB pages support (4KB by default)
 449           allowing only two levels of page tables and faster TLB
 450           look-up. AArch32 emulation is not available when this feature
 451           is enabled.
 452
 453 endchoice
 454
 455 choice
 456         prompt "Virtual address space size"
 457         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 458         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 459         help
 460           Allows choosing one of multiple possible virtual address
 461           space sizes. The level of translation table is determined by
 462           a combination of page size and virtual address space size.
 463
 464 config ARM64_VA_BITS_39
 465         bool "39-bit"
 466         depends on ARM64_4K_PAGES
 467
 468 config ARM64_VA_BITS_42
 469         bool "42-bit"
 470         depends on ARM64_64K_PAGES
 471
 472 config ARM64_VA_BITS_48
 473         bool "48-bit"
 474
 475 endchoice
 476
 477 config ARM64_VA_BITS
 478         int
 479         default 39 if ARM64_VA_BITS_39
 480         default 42 if ARM64_VA_BITS_42
 481         default 48 if ARM64_VA_BITS_48
 482
 483 config ARM64_HW_AFDBM
 484         bool "Support for hardware updates of the Access and Dirty page flags"
 485         default y
 486         help
 487           The ARMv8.1 architecture extensions introduce support for
 488           hardware updates of the access and dirty information in page
 489           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 490           capable processors, accesses to pages with PTE_AF cleared will
 491           set this bit instead of raising an access flag fault.
 492           Similarly, writes to read-only pages with the DBM bit set will
 493           clear the read-only bit (AP[2]) instead of raising a
 494           permission fault.
 495
 496           Kernels built with this configuration option enabled continue
 497           to work on pre-ARMv8.1 hardware and the performance impact is
 498           minimal. If unsure, say Y.
 499
 500 config CPU_BIG_ENDIAN
 501        bool "Build big-endian kernel"
 502        help
 503          Say Y if you plan on running a kernel in big-endian mode.
 504
 505 config SCHED_MC
 506         bool "Multi-core scheduler support"
 507         help
 508           Multi-core scheduler support improves the CPU scheduler's decision
 509           making when dealing with multi-core CPU chips at a cost of slightly
 510           increased overhead in some places. If unsure say N here.
 511
 512 config SCHED_SMT
 513         bool "SMT scheduler support"
 514         help
 515           Improves the CPU scheduler's decision making when dealing with
 516           MultiThreading at a cost of slightly increased overhead in some
 517           places. If unsure say N here.
 518
 519 config NR_CPUS
 520         int "Maximum number of CPUs (2-4096)"
 521         range 2 4096
 522         # These have to remain sorted largest to smallest
 523         default "64"
 524
 525 config HOTPLUG_CPU
 526         bool "Support for hot-pluggable CPUs"
 527         help
 528           Say Y here to experiment with turning CPUs off and on.  CPUs
 529           can be controlled through /sys/devices/system/cpu.
 530
 531 source kernel/Kconfig.preempt
 532
 533 config HZ
 534         int
 535         default 100
 536
 537 config ARCH_HAS_HOLES_MEMORYMODEL
 538         def_bool y if SPARSEMEM
 539
 540 config ARCH_SPARSEMEM_ENABLE
 541         def_bool y
 542         select SPARSEMEM_VMEMMAP_ENABLE
 543
 544 config ARCH_SPARSEMEM_DEFAULT
 545         def_bool ARCH_SPARSEMEM_ENABLE
 546
 547 config ARCH_SELECT_MEMORY_MODEL
 548         def_bool ARCH_SPARSEMEM_ENABLE
 549
 550 config HAVE_ARCH_PFN_VALID
 551         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 552
 553 config HW_PERF_EVENTS
 554         bool "Enable hardware performance counter support for perf events"
 555         depends on PERF_EVENTS
 556         default y
 557         help
 558           Enable hardware performance counter support for perf events. If
 559           disabled, perf events will use software events only.
 560
 561 config SYS_SUPPORTS_HUGETLBFS
 562         def_bool y
 563
 564 config ARCH_WANT_GENERAL_HUGETLB
 565         def_bool y
 566
 567 config ARCH_WANT_HUGE_PMD_SHARE
 568         def_bool y if !ARM64_64K_PAGES
 569
 570 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 571         def_bool y
 572
 573 config ARCH_HAS_CACHE_LINE_SIZE
 574         def_bool y
 575
 576 source "mm/Kconfig"
 577
 578 config SECCOMP
 579         bool "Enable seccomp to safely compute untrusted bytecode"
 580         ---help---
 581           This kernel feature is useful for number crunching applications
 582           that may need to compute untrusted bytecode during their
 583           execution. By using pipes or other transports made available to
 584           the process as file descriptors supporting the read/write
 585           syscalls, it's possible to isolate those applications in
 586           their own address space using seccomp. Once seccomp is
 587           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 588           and the task is only allowed to execute a few safe syscalls
 589           defined by each seccomp mode.
 590
 591 config XEN_DOM0
 592         def_bool y
 593         depends on XEN
 594
 595 config XEN
 596         bool "Xen guest support on ARM64"
 597         depends on ARM64 && OF
 598         select SWIOTLB_XEN
 599         help
 600           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 601
 602 config FORCE_MAX_ZONEORDER
 603         int
 604         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 605         default "11"
 606
 607 config ARM64_PAN
 608         bool "Enable support for Privileged Access Never (PAN)"
 609         default y
 610         help
 611          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 612          prevents the kernel or hypervisor from accessing user-space (EL0)
 613          memory directly.
 614
 615          Choosing this option will cause any unprotected (not using
 616          copy_to_user et al) memory access to fail with a permission fault.
 617
 618          The feature is detected at runtime, and will remain as a 'nop'
 619          instruction if the cpu does not implement the feature.
 620
 621 menuconfig ARMV8_DEPRECATED
 622         bool "Emulate deprecated/obsolete ARMv8 instructions"
 623         depends on COMPAT
 624         help
 625           Legacy software support may require certain instructions
 626           that have been deprecated or obsoleted in the architecture.
 627
 628           Enable this config to enable selective emulation of these
 629           features.
 630
 631           If unsure, say Y
 632
 633 if ARMV8_DEPRECATED
 634
 635 config SWP_EMULATION
 636         bool "Emulate SWP/SWPB instructions"
 637         help
 638           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 639           they are always undefined. Say Y here to enable software
 640           emulation of these instructions for userspace using LDXR/STXR.
 641
 642           In some older versions of glibc [<=2.8] SWP is used during futex
 643           trylock() operations with the assumption that the code will not
 644           be preempted. This invalid assumption may be more likely to fail
 645           with SWP emulation enabled, leading to deadlock of the user
 646           application.
 647
 648           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 649           on an external transaction monitoring block called a global
 650           monitor to maintain update atomicity. If your system does not
 651           implement a global monitor, this option can cause programs that
 652           perform SWP operations to uncached memory to deadlock.
 653
 654           If unsure, say Y
 655
 656 config CP15_BARRIER_EMULATION
 657         bool "Emulate CP15 Barrier instructions"
 658         help
 659           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 660           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 661           strongly recommended to use the ISB, DSB, and DMB
 662           instructions instead.
 663
 664           Say Y here to enable software emulation of these
 665           instructions for AArch32 userspace code. When this option is
 666           enabled, CP15 barrier usage is traced which can help
 667           identify software that needs updating.
 668
 669           If unsure, say Y
 670
 671 config SETEND_EMULATION
 672         bool "Emulate SETEND instruction"
 673         help
 674           The SETEND instruction alters the data-endianness of the
 675           AArch32 EL0, and is deprecated in ARMv8.
 676
 677           Say Y here to enable software emulation of the instruction
 678           for AArch32 userspace code.
 679
 680           Note: All the cpus on the system must have mixed endian support at EL0
 681           for this feature to be enabled. If a new CPU - which doesn't support mixed
 682           endian - is hotplugged in after this feature has been enabled, there could
 683           be unexpected results in the applications.
 684
 685           If unsure, say Y
 686 endif
 687
 688 endmenu
 689
 690 menu "Boot options"
 691
 692 config CMDLINE
 693         string "Default kernel command string"
 694         default ""
 695         help
 696           Provide a set of default command-line options at build time by
 697           entering them here. As a minimum, you should specify the the
 698           root device (e.g. root=/dev/nfs).
 699
 700 config CMDLINE_FORCE
 701         bool "Always use the default kernel command string"
 702         help
 703           Always use the default kernel command string, even if the boot
 704           loader passes other arguments to the kernel.
 705           This is useful if you cannot or don't want to change the
 706           command-line options your boot loader passes to the kernel.
 707
 708 config EFI_STUB
 709         bool
 710
 711 config EFI
 712         bool "UEFI runtime support"
 713         depends on OF && !CPU_BIG_ENDIAN
 714         select LIBFDT
 715         select UCS2_STRING
 716         select EFI_PARAMS_FROM_FDT
 717         select EFI_RUNTIME_WRAPPERS
 718         select EFI_STUB
 719         select EFI_ARMSTUB
 720         default y
 721         help
 722           This option provides support for runtime services provided
 723           by UEFI firmware (such as non-volatile variables, realtime
 724           clock, and platform reset). A UEFI stub is also provided to
 725           allow the kernel to be booted as an EFI application. This
 726           is only useful on systems that have UEFI firmware.
 727
 728 config DMI
 729         bool "Enable support for SMBIOS (DMI) tables"
 730         depends on EFI
 731         default y
 732         help
 733           This enables SMBIOS/DMI feature for systems.
 734
 735           This option is only useful on systems that have UEFI firmware.
 736           However, even with this option, the resultant kernel should
 737           continue to boot on existing non-UEFI platforms.
 738
 739 endmenu
 740
 741 menu "Userspace binary formats"
 742
 743 source "fs/Kconfig.binfmt"
 744
 745 config COMPAT
 746         bool "Kernel support for 32-bit EL0"
 747         depends on !ARM64_64K_PAGES || EXPERT
 748         select COMPAT_BINFMT_ELF
 749         select HAVE_UID16
 750         select OLD_SIGSUSPEND3
 751         select COMPAT_OLD_SIGACTION
 752         help
 753           This option enables support for a 32-bit EL0 running under a 64-bit
 754           kernel at EL1. AArch32-specific components such as system calls,
 755           the user helper functions, VFP support and the ptrace interface are
 756           handled appropriately by the kernel.
 757
 758           If you also enabled CONFIG_ARM64_64K_PAGES, please be aware that you
 759           will only be able to execute AArch32 binaries that were compiled with
 760           64k aligned segments.
 761
 762           If you want to execute 32-bit userspace applications, say Y.
 763
 764 config SYSVIPC_COMPAT
 765         def_bool y
 766         depends on COMPAT && SYSVIPC
 767
 768 endmenu
 769
 770 menu "Power management options"
 771
 772 source "kernel/power/Kconfig"
 773
 774 config ARCH_SUSPEND_POSSIBLE
 775         def_bool y
 776
 777 endmenu
 778
 779 menu "CPU Power Management"
 780
 781 source "drivers/cpuidle/Kconfig"
 782
 783 source "drivers/cpufreq/Kconfig"
 784
 785 endmenu
 786
 787 source "net/Kconfig"
 788
 789 source "drivers/Kconfig"
 790
 791 source "drivers/firmware/Kconfig"
 792
 793 source "drivers/acpi/Kconfig"
 794
 795 source "fs/Kconfig"
 796
 797 source "arch/arm64/kvm/Kconfig"
 798
 799 source "arch/arm64/Kconfig.debug"
 800
 801 source "security/Kconfig"
 802
 803 source "crypto/Kconfig"
 804 if CRYPTO
 805 source "arch/arm64/crypto/Kconfig"
 806 endif
 807
 808 source "lib/Kconfig"