arch/arm64/kernel/entry.S

   1 /*
   2  * Low-level exception handling code
   3  *
   4  * Copyright (C) 2012 ARM Ltd.
   5  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   6  *              Will Deacon <will.deacon@arm.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <linux/init.h>
  22 #include <linux/linkage.h>
  23
  24 #include <asm/alternative.h>
  25 #include <asm/assembler.h>
  26 #include <asm/asm-offsets.h>
  27 #include <asm/cpufeature.h>
  28 #include <asm/errno.h>
  29 #include <asm/esr.h>
  30 #include <asm/memory.h>
  31 #include <asm/thread_info.h>
  32 #include <asm/unistd.h>
  33
  34 /*
  35  * Context tracking subsystem.  Used to instrument transitions
  36  * between user and kernel mode.
  37  */
  38         .macro ct_user_exit, syscall = 0
  39 #ifdef CONFIG_CONTEXT_TRACKING
  40         bl      context_tracking_user_exit
  41         .if \syscall == 1
  42         /*
  43          * Save/restore needed during syscalls.  Restore syscall arguments from
  44          * the values already saved on stack during kernel_entry.
  45          */
  46         ldp     x0, x1, [sp]
  47         ldp     x2, x3, [sp, #S_X2]
  48         ldp     x4, x5, [sp, #S_X4]
  49         ldp     x6, x7, [sp, #S_X6]
  50         .endif
  51 #endif
  52         .endm
  53
  54         .macro ct_user_enter
  55 #ifdef CONFIG_CONTEXT_TRACKING
  56         bl      context_tracking_user_enter
  57 #endif
  58         .endm
  59
  60 /*
  61  * Bad Abort numbers
  62  *-----------------
  63  */
  64 #define BAD_SYNC        0
  65 #define BAD_IRQ         1
  66 #define BAD_FIQ         2
  67 #define BAD_ERROR       3
  68
  69         .macro  kernel_entry, el, regsize = 64
  70         sub     sp, sp, #S_FRAME_SIZE
  71         .if     \regsize == 32
  72         mov     w0, w0                          // zero upper 32 bits of x0
  73         .endif
  74         stp     x0, x1, [sp, #16 * 0]
  75         stp     x2, x3, [sp, #16 * 1]
  76         stp     x4, x5, [sp, #16 * 2]
  77         stp     x6, x7, [sp, #16 * 3]
  78         stp     x8, x9, [sp, #16 * 4]
  79         stp     x10, x11, [sp, #16 * 5]
  80         stp     x12, x13, [sp, #16 * 6]
  81         stp     x14, x15, [sp, #16 * 7]
  82         stp     x16, x17, [sp, #16 * 8]
  83         stp     x18, x19, [sp, #16 * 9]
  84         stp     x20, x21, [sp, #16 * 10]
  85         stp     x22, x23, [sp, #16 * 11]
  86         stp     x24, x25, [sp, #16 * 12]
  87         stp     x26, x27, [sp, #16 * 13]
  88         stp     x28, x29, [sp, #16 * 14]
  89
  90         .if     \el == 0
  91         mrs     x21, sp_el0
  92         get_thread_info tsk                     // Ensure MDSCR_EL1.SS is clear,
  93         ldr     x19, [tsk, #TI_FLAGS]           // since we can unmask debug
  94         disable_step_tsk x19, x20               // exceptions when scheduling.
  95         .else
  96         add     x21, sp, #S_FRAME_SIZE
  97         get_thread_info tsk
  98         /* Save the task's original addr_limit and set USER_DS (TASK_SIZE_64) */
  99         ldr     x20, [tsk, #TI_ADDR_LIMIT]
 100         str     x20, [sp, #S_ORIG_ADDR_LIMIT]
 101         mov     x20, #TASK_SIZE_64
 102         str     x20, [tsk, #TI_ADDR_LIMIT]
 103         .endif /* \el == 0 */
 104         mrs     x22, elr_el1
 105         mrs     x23, spsr_el1
 106         stp     lr, x21, [sp, #S_LR]
 107         stp     x22, x23, [sp, #S_PC]
 108
 109         /*
 110          * Set syscallno to -1 by default (overridden later if real syscall).
 111          */
 112         .if     \el == 0
 113         mvn     x21, xzr
 114         str     x21, [sp, #S_SYSCALLNO]
 115         .endif
 116
 117         /*
 118          * Registers that may be useful after this macro is invoked:
 119          *
 120          * x21 - aborted SP
 121          * x22 - aborted PC
 122          * x23 - aborted PSTATE
 123         */
 124         .endm
 125
 126         .macro  kernel_exit, el
 127         .if     \el != 0
 128         /* Restore the task's original addr_limit. */
 129         ldr     x20, [sp, #S_ORIG_ADDR_LIMIT]
 130         str     x20, [tsk, #TI_ADDR_LIMIT]
 131         .endif
 132
 133         ldp     x21, x22, [sp, #S_PC]           // load ELR, SPSR
 134         .if     \el == 0
 135         ct_user_enter
 136         ldr     x23, [sp, #S_SP]                // load return stack pointer
 137         msr     sp_el0, x23
 138 #ifdef CONFIG_ARM64_ERRATUM_845719
 139 alternative_if_not ARM64_WORKAROUND_845719
 140         nop
 141         nop
 142 #ifdef CONFIG_PID_IN_CONTEXTIDR
 143         nop
 144 #endif
 145 alternative_else
 146         tbz     x22, #4, 1f
 147 #ifdef CONFIG_PID_IN_CONTEXTIDR
 148         mrs     x29, contextidr_el1
 149         msr     contextidr_el1, x29
 150 #else
 151         msr contextidr_el1, xzr
 152 #endif
 153 1:
 154 alternative_endif
 155 #endif
 156         .endif
 157         msr     elr_el1, x21                    // set up the return data
 158         msr     spsr_el1, x22
 159         ldp     x0, x1, [sp, #16 * 0]
 160         ldp     x2, x3, [sp, #16 * 1]
 161         ldp     x4, x5, [sp, #16 * 2]
 162         ldp     x6, x7, [sp, #16 * 3]
 163         ldp     x8, x9, [sp, #16 * 4]
 164         ldp     x10, x11, [sp, #16 * 5]
 165         ldp     x12, x13, [sp, #16 * 6]
 166         ldp     x14, x15, [sp, #16 * 7]
 167         ldp     x16, x17, [sp, #16 * 8]
 168         ldp     x18, x19, [sp, #16 * 9]
 169         ldp     x20, x21, [sp, #16 * 10]
 170         ldp     x22, x23, [sp, #16 * 11]
 171         ldp     x24, x25, [sp, #16 * 12]
 172         ldp     x26, x27, [sp, #16 * 13]
 173         ldp     x28, x29, [sp, #16 * 14]
 174         ldr     lr, [sp, #S_LR]
 175         add     sp, sp, #S_FRAME_SIZE           // restore sp
 176         eret                                    // return to kernel
 177         .endm
 178
 179         .macro  get_thread_info, rd
 180         mov     \rd, sp
 181         and     \rd, \rd, #~(THREAD_SIZE - 1)   // top of stack
 182         .endm
 183
 184 /*
 185  * These are the registers used in the syscall handler, and allow us to
 186  * have in theory up to 7 arguments to a function - x0 to x6.
 187  *
 188  * x7 is reserved for the system call number in 32-bit mode.
 189  */
 190 sc_nr   .req    x25             // number of system calls
 191 scno    .req    x26             // syscall number
 192 stbl    .req    x27             // syscall table pointer
 193 tsk     .req    x28             // current thread_info
 194
 195 /*
 196  * Interrupt handling.
 197  */
 198         .macro  irq_handler
 199         adrp    x1, handle_arch_irq
 200         ldr     x1, [x1, #:lo12:handle_arch_irq]
 201         mov     x0, sp
 202         blr     x1
 203         .endm
 204
 205         .text
 206
 207 /*
 208  * Exception vectors.
 209  */
 210         .pushsection ".entry.text", "ax"
 211
 212         .align  11
 213 ENTRY(vectors)
 214         ventry  el1_sync_invalid                // Synchronous EL1t
 215         ventry  el1_irq_invalid                 // IRQ EL1t
 216         ventry  el1_fiq_invalid                 // FIQ EL1t
 217         ventry  el1_error_invalid               // Error EL1t
 218
 219         ventry  el1_sync                        // Synchronous EL1h
 220         ventry  el1_irq                         // IRQ EL1h
 221         ventry  el1_fiq_invalid                 // FIQ EL1h
 222         ventry  el1_error_invalid               // Error EL1h
 223
 224         ventry  el0_sync                        // Synchronous 64-bit EL0
 225         ventry  el0_irq                         // IRQ 64-bit EL0
 226         ventry  el0_fiq_invalid                 // FIQ 64-bit EL0
 227         ventry  el0_error_invalid               // Error 64-bit EL0
 228
 229 #ifdef CONFIG_COMPAT
 230         ventry  el0_sync_compat                 // Synchronous 32-bit EL0
 231         ventry  el0_irq_compat                  // IRQ 32-bit EL0
 232         ventry  el0_fiq_invalid_compat          // FIQ 32-bit EL0
 233         ventry  el0_error_invalid_compat        // Error 32-bit EL0
 234 #else
 235         ventry  el0_sync_invalid                // Synchronous 32-bit EL0
 236         ventry  el0_irq_invalid                 // IRQ 32-bit EL0
 237         ventry  el0_fiq_invalid                 // FIQ 32-bit EL0
 238         ventry  el0_error_invalid               // Error 32-bit EL0
 239 #endif
 240 END(vectors)
 241
 242 /*
 243  * Invalid mode handlers
 244  */
 245         .macro  inv_entry, el, reason, regsize = 64
 246         kernel_entry el, \regsize
 247         mov     x0, sp
 248         mov     x1, #\reason
 249         mrs     x2, esr_el1
 250         b       bad_mode
 251         .endm
 252
 253 el0_sync_invalid:
 254         inv_entry 0, BAD_SYNC
 255 ENDPROC(el0_sync_invalid)
 256
 257 el0_irq_invalid:
 258         inv_entry 0, BAD_IRQ
 259 ENDPROC(el0_irq_invalid)
 260
 261 el0_fiq_invalid:
 262         inv_entry 0, BAD_FIQ
 263 ENDPROC(el0_fiq_invalid)
 264
 265 el0_error_invalid:
 266         inv_entry 0, BAD_ERROR
 267 ENDPROC(el0_error_invalid)
 268
 269 #ifdef CONFIG_COMPAT
 270 el0_fiq_invalid_compat:
 271         inv_entry 0, BAD_FIQ, 32
 272 ENDPROC(el0_fiq_invalid_compat)
 273
 274 el0_error_invalid_compat:
 275         inv_entry 0, BAD_ERROR, 32
 276 ENDPROC(el0_error_invalid_compat)
 277 #endif
 278
 279 el1_sync_invalid:
 280         inv_entry 1, BAD_SYNC
 281 ENDPROC(el1_sync_invalid)
 282
 283 el1_irq_invalid:
 284         inv_entry 1, BAD_IRQ
 285 ENDPROC(el1_irq_invalid)
 286
 287 el1_fiq_invalid:
 288         inv_entry 1, BAD_FIQ
 289 ENDPROC(el1_fiq_invalid)
 290
 291 el1_error_invalid:
 292         inv_entry 1, BAD_ERROR
 293 ENDPROC(el1_error_invalid)
 294
 295 /*
 296  * EL1 mode handlers.
 297  */
 298         .align  6
 299 el1_sync:
 300         kernel_entry 1
 301         mrs     x1, esr_el1                     // read the syndrome register
 302         lsr     x24, x1, #ESR_ELx_EC_SHIFT      // exception class
 303         cmp     x24, #ESR_ELx_EC_DABT_CUR       // data abort in EL1
 304         b.eq    el1_da
 305         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 306         b.eq    el1_undef
 307         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 308         b.eq    el1_sp_pc
 309         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 310         b.eq    el1_sp_pc
 311         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL1
 312         b.eq    el1_undef
 313         cmp     x24, #ESR_ELx_EC_BREAKPT_CUR    // debug exception in EL1
 314         b.ge    el1_dbg
 315         b       el1_inv
 316 el1_da:
 317         /*
 318          * Data abort handling
 319          */
 320         mrs     x0, far_el1
 321         enable_dbg
 322         // re-enable interrupts if they were enabled in the aborted context
 323         tbnz    x23, #7, 1f                     // PSR_I_BIT
 324         enable_irq
 325 1:
 326         mov     x2, sp                          // struct pt_regs
 327         bl      do_mem_abort
 328
 329         // disable interrupts before pulling preserved data off the stack
 330         disable_irq
 331         kernel_exit 1
 332 el1_sp_pc:
 333         /*
 334          * Stack or PC alignment exception handling
 335          */
 336         mrs     x0, far_el1
 337         enable_dbg
 338         mov     x2, sp
 339         b       do_sp_pc_abort
 340 el1_undef:
 341         /*
 342          * Undefined instruction
 343          */
 344         enable_dbg
 345         mov     x0, sp
 346         b       do_undefinstr
 347 el1_dbg:
 348         /*
 349          * Debug exception handling
 350          */
 351         cmp     x24, #ESR_ELx_EC_BRK64          // if BRK64
 352         cinc    x24, x24, eq                    // set bit '0'
 353         tbz     x24, #0, el1_inv                // EL1 only
 354         mrs     x0, far_el1
 355         mov     x2, sp                          // struct pt_regs
 356         bl      do_debug_exception
 357         kernel_exit 1
 358 el1_inv:
 359         // TODO: add support for undefined instructions in kernel mode
 360         enable_dbg
 361         mov     x0, sp
 362         mov     x2, x1
 363         mov     x1, #BAD_SYNC
 364         b       bad_mode
 365 ENDPROC(el1_sync)
 366
 367         .align  6
 368 el1_irq:
 369         kernel_entry 1
 370         enable_dbg
 371 #ifdef CONFIG_TRACE_IRQFLAGS
 372         bl      trace_hardirqs_off
 373 #endif
 374
 375         irq_handler
 376
 377 #ifdef CONFIG_PREEMPT
 378         get_thread_info tsk
 379         ldr     w24, [tsk, #TI_PREEMPT]         // get preempt count
 380         cbnz    w24, 1f                         // preempt count != 0
 381         ldr     x0, [tsk, #TI_FLAGS]            // get flags
 382         tbz     x0, #TIF_NEED_RESCHED, 1f       // needs rescheduling?
 383         bl      el1_preempt
 384 1:
 385 #endif
 386 #ifdef CONFIG_TRACE_IRQFLAGS
 387         bl      trace_hardirqs_on
 388 #endif
 389         kernel_exit 1
 390 ENDPROC(el1_irq)
 391
 392 #ifdef CONFIG_PREEMPT
 393 el1_preempt:
 394         mov     x24, lr
 395 1:      bl      preempt_schedule_irq            // irq en/disable is done inside
 396         ldr     x0, [tsk, #TI_FLAGS]            // get new tasks TI_FLAGS
 397         tbnz    x0, #TIF_NEED_RESCHED, 1b       // needs rescheduling?
 398         ret     x24
 399 #endif
 400
 401 /*
 402  * EL0 mode handlers.
 403  */
 404         .align  6
 405 el0_sync:
 406         kernel_entry 0
 407         mrs     x25, esr_el1                    // read the syndrome register
 408         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 409         cmp     x24, #ESR_ELx_EC_SVC64          // SVC in 64-bit state
 410         b.eq    el0_svc
 411         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 412         b.eq    el0_da
 413         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 414         b.eq    el0_ia
 415         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 416         b.eq    el0_fpsimd_acc
 417         cmp     x24, #ESR_ELx_EC_FP_EXC64       // FP/ASIMD exception
 418         b.eq    el0_fpsimd_exc
 419         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 420         b.eq    el0_undef
 421         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 422         b.eq    el0_sp_pc
 423         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 424         b.eq    el0_sp_pc
 425         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 426         b.eq    el0_undef
 427         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 428         b.ge    el0_dbg
 429         b       el0_inv
 430
 431 #ifdef CONFIG_COMPAT
 432         .align  6
 433 el0_sync_compat:
 434         kernel_entry 0, 32
 435         mrs     x25, esr_el1                    // read the syndrome register
 436         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 437         cmp     x24, #ESR_ELx_EC_SVC32          // SVC in 32-bit state
 438         b.eq    el0_svc_compat
 439         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 440         b.eq    el0_da
 441         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 442         b.eq    el0_ia
 443         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 444         b.eq    el0_fpsimd_acc
 445         cmp     x24, #ESR_ELx_EC_FP_EXC32       // FP/ASIMD exception
 446         b.eq    el0_fpsimd_exc
 447         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 448         b.eq    el0_sp_pc
 449         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 450         b.eq    el0_undef
 451         cmp     x24, #ESR_ELx_EC_CP15_32        // CP15 MRC/MCR trap
 452         b.eq    el0_undef
 453         cmp     x24, #ESR_ELx_EC_CP15_64        // CP15 MRRC/MCRR trap
 454         b.eq    el0_undef
 455         cmp     x24, #ESR_ELx_EC_CP14_MR        // CP14 MRC/MCR trap
 456         b.eq    el0_undef
 457         cmp     x24, #ESR_ELx_EC_CP14_LS        // CP14 LDC/STC trap
 458         b.eq    el0_undef
 459         cmp     x24, #ESR_ELx_EC_CP14_64        // CP14 MRRC/MCRR trap
 460         b.eq    el0_undef
 461         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 462         b.ge    el0_dbg
 463         b       el0_inv
 464 el0_svc_compat:
 465         /*
 466          * AArch32 syscall handling
 467          */
 468         adrp    stbl, compat_sys_call_table     // load compat syscall table pointer
 469         uxtw    scno, w7                        // syscall number in w7 (r7)
 470         mov     sc_nr, #__NR_compat_syscalls
 471         b       el0_svc_naked
 472
 473         .align  6
 474 el0_irq_compat:
 475         kernel_entry 0, 32
 476         b       el0_irq_naked
 477 #endif
 478
 479 el0_da:
 480         /*
 481          * Data abort handling
 482          */
 483         mrs     x26, far_el1
 484         // enable interrupts before calling the main handler
 485         enable_dbg_and_irq
 486         ct_user_exit
 487         bic     x0, x26, #(0xff << 56)
 488         mov     x1, x25
 489         mov     x2, sp
 490         bl      do_mem_abort
 491         b       ret_to_user
 492 el0_ia:
 493         /*
 494          * Instruction abort handling
 495          */
 496         mrs     x26, far_el1
 497         // enable interrupts before calling the main handler
 498         enable_dbg_and_irq
 499         ct_user_exit
 500         mov     x0, x26
 501         orr     x1, x25, #1 << 24               // use reserved ISS bit for instruction aborts
 502         mov     x2, sp
 503         bl      do_mem_abort
 504         b       ret_to_user
 505 el0_fpsimd_acc:
 506         /*
 507          * Floating Point or Advanced SIMD access
 508          */
 509         enable_dbg
 510         ct_user_exit
 511         mov     x0, x25
 512         mov     x1, sp
 513         bl      do_fpsimd_acc
 514         b       ret_to_user
 515 el0_fpsimd_exc:
 516         /*
 517          * Floating Point or Advanced SIMD exception
 518          */
 519         enable_dbg
 520         ct_user_exit
 521         mov     x0, x25
 522         mov     x1, sp
 523         bl      do_fpsimd_exc
 524         b       ret_to_user
 525 el0_sp_pc:
 526         /*
 527          * Stack or PC alignment exception handling
 528          */
 529         mrs     x26, far_el1
 530         // enable interrupts before calling the main handler
 531         enable_dbg_and_irq
 532         ct_user_exit
 533         mov     x0, x26
 534         mov     x1, x25
 535         mov     x2, sp
 536         bl      do_sp_pc_abort
 537         b       ret_to_user
 538 el0_undef:
 539         /*
 540          * Undefined instruction
 541          */
 542         // enable interrupts before calling the main handler
 543         enable_dbg_and_irq
 544         ct_user_exit
 545         mov     x0, sp
 546         bl      do_undefinstr
 547         b       ret_to_user
 548 el0_dbg:
 549         /*
 550          * Debug exception handling
 551          */
 552         tbnz    x24, #0, el0_inv                // EL0 only
 553         mrs     x0, far_el1
 554         mov     x1, x25
 555         mov     x2, sp
 556         bl      do_debug_exception
 557         enable_dbg
 558         ct_user_exit
 559         b       ret_to_user
 560 el0_inv:
 561         enable_dbg
 562         ct_user_exit
 563         mov     x0, sp
 564         mov     x1, #BAD_SYNC
 565         mov     x2, x25
 566         bl      bad_mode
 567         b       ret_to_user
 568 ENDPROC(el0_sync)
 569
 570         .align  6
 571 el0_irq:
 572         kernel_entry 0
 573 el0_irq_naked:
 574         enable_dbg
 575 #ifdef CONFIG_TRACE_IRQFLAGS
 576         bl      trace_hardirqs_off
 577 #endif
 578
 579         ct_user_exit
 580         irq_handler
 581
 582 #ifdef CONFIG_TRACE_IRQFLAGS
 583         bl      trace_hardirqs_on
 584 #endif
 585         b       ret_to_user
 586 ENDPROC(el0_irq)
 587
 588 /*
 589  * Register switch for AArch64. The callee-saved registers need to be saved
 590  * and restored. On entry:
 591  *   x0 = previous task_struct (must be preserved across the switch)
 592  *   x1 = next task_struct
 593  * Previous and next are guaranteed not to be the same.
 594  *
 595  */
 596 ENTRY(cpu_switch_to)
 597         mov     x10, #THREAD_CPU_CONTEXT
 598         add     x8, x0, x10
 599         mov     x9, sp
 600         stp     x19, x20, [x8], #16             // store callee-saved registers
 601         stp     x21, x22, [x8], #16
 602         stp     x23, x24, [x8], #16
 603         stp     x25, x26, [x8], #16
 604         stp     x27, x28, [x8], #16
 605         stp     x29, x9, [x8], #16
 606         str     lr, [x8]
 607         add     x8, x1, x10
 608         ldp     x19, x20, [x8], #16             // restore callee-saved registers
 609         ldp     x21, x22, [x8], #16
 610         ldp     x23, x24, [x8], #16
 611         ldp     x25, x26, [x8], #16
 612         ldp     x27, x28, [x8], #16
 613         ldp     x29, x9, [x8], #16
 614         ldr     lr, [x8]
 615         mov     sp, x9
 616         ret
 617 ENDPROC(cpu_switch_to)
 618
 619 /*
 620  * This is the fast syscall return path.  We do as little as possible here,
 621  * and this includes saving x0 back into the kernel stack.
 622  */
 623 ret_fast_syscall:
 624         disable_irq                             // disable interrupts
 625         str     x0, [sp, #S_X0]                 // returned x0
 626         ldr     x1, [tsk, #TI_FLAGS]            // re-check for syscall tracing
 627         and     x2, x1, #_TIF_SYSCALL_WORK
 628         cbnz    x2, ret_fast_syscall_trace
 629         and     x2, x1, #_TIF_WORK_MASK
 630         cbnz    x2, work_pending
 631         enable_step_tsk x1, x2
 632         kernel_exit 0
 633 ret_fast_syscall_trace:
 634         enable_irq                              // enable interrupts
 635         b       __sys_trace_return_skipped      // we already saved x0
 636
 637 /*
 638  * Ok, we need to do extra processing, enter the slow path.
 639  */
 640 work_pending:
 641         tbnz    x1, #TIF_NEED_RESCHED, work_resched
 642         /* TIF_SIGPENDING, TIF_NOTIFY_RESUME or TIF_FOREIGN_FPSTATE case */
 643         ldr     x2, [sp, #S_PSTATE]
 644         mov     x0, sp                          // 'regs'
 645         tst     x2, #PSR_MODE_MASK              // user mode regs?
 646         b.ne    no_work_pending                 // returning to kernel
 647         enable_irq                              // enable interrupts for do_notify_resume()
 648         bl      do_notify_resume
 649         b       ret_to_user
 650 work_resched:
 651         bl      schedule
 652
 653 /*
 654  * "slow" syscall return path.
 655  */
 656 ret_to_user:
 657         disable_irq                             // disable interrupts
 658         ldr     x1, [tsk, #TI_FLAGS]
 659         and     x2, x1, #_TIF_WORK_MASK
 660         cbnz    x2, work_pending
 661         enable_step_tsk x1, x2
 662 no_work_pending:
 663         kernel_exit 0
 664 ENDPROC(ret_to_user)
 665
 666 /*
 667  * This is how we return from a fork.
 668  */
 669 ENTRY(ret_from_fork)
 670         bl      schedule_tail
 671         cbz     x19, 1f                         // not a kernel thread
 672         mov     x0, x20
 673         blr     x19
 674 1:      get_thread_info tsk
 675         b       ret_to_user
 676 ENDPROC(ret_from_fork)
 677
 678 /*
 679  * SVC handler.
 680  */
 681         .align  6
 682 el0_svc:
 683         adrp    stbl, sys_call_table            // load syscall table pointer
 684         uxtw    scno, w8                        // syscall number in w8
 685         mov     sc_nr, #__NR_syscalls
 686 el0_svc_naked:                                  // compat entry point
 687         stp     x0, scno, [sp, #S_ORIG_X0]      // save the original x0 and syscall number
 688         enable_dbg_and_irq
 689         ct_user_exit 1
 690
 691         ldr     x16, [tsk, #TI_FLAGS]           // check for syscall hooks
 692         tst     x16, #_TIF_SYSCALL_WORK
 693         b.ne    __sys_trace
 694         cmp     scno, sc_nr                     // check upper syscall limit
 695         b.hs    ni_sys
 696         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 697         blr     x16                             // call sys_* routine
 698         b       ret_fast_syscall
 699 ni_sys:
 700         mov     x0, sp
 701         bl      do_ni_syscall
 702         b       ret_fast_syscall
 703 ENDPROC(el0_svc)
 704
 705         /*
 706          * This is the really slow path.  We're going to be doing context
 707          * switches, and waiting for our parent to respond.
 708          */
 709 __sys_trace:
 710         mov     w0, #-1                         // set default errno for
 711         cmp     scno, x0                        // user-issued syscall(-1)
 712         b.ne    1f
 713         mov     x0, #-ENOSYS
 714         str     x0, [sp, #S_X0]
 715 1:      mov     x0, sp
 716         bl      syscall_trace_enter
 717         cmp     w0, #-1                         // skip the syscall?
 718         b.eq    __sys_trace_return_skipped
 719         uxtw    scno, w0                        // syscall number (possibly new)
 720         mov     x1, sp                          // pointer to regs
 721         cmp     scno, sc_nr                     // check upper syscall limit
 722         b.hs    __ni_sys_trace
 723         ldp     x0, x1, [sp]                    // restore the syscall args
 724         ldp     x2, x3, [sp, #S_X2]
 725         ldp     x4, x5, [sp, #S_X4]
 726         ldp     x6, x7, [sp, #S_X6]
 727         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 728         blr     x16                             // call sys_* routine
 729
 730 __sys_trace_return:
 731         str     x0, [sp, #S_X0]                 // save returned x0
 732 __sys_trace_return_skipped:
 733         mov     x0, sp
 734         bl      syscall_trace_exit
 735         b       ret_to_user
 736
 737 __ni_sys_trace:
 738         mov     x0, sp
 739         bl      do_ni_syscall
 740         b       __sys_trace_return
 741
 742         .popsection                             // .entry.text
 743
 744 /*
 745  * Special system call wrappers.
 746  */
 747 ENTRY(sys_rt_sigreturn_wrapper)
 748         mov     x0, sp
 749         b       sys_rt_sigreturn
 750 ENDPROC(sys_rt_sigreturn_wrapper)