arch/arm64/kernel/head.S

   1 /*
   2  * Low-level CPU initialisation
   3  * Based on arch/arm/kernel/head.S
   4  *
   5  * Copyright (C) 1994-2002 Russell King
   6  * Copyright (C) 2003-2012 ARM Ltd.
   7  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   8  *              Will Deacon <will.deacon@arm.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  21  */
  22
  23 #include <linux/linkage.h>
  24 #include <linux/init.h>
  25 #include <linux/irqchip/arm-gic-v3.h>
  26
  27 #include <asm/assembler.h>
  28 #include <asm/boot.h>
  29 #include <asm/ptrace.h>
  30 #include <asm/asm-offsets.h>
  31 #include <asm/cache.h>
  32 #include <asm/cputype.h>
  33 #include <asm/elf.h>
  34 #include <asm/kernel-pgtable.h>
  35 #include <asm/memory.h>
  36 #include <asm/pgtable-hwdef.h>
  37 #include <asm/pgtable.h>
  38 #include <asm/page.h>
  39 #include <asm/sysreg.h>
  40 #include <asm/thread_info.h>
  41 #include <asm/virt.h>
  42
  43 #define __PHYS_OFFSET   (KERNEL_START - TEXT_OFFSET)
  44
  45 #if (TEXT_OFFSET & 0xfff) != 0
  46 #error TEXT_OFFSET must be at least 4KB aligned
  47 #elif (PAGE_OFFSET & 0x1fffff) != 0
  48 #error PAGE_OFFSET must be at least 2MB aligned
  49 #elif TEXT_OFFSET > 0x1fffff
  50 #error TEXT_OFFSET must be less than 2MB
  51 #endif
  52
  53 #define KERNEL_START    _text
  54 #define KERNEL_END      _end
  55
  56 /*
  57  * Kernel startup entry point.
  58  * ---------------------------
  59  *
  60  * The requirements are:
  61  *   MMU = off, D-cache = off, I-cache = on or off,
  62  *   x0 = physical address to the FDT blob.
  63  *
  64  * This code is mostly position independent so you call this at
  65  * __pa(PAGE_OFFSET + TEXT_OFFSET).
  66  *
  67  * Note that the callee-saved registers are used for storing variables
  68  * that are useful before the MMU is enabled. The allocations are described
  69  * in the entry routines.
  70  */
  71         __HEAD
  72 _head:
  73         /*
  74          * DO NOT MODIFY. Image header expected by Linux boot-loaders.
  75          */
  76 #ifdef CONFIG_EFI
  77         /*
  78          * This add instruction has no meaningful effect except that
  79          * its opcode forms the magic "MZ" signature required by UEFI.
  80          */
  81         add     x13, x18, #0x16
  82         b       stext
  83 #else
  84         b       stext                           // branch to kernel start, magic
  85         .long   0                               // reserved
  86 #endif
  87         le64sym _kernel_offset_le               // Image load offset from start of RAM, little-endian
  88         le64sym _kernel_size_le                 // Effective size of kernel image, little-endian
  89         le64sym _kernel_flags_le                // Informative flags, little-endian
  90         .quad   0                               // reserved
  91         .quad   0                               // reserved
  92         .quad   0                               // reserved
  93         .byte   0x41                            // Magic number, "ARM\x64"
  94         .byte   0x52
  95         .byte   0x4d
  96         .byte   0x64
  97 #ifdef CONFIG_EFI
  98         .long   pe_header - _head               // Offset to the PE header.
  99 #else
 100         .word   0                               // reserved
 101 #endif
 102
 103 #ifdef CONFIG_EFI
 104         .align 3
 105 pe_header:
 106         .ascii  "PE"
 107         .short  0
 108 coff_header:
 109         .short  0xaa64                          // AArch64
 110         .short  2                               // nr_sections
 111         .long   0                               // TimeDateStamp
 112         .long   0                               // PointerToSymbolTable
 113         .long   1                               // NumberOfSymbols
 114         .short  section_table - optional_header // SizeOfOptionalHeader
 115         .short  0x206                           // Characteristics.
 116                                                 // IMAGE_FILE_DEBUG_STRIPPED |
 117                                                 // IMAGE_FILE_EXECUTABLE_IMAGE |
 118                                                 // IMAGE_FILE_LINE_NUMS_STRIPPED
 119 optional_header:
 120         .short  0x20b                           // PE32+ format
 121         .byte   0x02                            // MajorLinkerVersion
 122         .byte   0x14                            // MinorLinkerVersion
 123         .long   _end - efi_header_end           // SizeOfCode
 124         .long   0                               // SizeOfInitializedData
 125         .long   0                               // SizeOfUninitializedData
 126         .long   __efistub_entry - _head         // AddressOfEntryPoint
 127         .long   efi_header_end - _head          // BaseOfCode
 128
 129 extra_header_fields:
 130         .quad   0                               // ImageBase
 131         .long   0x1000                          // SectionAlignment
 132         .long   PECOFF_FILE_ALIGNMENT           // FileAlignment
 133         .short  0                               // MajorOperatingSystemVersion
 134         .short  0                               // MinorOperatingSystemVersion
 135         .short  0                               // MajorImageVersion
 136         .short  0                               // MinorImageVersion
 137         .short  0                               // MajorSubsystemVersion
 138         .short  0                               // MinorSubsystemVersion
 139         .long   0                               // Win32VersionValue
 140
 141         .long   _end - _head                    // SizeOfImage
 142
 143         // Everything before the kernel image is considered part of the header
 144         .long   efi_header_end - _head          // SizeOfHeaders
 145         .long   0                               // CheckSum
 146         .short  0xa                             // Subsystem (EFI application)
 147         .short  0                               // DllCharacteristics
 148         .quad   0                               // SizeOfStackReserve
 149         .quad   0                               // SizeOfStackCommit
 150         .quad   0                               // SizeOfHeapReserve
 151         .quad   0                               // SizeOfHeapCommit
 152         .long   0                               // LoaderFlags
 153         .long   0x6                             // NumberOfRvaAndSizes
 154
 155         .quad   0                               // ExportTable
 156         .quad   0                               // ImportTable
 157         .quad   0                               // ResourceTable
 158         .quad   0                               // ExceptionTable
 159         .quad   0                               // CertificationTable
 160         .quad   0                               // BaseRelocationTable
 161
 162         // Section table
 163 section_table:
 164
 165         /*
 166          * The EFI application loader requires a relocation section
 167          * because EFI applications must be relocatable.  This is a
 168          * dummy section as far as we are concerned.
 169          */
 170         .ascii  ".reloc"
 171         .byte   0
 172         .byte   0                       // end of 0 padding of section name
 173         .long   0
 174         .long   0
 175         .long   0                       // SizeOfRawData
 176         .long   0                       // PointerToRawData
 177         .long   0                       // PointerToRelocations
 178         .long   0                       // PointerToLineNumbers
 179         .short  0                       // NumberOfRelocations
 180         .short  0                       // NumberOfLineNumbers
 181         .long   0x42100040              // Characteristics (section flags)
 182
 183
 184         .ascii  ".text"
 185         .byte   0
 186         .byte   0
 187         .byte   0                       // end of 0 padding of section name
 188         .long   _end - efi_header_end   // VirtualSize
 189         .long   efi_header_end - _head  // VirtualAddress
 190         .long   _edata - efi_header_end // SizeOfRawData
 191         .long   efi_header_end - _head  // PointerToRawData
 192
 193         .long   0               // PointerToRelocations (0 for executables)
 194         .long   0               // PointerToLineNumbers (0 for executables)
 195         .short  0               // NumberOfRelocations  (0 for executables)
 196         .short  0               // NumberOfLineNumbers  (0 for executables)
 197         .long   0xe0500020      // Characteristics (section flags)
 198
 199         /*
 200          * EFI will load .text onwards at the 4k section alignment
 201          * described in the PE/COFF header. To ensure that instruction
 202          * sequences using an adrp and a :lo12: immediate will function
 203          * correctly at this alignment, we must ensure that .text is
 204          * placed at a 4k boundary in the Image to begin with.
 205          */
 206         .align 12
 207 efi_header_end:
 208 #endif
 209
 210         __INIT
 211
 212 ENTRY(stext)
 213         bl      preserve_boot_args
 214         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 215         adrp    x24, __PHYS_OFFSET
 216         and     x23, x24, MIN_KIMG_ALIGN - 1    // KASLR offset, defaults to 0
 217         bl      set_cpu_boot_mode_flag
 218         bl      __create_page_tables            // x25=TTBR0, x26=TTBR1
 219         /*
 220          * The following calls CPU setup code, see arch/arm64/mm/proc.S for
 221          * details.
 222          * On return, the CPU will be ready for the MMU to be turned on and
 223          * the TCR will have been set.
 224          */
 225         bl      __cpu_setup                     // initialise processor
 226         adr_l   x27, __primary_switch           // address to jump to after
 227                                                 // MMU has been enabled
 228         b       __enable_mmu
 229 ENDPROC(stext)
 230
 231 /*
 232  * Preserve the arguments passed by the bootloader in x0 .. x3
 233  */
 234 preserve_boot_args:
 235         mov     x21, x0                         // x21=FDT
 236
 237         adr_l   x0, boot_args                   // record the contents of
 238         stp     x21, x1, [x0]                   // x0 .. x3 at kernel entry
 239         stp     x2, x3, [x0, #16]
 240
 241         dmb     sy                              // needed before dc ivac with
 242                                                 // MMU off
 243
 244         add     x1, x0, #0x20                   // 4 x 8 bytes
 245         b       __inval_cache_range             // tail call
 246 ENDPROC(preserve_boot_args)
 247
 248 /*
 249  * Macro to create a table entry to the next page.
 250  *
 251  *      tbl:    page table address
 252  *      virt:   virtual address
 253  *      shift:  #imm page table shift
 254  *      ptrs:   #imm pointers per table page
 255  *
 256  * Preserves:   virt
 257  * Corrupts:    tmp1, tmp2
 258  * Returns:     tbl -> next level table page address
 259  */
 260         .macro  create_table_entry, tbl, virt, shift, ptrs, tmp1, tmp2
 261         lsr     \tmp1, \virt, #\shift
 262         and     \tmp1, \tmp1, #\ptrs - 1        // table index
 263         add     \tmp2, \tbl, #PAGE_SIZE
 264         orr     \tmp2, \tmp2, #PMD_TYPE_TABLE   // address of next table and entry type
 265         str     \tmp2, [\tbl, \tmp1, lsl #3]
 266         add     \tbl, \tbl, #PAGE_SIZE          // next level table page
 267         .endm
 268
 269 /*
 270  * Macro to populate the PGD (and possibily PUD) for the corresponding
 271  * block entry in the next level (tbl) for the given virtual address.
 272  *
 273  * Preserves:   tbl, next, virt
 274  * Corrupts:    tmp1, tmp2
 275  */
 276         .macro  create_pgd_entry, tbl, virt, tmp1, tmp2
 277         create_table_entry \tbl, \virt, PGDIR_SHIFT, PTRS_PER_PGD, \tmp1, \tmp2
 278 #if SWAPPER_PGTABLE_LEVELS > 3
 279         create_table_entry \tbl, \virt, PUD_SHIFT, PTRS_PER_PUD, \tmp1, \tmp2
 280 #endif
 281 #if SWAPPER_PGTABLE_LEVELS > 2
 282         create_table_entry \tbl, \virt, SWAPPER_TABLE_SHIFT, PTRS_PER_PTE, \tmp1, \tmp2
 283 #endif
 284         .endm
 285
 286 /*
 287  * Macro to populate block entries in the page table for the start..end
 288  * virtual range (inclusive).
 289  *
 290  * Preserves:   tbl, flags
 291  * Corrupts:    phys, start, end, pstate
 292  */
 293         .macro  create_block_map, tbl, flags, phys, start, end
 294         lsr     \phys, \phys, #SWAPPER_BLOCK_SHIFT
 295         lsr     \start, \start, #SWAPPER_BLOCK_SHIFT
 296         and     \start, \start, #PTRS_PER_PTE - 1       // table index
 297         orr     \phys, \flags, \phys, lsl #SWAPPER_BLOCK_SHIFT  // table entry
 298         lsr     \end, \end, #SWAPPER_BLOCK_SHIFT
 299         and     \end, \end, #PTRS_PER_PTE - 1           // table end index
 300 9999:   str     \phys, [\tbl, \start, lsl #3]           // store the entry
 301         add     \start, \start, #1                      // next entry
 302         add     \phys, \phys, #SWAPPER_BLOCK_SIZE               // next block
 303         cmp     \start, \end
 304         b.ls    9999b
 305         .endm
 306
 307 /*
 308  * Setup the initial page tables. We only setup the barest amount which is
 309  * required to get the kernel running. The following sections are required:
 310  *   - identity mapping to enable the MMU (low address, TTBR0)
 311  *   - first few MB of the kernel linear mapping to jump to once the MMU has
 312  *     been enabled
 313  */
 314 __create_page_tables:
 315         adrp    x25, idmap_pg_dir
 316         adrp    x26, swapper_pg_dir
 317         mov     x28, lr
 318
 319         /*
 320          * Invalidate the idmap and swapper page tables to avoid potential
 321          * dirty cache lines being evicted.
 322          */
 323         mov     x0, x25
 324         add     x1, x26, #SWAPPER_DIR_SIZE
 325         bl      __inval_cache_range
 326
 327         /*
 328          * Clear the idmap and swapper page tables.
 329          */
 330         mov     x0, x25
 331         add     x6, x26, #SWAPPER_DIR_SIZE
 332 1:      stp     xzr, xzr, [x0], #16
 333         stp     xzr, xzr, [x0], #16
 334         stp     xzr, xzr, [x0], #16
 335         stp     xzr, xzr, [x0], #16
 336         cmp     x0, x6
 337         b.lo    1b
 338
 339         mov     x7, SWAPPER_MM_MMUFLAGS
 340
 341         /*
 342          * Create the identity mapping.
 343          */
 344         mov     x0, x25                         // idmap_pg_dir
 345         adrp    x3, __idmap_text_start          // __pa(__idmap_text_start)
 346
 347 #ifndef CONFIG_ARM64_VA_BITS_48
 348 #define EXTRA_SHIFT     (PGDIR_SHIFT + PAGE_SHIFT - 3)
 349 #define EXTRA_PTRS      (1 << (48 - EXTRA_SHIFT))
 350
 351         /*
 352          * If VA_BITS < 48, it may be too small to allow for an ID mapping to be
 353          * created that covers system RAM if that is located sufficiently high
 354          * in the physical address space. So for the ID map, use an extended
 355          * virtual range in that case, by configuring an additional translation
 356          * level.
 357          * First, we have to verify our assumption that the current value of
 358          * VA_BITS was chosen such that all translation levels are fully
 359          * utilised, and that lowering T0SZ will always result in an additional
 360          * translation level to be configured.
 361          */
 362 #if VA_BITS != EXTRA_SHIFT
 363 #error "Mismatch between VA_BITS and page size/number of translation levels"
 364 #endif
 365
 366         /*
 367          * Calculate the maximum allowed value for TCR_EL1.T0SZ so that the
 368          * entire ID map region can be mapped. As T0SZ == (64 - #bits used),
 369          * this number conveniently equals the number of leading zeroes in
 370          * the physical address of __idmap_text_end.
 371          */
 372         adrp    x5, __idmap_text_end
 373         clz     x5, x5
 374         cmp     x5, TCR_T0SZ(VA_BITS)   // default T0SZ small enough?
 375         b.ge    1f                      // .. then skip additional level
 376
 377         adr_l   x6, idmap_t0sz
 378         str     x5, [x6]
 379         dmb     sy
 380         dc      ivac, x6                // Invalidate potentially stale cache line
 381
 382         create_table_entry x0, x3, EXTRA_SHIFT, EXTRA_PTRS, x5, x6
 383 1:
 384 #endif
 385
 386         create_pgd_entry x0, x3, x5, x6
 387         mov     x5, x3                          // __pa(__idmap_text_start)
 388         adr_l   x6, __idmap_text_end            // __pa(__idmap_text_end)
 389         create_block_map x0, x7, x3, x5, x6
 390
 391         /*
 392          * Map the kernel image (starting with PHYS_OFFSET).
 393          */
 394         mov     x0, x26                         // swapper_pg_dir
 395         mov_q   x5, KIMAGE_VADDR + TEXT_OFFSET  // compile time __va(_text)
 396         add     x5, x5, x23                     // add KASLR displacement
 397         create_pgd_entry x0, x5, x3, x6
 398         adrp    x6, _end                        // runtime __pa(_end)
 399         adrp    x3, _text                       // runtime __pa(_text)
 400         sub     x6, x6, x3                      // _end - _text
 401         add     x6, x6, x5                      // runtime __va(_end)
 402         create_block_map x0, x7, x3, x5, x6
 403
 404         /*
 405          * Since the page tables have been populated with non-cacheable
 406          * accesses (MMU disabled), invalidate the idmap and swapper page
 407          * tables again to remove any speculatively loaded cache lines.
 408          */
 409         mov     x0, x25
 410         add     x1, x26, #SWAPPER_DIR_SIZE
 411         dmb     sy
 412         bl      __inval_cache_range
 413
 414         ret     x28
 415 ENDPROC(__create_page_tables)
 416         .ltorg
 417
 418 /*
 419  * The following fragment of code is executed with the MMU enabled.
 420  */
 421         .set    initial_sp, init_thread_union + THREAD_START_SP
 422 __primary_switched:
 423         mov     x28, lr                         // preserve LR
 424         adr_l   x8, vectors                     // load VBAR_EL1 with virtual
 425         msr     vbar_el1, x8                    // vector table address
 426         isb
 427
 428         // Clear BSS
 429         adr_l   x0, __bss_start
 430         mov     x1, xzr
 431         adr_l   x2, __bss_stop
 432         sub     x2, x2, x0
 433         bl      __pi_memset
 434         dsb     ishst                           // Make zero page visible to PTW
 435
 436         adr_l   sp, initial_sp, x4
 437         mov     x4, sp
 438         and     x4, x4, #~(THREAD_SIZE - 1)
 439         msr     sp_el0, x4                      // Save thread_info
 440         str_l   x21, __fdt_pointer, x5          // Save FDT pointer
 441
 442         ldr_l   x4, kimage_vaddr                // Save the offset between
 443         sub     x4, x4, x24                     // the kernel virtual and
 444         str_l   x4, kimage_voffset, x5          // physical mappings
 445
 446         mov     x29, #0
 447 #ifdef CONFIG_KASAN
 448         bl      kasan_early_init
 449 #endif
 450 #ifdef CONFIG_RANDOMIZE_BASE
 451         tst     x23, ~(MIN_KIMG_ALIGN - 1)      // already running randomized?
 452         b.ne    0f
 453         mov     x0, x21                         // pass FDT address in x0
 454         mov     x1, x23                         // pass modulo offset in x1
 455         bl      kaslr_early_init                // parse FDT for KASLR options
 456         cbz     x0, 0f                          // KASLR disabled? just proceed
 457         orr     x23, x23, x0                    // record KASLR offset
 458         ret     x28                             // we must enable KASLR, return
 459                                                 // to __enable_mmu()
 460 0:
 461 #endif
 462         b       start_kernel
 463 ENDPROC(__primary_switched)
 464
 465 /*
 466  * end early head section, begin head code that is also used for
 467  * hotplug and needs to have the same protections as the text region
 468  */
 469         .section ".text","ax"
 470
 471 ENTRY(kimage_vaddr)
 472         .quad           _text - TEXT_OFFSET
 473
 474 /*
 475  * If we're fortunate enough to boot at EL2, ensure that the world is
 476  * sane before dropping to EL1.
 477  *
 478  * Returns either BOOT_CPU_MODE_EL1 or BOOT_CPU_MODE_EL2 in x20 if
 479  * booted in EL1 or EL2 respectively.
 480  */
 481 ENTRY(el2_setup)
 482         mrs     x0, CurrentEL
 483         cmp     x0, #CurrentEL_EL2
 484         b.ne    1f
 485         mrs     x0, sctlr_el2
 486 CPU_BE( orr     x0, x0, #(1 << 25)      )       // Set the EE bit for EL2
 487 CPU_LE( bic     x0, x0, #(1 << 25)      )       // Clear the EE bit for EL2
 488         msr     sctlr_el2, x0
 489         b       2f
 490 1:      mrs     x0, sctlr_el1
 491 CPU_BE( orr     x0, x0, #(3 << 24)      )       // Set the EE and E0E bits for EL1
 492 CPU_LE( bic     x0, x0, #(3 << 24)      )       // Clear the EE and E0E bits for EL1
 493         msr     sctlr_el1, x0
 494         mov     w20, #BOOT_CPU_MODE_EL1         // This cpu booted in EL1
 495         isb
 496         ret
 497
 498         /* Hyp configuration. */
 499 2:      mov     x0, #(1 << 31)                  // 64-bit EL1
 500         msr     hcr_el2, x0
 501
 502         /* Generic timers. */
 503         mrs     x0, cnthctl_el2
 504         orr     x0, x0, #3                      // Enable EL1 physical timers
 505         msr     cnthctl_el2, x0
 506         msr     cntvoff_el2, xzr                // Clear virtual offset
 507
 508 #ifdef CONFIG_ARM_GIC_V3
 509         /* GICv3 system register access */
 510         mrs     x0, id_aa64pfr0_el1
 511         ubfx    x0, x0, #24, #4
 512         cmp     x0, #1
 513         b.ne    3f
 514
 515         mrs_s   x0, ICC_SRE_EL2
 516         orr     x0, x0, #ICC_SRE_EL2_SRE        // Set ICC_SRE_EL2.SRE==1
 517         orr     x0, x0, #ICC_SRE_EL2_ENABLE     // Set ICC_SRE_EL2.Enable==1
 518         msr_s   ICC_SRE_EL2, x0
 519         isb                                     // Make sure SRE is now set
 520         mrs_s   x0, ICC_SRE_EL2                 // Read SRE back,
 521         tbz     x0, #0, 3f                      // and check that it sticks
 522         msr_s   ICH_HCR_EL2, xzr                // Reset ICC_HCR_EL2 to defaults
 523
 524 3:
 525 #endif
 526
 527         /* Populate ID registers. */
 528         mrs     x0, midr_el1
 529         mrs     x1, mpidr_el1
 530         msr     vpidr_el2, x0
 531         msr     vmpidr_el2, x1
 532
 533         /* sctlr_el1 */
 534         mov     x0, #0x0800                     // Set/clear RES{1,0} bits
 535 CPU_BE( movk    x0, #0x33d0, lsl #16    )       // Set EE and E0E on BE systems
 536 CPU_LE( movk    x0, #0x30d0, lsl #16    )       // Clear EE and E0E on LE systems
 537         msr     sctlr_el1, x0
 538
 539         /* Coprocessor traps. */
 540         mov     x0, #0x33ff
 541         msr     cptr_el2, x0                    // Disable copro. traps to EL2
 542
 543 #ifdef CONFIG_COMPAT
 544         msr     hstr_el2, xzr                   // Disable CP15 traps to EL2
 545 #endif
 546
 547         /* EL2 debug */
 548         mrs     x0, id_aa64dfr0_el1             // Check ID_AA64DFR0_EL1 PMUVer
 549         sbfx    x0, x0, #8, #4
 550         cmp     x0, #1
 551         b.lt    4f                              // Skip if no PMU present
 552         mrs     x0, pmcr_el0                    // Disable debug access traps
 553         ubfx    x0, x0, #11, #5                 // to EL2 and allow access to
 554 4:
 555         csel    x0, xzr, x0, lt                 // all PMU counters from EL1
 556         msr     mdcr_el2, x0                    // (if they exist)
 557
 558         /* Stage-2 translation */
 559         msr     vttbr_el2, xzr
 560
 561         /* Hypervisor stub */
 562         adrp    x0, __hyp_stub_vectors
 563         add     x0, x0, #:lo12:__hyp_stub_vectors
 564         msr     vbar_el2, x0
 565
 566         /* spsr */
 567         mov     x0, #(PSR_F_BIT | PSR_I_BIT | PSR_A_BIT | PSR_D_BIT |\
 568                       PSR_MODE_EL1h)
 569         msr     spsr_el2, x0
 570         msr     elr_el2, lr
 571         mov     w20, #BOOT_CPU_MODE_EL2         // This CPU booted in EL2
 572         eret
 573 ENDPROC(el2_setup)
 574
 575 /*
 576  * Sets the __boot_cpu_mode flag depending on the CPU boot mode passed
 577  * in x20. See arch/arm64/include/asm/virt.h for more info.
 578  */
 579 set_cpu_boot_mode_flag:
 580         adr_l   x1, __boot_cpu_mode
 581         cmp     w20, #BOOT_CPU_MODE_EL2
 582         b.ne    1f
 583         add     x1, x1, #4
 584 1:      str     w20, [x1]                       // This CPU has booted in EL1
 585         dmb     sy
 586         dc      ivac, x1                        // Invalidate potentially stale cache line
 587         ret
 588 ENDPROC(set_cpu_boot_mode_flag)
 589
 590 /*
 591  * We need to find out the CPU boot mode long after boot, so we need to
 592  * store it in a writable variable.
 593  *
 594  * This is not in .bss, because we set it sufficiently early that the boot-time
 595  * zeroing of .bss would clobber it.
 596  */
 597         .pushsection    .data..cacheline_aligned
 598         .align  L1_CACHE_SHIFT
 599 ENTRY(__boot_cpu_mode)
 600         .long   BOOT_CPU_MODE_EL2
 601         .long   BOOT_CPU_MODE_EL1
 602         .popsection
 603
 604         /*
 605          * This provides a "holding pen" for platforms to hold all secondary
 606          * cores are held until we're ready for them to initialise.
 607          */
 608 ENTRY(secondary_holding_pen)
 609         bl      el2_setup                       // Drop to EL1, w20=cpu_boot_mode
 610         bl      set_cpu_boot_mode_flag
 611         mrs     x0, mpidr_el1
 612         mov_q   x1, MPIDR_HWID_BITMASK
 613         and     x0, x0, x1
 614         adr_l   x3, secondary_holding_pen_release
 615 pen:    ldr     x4, [x3]
 616         cmp     x4, x0
 617         b.eq    secondary_startup
 618         wfe
 619         b       pen
 620 ENDPROC(secondary_holding_pen)
 621
 622         /*
 623          * Secondary entry point that jumps straight into the kernel. Only to
 624          * be used where CPUs are brought online dynamically by the kernel.
 625          */
 626 ENTRY(secondary_entry)
 627         bl      el2_setup                       // Drop to EL1
 628         bl      set_cpu_boot_mode_flag
 629         b       secondary_startup
 630 ENDPROC(secondary_entry)
 631
 632 secondary_startup:
 633         /*
 634          * Common entry point for secondary CPUs.
 635          */
 636         adrp    x25, idmap_pg_dir
 637         adrp    x26, swapper_pg_dir
 638         bl      __cpu_setup                     // initialise processor
 639
 640         adr_l   x27, __secondary_switch         // address to jump to after enabling the MMU
 641         b       __enable_mmu
 642 ENDPROC(secondary_startup)
 643
 644 __secondary_switched:
 645         adr_l   x5, vectors
 646         msr     vbar_el1, x5
 647         isb
 648
 649         ldr_l   x0, secondary_data              // get secondary_data.stack
 650         mov     sp, x0
 651         and     x0, x0, #~(THREAD_SIZE - 1)
 652         msr     sp_el0, x0                      // save thread_info
 653         mov     x29, #0
 654         b       secondary_start_kernel
 655 ENDPROC(__secondary_switched)
 656
 657 /*
 658  * Enable the MMU.
 659  *
 660  *  x0  = SCTLR_EL1 value for turning on the MMU.
 661  *  x27 = *virtual* address to jump to upon completion
 662  *
 663  * Other registers depend on the function called upon completion.
 664  *
 665  * Checks if the selected granule size is supported by the CPU.
 666  * If it isn't, park the CPU
 667  */
 668         .section        ".idmap.text", "ax"
 669 __enable_mmu:
 670         mrs     x18, sctlr_el1                  // preserve old SCTLR_EL1 value
 671         mrs     x1, ID_AA64MMFR0_EL1
 672         ubfx    x2, x1, #ID_AA64MMFR0_TGRAN_SHIFT, 4
 673         cmp     x2, #ID_AA64MMFR0_TGRAN_SUPPORTED
 674         b.ne    __no_granule_support
 675         msr     ttbr0_el1, x25                  // load TTBR0
 676         msr     ttbr1_el1, x26                  // load TTBR1
 677         isb
 678         msr     sctlr_el1, x0
 679         isb
 680         /*
 681          * Invalidate the local I-cache so that any instructions fetched
 682          * speculatively from the PoC are discarded, since they may have
 683          * been dynamically patched at the PoU.
 684          */
 685         ic      iallu
 686         dsb     nsh
 687         isb
 688 #ifdef CONFIG_RANDOMIZE_BASE
 689         mov     x19, x0                         // preserve new SCTLR_EL1 value
 690         blr     x27
 691
 692         /*
 693          * If we return here, we have a KASLR displacement in x23 which we need
 694          * to take into account by discarding the current kernel mapping and
 695          * creating a new one.
 696          */
 697         msr     sctlr_el1, x18                  // disable the MMU
 698         isb
 699         bl      __create_page_tables            // recreate kernel mapping
 700
 701         msr     sctlr_el1, x19                  // re-enable the MMU
 702         isb
 703         ic      iallu                           // flush instructions fetched
 704         dsb     nsh                             // via old mapping
 705         isb
 706 #endif
 707         br      x27
 708 ENDPROC(__enable_mmu)
 709
 710 __no_granule_support:
 711         wfe
 712         b __no_granule_support
 713 ENDPROC(__no_granule_support)
 714
 715 __primary_switch:
 716 #ifdef CONFIG_RELOCATABLE
 717         /*
 718          * Iterate over each entry in the relocation table, and apply the
 719          * relocations in place.
 720          */
 721         ldr     w9, =__rela_offset              // offset to reloc table
 722         ldr     w10, =__rela_size               // size of reloc table
 723
 724         mov_q   x11, KIMAGE_VADDR               // default virtual offset
 725         add     x11, x11, x23                   // actual virtual offset
 726         add     x9, x9, x11                     // __va(.rela)
 727         add     x10, x9, x10                    // __va(.rela) + sizeof(.rela)
 728
 729 0:      cmp     x9, x10
 730         b.hs    1f
 731         ldp     x11, x12, [x9], #24
 732         ldr     x13, [x9, #-8]
 733         cmp     w12, #R_AARCH64_RELATIVE
 734         b.ne    0b
 735         add     x13, x13, x23                   // relocate
 736         str     x13, [x11, x23]
 737         b       0b
 738
 739 1:
 740 #endif
 741         ldr     x8, =__primary_switched
 742         br      x8
 743 ENDPROC(__primary_switch)
 744
 745 __secondary_switch:
 746         ldr     x8, =__secondary_switched
 747         br      x8
 748 ENDPROC(__secondary_switch)