arch/blackfin/Kconfig

   1 config SYMBOL_PREFIX
   2         string
   3         default "_"
   4
   5 config MMU
   6         def_bool n
   7
   8 config FPU
   9         def_bool n
  10
  11 config RWSEM_GENERIC_SPINLOCK
  12         def_bool y
  13
  14 config RWSEM_XCHGADD_ALGORITHM
  15         def_bool n
  16
  17 config BLACKFIN
  18         def_bool y
  19         select HAVE_ARCH_KGDB
  20         select HAVE_ARCH_TRACEHOOK
  21         select HAVE_DYNAMIC_FTRACE
  22         select HAVE_FTRACE_MCOUNT_RECORD
  23         select HAVE_FUNCTION_GRAPH_TRACER
  24         select HAVE_FUNCTION_TRACER
  25         select HAVE_FUNCTION_TRACE_MCOUNT_TEST
  26         select HAVE_IDE
  27         select HAVE_IRQ_WORK
  28         select HAVE_KERNEL_GZIP if RAMKERNEL
  29         select HAVE_KERNEL_BZIP2 if RAMKERNEL
  30         select HAVE_KERNEL_LZMA if RAMKERNEL
  31         select HAVE_KERNEL_LZO if RAMKERNEL
  32         select HAVE_OPROFILE
  33         select HAVE_PERF_EVENTS
  34         select ARCH_WANT_OPTIONAL_GPIOLIB
  35         select HAVE_GENERIC_HARDIRQS
  36         select GENERIC_ATOMIC64
  37         select GENERIC_IRQ_PROBE
  38         select IRQ_PER_CPU if SMP
  39         select HAVE_NMI_WATCHDOG if NMI_WATCHDOG
  40
  41 config GENERIC_CSUM
  42         def_bool y
  43
  44 config GENERIC_BUG
  45         def_bool y
  46         depends on BUG
  47
  48 config ZONE_DMA
  49         def_bool y
  50
  51 config GENERIC_GPIO
  52         def_bool y
  53
  54 config FORCE_MAX_ZONEORDER
  55         int
  56         default "14"
  57
  58 config GENERIC_CALIBRATE_DELAY
  59         def_bool y
  60
  61 config LOCKDEP_SUPPORT
  62         def_bool y
  63
  64 config STACKTRACE_SUPPORT
  65         def_bool y
  66
  67 config TRACE_IRQFLAGS_SUPPORT
  68         def_bool y
  69
  70 source "init/Kconfig"
  71
  72 source "kernel/Kconfig.preempt"
  73
  74 source "kernel/Kconfig.freezer"
  75
  76 menu "Blackfin Processor Options"
  77
  78 comment "Processor and Board Settings"
  79
  80 choice
  81         prompt "CPU"
  82         default BF533
  83
  84 config BF512
  85         bool "BF512"
  86         help
  87           BF512 Processor Support.
  88
  89 config BF514
  90         bool "BF514"
  91         help
  92           BF514 Processor Support.
  93
  94 config BF516
  95         bool "BF516"
  96         help
  97           BF516 Processor Support.
  98
  99 config BF518
 100         bool "BF518"
 101         help
 102           BF518 Processor Support.
 103
 104 config BF522
 105         bool "BF522"
 106         help
 107           BF522 Processor Support.
 108
 109 config BF523
 110         bool "BF523"
 111         help
 112           BF523 Processor Support.
 113
 114 config BF524
 115         bool "BF524"
 116         help
 117           BF524 Processor Support.
 118
 119 config BF525
 120         bool "BF525"
 121         help
 122           BF525 Processor Support.
 123
 124 config BF526
 125         bool "BF526"
 126         help
 127           BF526 Processor Support.
 128
 129 config BF527
 130         bool "BF527"
 131         help
 132           BF527 Processor Support.
 133
 134 config BF531
 135         bool "BF531"
 136         help
 137           BF531 Processor Support.
 138
 139 config BF532
 140         bool "BF532"
 141         help
 142           BF532 Processor Support.
 143
 144 config BF533
 145         bool "BF533"
 146         help
 147           BF533 Processor Support.
 148
 149 config BF534
 150         bool "BF534"
 151         help
 152           BF534 Processor Support.
 153
 154 config BF536
 155         bool "BF536"
 156         help
 157           BF536 Processor Support.
 158
 159 config BF537
 160         bool "BF537"
 161         help
 162           BF537 Processor Support.
 163
 164 config BF538
 165         bool "BF538"
 166         help
 167           BF538 Processor Support.
 168
 169 config BF539
 170         bool "BF539"
 171         help
 172           BF539 Processor Support.
 173
 174 config BF542_std
 175         bool "BF542"
 176         help
 177           BF542 Processor Support.
 178
 179 config BF542M
 180         bool "BF542m"
 181         help
 182           BF542 Processor Support.
 183
 184 config BF544_std
 185         bool "BF544"
 186         help
 187           BF544 Processor Support.
 188
 189 config BF544M
 190         bool "BF544m"
 191         help
 192           BF544 Processor Support.
 193
 194 config BF547_std
 195         bool "BF547"
 196         help
 197           BF547 Processor Support.
 198
 199 config BF547M
 200         bool "BF547m"
 201         help
 202           BF547 Processor Support.
 203
 204 config BF548_std
 205         bool "BF548"
 206         help
 207           BF548 Processor Support.
 208
 209 config BF548M
 210         bool "BF548m"
 211         help
 212           BF548 Processor Support.
 213
 214 config BF549_std
 215         bool "BF549"
 216         help
 217           BF549 Processor Support.
 218
 219 config BF549M
 220         bool "BF549m"
 221         help
 222           BF549 Processor Support.
 223
 224 config BF561
 225         bool "BF561"
 226         help
 227           BF561 Processor Support.
 228
 229 config BF609
 230         bool "BF609"
 231         select CLKDEV_LOOKUP
 232         help
 233           BF609 Processor Support.
 234
 235 endchoice
 236
 237 config SMP
 238         depends on BF561
 239         select TICKSOURCE_CORETMR
 240         bool "Symmetric multi-processing support"
 241         ---help---
 242           This enables support for systems with more than one CPU,
 243           like the dual core BF561. If you have a system with only one
 244           CPU, say N. If you have a system with more than one CPU, say Y.
 245
 246           If you don't know what to do here, say N.
 247
 248 config NR_CPUS
 249         int
 250         depends on SMP
 251         default 2 if BF561
 252
 253 config HOTPLUG_CPU
 254         bool "Support for hot-pluggable CPUs"
 255         depends on SMP && HOTPLUG
 256         default y
 257
 258 config BF_REV_MIN
 259         int
 260         default 0 if (BF51x || BF52x || (BF54x && !BF54xM)) || BF60x
 261         default 2 if (BF537 || BF536 || BF534)
 262         default 3 if (BF561 || BF533 || BF532 || BF531 || BF54xM)
 263         default 4 if (BF538 || BF539)
 264
 265 config BF_REV_MAX
 266         int
 267         default 2 if (BF51x || BF52x || (BF54x && !BF54xM)) || BF60x
 268         default 3 if (BF537 || BF536 || BF534 || BF54xM)
 269         default 5 if (BF561 || BF538 || BF539)
 270         default 6 if (BF533 || BF532 || BF531)
 271
 272 choice
 273         prompt "Silicon Rev"
 274         default BF_REV_0_0 if (BF51x || BF52x || BF60x)
 275         default BF_REV_0_2 if (BF534 || BF536 || BF537 || (BF54x && !BF54xM))
 276         default BF_REV_0_3 if (BF531 || BF532 || BF533 || BF54xM || BF561)
 277
 278 config BF_REV_0_0
 279         bool "0.0"
 280         depends on (BF51x || BF52x || (BF54x && !BF54xM) || BF60x)
 281
 282 config BF_REV_0_1
 283         bool "0.1"
 284         depends on (BF51x || BF52x || (BF54x && !BF54xM))
 285
 286 config BF_REV_0_2
 287         bool "0.2"
 288         depends on (BF51x || BF52x || BF537 || BF536 || BF534 || (BF54x && !BF54xM))
 289
 290 config BF_REV_0_3
 291         bool "0.3"
 292         depends on (BF54xM || BF561 || BF537 || BF536 || BF534 || BF533 || BF532 || BF531)
 293
 294 config BF_REV_0_4
 295         bool "0.4"
 296         depends on (BF561 || BF533 || BF532 || BF531 || BF538 || BF539)
 297
 298 config BF_REV_0_5
 299         bool "0.5"
 300         depends on (BF561 || BF533 || BF532 || BF531 || BF538 || BF539)
 301
 302 config BF_REV_0_6
 303         bool "0.6"
 304         depends on (BF533 || BF532 || BF531)
 305
 306 config BF_REV_ANY
 307         bool "any"
 308
 309 config BF_REV_NONE
 310         bool "none"
 311
 312 endchoice
 313
 314 config BF53x
 315         bool
 316         depends on (BF531 || BF532 || BF533 || BF534 || BF536 || BF537)
 317         default y
 318
 319 config MEM_MT48LC64M4A2FB_7E
 320         bool
 321         depends on (BFIN533_STAMP)
 322         default y
 323
 324 config MEM_MT48LC16M16A2TG_75
 325         bool
 326         depends on (BFIN533_EZKIT || BFIN561_EZKIT \
 327                 || BFIN533_BLUETECHNIX_CM || BFIN537_BLUETECHNIX_CM_E \
 328                 || BFIN537_BLUETECHNIX_CM_U || H8606_HVSISTEMAS \
 329                 || BFIN527_BLUETECHNIX_CM)
 330         default y
 331
 332 config MEM_MT48LC32M8A2_75
 333         bool
 334         depends on (BFIN518F_EZBRD || BFIN537_STAMP || PNAV10 || BFIN538_EZKIT)
 335         default y
 336
 337 config MEM_MT48LC8M32B2B5_7
 338         bool
 339         depends on (BFIN561_BLUETECHNIX_CM)
 340         default y
 341
 342 config MEM_MT48LC32M16A2TG_75
 343         bool
 344         depends on (BFIN527_EZKIT || BFIN527_EZKIT_V2 || BFIN532_IP0X || BLACKSTAMP || BFIN527_AD7160EVAL)
 345         default y
 346
 347 config MEM_MT48H32M16LFCJ_75
 348         bool
 349         depends on (BFIN526_EZBRD)
 350         default y
 351
 352 source "arch/blackfin/mach-bf518/Kconfig"
 353 source "arch/blackfin/mach-bf527/Kconfig"
 354 source "arch/blackfin/mach-bf533/Kconfig"
 355 source "arch/blackfin/mach-bf561/Kconfig"
 356 source "arch/blackfin/mach-bf537/Kconfig"
 357 source "arch/blackfin/mach-bf538/Kconfig"
 358 source "arch/blackfin/mach-bf548/Kconfig"
 359 source "arch/blackfin/mach-bf609/Kconfig"
 360
 361 menu "Board customizations"
 362
 363 config CMDLINE_BOOL
 364         bool "Default bootloader kernel arguments"
 365
 366 config CMDLINE
 367         string "Initial kernel command string"
 368         depends on CMDLINE_BOOL
 369         default "console=ttyBF0,57600"
 370         help
 371           If you don't have a boot loader capable of passing a command line string
 372           to the kernel, you may specify one here. As a minimum, you should specify
 373           the memory size and the root device (e.g., mem=8M, root=/dev/nfs).
 374
 375 config BOOT_LOAD
 376         hex "Kernel load address for booting"
 377         default "0x1000"
 378         range 0x1000 0x20000000
 379         help
 380           This option allows you to set the load address of the kernel.
 381           This can be useful if you are on a board which has a small amount
 382           of memory or you wish to reserve some memory at the beginning of
 383           the address space.
 384
 385           Note that you need to keep this value above 4k (0x1000) as this
 386           memory region is used to capture NULL pointer references as well
 387           as some core kernel functions.
 388
 389 config PHY_RAM_BASE_ADDRESS
 390         hex "Physical RAM Base"
 391         default 0x0
 392         help
 393           set BF609 FPGA physical SRAM base address
 394
 395 config ROM_BASE
 396         hex "Kernel ROM Base"
 397         depends on ROMKERNEL
 398         default "0x20040040"
 399         range 0x20000000 0x20400000 if !(BF54x || BF561)
 400         range 0x20000000 0x30000000 if (BF54x || BF561)
 401         help
 402           Make sure your ROM base does not include any file-header
 403           information that is prepended to the kernel.
 404
 405           For example, the bootable U-Boot format (created with
 406           mkimage) has a 64 byte header (0x40).  So while the image
 407           you write to flash might start at say 0x20080000, you have
 408           to add 0x40 to get the kernel's ROM base as it will come
 409           after the header.
 410
 411 comment "Clock/PLL Setup"
 412
 413 config CLKIN_HZ
 414         int "Frequency of the crystal on the board in Hz"
 415         default "10000000" if BFIN532_IP0X
 416         default "11059200" if BFIN533_STAMP
 417         default "24576000" if PNAV10
 418         default "25000000" # most people use this
 419         default "27000000" if BFIN533_EZKIT
 420         default "30000000" if BFIN561_EZKIT
 421         default "24000000" if BFIN527_AD7160EVAL
 422         help
 423           The frequency of CLKIN crystal oscillator on the board in Hz.
 424           Warning: This value should match the crystal on the board. Otherwise,
 425           peripherals won't work properly.
 426
 427 config BFIN_KERNEL_CLOCK
 428         bool "Re-program Clocks while Kernel boots?"
 429         default n
 430         help
 431           This option decides if kernel clocks are re-programed from the
 432           bootloader settings. If the clocks are not set, the SDRAM settings
 433           are also not changed, and the Bootloader does 100% of the hardware
 434           configuration.
 435
 436 config PLL_BYPASS
 437         bool "Bypass PLL"
 438         depends on BFIN_KERNEL_CLOCK
 439         default n
 440
 441 config CLKIN_HALF
 442         bool "Half Clock In"
 443         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 444         default n
 445         help
 446           If this is set the clock will be divided by 2, before it goes to the PLL.
 447
 448 config VCO_MULT
 449         int "VCO Multiplier"
 450         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 451         range 1 64
 452         default "22" if BFIN533_EZKIT
 453         default "45" if BFIN533_STAMP
 454         default "20" if (BFIN537_STAMP || BFIN527_EZKIT || BFIN527_EZKIT_V2 || BFIN548_EZKIT || BFIN548_BLUETECHNIX_CM || BFIN538_EZKIT)
 455         default "22" if BFIN533_BLUETECHNIX_CM
 456         default "20" if (BFIN537_BLUETECHNIX_CM_E || BFIN537_BLUETECHNIX_CM_U || BFIN527_BLUETECHNIX_CM || BFIN561_BLUETECHNIX_CM)
 457         default "20" if BFIN561_EZKIT
 458         default "16" if (H8606_HVSISTEMAS || BLACKSTAMP || BFIN526_EZBRD || BFIN518F_EZBRD)
 459         default "25" if BFIN527_AD7160EVAL
 460         help
 461           This controls the frequency of the on-chip PLL. This can be between 1 and 64.
 462           PLL Frequency = (Crystal Frequency) * (this setting)
 463
 464 choice
 465         prompt "Core Clock Divider"
 466         depends on BFIN_KERNEL_CLOCK
 467         default CCLK_DIV_1
 468         help
 469           This sets the frequency of the core. It can be 1, 2, 4 or 8
 470           Core Frequency = (PLL frequency) / (this setting)
 471
 472 config CCLK_DIV_1
 473         bool "1"
 474
 475 config CCLK_DIV_2
 476         bool "2"
 477
 478 config CCLK_DIV_4
 479         bool "4"
 480
 481 config CCLK_DIV_8
 482         bool "8"
 483 endchoice
 484
 485 config SCLK_DIV
 486         int "System Clock Divider"
 487         depends on BFIN_KERNEL_CLOCK
 488         range 1 15
 489         default 5
 490         help
 491           This sets the frequency of the system clock (including SDRAM or DDR).
 492           This can be between 1 and 15
 493           System Clock = (PLL frequency) / (this setting)
 494
 495 choice
 496         prompt "DDR SDRAM Chip Type"
 497         depends on BFIN_KERNEL_CLOCK
 498         depends on BF54x
 499         default MEM_MT46V32M16_5B
 500
 501 config MEM_MT46V32M16_6T
 502         bool "MT46V32M16_6T"
 503
 504 config MEM_MT46V32M16_5B
 505         bool "MT46V32M16_5B"
 506 endchoice
 507
 508 choice
 509         prompt "DDR/SDRAM Timing"
 510         depends on BFIN_KERNEL_CLOCK
 511         default BFIN_KERNEL_CLOCK_MEMINIT_CALC
 512         help
 513           This option allows you to specify Blackfin SDRAM/DDR Timing parameters
 514           The calculated SDRAM timing parameters may not be 100%
 515           accurate - This option is therefore marked experimental.
 516
 517 config BFIN_KERNEL_CLOCK_MEMINIT_CALC
 518         bool "Calculate Timings (EXPERIMENTAL)"
 519         depends on EXPERIMENTAL
 520
 521 config BFIN_KERNEL_CLOCK_MEMINIT_SPEC
 522         bool "Provide accurate Timings based on target SCLK"
 523         help
 524           Please consult the Blackfin Hardware Reference Manuals as well
 525           as the memory device datasheet.
 526           http://docs.blackfin.uclinux.org/doku.php?id=bfin:sdram
 527 endchoice
 528
 529 menu "Memory Init Control"
 530         depends on BFIN_KERNEL_CLOCK_MEMINIT_SPEC
 531
 532 config MEM_DDRCTL0
 533         depends on BF54x
 534         hex "DDRCTL0"
 535         default 0x0
 536
 537 config MEM_DDRCTL1
 538         depends on BF54x
 539         hex "DDRCTL1"
 540         default 0x0
 541
 542 config MEM_DDRCTL2
 543         depends on BF54x
 544         hex "DDRCTL2"
 545         default 0x0
 546
 547 config MEM_EBIU_DDRQUE
 548         depends on BF54x
 549         hex "DDRQUE"
 550         default 0x0
 551
 552 config MEM_SDRRC
 553         depends on !BF54x
 554         hex "SDRRC"
 555         default 0x0
 556
 557 config MEM_SDGCTL
 558         depends on !BF54x
 559         hex "SDGCTL"
 560         default 0x0
 561 endmenu
 562
 563 #
 564 # Max & Min Speeds for various Chips
 565 #
 566 config MAX_VCO_HZ
 567         int
 568         default 400000000 if BF512
 569         default 400000000 if BF514
 570         default 400000000 if BF516
 571         default 400000000 if BF518
 572         default 400000000 if BF522
 573         default 600000000 if BF523
 574         default 400000000 if BF524
 575         default 600000000 if BF525
 576         default 400000000 if BF526
 577         default 600000000 if BF527
 578         default 400000000 if BF531
 579         default 400000000 if BF532
 580         default 750000000 if BF533
 581         default 500000000 if BF534
 582         default 400000000 if BF536
 583         default 600000000 if BF537
 584         default 533333333 if BF538
 585         default 533333333 if BF539
 586         default 600000000 if BF542
 587         default 533333333 if BF544
 588         default 600000000 if BF547
 589         default 600000000 if BF548
 590         default 533333333 if BF549
 591         default 600000000 if BF561
 592
 593 config MIN_VCO_HZ
 594         int
 595         default 50000000
 596
 597 config MAX_SCLK_HZ
 598         int
 599         default 133333333
 600
 601 config MIN_SCLK_HZ
 602         int
 603         default 27000000
 604
 605 comment "Kernel Timer/Scheduler"
 606
 607 source kernel/Kconfig.hz
 608
 609 config GENERIC_CLOCKEVENTS
 610         bool "Generic clock events"
 611         default y
 612
 613 menu "Clock event device"
 614         depends on GENERIC_CLOCKEVENTS
 615 config TICKSOURCE_GPTMR0
 616         bool "GPTimer0"
 617         depends on !SMP
 618         select BFIN_GPTIMERS
 619
 620 config TICKSOURCE_CORETMR
 621         bool "Core timer"
 622         default y
 623 endmenu
 624
 625 menu "Clock souce"
 626         depends on GENERIC_CLOCKEVENTS
 627 config CYCLES_CLOCKSOURCE
 628         bool "CYCLES"
 629         default y
 630         depends on !BFIN_SCRATCH_REG_CYCLES
 631         depends on !SMP
 632         help
 633           If you say Y here, you will enable support for using the 'cycles'
 634           registers as a clock source.  Doing so means you will be unable to
 635           safely write to the 'cycles' register during runtime.  You will
 636           still be able to read it (such as for performance monitoring), but
 637           writing the registers will most likely crash the kernel.
 638
 639 config GPTMR0_CLOCKSOURCE
 640         bool "GPTimer0"
 641         select BFIN_GPTIMERS
 642         depends on !TICKSOURCE_GPTMR0
 643 endmenu
 644
 645 config ARCH_USES_GETTIMEOFFSET
 646         depends on !GENERIC_CLOCKEVENTS
 647         def_bool y
 648
 649 source kernel/time/Kconfig
 650
 651 comment "Misc"
 652
 653 choice
 654         prompt "Blackfin Exception Scratch Register"
 655         default BFIN_SCRATCH_REG_RETN
 656         help
 657           Select the resource to reserve for the Exception handler:
 658             - RETN: Non-Maskable Interrupt (NMI)
 659             - RETE: Exception Return (JTAG/ICE)
 660             - CYCLES: Performance counter
 661
 662           If you are unsure, please select "RETN".
 663
 664 config BFIN_SCRATCH_REG_RETN
 665         bool "RETN"
 666         help
 667           Use the RETN register in the Blackfin exception handler
 668           as a stack scratch register.  This means you cannot
 669           safely use NMI on the Blackfin while running Linux, but
 670           you can debug the system with a JTAG ICE and use the
 671           CYCLES performance registers.
 672
 673           If you are unsure, please select "RETN".
 674
 675 config BFIN_SCRATCH_REG_RETE
 676         bool "RETE"
 677         help
 678           Use the RETE register in the Blackfin exception handler
 679           as a stack scratch register.  This means you cannot
 680           safely use a JTAG ICE while debugging a Blackfin board,
 681           but you can safely use the CYCLES performance registers
 682           and the NMI.
 683
 684           If you are unsure, please select "RETN".
 685
 686 config BFIN_SCRATCH_REG_CYCLES
 687         bool "CYCLES"
 688         help
 689           Use the CYCLES register in the Blackfin exception handler
 690           as a stack scratch register.  This means you cannot
 691           safely use the CYCLES performance registers on a Blackfin
 692           board at anytime, but you can debug the system with a JTAG
 693           ICE and use the NMI.
 694
 695           If you are unsure, please select "RETN".
 696
 697 endchoice
 698
 699 endmenu
 700
 701
 702 menu "Blackfin Kernel Optimizations"
 703
 704 comment "Memory Optimizations"
 705
 706 config I_ENTRY_L1
 707         bool "Locate interrupt entry code in L1 Memory"
 708         default y
 709         depends on !SMP
 710         help
 711           If enabled, interrupt entry code (STORE/RESTORE CONTEXT) is linked
 712           into L1 instruction memory. (less latency)
 713
 714 config EXCPT_IRQ_SYSC_L1
 715         bool "Locate entire ASM lowlevel exception / interrupt - Syscall and CPLB handler code in L1 Memory"
 716         default y
 717         depends on !SMP
 718         help
 719           If enabled, the entire ASM lowlevel exception and interrupt entry code
 720           (STORE/RESTORE CONTEXT) is linked into L1 instruction memory.
 721           (less latency)
 722
 723 config DO_IRQ_L1
 724         bool "Locate frequently called do_irq dispatcher function in L1 Memory"
 725         default y
 726         depends on !SMP
 727         help
 728           If enabled, the frequently called do_irq dispatcher function is linked
 729           into L1 instruction memory. (less latency)
 730
 731 config CORE_TIMER_IRQ_L1
 732         bool "Locate frequently called timer_interrupt() function in L1 Memory"
 733         default y
 734         depends on !SMP
 735         help
 736           If enabled, the frequently called timer_interrupt() function is linked
 737           into L1 instruction memory. (less latency)
 738
 739 config IDLE_L1
 740         bool "Locate frequently idle function in L1 Memory"
 741         default y
 742         depends on !SMP
 743         help
 744           If enabled, the frequently called idle function is linked
 745           into L1 instruction memory. (less latency)
 746
 747 config SCHEDULE_L1
 748         bool "Locate kernel schedule function in L1 Memory"
 749         default y
 750         depends on !SMP
 751         help
 752           If enabled, the frequently called kernel schedule is linked
 753           into L1 instruction memory. (less latency)
 754
 755 config ARITHMETIC_OPS_L1
 756         bool "Locate kernel owned arithmetic functions in L1 Memory"
 757         default y
 758         depends on !SMP
 759         help
 760           If enabled, arithmetic functions are linked
 761           into L1 instruction memory. (less latency)
 762
 763 config ACCESS_OK_L1
 764         bool "Locate access_ok function in L1 Memory"
 765         default y
 766         depends on !SMP
 767         help
 768           If enabled, the access_ok function is linked
 769           into L1 instruction memory. (less latency)
 770
 771 config MEMSET_L1
 772         bool "Locate memset function in L1 Memory"
 773         default y
 774         depends on !SMP
 775         help
 776           If enabled, the memset function is linked
 777           into L1 instruction memory. (less latency)
 778
 779 config MEMCPY_L1
 780         bool "Locate memcpy function in L1 Memory"
 781         default y
 782         depends on !SMP
 783         help
 784           If enabled, the memcpy function is linked
 785           into L1 instruction memory. (less latency)
 786
 787 config STRCMP_L1
 788         bool "locate strcmp function in L1 Memory"
 789         default y
 790         depends on !SMP
 791         help
 792           If enabled, the strcmp function is linked
 793           into L1 instruction memory (less latency).
 794
 795 config STRNCMP_L1
 796         bool "locate strncmp function in L1 Memory"
 797         default y
 798         depends on !SMP
 799         help
 800           If enabled, the strncmp function is linked
 801           into L1 instruction memory (less latency).
 802
 803 config STRCPY_L1
 804         bool "locate strcpy function in L1 Memory"
 805         default y
 806         depends on !SMP
 807         help
 808           If enabled, the strcpy function is linked
 809           into L1 instruction memory (less latency).
 810
 811 config STRNCPY_L1
 812         bool "locate strncpy function in L1 Memory"
 813         default y
 814         depends on !SMP
 815         help
 816           If enabled, the strncpy function is linked
 817           into L1 instruction memory (less latency).
 818
 819 config SYS_BFIN_SPINLOCK_L1
 820         bool "Locate sys_bfin_spinlock function in L1 Memory"
 821         default y
 822         depends on !SMP
 823         help
 824           If enabled, sys_bfin_spinlock function is linked
 825           into L1 instruction memory. (less latency)
 826
 827 config IP_CHECKSUM_L1
 828         bool "Locate IP Checksum function in L1 Memory"
 829         default n
 830         depends on !SMP
 831         help
 832           If enabled, the IP Checksum function is linked
 833           into L1 instruction memory. (less latency)
 834
 835 config CACHELINE_ALIGNED_L1
 836         bool "Locate cacheline_aligned data to L1 Data Memory"
 837         default y if !BF54x
 838         default n if BF54x
 839         depends on !SMP && !BF531 && !CRC32
 840         help
 841           If enabled, cacheline_aligned data is linked
 842           into L1 data memory. (less latency)
 843
 844 config SYSCALL_TAB_L1
 845         bool "Locate Syscall Table L1 Data Memory"
 846         default n
 847         depends on !SMP && !BF531
 848         help
 849           If enabled, the Syscall LUT is linked
 850           into L1 data memory. (less latency)
 851
 852 config CPLB_SWITCH_TAB_L1
 853         bool "Locate CPLB Switch Tables L1 Data Memory"
 854         default n
 855         depends on !SMP && !BF531
 856         help
 857           If enabled, the CPLB Switch Tables are linked
 858           into L1 data memory. (less latency)
 859
 860 config ICACHE_FLUSH_L1
 861         bool "Locate icache flush funcs in L1 Inst Memory"
 862         default y
 863         help
 864           If enabled, the Blackfin icache flushing functions are linked
 865           into L1 instruction memory.
 866
 867           Note that this might be required to address anomalies, but
 868           these functions are pretty small, so it shouldn't be too bad.
 869           If you are using a processor affected by an anomaly, the build
 870           system will double check for you and prevent it.
 871
 872 config DCACHE_FLUSH_L1
 873         bool "Locate dcache flush funcs in L1 Inst Memory"
 874         default y
 875         depends on !SMP
 876         help
 877           If enabled, the Blackfin dcache flushing functions are linked
 878           into L1 instruction memory.
 879
 880 config APP_STACK_L1
 881         bool "Support locating application stack in L1 Scratch Memory"
 882         default y
 883         depends on !SMP
 884         help
 885           If enabled the application stack can be located in L1
 886           scratch memory (less latency).
 887
 888           Currently only works with FLAT binaries.
 889
 890 config EXCEPTION_L1_SCRATCH
 891         bool "Locate exception stack in L1 Scratch Memory"
 892         default n
 893         depends on !SMP && !APP_STACK_L1
 894         help
 895           Whenever an exception occurs, use the L1 Scratch memory for
 896           stack storage.  You cannot place the stacks of FLAT binaries
 897           in L1 when using this option.
 898
 899           If you don't use L1 Scratch, then you should say Y here.
 900
 901 comment "Speed Optimizations"
 902 config BFIN_INS_LOWOVERHEAD
 903         bool "ins[bwl] low overhead, higher interrupt latency"
 904         default y
 905         depends on !SMP
 906         help
 907           Reads on the Blackfin are speculative. In Blackfin terms, this means
 908           they can be interrupted at any time (even after they have been issued
 909           on to the external bus), and re-issued after the interrupt occurs.
 910           For memory - this is not a big deal, since memory does not change if
 911           it sees a read.
 912
 913           If a FIFO is sitting on the end of the read, it will see two reads,
 914           when the core only sees one since the FIFO receives both the read
 915           which is cancelled (and not delivered to the core) and the one which
 916           is re-issued (which is delivered to the core).
 917
 918           To solve this, interrupts are turned off before reads occur to
 919           I/O space. This option controls which the overhead/latency of
 920           controlling interrupts during this time
 921            "n" turns interrupts off every read
 922                 (higher overhead, but lower interrupt latency)
 923            "y" turns interrupts off every loop
 924                 (low overhead, but longer interrupt latency)
 925
 926           default behavior is to leave this set to on (type "Y"). If you are experiencing
 927           interrupt latency issues, it is safe and OK to turn this off.
 928
 929 endmenu
 930
 931 choice
 932         prompt "Kernel executes from"
 933         help
 934           Choose the memory type that the kernel will be running in.
 935
 936 config RAMKERNEL
 937         bool "RAM"
 938         help
 939           The kernel will be resident in RAM when running.
 940
 941 config ROMKERNEL
 942         bool "ROM"
 943         help
 944           The kernel will be resident in FLASH/ROM when running.
 945
 946 endchoice
 947
 948 # Common code uses "ROMKERNEL" or "XIP_KERNEL", so define both
 949 config XIP_KERNEL
 950         bool
 951         default y
 952         depends on ROMKERNEL
 953
 954 source "mm/Kconfig"
 955
 956 config BFIN_GPTIMERS
 957         tristate "Enable Blackfin General Purpose Timers API"
 958         default n
 959         help
 960           Enable support for the General Purpose Timers API.  If you
 961           are unsure, say N.
 962
 963           To compile this driver as a module, choose M here: the module
 964           will be called gptimers.
 965
 966 config HAVE_PWM
 967         tristate "Enable PWM API support"
 968         depends on BFIN_GPTIMERS
 969         help
 970           Enable support for the Pulse Width Modulation framework (as
 971           found in linux/pwm.h).
 972
 973           To compile this driver as a module, choose M here: the module
 974           will be called pwm.
 975
 976 choice
 977         prompt "Uncached DMA region"
 978         default DMA_UNCACHED_1M
 979 config DMA_UNCACHED_4M
 980         bool "Enable 4M DMA region"
 981 config DMA_UNCACHED_2M
 982         bool "Enable 2M DMA region"
 983 config DMA_UNCACHED_1M
 984         bool "Enable 1M DMA region"
 985 config DMA_UNCACHED_512K
 986         bool "Enable 512K DMA region"
 987 config DMA_UNCACHED_256K
 988         bool "Enable 256K DMA region"
 989 config DMA_UNCACHED_128K
 990         bool "Enable 128K DMA region"
 991 config DMA_UNCACHED_NONE
 992         bool "Disable DMA region"
 993 endchoice
 994
 995
 996 comment "Cache Support"
 997
 998 config BFIN_ICACHE
 999         bool "Enable ICACHE"
1000         default y
1001 config BFIN_EXTMEM_ICACHEABLE
1002         bool "Enable ICACHE for external memory"
1003         depends on BFIN_ICACHE
1004         default y
1005 config BFIN_L2_ICACHEABLE
1006         bool "Enable ICACHE for L2 SRAM"
1007         depends on BFIN_ICACHE
1008         depends on BF54x || BF561
1009         default n
1010
1011 config BFIN_DCACHE
1012         bool "Enable DCACHE"
1013         default y
1014 config BFIN_DCACHE_BANKA
1015         bool "Enable only 16k BankA DCACHE - BankB is SRAM"
1016         depends on BFIN_DCACHE && !BF531
1017         default n
1018 config BFIN_EXTMEM_DCACHEABLE
1019         bool "Enable DCACHE for external memory"
1020         depends on BFIN_DCACHE
1021         default y
1022 choice
1023         prompt "External memory DCACHE policy"
1024         depends on BFIN_EXTMEM_DCACHEABLE
1025         default BFIN_EXTMEM_WRITEBACK if !SMP
1026         default BFIN_EXTMEM_WRITETHROUGH if SMP
1027 config BFIN_EXTMEM_WRITEBACK
1028         bool "Write back"
1029         depends on !SMP
1030         help
1031           Write Back Policy:
1032             Cached data will be written back to SDRAM only when needed.
1033             This can give a nice increase in performance, but beware of
1034             broken drivers that do not properly invalidate/flush their
1035             cache.
1036
1037           Write Through Policy:
1038             Cached data will always be written back to SDRAM when the
1039             cache is updated.  This is a completely safe setting, but
1040             performance is worse than Write Back.
1041
1042           If you are unsure of the options and you want to be safe,
1043           then go with Write Through.
1044
1045 config BFIN_EXTMEM_WRITETHROUGH
1046         bool "Write through"
1047         help
1048           Write Back Policy:
1049             Cached data will be written back to SDRAM only when needed.
1050             This can give a nice increase in performance, but beware of
1051             broken drivers that do not properly invalidate/flush their
1052             cache.
1053
1054           Write Through Policy:
1055             Cached data will always be written back to SDRAM when the
1056             cache is updated.  This is a completely safe setting, but
1057             performance is worse than Write Back.
1058
1059           If you are unsure of the options and you want to be safe,
1060           then go with Write Through.
1061
1062 endchoice
1063
1064 config BFIN_L2_DCACHEABLE
1065         bool "Enable DCACHE for L2 SRAM"
1066         depends on BFIN_DCACHE
1067         depends on (BF54x || BF561 || BF60x) && !SMP
1068         default n
1069 choice
1070         prompt "L2 SRAM DCACHE policy"
1071         depends on BFIN_L2_DCACHEABLE
1072         default BFIN_L2_WRITEBACK
1073 config BFIN_L2_WRITEBACK
1074         bool "Write back"
1075
1076 config BFIN_L2_WRITETHROUGH
1077         bool "Write through"
1078 endchoice
1079
1080
1081 comment "Memory Protection Unit"
1082 config MPU
1083         bool "Enable the memory protection unit (EXPERIMENTAL)"
1084         default n
1085         help
1086           Use the processor's MPU to protect applications from accessing
1087           memory they do not own.  This comes at a performance penalty
1088           and is recommended only for debugging.
1089
1090 comment "Asynchronous Memory Configuration"
1091
1092 menu "EBIU_AMGCTL Global Control"
1093         depends on !BF60x
1094 config C_AMCKEN
1095         bool "Enable CLKOUT"
1096         default y
1097
1098 config C_CDPRIO
1099         bool "DMA has priority over core for ext. accesses"
1100         default n
1101
1102 config C_B0PEN
1103         depends on BF561
1104         bool "Bank 0 16 bit packing enable"
1105         default y
1106
1107 config C_B1PEN
1108         depends on BF561
1109         bool "Bank 1 16 bit packing enable"
1110         default y
1111
1112 config C_B2PEN
1113         depends on BF561
1114         bool "Bank 2 16 bit packing enable"
1115         default y
1116
1117 config C_B3PEN
1118         depends on BF561
1119         bool "Bank 3 16 bit packing enable"
1120         default n
1121
1122 choice
1123         prompt "Enable Asynchronous Memory Banks"
1124         default C_AMBEN_ALL
1125
1126 config C_AMBEN
1127         bool "Disable All Banks"
1128
1129 config C_AMBEN_B0
1130         bool "Enable Bank 0"
1131
1132 config C_AMBEN_B0_B1
1133         bool "Enable Bank 0 & 1"
1134
1135 config C_AMBEN_B0_B1_B2
1136         bool "Enable Bank 0 & 1 & 2"
1137
1138 config C_AMBEN_ALL
1139         bool "Enable All Banks"
1140 endchoice
1141 endmenu
1142
1143 menu "EBIU_AMBCTL Control"
1144         depends on !BF60x
1145 config BANK_0
1146         hex "Bank 0 (AMBCTL0.L)"
1147         default 0x7BB0
1148         help
1149           These are the low 16 bits of the EBIU_AMBCTL0 MMR which are
1150           used to control the Asynchronous Memory Bank 0 settings.
1151
1152 config BANK_1
1153         hex "Bank 1 (AMBCTL0.H)"
1154         default 0x7BB0
1155         default 0x5558 if BF54x
1156         help
1157           These are the high 16 bits of the EBIU_AMBCTL0 MMR which are
1158           used to control the Asynchronous Memory Bank 1 settings.
1159
1160 config BANK_2
1161         hex "Bank 2 (AMBCTL1.L)"
1162         default 0x7BB0
1163         help
1164           These are the low 16 bits of the EBIU_AMBCTL1 MMR which are
1165           used to control the Asynchronous Memory Bank 2 settings.
1166
1167 config BANK_3
1168         hex "Bank 3 (AMBCTL1.H)"
1169         default 0x99B3
1170         help
1171           These are the high 16 bits of the EBIU_AMBCTL1 MMR which are
1172           used to control the Asynchronous Memory Bank 3 settings.
1173
1174 endmenu
1175
1176 config EBIU_MBSCTLVAL
1177         hex "EBIU Bank Select Control Register"
1178         depends on BF54x
1179         default 0
1180
1181 config EBIU_MODEVAL
1182         hex "Flash Memory Mode Control Register"
1183         depends on BF54x
1184         default 1
1185
1186 config EBIU_FCTLVAL
1187         hex "Flash Memory Bank Control Register"
1188         depends on BF54x
1189         default 6
1190 endmenu
1191
1192 #############################################################################
1193 menu "Bus options (PCI, PCMCIA, EISA, MCA, ISA)"
1194
1195 config PCI
1196         bool "PCI support"
1197         depends on BROKEN
1198         help
1199           Support for PCI bus.
1200
1201 source "drivers/pci/Kconfig"
1202
1203 source "drivers/pcmcia/Kconfig"
1204
1205 source "drivers/pci/hotplug/Kconfig"
1206
1207 endmenu
1208
1209 menu "Executable file formats"
1210
1211 source "fs/Kconfig.binfmt"
1212
1213 endmenu
1214
1215 menu "Power management options"
1216
1217 source "kernel/power/Kconfig"
1218
1219 config ARCH_SUSPEND_POSSIBLE
1220         def_bool y
1221
1222 choice
1223         prompt "Standby Power Saving Mode"
1224         depends on PM
1225         default PM_BFIN_SLEEP_DEEPER
1226 config  PM_BFIN_SLEEP_DEEPER
1227         bool "Sleep Deeper"
1228         help
1229           Sleep "Deeper" Mode (High Power Savings) - This mode reduces dynamic
1230           power dissipation by disabling the clock to the processor core (CCLK).
1231           Furthermore, Standby sets the internal power supply voltage (VDDINT)
1232           to 0.85 V to provide the greatest power savings, while preserving the
1233           processor state.
1234           The PLL and system clock (SCLK) continue to operate at a very low
1235           frequency of about 3.3 MHz. To preserve data integrity in the SDRAM,
1236           the SDRAM is put into Self Refresh Mode. Typically an external event
1237           such as GPIO interrupt or RTC activity wakes up the processor.
1238           Various Peripherals such as UART, SPORT, PPI may not function as
1239           normal during Sleep Deeper, due to the reduced SCLK frequency.
1240           When in the sleep mode, system DMA access to L1 memory is not supported.
1241
1242           If unsure, select "Sleep Deeper".
1243
1244 config  PM_BFIN_SLEEP
1245         bool "Sleep"
1246         help
1247           Sleep Mode (High Power Savings) - The sleep mode reduces power
1248           dissipation by disabling the clock to the processor core (CCLK).
1249           The PLL and system clock (SCLK), however, continue to operate in
1250           this mode. Typically an external event or RTC activity will wake
1251           up the processor. When in the sleep mode, system DMA access to L1
1252           memory is not supported.
1253
1254           If unsure, select "Sleep Deeper".
1255 endchoice
1256
1257 comment "Possible Suspend Mem / Hibernate Wake-Up Sources"
1258         depends on PM
1259
1260 config PM_BFIN_WAKE_PH6
1261         bool "Allow Wake-Up from on-chip PHY or PH6 GP"
1262         depends on PM && (BF51x || BF52x || BF534 || BF536 || BF537)
1263         default n
1264         help
1265           Enable PHY and PH6 GP Wake-Up (Voltage Regulator Power-Up)
1266
1267 config PM_BFIN_WAKE_GP
1268         bool "Allow Wake-Up from GPIOs"
1269         depends on PM && BF54x
1270         default n
1271         help
1272           Enable General-Purpose Wake-Up (Voltage Regulator Power-Up)
1273           (all processors, except ADSP-BF549). This option sets
1274           the general-purpose wake-up enable (GPWE) control bit to enable
1275           wake-up upon detection of an active low signal on the /GPW (PH7) pin.
1276           On ADSP-BF549 this option enables the the same functionality on the
1277           /MRXON pin also PH7.
1278
1279 endmenu
1280
1281 menu "CPU Frequency scaling"
1282
1283 source "drivers/cpufreq/Kconfig"
1284
1285 config BFIN_CPU_FREQ
1286         bool
1287         depends on CPU_FREQ
1288         select CPU_FREQ_TABLE
1289         default y
1290
1291 config CPU_VOLTAGE
1292         bool "CPU Voltage scaling"
1293         depends on EXPERIMENTAL
1294         depends on CPU_FREQ
1295         default n
1296         help
1297           Say Y here if you want CPU voltage scaling according to the CPU frequency.
1298           This option violates the PLL BYPASS recommendation in the Blackfin Processor
1299           manuals. There is a theoretical risk that during VDDINT transitions
1300           the PLL may unlock.
1301
1302 endmenu
1303
1304 source "net/Kconfig"
1305
1306 source "drivers/Kconfig"
1307
1308 source "drivers/firmware/Kconfig"
1309
1310 source "fs/Kconfig"
1311
1312 source "arch/blackfin/Kconfig.debug"
1313
1314 source "security/Kconfig"
1315
1316 source "crypto/Kconfig"
1317
1318 source "lib/Kconfig"