arch/mips/jz4740/irq.c

   1 /*
   2  *  Copyright (C) 2009-2010, Lars-Peter Clausen <lars@metafoo.de>
   3  *  JZ4740 platform IRQ support
   4  *
   5  *  This program is free software; you can redistribute it and/or modify it
   6  *  under  the terms of the GNU General  Public License as published by the
   7  *  Free Software Foundation;  either version 2 of the License, or (at your
   8  *  option) any later version.
   9  *
  10  *  You should have received a copy of the GNU General Public License along
  11  *  with this program; if not, write to the Free Software Foundation, Inc.,
  12  *  675 Mass Ave, Cambridge, MA 02139, USA.
  13  *
  14  */
  15
  16 #include <linux/errno.h>
  17 #include <linux/init.h>
  18 #include <linux/types.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/ioport.h>
  21 #include <linux/of_irq.h>
  22 #include <linux/timex.h>
  23 #include <linux/slab.h>
  24 #include <linux/delay.h>
  25
  26 #include <linux/debugfs.h>
  27 #include <linux/seq_file.h>
  28
  29 #include <asm/io.h>
  30
  31 #include <asm/mach-jz4740/base.h>
  32 #include <asm/mach-jz4740/irq.h>
  33
  34 #include "irq.h"
  35
  36 #include "../../drivers/irqchip/irqchip.h"
  37
  38 static void __iomem *jz_intc_base;
  39
  40 #define JZ_REG_INTC_STATUS      0x00
  41 #define JZ_REG_INTC_MASK        0x04
  42 #define JZ_REG_INTC_SET_MASK    0x08
  43 #define JZ_REG_INTC_CLEAR_MASK  0x0c
  44 #define JZ_REG_INTC_PENDING     0x10
  45
  46 static irqreturn_t jz4740_cascade(int irq, void *data)
  47 {
  48         uint32_t irq_reg;
  49
  50         irq_reg = readl(jz_intc_base + JZ_REG_INTC_PENDING);
  51
  52         if (irq_reg)
  53                 generic_handle_irq(__fls(irq_reg) + JZ4740_IRQ_BASE);
  54
  55         return IRQ_HANDLED;
  56 }
  57
  58 static void jz4740_irq_set_mask(struct irq_chip_generic *gc, uint32_t mask)
  59 {
  60         struct irq_chip_regs *regs = &gc->chip_types->regs;
  61
  62         writel(mask, gc->reg_base + regs->enable);
  63         writel(~mask, gc->reg_base + regs->disable);
  64 }
  65
  66 void jz4740_irq_suspend(struct irq_data *data)
  67 {
  68         struct irq_chip_generic *gc = irq_data_get_irq_chip_data(data);
  69         jz4740_irq_set_mask(gc, gc->wake_active);
  70 }
  71
  72 void jz4740_irq_resume(struct irq_data *data)
  73 {
  74         struct irq_chip_generic *gc = irq_data_get_irq_chip_data(data);
  75         jz4740_irq_set_mask(gc, gc->mask_cache);
  76 }
  77
  78 static struct irqaction jz4740_cascade_action = {
  79         .handler = jz4740_cascade,
  80         .name = "JZ4740 cascade interrupt",
  81 };
  82
  83 static int __init jz4740_intc_of_init(struct device_node *node,
  84         struct device_node *parent)
  85 {
  86         struct irq_chip_generic *gc;
  87         struct irq_chip_type *ct;
  88         struct irq_domain *domain;
  89         int parent_irq;
  90
  91         parent_irq = irq_of_parse_and_map(node, 0);
  92         if (!parent_irq)
  93                 return -EINVAL;
  94
  95         jz_intc_base = ioremap(JZ4740_INTC_BASE_ADDR, 0x14);
  96
  97         /* Mask all irqs */
  98         writel(0xffffffff, jz_intc_base + JZ_REG_INTC_SET_MASK);
  99
 100         gc = irq_alloc_generic_chip("INTC", 1, JZ4740_IRQ_BASE, jz_intc_base,
 101                 handle_level_irq);
 102
 103         gc->wake_enabled = IRQ_MSK(32);
 104
 105         ct = gc->chip_types;
 106         ct->regs.enable = JZ_REG_INTC_CLEAR_MASK;
 107         ct->regs.disable = JZ_REG_INTC_SET_MASK;
 108         ct->chip.irq_unmask = irq_gc_unmask_enable_reg;
 109         ct->chip.irq_mask = irq_gc_mask_disable_reg;
 110         ct->chip.irq_mask_ack = irq_gc_mask_disable_reg;
 111         ct->chip.irq_set_wake = irq_gc_set_wake;
 112         ct->chip.irq_suspend = jz4740_irq_suspend;
 113         ct->chip.irq_resume = jz4740_irq_resume;
 114
 115         irq_setup_generic_chip(gc, IRQ_MSK(32), 0, 0, IRQ_NOPROBE | IRQ_LEVEL);
 116
 117         domain = irq_domain_add_legacy(node, num_chips * 32, JZ4740_IRQ_BASE, 0,
 118                                        &irq_domain_simple_ops, NULL);
 119         if (!domain)
 120                 pr_warn("unable to register IRQ domain\n");
 121
 122         setup_irq(parent_irq, &jz4740_cascade_action);
 123         return 0;
 124 }
 125 IRQCHIP_DECLARE(jz4740_intc, "ingenic,jz4740-intc", jz4740_intc_of_init);
 126
 127 #ifdef CONFIG_DEBUG_FS
 128
 129 static inline void intc_seq_reg(struct seq_file *s, const char *name,
 130         unsigned int reg)
 131 {
 132         seq_printf(s, "%s:\t\t%08x\n", name, readl(jz_intc_base + reg));
 133 }
 134
 135 static int intc_regs_show(struct seq_file *s, void *unused)
 136 {
 137         intc_seq_reg(s, "Status", JZ_REG_INTC_STATUS);
 138         intc_seq_reg(s, "Mask", JZ_REG_INTC_MASK);
 139         intc_seq_reg(s, "Pending", JZ_REG_INTC_PENDING);
 140
 141         return 0;
 142 }
 143
 144 static int intc_regs_open(struct inode *inode, struct file *file)
 145 {
 146         return single_open(file, intc_regs_show, NULL);
 147 }
 148
 149 static const struct file_operations intc_regs_operations = {
 150         .open           = intc_regs_open,
 151         .read           = seq_read,
 152         .llseek         = seq_lseek,
 153         .release        = single_release,
 154 };
 155
 156 static int __init intc_debugfs_init(void)
 157 {
 158         (void) debugfs_create_file("jz_regs_intc", S_IFREG | S_IRUGO,
 159                                 NULL, NULL, &intc_regs_operations);
 160         return 0;
 161 }
 162 subsys_initcall(intc_debugfs_init);
 163
 164 #endif