arch/mips/kernel/cevt-r4k.c

   1 /*
   2  * This file is subject to the terms and conditions of the GNU General Public
   3  * License.  See the file "COPYING" in the main directory of this archive
   4  * for more details.
   5  *
   6  * Copyright (C) 2007 MIPS Technologies, Inc.
   7  * Copyright (C) 2007 Ralf Baechle <ralf@linux-mips.org>
   8  */
   9 #include <linux/clockchips.h>
  10 #include <linux/interrupt.h>
  11 #include <linux/percpu.h>
  12 #include <linux/smp.h>
  13 #include <linux/irq.h>
  14
  15 #include <asm/smtc_ipi.h>
  16 #include <asm/time.h>
  17 #include <asm/cevt-r4k.h>
  18 #include <asm/gic.h>
  19
  20 /*
  21  * The SMTC Kernel for the 34K, 1004K, et. al. replaces several
  22  * of these routines with SMTC-specific variants.
  23  */
  24
  25 #ifndef CONFIG_MIPS_MT_SMTC
  26 static int mips_next_event(unsigned long delta,
  27                            struct clock_event_device *evt)
  28 {
  29         unsigned int cnt;
  30         int res;
  31
  32         cnt = read_c0_count();
  33         cnt += delta;
  34         write_c0_compare(cnt);
  35         res = ((int)(read_c0_count() - cnt) >= 0) ? -ETIME : 0;
  36         return res;
  37 }
  38
  39 #endif /* CONFIG_MIPS_MT_SMTC */
  40
  41 void mips_set_clock_mode(enum clock_event_mode mode,
  42                                 struct clock_event_device *evt)
  43 {
  44         /* Nothing to do ...  */
  45 }
  46
  47 DEFINE_PER_CPU(struct clock_event_device, mips_clockevent_device);
  48 int cp0_timer_irq_installed;
  49
  50 #ifndef CONFIG_MIPS_MT_SMTC
  51 irqreturn_t c0_compare_interrupt(int irq, void *dev_id)
  52 {
  53         const int r2 = cpu_has_mips_r2;
  54         struct clock_event_device *cd;
  55         int cpu = smp_processor_id();
  56
  57         /*
  58          * Suckage alert:
  59          * Before R2 of the architecture there was no way to see if a
  60          * performance counter interrupt was pending, so we have to run
  61          * the performance counter interrupt handler anyway.
  62          */
  63         if (handle_perf_irq(r2))
  64                 goto out;
  65
  66         /*
  67          * The same applies to performance counter interrupts.  But with the
  68          * above we now know that the reason we got here must be a timer
  69          * interrupt.  Being the paranoiacs we are we check anyway.
  70          */
  71         if (!r2 || (read_c0_cause() & (1 << 30))) {
  72                 /* Clear Count/Compare Interrupt */
  73                 write_c0_compare(read_c0_compare());
  74                 cd = &per_cpu(mips_clockevent_device, cpu);
  75                 cd->event_handler(cd);
  76         }
  77
  78 out:
  79         return IRQ_HANDLED;
  80 }
  81
  82 #endif /* Not CONFIG_MIPS_MT_SMTC */
  83
  84 struct irqaction c0_compare_irqaction = {
  85         .handler = c0_compare_interrupt,
  86         .flags = IRQF_PERCPU | IRQF_TIMER,
  87         .name = "timer",
  88 };
  89
  90
  91 void mips_event_handler(struct clock_event_device *dev)
  92 {
  93 }
  94
  95 /*
  96  * FIXME: This doesn't hold for the relocated E9000 compare interrupt.
  97  */
  98 static int c0_compare_int_pending(void)
  99 {
 100 #ifdef CONFIG_IRQ_GIC
 101         if (cpu_has_veic)
 102                 return gic_get_timer_pending();
 103 #endif
 104         return (read_c0_cause() >> cp0_compare_irq_shift) & (1ul << CAUSEB_IP);
 105 }
 106
 107 /*
 108  * Compare interrupt can be routed and latched outside the core,
 109  * so wait up to worst case number of cycle counter ticks for timer interrupt
 110  * changes to propagate to the cause register.
 111  */
 112 #define COMPARE_INT_SEEN_TICKS 50
 113
 114 int c0_compare_int_usable(void)
 115 {
 116         unsigned int delta;
 117         unsigned int cnt;
 118
 119 #ifdef CONFIG_KVM_GUEST
 120     return 1;
 121 #endif
 122
 123         /*
 124          * IP7 already pending?  Try to clear it by acking the timer.
 125          */
 126         if (c0_compare_int_pending()) {
 127                 cnt = read_c0_count();
 128                 write_c0_compare(cnt);
 129                 back_to_back_c0_hazard();
 130                 while (read_c0_count() < (cnt  + COMPARE_INT_SEEN_TICKS))
 131                         if (!c0_compare_int_pending())
 132                                 break;
 133                 if (c0_compare_int_pending())
 134                         return 0;
 135         }
 136
 137         for (delta = 0x10; delta <= 0x400000; delta <<= 1) {
 138                 cnt = read_c0_count();
 139                 cnt += delta;
 140                 write_c0_compare(cnt);
 141                 back_to_back_c0_hazard();
 142                 if ((int)(read_c0_count() - cnt) < 0)
 143                     break;
 144                 /* increase delta if the timer was already expired */
 145         }
 146
 147         while ((int)(read_c0_count() - cnt) <= 0)
 148                 ;       /* Wait for expiry  */
 149
 150         while (read_c0_count() < (cnt + COMPARE_INT_SEEN_TICKS))
 151                 if (c0_compare_int_pending())
 152                         break;
 153         if (!c0_compare_int_pending())
 154                 return 0;
 155         cnt = read_c0_count();
 156         write_c0_compare(cnt);
 157         back_to_back_c0_hazard();
 158         while (read_c0_count() < (cnt + COMPARE_INT_SEEN_TICKS))
 159                 if (!c0_compare_int_pending())
 160                         break;
 161         if (c0_compare_int_pending())
 162                 return 0;
 163
 164         /*
 165          * Feels like a real count / compare timer.
 166          */
 167         return 1;
 168 }
 169
 170 #ifndef CONFIG_MIPS_MT_SMTC
 171 int r4k_clockevent_init(void)
 172 {
 173         unsigned int cpu = smp_processor_id();
 174         struct clock_event_device *cd;
 175         unsigned int irq;
 176
 177         if (!cpu_has_counter || !mips_hpt_frequency)
 178                 return -ENXIO;
 179
 180         if (!c0_compare_int_usable())
 181                 return -ENXIO;
 182
 183         /*
 184          * With vectored interrupts things are getting platform specific.
 185          * get_c0_compare_int is a hook to allow a platform to return the
 186          * interrupt number of it's liking.
 187          */
 188         irq = MIPS_CPU_IRQ_BASE + cp0_compare_irq;
 189         if (get_c0_compare_int)
 190                 irq = get_c0_compare_int();
 191
 192         cd = &per_cpu(mips_clockevent_device, cpu);
 193
 194         cd->name                = "MIPS";
 195         cd->features            = CLOCK_EVT_FEAT_ONESHOT |
 196                                   CLOCK_EVT_FEAT_C3STOP |
 197                                   CLOCK_EVT_FEAT_PERCPU;
 198
 199         clockevent_set_clock(cd, mips_hpt_frequency);
 200
 201         /* Calculate the min / max delta */
 202         cd->max_delta_ns        = clockevent_delta2ns(0x7fffffff, cd);
 203         cd->min_delta_ns        = clockevent_delta2ns(0x300, cd);
 204
 205         cd->rating              = 300;
 206         cd->irq                 = irq;
 207         cd->cpumask             = cpumask_of(cpu);
 208         cd->set_next_event      = mips_next_event;
 209         cd->set_mode            = mips_set_clock_mode;
 210         cd->event_handler       = mips_event_handler;
 211
 212         clockevents_register_device(cd);
 213
 214         if (cp0_timer_irq_installed)
 215                 return 0;
 216
 217         cp0_timer_irq_installed = 1;
 218
 219         setup_irq(irq, &c0_compare_irqaction);
 220
 221         return 0;
 222 }
 223
 224 #endif /* Not CONFIG_MIPS_MT_SMTC */