arch/sparc/include/asm/psr.h

   1 /*
   2  * psr.h: This file holds the macros for masking off various parts of
   3  *        the processor status register on the Sparc. This is valid
   4  *        for Version 8. On the V9 this is renamed to the PSTATE
   5  *        register and its members are accessed as fields like
   6  *        PSTATE.PRIV for the current CPU privilege level.
   7  *
   8  * Copyright (C) 1994 David S. Miller (davem@caip.rutgers.edu)
   9  */
  10
  11 #ifndef __LINUX_SPARC_PSR_H
  12 #define __LINUX_SPARC_PSR_H
  13
  14 /* The Sparc PSR fields are laid out as the following:
  15  *
  16  *  ------------------------------------------------------------------------
  17  *  | impl  | vers  | icc   | resv  | EC | EF | PIL  | S | PS | ET |  CWP  |
  18  *  | 31-28 | 27-24 | 23-20 | 19-14 | 13 | 12 | 11-8 | 7 | 6  | 5  |  4-0  |
  19  *  ------------------------------------------------------------------------
  20  */
  21 #define PSR_CWP     0x0000001f         /* current window pointer     */
  22 #define PSR_ET      0x00000020         /* enable traps field         */
  23 #define PSR_PS      0x00000040         /* previous privilege level   */
  24 #define PSR_S       0x00000080         /* current privilege level    */
  25 #define PSR_PIL     0x00000f00         /* processor interrupt level  */
  26 #define PSR_EF      0x00001000         /* enable floating point      */
  27 #define PSR_EC      0x00002000         /* enable co-processor        */
  28 #define PSR_SYSCALL 0x00004000         /* inside of a syscall        */
  29 #define PSR_LE      0x00008000         /* SuperSparcII little-endian */
  30 #define PSR_ICC     0x00f00000         /* integer condition codes    */
  31 #define PSR_C       0x00100000         /* carry bit                  */
  32 #define PSR_V       0x00200000         /* overflow bit               */
  33 #define PSR_Z       0x00400000         /* zero bit                   */
  34 #define PSR_N       0x00800000         /* negative bit               */
  35 #define PSR_VERS    0x0f000000         /* cpu-version field          */
  36 #define PSR_IMPL    0xf0000000         /* cpu-implementation field   */
  37
  38 #define PSR_IMPL_SHIFT          28
  39 #define PSR_IMPL_SHIFTED_MASK   0xf
  40
  41 #define PSR_IMPL_TI             0x4
  42 #define PSR_IMPL_LEON           0xf
  43
  44 #ifdef __KERNEL__
  45
  46 #ifndef __ASSEMBLY__
  47 /* Get the %psr register. */
  48 static inline unsigned int get_psr(void)
  49 {
  50         unsigned int psr;
  51         __asm__ __volatile__(
  52                 "rd     %%psr, %0\n\t"
  53                 "nop\n\t"
  54                 "nop\n\t"
  55                 "nop\n\t"
  56         : "=r" (psr)
  57         : /* no inputs */
  58         : "memory");
  59
  60         return psr;
  61 }
  62
  63 static inline void put_psr(unsigned int new_psr)
  64 {
  65         __asm__ __volatile__(
  66                 "wr     %0, 0x0, %%psr\n\t"
  67                 "nop\n\t"
  68                 "nop\n\t"
  69                 "nop\n\t"
  70         : /* no outputs */
  71         : "r" (new_psr)
  72         : "memory", "cc");
  73 }
  74
  75 /* Get the %fsr register.  Be careful, make sure the floating point
  76  * enable bit is set in the %psr when you execute this or you will
  77  * incur a trap.
  78  */
  79
  80 extern unsigned int fsr_storage;
  81
  82 static inline unsigned int get_fsr(void)
  83 {
  84         unsigned int fsr = 0;
  85
  86         __asm__ __volatile__(
  87                 "st     %%fsr, %1\n\t"
  88                 "ld     %1, %0\n\t"
  89         : "=r" (fsr)
  90         : "m" (fsr_storage));
  91
  92         return fsr;
  93 }
  94
  95 #endif /* !(__ASSEMBLY__) */
  96
  97 #endif /* (__KERNEL__) */
  98
  99 #endif /* !(__LINUX_SPARC_PSR_H) */