arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/scatterlist.h>
  24 #include <linux/iommu-helper.h>
  25 #include <asm/proto.h>
  26 #include <asm/iommu.h>
  27 #include <asm/gart.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30
  31 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  32
  33 #define EXIT_LOOP_COUNT 10000000
  34
  35 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  36
  37 /* A list of preallocated protection domains */
  38 static LIST_HEAD(iommu_pd_list);
  39 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  40
  41 /*
  42  * general struct to manage commands send to an IOMMU
  43  */
  44 struct iommu_cmd {
  45         u32 data[4];
  46 };
  47
  48 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  49                              struct unity_map_entry *e);
  50
  51 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
  52 static int iommu_has_npcache(struct amd_iommu *iommu)
  53 {
  54         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
  55 }
  56
  57 /****************************************************************************
  58  *
  59  * Interrupt handling functions
  60  *
  61  ****************************************************************************/
  62
  63 static void iommu_print_event(void *__evt)
  64 {
  65         u32 *event = __evt;
  66         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
  67         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
  68         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
  69         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
  70         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
  71
  72         printk(KERN_ERR "AMD IOMMU: Event logged [");
  73
  74         switch (type) {
  75         case EVENT_TYPE_ILL_DEV:
  76                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
  77                        "address=0x%016llx flags=0x%04x]\n",
  78                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  79                        address, flags);
  80                 break;
  81         case EVENT_TYPE_IO_FAULT:
  82                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
  83                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
  84                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  85                        domid, address, flags);
  86                 break;
  87         case EVENT_TYPE_DEV_TAB_ERR:
  88                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
  89                        "address=0x%016llx flags=0x%04x]\n",
  90                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  91                        address, flags);
  92                 break;
  93         case EVENT_TYPE_PAGE_TAB_ERR:
  94                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
  95                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
  96                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  97                        domid, address, flags);
  98                 break;
  99         case EVENT_TYPE_ILL_CMD:
 100                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 101                 break;
 102         case EVENT_TYPE_CMD_HARD_ERR:
 103                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 104                        "flags=0x%04x]\n", address, flags);
 105                 break;
 106         case EVENT_TYPE_IOTLB_INV_TO:
 107                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 108                        "address=0x%016llx]\n",
 109                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 110                        address);
 111                 break;
 112         case EVENT_TYPE_INV_DEV_REQ:
 113                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 114                        "address=0x%016llx flags=0x%04x]\n",
 115                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 116                        address, flags);
 117                 break;
 118         default:
 119                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 120         }
 121 }
 122
 123 static void iommu_poll_events(struct amd_iommu *iommu)
 124 {
 125         u32 head, tail;
 126         unsigned long flags;
 127
 128         spin_lock_irqsave(&iommu->lock, flags);
 129
 130         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 131         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 132
 133         while (head != tail) {
 134                 iommu_print_event(iommu->evt_buf + head);
 135                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 136         }
 137
 138         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 139
 140         spin_unlock_irqrestore(&iommu->lock, flags);
 141 }
 142
 143 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 144 {
 145         struct amd_iommu *iommu;
 146
 147         list_for_each_entry(iommu, &amd_iommu_list, list)
 148                 iommu_poll_events(iommu);
 149
 150         return IRQ_HANDLED;
 151 }
 152
 153 /****************************************************************************
 154  *
 155  * IOMMU command queuing functions
 156  *
 157  ****************************************************************************/
 158
 159 /*
 160  * Writes the command to the IOMMUs command buffer and informs the
 161  * hardware about the new command. Must be called with iommu->lock held.
 162  */
 163 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 164 {
 165         u32 tail, head;
 166         u8 *target;
 167
 168         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 169         target = iommu->cmd_buf + tail;
 170         memcpy_toio(target, cmd, sizeof(*cmd));
 171         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 172         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 173         if (tail == head)
 174                 return -ENOMEM;
 175         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 176
 177         return 0;
 178 }
 179
 180 /*
 181  * General queuing function for commands. Takes iommu->lock and calls
 182  * __iommu_queue_command().
 183  */
 184 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 185 {
 186         unsigned long flags;
 187         int ret;
 188
 189         spin_lock_irqsave(&iommu->lock, flags);
 190         ret = __iommu_queue_command(iommu, cmd);
 191         if (!ret)
 192                 iommu->need_sync = 1;
 193         spin_unlock_irqrestore(&iommu->lock, flags);
 194
 195         return ret;
 196 }
 197
 198 /*
 199  * This function waits until an IOMMU has completed a completion
 200  * wait command
 201  */
 202 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 203 {
 204         int ready = 0;
 205         unsigned status = 0;
 206         unsigned long i = 0;
 207
 208         while (!ready && (i < EXIT_LOOP_COUNT)) {
 209                 ++i;
 210                 /* wait for the bit to become one */
 211                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 212                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 213         }
 214
 215         /* set bit back to zero */
 216         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 217         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 218
 219         if (unlikely(i == EXIT_LOOP_COUNT))
 220                 panic("AMD IOMMU: Completion wait loop failed\n");
 221 }
 222
 223 /*
 224  * This function queues a completion wait command into the command
 225  * buffer of an IOMMU
 226  */
 227 static int __iommu_completion_wait(struct amd_iommu *iommu)
 228 {
 229         struct iommu_cmd cmd;
 230
 231          memset(&cmd, 0, sizeof(cmd));
 232          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 233          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 234
 235          return __iommu_queue_command(iommu, &cmd);
 236 }
 237
 238 /*
 239  * This function is called whenever we need to ensure that the IOMMU has
 240  * completed execution of all commands we sent. It sends a
 241  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 242  * us about that by writing a value to a physical address we pass with
 243  * the command.
 244  */
 245 static int iommu_completion_wait(struct amd_iommu *iommu)
 246 {
 247         int ret = 0;
 248         unsigned long flags;
 249
 250         spin_lock_irqsave(&iommu->lock, flags);
 251
 252         if (!iommu->need_sync)
 253                 goto out;
 254
 255         ret = __iommu_completion_wait(iommu);
 256
 257         iommu->need_sync = 0;
 258
 259         if (ret)
 260                 goto out;
 261
 262         __iommu_wait_for_completion(iommu);
 263
 264 out:
 265         spin_unlock_irqrestore(&iommu->lock, flags);
 266
 267         return 0;
 268 }
 269
 270 /*
 271  * Command send function for invalidating a device table entry
 272  */
 273 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 274 {
 275         struct iommu_cmd cmd;
 276         int ret;
 277
 278         BUG_ON(iommu == NULL);
 279
 280         memset(&cmd, 0, sizeof(cmd));
 281         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 282         cmd.data[0] = devid;
 283
 284         ret = iommu_queue_command(iommu, &cmd);
 285
 286         return ret;
 287 }
 288
 289 /*
 290  * Generic command send function for invalidaing TLB entries
 291  */
 292 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 293                 u64 address, u16 domid, int pde, int s)
 294 {
 295         struct iommu_cmd cmd;
 296         int ret;
 297
 298         memset(&cmd, 0, sizeof(cmd));
 299         address &= PAGE_MASK;
 300         CMD_SET_TYPE(&cmd, CMD_INV_IOMMU_PAGES);
 301         cmd.data[1] |= domid;
 302         cmd.data[2] = lower_32_bits(address);
 303         cmd.data[3] = upper_32_bits(address);
 304         if (s) /* size bit - we flush more than one 4kb page */
 305                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 306         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 307                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 308
 309         ret = iommu_queue_command(iommu, &cmd);
 310
 311         return ret;
 312 }
 313
 314 /*
 315  * TLB invalidation function which is called from the mapping functions.
 316  * It invalidates a single PTE if the range to flush is within a single
 317  * page. Otherwise it flushes the whole TLB of the IOMMU.
 318  */
 319 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 320                 u64 address, size_t size)
 321 {
 322         int s = 0;
 323         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 324
 325         address &= PAGE_MASK;
 326
 327         if (pages > 1) {
 328                 /*
 329                  * If we have to flush more than one page, flush all
 330                  * TLB entries for this domain
 331                  */
 332                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 333                 s = 1;
 334         }
 335
 336         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 337
 338         return 0;
 339 }
 340
 341 /* Flush the whole IO/TLB for a given protection domain */
 342 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 343 {
 344         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 345
 346         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 347 }
 348
 349 /****************************************************************************
 350  *
 351  * The functions below are used the create the page table mappings for
 352  * unity mapped regions.
 353  *
 354  ****************************************************************************/
 355
 356 /*
 357  * Generic mapping functions. It maps a physical address into a DMA
 358  * address space. It allocates the page table pages if necessary.
 359  * In the future it can be extended to a generic mapping function
 360  * supporting all features of AMD IOMMU page tables like level skipping
 361  * and full 64 bit address spaces.
 362  */
 363 static int iommu_map_page(struct protection_domain *dom,
 364                           unsigned long bus_addr,
 365                           unsigned long phys_addr,
 366                           int prot)
 367 {
 368         u64 __pte, *pte, *page;
 369
 370         bus_addr  = PAGE_ALIGN(bus_addr);
 371         phys_addr = PAGE_ALIGN(phys_addr);
 372
 373         /* only support 512GB address spaces for now */
 374         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 375                 return -EINVAL;
 376
 377         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 378
 379         if (!IOMMU_PTE_PRESENT(*pte)) {
 380                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 381                 if (!page)
 382                         return -ENOMEM;
 383                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 384         }
 385
 386         pte = IOMMU_PTE_PAGE(*pte);
 387         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 388
 389         if (!IOMMU_PTE_PRESENT(*pte)) {
 390                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 391                 if (!page)
 392                         return -ENOMEM;
 393                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 394         }
 395
 396         pte = IOMMU_PTE_PAGE(*pte);
 397         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 398
 399         if (IOMMU_PTE_PRESENT(*pte))
 400                 return -EBUSY;
 401
 402         __pte = phys_addr | IOMMU_PTE_P;
 403         if (prot & IOMMU_PROT_IR)
 404                 __pte |= IOMMU_PTE_IR;
 405         if (prot & IOMMU_PROT_IW)
 406                 __pte |= IOMMU_PTE_IW;
 407
 408         *pte = __pte;
 409
 410         return 0;
 411 }
 412
 413 /*
 414  * This function checks if a specific unity mapping entry is needed for
 415  * this specific IOMMU.
 416  */
 417 static int iommu_for_unity_map(struct amd_iommu *iommu,
 418                                struct unity_map_entry *entry)
 419 {
 420         u16 bdf, i;
 421
 422         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 423                 bdf = amd_iommu_alias_table[i];
 424                 if (amd_iommu_rlookup_table[bdf] == iommu)
 425                         return 1;
 426         }
 427
 428         return 0;
 429 }
 430
 431 /*
 432  * Init the unity mappings for a specific IOMMU in the system
 433  *
 434  * Basically iterates over all unity mapping entries and applies them to
 435  * the default domain DMA of that IOMMU if necessary.
 436  */
 437 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 438 {
 439         struct unity_map_entry *entry;
 440         int ret;
 441
 442         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 443                 if (!iommu_for_unity_map(iommu, entry))
 444                         continue;
 445                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 446                 if (ret)
 447                         return ret;
 448         }
 449
 450         return 0;
 451 }
 452
 453 /*
 454  * This function actually applies the mapping to the page table of the
 455  * dma_ops domain.
 456  */
 457 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 458                              struct unity_map_entry *e)
 459 {
 460         u64 addr;
 461         int ret;
 462
 463         for (addr = e->address_start; addr < e->address_end;
 464              addr += PAGE_SIZE) {
 465                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 466                 if (ret)
 467                         return ret;
 468                 /*
 469                  * if unity mapping is in aperture range mark the page
 470                  * as allocated in the aperture
 471                  */
 472                 if (addr < dma_dom->aperture_size)
 473                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 474         }
 475
 476         return 0;
 477 }
 478
 479 /*
 480  * Inits the unity mappings required for a specific device
 481  */
 482 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 483                                           u16 devid)
 484 {
 485         struct unity_map_entry *e;
 486         int ret;
 487
 488         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 489                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 490                         continue;
 491                 ret = dma_ops_unity_map(dma_dom, e);
 492                 if (ret)
 493                         return ret;
 494         }
 495
 496         return 0;
 497 }
 498
 499 /****************************************************************************
 500  *
 501  * The next functions belong to the address allocator for the dma_ops
 502  * interface functions. They work like the allocators in the other IOMMU
 503  * drivers. Its basically a bitmap which marks the allocated pages in
 504  * the aperture. Maybe it could be enhanced in the future to a more
 505  * efficient allocator.
 506  *
 507  ****************************************************************************/
 508
 509 /*
 510  * The address allocator core function.
 511  *
 512  * called with domain->lock held
 513  */
 514 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 515                                              struct dma_ops_domain *dom,
 516                                              unsigned int pages,
 517                                              unsigned long align_mask,
 518                                              u64 dma_mask)
 519 {
 520         unsigned long limit;
 521         unsigned long address;
 522         unsigned long boundary_size;
 523
 524         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 525                         PAGE_SIZE) >> PAGE_SHIFT;
 526         limit = iommu_device_max_index(dom->aperture_size >> PAGE_SHIFT, 0,
 527                                        dma_mask >> PAGE_SHIFT);
 528
 529         if (dom->next_bit >= limit) {
 530                 dom->next_bit = 0;
 531                 dom->need_flush = true;
 532         }
 533
 534         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 535                                    0 , boundary_size, align_mask);
 536         if (address == -1) {
 537                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 538                                 0, boundary_size, align_mask);
 539                 dom->need_flush = true;
 540         }
 541
 542         if (likely(address != -1)) {
 543                 dom->next_bit = address + pages;
 544                 address <<= PAGE_SHIFT;
 545         } else
 546                 address = bad_dma_address;
 547
 548         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 549
 550         return address;
 551 }
 552
 553 /*
 554  * The address free function.
 555  *
 556  * called with domain->lock held
 557  */
 558 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 559                                    unsigned long address,
 560                                    unsigned int pages)
 561 {
 562         address >>= PAGE_SHIFT;
 563         iommu_area_free(dom->bitmap, address, pages);
 564
 565         if (address >= dom->next_bit)
 566                 dom->need_flush = true;
 567 }
 568
 569 /****************************************************************************
 570  *
 571  * The next functions belong to the domain allocation. A domain is
 572  * allocated for every IOMMU as the default domain. If device isolation
 573  * is enabled, every device get its own domain. The most important thing
 574  * about domains is the page table mapping the DMA address space they
 575  * contain.
 576  *
 577  ****************************************************************************/
 578
 579 static u16 domain_id_alloc(void)
 580 {
 581         unsigned long flags;
 582         int id;
 583
 584         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 585         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 586         BUG_ON(id == 0);
 587         if (id > 0 && id < MAX_DOMAIN_ID)
 588                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 589         else
 590                 id = 0;
 591         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 592
 593         return id;
 594 }
 595
 596 #ifdef CONFIG_IOMMU_API
 597 static void domain_id_free(int id)
 598 {
 599         unsigned long flags;
 600
 601         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 602         if (id > 0 && id < MAX_DOMAIN_ID)
 603                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 604         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 605 }
 606 #endif
 607
 608 /*
 609  * Used to reserve address ranges in the aperture (e.g. for exclusion
 610  * ranges.
 611  */
 612 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 613                                       unsigned long start_page,
 614                                       unsigned int pages)
 615 {
 616         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 617
 618         if (start_page + pages > last_page)
 619                 pages = last_page - start_page;
 620
 621         iommu_area_reserve(dom->bitmap, start_page, pages);
 622 }
 623
 624 static void free_pagetable(struct protection_domain *domain)
 625 {
 626         int i, j;
 627         u64 *p1, *p2, *p3;
 628
 629         p1 = domain->pt_root;
 630
 631         if (!p1)
 632                 return;
 633
 634         for (i = 0; i < 512; ++i) {
 635                 if (!IOMMU_PTE_PRESENT(p1[i]))
 636                         continue;
 637
 638                 p2 = IOMMU_PTE_PAGE(p1[i]);
 639                 for (j = 0; j < 512; ++j) {
 640                         if (!IOMMU_PTE_PRESENT(p2[j]))
 641                                 continue;
 642                         p3 = IOMMU_PTE_PAGE(p2[j]);
 643                         free_page((unsigned long)p3);
 644                 }
 645
 646                 free_page((unsigned long)p2);
 647         }
 648
 649         free_page((unsigned long)p1);
 650
 651         domain->pt_root = NULL;
 652 }
 653
 654 /*
 655  * Free a domain, only used if something went wrong in the
 656  * allocation path and we need to free an already allocated page table
 657  */
 658 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 659 {
 660         if (!dom)
 661                 return;
 662
 663         free_pagetable(&dom->domain);
 664
 665         kfree(dom->pte_pages);
 666
 667         kfree(dom->bitmap);
 668
 669         kfree(dom);
 670 }
 671
 672 /*
 673  * Allocates a new protection domain usable for the dma_ops functions.
 674  * It also intializes the page table and the address allocator data
 675  * structures required for the dma_ops interface
 676  */
 677 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 678                                                    unsigned order)
 679 {
 680         struct dma_ops_domain *dma_dom;
 681         unsigned i, num_pte_pages;
 682         u64 *l2_pde;
 683         u64 address;
 684
 685         /*
 686          * Currently the DMA aperture must be between 32 MB and 1GB in size
 687          */
 688         if ((order < 25) || (order > 30))
 689                 return NULL;
 690
 691         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 692         if (!dma_dom)
 693                 return NULL;
 694
 695         spin_lock_init(&dma_dom->domain.lock);
 696
 697         dma_dom->domain.id = domain_id_alloc();
 698         if (dma_dom->domain.id == 0)
 699                 goto free_dma_dom;
 700         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 701         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 702         dma_dom->domain.priv = dma_dom;
 703         if (!dma_dom->domain.pt_root)
 704                 goto free_dma_dom;
 705         dma_dom->aperture_size = (1ULL << order);
 706         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 707                                   GFP_KERNEL);
 708         if (!dma_dom->bitmap)
 709                 goto free_dma_dom;
 710         /*
 711          * mark the first page as allocated so we never return 0 as
 712          * a valid dma-address. So we can use 0 as error value
 713          */
 714         dma_dom->bitmap[0] = 1;
 715         dma_dom->next_bit = 0;
 716
 717         dma_dom->need_flush = false;
 718         dma_dom->target_dev = 0xffff;
 719
 720         /* Intialize the exclusion range if necessary */
 721         if (iommu->exclusion_start &&
 722             iommu->exclusion_start < dma_dom->aperture_size) {
 723                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 724                 int pages = iommu_num_pages(iommu->exclusion_start,
 725                                             iommu->exclusion_length,
 726                                             PAGE_SIZE);
 727                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 728         }
 729
 730         /*
 731          * At the last step, build the page tables so we don't need to
 732          * allocate page table pages in the dma_ops mapping/unmapping
 733          * path.
 734          */
 735         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 736         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 737                         GFP_KERNEL);
 738         if (!dma_dom->pte_pages)
 739                 goto free_dma_dom;
 740
 741         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 742         if (l2_pde == NULL)
 743                 goto free_dma_dom;
 744
 745         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 746
 747         for (i = 0; i < num_pte_pages; ++i) {
 748                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 749                 if (!dma_dom->pte_pages[i])
 750                         goto free_dma_dom;
 751                 address = virt_to_phys(dma_dom->pte_pages[i]);
 752                 l2_pde[i] = IOMMU_L1_PDE(address);
 753         }
 754
 755         return dma_dom;
 756
 757 free_dma_dom:
 758         dma_ops_domain_free(dma_dom);
 759
 760         return NULL;
 761 }
 762
 763 /*
 764  * Find out the protection domain structure for a given PCI device. This
 765  * will give us the pointer to the page table root for example.
 766  */
 767 static struct protection_domain *domain_for_device(u16 devid)
 768 {
 769         struct protection_domain *dom;
 770         unsigned long flags;
 771
 772         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 773         dom = amd_iommu_pd_table[devid];
 774         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 775
 776         return dom;
 777 }
 778
 779 /*
 780  * If a device is not yet associated with a domain, this function does
 781  * assigns it visible for the hardware
 782  */
 783 static void set_device_domain(struct amd_iommu *iommu,
 784                               struct protection_domain *domain,
 785                               u16 devid)
 786 {
 787         unsigned long flags;
 788
 789         u64 pte_root = virt_to_phys(domain->pt_root);
 790
 791         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
 792                     << DEV_ENTRY_MODE_SHIFT;
 793         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
 794
 795         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 796         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
 797         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
 798         amd_iommu_dev_table[devid].data[2] = domain->id;
 799
 800         amd_iommu_pd_table[devid] = domain;
 801         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 802
 803         iommu_queue_inv_dev_entry(iommu, devid);
 804 }
 805
 806 /*****************************************************************************
 807  *
 808  * The next functions belong to the dma_ops mapping/unmapping code.
 809  *
 810  *****************************************************************************/
 811
 812 /*
 813  * This function checks if the driver got a valid device from the caller to
 814  * avoid dereferencing invalid pointers.
 815  */
 816 static bool check_device(struct device *dev)
 817 {
 818         if (!dev || !dev->dma_mask)
 819                 return false;
 820
 821         return true;
 822 }
 823
 824 /*
 825  * In this function the list of preallocated protection domains is traversed to
 826  * find the domain for a specific device
 827  */
 828 static struct dma_ops_domain *find_protection_domain(u16 devid)
 829 {
 830         struct dma_ops_domain *entry, *ret = NULL;
 831         unsigned long flags;
 832
 833         if (list_empty(&iommu_pd_list))
 834                 return NULL;
 835
 836         spin_lock_irqsave(&iommu_pd_list_lock, flags);
 837
 838         list_for_each_entry(entry, &iommu_pd_list, list) {
 839                 if (entry->target_dev == devid) {
 840                         ret = entry;
 841                         list_del(&ret->list);
 842                         break;
 843                 }
 844         }
 845
 846         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
 847
 848         return ret;
 849 }
 850
 851 /*
 852  * In the dma_ops path we only have the struct device. This function
 853  * finds the corresponding IOMMU, the protection domain and the
 854  * requestor id for a given device.
 855  * If the device is not yet associated with a domain this is also done
 856  * in this function.
 857  */
 858 static int get_device_resources(struct device *dev,
 859                                 struct amd_iommu **iommu,
 860                                 struct protection_domain **domain,
 861                                 u16 *bdf)
 862 {
 863         struct dma_ops_domain *dma_dom;
 864         struct pci_dev *pcidev;
 865         u16 _bdf;
 866
 867         *iommu = NULL;
 868         *domain = NULL;
 869         *bdf = 0xffff;
 870
 871         if (dev->bus != &pci_bus_type)
 872                 return 0;
 873
 874         pcidev = to_pci_dev(dev);
 875         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
 876
 877         /* device not translated by any IOMMU in the system? */
 878         if (_bdf > amd_iommu_last_bdf)
 879                 return 0;
 880
 881         *bdf = amd_iommu_alias_table[_bdf];
 882
 883         *iommu = amd_iommu_rlookup_table[*bdf];
 884         if (*iommu == NULL)
 885                 return 0;
 886         *domain = domain_for_device(*bdf);
 887         if (*domain == NULL) {
 888                 dma_dom = find_protection_domain(*bdf);
 889                 if (!dma_dom)
 890                         dma_dom = (*iommu)->default_dom;
 891                 *domain = &dma_dom->domain;
 892                 set_device_domain(*iommu, *domain, *bdf);
 893                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
 894                                 "device ", (*domain)->id);
 895                 print_devid(_bdf, 1);
 896         }
 897
 898         if (domain_for_device(_bdf) == NULL)
 899                 set_device_domain(*iommu, *domain, _bdf);
 900
 901         return 1;
 902 }
 903
 904 /*
 905  * This is the generic map function. It maps one 4kb page at paddr to
 906  * the given address in the DMA address space for the domain.
 907  */
 908 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
 909                                      struct dma_ops_domain *dom,
 910                                      unsigned long address,
 911                                      phys_addr_t paddr,
 912                                      int direction)
 913 {
 914         u64 *pte, __pte;
 915
 916         WARN_ON(address > dom->aperture_size);
 917
 918         paddr &= PAGE_MASK;
 919
 920         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 921         pte += IOMMU_PTE_L0_INDEX(address);
 922
 923         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
 924
 925         if (direction == DMA_TO_DEVICE)
 926                 __pte |= IOMMU_PTE_IR;
 927         else if (direction == DMA_FROM_DEVICE)
 928                 __pte |= IOMMU_PTE_IW;
 929         else if (direction == DMA_BIDIRECTIONAL)
 930                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
 931
 932         WARN_ON(*pte);
 933
 934         *pte = __pte;
 935
 936         return (dma_addr_t)address;
 937 }
 938
 939 /*
 940  * The generic unmapping function for on page in the DMA address space.
 941  */
 942 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
 943                                  struct dma_ops_domain *dom,
 944                                  unsigned long address)
 945 {
 946         u64 *pte;
 947
 948         if (address >= dom->aperture_size)
 949                 return;
 950
 951         WARN_ON(address & ~PAGE_MASK || address >= dom->aperture_size);
 952
 953         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 954         pte += IOMMU_PTE_L0_INDEX(address);
 955
 956         WARN_ON(!*pte);
 957
 958         *pte = 0ULL;
 959 }
 960
 961 /*
 962  * This function contains common code for mapping of a physically
 963  * contiguous memory region into DMA address space. It is used by all
 964  * mapping functions provided with this IOMMU driver.
 965  * Must be called with the domain lock held.
 966  */
 967 static dma_addr_t __map_single(struct device *dev,
 968                                struct amd_iommu *iommu,
 969                                struct dma_ops_domain *dma_dom,
 970                                phys_addr_t paddr,
 971                                size_t size,
 972                                int dir,
 973                                bool align,
 974                                u64 dma_mask)
 975 {
 976         dma_addr_t offset = paddr & ~PAGE_MASK;
 977         dma_addr_t address, start;
 978         unsigned int pages;
 979         unsigned long align_mask = 0;
 980         int i;
 981
 982         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
 983         paddr &= PAGE_MASK;
 984
 985         if (align)
 986                 align_mask = (1UL << get_order(size)) - 1;
 987
 988         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
 989                                           dma_mask);
 990         if (unlikely(address == bad_dma_address))
 991                 goto out;
 992
 993         start = address;
 994         for (i = 0; i < pages; ++i) {
 995                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
 996                 paddr += PAGE_SIZE;
 997                 start += PAGE_SIZE;
 998         }
 999         address += offset;
1000
1001         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1002                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1003                 dma_dom->need_flush = false;
1004         } else if (unlikely(iommu_has_npcache(iommu)))
1005                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1006
1007 out:
1008         return address;
1009 }
1010
1011 /*
1012  * Does the reverse of the __map_single function. Must be called with
1013  * the domain lock held too
1014  */
1015 static void __unmap_single(struct amd_iommu *iommu,
1016                            struct dma_ops_domain *dma_dom,
1017                            dma_addr_t dma_addr,
1018                            size_t size,
1019                            int dir)
1020 {
1021         dma_addr_t i, start;
1022         unsigned int pages;
1023
1024         if ((dma_addr == bad_dma_address) ||
1025             (dma_addr + size > dma_dom->aperture_size))
1026                 return;
1027
1028         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1029         dma_addr &= PAGE_MASK;
1030         start = dma_addr;
1031
1032         for (i = 0; i < pages; ++i) {
1033                 dma_ops_domain_unmap(iommu, dma_dom, start);
1034                 start += PAGE_SIZE;
1035         }
1036
1037         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1038
1039         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1040                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1041                 dma_dom->need_flush = false;
1042         }
1043 }
1044
1045 /*
1046  * The exported map_single function for dma_ops.
1047  */
1048 static dma_addr_t map_single(struct device *dev, phys_addr_t paddr,
1049                              size_t size, int dir)
1050 {
1051         unsigned long flags;
1052         struct amd_iommu *iommu;
1053         struct protection_domain *domain;
1054         u16 devid;
1055         dma_addr_t addr;
1056         u64 dma_mask;
1057
1058         if (!check_device(dev))
1059                 return bad_dma_address;
1060
1061         dma_mask = *dev->dma_mask;
1062
1063         get_device_resources(dev, &iommu, &domain, &devid);
1064
1065         if (iommu == NULL || domain == NULL)
1066                 /* device not handled by any AMD IOMMU */
1067                 return (dma_addr_t)paddr;
1068
1069         spin_lock_irqsave(&domain->lock, flags);
1070         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1071                             dma_mask);
1072         if (addr == bad_dma_address)
1073                 goto out;
1074
1075         iommu_completion_wait(iommu);
1076
1077 out:
1078         spin_unlock_irqrestore(&domain->lock, flags);
1079
1080         return addr;
1081 }
1082
1083 /*
1084  * The exported unmap_single function for dma_ops.
1085  */
1086 static void unmap_single(struct device *dev, dma_addr_t dma_addr,
1087                          size_t size, int dir)
1088 {
1089         unsigned long flags;
1090         struct amd_iommu *iommu;
1091         struct protection_domain *domain;
1092         u16 devid;
1093
1094         if (!check_device(dev) ||
1095             !get_device_resources(dev, &iommu, &domain, &devid))
1096                 /* device not handled by any AMD IOMMU */
1097                 return;
1098
1099         spin_lock_irqsave(&domain->lock, flags);
1100
1101         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1102
1103         iommu_completion_wait(iommu);
1104
1105         spin_unlock_irqrestore(&domain->lock, flags);
1106 }
1107
1108 /*
1109  * This is a special map_sg function which is used if we should map a
1110  * device which is not handled by an AMD IOMMU in the system.
1111  */
1112 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1113                            int nelems, int dir)
1114 {
1115         struct scatterlist *s;
1116         int i;
1117
1118         for_each_sg(sglist, s, nelems, i) {
1119                 s->dma_address = (dma_addr_t)sg_phys(s);
1120                 s->dma_length  = s->length;
1121         }
1122
1123         return nelems;
1124 }
1125
1126 /*
1127  * The exported map_sg function for dma_ops (handles scatter-gather
1128  * lists).
1129  */
1130 static int map_sg(struct device *dev, struct scatterlist *sglist,
1131                   int nelems, int dir)
1132 {
1133         unsigned long flags;
1134         struct amd_iommu *iommu;
1135         struct protection_domain *domain;
1136         u16 devid;
1137         int i;
1138         struct scatterlist *s;
1139         phys_addr_t paddr;
1140         int mapped_elems = 0;
1141         u64 dma_mask;
1142
1143         if (!check_device(dev))
1144                 return 0;
1145
1146         dma_mask = *dev->dma_mask;
1147
1148         get_device_resources(dev, &iommu, &domain, &devid);
1149
1150         if (!iommu || !domain)
1151                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1152
1153         spin_lock_irqsave(&domain->lock, flags);
1154
1155         for_each_sg(sglist, s, nelems, i) {
1156                 paddr = sg_phys(s);
1157
1158                 s->dma_address = __map_single(dev, iommu, domain->priv,
1159                                               paddr, s->length, dir, false,
1160                                               dma_mask);
1161
1162                 if (s->dma_address) {
1163                         s->dma_length = s->length;
1164                         mapped_elems++;
1165                 } else
1166                         goto unmap;
1167         }
1168
1169         iommu_completion_wait(iommu);
1170
1171 out:
1172         spin_unlock_irqrestore(&domain->lock, flags);
1173
1174         return mapped_elems;
1175 unmap:
1176         for_each_sg(sglist, s, mapped_elems, i) {
1177                 if (s->dma_address)
1178                         __unmap_single(iommu, domain->priv, s->dma_address,
1179                                        s->dma_length, dir);
1180                 s->dma_address = s->dma_length = 0;
1181         }
1182
1183         mapped_elems = 0;
1184
1185         goto out;
1186 }
1187
1188 /*
1189  * The exported map_sg function for dma_ops (handles scatter-gather
1190  * lists).
1191  */
1192 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1193                      int nelems, int dir)
1194 {
1195         unsigned long flags;
1196         struct amd_iommu *iommu;
1197         struct protection_domain *domain;
1198         struct scatterlist *s;
1199         u16 devid;
1200         int i;
1201
1202         if (!check_device(dev) ||
1203             !get_device_resources(dev, &iommu, &domain, &devid))
1204                 return;
1205
1206         spin_lock_irqsave(&domain->lock, flags);
1207
1208         for_each_sg(sglist, s, nelems, i) {
1209                 __unmap_single(iommu, domain->priv, s->dma_address,
1210                                s->dma_length, dir);
1211                 s->dma_address = s->dma_length = 0;
1212         }
1213
1214         iommu_completion_wait(iommu);
1215
1216         spin_unlock_irqrestore(&domain->lock, flags);
1217 }
1218
1219 /*
1220  * The exported alloc_coherent function for dma_ops.
1221  */
1222 static void *alloc_coherent(struct device *dev, size_t size,
1223                             dma_addr_t *dma_addr, gfp_t flag)
1224 {
1225         unsigned long flags;
1226         void *virt_addr;
1227         struct amd_iommu *iommu;
1228         struct protection_domain *domain;
1229         u16 devid;
1230         phys_addr_t paddr;
1231         u64 dma_mask = dev->coherent_dma_mask;
1232
1233         if (!check_device(dev))
1234                 return NULL;
1235
1236         if (!get_device_resources(dev, &iommu, &domain, &devid))
1237                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1238
1239         flag |= __GFP_ZERO;
1240         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1241         if (!virt_addr)
1242                 return 0;
1243
1244         paddr = virt_to_phys(virt_addr);
1245
1246         if (!iommu || !domain) {
1247                 *dma_addr = (dma_addr_t)paddr;
1248                 return virt_addr;
1249         }
1250
1251         if (!dma_mask)
1252                 dma_mask = *dev->dma_mask;
1253
1254         spin_lock_irqsave(&domain->lock, flags);
1255
1256         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1257                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1258
1259         if (*dma_addr == bad_dma_address) {
1260                 free_pages((unsigned long)virt_addr, get_order(size));
1261                 virt_addr = NULL;
1262                 goto out;
1263         }
1264
1265         iommu_completion_wait(iommu);
1266
1267 out:
1268         spin_unlock_irqrestore(&domain->lock, flags);
1269
1270         return virt_addr;
1271 }
1272
1273 /*
1274  * The exported free_coherent function for dma_ops.
1275  */
1276 static void free_coherent(struct device *dev, size_t size,
1277                           void *virt_addr, dma_addr_t dma_addr)
1278 {
1279         unsigned long flags;
1280         struct amd_iommu *iommu;
1281         struct protection_domain *domain;
1282         u16 devid;
1283
1284         if (!check_device(dev))
1285                 return;
1286
1287         get_device_resources(dev, &iommu, &domain, &devid);
1288
1289         if (!iommu || !domain)
1290                 goto free_mem;
1291
1292         spin_lock_irqsave(&domain->lock, flags);
1293
1294         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1295
1296         iommu_completion_wait(iommu);
1297
1298         spin_unlock_irqrestore(&domain->lock, flags);
1299
1300 free_mem:
1301         free_pages((unsigned long)virt_addr, get_order(size));
1302 }
1303
1304 /*
1305  * This function is called by the DMA layer to find out if we can handle a
1306  * particular device. It is part of the dma_ops.
1307  */
1308 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1309 {
1310         u16 bdf;
1311         struct pci_dev *pcidev;
1312
1313         /* No device or no PCI device */
1314         if (!dev || dev->bus != &pci_bus_type)
1315                 return 0;
1316
1317         pcidev = to_pci_dev(dev);
1318
1319         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1320
1321         /* Out of our scope? */
1322         if (bdf > amd_iommu_last_bdf)
1323                 return 0;
1324
1325         return 1;
1326 }
1327
1328 /*
1329  * The function for pre-allocating protection domains.
1330  *
1331  * If the driver core informs the DMA layer if a driver grabs a device
1332  * we don't need to preallocate the protection domains anymore.
1333  * For now we have to.
1334  */
1335 void prealloc_protection_domains(void)
1336 {
1337         struct pci_dev *dev = NULL;
1338         struct dma_ops_domain *dma_dom;
1339         struct amd_iommu *iommu;
1340         int order = amd_iommu_aperture_order;
1341         u16 devid;
1342
1343         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1344                 devid = (dev->bus->number << 8) | dev->devfn;
1345                 if (devid > amd_iommu_last_bdf)
1346                         continue;
1347                 devid = amd_iommu_alias_table[devid];
1348                 if (domain_for_device(devid))
1349                         continue;
1350                 iommu = amd_iommu_rlookup_table[devid];
1351                 if (!iommu)
1352                         continue;
1353                 dma_dom = dma_ops_domain_alloc(iommu, order);
1354                 if (!dma_dom)
1355                         continue;
1356                 init_unity_mappings_for_device(dma_dom, devid);
1357                 dma_dom->target_dev = devid;
1358
1359                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1360         }
1361 }
1362
1363 static struct dma_mapping_ops amd_iommu_dma_ops = {
1364         .alloc_coherent = alloc_coherent,
1365         .free_coherent = free_coherent,
1366         .map_single = map_single,
1367         .unmap_single = unmap_single,
1368         .map_sg = map_sg,
1369         .unmap_sg = unmap_sg,
1370         .dma_supported = amd_iommu_dma_supported,
1371 };
1372
1373 /*
1374  * The function which clues the AMD IOMMU driver into dma_ops.
1375  */
1376 int __init amd_iommu_init_dma_ops(void)
1377 {
1378         struct amd_iommu *iommu;
1379         int order = amd_iommu_aperture_order;
1380         int ret;
1381
1382         /*
1383          * first allocate a default protection domain for every IOMMU we
1384          * found in the system. Devices not assigned to any other
1385          * protection domain will be assigned to the default one.
1386          */
1387         list_for_each_entry(iommu, &amd_iommu_list, list) {
1388                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1389                 if (iommu->default_dom == NULL)
1390                         return -ENOMEM;
1391                 ret = iommu_init_unity_mappings(iommu);
1392                 if (ret)
1393                         goto free_domains;
1394         }
1395
1396         /*
1397          * If device isolation is enabled, pre-allocate the protection
1398          * domains for each device.
1399          */
1400         if (amd_iommu_isolate)
1401                 prealloc_protection_domains();
1402
1403         iommu_detected = 1;
1404         force_iommu = 1;
1405         bad_dma_address = 0;
1406 #ifdef CONFIG_GART_IOMMU
1407         gart_iommu_aperture_disabled = 1;
1408         gart_iommu_aperture = 0;
1409 #endif
1410
1411         /* Make the driver finally visible to the drivers */
1412         dma_ops = &amd_iommu_dma_ops;
1413
1414         return 0;
1415
1416 free_domains:
1417
1418         list_for_each_entry(iommu, &amd_iommu_list, list) {
1419                 if (iommu->default_dom)
1420                         dma_ops_domain_free(iommu->default_dom);
1421         }
1422
1423         return ret;
1424 }