arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/trampoline.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 /* State of each CPU */
  77 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  78
  79 /* Store all idle threads, this can be reused instead of creating
  80 * a new thread. Also avoids complicated thread destroy functionality
  81 * for idle threads.
  82 */
  83 #ifdef CONFIG_HOTPLUG_CPU
  84 /*
  85  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  86  * removed after init for !CONFIG_HOTPLUG_CPU.
  87  */
  88 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  89 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  90 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  91
  92 /*
  93  * We need this for trampoline_base protection from concurrent accesses when
  94  * off- and onlining cores wildly.
  95  */
  96 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  97
  98 void cpu_hotplug_driver_lock(void)
  99 {
 100         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 101 }
 102
 103 void cpu_hotplug_driver_unlock(void)
 104 {
 105         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 106 }
 107
 108 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 109 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 110 #else
 111 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 112 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 113 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 114 #endif
 115
 116 /* Number of siblings per CPU package */
 117 int smp_num_siblings = 1;
 118 EXPORT_SYMBOL(smp_num_siblings);
 119
 120 /* Last level cache ID of each logical CPU */
 121 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 122
 123 /* representing HT siblings of each logical CPU */
 124 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 125 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 126
 127 /* representing HT and core siblings of each logical CPU */
 128 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 129 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 130
 131 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 132
 133 /* Per CPU bogomips and other parameters */
 134 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 135 EXPORT_PER_CPU_SYMBOL(cpu_info);
 136
 137 atomic_t init_deasserted;
 138
 139 /*
 140  * Report back to the Boot Processor.
 141  * Running on AP.
 142  */
 143 static void __cpuinit smp_callin(void)
 144 {
 145         int cpuid, phys_id;
 146         unsigned long timeout;
 147
 148         /*
 149          * If waken up by an INIT in an 82489DX configuration
 150          * we may get here before an INIT-deassert IPI reaches
 151          * our local APIC.  We have to wait for the IPI or we'll
 152          * lock up on an APIC access.
 153          */
 154         if (apic->wait_for_init_deassert)
 155                 apic->wait_for_init_deassert(&init_deasserted);
 156
 157         /*
 158          * (This works even if the APIC is not enabled.)
 159          */
 160         phys_id = read_apic_id();
 161         cpuid = smp_processor_id();
 162         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 163                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 164                                         phys_id, cpuid);
 165         }
 166         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 167
 168         /*
 169          * STARTUP IPIs are fragile beasts as they might sometimes
 170          * trigger some glue motherboard logic. Complete APIC bus
 171          * silence for 1 second, this overestimates the time the
 172          * boot CPU is spending to send the up to 2 STARTUP IPIs
 173          * by a factor of two. This should be enough.
 174          */
 175
 176         /*
 177          * Waiting 2s total for startup (udelay is not yet working)
 178          */
 179         timeout = jiffies + 2*HZ;
 180         while (time_before(jiffies, timeout)) {
 181                 /*
 182                  * Has the boot CPU finished it's STARTUP sequence?
 183                  */
 184                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 185                         break;
 186                 cpu_relax();
 187         }
 188
 189         if (!time_before(jiffies, timeout)) {
 190                 panic("%s: CPU%d started up but did not get a callout!\n",
 191                       __func__, cpuid);
 192         }
 193
 194         /*
 195          * the boot CPU has finished the init stage and is spinning
 196          * on callin_map until we finish. We are free to set up this
 197          * CPU, first the APIC. (this is probably redundant on most
 198          * boards)
 199          */
 200
 201         pr_debug("CALLIN, before setup_local_APIC().\n");
 202         if (apic->smp_callin_clear_local_apic)
 203                 apic->smp_callin_clear_local_apic();
 204         setup_local_APIC();
 205         end_local_APIC_setup();
 206
 207         /*
 208          * Need to setup vector mappings before we enable interrupts.
 209          */
 210         setup_vector_irq(smp_processor_id());
 211
 212         /*
 213          * Save our processor parameters. Note: this information
 214          * is needed for clock calibration.
 215          */
 216         smp_store_cpu_info(cpuid);
 217
 218         /*
 219          * Get our bogomips.
 220          * Update loops_per_jiffy in cpu_data. Previous call to
 221          * smp_store_cpu_info() stored a value that is close but not as
 222          * accurate as the value just calculated.
 223          */
 224         calibrate_delay();
 225         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 226         pr_debug("Stack at about %p\n", &cpuid);
 227
 228         /*
 229          * This must be done before setting cpu_online_mask
 230          * or calling notify_cpu_starting.
 231          */
 232         set_cpu_sibling_map(raw_smp_processor_id());
 233         wmb();
 234
 235         notify_cpu_starting(cpuid);
 236
 237         /*
 238          * Allow the master to continue.
 239          */
 240         cpumask_set_cpu(cpuid, cpu_callin_mask);
 241 }
 242
 243 /*
 244  * Activate a secondary processor.
 245  */
 246 notrace static void __cpuinit start_secondary(void *unused)
 247 {
 248         /*
 249          * Don't put *anything* before cpu_init(), SMP booting is too
 250          * fragile that we want to limit the things done here to the
 251          * most necessary things.
 252          */
 253         cpu_init();
 254         x86_cpuinit.early_percpu_clock_init();
 255         preempt_disable();
 256         smp_callin();
 257
 258 #ifdef CONFIG_X86_32
 259         /* switch away from the initial page table */
 260         load_cr3(swapper_pg_dir);
 261         __flush_tlb_all();
 262 #endif
 263
 264         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 265         barrier();
 266         /*
 267          * Check TSC synchronization with the BP:
 268          */
 269         check_tsc_sync_target();
 270
 271         /*
 272          * We need to hold call_lock, so there is no inconsistency
 273          * between the time smp_call_function() determines number of
 274          * IPI recipients, and the time when the determination is made
 275          * for which cpus receive the IPI. Holding this
 276          * lock helps us to not include this cpu in a currently in progress
 277          * smp_call_function().
 278          *
 279          * We need to hold vector_lock so there the set of online cpus
 280          * does not change while we are assigning vectors to cpus.  Holding
 281          * this lock ensures we don't half assign or remove an irq from a cpu.
 282          */
 283         ipi_call_lock();
 284         lock_vector_lock();
 285         set_cpu_online(smp_processor_id(), true);
 286         unlock_vector_lock();
 287         ipi_call_unlock();
 288         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 289         x86_platform.nmi_init();
 290
 291         /* enable local interrupts */
 292         local_irq_enable();
 293
 294         /* to prevent fake stack check failure in clock setup */
 295         boot_init_stack_canary();
 296
 297         x86_cpuinit.setup_percpu_clockev();
 298
 299         wmb();
 300         cpu_idle();
 301 }
 302
 303 /*
 304  * The bootstrap kernel entry code has set these up. Save them for
 305  * a given CPU
 306  */
 307
 308 void __cpuinit smp_store_cpu_info(int id)
 309 {
 310         struct cpuinfo_x86 *c = &cpu_data(id);
 311
 312         *c = boot_cpu_data;
 313         c->cpu_index = id;
 314         if (id != 0)
 315                 identify_secondary_cpu(c);
 316 }
 317
 318 static bool __cpuinit
 319 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 320 {
 321         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 322
 323         return !WARN_ONCE(cpu_to_node(cpu1) != cpu_to_node(cpu2),
 324                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 325                 "[node: %d != %d]. Ignoring dependency.\n",
 326                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 327 }
 328
 329 #define link_mask(_m, c1, c2)                                           \
 330 do {                                                                    \
 331         cpumask_set_cpu((c1), cpu_##_m##_mask(c2));                     \
 332         cpumask_set_cpu((c2), cpu_##_m##_mask(c1));                     \
 333 } while (0)
 334
 335 static bool __cpuinit match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 336 {
 337         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 338                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 339
 340                 if (c->phys_proc_id == o->phys_proc_id &&
 341                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 342                     c->compute_unit_id == o->compute_unit_id)
 343                         return topology_sane(c, o, "smt");
 344
 345         } else if (c->phys_proc_id == o->phys_proc_id &&
 346                    c->cpu_core_id == o->cpu_core_id) {
 347                 return topology_sane(c, o, "smt");
 348         }
 349
 350         return false;
 351 }
 352
 353 static bool __cpuinit match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 354 {
 355         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 356
 357         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 358             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 359                 return topology_sane(c, o, "llc");
 360
 361         return false;
 362 }
 363
 364 static bool __cpuinit match_mc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 365 {
 366         if (c->phys_proc_id == o->phys_proc_id)
 367                 return topology_sane(c, o, "mc");
 368
 369         return false;
 370 }
 371
 372 void __cpuinit set_cpu_sibling_map(int cpu)
 373 {
 374         bool has_mc = boot_cpu_data.x86_max_cores > 1;
 375         bool has_smt = smp_num_siblings > 1;
 376         struct cpuinfo_x86 *c = &cpu_data(cpu);
 377         struct cpuinfo_x86 *o;
 378         int i;
 379
 380         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 381
 382         if (!has_smt && !has_mc) {
 383                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 384                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 385                 cpumask_set_cpu(cpu, cpu_core_mask(cpu));
 386                 c->booted_cores = 1;
 387                 return;
 388         }
 389
 390         for_each_cpu(i, cpu_sibling_setup_mask) {
 391                 o = &cpu_data(i);
 392
 393                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 394                         link_mask(sibling, cpu, i);
 395
 396                 if ((i == cpu) || (has_mc && match_llc(c, o)))
 397                         link_mask(llc_shared, cpu, i);
 398
 399                 if ((i == cpu) || (has_mc && match_mc(c, o))) {
 400                         link_mask(core, cpu, i);
 401
 402                         /*
 403                          *  Does this new cpu bringup a new core?
 404                          */
 405                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 406                                 /*
 407                                  * for each core in package, increment
 408                                  * the booted_cores for this new cpu
 409                                  */
 410                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 411                                         c->booted_cores++;
 412                                 /*
 413                                  * increment the core count for all
 414                                  * the other cpus in this package
 415                                  */
 416                                 if (i != cpu)
 417                                         cpu_data(i).booted_cores++;
 418                         } else if (i != cpu && !c->booted_cores)
 419                                 c->booted_cores = cpu_data(i).booted_cores;
 420                 }
 421         }
 422 }
 423
 424 /* maps the cpu to the sched domain representing multi-core */
 425 const struct cpumask *cpu_coregroup_mask(int cpu)
 426 {
 427         struct cpuinfo_x86 *c = &cpu_data(cpu);
 428         /*
 429          * For perf, we return last level cache shared map.
 430          * And for power savings, we return cpu_core_map
 431          */
 432         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 433             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 434                 return cpu_core_mask(cpu);
 435         else
 436                 return cpu_llc_shared_mask(cpu);
 437 }
 438
 439 static void impress_friends(void)
 440 {
 441         int cpu;
 442         unsigned long bogosum = 0;
 443         /*
 444          * Allow the user to impress friends.
 445          */
 446         pr_debug("Before bogomips.\n");
 447         for_each_possible_cpu(cpu)
 448                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 449                         bogosum += cpu_data(cpu).loops_per_jiffy;
 450         printk(KERN_INFO
 451                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 452                 num_online_cpus(),
 453                 bogosum/(500000/HZ),
 454                 (bogosum/(5000/HZ))%100);
 455
 456         pr_debug("Before bogocount - setting activated=1.\n");
 457 }
 458
 459 void __inquire_remote_apic(int apicid)
 460 {
 461         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 462         const char * const names[] = { "ID", "VERSION", "SPIV" };
 463         int timeout;
 464         u32 status;
 465
 466         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 467
 468         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 469                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 470
 471                 /*
 472                  * Wait for idle.
 473                  */
 474                 status = safe_apic_wait_icr_idle();
 475                 if (status)
 476                         printk(KERN_CONT
 477                                "a previous APIC delivery may have failed\n");
 478
 479                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 480
 481                 timeout = 0;
 482                 do {
 483                         udelay(100);
 484                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 485                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 486
 487                 switch (status) {
 488                 case APIC_ICR_RR_VALID:
 489                         status = apic_read(APIC_RRR);
 490                         printk(KERN_CONT "%08x\n", status);
 491                         break;
 492                 default:
 493                         printk(KERN_CONT "failed\n");
 494                 }
 495         }
 496 }
 497
 498 /*
 499  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 500  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 501  * won't ... remember to clear down the APIC, etc later.
 502  */
 503 int __cpuinit
 504 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 505 {
 506         unsigned long send_status, accept_status = 0;
 507         int maxlvt;
 508
 509         /* Target chip */
 510         /* Boot on the stack */
 511         /* Kick the second */
 512         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 513
 514         pr_debug("Waiting for send to finish...\n");
 515         send_status = safe_apic_wait_icr_idle();
 516
 517         /*
 518          * Give the other CPU some time to accept the IPI.
 519          */
 520         udelay(200);
 521         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 522                 maxlvt = lapic_get_maxlvt();
 523                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 524                         apic_write(APIC_ESR, 0);
 525                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 526         }
 527         pr_debug("NMI sent.\n");
 528
 529         if (send_status)
 530                 printk(KERN_ERR "APIC never delivered???\n");
 531         if (accept_status)
 532                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 533
 534         return (send_status | accept_status);
 535 }
 536
 537 static int __cpuinit
 538 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 539 {
 540         unsigned long send_status, accept_status = 0;
 541         int maxlvt, num_starts, j;
 542
 543         maxlvt = lapic_get_maxlvt();
 544
 545         /*
 546          * Be paranoid about clearing APIC errors.
 547          */
 548         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 549                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 550                         apic_write(APIC_ESR, 0);
 551                 apic_read(APIC_ESR);
 552         }
 553
 554         pr_debug("Asserting INIT.\n");
 555
 556         /*
 557          * Turn INIT on target chip
 558          */
 559         /*
 560          * Send IPI
 561          */
 562         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 563                        phys_apicid);
 564
 565         pr_debug("Waiting for send to finish...\n");
 566         send_status = safe_apic_wait_icr_idle();
 567
 568         mdelay(10);
 569
 570         pr_debug("Deasserting INIT.\n");
 571
 572         /* Target chip */
 573         /* Send IPI */
 574         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 575
 576         pr_debug("Waiting for send to finish...\n");
 577         send_status = safe_apic_wait_icr_idle();
 578
 579         mb();
 580         atomic_set(&init_deasserted, 1);
 581
 582         /*
 583          * Should we send STARTUP IPIs ?
 584          *
 585          * Determine this based on the APIC version.
 586          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 587          */
 588         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 589                 num_starts = 2;
 590         else
 591                 num_starts = 0;
 592
 593         /*
 594          * Paravirt / VMI wants a startup IPI hook here to set up the
 595          * target processor state.
 596          */
 597         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 598                          stack_start);
 599
 600         /*
 601          * Run STARTUP IPI loop.
 602          */
 603         pr_debug("#startup loops: %d.\n", num_starts);
 604
 605         for (j = 1; j <= num_starts; j++) {
 606                 pr_debug("Sending STARTUP #%d.\n", j);
 607                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 608                         apic_write(APIC_ESR, 0);
 609                 apic_read(APIC_ESR);
 610                 pr_debug("After apic_write.\n");
 611
 612                 /*
 613                  * STARTUP IPI
 614                  */
 615
 616                 /* Target chip */
 617                 /* Boot on the stack */
 618                 /* Kick the second */
 619                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 620                                phys_apicid);
 621
 622                 /*
 623                  * Give the other CPU some time to accept the IPI.
 624                  */
 625                 udelay(300);
 626
 627                 pr_debug("Startup point 1.\n");
 628
 629                 pr_debug("Waiting for send to finish...\n");
 630                 send_status = safe_apic_wait_icr_idle();
 631
 632                 /*
 633                  * Give the other CPU some time to accept the IPI.
 634                  */
 635                 udelay(200);
 636                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 637                         apic_write(APIC_ESR, 0);
 638                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 639                 if (send_status || accept_status)
 640                         break;
 641         }
 642         pr_debug("After Startup.\n");
 643
 644         if (send_status)
 645                 printk(KERN_ERR "APIC never delivered???\n");
 646         if (accept_status)
 647                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 648
 649         return (send_status | accept_status);
 650 }
 651
 652 struct create_idle {
 653         struct work_struct work;
 654         struct task_struct *idle;
 655         struct completion done;
 656         int cpu;
 657 };
 658
 659 static void __cpuinit do_fork_idle(struct work_struct *work)
 660 {
 661         struct create_idle *c_idle =
 662                 container_of(work, struct create_idle, work);
 663
 664         c_idle->idle = fork_idle(c_idle->cpu);
 665         complete(&c_idle->done);
 666 }
 667
 668 /* reduce the number of lines printed when booting a large cpu count system */
 669 static void __cpuinit announce_cpu(int cpu, int apicid)
 670 {
 671         static int current_node = -1;
 672         int node = early_cpu_to_node(cpu);
 673
 674         if (system_state == SYSTEM_BOOTING) {
 675                 if (node != current_node) {
 676                         if (current_node > (-1))
 677                                 pr_cont(" Ok.\n");
 678                         current_node = node;
 679                         pr_info("Booting Node %3d, Processors ", node);
 680                 }
 681                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 682                 return;
 683         } else
 684                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 685                         node, cpu, apicid);
 686 }
 687
 688 /*
 689  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 690  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 691  * Returns zero if CPU booted OK, else error code from
 692  * ->wakeup_secondary_cpu.
 693  */
 694 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 695 {
 696         unsigned long boot_error = 0;
 697         unsigned long start_ip;
 698         int timeout;
 699         struct create_idle c_idle = {
 700                 .cpu    = cpu,
 701                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 702         };
 703
 704         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 705
 706         alternatives_smp_switch(1);
 707
 708         c_idle.idle = get_idle_for_cpu(cpu);
 709
 710         /*
 711          * We can't use kernel_thread since we must avoid to
 712          * reschedule the child.
 713          */
 714         if (c_idle.idle) {
 715                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 716                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 717                 init_idle(c_idle.idle, cpu);
 718                 goto do_rest;
 719         }
 720
 721         schedule_work(&c_idle.work);
 722         wait_for_completion(&c_idle.done);
 723
 724         if (IS_ERR(c_idle.idle)) {
 725                 printk("failed fork for CPU %d\n", cpu);
 726                 destroy_work_on_stack(&c_idle.work);
 727                 return PTR_ERR(c_idle.idle);
 728         }
 729
 730         set_idle_for_cpu(cpu, c_idle.idle);
 731 do_rest:
 732         per_cpu(current_task, cpu) = c_idle.idle;
 733 #ifdef CONFIG_X86_32
 734         /* Stack for startup_32 can be just as for start_secondary onwards */
 735         irq_ctx_init(cpu);
 736 #else
 737         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 738         initial_gs = per_cpu_offset(cpu);
 739         per_cpu(kernel_stack, cpu) =
 740                 (unsigned long)task_stack_page(c_idle.idle) -
 741                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 742 #endif
 743         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 744         initial_code = (unsigned long)start_secondary;
 745         stack_start  = c_idle.idle->thread.sp;
 746
 747         /* start_ip had better be page-aligned! */
 748         start_ip = trampoline_address();
 749
 750         /* So we see what's up */
 751         announce_cpu(cpu, apicid);
 752
 753         /*
 754          * This grunge runs the startup process for
 755          * the targeted processor.
 756          */
 757
 758         atomic_set(&init_deasserted, 0);
 759
 760         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 761
 762                 pr_debug("Setting warm reset code and vector.\n");
 763
 764                 smpboot_setup_warm_reset_vector(start_ip);
 765                 /*
 766                  * Be paranoid about clearing APIC errors.
 767                 */
 768                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 769                         apic_write(APIC_ESR, 0);
 770                         apic_read(APIC_ESR);
 771                 }
 772         }
 773
 774         /*
 775          * Kick the secondary CPU. Use the method in the APIC driver
 776          * if it's defined - or use an INIT boot APIC message otherwise:
 777          */
 778         if (apic->wakeup_secondary_cpu)
 779                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 780         else
 781                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 782
 783         if (!boot_error) {
 784                 /*
 785                  * allow APs to start initializing.
 786                  */
 787                 pr_debug("Before Callout %d.\n", cpu);
 788                 cpumask_set_cpu(cpu, cpu_callout_mask);
 789                 pr_debug("After Callout %d.\n", cpu);
 790
 791                 /*
 792                  * Wait 5s total for a response
 793                  */
 794                 for (timeout = 0; timeout < 50000; timeout++) {
 795                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 796                                 break;  /* It has booted */
 797                         udelay(100);
 798                         /*
 799                          * Allow other tasks to run while we wait for the
 800                          * AP to come online. This also gives a chance
 801                          * for the MTRR work(triggered by the AP coming online)
 802                          * to be completed in the stop machine context.
 803                          */
 804                         schedule();
 805                 }
 806
 807                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 808                         print_cpu_msr(&cpu_data(cpu));
 809                         pr_debug("CPU%d: has booted.\n", cpu);
 810                 } else {
 811                         boot_error = 1;
 812                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 813                             == 0xA5A5A5A5)
 814                                 /* trampoline started but...? */
 815                                 pr_err("CPU%d: Stuck ??\n", cpu);
 816                         else
 817                                 /* trampoline code not run */
 818                                 pr_err("CPU%d: Not responding.\n", cpu);
 819                         if (apic->inquire_remote_apic)
 820                                 apic->inquire_remote_apic(apicid);
 821                 }
 822         }
 823
 824         if (boot_error) {
 825                 /* Try to put things back the way they were before ... */
 826                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 827
 828                 /* was set by do_boot_cpu() */
 829                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 830
 831                 /* was set by cpu_init() */
 832                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 833
 834                 set_cpu_present(cpu, false);
 835                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 836         }
 837
 838         /* mark "stuck" area as not stuck */
 839         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 840
 841         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 842                 /*
 843                  * Cleanup possible dangling ends...
 844                  */
 845                 smpboot_restore_warm_reset_vector();
 846         }
 847
 848         destroy_work_on_stack(&c_idle.work);
 849         return boot_error;
 850 }
 851
 852 int __cpuinit native_cpu_up(unsigned int cpu)
 853 {
 854         int apicid = apic->cpu_present_to_apicid(cpu);
 855         unsigned long flags;
 856         int err;
 857
 858         WARN_ON(irqs_disabled());
 859
 860         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 861
 862         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 863             !physid_isset(apicid, phys_cpu_present_map) ||
 864             !apic->apic_id_valid(apicid)) {
 865                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 866                 return -EINVAL;
 867         }
 868
 869         /*
 870          * Already booted CPU?
 871          */
 872         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 873                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 874                 return -ENOSYS;
 875         }
 876
 877         /*
 878          * Save current MTRR state in case it was changed since early boot
 879          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 880          */
 881         mtrr_save_state();
 882
 883         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 884
 885         err = do_boot_cpu(apicid, cpu);
 886         if (err) {
 887                 pr_debug("do_boot_cpu failed %d\n", err);
 888                 return -EIO;
 889         }
 890
 891         /*
 892          * Check TSC synchronization with the AP (keep irqs disabled
 893          * while doing so):
 894          */
 895         local_irq_save(flags);
 896         check_tsc_sync_source(cpu);
 897         local_irq_restore(flags);
 898
 899         while (!cpu_online(cpu)) {
 900                 cpu_relax();
 901                 touch_nmi_watchdog();
 902         }
 903
 904         return 0;
 905 }
 906
 907 /**
 908  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 909  */
 910 void arch_disable_smp_support(void)
 911 {
 912         disable_ioapic_support();
 913 }
 914
 915 /*
 916  * Fall back to non SMP mode after errors.
 917  *
 918  * RED-PEN audit/test this more. I bet there is more state messed up here.
 919  */
 920 static __init void disable_smp(void)
 921 {
 922         init_cpu_present(cpumask_of(0));
 923         init_cpu_possible(cpumask_of(0));
 924         smpboot_clear_io_apic_irqs();
 925
 926         if (smp_found_config)
 927                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 928         else
 929                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 930         cpumask_set_cpu(0, cpu_sibling_mask(0));
 931         cpumask_set_cpu(0, cpu_core_mask(0));
 932 }
 933
 934 /*
 935  * Various sanity checks.
 936  */
 937 static int __init smp_sanity_check(unsigned max_cpus)
 938 {
 939         preempt_disable();
 940
 941 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 942         if (def_to_bigsmp && nr_cpu_ids > 8) {
 943                 unsigned int cpu;
 944                 unsigned nr;
 945
 946                 printk(KERN_WARNING
 947                        "More than 8 CPUs detected - skipping them.\n"
 948                        "Use CONFIG_X86_BIGSMP.\n");
 949
 950                 nr = 0;
 951                 for_each_present_cpu(cpu) {
 952                         if (nr >= 8)
 953                                 set_cpu_present(cpu, false);
 954                         nr++;
 955                 }
 956
 957                 nr = 0;
 958                 for_each_possible_cpu(cpu) {
 959                         if (nr >= 8)
 960                                 set_cpu_possible(cpu, false);
 961                         nr++;
 962                 }
 963
 964                 nr_cpu_ids = 8;
 965         }
 966 #endif
 967
 968         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 969                 printk(KERN_WARNING
 970                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 971                         hard_smp_processor_id());
 972
 973                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 974         }
 975
 976         /*
 977          * If we couldn't find an SMP configuration at boot time,
 978          * get out of here now!
 979          */
 980         if (!smp_found_config && !acpi_lapic) {
 981                 preempt_enable();
 982                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 983                 disable_smp();
 984                 if (APIC_init_uniprocessor())
 985                         printk(KERN_NOTICE "Local APIC not detected."
 986                                            " Using dummy APIC emulation.\n");
 987                 return -1;
 988         }
 989
 990         /*
 991          * Should not be necessary because the MP table should list the boot
 992          * CPU too, but we do it for the sake of robustness anyway.
 993          */
 994         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 995                 printk(KERN_NOTICE
 996                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 997                         boot_cpu_physical_apicid);
 998                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 999         }
1000         preempt_enable();
1001
1002         /*
1003          * If we couldn't find a local APIC, then get out of here now!
1004          */
1005         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1006             !cpu_has_apic) {
1007                 if (!disable_apic) {
1008                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1009                                 boot_cpu_physical_apicid);
1010                         pr_err("... forcing use of dummy APIC emulation."
1011                                 "(tell your hw vendor)\n");
1012                 }
1013                 smpboot_clear_io_apic();
1014                 disable_ioapic_support();
1015                 return -1;
1016         }
1017
1018         verify_local_APIC();
1019
1020         /*
1021          * If SMP should be disabled, then really disable it!
1022          */
1023         if (!max_cpus) {
1024                 printk(KERN_INFO "SMP mode deactivated.\n");
1025                 smpboot_clear_io_apic();
1026
1027                 connect_bsp_APIC();
1028                 setup_local_APIC();
1029                 bsp_end_local_APIC_setup();
1030                 return -1;
1031         }
1032
1033         return 0;
1034 }
1035
1036 static void __init smp_cpu_index_default(void)
1037 {
1038         int i;
1039         struct cpuinfo_x86 *c;
1040
1041         for_each_possible_cpu(i) {
1042                 c = &cpu_data(i);
1043                 /* mark all to hotplug */
1044                 c->cpu_index = nr_cpu_ids;
1045         }
1046 }
1047
1048 /*
1049  * Prepare for SMP bootup.  The MP table or ACPI has been read
1050  * earlier.  Just do some sanity checking here and enable APIC mode.
1051  */
1052 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1053 {
1054         unsigned int i;
1055
1056         preempt_disable();
1057         smp_cpu_index_default();
1058
1059         /*
1060          * Setup boot CPU information
1061          */
1062         smp_store_cpu_info(0); /* Final full version of the data */
1063         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1064         mb();
1065
1066         current_thread_info()->cpu = 0;  /* needed? */
1067         for_each_possible_cpu(i) {
1068                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1069                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1070                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1071         }
1072         set_cpu_sibling_map(0);
1073
1074
1075         if (smp_sanity_check(max_cpus) < 0) {
1076                 printk(KERN_INFO "SMP disabled\n");
1077                 disable_smp();
1078                 goto out;
1079         }
1080
1081         default_setup_apic_routing();
1082
1083         preempt_disable();
1084         if (read_apic_id() != boot_cpu_physical_apicid) {
1085                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1086                      read_apic_id(), boot_cpu_physical_apicid);
1087                 /* Or can we switch back to PIC here? */
1088         }
1089         preempt_enable();
1090
1091         connect_bsp_APIC();
1092
1093         /*
1094          * Switch from PIC to APIC mode.
1095          */
1096         setup_local_APIC();
1097
1098         /*
1099          * Enable IO APIC before setting up error vector
1100          */
1101         if (!skip_ioapic_setup && nr_ioapics)
1102                 enable_IO_APIC();
1103
1104         bsp_end_local_APIC_setup();
1105
1106         if (apic->setup_portio_remap)
1107                 apic->setup_portio_remap();
1108
1109         smpboot_setup_io_apic();
1110         /*
1111          * Set up local APIC timer on boot CPU.
1112          */
1113
1114         printk(KERN_INFO "CPU%d: ", 0);
1115         print_cpu_info(&cpu_data(0));
1116         x86_init.timers.setup_percpu_clockev();
1117
1118         if (is_uv_system())
1119                 uv_system_init();
1120
1121         set_mtrr_aps_delayed_init();
1122 out:
1123         preempt_enable();
1124 }
1125
1126 void arch_disable_nonboot_cpus_begin(void)
1127 {
1128         /*
1129          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1130          * In the suspend path, we will be back in the SMP mode shortly anyways.
1131          */
1132         skip_smp_alternatives = true;
1133 }
1134
1135 void arch_disable_nonboot_cpus_end(void)
1136 {
1137         skip_smp_alternatives = false;
1138 }
1139
1140 void arch_enable_nonboot_cpus_begin(void)
1141 {
1142         set_mtrr_aps_delayed_init();
1143 }
1144
1145 void arch_enable_nonboot_cpus_end(void)
1146 {
1147         mtrr_aps_init();
1148 }
1149
1150 /*
1151  * Early setup to make printk work.
1152  */
1153 void __init native_smp_prepare_boot_cpu(void)
1154 {
1155         int me = smp_processor_id();
1156         switch_to_new_gdt(me);
1157         /* already set me in cpu_online_mask in boot_cpu_init() */
1158         cpumask_set_cpu(me, cpu_callout_mask);
1159         per_cpu(cpu_state, me) = CPU_ONLINE;
1160 }
1161
1162 void __init native_smp_cpus_done(unsigned int max_cpus)
1163 {
1164         pr_debug("Boot done.\n");
1165
1166         nmi_selftest();
1167         impress_friends();
1168 #ifdef CONFIG_X86_IO_APIC
1169         setup_ioapic_dest();
1170 #endif
1171         mtrr_aps_init();
1172 }
1173
1174 static int __initdata setup_possible_cpus = -1;
1175 static int __init _setup_possible_cpus(char *str)
1176 {
1177         get_option(&str, &setup_possible_cpus);
1178         return 0;
1179 }
1180 early_param("possible_cpus", _setup_possible_cpus);
1181
1182
1183 /*
1184  * cpu_possible_mask should be static, it cannot change as cpu's
1185  * are onlined, or offlined. The reason is per-cpu data-structures
1186  * are allocated by some modules at init time, and dont expect to
1187  * do this dynamically on cpu arrival/departure.
1188  * cpu_present_mask on the other hand can change dynamically.
1189  * In case when cpu_hotplug is not compiled, then we resort to current
1190  * behaviour, which is cpu_possible == cpu_present.
1191  * - Ashok Raj
1192  *
1193  * Three ways to find out the number of additional hotplug CPUs:
1194  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1195  * - The user can overwrite it with possible_cpus=NUM
1196  * - Otherwise don't reserve additional CPUs.
1197  * We do this because additional CPUs waste a lot of memory.
1198  * -AK
1199  */
1200 __init void prefill_possible_map(void)
1201 {
1202         int i, possible;
1203
1204         /* no processor from mptable or madt */
1205         if (!num_processors)
1206                 num_processors = 1;
1207
1208         i = setup_max_cpus ?: 1;
1209         if (setup_possible_cpus == -1) {
1210                 possible = num_processors;
1211 #ifdef CONFIG_HOTPLUG_CPU
1212                 if (setup_max_cpus)
1213                         possible += disabled_cpus;
1214 #else
1215                 if (possible > i)
1216                         possible = i;
1217 #endif
1218         } else
1219                 possible = setup_possible_cpus;
1220
1221         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1222
1223         /* nr_cpu_ids could be reduced via nr_cpus= */
1224         if (possible > nr_cpu_ids) {
1225                 printk(KERN_WARNING
1226                         "%d Processors exceeds NR_CPUS limit of %d\n",
1227                         possible, nr_cpu_ids);
1228                 possible = nr_cpu_ids;
1229         }
1230
1231 #ifdef CONFIG_HOTPLUG_CPU
1232         if (!setup_max_cpus)
1233 #endif
1234         if (possible > i) {
1235                 printk(KERN_WARNING
1236                         "%d Processors exceeds max_cpus limit of %u\n",
1237                         possible, setup_max_cpus);
1238                 possible = i;
1239         }
1240
1241         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1242                 possible, max_t(int, possible - num_processors, 0));
1243
1244         for (i = 0; i < possible; i++)
1245                 set_cpu_possible(i, true);
1246         for (; i < NR_CPUS; i++)
1247                 set_cpu_possible(i, false);
1248
1249         nr_cpu_ids = possible;
1250 }
1251
1252 #ifdef CONFIG_HOTPLUG_CPU
1253
1254 static void remove_siblinginfo(int cpu)
1255 {
1256         int sibling;
1257         struct cpuinfo_x86 *c = &cpu_data(cpu);
1258
1259         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1260                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1261                 /*/
1262                  * last thread sibling in this cpu core going down
1263                  */
1264                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1265                         cpu_data(sibling).booted_cores--;
1266         }
1267
1268         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1269                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1270         cpumask_clear(cpu_sibling_mask(cpu));
1271         cpumask_clear(cpu_core_mask(cpu));
1272         c->phys_proc_id = 0;
1273         c->cpu_core_id = 0;
1274         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1275 }
1276
1277 static void __ref remove_cpu_from_maps(int cpu)
1278 {
1279         set_cpu_online(cpu, false);
1280         cpumask_clear_cpu(cpu, cpu_callout_mask);
1281         cpumask_clear_cpu(cpu, cpu_callin_mask);
1282         /* was set by cpu_init() */
1283         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1284         numa_remove_cpu(cpu);
1285 }
1286
1287 void cpu_disable_common(void)
1288 {
1289         int cpu = smp_processor_id();
1290
1291         remove_siblinginfo(cpu);
1292
1293         /* It's now safe to remove this processor from the online map */
1294         lock_vector_lock();
1295         remove_cpu_from_maps(cpu);
1296         unlock_vector_lock();
1297         fixup_irqs();
1298 }
1299
1300 int native_cpu_disable(void)
1301 {
1302         int cpu = smp_processor_id();
1303
1304         /*
1305          * Perhaps use cpufreq to drop frequency, but that could go
1306          * into generic code.
1307          *
1308          * We won't take down the boot processor on i386 due to some
1309          * interrupts only being able to be serviced by the BSP.
1310          * Especially so if we're not using an IOAPIC   -zwane
1311          */
1312         if (cpu == 0)
1313                 return -EBUSY;
1314
1315         clear_local_APIC();
1316
1317         cpu_disable_common();
1318         return 0;
1319 }
1320
1321 void native_cpu_die(unsigned int cpu)
1322 {
1323         /* We don't do anything here: idle task is faking death itself. */
1324         unsigned int i;
1325
1326         for (i = 0; i < 10; i++) {
1327                 /* They ack this in play_dead by setting CPU_DEAD */
1328                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1329                         if (system_state == SYSTEM_RUNNING)
1330                                 pr_info("CPU %u is now offline\n", cpu);
1331
1332                         if (1 == num_online_cpus())
1333                                 alternatives_smp_switch(0);
1334                         return;
1335                 }
1336                 msleep(100);
1337         }
1338         pr_err("CPU %u didn't die...\n", cpu);
1339 }
1340
1341 void play_dead_common(void)
1342 {
1343         idle_task_exit();
1344         reset_lazy_tlbstate();
1345         amd_e400_remove_cpu(raw_smp_processor_id());
1346
1347         mb();
1348         /* Ack it */
1349         __this_cpu_write(cpu_state, CPU_DEAD);
1350
1351         /*
1352          * With physical CPU hotplug, we should halt the cpu
1353          */
1354         local_irq_disable();
1355 }
1356
1357 /*
1358  * We need to flush the caches before going to sleep, lest we have
1359  * dirty data in our caches when we come back up.
1360  */
1361 static inline void mwait_play_dead(void)
1362 {
1363         unsigned int eax, ebx, ecx, edx;
1364         unsigned int highest_cstate = 0;
1365         unsigned int highest_subcstate = 0;
1366         int i;
1367         void *mwait_ptr;
1368         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1369
1370         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1371                 return;
1372         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1373                 return;
1374         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1375                 return;
1376
1377         eax = CPUID_MWAIT_LEAF;
1378         ecx = 0;
1379         native_cpuid(&eax, &ebx, &ecx, &edx);
1380
1381         /*
1382          * eax will be 0 if EDX enumeration is not valid.
1383          * Initialized below to cstate, sub_cstate value when EDX is valid.
1384          */
1385         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1386                 eax = 0;
1387         } else {
1388                 edx >>= MWAIT_SUBSTATE_SIZE;
1389                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1390                         if (edx & MWAIT_SUBSTATE_MASK) {
1391                                 highest_cstate = i;
1392                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1393                         }
1394                 }
1395                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1396                         (highest_subcstate - 1);
1397         }
1398
1399         /*
1400          * This should be a memory location in a cache line which is
1401          * unlikely to be touched by other processors.  The actual
1402          * content is immaterial as it is not actually modified in any way.
1403          */
1404         mwait_ptr = &current_thread_info()->flags;
1405
1406         wbinvd();
1407
1408         while (1) {
1409                 /*
1410                  * The CLFLUSH is a workaround for erratum AAI65 for
1411                  * the Xeon 7400 series.  It's not clear it is actually
1412                  * needed, but it should be harmless in either case.
1413                  * The WBINVD is insufficient due to the spurious-wakeup
1414                  * case where we return around the loop.
1415                  */
1416                 clflush(mwait_ptr);
1417                 __monitor(mwait_ptr, 0, 0);
1418                 mb();
1419                 __mwait(eax, 0);
1420         }
1421 }
1422
1423 static inline void hlt_play_dead(void)
1424 {
1425         if (__this_cpu_read(cpu_info.x86) >= 4)
1426                 wbinvd();
1427
1428         while (1) {
1429                 native_halt();
1430         }
1431 }
1432
1433 void native_play_dead(void)
1434 {
1435         play_dead_common();
1436         tboot_shutdown(TB_SHUTDOWN_WFS);
1437
1438         mwait_play_dead();      /* Only returns on failure */
1439         if (cpuidle_play_dead())
1440                 hlt_play_dead();
1441 }
1442
1443 #else /* ... !CONFIG_HOTPLUG_CPU */
1444 int native_cpu_disable(void)
1445 {
1446         return -ENOSYS;
1447 }
1448
1449 void native_cpu_die(unsigned int cpu)
1450 {
1451         /* We said "no" in __cpu_disable */
1452         BUG();
1453 }
1454
1455 void native_play_dead(void)
1456 {
1457         BUG();
1458 }
1459
1460 #endif