arch/x86/kernel/smpboot.c

   1 /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #include <linux/init.h>
  43 #include <linux/smp.h>
  44 #include <linux/module.h>
  45 #include <linux/sched.h>
  46 #include <linux/percpu.h>
  47 #include <linux/bootmem.h>
  48 #include <linux/err.h>
  49 #include <linux/nmi.h>
  50 #include <linux/tboot.h>
  51 #include <linux/stackprotector.h>
  52 #include <linux/gfp.h>
  53 #include <linux/cpuidle.h>
  54
  55 #include <asm/acpi.h>
  56 #include <asm/desc.h>
  57 #include <asm/nmi.h>
  58 #include <asm/irq.h>
  59 #include <asm/idle.h>
  60 #include <asm/trampoline.h>
  61 #include <asm/cpu.h>
  62 #include <asm/numa.h>
  63 #include <asm/pgtable.h>
  64 #include <asm/tlbflush.h>
  65 #include <asm/mtrr.h>
  66 #include <asm/mwait.h>
  67 #include <asm/apic.h>
  68 #include <asm/io_apic.h>
  69 #include <asm/setup.h>
  70 #include <asm/uv/uv.h>
  71 #include <linux/mc146818rtc.h>
  72
  73 #include <asm/smpboot_hooks.h>
  74 #include <asm/i8259.h>
  75
  76 /* State of each CPU */
  77 DEFINE_PER_CPU(int, cpu_state) = { 0 };
  78
  79 /* Store all idle threads, this can be reused instead of creating
  80 * a new thread. Also avoids complicated thread destroy functionality
  81 * for idle threads.
  82 */
  83 #ifdef CONFIG_HOTPLUG_CPU
  84 /*
  85  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
  86  * removed after init for !CONFIG_HOTPLUG_CPU.
  87  */
  88 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
  89 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
  90 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
  91
  92 /*
  93  * We need this for trampoline_base protection from concurrent accesses when
  94  * off- and onlining cores wildly.
  95  */
  96 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
  97
  98 void cpu_hotplug_driver_lock(void)
  99 {
 100         mutex_lock(&x86_cpu_hotplug_driver_mutex);
 101 }
 102
 103 void cpu_hotplug_driver_unlock(void)
 104 {
 105         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
 106 }
 107
 108 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
 109 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
 110 #else
 111 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
 112 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
 113 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
 114 #endif
 115
 116 /* Number of siblings per CPU package */
 117 int smp_num_siblings = 1;
 118 EXPORT_SYMBOL(smp_num_siblings);
 119
 120 /* Last level cache ID of each logical CPU */
 121 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
 122
 123 /* representing HT siblings of each logical CPU */
 124 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
 125 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
 126
 127 /* representing HT and core siblings of each logical CPU */
 128 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
 129 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
 130
 131 DEFINE_PER_CPU(cpumask_var_t, cpu_llc_shared_map);
 132
 133 /* Per CPU bogomips and other parameters */
 134 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
 135 EXPORT_PER_CPU_SYMBOL(cpu_info);
 136
 137 atomic_t init_deasserted;
 138
 139 /*
 140  * Report back to the Boot Processor.
 141  * Running on AP.
 142  */
 143 static void __cpuinit smp_callin(void)
 144 {
 145         int cpuid, phys_id;
 146         unsigned long timeout;
 147
 148         /*
 149          * If waken up by an INIT in an 82489DX configuration
 150          * we may get here before an INIT-deassert IPI reaches
 151          * our local APIC.  We have to wait for the IPI or we'll
 152          * lock up on an APIC access.
 153          */
 154         if (apic->wait_for_init_deassert)
 155                 apic->wait_for_init_deassert(&init_deasserted);
 156
 157         /*
 158          * (This works even if the APIC is not enabled.)
 159          */
 160         phys_id = read_apic_id();
 161         cpuid = smp_processor_id();
 162         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
 163                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
 164                                         phys_id, cpuid);
 165         }
 166         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
 167
 168         /*
 169          * STARTUP IPIs are fragile beasts as they might sometimes
 170          * trigger some glue motherboard logic. Complete APIC bus
 171          * silence for 1 second, this overestimates the time the
 172          * boot CPU is spending to send the up to 2 STARTUP IPIs
 173          * by a factor of two. This should be enough.
 174          */
 175
 176         /*
 177          * Waiting 2s total for startup (udelay is not yet working)
 178          */
 179         timeout = jiffies + 2*HZ;
 180         while (time_before(jiffies, timeout)) {
 181                 /*
 182                  * Has the boot CPU finished it's STARTUP sequence?
 183                  */
 184                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
 185                         break;
 186                 cpu_relax();
 187         }
 188
 189         if (!time_before(jiffies, timeout)) {
 190                 panic("%s: CPU%d started up but did not get a callout!\n",
 191                       __func__, cpuid);
 192         }
 193
 194         /*
 195          * the boot CPU has finished the init stage and is spinning
 196          * on callin_map until we finish. We are free to set up this
 197          * CPU, first the APIC. (this is probably redundant on most
 198          * boards)
 199          */
 200
 201         pr_debug("CALLIN, before setup_local_APIC().\n");
 202         if (apic->smp_callin_clear_local_apic)
 203                 apic->smp_callin_clear_local_apic();
 204         setup_local_APIC();
 205         end_local_APIC_setup();
 206
 207         /*
 208          * Need to setup vector mappings before we enable interrupts.
 209          */
 210         setup_vector_irq(smp_processor_id());
 211
 212         /*
 213          * Save our processor parameters. Note: this information
 214          * is needed for clock calibration.
 215          */
 216         smp_store_cpu_info(cpuid);
 217
 218         /*
 219          * Get our bogomips.
 220          * Update loops_per_jiffy in cpu_data. Previous call to
 221          * smp_store_cpu_info() stored a value that is close but not as
 222          * accurate as the value just calculated.
 223          *
 224          * Need to enable IRQs because it can take longer and then
 225          * the NMI watchdog might kill us.
 226          */
 227         local_irq_enable();
 228         calibrate_delay();
 229         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 230         local_irq_disable();
 231         pr_debug("Stack at about %p\n", &cpuid);
 232
 233         /*
 234          * This must be done before setting cpu_online_mask
 235          * or calling notify_cpu_starting.
 236          */
 237         set_cpu_sibling_map(raw_smp_processor_id());
 238         wmb();
 239
 240         notify_cpu_starting(cpuid);
 241
 242         /*
 243          * Allow the master to continue.
 244          */
 245         cpumask_set_cpu(cpuid, cpu_callin_mask);
 246 }
 247
 248 /*
 249  * Activate a secondary processor.
 250  */
 251 notrace static void __cpuinit start_secondary(void *unused)
 252 {
 253         /*
 254          * Don't put *anything* before cpu_init(), SMP booting is too
 255          * fragile that we want to limit the things done here to the
 256          * most necessary things.
 257          */
 258         cpu_init();
 259         preempt_disable();
 260         smp_callin();
 261
 262 #ifdef CONFIG_X86_32
 263         /* switch away from the initial page table */
 264         load_cr3(swapper_pg_dir);
 265         __flush_tlb_all();
 266 #endif
 267
 268         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 269         barrier();
 270         /*
 271          * Check TSC synchronization with the BP:
 272          */
 273         check_tsc_sync_target();
 274
 275         /*
 276          * We need to hold call_lock, so there is no inconsistency
 277          * between the time smp_call_function() determines number of
 278          * IPI recipients, and the time when the determination is made
 279          * for which cpus receive the IPI. Holding this
 280          * lock helps us to not include this cpu in a currently in progress
 281          * smp_call_function().
 282          *
 283          * We need to hold vector_lock so there the set of online cpus
 284          * does not change while we are assigning vectors to cpus.  Holding
 285          * this lock ensures we don't half assign or remove an irq from a cpu.
 286          */
 287         ipi_call_lock();
 288         lock_vector_lock();
 289         set_cpu_online(smp_processor_id(), true);
 290         unlock_vector_lock();
 291         ipi_call_unlock();
 292         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
 293         x86_platform.nmi_init();
 294
 295         /*
 296          * Wait until the cpu which brought this one up marked it
 297          * online before enabling interrupts. If we don't do that then
 298          * we can end up waking up the softirq thread before this cpu
 299          * reached the active state, which makes the scheduler unhappy
 300          * and schedule the softirq thread on the wrong cpu. This is
 301          * only observable with forced threaded interrupts, but in
 302          * theory it could also happen w/o them. It's just way harder
 303          * to achieve.
 304          */
 305         while (!cpumask_test_cpu(smp_processor_id(), cpu_active_mask))
 306                 cpu_relax();
 307
 308         /* enable local interrupts */
 309         local_irq_enable();
 310
 311         /* to prevent fake stack check failure in clock setup */
 312         boot_init_stack_canary();
 313
 314         x86_cpuinit.setup_percpu_clockev();
 315
 316         wmb();
 317         cpu_idle();
 318 }
 319
 320 /*
 321  * The bootstrap kernel entry code has set these up. Save them for
 322  * a given CPU
 323  */
 324
 325 void __cpuinit smp_store_cpu_info(int id)
 326 {
 327         struct cpuinfo_x86 *c = &cpu_data(id);
 328
 329         *c = boot_cpu_data;
 330         c->cpu_index = id;
 331         if (id != 0)
 332                 identify_secondary_cpu(c);
 333 }
 334
 335 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
 336 {
 337         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
 338         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
 339         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
 340         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
 341         cpumask_set_cpu(cpu1, cpu_llc_shared_mask(cpu2));
 342         cpumask_set_cpu(cpu2, cpu_llc_shared_mask(cpu1));
 343 }
 344
 345
 346 void __cpuinit set_cpu_sibling_map(int cpu)
 347 {
 348         int i;
 349         struct cpuinfo_x86 *c = &cpu_data(cpu);
 350
 351         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 352
 353         if (smp_num_siblings > 1) {
 354                 for_each_cpu(i, cpu_sibling_setup_mask) {
 355                         struct cpuinfo_x86 *o = &cpu_data(i);
 356
 357                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
 358                                 if (c->phys_proc_id == o->phys_proc_id &&
 359                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
 360                                     c->compute_unit_id == o->compute_unit_id)
 361                                         link_thread_siblings(cpu, i);
 362                         } else if (c->phys_proc_id == o->phys_proc_id &&
 363                                    c->cpu_core_id == o->cpu_core_id) {
 364                                 link_thread_siblings(cpu, i);
 365                         }
 366                 }
 367         } else {
 368                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
 369         }
 370
 371         cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 372
 373         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
 374                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
 375                 c->booted_cores = 1;
 376                 return;
 377         }
 378
 379         for_each_cpu(i, cpu_sibling_setup_mask) {
 380                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
 381                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
 382                         cpumask_set_cpu(i, cpu_llc_shared_mask(cpu));
 383                         cpumask_set_cpu(cpu, cpu_llc_shared_mask(i));
 384                 }
 385                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
 386                         cpumask_set_cpu(i, cpu_core_mask(cpu));
 387                         cpumask_set_cpu(cpu, cpu_core_mask(i));
 388                         /*
 389                          *  Does this new cpu bringup a new core?
 390                          */
 391                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
 392                                 /*
 393                                  * for each core in package, increment
 394                                  * the booted_cores for this new cpu
 395                                  */
 396                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
 397                                         c->booted_cores++;
 398                                 /*
 399                                  * increment the core count for all
 400                                  * the other cpus in this package
 401                                  */
 402                                 if (i != cpu)
 403                                         cpu_data(i).booted_cores++;
 404                         } else if (i != cpu && !c->booted_cores)
 405                                 c->booted_cores = cpu_data(i).booted_cores;
 406                 }
 407         }
 408 }
 409
 410 /* maps the cpu to the sched domain representing multi-core */
 411 const struct cpumask *cpu_coregroup_mask(int cpu)
 412 {
 413         struct cpuinfo_x86 *c = &cpu_data(cpu);
 414         /*
 415          * For perf, we return last level cache shared map.
 416          * And for power savings, we return cpu_core_map
 417          */
 418         if ((sched_mc_power_savings || sched_smt_power_savings) &&
 419             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
 420                 return cpu_core_mask(cpu);
 421         else
 422                 return cpu_llc_shared_mask(cpu);
 423 }
 424
 425 static void impress_friends(void)
 426 {
 427         int cpu;
 428         unsigned long bogosum = 0;
 429         /*
 430          * Allow the user to impress friends.
 431          */
 432         pr_debug("Before bogomips.\n");
 433         for_each_possible_cpu(cpu)
 434                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 435                         bogosum += cpu_data(cpu).loops_per_jiffy;
 436         printk(KERN_INFO
 437                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
 438                 num_online_cpus(),
 439                 bogosum/(500000/HZ),
 440                 (bogosum/(5000/HZ))%100);
 441
 442         pr_debug("Before bogocount - setting activated=1.\n");
 443 }
 444
 445 void __inquire_remote_apic(int apicid)
 446 {
 447         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 448         const char * const names[] = { "ID", "VERSION", "SPIV" };
 449         int timeout;
 450         u32 status;
 451
 452         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
 453
 454         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 455                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
 456
 457                 /*
 458                  * Wait for idle.
 459                  */
 460                 status = safe_apic_wait_icr_idle();
 461                 if (status)
 462                         printk(KERN_CONT
 463                                "a previous APIC delivery may have failed\n");
 464
 465                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 466
 467                 timeout = 0;
 468                 do {
 469                         udelay(100);
 470                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 471                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 472
 473                 switch (status) {
 474                 case APIC_ICR_RR_VALID:
 475                         status = apic_read(APIC_RRR);
 476                         printk(KERN_CONT "%08x\n", status);
 477                         break;
 478                 default:
 479                         printk(KERN_CONT "failed\n");
 480                 }
 481         }
 482 }
 483
 484 /*
 485  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 486  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 487  * won't ... remember to clear down the APIC, etc later.
 488  */
 489 int __cpuinit
 490 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
 491 {
 492         unsigned long send_status, accept_status = 0;
 493         int maxlvt;
 494
 495         /* Target chip */
 496         /* Boot on the stack */
 497         /* Kick the second */
 498         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
 499
 500         pr_debug("Waiting for send to finish...\n");
 501         send_status = safe_apic_wait_icr_idle();
 502
 503         /*
 504          * Give the other CPU some time to accept the IPI.
 505          */
 506         udelay(200);
 507         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 508                 maxlvt = lapic_get_maxlvt();
 509                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 510                         apic_write(APIC_ESR, 0);
 511                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 512         }
 513         pr_debug("NMI sent.\n");
 514
 515         if (send_status)
 516                 printk(KERN_ERR "APIC never delivered???\n");
 517         if (accept_status)
 518                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 519
 520         return (send_status | accept_status);
 521 }
 522
 523 static int __cpuinit
 524 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 525 {
 526         unsigned long send_status, accept_status = 0;
 527         int maxlvt, num_starts, j;
 528
 529         maxlvt = lapic_get_maxlvt();
 530
 531         /*
 532          * Be paranoid about clearing APIC errors.
 533          */
 534         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
 535                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 536                         apic_write(APIC_ESR, 0);
 537                 apic_read(APIC_ESR);
 538         }
 539
 540         pr_debug("Asserting INIT.\n");
 541
 542         /*
 543          * Turn INIT on target chip
 544          */
 545         /*
 546          * Send IPI
 547          */
 548         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 549                        phys_apicid);
 550
 551         pr_debug("Waiting for send to finish...\n");
 552         send_status = safe_apic_wait_icr_idle();
 553
 554         mdelay(10);
 555
 556         pr_debug("Deasserting INIT.\n");
 557
 558         /* Target chip */
 559         /* Send IPI */
 560         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 561
 562         pr_debug("Waiting for send to finish...\n");
 563         send_status = safe_apic_wait_icr_idle();
 564
 565         mb();
 566         atomic_set(&init_deasserted, 1);
 567
 568         /*
 569          * Should we send STARTUP IPIs ?
 570          *
 571          * Determine this based on the APIC version.
 572          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 573          */
 574         if (APIC_INTEGRATED(apic_version[phys_apicid]))
 575                 num_starts = 2;
 576         else
 577                 num_starts = 0;
 578
 579         /*
 580          * Paravirt / VMI wants a startup IPI hook here to set up the
 581          * target processor state.
 582          */
 583         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
 584                          stack_start);
 585
 586         /*
 587          * Run STARTUP IPI loop.
 588          */
 589         pr_debug("#startup loops: %d.\n", num_starts);
 590
 591         for (j = 1; j <= num_starts; j++) {
 592                 pr_debug("Sending STARTUP #%d.\n", j);
 593                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 594                         apic_write(APIC_ESR, 0);
 595                 apic_read(APIC_ESR);
 596                 pr_debug("After apic_write.\n");
 597
 598                 /*
 599                  * STARTUP IPI
 600                  */
 601
 602                 /* Target chip */
 603                 /* Boot on the stack */
 604                 /* Kick the second */
 605                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 606                                phys_apicid);
 607
 608                 /*
 609                  * Give the other CPU some time to accept the IPI.
 610                  */
 611                 udelay(300);
 612
 613                 pr_debug("Startup point 1.\n");
 614
 615                 pr_debug("Waiting for send to finish...\n");
 616                 send_status = safe_apic_wait_icr_idle();
 617
 618                 /*
 619                  * Give the other CPU some time to accept the IPI.
 620                  */
 621                 udelay(200);
 622                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 623                         apic_write(APIC_ESR, 0);
 624                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 625                 if (send_status || accept_status)
 626                         break;
 627         }
 628         pr_debug("After Startup.\n");
 629
 630         if (send_status)
 631                 printk(KERN_ERR "APIC never delivered???\n");
 632         if (accept_status)
 633                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
 634
 635         return (send_status | accept_status);
 636 }
 637
 638 struct create_idle {
 639         struct work_struct work;
 640         struct task_struct *idle;
 641         struct completion done;
 642         int cpu;
 643 };
 644
 645 static void __cpuinit do_fork_idle(struct work_struct *work)
 646 {
 647         struct create_idle *c_idle =
 648                 container_of(work, struct create_idle, work);
 649
 650         c_idle->idle = fork_idle(c_idle->cpu);
 651         complete(&c_idle->done);
 652 }
 653
 654 /* reduce the number of lines printed when booting a large cpu count system */
 655 static void __cpuinit announce_cpu(int cpu, int apicid)
 656 {
 657         static int current_node = -1;
 658         int node = early_cpu_to_node(cpu);
 659
 660         if (system_state == SYSTEM_BOOTING) {
 661                 if (node != current_node) {
 662                         if (current_node > (-1))
 663                                 pr_cont(" Ok.\n");
 664                         current_node = node;
 665                         pr_info("Booting Node %3d, Processors ", node);
 666                 }
 667                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
 668                 return;
 669         } else
 670                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 671                         node, cpu, apicid);
 672 }
 673
 674 /*
 675  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 676  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 677  * Returns zero if CPU booted OK, else error code from
 678  * ->wakeup_secondary_cpu.
 679  */
 680 static int __cpuinit do_boot_cpu(int apicid, int cpu)
 681 {
 682         unsigned long boot_error = 0;
 683         unsigned long start_ip;
 684         int timeout;
 685         struct create_idle c_idle = {
 686                 .cpu    = cpu,
 687                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
 688         };
 689
 690         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
 691
 692         alternatives_smp_switch(1);
 693
 694         c_idle.idle = get_idle_for_cpu(cpu);
 695
 696         /*
 697          * We can't use kernel_thread since we must avoid to
 698          * reschedule the child.
 699          */
 700         if (c_idle.idle) {
 701                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
 702                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
 703                 init_idle(c_idle.idle, cpu);
 704                 goto do_rest;
 705         }
 706
 707         schedule_work(&c_idle.work);
 708         wait_for_completion(&c_idle.done);
 709
 710         if (IS_ERR(c_idle.idle)) {
 711                 printk("failed fork for CPU %d\n", cpu);
 712                 destroy_work_on_stack(&c_idle.work);
 713                 return PTR_ERR(c_idle.idle);
 714         }
 715
 716         set_idle_for_cpu(cpu, c_idle.idle);
 717 do_rest:
 718         per_cpu(current_task, cpu) = c_idle.idle;
 719 #ifdef CONFIG_X86_32
 720         /* Stack for startup_32 can be just as for start_secondary onwards */
 721         irq_ctx_init(cpu);
 722 #else
 723         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
 724         initial_gs = per_cpu_offset(cpu);
 725         per_cpu(kernel_stack, cpu) =
 726                 (unsigned long)task_stack_page(c_idle.idle) -
 727                 KERNEL_STACK_OFFSET + THREAD_SIZE;
 728 #endif
 729         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 730         initial_code = (unsigned long)start_secondary;
 731         stack_start  = c_idle.idle->thread.sp;
 732
 733         /* start_ip had better be page-aligned! */
 734         start_ip = trampoline_address();
 735
 736         /* So we see what's up */
 737         announce_cpu(cpu, apicid);
 738
 739         /*
 740          * This grunge runs the startup process for
 741          * the targeted processor.
 742          */
 743
 744         printk(KERN_DEBUG "smpboot cpu %d: start_ip = %lx\n", cpu, start_ip);
 745
 746         atomic_set(&init_deasserted, 0);
 747
 748         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 749
 750                 pr_debug("Setting warm reset code and vector.\n");
 751
 752                 smpboot_setup_warm_reset_vector(start_ip);
 753                 /*
 754                  * Be paranoid about clearing APIC errors.
 755                 */
 756                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
 757                         apic_write(APIC_ESR, 0);
 758                         apic_read(APIC_ESR);
 759                 }
 760         }
 761
 762         /*
 763          * Kick the secondary CPU. Use the method in the APIC driver
 764          * if it's defined - or use an INIT boot APIC message otherwise:
 765          */
 766         if (apic->wakeup_secondary_cpu)
 767                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
 768         else
 769                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 770
 771         if (!boot_error) {
 772                 /*
 773                  * allow APs to start initializing.
 774                  */
 775                 pr_debug("Before Callout %d.\n", cpu);
 776                 cpumask_set_cpu(cpu, cpu_callout_mask);
 777                 pr_debug("After Callout %d.\n", cpu);
 778
 779                 /*
 780                  * Wait 5s total for a response
 781                  */
 782                 for (timeout = 0; timeout < 50000; timeout++) {
 783                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
 784                                 break;  /* It has booted */
 785                         udelay(100);
 786                         /*
 787                          * Allow other tasks to run while we wait for the
 788                          * AP to come online. This also gives a chance
 789                          * for the MTRR work(triggered by the AP coming online)
 790                          * to be completed in the stop machine context.
 791                          */
 792                         schedule();
 793                 }
 794
 795                 if (cpumask_test_cpu(cpu, cpu_callin_mask))
 796                         pr_debug("CPU%d: has booted.\n", cpu);
 797                 else {
 798                         boot_error = 1;
 799                         if (*(volatile u32 *)TRAMPOLINE_SYM(trampoline_status)
 800                             == 0xA5A5A5A5)
 801                                 /* trampoline started but...? */
 802                                 pr_err("CPU%d: Stuck ??\n", cpu);
 803                         else
 804                                 /* trampoline code not run */
 805                                 pr_err("CPU%d: Not responding.\n", cpu);
 806                         if (apic->inquire_remote_apic)
 807                                 apic->inquire_remote_apic(apicid);
 808                 }
 809         }
 810
 811         if (boot_error) {
 812                 /* Try to put things back the way they were before ... */
 813                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
 814
 815                 /* was set by do_boot_cpu() */
 816                 cpumask_clear_cpu(cpu, cpu_callout_mask);
 817
 818                 /* was set by cpu_init() */
 819                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
 820
 821                 set_cpu_present(cpu, false);
 822                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
 823         }
 824
 825         /* mark "stuck" area as not stuck */
 826         *(volatile u32 *)TRAMPOLINE_SYM(trampoline_status) = 0;
 827
 828         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
 829                 /*
 830                  * Cleanup possible dangling ends...
 831                  */
 832                 smpboot_restore_warm_reset_vector();
 833         }
 834
 835         destroy_work_on_stack(&c_idle.work);
 836         return boot_error;
 837 }
 838
 839 int __cpuinit native_cpu_up(unsigned int cpu)
 840 {
 841         int apicid = apic->cpu_present_to_apicid(cpu);
 842         unsigned long flags;
 843         int err;
 844
 845         WARN_ON(irqs_disabled());
 846
 847         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
 848
 849         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
 850             !physid_isset(apicid, phys_cpu_present_map) ||
 851             (!x2apic_mode && apicid >= 255)) {
 852                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
 853                 return -EINVAL;
 854         }
 855
 856         /*
 857          * Already booted CPU?
 858          */
 859         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
 860                 pr_debug("do_boot_cpu %d Already started\n", cpu);
 861                 return -ENOSYS;
 862         }
 863
 864         /*
 865          * Save current MTRR state in case it was changed since early boot
 866          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
 867          */
 868         mtrr_save_state();
 869
 870         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
 871
 872         err = do_boot_cpu(apicid, cpu);
 873         if (err) {
 874                 pr_debug("do_boot_cpu failed %d\n", err);
 875                 return -EIO;
 876         }
 877
 878         /*
 879          * Check TSC synchronization with the AP (keep irqs disabled
 880          * while doing so):
 881          */
 882         local_irq_save(flags);
 883         check_tsc_sync_source(cpu);
 884         local_irq_restore(flags);
 885
 886         while (!cpu_online(cpu)) {
 887                 cpu_relax();
 888                 touch_nmi_watchdog();
 889         }
 890
 891         return 0;
 892 }
 893
 894 /**
 895  * arch_disable_smp_support() - disables SMP support for x86 at runtime
 896  */
 897 void arch_disable_smp_support(void)
 898 {
 899         disable_ioapic_support();
 900 }
 901
 902 /*
 903  * Fall back to non SMP mode after errors.
 904  *
 905  * RED-PEN audit/test this more. I bet there is more state messed up here.
 906  */
 907 static __init void disable_smp(void)
 908 {
 909         init_cpu_present(cpumask_of(0));
 910         init_cpu_possible(cpumask_of(0));
 911         smpboot_clear_io_apic_irqs();
 912
 913         if (smp_found_config)
 914                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
 915         else
 916                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
 917         cpumask_set_cpu(0, cpu_sibling_mask(0));
 918         cpumask_set_cpu(0, cpu_core_mask(0));
 919 }
 920
 921 /*
 922  * Various sanity checks.
 923  */
 924 static int __init smp_sanity_check(unsigned max_cpus)
 925 {
 926         preempt_disable();
 927
 928 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
 929         if (def_to_bigsmp && nr_cpu_ids > 8) {
 930                 unsigned int cpu;
 931                 unsigned nr;
 932
 933                 printk(KERN_WARNING
 934                        "More than 8 CPUs detected - skipping them.\n"
 935                        "Use CONFIG_X86_BIGSMP.\n");
 936
 937                 nr = 0;
 938                 for_each_present_cpu(cpu) {
 939                         if (nr >= 8)
 940                                 set_cpu_present(cpu, false);
 941                         nr++;
 942                 }
 943
 944                 nr = 0;
 945                 for_each_possible_cpu(cpu) {
 946                         if (nr >= 8)
 947                                 set_cpu_possible(cpu, false);
 948                         nr++;
 949                 }
 950
 951                 nr_cpu_ids = 8;
 952         }
 953 #endif
 954
 955         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
 956                 printk(KERN_WARNING
 957                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 958                         hard_smp_processor_id());
 959
 960                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 961         }
 962
 963         /*
 964          * If we couldn't find an SMP configuration at boot time,
 965          * get out of here now!
 966          */
 967         if (!smp_found_config && !acpi_lapic) {
 968                 preempt_enable();
 969                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
 970                 disable_smp();
 971                 if (APIC_init_uniprocessor())
 972                         printk(KERN_NOTICE "Local APIC not detected."
 973                                            " Using dummy APIC emulation.\n");
 974                 return -1;
 975         }
 976
 977         /*
 978          * Should not be necessary because the MP table should list the boot
 979          * CPU too, but we do it for the sake of robustness anyway.
 980          */
 981         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
 982                 printk(KERN_NOTICE
 983                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
 984                         boot_cpu_physical_apicid);
 985                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
 986         }
 987         preempt_enable();
 988
 989         /*
 990          * If we couldn't find a local APIC, then get out of here now!
 991          */
 992         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
 993             !cpu_has_apic) {
 994                 if (!disable_apic) {
 995                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
 996                                 boot_cpu_physical_apicid);
 997                         pr_err("... forcing use of dummy APIC emulation."
 998                                 "(tell your hw vendor)\n");
 999                 }
1000                 smpboot_clear_io_apic();
1001                 disable_ioapic_support();
1002                 return -1;
1003         }
1004
1005         verify_local_APIC();
1006
1007         /*
1008          * If SMP should be disabled, then really disable it!
1009          */
1010         if (!max_cpus) {
1011                 printk(KERN_INFO "SMP mode deactivated.\n");
1012                 smpboot_clear_io_apic();
1013
1014                 connect_bsp_APIC();
1015                 setup_local_APIC();
1016                 bsp_end_local_APIC_setup();
1017                 return -1;
1018         }
1019
1020         return 0;
1021 }
1022
1023 static void __init smp_cpu_index_default(void)
1024 {
1025         int i;
1026         struct cpuinfo_x86 *c;
1027
1028         for_each_possible_cpu(i) {
1029                 c = &cpu_data(i);
1030                 /* mark all to hotplug */
1031                 c->cpu_index = nr_cpu_ids;
1032         }
1033 }
1034
1035 /*
1036  * Prepare for SMP bootup.  The MP table or ACPI has been read
1037  * earlier.  Just do some sanity checking here and enable APIC mode.
1038  */
1039 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1040 {
1041         unsigned int i;
1042
1043         preempt_disable();
1044         smp_cpu_index_default();
1045
1046         /*
1047          * Setup boot CPU information
1048          */
1049         smp_store_cpu_info(0); /* Final full version of the data */
1050         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1051         mb();
1052
1053         current_thread_info()->cpu = 0;  /* needed? */
1054         for_each_possible_cpu(i) {
1055                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1056                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1057                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1058         }
1059         set_cpu_sibling_map(0);
1060
1061
1062         if (smp_sanity_check(max_cpus) < 0) {
1063                 printk(KERN_INFO "SMP disabled\n");
1064                 disable_smp();
1065                 goto out;
1066         }
1067
1068         default_setup_apic_routing();
1069
1070         preempt_disable();
1071         if (read_apic_id() != boot_cpu_physical_apicid) {
1072                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1073                      read_apic_id(), boot_cpu_physical_apicid);
1074                 /* Or can we switch back to PIC here? */
1075         }
1076         preempt_enable();
1077
1078         connect_bsp_APIC();
1079
1080         /*
1081          * Switch from PIC to APIC mode.
1082          */
1083         setup_local_APIC();
1084
1085         /*
1086          * Enable IO APIC before setting up error vector
1087          */
1088         if (!skip_ioapic_setup && nr_ioapics)
1089                 enable_IO_APIC();
1090
1091         bsp_end_local_APIC_setup();
1092
1093         if (apic->setup_portio_remap)
1094                 apic->setup_portio_remap();
1095
1096         smpboot_setup_io_apic();
1097         /*
1098          * Set up local APIC timer on boot CPU.
1099          */
1100
1101         printk(KERN_INFO "CPU%d: ", 0);
1102         print_cpu_info(&cpu_data(0));
1103         x86_init.timers.setup_percpu_clockev();
1104
1105         if (is_uv_system())
1106                 uv_system_init();
1107
1108         set_mtrr_aps_delayed_init();
1109 out:
1110         preempt_enable();
1111 }
1112
1113 void arch_disable_nonboot_cpus_begin(void)
1114 {
1115         /*
1116          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1117          * In the suspend path, we will be back in the SMP mode shortly anyways.
1118          */
1119         skip_smp_alternatives = true;
1120 }
1121
1122 void arch_disable_nonboot_cpus_end(void)
1123 {
1124         skip_smp_alternatives = false;
1125 }
1126
1127 void arch_enable_nonboot_cpus_begin(void)
1128 {
1129         set_mtrr_aps_delayed_init();
1130 }
1131
1132 void arch_enable_nonboot_cpus_end(void)
1133 {
1134         mtrr_aps_init();
1135 }
1136
1137 /*
1138  * Early setup to make printk work.
1139  */
1140 void __init native_smp_prepare_boot_cpu(void)
1141 {
1142         int me = smp_processor_id();
1143         switch_to_new_gdt(me);
1144         /* already set me in cpu_online_mask in boot_cpu_init() */
1145         cpumask_set_cpu(me, cpu_callout_mask);
1146         per_cpu(cpu_state, me) = CPU_ONLINE;
1147 }
1148
1149 void __init native_smp_cpus_done(unsigned int max_cpus)
1150 {
1151         pr_debug("Boot done.\n");
1152
1153         nmi_selftest();
1154         impress_friends();
1155 #ifdef CONFIG_X86_IO_APIC
1156         setup_ioapic_dest();
1157 #endif
1158         mtrr_aps_init();
1159 }
1160
1161 static int __initdata setup_possible_cpus = -1;
1162 static int __init _setup_possible_cpus(char *str)
1163 {
1164         get_option(&str, &setup_possible_cpus);
1165         return 0;
1166 }
1167 early_param("possible_cpus", _setup_possible_cpus);
1168
1169
1170 /*
1171  * cpu_possible_mask should be static, it cannot change as cpu's
1172  * are onlined, or offlined. The reason is per-cpu data-structures
1173  * are allocated by some modules at init time, and dont expect to
1174  * do this dynamically on cpu arrival/departure.
1175  * cpu_present_mask on the other hand can change dynamically.
1176  * In case when cpu_hotplug is not compiled, then we resort to current
1177  * behaviour, which is cpu_possible == cpu_present.
1178  * - Ashok Raj
1179  *
1180  * Three ways to find out the number of additional hotplug CPUs:
1181  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1182  * - The user can overwrite it with possible_cpus=NUM
1183  * - Otherwise don't reserve additional CPUs.
1184  * We do this because additional CPUs waste a lot of memory.
1185  * -AK
1186  */
1187 __init void prefill_possible_map(void)
1188 {
1189         int i, possible;
1190
1191         /* no processor from mptable or madt */
1192         if (!num_processors)
1193                 num_processors = 1;
1194
1195         i = setup_max_cpus ?: 1;
1196         if (setup_possible_cpus == -1) {
1197                 possible = num_processors;
1198 #ifdef CONFIG_HOTPLUG_CPU
1199                 if (setup_max_cpus)
1200                         possible += disabled_cpus;
1201 #else
1202                 if (possible > i)
1203                         possible = i;
1204 #endif
1205         } else
1206                 possible = setup_possible_cpus;
1207
1208         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1209
1210         /* nr_cpu_ids could be reduced via nr_cpus= */
1211         if (possible > nr_cpu_ids) {
1212                 printk(KERN_WARNING
1213                         "%d Processors exceeds NR_CPUS limit of %d\n",
1214                         possible, nr_cpu_ids);
1215                 possible = nr_cpu_ids;
1216         }
1217
1218 #ifdef CONFIG_HOTPLUG_CPU
1219         if (!setup_max_cpus)
1220 #endif
1221         if (possible > i) {
1222                 printk(KERN_WARNING
1223                         "%d Processors exceeds max_cpus limit of %u\n",
1224                         possible, setup_max_cpus);
1225                 possible = i;
1226         }
1227
1228         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1229                 possible, max_t(int, possible - num_processors, 0));
1230
1231         for (i = 0; i < possible; i++)
1232                 set_cpu_possible(i, true);
1233         for (; i < NR_CPUS; i++)
1234                 set_cpu_possible(i, false);
1235
1236         nr_cpu_ids = possible;
1237 }
1238
1239 #ifdef CONFIG_HOTPLUG_CPU
1240
1241 static void remove_siblinginfo(int cpu)
1242 {
1243         int sibling;
1244         struct cpuinfo_x86 *c = &cpu_data(cpu);
1245
1246         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1247                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1248                 /*/
1249                  * last thread sibling in this cpu core going down
1250                  */
1251                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1252                         cpu_data(sibling).booted_cores--;
1253         }
1254
1255         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1256                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1257         cpumask_clear(cpu_sibling_mask(cpu));
1258         cpumask_clear(cpu_core_mask(cpu));
1259         c->phys_proc_id = 0;
1260         c->cpu_core_id = 0;
1261         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1262 }
1263
1264 static void __ref remove_cpu_from_maps(int cpu)
1265 {
1266         set_cpu_online(cpu, false);
1267         cpumask_clear_cpu(cpu, cpu_callout_mask);
1268         cpumask_clear_cpu(cpu, cpu_callin_mask);
1269         /* was set by cpu_init() */
1270         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1271         numa_remove_cpu(cpu);
1272 }
1273
1274 void cpu_disable_common(void)
1275 {
1276         int cpu = smp_processor_id();
1277
1278         remove_siblinginfo(cpu);
1279
1280         /* It's now safe to remove this processor from the online map */
1281         lock_vector_lock();
1282         remove_cpu_from_maps(cpu);
1283         unlock_vector_lock();
1284         fixup_irqs();
1285 }
1286
1287 int native_cpu_disable(void)
1288 {
1289         int cpu = smp_processor_id();
1290
1291         /*
1292          * Perhaps use cpufreq to drop frequency, but that could go
1293          * into generic code.
1294          *
1295          * We won't take down the boot processor on i386 due to some
1296          * interrupts only being able to be serviced by the BSP.
1297          * Especially so if we're not using an IOAPIC   -zwane
1298          */
1299         if (cpu == 0)
1300                 return -EBUSY;
1301
1302         clear_local_APIC();
1303
1304         cpu_disable_common();
1305         return 0;
1306 }
1307
1308 void native_cpu_die(unsigned int cpu)
1309 {
1310         /* We don't do anything here: idle task is faking death itself. */
1311         unsigned int i;
1312
1313         for (i = 0; i < 10; i++) {
1314                 /* They ack this in play_dead by setting CPU_DEAD */
1315                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1316                         if (system_state == SYSTEM_RUNNING)
1317                                 pr_info("CPU %u is now offline\n", cpu);
1318
1319                         if (1 == num_online_cpus())
1320                                 alternatives_smp_switch(0);
1321                         return;
1322                 }
1323                 msleep(100);
1324         }
1325         pr_err("CPU %u didn't die...\n", cpu);
1326 }
1327
1328 void play_dead_common(void)
1329 {
1330         idle_task_exit();
1331         reset_lazy_tlbstate();
1332         amd_e400_remove_cpu(raw_smp_processor_id());
1333
1334         mb();
1335         /* Ack it */
1336         __this_cpu_write(cpu_state, CPU_DEAD);
1337
1338         /*
1339          * With physical CPU hotplug, we should halt the cpu
1340          */
1341         local_irq_disable();
1342 }
1343
1344 /*
1345  * We need to flush the caches before going to sleep, lest we have
1346  * dirty data in our caches when we come back up.
1347  */
1348 static inline void mwait_play_dead(void)
1349 {
1350         unsigned int eax, ebx, ecx, edx;
1351         unsigned int highest_cstate = 0;
1352         unsigned int highest_subcstate = 0;
1353         int i;
1354         void *mwait_ptr;
1355         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1356
1357         if (!(this_cpu_has(X86_FEATURE_MWAIT) && mwait_usable(c)))
1358                 return;
1359         if (!this_cpu_has(X86_FEATURE_CLFLSH))
1360                 return;
1361         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1362                 return;
1363
1364         eax = CPUID_MWAIT_LEAF;
1365         ecx = 0;
1366         native_cpuid(&eax, &ebx, &ecx, &edx);
1367
1368         /*
1369          * eax will be 0 if EDX enumeration is not valid.
1370          * Initialized below to cstate, sub_cstate value when EDX is valid.
1371          */
1372         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1373                 eax = 0;
1374         } else {
1375                 edx >>= MWAIT_SUBSTATE_SIZE;
1376                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1377                         if (edx & MWAIT_SUBSTATE_MASK) {
1378                                 highest_cstate = i;
1379                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1380                         }
1381                 }
1382                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1383                         (highest_subcstate - 1);
1384         }
1385
1386         /*
1387          * This should be a memory location in a cache line which is
1388          * unlikely to be touched by other processors.  The actual
1389          * content is immaterial as it is not actually modified in any way.
1390          */
1391         mwait_ptr = &current_thread_info()->flags;
1392
1393         wbinvd();
1394
1395         while (1) {
1396                 /*
1397                  * The CLFLUSH is a workaround for erratum AAI65 for
1398                  * the Xeon 7400 series.  It's not clear it is actually
1399                  * needed, but it should be harmless in either case.
1400                  * The WBINVD is insufficient due to the spurious-wakeup
1401                  * case where we return around the loop.
1402                  */
1403                 clflush(mwait_ptr);
1404                 __monitor(mwait_ptr, 0, 0);
1405                 mb();
1406                 __mwait(eax, 0);
1407         }
1408 }
1409
1410 static inline void hlt_play_dead(void)
1411 {
1412         if (__this_cpu_read(cpu_info.x86) >= 4)
1413                 wbinvd();
1414
1415         while (1) {
1416                 native_halt();
1417         }
1418 }
1419
1420 void native_play_dead(void)
1421 {
1422         play_dead_common();
1423         tboot_shutdown(TB_SHUTDOWN_WFS);
1424
1425         mwait_play_dead();      /* Only returns on failure */
1426         if (cpuidle_play_dead())
1427                 hlt_play_dead();
1428 }
1429
1430 #else /* ... !CONFIG_HOTPLUG_CPU */
1431 int native_cpu_disable(void)
1432 {
1433         return -ENOSYS;
1434 }
1435
1436 void native_cpu_die(unsigned int cpu)
1437 {
1438         /* We said "no" in __cpu_disable */
1439         BUG();
1440 }
1441
1442 void native_play_dead(void)
1443 {
1444         BUG();
1445 }
1446
1447 #endif