arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affilates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #ifndef __KERNEL__
  24 #include <stdio.h>
  25 #include <stdint.h>
  26 #include <public/xen.h>
  27 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
  28 #else
  29 #include <linux/kvm_host.h>
  30 #include "kvm_cache_regs.h"
  31 #define DPRINTF(x...) do {} while (0)
  32 #endif
  33 #include <linux/module.h>
  34 #include <asm/kvm_emulate.h>
  35
  36 #include "x86.h"
  37 #include "tss.h"
  38
  39 /*
  40  * Opcode effective-address decode tables.
  41  * Note that we only emulate instructions that have at least one memory
  42  * operand (excluding implicit stack references). We assume that stack
  43  * references and instruction fetches will never occur in special memory
  44  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  45  * not be handled.
  46  */
  47
  48 /* Operand sizes: 8-bit operands or specified/overridden size. */
  49 #define ByteOp      (1<<16)     /* 8-bit operands. */
  50 /* Destination operand type. */
  51 #define ImplicitOps (1<<17)     /* Implicit in opcode. No generic decode. */
  52 #define DstReg      (2<<17)     /* Register operand. */
  53 #define DstMem      (3<<17)     /* Memory operand. */
  54 #define DstAcc      (4<<17)     /* Destination Accumulator */
  55 #define DstDI       (5<<17)     /* Destination is in ES:(E)DI */
  56 #define DstMem64    (6<<17)     /* 64bit memory operand */
  57 #define DstMask     (7<<17)
  58 /* Source operand type. */
  59 #define SrcNone     (0<<4)      /* No source operand. */
  60 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
  61 #define SrcReg      (1<<4)      /* Register operand. */
  62 #define SrcMem      (2<<4)      /* Memory operand. */
  63 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
  64 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
  65 #define SrcImm      (5<<4)      /* Immediate operand. */
  66 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
  67 #define SrcOne      (7<<4)      /* Implied '1' */
  68 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
  69 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
  70 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
  71 #define SrcImmFAddr (0xb<<4)    /* Source is immediate far address */
  72 #define SrcMemFAddr (0xc<<4)    /* Source is far address in memory */
  73 #define SrcAcc      (0xd<<4)    /* Source Accumulator */
  74 #define SrcMask     (0xf<<4)
  75 /* Generic ModRM decode. */
  76 #define ModRM       (1<<8)
  77 /* Destination is only written; never read. */
  78 #define Mov         (1<<9)
  79 #define BitOp       (1<<10)
  80 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
  81 #define String      (1<<12)     /* String instruction (rep capable) */
  82 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
  83 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
  84 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
  85 #define GroupMask   0x0f        /* Group number stored in bits 0:3 */
  86 /* Misc flags */
  87 #define Undefined   (1<<25) /* No Such Instruction */
  88 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
  89 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
  90 #define No64        (1<<28)
  91 /* Source 2 operand type */
  92 #define Src2None    (0<<29)
  93 #define Src2CL      (1<<29)
  94 #define Src2ImmByte (2<<29)
  95 #define Src2One     (3<<29)
  96 #define Src2Mask    (7<<29)
  97
  98 #define X2(x) x, x
  99 #define X3(x) X2(x), x
 100 #define X4(x) X2(x), X2(x)
 101 #define X5(x) X4(x), x
 102 #define X6(x) X4(x), X2(x)
 103 #define X7(x) X4(x), X3(x)
 104 #define X8(x) X4(x), X4(x)
 105 #define X16(x) X8(x), X8(x)
 106
 107 enum {
 108         NoGrp, Group1A, Group3, Group4, Group5, Group7, Group8, Group9,
 109 };
 110
 111 struct opcode {
 112         u32 flags;
 113         union {
 114                 struct opcode *group;
 115                 struct group_dual *gdual;
 116         } u;
 117 };
 118
 119 struct group_dual {
 120         struct opcode mod012[8];
 121         struct opcode mod3[8];
 122 };
 123
 124 #define D(_y) { .flags = (_y) }
 125 #define N    D(0)
 126 #define G(_f, _g) { .flags = ((_f) | Group), .u.group = (_g) }
 127 #define GD(_f, _g) { .flags = ((_f) | Group | GroupDual), .u.gdual = (_g) }
 128
 129 static struct opcode group1[] = {
 130         X7(D(Lock)), N
 131 };
 132
 133 static struct opcode group_table[] = {
 134         [Group1A*8] =
 135         D(DstMem | SrcNone | ModRM | Mov | Stack), N, N, N, N, N, N, N,
 136         [Group3*8] =
 137         D(DstMem | SrcImm | ModRM), D(DstMem | SrcImm | ModRM),
 138         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
 139         X4(D(Undefined)),
 140         [Group4*8] =
 141         D(ByteOp | DstMem | SrcNone | ModRM | Lock), D(ByteOp | DstMem | SrcNone | ModRM | Lock),
 142         N, N, N, N, N, N,
 143         [Group5*8] =
 144         D(DstMem | SrcNone | ModRM | Lock), D(DstMem | SrcNone | ModRM | Lock),
 145         D(SrcMem | ModRM | Stack), N,
 146         D(SrcMem | ModRM | Stack), D(SrcMemFAddr | ModRM | ImplicitOps),
 147         D(SrcMem | ModRM | Stack), N,
 148         [Group7*8] =
 149         N, N, D(ModRM | SrcMem | Priv), D(ModRM | SrcMem | Priv),
 150         D(SrcNone | ModRM | DstMem | Mov), N,
 151         D(SrcMem16 | ModRM | Mov | Priv), D(SrcMem | ModRM | ByteOp | Priv),
 152         [Group8*8] =
 153         N, N, N, N,
 154         D(DstMem | SrcImmByte | ModRM), D(DstMem | SrcImmByte | ModRM | Lock),
 155         D(DstMem | SrcImmByte | ModRM | Lock), D(DstMem | SrcImmByte | ModRM | Lock),
 156         [Group9*8] =
 157         N, D(DstMem64 | ModRM | Lock), N, N, N, N, N, N,
 158 };
 159
 160 static struct opcode group2_table[] = {
 161         [Group7*8] =
 162         D(SrcNone | ModRM | Priv), N, N, D(SrcNone | ModRM | Priv),
 163         D(SrcNone | ModRM | DstMem | Mov), N,
 164         D(SrcMem16 | ModRM | Mov | Priv), N,
 165         [Group9*8] =
 166         N, N, N, N, N, N, N, N,
 167 };
 168
 169 static struct opcode opcode_table[256] = {
 170         /* 0x00 - 0x07 */
 171         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 172         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 173         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 174         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 175         /* 0x08 - 0x0F */
 176         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 177         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 178         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 179         D(ImplicitOps | Stack | No64), N,
 180         /* 0x10 - 0x17 */
 181         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 182         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 183         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 184         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 185         /* 0x18 - 0x1F */
 186         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 187         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 188         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 189         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 190         /* 0x20 - 0x27 */
 191         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 192         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 193         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 194         /* 0x28 - 0x2F */
 195         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 196         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 197         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 198         /* 0x30 - 0x37 */
 199         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 200         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 201         D(ByteOp | DstAcc | SrcImmByte), D(DstAcc | SrcImm), N, N,
 202         /* 0x38 - 0x3F */
 203         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
 204         D(ByteOp | DstReg | SrcMem | ModRM), D(DstReg | SrcMem | ModRM),
 205         D(ByteOp | DstAcc | SrcImm), D(DstAcc | SrcImm),
 206         N, N,
 207         /* 0x40 - 0x4F */
 208         X16(D(DstReg)),
 209         /* 0x50 - 0x57 */
 210         X8(D(SrcReg | Stack)),
 211         /* 0x58 - 0x5F */
 212         X8(D(DstReg | Stack)),
 213         /* 0x60 - 0x67 */
 214         D(ImplicitOps | Stack | No64), D(ImplicitOps | Stack | No64),
 215         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
 216         N, N, N, N,
 217         /* 0x68 - 0x6F */
 218         D(SrcImm | Mov | Stack), N, D(SrcImmByte | Mov | Stack), N,
 219         D(DstDI | ByteOp | Mov | String), D(DstDI | Mov | String), /* insb, insw/insd */
 220         D(SrcSI | ByteOp | ImplicitOps | String), D(SrcSI | ImplicitOps | String), /* outsb, outsw/outsd */
 221         /* 0x70 - 0x7F */
 222         X16(D(SrcImmByte)),
 223         /* 0x80 - 0x87 */
 224         G(ByteOp | DstMem | SrcImm | ModRM | Group, group1),
 225         G(DstMem | SrcImm | ModRM | Group, group1),
 226         G(ByteOp | DstMem | SrcImm | ModRM | No64 | Group, group1),
 227         G(DstMem | SrcImmByte | ModRM | Group, group1),
 228         D(ByteOp | DstMem | SrcReg | ModRM), D(DstMem | SrcReg | ModRM),
 229         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 230         /* 0x88 - 0x8F */
 231         D(ByteOp | DstMem | SrcReg | ModRM | Mov), D(DstMem | SrcReg | ModRM | Mov),
 232         D(ByteOp | DstReg | SrcMem | ModRM | Mov), D(DstReg | SrcMem | ModRM | Mov),
 233         D(DstMem | SrcNone | ModRM | Mov), D(ModRM | DstReg),
 234         D(ImplicitOps | SrcMem16 | ModRM), D(Group | Group1A),
 235         /* 0x90 - 0x97 */
 236         D(DstReg), D(DstReg), D(DstReg), D(DstReg),     D(DstReg), D(DstReg), D(DstReg), D(DstReg),
 237         /* 0x98 - 0x9F */
 238         N, N, D(SrcImmFAddr | No64), N,
 239         D(ImplicitOps | Stack), D(ImplicitOps | Stack), N, N,
 240         /* 0xA0 - 0xA7 */
 241         D(ByteOp | DstAcc | SrcMem | Mov | MemAbs), D(DstAcc | SrcMem | Mov | MemAbs),
 242         D(ByteOp | DstMem | SrcAcc | Mov | MemAbs), D(DstMem | SrcAcc | Mov | MemAbs),
 243         D(ByteOp | SrcSI | DstDI | Mov | String), D(SrcSI | DstDI | Mov | String),
 244         D(ByteOp | SrcSI | DstDI | String), D(SrcSI | DstDI | String),
 245         /* 0xA8 - 0xAF */
 246         D(DstAcc | SrcImmByte | ByteOp), D(DstAcc | SrcImm), D(ByteOp | DstDI | Mov | String), D(DstDI | Mov | String),
 247         D(ByteOp | SrcSI | DstAcc | Mov | String), D(SrcSI | DstAcc | Mov | String),
 248         D(ByteOp | DstDI | String), D(DstDI | String),
 249         /* 0xB0 - 0xB7 */
 250         X8(D(ByteOp | DstReg | SrcImm | Mov)),
 251         /* 0xB8 - 0xBF */
 252         X8(D(DstReg | SrcImm | Mov)),
 253         /* 0xC0 - 0xC7 */
 254         D(ByteOp | DstMem | SrcImm | ModRM), D(DstMem | SrcImmByte | ModRM),
 255         N, D(ImplicitOps | Stack), N, N,
 256         D(ByteOp | DstMem | SrcImm | ModRM | Mov), D(DstMem | SrcImm | ModRM | Mov),
 257         /* 0xC8 - 0xCF */
 258         N, N, N, D(ImplicitOps | Stack),
 259         D(ImplicitOps), D(SrcImmByte), D(ImplicitOps | No64), D(ImplicitOps),
 260         /* 0xD0 - 0xD7 */
 261         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
 262         D(ByteOp | DstMem | SrcImplicit | ModRM), D(DstMem | SrcImplicit | ModRM),
 263         N, N, N, N,
 264         /* 0xD8 - 0xDF */
 265         N, N, N, N, N, N, N, N,
 266         /* 0xE0 - 0xE7 */
 267         N, N, N, N,
 268         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
 269         D(ByteOp | SrcImmUByte | DstAcc), D(SrcImmUByte | DstAcc),
 270         /* 0xE8 - 0xEF */
 271         D(SrcImm | Stack), D(SrcImm | ImplicitOps),
 272         D(SrcImmFAddr | No64), D(SrcImmByte | ImplicitOps),
 273         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
 274         D(SrcNone | ByteOp | DstAcc), D(SrcNone | DstAcc),
 275         /* 0xF0 - 0xF7 */
 276         N, N, N, N,
 277         D(ImplicitOps | Priv), D(ImplicitOps), D(ByteOp | Group | Group3), D(Group | Group3),
 278         /* 0xF8 - 0xFF */
 279         D(ImplicitOps), N, D(ImplicitOps), D(ImplicitOps),
 280         D(ImplicitOps), D(ImplicitOps), D(Group | Group4), D(Group | Group5),
 281 };
 282
 283 static struct opcode twobyte_table[256] = {
 284         /* 0x00 - 0x0F */
 285         N, D(Group | GroupDual | Group7), N, N,
 286         N, D(ImplicitOps), D(ImplicitOps | Priv), N,
 287         D(ImplicitOps | Priv), D(ImplicitOps | Priv), N, N,
 288         N, D(ImplicitOps | ModRM), N, N,
 289         /* 0x10 - 0x1F */
 290         N, N, N, N, N, N, N, N, D(ImplicitOps | ModRM), N, N, N, N, N, N, N,
 291         /* 0x20 - 0x2F */
 292         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
 293         D(ModRM | ImplicitOps | Priv), D(ModRM | Priv),
 294         N, N, N, N,
 295         N, N, N, N, N, N, N, N,
 296         /* 0x30 - 0x3F */
 297         D(ImplicitOps | Priv), N, D(ImplicitOps | Priv), N,
 298         D(ImplicitOps), D(ImplicitOps | Priv), N, N,
 299         N, N, N, N, N, N, N, N,
 300         /* 0x40 - 0x4F */
 301         X16(D(DstReg | SrcMem | ModRM | Mov)),
 302         /* 0x50 - 0x5F */
 303         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 304         /* 0x60 - 0x6F */
 305         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 306         /* 0x70 - 0x7F */
 307         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 308         /* 0x80 - 0x8F */
 309         X16(D(SrcImm)),
 310         /* 0x90 - 0x9F */
 311         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 312         /* 0xA0 - 0xA7 */
 313         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
 314         N, D(DstMem | SrcReg | ModRM | BitOp),
 315         D(DstMem | SrcReg | Src2ImmByte | ModRM),
 316         D(DstMem | SrcReg | Src2CL | ModRM), N, N,
 317         /* 0xA8 - 0xAF */
 318         D(ImplicitOps | Stack), D(ImplicitOps | Stack),
 319         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
 320         D(DstMem | SrcReg | Src2ImmByte | ModRM),
 321         D(DstMem | SrcReg | Src2CL | ModRM),
 322         D(ModRM), N,
 323         /* 0xB0 - 0xB7 */
 324         D(ByteOp | DstMem | SrcReg | ModRM | Lock), D(DstMem | SrcReg | ModRM | Lock),
 325         N, D(DstMem | SrcReg | ModRM | BitOp | Lock),
 326         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
 327             D(DstReg | SrcMem16 | ModRM | Mov),
 328         /* 0xB8 - 0xBF */
 329         N, N,
 330         D(Group | Group8), D(DstMem | SrcReg | ModRM | BitOp | Lock),
 331         N, N, D(ByteOp | DstReg | SrcMem | ModRM | Mov),
 332             D(DstReg | SrcMem16 | ModRM | Mov),
 333         /* 0xC0 - 0xCF */
 334         N, N, N, D(DstMem | SrcReg | ModRM | Mov),
 335         N, N, N, D(Group | GroupDual | Group9),
 336         N, N, N, N, N, N, N, N,
 337         /* 0xD0 - 0xDF */
 338         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 339         /* 0xE0 - 0xEF */
 340         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
 341         /* 0xF0 - 0xFF */
 342         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
 343 };
 344
 345 #undef D
 346 #undef N
 347 #undef G
 348 #undef GD
 349
 350 /* EFLAGS bit definitions. */
 351 #define EFLG_ID (1<<21)
 352 #define EFLG_VIP (1<<20)
 353 #define EFLG_VIF (1<<19)
 354 #define EFLG_AC (1<<18)
 355 #define EFLG_VM (1<<17)
 356 #define EFLG_RF (1<<16)
 357 #define EFLG_IOPL (3<<12)
 358 #define EFLG_NT (1<<14)
 359 #define EFLG_OF (1<<11)
 360 #define EFLG_DF (1<<10)
 361 #define EFLG_IF (1<<9)
 362 #define EFLG_TF (1<<8)
 363 #define EFLG_SF (1<<7)
 364 #define EFLG_ZF (1<<6)
 365 #define EFLG_AF (1<<4)
 366 #define EFLG_PF (1<<2)
 367 #define EFLG_CF (1<<0)
 368
 369 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 370 #define EFLG_RESERVED_ONE_MASK 2
 371
 372 /*
 373  * Instruction emulation:
 374  * Most instructions are emulated directly via a fragment of inline assembly
 375  * code. This allows us to save/restore EFLAGS and thus very easily pick up
 376  * any modified flags.
 377  */
 378
 379 #if defined(CONFIG_X86_64)
 380 #define _LO32 "k"               /* force 32-bit operand */
 381 #define _STK  "%%rsp"           /* stack pointer */
 382 #elif defined(__i386__)
 383 #define _LO32 ""                /* force 32-bit operand */
 384 #define _STK  "%%esp"           /* stack pointer */
 385 #endif
 386
 387 /*
 388  * These EFLAGS bits are restored from saved value during emulation, and
 389  * any changes are written back to the saved value after emulation.
 390  */
 391 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 392
 393 /* Before executing instruction: restore necessary bits in EFLAGS. */
 394 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
 395         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
 396         "movl %"_sav",%"_LO32 _tmp"; "                                  \
 397         "push %"_tmp"; "                                                \
 398         "push %"_tmp"; "                                                \
 399         "movl %"_msk",%"_LO32 _tmp"; "                                  \
 400         "andl %"_LO32 _tmp",("_STK"); "                                 \
 401         "pushf; "                                                       \
 402         "notl %"_LO32 _tmp"; "                                          \
 403         "andl %"_LO32 _tmp",("_STK"); "                                 \
 404         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
 405         "pop  %"_tmp"; "                                                \
 406         "orl  %"_LO32 _tmp",("_STK"); "                                 \
 407         "popf; "                                                        \
 408         "pop  %"_sav"; "
 409
 410 /* After executing instruction: write-back necessary bits in EFLAGS. */
 411 #define _POST_EFLAGS(_sav, _msk, _tmp) \
 412         /* _sav |= EFLAGS & _msk; */            \
 413         "pushf; "                               \
 414         "pop  %"_tmp"; "                        \
 415         "andl %"_msk",%"_LO32 _tmp"; "          \
 416         "orl  %"_LO32 _tmp",%"_sav"; "
 417
 418 #ifdef CONFIG_X86_64
 419 #define ON64(x) x
 420 #else
 421 #define ON64(x)
 422 #endif
 423
 424 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
 425         do {                                                            \
 426                 __asm__ __volatile__ (                                  \
 427                         _PRE_EFLAGS("0", "4", "2")                      \
 428                         _op _suffix " %"_x"3,%1; "                      \
 429                         _POST_EFLAGS("0", "4", "2")                     \
 430                         : "=m" (_eflags), "=m" ((_dst).val),            \
 431                           "=&r" (_tmp)                                  \
 432                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
 433         } while (0)
 434
 435
 436 /* Raw emulation: instruction has two explicit operands. */
 437 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
 438         do {                                                            \
 439                 unsigned long _tmp;                                     \
 440                                                                         \
 441                 switch ((_dst).bytes) {                                 \
 442                 case 2:                                                 \
 443                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
 444                         break;                                          \
 445                 case 4:                                                 \
 446                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
 447                         break;                                          \
 448                 case 8:                                                 \
 449                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
 450                         break;                                          \
 451                 }                                                       \
 452         } while (0)
 453
 454 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
 455         do {                                                                 \
 456                 unsigned long _tmp;                                          \
 457                 switch ((_dst).bytes) {                                      \
 458                 case 1:                                                      \
 459                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
 460                         break;                                               \
 461                 default:                                                     \
 462                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
 463                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
 464                         break;                                               \
 465                 }                                                            \
 466         } while (0)
 467
 468 /* Source operand is byte-sized and may be restricted to just %cl. */
 469 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
 470         __emulate_2op(_op, _src, _dst, _eflags,                         \
 471                       "b", "c", "b", "c", "b", "c", "b", "c")
 472
 473 /* Source operand is byte, word, long or quad sized. */
 474 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
 475         __emulate_2op(_op, _src, _dst, _eflags,                         \
 476                       "b", "q", "w", "r", _LO32, "r", "", "r")
 477
 478 /* Source operand is word, long or quad sized. */
 479 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
 480         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
 481                              "w", "r", _LO32, "r", "", "r")
 482
 483 /* Instruction has three operands and one operand is stored in ECX register */
 484 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
 485         do {                                                                    \
 486                 unsigned long _tmp;                                             \
 487                 _type _clv  = (_cl).val;                                        \
 488                 _type _srcv = (_src).val;                                       \
 489                 _type _dstv = (_dst).val;                                       \
 490                                                                                 \
 491                 __asm__ __volatile__ (                                          \
 492                         _PRE_EFLAGS("0", "5", "2")                              \
 493                         _op _suffix " %4,%1 \n"                                 \
 494                         _POST_EFLAGS("0", "5", "2")                             \
 495                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
 496                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
 497                         );                                                      \
 498                                                                                 \
 499                 (_cl).val  = (unsigned long) _clv;                              \
 500                 (_src).val = (unsigned long) _srcv;                             \
 501                 (_dst).val = (unsigned long) _dstv;                             \
 502         } while (0)
 503
 504 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
 505         do {                                                                    \
 506                 switch ((_dst).bytes) {                                         \
 507                 case 2:                                                         \
 508                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 509                                                 "w", unsigned short);           \
 510                         break;                                                  \
 511                 case 4:                                                         \
 512                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
 513                                                 "l", unsigned int);             \
 514                         break;                                                  \
 515                 case 8:                                                         \
 516                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
 517                                                 "q", unsigned long));           \
 518                         break;                                                  \
 519                 }                                                               \
 520         } while (0)
 521
 522 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
 523         do {                                                            \
 524                 unsigned long _tmp;                                     \
 525                                                                         \
 526                 __asm__ __volatile__ (                                  \
 527                         _PRE_EFLAGS("0", "3", "2")                      \
 528                         _op _suffix " %1; "                             \
 529                         _POST_EFLAGS("0", "3", "2")                     \
 530                         : "=m" (_eflags), "+m" ((_dst).val),            \
 531                           "=&r" (_tmp)                                  \
 532                         : "i" (EFLAGS_MASK));                           \
 533         } while (0)
 534
 535 /* Instruction has only one explicit operand (no source operand). */
 536 #define emulate_1op(_op, _dst, _eflags)                                    \
 537         do {                                                            \
 538                 switch ((_dst).bytes) {                                 \
 539                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
 540                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
 541                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
 542                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
 543                 }                                                       \
 544         } while (0)
 545
 546 /* Fetch next part of the instruction being emulated. */
 547 #define insn_fetch(_type, _size, _eip)                                  \
 548 ({      unsigned long _x;                                               \
 549         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
 550         if (rc != X86EMUL_CONTINUE)                                     \
 551                 goto done;                                              \
 552         (_eip) += (_size);                                              \
 553         (_type)_x;                                                      \
 554 })
 555
 556 #define insn_fetch_arr(_arr, _size, _eip)                                \
 557 ({      rc = do_insn_fetch(ctxt, ops, (_eip), _arr, (_size));           \
 558         if (rc != X86EMUL_CONTINUE)                                     \
 559                 goto done;                                              \
 560         (_eip) += (_size);                                              \
 561 })
 562
 563 static inline unsigned long ad_mask(struct decode_cache *c)
 564 {
 565         return (1UL << (c->ad_bytes << 3)) - 1;
 566 }
 567
 568 /* Access/update address held in a register, based on addressing mode. */
 569 static inline unsigned long
 570 address_mask(struct decode_cache *c, unsigned long reg)
 571 {
 572         if (c->ad_bytes == sizeof(unsigned long))
 573                 return reg;
 574         else
 575                 return reg & ad_mask(c);
 576 }
 577
 578 static inline unsigned long
 579 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
 580 {
 581         return base + address_mask(c, reg);
 582 }
 583
 584 static inline void
 585 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
 586 {
 587         if (c->ad_bytes == sizeof(unsigned long))
 588                 *reg += inc;
 589         else
 590                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
 591 }
 592
 593 static inline void jmp_rel(struct decode_cache *c, int rel)
 594 {
 595         register_address_increment(c, &c->eip, rel);
 596 }
 597
 598 static void set_seg_override(struct decode_cache *c, int seg)
 599 {
 600         c->has_seg_override = true;
 601         c->seg_override = seg;
 602 }
 603
 604 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt,
 605                               struct x86_emulate_ops *ops, int seg)
 606 {
 607         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 608                 return 0;
 609
 610         return ops->get_cached_segment_base(seg, ctxt->vcpu);
 611 }
 612
 613 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
 614                                        struct x86_emulate_ops *ops,
 615                                        struct decode_cache *c)
 616 {
 617         if (!c->has_seg_override)
 618                 return 0;
 619
 620         return seg_base(ctxt, ops, c->seg_override);
 621 }
 622
 623 static unsigned long es_base(struct x86_emulate_ctxt *ctxt,
 624                              struct x86_emulate_ops *ops)
 625 {
 626         return seg_base(ctxt, ops, VCPU_SREG_ES);
 627 }
 628
 629 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt,
 630                              struct x86_emulate_ops *ops)
 631 {
 632         return seg_base(ctxt, ops, VCPU_SREG_SS);
 633 }
 634
 635 static void emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 636                                       u32 error, bool valid)
 637 {
 638         ctxt->exception = vec;
 639         ctxt->error_code = error;
 640         ctxt->error_code_valid = valid;
 641         ctxt->restart = false;
 642 }
 643
 644 static void emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 645 {
 646         emulate_exception(ctxt, GP_VECTOR, err, true);
 647 }
 648
 649 static void emulate_pf(struct x86_emulate_ctxt *ctxt, unsigned long addr,
 650                        int err)
 651 {
 652         ctxt->cr2 = addr;
 653         emulate_exception(ctxt, PF_VECTOR, err, true);
 654 }
 655
 656 static void emulate_ud(struct x86_emulate_ctxt *ctxt)
 657 {
 658         emulate_exception(ctxt, UD_VECTOR, 0, false);
 659 }
 660
 661 static void emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 662 {
 663         emulate_exception(ctxt, TS_VECTOR, err, true);
 664 }
 665
 666 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
 667                               struct x86_emulate_ops *ops,
 668                               unsigned long eip, u8 *dest)
 669 {
 670         struct fetch_cache *fc = &ctxt->decode.fetch;
 671         int rc;
 672         int size, cur_size;
 673
 674         if (eip == fc->end) {
 675                 cur_size = fc->end - fc->start;
 676                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
 677                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
 678                                 size, ctxt->vcpu, NULL);
 679                 if (rc != X86EMUL_CONTINUE)
 680                         return rc;
 681                 fc->end += size;
 682         }
 683         *dest = fc->data[eip - fc->start];
 684         return X86EMUL_CONTINUE;
 685 }
 686
 687 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
 688                          struct x86_emulate_ops *ops,
 689                          unsigned long eip, void *dest, unsigned size)
 690 {
 691         int rc;
 692
 693         /* x86 instructions are limited to 15 bytes. */
 694         if (eip + size - ctxt->eip > 15)
 695                 return X86EMUL_UNHANDLEABLE;
 696         while (size--) {
 697                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
 698                 if (rc != X86EMUL_CONTINUE)
 699                         return rc;
 700         }
 701         return X86EMUL_CONTINUE;
 702 }
 703
 704 /*
 705  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 706  * pointer into the block that addresses the relevant register.
 707  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 708  */
 709 static void *decode_register(u8 modrm_reg, unsigned long *regs,
 710                              int highbyte_regs)
 711 {
 712         void *p;
 713
 714         p = &regs[modrm_reg];
 715         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 716                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
 717         return p;
 718 }
 719
 720 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 721                            struct x86_emulate_ops *ops,
 722                            void *ptr,
 723                            u16 *size, unsigned long *address, int op_bytes)
 724 {
 725         int rc;
 726
 727         if (op_bytes == 2)
 728                 op_bytes = 3;
 729         *address = 0;
 730         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
 731                            ctxt->vcpu, NULL);
 732         if (rc != X86EMUL_CONTINUE)
 733                 return rc;
 734         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
 735                            ctxt->vcpu, NULL);
 736         return rc;
 737 }
 738
 739 static int test_cc(unsigned int condition, unsigned int flags)
 740 {
 741         int rc = 0;
 742
 743         switch ((condition & 15) >> 1) {
 744         case 0: /* o */
 745                 rc |= (flags & EFLG_OF);
 746                 break;
 747         case 1: /* b/c/nae */
 748                 rc |= (flags & EFLG_CF);
 749                 break;
 750         case 2: /* z/e */
 751                 rc |= (flags & EFLG_ZF);
 752                 break;
 753         case 3: /* be/na */
 754                 rc |= (flags & (EFLG_CF|EFLG_ZF));
 755                 break;
 756         case 4: /* s */
 757                 rc |= (flags & EFLG_SF);
 758                 break;
 759         case 5: /* p/pe */
 760                 rc |= (flags & EFLG_PF);
 761                 break;
 762         case 7: /* le/ng */
 763                 rc |= (flags & EFLG_ZF);
 764                 /* fall through */
 765         case 6: /* l/nge */
 766                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
 767                 break;
 768         }
 769
 770         /* Odd condition identifiers (lsb == 1) have inverted sense. */
 771         return (!!rc ^ (condition & 1));
 772 }
 773
 774 static void decode_register_operand(struct operand *op,
 775                                     struct decode_cache *c,
 776                                     int inhibit_bytereg)
 777 {
 778         unsigned reg = c->modrm_reg;
 779         int highbyte_regs = c->rex_prefix == 0;
 780
 781         if (!(c->d & ModRM))
 782                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
 783         op->type = OP_REG;
 784         if ((c->d & ByteOp) && !inhibit_bytereg) {
 785                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
 786                 op->val = *(u8 *)op->ptr;
 787                 op->bytes = 1;
 788         } else {
 789                 op->ptr = decode_register(reg, c->regs, 0);
 790                 op->bytes = c->op_bytes;
 791                 switch (op->bytes) {
 792                 case 2:
 793                         op->val = *(u16 *)op->ptr;
 794                         break;
 795                 case 4:
 796                         op->val = *(u32 *)op->ptr;
 797                         break;
 798                 case 8:
 799                         op->val = *(u64 *) op->ptr;
 800                         break;
 801                 }
 802         }
 803         op->orig_val = op->val;
 804 }
 805
 806 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
 807                         struct x86_emulate_ops *ops)
 808 {
 809         struct decode_cache *c = &ctxt->decode;
 810         u8 sib;
 811         int index_reg = 0, base_reg = 0, scale;
 812         int rc = X86EMUL_CONTINUE;
 813
 814         if (c->rex_prefix) {
 815                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
 816                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
 817                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
 818         }
 819
 820         c->modrm = insn_fetch(u8, 1, c->eip);
 821         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
 822         c->modrm_reg |= (c->modrm & 0x38) >> 3;
 823         c->modrm_rm |= (c->modrm & 0x07);
 824         c->modrm_ea = 0;
 825         c->use_modrm_ea = 1;
 826
 827         if (c->modrm_mod == 3) {
 828                 c->modrm_ptr = decode_register(c->modrm_rm,
 829                                                c->regs, c->d & ByteOp);
 830                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
 831                 return rc;
 832         }
 833
 834         if (c->ad_bytes == 2) {
 835                 unsigned bx = c->regs[VCPU_REGS_RBX];
 836                 unsigned bp = c->regs[VCPU_REGS_RBP];
 837                 unsigned si = c->regs[VCPU_REGS_RSI];
 838                 unsigned di = c->regs[VCPU_REGS_RDI];
 839
 840                 /* 16-bit ModR/M decode. */
 841                 switch (c->modrm_mod) {
 842                 case 0:
 843                         if (c->modrm_rm == 6)
 844                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
 845                         break;
 846                 case 1:
 847                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 848                         break;
 849                 case 2:
 850                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
 851                         break;
 852                 }
 853                 switch (c->modrm_rm) {
 854                 case 0:
 855                         c->modrm_ea += bx + si;
 856                         break;
 857                 case 1:
 858                         c->modrm_ea += bx + di;
 859                         break;
 860                 case 2:
 861                         c->modrm_ea += bp + si;
 862                         break;
 863                 case 3:
 864                         c->modrm_ea += bp + di;
 865                         break;
 866                 case 4:
 867                         c->modrm_ea += si;
 868                         break;
 869                 case 5:
 870                         c->modrm_ea += di;
 871                         break;
 872                 case 6:
 873                         if (c->modrm_mod != 0)
 874                                 c->modrm_ea += bp;
 875                         break;
 876                 case 7:
 877                         c->modrm_ea += bx;
 878                         break;
 879                 }
 880                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
 881                     (c->modrm_rm == 6 && c->modrm_mod != 0))
 882                         if (!c->has_seg_override)
 883                                 set_seg_override(c, VCPU_SREG_SS);
 884                 c->modrm_ea = (u16)c->modrm_ea;
 885         } else {
 886                 /* 32/64-bit ModR/M decode. */
 887                 if ((c->modrm_rm & 7) == 4) {
 888                         sib = insn_fetch(u8, 1, c->eip);
 889                         index_reg |= (sib >> 3) & 7;
 890                         base_reg |= sib & 7;
 891                         scale = sib >> 6;
 892
 893                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
 894                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 895                         else
 896                                 c->modrm_ea += c->regs[base_reg];
 897                         if (index_reg != 4)
 898                                 c->modrm_ea += c->regs[index_reg] << scale;
 899                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
 900                         if (ctxt->mode == X86EMUL_MODE_PROT64)
 901                                 c->rip_relative = 1;
 902                 } else
 903                         c->modrm_ea += c->regs[c->modrm_rm];
 904                 switch (c->modrm_mod) {
 905                 case 0:
 906                         if (c->modrm_rm == 5)
 907                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
 908                         break;
 909                 case 1:
 910                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
 911                         break;
 912                 case 2:
 913                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
 914                         break;
 915                 }
 916         }
 917 done:
 918         return rc;
 919 }
 920
 921 static int decode_abs(struct x86_emulate_ctxt *ctxt,
 922                       struct x86_emulate_ops *ops)
 923 {
 924         struct decode_cache *c = &ctxt->decode;
 925         int rc = X86EMUL_CONTINUE;
 926
 927         switch (c->ad_bytes) {
 928         case 2:
 929                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
 930                 break;
 931         case 4:
 932                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
 933                 break;
 934         case 8:
 935                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
 936                 break;
 937         }
 938 done:
 939         return rc;
 940 }
 941
 942 int
 943 x86_decode_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
 944 {
 945         struct decode_cache *c = &ctxt->decode;
 946         int rc = X86EMUL_CONTINUE;
 947         int mode = ctxt->mode;
 948         int def_op_bytes, def_ad_bytes, group, dual, goffset;
 949         struct opcode opcode, *g_mod012, *g_mod3;
 950
 951         /* we cannot decode insn before we complete previous rep insn */
 952         WARN_ON(ctxt->restart);
 953
 954         c->eip = ctxt->eip;
 955         c->fetch.start = c->fetch.end = c->eip;
 956         ctxt->cs_base = seg_base(ctxt, ops, VCPU_SREG_CS);
 957
 958         switch (mode) {
 959         case X86EMUL_MODE_REAL:
 960         case X86EMUL_MODE_VM86:
 961         case X86EMUL_MODE_PROT16:
 962                 def_op_bytes = def_ad_bytes = 2;
 963                 break;
 964         case X86EMUL_MODE_PROT32:
 965                 def_op_bytes = def_ad_bytes = 4;
 966                 break;
 967 #ifdef CONFIG_X86_64
 968         case X86EMUL_MODE_PROT64:
 969                 def_op_bytes = 4;
 970                 def_ad_bytes = 8;
 971                 break;
 972 #endif
 973         default:
 974                 return -1;
 975         }
 976
 977         c->op_bytes = def_op_bytes;
 978         c->ad_bytes = def_ad_bytes;
 979
 980         /* Legacy prefixes. */
 981         for (;;) {
 982                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
 983                 case 0x66:      /* operand-size override */
 984                         /* switch between 2/4 bytes */
 985                         c->op_bytes = def_op_bytes ^ 6;
 986                         break;
 987                 case 0x67:      /* address-size override */
 988                         if (mode == X86EMUL_MODE_PROT64)
 989                                 /* switch between 4/8 bytes */
 990                                 c->ad_bytes = def_ad_bytes ^ 12;
 991                         else
 992                                 /* switch between 2/4 bytes */
 993                                 c->ad_bytes = def_ad_bytes ^ 6;
 994                         break;
 995                 case 0x26:      /* ES override */
 996                 case 0x2e:      /* CS override */
 997                 case 0x36:      /* SS override */
 998                 case 0x3e:      /* DS override */
 999                         set_seg_override(c, (c->b >> 3) & 3);
1000                         break;
1001                 case 0x64:      /* FS override */
1002                 case 0x65:      /* GS override */
1003                         set_seg_override(c, c->b & 7);
1004                         break;
1005                 case 0x40 ... 0x4f: /* REX */
1006                         if (mode != X86EMUL_MODE_PROT64)
1007                                 goto done_prefixes;
1008                         c->rex_prefix = c->b;
1009                         continue;
1010                 case 0xf0:      /* LOCK */
1011                         c->lock_prefix = 1;
1012                         break;
1013                 case 0xf2:      /* REPNE/REPNZ */
1014                         c->rep_prefix = REPNE_PREFIX;
1015                         break;
1016                 case 0xf3:      /* REP/REPE/REPZ */
1017                         c->rep_prefix = REPE_PREFIX;
1018                         break;
1019                 default:
1020                         goto done_prefixes;
1021                 }
1022
1023                 /* Any legacy prefix after a REX prefix nullifies its effect. */
1024
1025                 c->rex_prefix = 0;
1026         }
1027
1028 done_prefixes:
1029
1030         /* REX prefix. */
1031         if (c->rex_prefix)
1032                 if (c->rex_prefix & 8)
1033                         c->op_bytes = 8;        /* REX.W */
1034
1035         /* Opcode byte(s). */
1036         opcode = opcode_table[c->b];
1037         if (opcode.flags == 0) {
1038                 /* Two-byte opcode? */
1039                 if (c->b == 0x0f) {
1040                         c->twobyte = 1;
1041                         c->b = insn_fetch(u8, 1, c->eip);
1042                         opcode = twobyte_table[c->b];
1043                 }
1044         }
1045         c->d = opcode.flags;
1046
1047         if (c->d & Group) {
1048                 group = c->d & GroupMask;
1049                 dual = c->d & GroupDual;
1050                 c->modrm = insn_fetch(u8, 1, c->eip);
1051                 --c->eip;
1052
1053                 if (group) {
1054                         g_mod012 = g_mod3 = &group_table[group * 8];
1055                         if (c->d & GroupDual)
1056                                 g_mod3 = &group2_table[group * 8];
1057                 } else {
1058                         if (c->d & GroupDual) {
1059                                 g_mod012 = opcode.u.gdual->mod012;
1060                                 g_mod3 = opcode.u.gdual->mod3;
1061                         } else
1062                                 g_mod012 = g_mod3 = opcode.u.group;
1063                 }
1064
1065                 c->d &= ~(Group | GroupDual | GroupMask);
1066
1067                 goffset = (c->modrm >> 3) & 7;
1068
1069                 if ((c->modrm >> 6) == 3)
1070                         opcode = g_mod3[goffset];
1071                 else
1072                         opcode = g_mod012[goffset];
1073                 c->d |= opcode.flags;
1074         }
1075
1076         /* Unrecognised? */
1077         if (c->d == 0 || (c->d & Undefined)) {
1078                 DPRINTF("Cannot emulate %02x\n", c->b);
1079                 return -1;
1080         }
1081
1082         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
1083                 c->op_bytes = 8;
1084
1085         /* ModRM and SIB bytes. */
1086         if (c->d & ModRM)
1087                 rc = decode_modrm(ctxt, ops);
1088         else if (c->d & MemAbs)
1089                 rc = decode_abs(ctxt, ops);
1090         if (rc != X86EMUL_CONTINUE)
1091                 goto done;
1092
1093         if (!c->has_seg_override)
1094                 set_seg_override(c, VCPU_SREG_DS);
1095
1096         if (!(!c->twobyte && c->b == 0x8d))
1097                 c->modrm_ea += seg_override_base(ctxt, ops, c);
1098
1099         if (c->ad_bytes != 8)
1100                 c->modrm_ea = (u32)c->modrm_ea;
1101
1102         if (c->rip_relative)
1103                 c->modrm_ea += c->eip;
1104
1105         /*
1106          * Decode and fetch the source operand: register, memory
1107          * or immediate.
1108          */
1109         switch (c->d & SrcMask) {
1110         case SrcNone:
1111                 break;
1112         case SrcReg:
1113                 decode_register_operand(&c->src, c, 0);
1114                 break;
1115         case SrcMem16:
1116                 c->src.bytes = 2;
1117                 goto srcmem_common;
1118         case SrcMem32:
1119                 c->src.bytes = 4;
1120                 goto srcmem_common;
1121         case SrcMem:
1122                 c->src.bytes = (c->d & ByteOp) ? 1 :
1123                                                            c->op_bytes;
1124                 /* Don't fetch the address for invlpg: it could be unmapped. */
1125                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
1126                         break;
1127         srcmem_common:
1128                 /*
1129                  * For instructions with a ModR/M byte, switch to register
1130                  * access if Mod = 3.
1131                  */
1132                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1133                         c->src.type = OP_REG;
1134                         c->src.val = c->modrm_val;
1135                         c->src.ptr = c->modrm_ptr;
1136                         break;
1137                 }
1138                 c->src.type = OP_MEM;
1139                 c->src.ptr = (unsigned long *)c->modrm_ea;
1140                 c->src.val = 0;
1141                 break;
1142         case SrcImm:
1143         case SrcImmU:
1144                 c->src.type = OP_IMM;
1145                 c->src.ptr = (unsigned long *)c->eip;
1146                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1147                 if (c->src.bytes == 8)
1148                         c->src.bytes = 4;
1149                 /* NB. Immediates are sign-extended as necessary. */
1150                 switch (c->src.bytes) {
1151                 case 1:
1152                         c->src.val = insn_fetch(s8, 1, c->eip);
1153                         break;
1154                 case 2:
1155                         c->src.val = insn_fetch(s16, 2, c->eip);
1156                         break;
1157                 case 4:
1158                         c->src.val = insn_fetch(s32, 4, c->eip);
1159                         break;
1160                 }
1161                 if ((c->d & SrcMask) == SrcImmU) {
1162                         switch (c->src.bytes) {
1163                         case 1:
1164                                 c->src.val &= 0xff;
1165                                 break;
1166                         case 2:
1167                                 c->src.val &= 0xffff;
1168                                 break;
1169                         case 4:
1170                                 c->src.val &= 0xffffffff;
1171                                 break;
1172                         }
1173                 }
1174                 break;
1175         case SrcImmByte:
1176         case SrcImmUByte:
1177                 c->src.type = OP_IMM;
1178                 c->src.ptr = (unsigned long *)c->eip;
1179                 c->src.bytes = 1;
1180                 if ((c->d & SrcMask) == SrcImmByte)
1181                         c->src.val = insn_fetch(s8, 1, c->eip);
1182                 else
1183                         c->src.val = insn_fetch(u8, 1, c->eip);
1184                 break;
1185         case SrcAcc:
1186                 c->src.type = OP_REG;
1187                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1188                 c->src.ptr = &c->regs[VCPU_REGS_RAX];
1189                 switch (c->src.bytes) {
1190                         case 1:
1191                                 c->src.val = *(u8 *)c->src.ptr;
1192                                 break;
1193                         case 2:
1194                                 c->src.val = *(u16 *)c->src.ptr;
1195                                 break;
1196                         case 4:
1197                                 c->src.val = *(u32 *)c->src.ptr;
1198                                 break;
1199                         case 8:
1200                                 c->src.val = *(u64 *)c->src.ptr;
1201                                 break;
1202                 }
1203                 break;
1204         case SrcOne:
1205                 c->src.bytes = 1;
1206                 c->src.val = 1;
1207                 break;
1208         case SrcSI:
1209                 c->src.type = OP_MEM;
1210                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1211                 c->src.ptr = (unsigned long *)
1212                         register_address(c,  seg_override_base(ctxt, ops, c),
1213                                          c->regs[VCPU_REGS_RSI]);
1214                 c->src.val = 0;
1215                 break;
1216         case SrcImmFAddr:
1217                 c->src.type = OP_IMM;
1218                 c->src.ptr = (unsigned long *)c->eip;
1219                 c->src.bytes = c->op_bytes + 2;
1220                 insn_fetch_arr(c->src.valptr, c->src.bytes, c->eip);
1221                 break;
1222         case SrcMemFAddr:
1223                 c->src.type = OP_MEM;
1224                 c->src.ptr = (unsigned long *)c->modrm_ea;
1225                 c->src.bytes = c->op_bytes + 2;
1226                 break;
1227         }
1228
1229         /*
1230          * Decode and fetch the second source operand: register, memory
1231          * or immediate.
1232          */
1233         switch (c->d & Src2Mask) {
1234         case Src2None:
1235                 break;
1236         case Src2CL:
1237                 c->src2.bytes = 1;
1238                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
1239                 break;
1240         case Src2ImmByte:
1241                 c->src2.type = OP_IMM;
1242                 c->src2.ptr = (unsigned long *)c->eip;
1243                 c->src2.bytes = 1;
1244                 c->src2.val = insn_fetch(u8, 1, c->eip);
1245                 break;
1246         case Src2One:
1247                 c->src2.bytes = 1;
1248                 c->src2.val = 1;
1249                 break;
1250         }
1251
1252         /* Decode and fetch the destination operand: register or memory. */
1253         switch (c->d & DstMask) {
1254         case ImplicitOps:
1255                 /* Special instructions do their own operand decoding. */
1256                 return 0;
1257         case DstReg:
1258                 decode_register_operand(&c->dst, c,
1259                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
1260                 break;
1261         case DstMem:
1262         case DstMem64:
1263                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1264                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1265                         c->dst.type = OP_REG;
1266                         c->dst.val = c->dst.orig_val = c->modrm_val;
1267                         c->dst.ptr = c->modrm_ptr;
1268                         break;
1269                 }
1270                 c->dst.type = OP_MEM;
1271                 c->dst.ptr = (unsigned long *)c->modrm_ea;
1272                 if ((c->d & DstMask) == DstMem64)
1273                         c->dst.bytes = 8;
1274                 else
1275                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1276                 c->dst.val = 0;
1277                 if (c->d & BitOp) {
1278                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
1279
1280                         c->dst.ptr = (void *)c->dst.ptr +
1281                                                    (c->src.val & mask) / 8;
1282                 }
1283                 break;
1284         case DstAcc:
1285                 c->dst.type = OP_REG;
1286                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1287                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
1288                 switch (c->dst.bytes) {
1289                         case 1:
1290                                 c->dst.val = *(u8 *)c->dst.ptr;
1291                                 break;
1292                         case 2:
1293                                 c->dst.val = *(u16 *)c->dst.ptr;
1294                                 break;
1295                         case 4:
1296                                 c->dst.val = *(u32 *)c->dst.ptr;
1297                                 break;
1298                         case 8:
1299                                 c->dst.val = *(u64 *)c->dst.ptr;
1300                                 break;
1301                 }
1302                 c->dst.orig_val = c->dst.val;
1303                 break;
1304         case DstDI:
1305                 c->dst.type = OP_MEM;
1306                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1307                 c->dst.ptr = (unsigned long *)
1308                         register_address(c, es_base(ctxt, ops),
1309                                          c->regs[VCPU_REGS_RDI]);
1310                 c->dst.val = 0;
1311                 break;
1312         }
1313
1314 done:
1315         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
1316 }
1317
1318 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1319                          struct x86_emulate_ops *ops,
1320                          unsigned long addr, void *dest, unsigned size)
1321 {
1322         int rc;
1323         struct read_cache *mc = &ctxt->decode.mem_read;
1324         u32 err;
1325
1326         while (size) {
1327                 int n = min(size, 8u);
1328                 size -= n;
1329                 if (mc->pos < mc->end)
1330                         goto read_cached;
1331
1332                 rc = ops->read_emulated(addr, mc->data + mc->end, n, &err,
1333                                         ctxt->vcpu);
1334                 if (rc == X86EMUL_PROPAGATE_FAULT)
1335                         emulate_pf(ctxt, addr, err);
1336                 if (rc != X86EMUL_CONTINUE)
1337                         return rc;
1338                 mc->end += n;
1339
1340         read_cached:
1341                 memcpy(dest, mc->data + mc->pos, n);
1342                 mc->pos += n;
1343                 dest += n;
1344                 addr += n;
1345         }
1346         return X86EMUL_CONTINUE;
1347 }
1348
1349 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1350                            struct x86_emulate_ops *ops,
1351                            unsigned int size, unsigned short port,
1352                            void *dest)
1353 {
1354         struct read_cache *rc = &ctxt->decode.io_read;
1355
1356         if (rc->pos == rc->end) { /* refill pio read ahead */
1357                 struct decode_cache *c = &ctxt->decode;
1358                 unsigned int in_page, n;
1359                 unsigned int count = c->rep_prefix ?
1360                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
1361                 in_page = (ctxt->eflags & EFLG_DF) ?
1362                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
1363                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
1364                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1365                         count);
1366                 if (n == 0)
1367                         n = 1;
1368                 rc->pos = rc->end = 0;
1369                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
1370                         return 0;
1371                 rc->end = n * size;
1372         }
1373
1374         memcpy(dest, rc->data + rc->pos, size);
1375         rc->pos += size;
1376         return 1;
1377 }
1378
1379 static u32 desc_limit_scaled(struct desc_struct *desc)
1380 {
1381         u32 limit = get_desc_limit(desc);
1382
1383         return desc->g ? (limit << 12) | 0xfff : limit;
1384 }
1385
1386 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1387                                      struct x86_emulate_ops *ops,
1388                                      u16 selector, struct desc_ptr *dt)
1389 {
1390         if (selector & 1 << 2) {
1391                 struct desc_struct desc;
1392                 memset (dt, 0, sizeof *dt);
1393                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
1394                         return;
1395
1396                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1397                 dt->address = get_desc_base(&desc);
1398         } else
1399                 ops->get_gdt(dt, ctxt->vcpu);
1400 }
1401
1402 /* allowed just for 8 bytes segments */
1403 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1404                                    struct x86_emulate_ops *ops,
1405                                    u16 selector, struct desc_struct *desc)
1406 {
1407         struct desc_ptr dt;
1408         u16 index = selector >> 3;
1409         int ret;
1410         u32 err;
1411         ulong addr;
1412
1413         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1414
1415         if (dt.size < index * 8 + 7) {
1416                 emulate_gp(ctxt, selector & 0xfffc);
1417                 return X86EMUL_PROPAGATE_FAULT;
1418         }
1419         addr = dt.address + index * 8;
1420         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
1421         if (ret == X86EMUL_PROPAGATE_FAULT)
1422                 emulate_pf(ctxt, addr, err);
1423
1424        return ret;
1425 }
1426
1427 /* allowed just for 8 bytes segments */
1428 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1429                                     struct x86_emulate_ops *ops,
1430                                     u16 selector, struct desc_struct *desc)
1431 {
1432         struct desc_ptr dt;
1433         u16 index = selector >> 3;
1434         u32 err;
1435         ulong addr;
1436         int ret;
1437
1438         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1439
1440         if (dt.size < index * 8 + 7) {
1441                 emulate_gp(ctxt, selector & 0xfffc);
1442                 return X86EMUL_PROPAGATE_FAULT;
1443         }
1444
1445         addr = dt.address + index * 8;
1446         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
1447         if (ret == X86EMUL_PROPAGATE_FAULT)
1448                 emulate_pf(ctxt, addr, err);
1449
1450         return ret;
1451 }
1452
1453 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1454                                    struct x86_emulate_ops *ops,
1455                                    u16 selector, int seg)
1456 {
1457         struct desc_struct seg_desc;
1458         u8 dpl, rpl, cpl;
1459         unsigned err_vec = GP_VECTOR;
1460         u32 err_code = 0;
1461         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1462         int ret;
1463
1464         memset(&seg_desc, 0, sizeof seg_desc);
1465
1466         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1467             || ctxt->mode == X86EMUL_MODE_REAL) {
1468                 /* set real mode segment descriptor */
1469                 set_desc_base(&seg_desc, selector << 4);
1470                 set_desc_limit(&seg_desc, 0xffff);
1471                 seg_desc.type = 3;
1472                 seg_desc.p = 1;
1473                 seg_desc.s = 1;
1474                 goto load;
1475         }
1476
1477         /* NULL selector is not valid for TR, CS and SS */
1478         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1479             && null_selector)
1480                 goto exception;
1481
1482         /* TR should be in GDT only */
1483         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1484                 goto exception;
1485
1486         if (null_selector) /* for NULL selector skip all following checks */
1487                 goto load;
1488
1489         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1490         if (ret != X86EMUL_CONTINUE)
1491                 return ret;
1492
1493         err_code = selector & 0xfffc;
1494         err_vec = GP_VECTOR;
1495
1496         /* can't load system descriptor into segment selecor */
1497         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1498                 goto exception;
1499
1500         if (!seg_desc.p) {
1501                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1502                 goto exception;
1503         }
1504
1505         rpl = selector & 3;
1506         dpl = seg_desc.dpl;
1507         cpl = ops->cpl(ctxt->vcpu);
1508
1509         switch (seg) {
1510         case VCPU_SREG_SS:
1511                 /*
1512                  * segment is not a writable data segment or segment
1513                  * selector's RPL != CPL or segment selector's RPL != CPL
1514                  */
1515                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1516                         goto exception;
1517                 break;
1518         case VCPU_SREG_CS:
1519                 if (!(seg_desc.type & 8))
1520                         goto exception;
1521
1522                 if (seg_desc.type & 4) {
1523                         /* conforming */
1524                         if (dpl > cpl)
1525                                 goto exception;
1526                 } else {
1527                         /* nonconforming */
1528                         if (rpl > cpl || dpl != cpl)
1529                                 goto exception;
1530                 }
1531                 /* CS(RPL) <- CPL */
1532                 selector = (selector & 0xfffc) | cpl;
1533                 break;
1534         case VCPU_SREG_TR:
1535                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1536                         goto exception;
1537                 break;
1538         case VCPU_SREG_LDTR:
1539                 if (seg_desc.s || seg_desc.type != 2)
1540                         goto exception;
1541                 break;
1542         default: /*  DS, ES, FS, or GS */
1543                 /*
1544                  * segment is not a data or readable code segment or
1545                  * ((segment is a data or nonconforming code segment)
1546                  * and (both RPL and CPL > DPL))
1547                  */
1548                 if ((seg_desc.type & 0xa) == 0x8 ||
1549                     (((seg_desc.type & 0xc) != 0xc) &&
1550                      (rpl > dpl && cpl > dpl)))
1551                         goto exception;
1552                 break;
1553         }
1554
1555         if (seg_desc.s) {
1556                 /* mark segment as accessed */
1557                 seg_desc.type |= 1;
1558                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1559                 if (ret != X86EMUL_CONTINUE)
1560                         return ret;
1561         }
1562 load:
1563         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1564         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1565         return X86EMUL_CONTINUE;
1566 exception:
1567         emulate_exception(ctxt, err_vec, err_code, true);
1568         return X86EMUL_PROPAGATE_FAULT;
1569 }
1570
1571 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1572                             struct x86_emulate_ops *ops)
1573 {
1574         int rc;
1575         struct decode_cache *c = &ctxt->decode;
1576         u32 err;
1577
1578         switch (c->dst.type) {
1579         case OP_REG:
1580                 /* The 4-byte case *is* correct:
1581                  * in 64-bit mode we zero-extend.
1582                  */
1583                 switch (c->dst.bytes) {
1584                 case 1:
1585                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
1586                         break;
1587                 case 2:
1588                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
1589                         break;
1590                 case 4:
1591                         *c->dst.ptr = (u32)c->dst.val;
1592                         break;  /* 64b: zero-ext */
1593                 case 8:
1594                         *c->dst.ptr = c->dst.val;
1595                         break;
1596                 }
1597                 break;
1598         case OP_MEM:
1599                 if (c->lock_prefix)
1600                         rc = ops->cmpxchg_emulated(
1601                                         (unsigned long)c->dst.ptr,
1602                                         &c->dst.orig_val,
1603                                         &c->dst.val,
1604                                         c->dst.bytes,
1605                                         &err,
1606                                         ctxt->vcpu);
1607                 else
1608                         rc = ops->write_emulated(
1609                                         (unsigned long)c->dst.ptr,
1610                                         &c->dst.val,
1611                                         c->dst.bytes,
1612                                         &err,
1613                                         ctxt->vcpu);
1614                 if (rc == X86EMUL_PROPAGATE_FAULT)
1615                         emulate_pf(ctxt,
1616                                               (unsigned long)c->dst.ptr, err);
1617                 if (rc != X86EMUL_CONTINUE)
1618                         return rc;
1619                 break;
1620         case OP_NONE:
1621                 /* no writeback */
1622                 break;
1623         default:
1624                 break;
1625         }
1626         return X86EMUL_CONTINUE;
1627 }
1628
1629 static inline void emulate_push(struct x86_emulate_ctxt *ctxt,
1630                                 struct x86_emulate_ops *ops)
1631 {
1632         struct decode_cache *c = &ctxt->decode;
1633
1634         c->dst.type  = OP_MEM;
1635         c->dst.bytes = c->op_bytes;
1636         c->dst.val = c->src.val;
1637         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1638         c->dst.ptr = (void *) register_address(c, ss_base(ctxt, ops),
1639                                                c->regs[VCPU_REGS_RSP]);
1640 }
1641
1642 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1643                        struct x86_emulate_ops *ops,
1644                        void *dest, int len)
1645 {
1646         struct decode_cache *c = &ctxt->decode;
1647         int rc;
1648
1649         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt, ops),
1650                                                        c->regs[VCPU_REGS_RSP]),
1651                            dest, len);
1652         if (rc != X86EMUL_CONTINUE)
1653                 return rc;
1654
1655         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1656         return rc;
1657 }
1658
1659 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1660                        struct x86_emulate_ops *ops,
1661                        void *dest, int len)
1662 {
1663         int rc;
1664         unsigned long val, change_mask;
1665         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1666         int cpl = ops->cpl(ctxt->vcpu);
1667
1668         rc = emulate_pop(ctxt, ops, &val, len);
1669         if (rc != X86EMUL_CONTINUE)
1670                 return rc;
1671
1672         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1673                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1674
1675         switch(ctxt->mode) {
1676         case X86EMUL_MODE_PROT64:
1677         case X86EMUL_MODE_PROT32:
1678         case X86EMUL_MODE_PROT16:
1679                 if (cpl == 0)
1680                         change_mask |= EFLG_IOPL;
1681                 if (cpl <= iopl)
1682                         change_mask |= EFLG_IF;
1683                 break;
1684         case X86EMUL_MODE_VM86:
1685                 if (iopl < 3) {
1686                         emulate_gp(ctxt, 0);
1687                         return X86EMUL_PROPAGATE_FAULT;
1688                 }
1689                 change_mask |= EFLG_IF;
1690                 break;
1691         default: /* real mode */
1692                 change_mask |= (EFLG_IOPL | EFLG_IF);
1693                 break;
1694         }
1695
1696         *(unsigned long *)dest =
1697                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1698
1699         return rc;
1700 }
1701
1702 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt,
1703                               struct x86_emulate_ops *ops, int seg)
1704 {
1705         struct decode_cache *c = &ctxt->decode;
1706
1707         c->src.val = ops->get_segment_selector(seg, ctxt->vcpu);
1708
1709         emulate_push(ctxt, ops);
1710 }
1711
1712 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1713                              struct x86_emulate_ops *ops, int seg)
1714 {
1715         struct decode_cache *c = &ctxt->decode;
1716         unsigned long selector;
1717         int rc;
1718
1719         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1720         if (rc != X86EMUL_CONTINUE)
1721                 return rc;
1722
1723         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1724         return rc;
1725 }
1726
1727 static int emulate_pusha(struct x86_emulate_ctxt *ctxt,
1728                           struct x86_emulate_ops *ops)
1729 {
1730         struct decode_cache *c = &ctxt->decode;
1731         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1732         int rc = X86EMUL_CONTINUE;
1733         int reg = VCPU_REGS_RAX;
1734
1735         while (reg <= VCPU_REGS_RDI) {
1736                 (reg == VCPU_REGS_RSP) ?
1737                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1738
1739                 emulate_push(ctxt, ops);
1740
1741                 rc = writeback(ctxt, ops);
1742                 if (rc != X86EMUL_CONTINUE)
1743                         return rc;
1744
1745                 ++reg;
1746         }
1747
1748         /* Disable writeback. */
1749         c->dst.type = OP_NONE;
1750
1751         return rc;
1752 }
1753
1754 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1755                         struct x86_emulate_ops *ops)
1756 {
1757         struct decode_cache *c = &ctxt->decode;
1758         int rc = X86EMUL_CONTINUE;
1759         int reg = VCPU_REGS_RDI;
1760
1761         while (reg >= VCPU_REGS_RAX) {
1762                 if (reg == VCPU_REGS_RSP) {
1763                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1764                                                         c->op_bytes);
1765                         --reg;
1766                 }
1767
1768                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1769                 if (rc != X86EMUL_CONTINUE)
1770                         break;
1771                 --reg;
1772         }
1773         return rc;
1774 }
1775
1776 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt,
1777                              struct x86_emulate_ops *ops)
1778 {
1779         struct decode_cache *c = &ctxt->decode;
1780         int rc = X86EMUL_CONTINUE;
1781         unsigned long temp_eip = 0;
1782         unsigned long temp_eflags = 0;
1783         unsigned long cs = 0;
1784         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1785                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1786                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1787         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1788
1789         /* TODO: Add stack limit check */
1790
1791         rc = emulate_pop(ctxt, ops, &temp_eip, c->op_bytes);
1792
1793         if (rc != X86EMUL_CONTINUE)
1794                 return rc;
1795
1796         if (temp_eip & ~0xffff) {
1797                 emulate_gp(ctxt, 0);
1798                 return X86EMUL_PROPAGATE_FAULT;
1799         }
1800
1801         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1802
1803         if (rc != X86EMUL_CONTINUE)
1804                 return rc;
1805
1806         rc = emulate_pop(ctxt, ops, &temp_eflags, c->op_bytes);
1807
1808         if (rc != X86EMUL_CONTINUE)
1809                 return rc;
1810
1811         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1812
1813         if (rc != X86EMUL_CONTINUE)
1814                 return rc;
1815
1816         c->eip = temp_eip;
1817
1818
1819         if (c->op_bytes == 4)
1820                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1821         else if (c->op_bytes == 2) {
1822                 ctxt->eflags &= ~0xffff;
1823                 ctxt->eflags |= temp_eflags;
1824         }
1825
1826         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1827         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1828
1829         return rc;
1830 }
1831
1832 static inline int emulate_iret(struct x86_emulate_ctxt *ctxt,
1833                                     struct x86_emulate_ops* ops)
1834 {
1835         switch(ctxt->mode) {
1836         case X86EMUL_MODE_REAL:
1837                 return emulate_iret_real(ctxt, ops);
1838         case X86EMUL_MODE_VM86:
1839         case X86EMUL_MODE_PROT16:
1840         case X86EMUL_MODE_PROT32:
1841         case X86EMUL_MODE_PROT64:
1842         default:
1843                 /* iret from protected mode unimplemented yet */
1844                 return X86EMUL_UNHANDLEABLE;
1845         }
1846 }
1847
1848 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1849                                 struct x86_emulate_ops *ops)
1850 {
1851         struct decode_cache *c = &ctxt->decode;
1852
1853         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1854 }
1855
1856 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1857 {
1858         struct decode_cache *c = &ctxt->decode;
1859         switch (c->modrm_reg) {
1860         case 0: /* rol */
1861                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1862                 break;
1863         case 1: /* ror */
1864                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1865                 break;
1866         case 2: /* rcl */
1867                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1868                 break;
1869         case 3: /* rcr */
1870                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1871                 break;
1872         case 4: /* sal/shl */
1873         case 6: /* sal/shl */
1874                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1875                 break;
1876         case 5: /* shr */
1877                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1878                 break;
1879         case 7: /* sar */
1880                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1881                 break;
1882         }
1883 }
1884
1885 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1886                                struct x86_emulate_ops *ops)
1887 {
1888         struct decode_cache *c = &ctxt->decode;
1889
1890         switch (c->modrm_reg) {
1891         case 0 ... 1:   /* test */
1892                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1893                 break;
1894         case 2: /* not */
1895                 c->dst.val = ~c->dst.val;
1896                 break;
1897         case 3: /* neg */
1898                 emulate_1op("neg", c->dst, ctxt->eflags);
1899                 break;
1900         default:
1901                 return 0;
1902         }
1903         return 1;
1904 }
1905
1906 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1907                                struct x86_emulate_ops *ops)
1908 {
1909         struct decode_cache *c = &ctxt->decode;
1910
1911         switch (c->modrm_reg) {
1912         case 0: /* inc */
1913                 emulate_1op("inc", c->dst, ctxt->eflags);
1914                 break;
1915         case 1: /* dec */
1916                 emulate_1op("dec", c->dst, ctxt->eflags);
1917                 break;
1918         case 2: /* call near abs */ {
1919                 long int old_eip;
1920                 old_eip = c->eip;
1921                 c->eip = c->src.val;
1922                 c->src.val = old_eip;
1923                 emulate_push(ctxt, ops);
1924                 break;
1925         }
1926         case 4: /* jmp abs */
1927                 c->eip = c->src.val;
1928                 break;
1929         case 6: /* push */
1930                 emulate_push(ctxt, ops);
1931                 break;
1932         }
1933         return X86EMUL_CONTINUE;
1934 }
1935
1936 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1937                                struct x86_emulate_ops *ops)
1938 {
1939         struct decode_cache *c = &ctxt->decode;
1940         u64 old = c->dst.orig_val64;
1941
1942         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1943             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1944                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1945                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1946                 ctxt->eflags &= ~EFLG_ZF;
1947         } else {
1948                 c->dst.val64 = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1949                         (u32) c->regs[VCPU_REGS_RBX];
1950
1951                 ctxt->eflags |= EFLG_ZF;
1952         }
1953         return X86EMUL_CONTINUE;
1954 }
1955
1956 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1957                            struct x86_emulate_ops *ops)
1958 {
1959         struct decode_cache *c = &ctxt->decode;
1960         int rc;
1961         unsigned long cs;
1962
1963         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1964         if (rc != X86EMUL_CONTINUE)
1965                 return rc;
1966         if (c->op_bytes == 4)
1967                 c->eip = (u32)c->eip;
1968         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1969         if (rc != X86EMUL_CONTINUE)
1970                 return rc;
1971         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1972         return rc;
1973 }
1974
1975 static inline void
1976 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1977                         struct x86_emulate_ops *ops, struct desc_struct *cs,
1978                         struct desc_struct *ss)
1979 {
1980         memset(cs, 0, sizeof(struct desc_struct));
1981         ops->get_cached_descriptor(cs, VCPU_SREG_CS, ctxt->vcpu);
1982         memset(ss, 0, sizeof(struct desc_struct));
1983
1984         cs->l = 0;              /* will be adjusted later */
1985         set_desc_base(cs, 0);   /* flat segment */
1986         cs->g = 1;              /* 4kb granularity */
1987         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
1988         cs->type = 0x0b;        /* Read, Execute, Accessed */
1989         cs->s = 1;
1990         cs->dpl = 0;            /* will be adjusted later */
1991         cs->p = 1;
1992         cs->d = 1;
1993
1994         set_desc_base(ss, 0);   /* flat segment */
1995         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
1996         ss->g = 1;              /* 4kb granularity */
1997         ss->s = 1;
1998         ss->type = 0x03;        /* Read/Write, Accessed */
1999         ss->d = 1;              /* 32bit stack segment */
2000         ss->dpl = 0;
2001         ss->p = 1;
2002 }
2003
2004 static int
2005 emulate_syscall(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2006 {
2007         struct decode_cache *c = &ctxt->decode;
2008         struct desc_struct cs, ss;
2009         u64 msr_data;
2010         u16 cs_sel, ss_sel;
2011
2012         /* syscall is not available in real mode */
2013         if (ctxt->mode == X86EMUL_MODE_REAL ||
2014             ctxt->mode == X86EMUL_MODE_VM86) {
2015                 emulate_ud(ctxt);
2016                 return X86EMUL_PROPAGATE_FAULT;
2017         }
2018
2019         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2020
2021         ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
2022         msr_data >>= 32;
2023         cs_sel = (u16)(msr_data & 0xfffc);
2024         ss_sel = (u16)(msr_data + 8);
2025
2026         if (is_long_mode(ctxt->vcpu)) {
2027                 cs.d = 0;
2028                 cs.l = 1;
2029         }
2030         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2031         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2032         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2033         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2034
2035         c->regs[VCPU_REGS_RCX] = c->eip;
2036         if (is_long_mode(ctxt->vcpu)) {
2037 #ifdef CONFIG_X86_64
2038                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
2039
2040                 ops->get_msr(ctxt->vcpu,
2041                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2042                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2043                 c->eip = msr_data;
2044
2045                 ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
2046                 ctxt->eflags &= ~(msr_data | EFLG_RF);
2047 #endif
2048         } else {
2049                 /* legacy mode */
2050                 ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
2051                 c->eip = (u32)msr_data;
2052
2053                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2054         }
2055
2056         return X86EMUL_CONTINUE;
2057 }
2058
2059 static int
2060 emulate_sysenter(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2061 {
2062         struct decode_cache *c = &ctxt->decode;
2063         struct desc_struct cs, ss;
2064         u64 msr_data;
2065         u16 cs_sel, ss_sel;
2066
2067         /* inject #GP if in real mode */
2068         if (ctxt->mode == X86EMUL_MODE_REAL) {
2069                 emulate_gp(ctxt, 0);
2070                 return X86EMUL_PROPAGATE_FAULT;
2071         }
2072
2073         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2074         * Therefore, we inject an #UD.
2075         */
2076         if (ctxt->mode == X86EMUL_MODE_PROT64) {
2077                 emulate_ud(ctxt);
2078                 return X86EMUL_PROPAGATE_FAULT;
2079         }
2080
2081         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2082
2083         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2084         switch (ctxt->mode) {
2085         case X86EMUL_MODE_PROT32:
2086                 if ((msr_data & 0xfffc) == 0x0) {
2087                         emulate_gp(ctxt, 0);
2088                         return X86EMUL_PROPAGATE_FAULT;
2089                 }
2090                 break;
2091         case X86EMUL_MODE_PROT64:
2092                 if (msr_data == 0x0) {
2093                         emulate_gp(ctxt, 0);
2094                         return X86EMUL_PROPAGATE_FAULT;
2095                 }
2096                 break;
2097         }
2098
2099         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
2100         cs_sel = (u16)msr_data;
2101         cs_sel &= ~SELECTOR_RPL_MASK;
2102         ss_sel = cs_sel + 8;
2103         ss_sel &= ~SELECTOR_RPL_MASK;
2104         if (ctxt->mode == X86EMUL_MODE_PROT64
2105                 || is_long_mode(ctxt->vcpu)) {
2106                 cs.d = 0;
2107                 cs.l = 1;
2108         }
2109
2110         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2111         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2112         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2113         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2114
2115         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
2116         c->eip = msr_data;
2117
2118         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
2119         c->regs[VCPU_REGS_RSP] = msr_data;
2120
2121         return X86EMUL_CONTINUE;
2122 }
2123
2124 static int
2125 emulate_sysexit(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2126 {
2127         struct decode_cache *c = &ctxt->decode;
2128         struct desc_struct cs, ss;
2129         u64 msr_data;
2130         int usermode;
2131         u16 cs_sel, ss_sel;
2132
2133         /* inject #GP if in real mode or Virtual 8086 mode */
2134         if (ctxt->mode == X86EMUL_MODE_REAL ||
2135             ctxt->mode == X86EMUL_MODE_VM86) {
2136                 emulate_gp(ctxt, 0);
2137                 return X86EMUL_PROPAGATE_FAULT;
2138         }
2139
2140         setup_syscalls_segments(ctxt, ops, &cs, &ss);
2141
2142         if ((c->rex_prefix & 0x8) != 0x0)
2143                 usermode = X86EMUL_MODE_PROT64;
2144         else
2145                 usermode = X86EMUL_MODE_PROT32;
2146
2147         cs.dpl = 3;
2148         ss.dpl = 3;
2149         ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2150         switch (usermode) {
2151         case X86EMUL_MODE_PROT32:
2152                 cs_sel = (u16)(msr_data + 16);
2153                 if ((msr_data & 0xfffc) == 0x0) {
2154                         emulate_gp(ctxt, 0);
2155                         return X86EMUL_PROPAGATE_FAULT;
2156                 }
2157                 ss_sel = (u16)(msr_data + 24);
2158                 break;
2159         case X86EMUL_MODE_PROT64:
2160                 cs_sel = (u16)(msr_data + 32);
2161                 if (msr_data == 0x0) {
2162                         emulate_gp(ctxt, 0);
2163                         return X86EMUL_PROPAGATE_FAULT;
2164                 }
2165                 ss_sel = cs_sel + 8;
2166                 cs.d = 0;
2167                 cs.l = 1;
2168                 break;
2169         }
2170         cs_sel |= SELECTOR_RPL_MASK;
2171         ss_sel |= SELECTOR_RPL_MASK;
2172
2173         ops->set_cached_descriptor(&cs, VCPU_SREG_CS, ctxt->vcpu);
2174         ops->set_segment_selector(cs_sel, VCPU_SREG_CS, ctxt->vcpu);
2175         ops->set_cached_descriptor(&ss, VCPU_SREG_SS, ctxt->vcpu);
2176         ops->set_segment_selector(ss_sel, VCPU_SREG_SS, ctxt->vcpu);
2177
2178         c->eip = c->regs[VCPU_REGS_RDX];
2179         c->regs[VCPU_REGS_RSP] = c->regs[VCPU_REGS_RCX];
2180
2181         return X86EMUL_CONTINUE;
2182 }
2183
2184 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
2185                               struct x86_emulate_ops *ops)
2186 {
2187         int iopl;
2188         if (ctxt->mode == X86EMUL_MODE_REAL)
2189                 return false;
2190         if (ctxt->mode == X86EMUL_MODE_VM86)
2191                 return true;
2192         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2193         return ops->cpl(ctxt->vcpu) > iopl;
2194 }
2195
2196 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2197                                             struct x86_emulate_ops *ops,
2198                                             u16 port, u16 len)
2199 {
2200         struct desc_struct tr_seg;
2201         int r;
2202         u16 io_bitmap_ptr;
2203         u8 perm, bit_idx = port & 0x7;
2204         unsigned mask = (1 << len) - 1;
2205
2206         ops->get_cached_descriptor(&tr_seg, VCPU_SREG_TR, ctxt->vcpu);
2207         if (!tr_seg.p)
2208                 return false;
2209         if (desc_limit_scaled(&tr_seg) < 103)
2210                 return false;
2211         r = ops->read_std(get_desc_base(&tr_seg) + 102, &io_bitmap_ptr, 2,
2212                           ctxt->vcpu, NULL);
2213         if (r != X86EMUL_CONTINUE)
2214                 return false;
2215         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2216                 return false;
2217         r = ops->read_std(get_desc_base(&tr_seg) + io_bitmap_ptr + port/8,
2218                           &perm, 1, ctxt->vcpu, NULL);
2219         if (r != X86EMUL_CONTINUE)
2220                 return false;
2221         if ((perm >> bit_idx) & mask)
2222                 return false;
2223         return true;
2224 }
2225
2226 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2227                                  struct x86_emulate_ops *ops,
2228                                  u16 port, u16 len)
2229 {
2230         if (emulator_bad_iopl(ctxt, ops))
2231                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
2232                         return false;
2233         return true;
2234 }
2235
2236 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2237                                 struct x86_emulate_ops *ops,
2238                                 struct tss_segment_16 *tss)
2239 {
2240         struct decode_cache *c = &ctxt->decode;
2241
2242         tss->ip = c->eip;
2243         tss->flag = ctxt->eflags;
2244         tss->ax = c->regs[VCPU_REGS_RAX];
2245         tss->cx = c->regs[VCPU_REGS_RCX];
2246         tss->dx = c->regs[VCPU_REGS_RDX];
2247         tss->bx = c->regs[VCPU_REGS_RBX];
2248         tss->sp = c->regs[VCPU_REGS_RSP];
2249         tss->bp = c->regs[VCPU_REGS_RBP];
2250         tss->si = c->regs[VCPU_REGS_RSI];
2251         tss->di = c->regs[VCPU_REGS_RDI];
2252
2253         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2254         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2255         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2256         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2257         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2258 }
2259
2260 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2261                                  struct x86_emulate_ops *ops,
2262                                  struct tss_segment_16 *tss)
2263 {
2264         struct decode_cache *c = &ctxt->decode;
2265         int ret;
2266
2267         c->eip = tss->ip;
2268         ctxt->eflags = tss->flag | 2;
2269         c->regs[VCPU_REGS_RAX] = tss->ax;
2270         c->regs[VCPU_REGS_RCX] = tss->cx;
2271         c->regs[VCPU_REGS_RDX] = tss->dx;
2272         c->regs[VCPU_REGS_RBX] = tss->bx;
2273         c->regs[VCPU_REGS_RSP] = tss->sp;
2274         c->regs[VCPU_REGS_RBP] = tss->bp;
2275         c->regs[VCPU_REGS_RSI] = tss->si;
2276         c->regs[VCPU_REGS_RDI] = tss->di;
2277
2278         /*
2279          * SDM says that segment selectors are loaded before segment
2280          * descriptors
2281          */
2282         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
2283         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2284         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2285         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2286         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2287
2288         /*
2289          * Now load segment descriptors. If fault happenes at this stage
2290          * it is handled in a context of new task
2291          */
2292         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
2293         if (ret != X86EMUL_CONTINUE)
2294                 return ret;
2295         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2296         if (ret != X86EMUL_CONTINUE)
2297                 return ret;
2298         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2299         if (ret != X86EMUL_CONTINUE)
2300                 return ret;
2301         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2302         if (ret != X86EMUL_CONTINUE)
2303                 return ret;
2304         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2305         if (ret != X86EMUL_CONTINUE)
2306                 return ret;
2307
2308         return X86EMUL_CONTINUE;
2309 }
2310
2311 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2312                           struct x86_emulate_ops *ops,
2313                           u16 tss_selector, u16 old_tss_sel,
2314                           ulong old_tss_base, struct desc_struct *new_desc)
2315 {
2316         struct tss_segment_16 tss_seg;
2317         int ret;
2318         u32 err, new_tss_base = get_desc_base(new_desc);
2319
2320         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2321                             &err);
2322         if (ret == X86EMUL_PROPAGATE_FAULT) {
2323                 /* FIXME: need to provide precise fault address */
2324                 emulate_pf(ctxt, old_tss_base, err);
2325                 return ret;
2326         }
2327
2328         save_state_to_tss16(ctxt, ops, &tss_seg);
2329
2330         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2331                              &err);
2332         if (ret == X86EMUL_PROPAGATE_FAULT) {
2333                 /* FIXME: need to provide precise fault address */
2334                 emulate_pf(ctxt, old_tss_base, err);
2335                 return ret;
2336         }
2337
2338         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2339                             &err);
2340         if (ret == X86EMUL_PROPAGATE_FAULT) {
2341                 /* FIXME: need to provide precise fault address */
2342                 emulate_pf(ctxt, new_tss_base, err);
2343                 return ret;
2344         }
2345
2346         if (old_tss_sel != 0xffff) {
2347                 tss_seg.prev_task_link = old_tss_sel;
2348
2349                 ret = ops->write_std(new_tss_base,
2350                                      &tss_seg.prev_task_link,
2351                                      sizeof tss_seg.prev_task_link,
2352                                      ctxt->vcpu, &err);
2353                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2354                         /* FIXME: need to provide precise fault address */
2355                         emulate_pf(ctxt, new_tss_base, err);
2356                         return ret;
2357                 }
2358         }
2359
2360         return load_state_from_tss16(ctxt, ops, &tss_seg);
2361 }
2362
2363 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2364                                 struct x86_emulate_ops *ops,
2365                                 struct tss_segment_32 *tss)
2366 {
2367         struct decode_cache *c = &ctxt->decode;
2368
2369         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2370         tss->eip = c->eip;
2371         tss->eflags = ctxt->eflags;
2372         tss->eax = c->regs[VCPU_REGS_RAX];
2373         tss->ecx = c->regs[VCPU_REGS_RCX];
2374         tss->edx = c->regs[VCPU_REGS_RDX];
2375         tss->ebx = c->regs[VCPU_REGS_RBX];
2376         tss->esp = c->regs[VCPU_REGS_RSP];
2377         tss->ebp = c->regs[VCPU_REGS_RBP];
2378         tss->esi = c->regs[VCPU_REGS_RSI];
2379         tss->edi = c->regs[VCPU_REGS_RDI];
2380
2381         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2382         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2383         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2384         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2385         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2386         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2387         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2388 }
2389
2390 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2391                                  struct x86_emulate_ops *ops,
2392                                  struct tss_segment_32 *tss)
2393 {
2394         struct decode_cache *c = &ctxt->decode;
2395         int ret;
2396
2397         if (ops->set_cr(3, tss->cr3, ctxt->vcpu)) {
2398                 emulate_gp(ctxt, 0);
2399                 return X86EMUL_PROPAGATE_FAULT;
2400         }
2401         c->eip = tss->eip;
2402         ctxt->eflags = tss->eflags | 2;
2403         c->regs[VCPU_REGS_RAX] = tss->eax;
2404         c->regs[VCPU_REGS_RCX] = tss->ecx;
2405         c->regs[VCPU_REGS_RDX] = tss->edx;
2406         c->regs[VCPU_REGS_RBX] = tss->ebx;
2407         c->regs[VCPU_REGS_RSP] = tss->esp;
2408         c->regs[VCPU_REGS_RBP] = tss->ebp;
2409         c->regs[VCPU_REGS_RSI] = tss->esi;
2410         c->regs[VCPU_REGS_RDI] = tss->edi;
2411
2412         /*
2413          * SDM says that segment selectors are loaded before segment
2414          * descriptors
2415          */
2416         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2417         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2418         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2419         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2420         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2421         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2422         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2423
2424         /*
2425          * Now load segment descriptors. If fault happenes at this stage
2426          * it is handled in a context of new task
2427          */
2428         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2429         if (ret != X86EMUL_CONTINUE)
2430                 return ret;
2431         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2432         if (ret != X86EMUL_CONTINUE)
2433                 return ret;
2434         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2435         if (ret != X86EMUL_CONTINUE)
2436                 return ret;
2437         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2438         if (ret != X86EMUL_CONTINUE)
2439                 return ret;
2440         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2441         if (ret != X86EMUL_CONTINUE)
2442                 return ret;
2443         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2444         if (ret != X86EMUL_CONTINUE)
2445                 return ret;
2446         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2447         if (ret != X86EMUL_CONTINUE)
2448                 return ret;
2449
2450         return X86EMUL_CONTINUE;
2451 }
2452
2453 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2454                           struct x86_emulate_ops *ops,
2455                           u16 tss_selector, u16 old_tss_sel,
2456                           ulong old_tss_base, struct desc_struct *new_desc)
2457 {
2458         struct tss_segment_32 tss_seg;
2459         int ret;
2460         u32 err, new_tss_base = get_desc_base(new_desc);
2461
2462         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2463                             &err);
2464         if (ret == X86EMUL_PROPAGATE_FAULT) {
2465                 /* FIXME: need to provide precise fault address */
2466                 emulate_pf(ctxt, old_tss_base, err);
2467                 return ret;
2468         }
2469
2470         save_state_to_tss32(ctxt, ops, &tss_seg);
2471
2472         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2473                              &err);
2474         if (ret == X86EMUL_PROPAGATE_FAULT) {
2475                 /* FIXME: need to provide precise fault address */
2476                 emulate_pf(ctxt, old_tss_base, err);
2477                 return ret;
2478         }
2479
2480         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2481                             &err);
2482         if (ret == X86EMUL_PROPAGATE_FAULT) {
2483                 /* FIXME: need to provide precise fault address */
2484                 emulate_pf(ctxt, new_tss_base, err);
2485                 return ret;
2486         }
2487
2488         if (old_tss_sel != 0xffff) {
2489                 tss_seg.prev_task_link = old_tss_sel;
2490
2491                 ret = ops->write_std(new_tss_base,
2492                                      &tss_seg.prev_task_link,
2493                                      sizeof tss_seg.prev_task_link,
2494                                      ctxt->vcpu, &err);
2495                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2496                         /* FIXME: need to provide precise fault address */
2497                         emulate_pf(ctxt, new_tss_base, err);
2498                         return ret;
2499                 }
2500         }
2501
2502         return load_state_from_tss32(ctxt, ops, &tss_seg);
2503 }
2504
2505 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2506                                    struct x86_emulate_ops *ops,
2507                                    u16 tss_selector, int reason,
2508                                    bool has_error_code, u32 error_code)
2509 {
2510         struct desc_struct curr_tss_desc, next_tss_desc;
2511         int ret;
2512         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2513         ulong old_tss_base =
2514                 ops->get_cached_segment_base(VCPU_SREG_TR, ctxt->vcpu);
2515         u32 desc_limit;
2516
2517         /* FIXME: old_tss_base == ~0 ? */
2518
2519         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2520         if (ret != X86EMUL_CONTINUE)
2521                 return ret;
2522         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2523         if (ret != X86EMUL_CONTINUE)
2524                 return ret;
2525
2526         /* FIXME: check that next_tss_desc is tss */
2527
2528         if (reason != TASK_SWITCH_IRET) {
2529                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2530                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2531                         emulate_gp(ctxt, 0);
2532                         return X86EMUL_PROPAGATE_FAULT;
2533                 }
2534         }
2535
2536         desc_limit = desc_limit_scaled(&next_tss_desc);
2537         if (!next_tss_desc.p ||
2538             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2539              desc_limit < 0x2b)) {
2540                 emulate_ts(ctxt, tss_selector & 0xfffc);
2541                 return X86EMUL_PROPAGATE_FAULT;
2542         }
2543
2544         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2545                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2546                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2547                                          &curr_tss_desc);
2548         }
2549
2550         if (reason == TASK_SWITCH_IRET)
2551                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2552
2553         /* set back link to prev task only if NT bit is set in eflags
2554            note that old_tss_sel is not used afetr this point */
2555         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2556                 old_tss_sel = 0xffff;
2557
2558         if (next_tss_desc.type & 8)
2559                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2560                                      old_tss_base, &next_tss_desc);
2561         else
2562                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2563                                      old_tss_base, &next_tss_desc);
2564         if (ret != X86EMUL_CONTINUE)
2565                 return ret;
2566
2567         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2568                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2569
2570         if (reason != TASK_SWITCH_IRET) {
2571                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2572                 write_segment_descriptor(ctxt, ops, tss_selector,
2573                                          &next_tss_desc);
2574         }
2575
2576         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2577         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2578         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2579
2580         if (has_error_code) {
2581                 struct decode_cache *c = &ctxt->decode;
2582
2583                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2584                 c->lock_prefix = 0;
2585                 c->src.val = (unsigned long) error_code;
2586                 emulate_push(ctxt, ops);
2587         }
2588
2589         return ret;
2590 }
2591
2592 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2593                          struct x86_emulate_ops *ops,
2594                          u16 tss_selector, int reason,
2595                          bool has_error_code, u32 error_code)
2596 {
2597         struct decode_cache *c = &ctxt->decode;
2598         int rc;
2599
2600         c->eip = ctxt->eip;
2601         c->dst.type = OP_NONE;
2602
2603         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2604                                      has_error_code, error_code);
2605
2606         if (rc == X86EMUL_CONTINUE) {
2607                 rc = writeback(ctxt, ops);
2608                 if (rc == X86EMUL_CONTINUE)
2609                         ctxt->eip = c->eip;
2610         }
2611
2612         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2613 }
2614
2615 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2616                             int reg, struct operand *op)
2617 {
2618         struct decode_cache *c = &ctxt->decode;
2619         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2620
2621         register_address_increment(c, &c->regs[reg], df * op->bytes);
2622         op->ptr = (unsigned long *)register_address(c,  base, c->regs[reg]);
2623 }
2624
2625 int
2626 x86_emulate_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2627 {
2628         u64 msr_data;
2629         struct decode_cache *c = &ctxt->decode;
2630         int rc = X86EMUL_CONTINUE;
2631         int saved_dst_type = c->dst.type;
2632
2633         ctxt->decode.mem_read.pos = 0;
2634
2635         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2636                 emulate_ud(ctxt);
2637                 goto done;
2638         }
2639
2640         /* LOCK prefix is allowed only with some instructions */
2641         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2642                 emulate_ud(ctxt);
2643                 goto done;
2644         }
2645
2646         /* Privileged instruction can be executed only in CPL=0 */
2647         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2648                 emulate_gp(ctxt, 0);
2649                 goto done;
2650         }
2651
2652         if (c->rep_prefix && (c->d & String)) {
2653                 ctxt->restart = true;
2654                 /* All REP prefixes have the same first termination condition */
2655                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2656                 string_done:
2657                         ctxt->restart = false;
2658                         ctxt->eip = c->eip;
2659                         goto done;
2660                 }
2661                 /* The second termination condition only applies for REPE
2662                  * and REPNE. Test if the repeat string operation prefix is
2663                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2664                  * corresponding termination condition according to:
2665                  *      - if REPE/REPZ and ZF = 0 then done
2666                  *      - if REPNE/REPNZ and ZF = 1 then done
2667                  */
2668                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2669                     (c->b == 0xae) || (c->b == 0xaf)) {
2670                         if ((c->rep_prefix == REPE_PREFIX) &&
2671                             ((ctxt->eflags & EFLG_ZF) == 0))
2672                                 goto string_done;
2673                         if ((c->rep_prefix == REPNE_PREFIX) &&
2674                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2675                                 goto string_done;
2676                 }
2677                 c->eip = ctxt->eip;
2678         }
2679
2680         if (c->src.type == OP_MEM) {
2681                 rc = read_emulated(ctxt, ops, (unsigned long)c->src.ptr,
2682                                         c->src.valptr, c->src.bytes);
2683                 if (rc != X86EMUL_CONTINUE)
2684                         goto done;
2685                 c->src.orig_val64 = c->src.val64;
2686         }
2687
2688         if (c->src2.type == OP_MEM) {
2689                 rc = read_emulated(ctxt, ops, (unsigned long)c->src2.ptr,
2690                                         &c->src2.val, c->src2.bytes);
2691                 if (rc != X86EMUL_CONTINUE)
2692                         goto done;
2693         }
2694
2695         if ((c->d & DstMask) == ImplicitOps)
2696                 goto special_insn;
2697
2698
2699         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2700                 /* optimisation - avoid slow emulated read if Mov */
2701                 rc = read_emulated(ctxt, ops, (unsigned long)c->dst.ptr,
2702                                    &c->dst.val, c->dst.bytes);
2703                 if (rc != X86EMUL_CONTINUE)
2704                         goto done;
2705         }
2706         c->dst.orig_val = c->dst.val;
2707
2708 special_insn:
2709
2710         if (c->twobyte)
2711                 goto twobyte_insn;
2712
2713         switch (c->b) {
2714         case 0x00 ... 0x05:
2715               add:              /* add */
2716                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2717                 break;
2718         case 0x06:              /* push es */
2719                 emulate_push_sreg(ctxt, ops, VCPU_SREG_ES);
2720                 break;
2721         case 0x07:              /* pop es */
2722                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2723                 if (rc != X86EMUL_CONTINUE)
2724                         goto done;
2725                 break;
2726         case 0x08 ... 0x0d:
2727               or:               /* or */
2728                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2729                 break;
2730         case 0x0e:              /* push cs */
2731                 emulate_push_sreg(ctxt, ops, VCPU_SREG_CS);
2732                 break;
2733         case 0x10 ... 0x15:
2734               adc:              /* adc */
2735                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2736                 break;
2737         case 0x16:              /* push ss */
2738                 emulate_push_sreg(ctxt, ops, VCPU_SREG_SS);
2739                 break;
2740         case 0x17:              /* pop ss */
2741                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2742                 if (rc != X86EMUL_CONTINUE)
2743                         goto done;
2744                 break;
2745         case 0x18 ... 0x1d:
2746               sbb:              /* sbb */
2747                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2748                 break;
2749         case 0x1e:              /* push ds */
2750                 emulate_push_sreg(ctxt, ops, VCPU_SREG_DS);
2751                 break;
2752         case 0x1f:              /* pop ds */
2753                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2754                 if (rc != X86EMUL_CONTINUE)
2755                         goto done;
2756                 break;
2757         case 0x20 ... 0x25:
2758               and:              /* and */
2759                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2760                 break;
2761         case 0x28 ... 0x2d:
2762               sub:              /* sub */
2763                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2764                 break;
2765         case 0x30 ... 0x35:
2766               xor:              /* xor */
2767                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2768                 break;
2769         case 0x38 ... 0x3d:
2770               cmp:              /* cmp */
2771                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2772                 break;
2773         case 0x40 ... 0x47: /* inc r16/r32 */
2774                 emulate_1op("inc", c->dst, ctxt->eflags);
2775                 break;
2776         case 0x48 ... 0x4f: /* dec r16/r32 */
2777                 emulate_1op("dec", c->dst, ctxt->eflags);
2778                 break;
2779         case 0x50 ... 0x57:  /* push reg */
2780                 emulate_push(ctxt, ops);
2781                 break;
2782         case 0x58 ... 0x5f: /* pop reg */
2783         pop_instruction:
2784                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2785                 if (rc != X86EMUL_CONTINUE)
2786                         goto done;
2787                 break;
2788         case 0x60:      /* pusha */
2789                 rc = emulate_pusha(ctxt, ops);
2790                 if (rc != X86EMUL_CONTINUE)
2791                         goto done;
2792                 break;
2793         case 0x61:      /* popa */
2794                 rc = emulate_popa(ctxt, ops);
2795                 if (rc != X86EMUL_CONTINUE)
2796                         goto done;
2797                 break;
2798         case 0x63:              /* movsxd */
2799                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2800                         goto cannot_emulate;
2801                 c->dst.val = (s32) c->src.val;
2802                 break;
2803         case 0x68: /* push imm */
2804         case 0x6a: /* push imm8 */
2805                 emulate_push(ctxt, ops);
2806                 break;
2807         case 0x6c:              /* insb */
2808         case 0x6d:              /* insw/insd */
2809                 c->dst.bytes = min(c->dst.bytes, 4u);
2810                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2811                                           c->dst.bytes)) {
2812                         emulate_gp(ctxt, 0);
2813                         goto done;
2814                 }
2815                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2816                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2817                         goto done; /* IO is needed, skip writeback */
2818                 break;
2819         case 0x6e:              /* outsb */
2820         case 0x6f:              /* outsw/outsd */
2821                 c->src.bytes = min(c->src.bytes, 4u);
2822                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2823                                           c->src.bytes)) {
2824                         emulate_gp(ctxt, 0);
2825                         goto done;
2826                 }
2827                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2828                                       &c->src.val, 1, ctxt->vcpu);
2829
2830                 c->dst.type = OP_NONE; /* nothing to writeback */
2831                 break;
2832         case 0x70 ... 0x7f: /* jcc (short) */
2833                 if (test_cc(c->b, ctxt->eflags))
2834                         jmp_rel(c, c->src.val);
2835                 break;
2836         case 0x80 ... 0x83:     /* Grp1 */
2837                 switch (c->modrm_reg) {
2838                 case 0:
2839                         goto add;
2840                 case 1:
2841                         goto or;
2842                 case 2:
2843                         goto adc;
2844                 case 3:
2845                         goto sbb;
2846                 case 4:
2847                         goto and;
2848                 case 5:
2849                         goto sub;
2850                 case 6:
2851                         goto xor;
2852                 case 7:
2853                         goto cmp;
2854                 }
2855                 break;
2856         case 0x84 ... 0x85:
2857         test:
2858                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2859                 break;
2860         case 0x86 ... 0x87:     /* xchg */
2861         xchg:
2862                 /* Write back the register source. */
2863                 switch (c->dst.bytes) {
2864                 case 1:
2865                         *(u8 *) c->src.ptr = (u8) c->dst.val;
2866                         break;
2867                 case 2:
2868                         *(u16 *) c->src.ptr = (u16) c->dst.val;
2869                         break;
2870                 case 4:
2871                         *c->src.ptr = (u32) c->dst.val;
2872                         break;  /* 64b reg: zero-extend */
2873                 case 8:
2874                         *c->src.ptr = c->dst.val;
2875                         break;
2876                 }
2877                 /*
2878                  * Write back the memory destination with implicit LOCK
2879                  * prefix.
2880                  */
2881                 c->dst.val = c->src.val;
2882                 c->lock_prefix = 1;
2883                 break;
2884         case 0x88 ... 0x8b:     /* mov */
2885                 goto mov;
2886         case 0x8c:  /* mov r/m, sreg */
2887                 if (c->modrm_reg > VCPU_SREG_GS) {
2888                         emulate_ud(ctxt);
2889                         goto done;
2890                 }
2891                 c->dst.val = ops->get_segment_selector(c->modrm_reg, ctxt->vcpu);
2892                 break;
2893         case 0x8d: /* lea r16/r32, m */
2894                 c->dst.val = c->modrm_ea;
2895                 break;
2896         case 0x8e: { /* mov seg, r/m16 */
2897                 uint16_t sel;
2898
2899                 sel = c->src.val;
2900
2901                 if (c->modrm_reg == VCPU_SREG_CS ||
2902                     c->modrm_reg > VCPU_SREG_GS) {
2903                         emulate_ud(ctxt);
2904                         goto done;
2905                 }
2906
2907                 if (c->modrm_reg == VCPU_SREG_SS)
2908                         ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
2909
2910                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2911
2912                 c->dst.type = OP_NONE;  /* Disable writeback. */
2913                 break;
2914         }
2915         case 0x8f:              /* pop (sole member of Grp1a) */
2916                 rc = emulate_grp1a(ctxt, ops);
2917                 if (rc != X86EMUL_CONTINUE)
2918                         goto done;
2919                 break;
2920         case 0x90: /* nop / xchg r8,rax */
2921                 if (c->dst.ptr == (unsigned long *)&c->regs[VCPU_REGS_RAX]) {
2922                         c->dst.type = OP_NONE;  /* nop */
2923                         break;
2924                 }
2925         case 0x91 ... 0x97: /* xchg reg,rax */
2926                 c->src.type = OP_REG;
2927                 c->src.bytes = c->op_bytes;
2928                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
2929                 c->src.val = *(c->src.ptr);
2930                 goto xchg;
2931         case 0x9c: /* pushf */
2932                 c->src.val =  (unsigned long) ctxt->eflags;
2933                 emulate_push(ctxt, ops);
2934                 break;
2935         case 0x9d: /* popf */
2936                 c->dst.type = OP_REG;
2937                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
2938                 c->dst.bytes = c->op_bytes;
2939                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
2940                 if (rc != X86EMUL_CONTINUE)
2941                         goto done;
2942                 break;
2943         case 0xa0 ... 0xa3:     /* mov */
2944         case 0xa4 ... 0xa5:     /* movs */
2945                 goto mov;
2946         case 0xa6 ... 0xa7:     /* cmps */
2947                 c->dst.type = OP_NONE; /* Disable writeback. */
2948                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
2949                 goto cmp;
2950         case 0xa8 ... 0xa9:     /* test ax, imm */
2951                 goto test;
2952         case 0xaa ... 0xab:     /* stos */
2953                 c->dst.val = c->regs[VCPU_REGS_RAX];
2954                 break;
2955         case 0xac ... 0xad:     /* lods */
2956                 goto mov;
2957         case 0xae ... 0xaf:     /* scas */
2958                 DPRINTF("Urk! I don't handle SCAS.\n");
2959                 goto cannot_emulate;
2960         case 0xb0 ... 0xbf: /* mov r, imm */
2961                 goto mov;
2962         case 0xc0 ... 0xc1:
2963                 emulate_grp2(ctxt);
2964                 break;
2965         case 0xc3: /* ret */
2966                 c->dst.type = OP_REG;
2967                 c->dst.ptr = &c->eip;
2968                 c->dst.bytes = c->op_bytes;
2969                 goto pop_instruction;
2970         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
2971         mov:
2972                 c->dst.val = c->src.val;
2973                 break;
2974         case 0xcb:              /* ret far */
2975                 rc = emulate_ret_far(ctxt, ops);
2976                 if (rc != X86EMUL_CONTINUE)
2977                         goto done;
2978                 break;
2979         case 0xcf:              /* iret */
2980                 rc = emulate_iret(ctxt, ops);
2981
2982                 if (rc != X86EMUL_CONTINUE)
2983                         goto done;
2984                 break;
2985         case 0xd0 ... 0xd1:     /* Grp2 */
2986                 c->src.val = 1;
2987                 emulate_grp2(ctxt);
2988                 break;
2989         case 0xd2 ... 0xd3:     /* Grp2 */
2990                 c->src.val = c->regs[VCPU_REGS_RCX];
2991                 emulate_grp2(ctxt);
2992                 break;
2993         case 0xe4:      /* inb */
2994         case 0xe5:      /* in */
2995                 goto do_io_in;
2996         case 0xe6: /* outb */
2997         case 0xe7: /* out */
2998                 goto do_io_out;
2999         case 0xe8: /* call (near) */ {
3000                 long int rel = c->src.val;
3001                 c->src.val = (unsigned long) c->eip;
3002                 jmp_rel(c, rel);
3003                 emulate_push(ctxt, ops);
3004                 break;
3005         }
3006         case 0xe9: /* jmp rel */
3007                 goto jmp;
3008         case 0xea: { /* jmp far */
3009                 unsigned short sel;
3010         jump_far:
3011                 memcpy(&sel, c->src.valptr + c->op_bytes, 2);
3012
3013                 if (load_segment_descriptor(ctxt, ops, sel, VCPU_SREG_CS))
3014                         goto done;
3015
3016                 c->eip = 0;
3017                 memcpy(&c->eip, c->src.valptr, c->op_bytes);
3018                 break;
3019         }
3020         case 0xeb:
3021               jmp:              /* jmp rel short */
3022                 jmp_rel(c, c->src.val);
3023                 c->dst.type = OP_NONE; /* Disable writeback. */
3024                 break;
3025         case 0xec: /* in al,dx */
3026         case 0xed: /* in (e/r)ax,dx */
3027                 c->src.val = c->regs[VCPU_REGS_RDX];
3028         do_io_in:
3029                 c->dst.bytes = min(c->dst.bytes, 4u);
3030                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3031                         emulate_gp(ctxt, 0);
3032                         goto done;
3033                 }
3034                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
3035                                      &c->dst.val))
3036                         goto done; /* IO is needed */
3037                 break;
3038         case 0xee: /* out dx,al */
3039         case 0xef: /* out dx,(e/r)ax */
3040                 c->src.val = c->regs[VCPU_REGS_RDX];
3041         do_io_out:
3042                 c->dst.bytes = min(c->dst.bytes, 4u);
3043                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
3044                         emulate_gp(ctxt, 0);
3045                         goto done;
3046                 }
3047                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
3048                                       ctxt->vcpu);
3049                 c->dst.type = OP_NONE;  /* Disable writeback. */
3050                 break;
3051         case 0xf4:              /* hlt */
3052                 ctxt->vcpu->arch.halt_request = 1;
3053                 break;
3054         case 0xf5:      /* cmc */
3055                 /* complement carry flag from eflags reg */
3056                 ctxt->eflags ^= EFLG_CF;
3057                 c->dst.type = OP_NONE;  /* Disable writeback. */
3058                 break;
3059         case 0xf6 ... 0xf7:     /* Grp3 */
3060                 if (!emulate_grp3(ctxt, ops))
3061                         goto cannot_emulate;
3062                 break;
3063         case 0xf8: /* clc */
3064                 ctxt->eflags &= ~EFLG_CF;
3065                 c->dst.type = OP_NONE;  /* Disable writeback. */
3066                 break;
3067         case 0xfa: /* cli */
3068                 if (emulator_bad_iopl(ctxt, ops)) {
3069                         emulate_gp(ctxt, 0);
3070                         goto done;
3071                 } else {
3072                         ctxt->eflags &= ~X86_EFLAGS_IF;
3073                         c->dst.type = OP_NONE;  /* Disable writeback. */
3074                 }
3075                 break;
3076         case 0xfb: /* sti */
3077                 if (emulator_bad_iopl(ctxt, ops)) {
3078                         emulate_gp(ctxt, 0);
3079                         goto done;
3080                 } else {
3081                         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3082                         ctxt->eflags |= X86_EFLAGS_IF;
3083                         c->dst.type = OP_NONE;  /* Disable writeback. */
3084                 }
3085                 break;
3086         case 0xfc: /* cld */
3087                 ctxt->eflags &= ~EFLG_DF;
3088                 c->dst.type = OP_NONE;  /* Disable writeback. */
3089                 break;
3090         case 0xfd: /* std */
3091                 ctxt->eflags |= EFLG_DF;
3092                 c->dst.type = OP_NONE;  /* Disable writeback. */
3093                 break;
3094         case 0xfe: /* Grp4 */
3095         grp45:
3096                 rc = emulate_grp45(ctxt, ops);
3097                 if (rc != X86EMUL_CONTINUE)
3098                         goto done;
3099                 break;
3100         case 0xff: /* Grp5 */
3101                 if (c->modrm_reg == 5)
3102                         goto jump_far;
3103                 goto grp45;
3104         default:
3105                 goto cannot_emulate;
3106         }
3107
3108 writeback:
3109         rc = writeback(ctxt, ops);
3110         if (rc != X86EMUL_CONTINUE)
3111                 goto done;
3112
3113         /*
3114          * restore dst type in case the decoding will be reused
3115          * (happens for string instruction )
3116          */
3117         c->dst.type = saved_dst_type;
3118
3119         if ((c->d & SrcMask) == SrcSI)
3120                 string_addr_inc(ctxt, seg_override_base(ctxt, ops, c),
3121                                 VCPU_REGS_RSI, &c->src);
3122
3123         if ((c->d & DstMask) == DstDI)
3124                 string_addr_inc(ctxt, es_base(ctxt, ops), VCPU_REGS_RDI,
3125                                 &c->dst);
3126
3127         if (c->rep_prefix && (c->d & String)) {
3128                 struct read_cache *rc = &ctxt->decode.io_read;
3129                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3130                 /*
3131                  * Re-enter guest when pio read ahead buffer is empty or,
3132                  * if it is not used, after each 1024 iteration.
3133                  */
3134                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3135                     (rc->end != 0 && rc->end == rc->pos))
3136                         ctxt->restart = false;
3137         }
3138         /*
3139          * reset read cache here in case string instruction is restared
3140          * without decoding
3141          */
3142         ctxt->decode.mem_read.end = 0;
3143         ctxt->eip = c->eip;
3144
3145 done:
3146         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3147
3148 twobyte_insn:
3149         switch (c->b) {
3150         case 0x01: /* lgdt, lidt, lmsw */
3151                 switch (c->modrm_reg) {
3152                         u16 size;
3153                         unsigned long address;
3154
3155                 case 0: /* vmcall */
3156                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3157                                 goto cannot_emulate;
3158
3159                         rc = kvm_fix_hypercall(ctxt->vcpu);
3160                         if (rc != X86EMUL_CONTINUE)
3161                                 goto done;
3162
3163                         /* Let the processor re-execute the fixed hypercall */
3164                         c->eip = ctxt->eip;
3165                         /* Disable writeback. */
3166                         c->dst.type = OP_NONE;
3167                         break;
3168                 case 2: /* lgdt */
3169                         rc = read_descriptor(ctxt, ops, c->src.ptr,
3170                                              &size, &address, c->op_bytes);
3171                         if (rc != X86EMUL_CONTINUE)
3172                                 goto done;
3173                         realmode_lgdt(ctxt->vcpu, size, address);
3174                         /* Disable writeback. */
3175                         c->dst.type = OP_NONE;
3176                         break;
3177                 case 3: /* lidt/vmmcall */
3178                         if (c->modrm_mod == 3) {
3179                                 switch (c->modrm_rm) {
3180                                 case 1:
3181                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3182                                         if (rc != X86EMUL_CONTINUE)
3183                                                 goto done;
3184                                         break;
3185                                 default:
3186                                         goto cannot_emulate;
3187                                 }
3188                         } else {
3189                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
3190                                                      &size, &address,
3191                                                      c->op_bytes);
3192                                 if (rc != X86EMUL_CONTINUE)
3193                                         goto done;
3194                                 realmode_lidt(ctxt->vcpu, size, address);
3195                         }
3196                         /* Disable writeback. */
3197                         c->dst.type = OP_NONE;
3198                         break;
3199                 case 4: /* smsw */
3200                         c->dst.bytes = 2;
3201                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3202                         break;
3203                 case 6: /* lmsw */
3204                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0ful) |
3205                                     (c->src.val & 0x0f), ctxt->vcpu);
3206                         c->dst.type = OP_NONE;
3207                         break;
3208                 case 5: /* not defined */
3209                         emulate_ud(ctxt);
3210                         goto done;
3211                 case 7: /* invlpg*/
3212                         emulate_invlpg(ctxt->vcpu, c->modrm_ea);
3213                         /* Disable writeback. */
3214                         c->dst.type = OP_NONE;
3215                         break;
3216                 default:
3217                         goto cannot_emulate;
3218                 }
3219                 break;
3220         case 0x05:              /* syscall */
3221                 rc = emulate_syscall(ctxt, ops);
3222                 if (rc != X86EMUL_CONTINUE)
3223                         goto done;
3224                 else
3225                         goto writeback;
3226                 break;
3227         case 0x06:
3228                 emulate_clts(ctxt->vcpu);
3229                 c->dst.type = OP_NONE;
3230                 break;
3231         case 0x09:              /* wbinvd */
3232                 kvm_emulate_wbinvd(ctxt->vcpu);
3233                 c->dst.type = OP_NONE;
3234                 break;
3235         case 0x08:              /* invd */
3236         case 0x0d:              /* GrpP (prefetch) */
3237         case 0x18:              /* Grp16 (prefetch/nop) */
3238                 c->dst.type = OP_NONE;
3239                 break;
3240         case 0x20: /* mov cr, reg */
3241                 switch (c->modrm_reg) {
3242                 case 1:
3243                 case 5 ... 7:
3244                 case 9 ... 15:
3245                         emulate_ud(ctxt);
3246                         goto done;
3247                 }
3248                 c->regs[c->modrm_rm] = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3249                 c->dst.type = OP_NONE;  /* no writeback */
3250                 break;
3251         case 0x21: /* mov from dr to reg */
3252                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3253                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3254                         emulate_ud(ctxt);
3255                         goto done;
3256                 }
3257                 ops->get_dr(c->modrm_reg, &c->regs[c->modrm_rm], ctxt->vcpu);
3258                 c->dst.type = OP_NONE;  /* no writeback */
3259                 break;
3260         case 0x22: /* mov reg, cr */
3261                 if (ops->set_cr(c->modrm_reg, c->modrm_val, ctxt->vcpu)) {
3262                         emulate_gp(ctxt, 0);
3263                         goto done;
3264                 }
3265                 c->dst.type = OP_NONE;
3266                 break;
3267         case 0x23: /* mov from reg to dr */
3268                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3269                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3270                         emulate_ud(ctxt);
3271                         goto done;
3272                 }
3273
3274                 if (ops->set_dr(c->modrm_reg, c->regs[c->modrm_rm] &
3275                                 ((ctxt->mode == X86EMUL_MODE_PROT64) ?
3276                                  ~0ULL : ~0U), ctxt->vcpu) < 0) {
3277                         /* #UD condition is already handled by the code above */
3278                         emulate_gp(ctxt, 0);
3279                         goto done;
3280                 }
3281
3282                 c->dst.type = OP_NONE;  /* no writeback */
3283                 break;
3284         case 0x30:
3285                 /* wrmsr */
3286                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3287                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3288                 if (ops->set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3289                         emulate_gp(ctxt, 0);
3290                         goto done;
3291                 }
3292                 rc = X86EMUL_CONTINUE;
3293                 c->dst.type = OP_NONE;
3294                 break;
3295         case 0x32:
3296                 /* rdmsr */
3297                 if (ops->get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3298                         emulate_gp(ctxt, 0);
3299                         goto done;
3300                 } else {
3301                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3302                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3303                 }
3304                 rc = X86EMUL_CONTINUE;
3305                 c->dst.type = OP_NONE;
3306                 break;
3307         case 0x34:              /* sysenter */
3308                 rc = emulate_sysenter(ctxt, ops);
3309                 if (rc != X86EMUL_CONTINUE)
3310                         goto done;
3311                 else
3312                         goto writeback;
3313                 break;
3314         case 0x35:              /* sysexit */
3315                 rc = emulate_sysexit(ctxt, ops);
3316                 if (rc != X86EMUL_CONTINUE)
3317                         goto done;
3318                 else
3319                         goto writeback;
3320                 break;
3321         case 0x40 ... 0x4f:     /* cmov */
3322                 c->dst.val = c->dst.orig_val = c->src.val;
3323                 if (!test_cc(c->b, ctxt->eflags))
3324                         c->dst.type = OP_NONE; /* no writeback */
3325                 break;
3326         case 0x80 ... 0x8f: /* jnz rel, etc*/
3327                 if (test_cc(c->b, ctxt->eflags))
3328                         jmp_rel(c, c->src.val);
3329                 c->dst.type = OP_NONE;
3330                 break;
3331         case 0xa0:        /* push fs */
3332                 emulate_push_sreg(ctxt, ops, VCPU_SREG_FS);
3333                 break;
3334         case 0xa1:       /* pop fs */
3335                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3336                 if (rc != X86EMUL_CONTINUE)
3337                         goto done;
3338                 break;
3339         case 0xa3:
3340               bt:               /* bt */
3341                 c->dst.type = OP_NONE;
3342                 /* only subword offset */
3343                 c->src.val &= (c->dst.bytes << 3) - 1;
3344                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3345                 break;
3346         case 0xa4: /* shld imm8, r, r/m */
3347         case 0xa5: /* shld cl, r, r/m */
3348                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3349                 break;
3350         case 0xa8:      /* push gs */
3351                 emulate_push_sreg(ctxt, ops, VCPU_SREG_GS);
3352                 break;
3353         case 0xa9:      /* pop gs */
3354                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3355                 if (rc != X86EMUL_CONTINUE)
3356                         goto done;
3357                 break;
3358         case 0xab:
3359               bts:              /* bts */
3360                 /* only subword offset */
3361                 c->src.val &= (c->dst.bytes << 3) - 1;
3362                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3363                 break;
3364         case 0xac: /* shrd imm8, r, r/m */
3365         case 0xad: /* shrd cl, r, r/m */
3366                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3367                 break;
3368         case 0xae:              /* clflush */
3369                 break;
3370         case 0xb0 ... 0xb1:     /* cmpxchg */
3371                 /*
3372                  * Save real source value, then compare EAX against
3373                  * destination.
3374                  */
3375                 c->src.orig_val = c->src.val;
3376                 c->src.val = c->regs[VCPU_REGS_RAX];
3377                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3378                 if (ctxt->eflags & EFLG_ZF) {
3379                         /* Success: write back to memory. */
3380                         c->dst.val = c->src.orig_val;
3381                 } else {
3382                         /* Failure: write the value we saw to EAX. */
3383                         c->dst.type = OP_REG;
3384                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3385                 }
3386                 break;
3387         case 0xb3:
3388               btr:              /* btr */
3389                 /* only subword offset */
3390                 c->src.val &= (c->dst.bytes << 3) - 1;
3391                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3392                 break;
3393         case 0xb6 ... 0xb7:     /* movzx */
3394                 c->dst.bytes = c->op_bytes;
3395                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3396                                                        : (u16) c->src.val;
3397                 break;
3398         case 0xba:              /* Grp8 */
3399                 switch (c->modrm_reg & 3) {
3400                 case 0:
3401                         goto bt;
3402                 case 1:
3403                         goto bts;
3404                 case 2:
3405                         goto btr;
3406                 case 3:
3407                         goto btc;
3408                 }
3409                 break;
3410         case 0xbb:
3411               btc:              /* btc */
3412                 /* only subword offset */
3413                 c->src.val &= (c->dst.bytes << 3) - 1;
3414                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3415                 break;
3416         case 0xbe ... 0xbf:     /* movsx */
3417                 c->dst.bytes = c->op_bytes;
3418                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3419                                                         (s16) c->src.val;
3420                 break;
3421         case 0xc3:              /* movnti */
3422                 c->dst.bytes = c->op_bytes;
3423                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3424                                                         (u64) c->src.val;
3425                 break;
3426         case 0xc7:              /* Grp9 (cmpxchg8b) */
3427                 rc = emulate_grp9(ctxt, ops);
3428                 if (rc != X86EMUL_CONTINUE)
3429                         goto done;
3430                 break;
3431         default:
3432                 goto cannot_emulate;
3433         }
3434         goto writeback;
3435
3436 cannot_emulate:
3437         DPRINTF("Cannot emulate %02x\n", c->b);
3438         return -1;
3439 }