arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstMem16    (OpMem16 << DstShift)
  90 #define DstImmUByte (OpImmUByte << DstShift)
  91 #define DstDX       (OpDX << DstShift)
  92 #define DstAccLo    (OpAccLo << DstShift)
  93 #define DstMask     (OpMask << DstShift)
  94 /* Source operand type. */
  95 #define SrcShift    6
  96 #define SrcNone     (OpNone << SrcShift)
  97 #define SrcReg      (OpReg << SrcShift)
  98 #define SrcMem      (OpMem << SrcShift)
  99 #define SrcMem16    (OpMem16 << SrcShift)
 100 #define SrcMem32    (OpMem32 << SrcShift)
 101 #define SrcImm      (OpImm << SrcShift)
 102 #define SrcImmByte  (OpImmByte << SrcShift)
 103 #define SrcOne      (OpOne << SrcShift)
 104 #define SrcImmUByte (OpImmUByte << SrcShift)
 105 #define SrcImmU     (OpImmU << SrcShift)
 106 #define SrcSI       (OpSI << SrcShift)
 107 #define SrcXLat     (OpXLat << SrcShift)
 108 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 109 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 110 #define SrcAcc      (OpAcc << SrcShift)
 111 #define SrcImmU16   (OpImmU16 << SrcShift)
 112 #define SrcImm64    (OpImm64 << SrcShift)
 113 #define SrcDX       (OpDX << SrcShift)
 114 #define SrcMem8     (OpMem8 << SrcShift)
 115 #define SrcAccHi    (OpAccHi << SrcShift)
 116 #define SrcMask     (OpMask << SrcShift)
 117 #define BitOp       (1<<11)
 118 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 119 #define String      (1<<13)     /* String instruction (rep capable) */
 120 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 121 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 122 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 123 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 124 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 125 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 126 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 127 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 128 #define Sse         (1<<18)     /* SSE Vector instruction */
 129 /* Generic ModRM decode. */
 130 #define ModRM       (1<<19)
 131 /* Destination is only written; never read. */
 132 #define Mov         (1<<20)
 133 /* Misc flags */
 134 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 135 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 136 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 137 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 138 #define Undefined   (1<<25) /* No Such Instruction */
 139 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 140 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 141 #define No64        (1<<28)
 142 #define PageTable   (1 << 29)   /* instruction used to write page table */
 143 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 144 /* Source 2 operand type */
 145 #define Src2Shift   (31)
 146 #define Src2None    (OpNone << Src2Shift)
 147 #define Src2Mem     (OpMem << Src2Shift)
 148 #define Src2CL      (OpCL << Src2Shift)
 149 #define Src2ImmByte (OpImmByte << Src2Shift)
 150 #define Src2One     (OpOne << Src2Shift)
 151 #define Src2Imm     (OpImm << Src2Shift)
 152 #define Src2ES      (OpES << Src2Shift)
 153 #define Src2CS      (OpCS << Src2Shift)
 154 #define Src2SS      (OpSS << Src2Shift)
 155 #define Src2DS      (OpDS << Src2Shift)
 156 #define Src2FS      (OpFS << Src2Shift)
 157 #define Src2GS      (OpGS << Src2Shift)
 158 #define Src2Mask    (OpMask << Src2Shift)
 159 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 160 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 161 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 162 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 163 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 164 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 165 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 166 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 167 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 168 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 169 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 170 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 171 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 172 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 173
 174 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 175
 176 #define X2(x...) x, x
 177 #define X3(x...) X2(x), x
 178 #define X4(x...) X2(x), X2(x)
 179 #define X5(x...) X4(x), x
 180 #define X6(x...) X4(x), X2(x)
 181 #define X7(x...) X4(x), X3(x)
 182 #define X8(x...) X4(x), X4(x)
 183 #define X16(x...) X8(x), X8(x)
 184
 185 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 186 #define FASTOP_SIZE 8
 187
 188 /*
 189  * fastop functions have a special calling convention:
 190  *
 191  * dst:    rax        (in/out)
 192  * src:    rdx        (in/out)
 193  * src2:   rcx        (in)
 194  * flags:  rflags     (in/out)
 195  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 196  *
 197  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 198  * different operand sizes can be reached by calculation, rather than a jump
 199  * table (which would be bigger than the code).
 200  *
 201  * fastop functions are declared as taking a never-defined fastop parameter,
 202  * so they can't be called from C directly.
 203  */
 204
 205 struct fastop;
 206
 207 struct opcode {
 208         u64 flags : 56;
 209         u64 intercept : 8;
 210         union {
 211                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 212                 const struct opcode *group;
 213                 const struct group_dual *gdual;
 214                 const struct gprefix *gprefix;
 215                 const struct escape *esc;
 216                 const struct instr_dual *idual;
 217                 void (*fastop)(struct fastop *fake);
 218         } u;
 219         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 220 };
 221
 222 struct group_dual {
 223         struct opcode mod012[8];
 224         struct opcode mod3[8];
 225 };
 226
 227 struct gprefix {
 228         struct opcode pfx_no;
 229         struct opcode pfx_66;
 230         struct opcode pfx_f2;
 231         struct opcode pfx_f3;
 232 };
 233
 234 struct escape {
 235         struct opcode op[8];
 236         struct opcode high[64];
 237 };
 238
 239 struct instr_dual {
 240         struct opcode mod012;
 241         struct opcode mod3;
 242 };
 243
 244 /* EFLAGS bit definitions. */
 245 #define EFLG_ID (1<<21)
 246 #define EFLG_VIP (1<<20)
 247 #define EFLG_VIF (1<<19)
 248 #define EFLG_AC (1<<18)
 249 #define EFLG_VM (1<<17)
 250 #define EFLG_RF (1<<16)
 251 #define EFLG_IOPL (3<<12)
 252 #define EFLG_NT (1<<14)
 253 #define EFLG_OF (1<<11)
 254 #define EFLG_DF (1<<10)
 255 #define EFLG_IF (1<<9)
 256 #define EFLG_TF (1<<8)
 257 #define EFLG_SF (1<<7)
 258 #define EFLG_ZF (1<<6)
 259 #define EFLG_AF (1<<4)
 260 #define EFLG_PF (1<<2)
 261 #define EFLG_CF (1<<0)
 262
 263 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 264 #define EFLG_RESERVED_ONE_MASK 2
 265
 266 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 267 {
 268         if (!(ctxt->regs_valid & (1 << nr))) {
 269                 ctxt->regs_valid |= 1 << nr;
 270                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 271         }
 272         return ctxt->_regs[nr];
 273 }
 274
 275 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 276 {
 277         ctxt->regs_valid |= 1 << nr;
 278         ctxt->regs_dirty |= 1 << nr;
 279         return &ctxt->_regs[nr];
 280 }
 281
 282 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 283 {
 284         reg_read(ctxt, nr);
 285         return reg_write(ctxt, nr);
 286 }
 287
 288 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 289 {
 290         unsigned reg;
 291
 292         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 293                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 294 }
 295
 296 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 297 {
 298         ctxt->regs_dirty = 0;
 299         ctxt->regs_valid = 0;
 300 }
 301
 302 /*
 303  * These EFLAGS bits are restored from saved value during emulation, and
 304  * any changes are written back to the saved value after emulation.
 305  */
 306 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 307
 308 #ifdef CONFIG_X86_64
 309 #define ON64(x) x
 310 #else
 311 #define ON64(x)
 312 #endif
 313
 314 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 315
 316 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 317 #define FOP_RET   "ret \n\t"
 318
 319 #define FOP_START(op) \
 320         extern void em_##op(struct fastop *fake); \
 321         asm(".pushsection .text, \"ax\" \n\t" \
 322             ".global em_" #op " \n\t" \
 323             FOP_ALIGN \
 324             "em_" #op ": \n\t"
 325
 326 #define FOP_END \
 327             ".popsection")
 328
 329 #define FOPNOP() FOP_ALIGN FOP_RET
 330
 331 #define FOP1E(op,  dst) \
 332         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 333
 334 #define FOP1EEX(op,  dst) \
 335         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 336
 337 #define FASTOP1(op) \
 338         FOP_START(op) \
 339         FOP1E(op##b, al) \
 340         FOP1E(op##w, ax) \
 341         FOP1E(op##l, eax) \
 342         ON64(FOP1E(op##q, rax)) \
 343         FOP_END
 344
 345 /* 1-operand, using src2 (for MUL/DIV r/m) */
 346 #define FASTOP1SRC2(op, name) \
 347         FOP_START(name) \
 348         FOP1E(op, cl) \
 349         FOP1E(op, cx) \
 350         FOP1E(op, ecx) \
 351         ON64(FOP1E(op, rcx)) \
 352         FOP_END
 353
 354 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 355 #define FASTOP1SRC2EX(op, name) \
 356         FOP_START(name) \
 357         FOP1EEX(op, cl) \
 358         FOP1EEX(op, cx) \
 359         FOP1EEX(op, ecx) \
 360         ON64(FOP1EEX(op, rcx)) \
 361         FOP_END
 362
 363 #define FOP2E(op,  dst, src)       \
 364         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 365
 366 #define FASTOP2(op) \
 367         FOP_START(op) \
 368         FOP2E(op##b, al, dl) \
 369         FOP2E(op##w, ax, dx) \
 370         FOP2E(op##l, eax, edx) \
 371         ON64(FOP2E(op##q, rax, rdx)) \
 372         FOP_END
 373
 374 /* 2 operand, word only */
 375 #define FASTOP2W(op) \
 376         FOP_START(op) \
 377         FOPNOP() \
 378         FOP2E(op##w, ax, dx) \
 379         FOP2E(op##l, eax, edx) \
 380         ON64(FOP2E(op##q, rax, rdx)) \
 381         FOP_END
 382
 383 /* 2 operand, src is CL */
 384 #define FASTOP2CL(op) \
 385         FOP_START(op) \
 386         FOP2E(op##b, al, cl) \
 387         FOP2E(op##w, ax, cl) \
 388         FOP2E(op##l, eax, cl) \
 389         ON64(FOP2E(op##q, rax, cl)) \
 390         FOP_END
 391
 392 /* 2 operand, src and dest are reversed */
 393 #define FASTOP2R(op, name) \
 394         FOP_START(name) \
 395         FOP2E(op##b, dl, al) \
 396         FOP2E(op##w, dx, ax) \
 397         FOP2E(op##l, edx, eax) \
 398         ON64(FOP2E(op##q, rdx, rax)) \
 399         FOP_END
 400
 401 #define FOP3E(op,  dst, src, src2) \
 402         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 403
 404 /* 3-operand, word-only, src2=cl */
 405 #define FASTOP3WCL(op) \
 406         FOP_START(op) \
 407         FOPNOP() \
 408         FOP3E(op##w, ax, dx, cl) \
 409         FOP3E(op##l, eax, edx, cl) \
 410         ON64(FOP3E(op##q, rax, rdx, cl)) \
 411         FOP_END
 412
 413 /* Special case for SETcc - 1 instruction per cc */
 414 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 415
 416 asm(".global kvm_fastop_exception \n"
 417     "kvm_fastop_exception: xor %esi, %esi; ret");
 418
 419 FOP_START(setcc)
 420 FOP_SETCC(seto)
 421 FOP_SETCC(setno)
 422 FOP_SETCC(setc)
 423 FOP_SETCC(setnc)
 424 FOP_SETCC(setz)
 425 FOP_SETCC(setnz)
 426 FOP_SETCC(setbe)
 427 FOP_SETCC(setnbe)
 428 FOP_SETCC(sets)
 429 FOP_SETCC(setns)
 430 FOP_SETCC(setp)
 431 FOP_SETCC(setnp)
 432 FOP_SETCC(setl)
 433 FOP_SETCC(setnl)
 434 FOP_SETCC(setle)
 435 FOP_SETCC(setnle)
 436 FOP_END;
 437
 438 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 439 FOP_END;
 440
 441 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 442                                     enum x86_intercept intercept,
 443                                     enum x86_intercept_stage stage)
 444 {
 445         struct x86_instruction_info info = {
 446                 .intercept  = intercept,
 447                 .rep_prefix = ctxt->rep_prefix,
 448                 .modrm_mod  = ctxt->modrm_mod,
 449                 .modrm_reg  = ctxt->modrm_reg,
 450                 .modrm_rm   = ctxt->modrm_rm,
 451                 .src_val    = ctxt->src.val64,
 452                 .dst_val    = ctxt->dst.val64,
 453                 .src_bytes  = ctxt->src.bytes,
 454                 .dst_bytes  = ctxt->dst.bytes,
 455                 .ad_bytes   = ctxt->ad_bytes,
 456                 .next_rip   = ctxt->eip,
 457         };
 458
 459         return ctxt->ops->intercept(ctxt, &info, stage);
 460 }
 461
 462 static void assign_masked(ulong *dest, ulong src, ulong mask)
 463 {
 464         *dest = (*dest & ~mask) | (src & mask);
 465 }
 466
 467 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 468 {
 469         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 470 }
 471
 472 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 473 {
 474         u16 sel;
 475         struct desc_struct ss;
 476
 477         if (ctxt->mode == X86EMUL_MODE_PROT64)
 478                 return ~0UL;
 479         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 480         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 481 }
 482
 483 static int stack_size(struct x86_emulate_ctxt *ctxt)
 484 {
 485         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 486 }
 487
 488 /* Access/update address held in a register, based on addressing mode. */
 489 static inline unsigned long
 490 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 491 {
 492         if (ctxt->ad_bytes == sizeof(unsigned long))
 493                 return reg;
 494         else
 495                 return reg & ad_mask(ctxt);
 496 }
 497
 498 static inline unsigned long
 499 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 500 {
 501         return address_mask(ctxt, reg_read(ctxt, reg));
 502 }
 503
 504 static void masked_increment(ulong *reg, ulong mask, int inc)
 505 {
 506         assign_masked(reg, *reg + inc, mask);
 507 }
 508
 509 static inline void
 510 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 511 {
 512         ulong mask;
 513
 514         if (ctxt->ad_bytes == sizeof(unsigned long))
 515                 mask = ~0UL;
 516         else
 517                 mask = ad_mask(ctxt);
 518         masked_increment(reg_rmw(ctxt, reg), mask, inc);
 519 }
 520
 521 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 522 {
 523         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 524 }
 525
 526 static u32 desc_limit_scaled(struct desc_struct *desc)
 527 {
 528         u32 limit = get_desc_limit(desc);
 529
 530         return desc->g ? (limit << 12) | 0xfff : limit;
 531 }
 532
 533 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 534 {
 535         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 536                 return 0;
 537
 538         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 539 }
 540
 541 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 542                              u32 error, bool valid)
 543 {
 544         WARN_ON(vec > 0x1f);
 545         ctxt->exception.vector = vec;
 546         ctxt->exception.error_code = error;
 547         ctxt->exception.error_code_valid = valid;
 548         return X86EMUL_PROPAGATE_FAULT;
 549 }
 550
 551 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 552 {
 553         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 554 }
 555
 556 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 557 {
 558         return emulate_exception(ctxt, GP_VECTOR, err, true);
 559 }
 560
 561 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 562 {
 563         return emulate_exception(ctxt, SS_VECTOR, err, true);
 564 }
 565
 566 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 567 {
 568         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 569 }
 570
 571 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 572 {
 573         return emulate_exception(ctxt, TS_VECTOR, err, true);
 574 }
 575
 576 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 577 {
 578         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 579 }
 580
 581 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 582 {
 583         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 584 }
 585
 586 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 587 {
 588         u16 selector;
 589         struct desc_struct desc;
 590
 591         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 592         return selector;
 593 }
 594
 595 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 596                                  unsigned seg)
 597 {
 598         u16 dummy;
 599         u32 base3;
 600         struct desc_struct desc;
 601
 602         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 603         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 604 }
 605
 606 /*
 607  * x86 defines three classes of vector instructions: explicitly
 608  * aligned, explicitly unaligned, and the rest, which change behaviour
 609  * depending on whether they're AVX encoded or not.
 610  *
 611  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 612  * subject to the same check.
 613  */
 614 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 615 {
 616         if (likely(size < 16))
 617                 return false;
 618
 619         if (ctxt->d & Aligned)
 620                 return true;
 621         else if (ctxt->d & Unaligned)
 622                 return false;
 623         else if (ctxt->d & Avx)
 624                 return false;
 625         else
 626                 return true;
 627 }
 628
 629 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 630                                        struct segmented_address addr,
 631                                        unsigned *max_size, unsigned size,
 632                                        bool write, bool fetch,
 633                                        enum x86emul_mode mode, ulong *linear)
 634 {
 635         struct desc_struct desc;
 636         bool usable;
 637         ulong la;
 638         u32 lim;
 639         u16 sel;
 640
 641         la = seg_base(ctxt, addr.seg) + addr.ea;
 642         *max_size = 0;
 643         switch (mode) {
 644         case X86EMUL_MODE_PROT64:
 645                 if (is_noncanonical_address(la))
 646                         goto bad;
 647
 648                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 649                 if (size > *max_size)
 650                         goto bad;
 651                 break;
 652         default:
 653                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 654                                                 addr.seg);
 655                 if (!usable)
 656                         goto bad;
 657                 /* code segment in protected mode or read-only data segment */
 658                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 659                                         || !(desc.type & 2)) && write)
 660                         goto bad;
 661                 /* unreadable code segment */
 662                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 663                         goto bad;
 664                 lim = desc_limit_scaled(&desc);
 665                 if (!(desc.type & 8) && (desc.type & 4)) {
 666                         /* expand-down segment */
 667                         if (addr.ea <= lim)
 668                                 goto bad;
 669                         lim = desc.d ? 0xffffffff : 0xffff;
 670                 }
 671                 if (addr.ea > lim)
 672                         goto bad;
 673                 *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 674                 if (size > *max_size)
 675                         goto bad;
 676                 la &= (u32)-1;
 677                 break;
 678         }
 679         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 680                 return emulate_gp(ctxt, 0);
 681         *linear = la;
 682         return X86EMUL_CONTINUE;
 683 bad:
 684         if (addr.seg == VCPU_SREG_SS)
 685                 return emulate_ss(ctxt, 0);
 686         else
 687                 return emulate_gp(ctxt, 0);
 688 }
 689
 690 static int linearize(struct x86_emulate_ctxt *ctxt,
 691                      struct segmented_address addr,
 692                      unsigned size, bool write,
 693                      ulong *linear)
 694 {
 695         unsigned max_size;
 696         return __linearize(ctxt, addr, &max_size, size, write, false,
 697                            ctxt->mode, linear);
 698 }
 699
 700 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 701                              enum x86emul_mode mode)
 702 {
 703         ulong linear;
 704         int rc;
 705         unsigned max_size;
 706         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 707                                            .ea = dst };
 708
 709         if (ctxt->op_bytes != sizeof(unsigned long))
 710                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 711         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 712         if (rc == X86EMUL_CONTINUE)
 713                 ctxt->_eip = addr.ea;
 714         return rc;
 715 }
 716
 717 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 718 {
 719         return assign_eip(ctxt, dst, ctxt->mode);
 720 }
 721
 722 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 723                           const struct desc_struct *cs_desc)
 724 {
 725         enum x86emul_mode mode = ctxt->mode;
 726
 727 #ifdef CONFIG_X86_64
 728         if (ctxt->mode >= X86EMUL_MODE_PROT32 && cs_desc->l) {
 729                 u64 efer = 0;
 730
 731                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 732                 if (efer & EFER_LMA)
 733                         mode = X86EMUL_MODE_PROT64;
 734         }
 735 #endif
 736         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 737                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 738         return assign_eip(ctxt, dst, mode);
 739 }
 740
 741 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 742 {
 743         return assign_eip_near(ctxt, ctxt->_eip + rel);
 744 }
 745
 746 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 747                               struct segmented_address addr,
 748                               void *data,
 749                               unsigned size)
 750 {
 751         int rc;
 752         ulong linear;
 753
 754         rc = linearize(ctxt, addr, size, false, &linear);
 755         if (rc != X86EMUL_CONTINUE)
 756                 return rc;
 757         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 758 }
 759
 760 /*
 761  * Prefetch the remaining bytes of the instruction without crossing page
 762  * boundary if they are not in fetch_cache yet.
 763  */
 764 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 765 {
 766         int rc;
 767         unsigned size, max_size;
 768         unsigned long linear;
 769         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 770         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 771                                            .ea = ctxt->eip + cur_size };
 772
 773         /*
 774          * We do not know exactly how many bytes will be needed, and
 775          * __linearize is expensive, so fetch as much as possible.  We
 776          * just have to avoid going beyond the 15 byte limit, the end
 777          * of the segment, or the end of the page.
 778          *
 779          * __linearize is called with size 0 so that it does not do any
 780          * boundary check itself.  Instead, we use max_size to check
 781          * against op_size.
 782          */
 783         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 784                          &linear);
 785         if (unlikely(rc != X86EMUL_CONTINUE))
 786                 return rc;
 787
 788         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 789         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 790
 791         /*
 792          * One instruction can only straddle two pages,
 793          * and one has been loaded at the beginning of
 794          * x86_decode_insn.  So, if not enough bytes
 795          * still, we must have hit the 15-byte boundary.
 796          */
 797         if (unlikely(size < op_size))
 798                 return emulate_gp(ctxt, 0);
 799
 800         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 801                               size, &ctxt->exception);
 802         if (unlikely(rc != X86EMUL_CONTINUE))
 803                 return rc;
 804         ctxt->fetch.end += size;
 805         return X86EMUL_CONTINUE;
 806 }
 807
 808 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 809                                                unsigned size)
 810 {
 811         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 812
 813         if (unlikely(done_size < size))
 814                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 815         else
 816                 return X86EMUL_CONTINUE;
 817 }
 818
 819 /* Fetch next part of the instruction being emulated. */
 820 #define insn_fetch(_type, _ctxt)                                        \
 821 ({      _type _x;                                                       \
 822                                                                         \
 823         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 824         if (rc != X86EMUL_CONTINUE)                                     \
 825                 goto done;                                              \
 826         ctxt->_eip += sizeof(_type);                                    \
 827         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 828         ctxt->fetch.ptr += sizeof(_type);                               \
 829         _x;                                                             \
 830 })
 831
 832 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 833 ({                                                                      \
 834         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 835         if (rc != X86EMUL_CONTINUE)                                     \
 836                 goto done;                                              \
 837         ctxt->_eip += (_size);                                          \
 838         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 839         ctxt->fetch.ptr += (_size);                                     \
 840 })
 841
 842 /*
 843  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 844  * pointer into the block that addresses the relevant register.
 845  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 846  */
 847 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 848                              int byteop)
 849 {
 850         void *p;
 851         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 852
 853         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 854                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 855         else
 856                 p = reg_rmw(ctxt, modrm_reg);
 857         return p;
 858 }
 859
 860 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 861                            struct segmented_address addr,
 862                            u16 *size, unsigned long *address, int op_bytes)
 863 {
 864         int rc;
 865
 866         if (op_bytes == 2)
 867                 op_bytes = 3;
 868         *address = 0;
 869         rc = segmented_read_std(ctxt, addr, size, 2);
 870         if (rc != X86EMUL_CONTINUE)
 871                 return rc;
 872         addr.ea += 2;
 873         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 874         return rc;
 875 }
 876
 877 FASTOP2(add);
 878 FASTOP2(or);
 879 FASTOP2(adc);
 880 FASTOP2(sbb);
 881 FASTOP2(and);
 882 FASTOP2(sub);
 883 FASTOP2(xor);
 884 FASTOP2(cmp);
 885 FASTOP2(test);
 886
 887 FASTOP1SRC2(mul, mul_ex);
 888 FASTOP1SRC2(imul, imul_ex);
 889 FASTOP1SRC2EX(div, div_ex);
 890 FASTOP1SRC2EX(idiv, idiv_ex);
 891
 892 FASTOP3WCL(shld);
 893 FASTOP3WCL(shrd);
 894
 895 FASTOP2W(imul);
 896
 897 FASTOP1(not);
 898 FASTOP1(neg);
 899 FASTOP1(inc);
 900 FASTOP1(dec);
 901
 902 FASTOP2CL(rol);
 903 FASTOP2CL(ror);
 904 FASTOP2CL(rcl);
 905 FASTOP2CL(rcr);
 906 FASTOP2CL(shl);
 907 FASTOP2CL(shr);
 908 FASTOP2CL(sar);
 909
 910 FASTOP2W(bsf);
 911 FASTOP2W(bsr);
 912 FASTOP2W(bt);
 913 FASTOP2W(bts);
 914 FASTOP2W(btr);
 915 FASTOP2W(btc);
 916
 917 FASTOP2(xadd);
 918
 919 FASTOP2R(cmp, cmp_r);
 920
 921 static u8 test_cc(unsigned int condition, unsigned long flags)
 922 {
 923         u8 rc;
 924         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 925
 926         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 927         asm("push %[flags]; popf; call *%[fastop]"
 928             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 929         return rc;
 930 }
 931
 932 static void fetch_register_operand(struct operand *op)
 933 {
 934         switch (op->bytes) {
 935         case 1:
 936                 op->val = *(u8 *)op->addr.reg;
 937                 break;
 938         case 2:
 939                 op->val = *(u16 *)op->addr.reg;
 940                 break;
 941         case 4:
 942                 op->val = *(u32 *)op->addr.reg;
 943                 break;
 944         case 8:
 945                 op->val = *(u64 *)op->addr.reg;
 946                 break;
 947         }
 948 }
 949
 950 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 951 {
 952         ctxt->ops->get_fpu(ctxt);
 953         switch (reg) {
 954         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 955         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 956         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 957         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 958         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 959         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 960         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 961         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 962 #ifdef CONFIG_X86_64
 963         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 964         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 965         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 966         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 967         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 968         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 969         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 970         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 971 #endif
 972         default: BUG();
 973         }
 974         ctxt->ops->put_fpu(ctxt);
 975 }
 976
 977 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 978                           int reg)
 979 {
 980         ctxt->ops->get_fpu(ctxt);
 981         switch (reg) {
 982         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 983         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 984         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 985         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 986         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 987         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 988         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 989         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 990 #ifdef CONFIG_X86_64
 991         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 992         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 993         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 994         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 995         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 996         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 997         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 998         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 999 #endif
1000         default: BUG();
1001         }
1002         ctxt->ops->put_fpu(ctxt);
1003 }
1004
1005 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1006 {
1007         ctxt->ops->get_fpu(ctxt);
1008         switch (reg) {
1009         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1010         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1011         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1012         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1013         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1014         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1015         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1016         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1017         default: BUG();
1018         }
1019         ctxt->ops->put_fpu(ctxt);
1020 }
1021
1022 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1023 {
1024         ctxt->ops->get_fpu(ctxt);
1025         switch (reg) {
1026         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1027         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1028         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1029         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1030         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1031         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1032         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1033         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1034         default: BUG();
1035         }
1036         ctxt->ops->put_fpu(ctxt);
1037 }
1038
1039 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1040 {
1041         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1042                 return emulate_nm(ctxt);
1043
1044         ctxt->ops->get_fpu(ctxt);
1045         asm volatile("fninit");
1046         ctxt->ops->put_fpu(ctxt);
1047         return X86EMUL_CONTINUE;
1048 }
1049
1050 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1051 {
1052         u16 fcw;
1053
1054         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1055                 return emulate_nm(ctxt);
1056
1057         ctxt->ops->get_fpu(ctxt);
1058         asm volatile("fnstcw %0": "+m"(fcw));
1059         ctxt->ops->put_fpu(ctxt);
1060
1061         ctxt->dst.val = fcw;
1062
1063         return X86EMUL_CONTINUE;
1064 }
1065
1066 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1067 {
1068         u16 fsw;
1069
1070         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1071                 return emulate_nm(ctxt);
1072
1073         ctxt->ops->get_fpu(ctxt);
1074         asm volatile("fnstsw %0": "+m"(fsw));
1075         ctxt->ops->put_fpu(ctxt);
1076
1077         ctxt->dst.val = fsw;
1078
1079         return X86EMUL_CONTINUE;
1080 }
1081
1082 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1083                                     struct operand *op)
1084 {
1085         unsigned reg = ctxt->modrm_reg;
1086
1087         if (!(ctxt->d & ModRM))
1088                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1089
1090         if (ctxt->d & Sse) {
1091                 op->type = OP_XMM;
1092                 op->bytes = 16;
1093                 op->addr.xmm = reg;
1094                 read_sse_reg(ctxt, &op->vec_val, reg);
1095                 return;
1096         }
1097         if (ctxt->d & Mmx) {
1098                 reg &= 7;
1099                 op->type = OP_MM;
1100                 op->bytes = 8;
1101                 op->addr.mm = reg;
1102                 return;
1103         }
1104
1105         op->type = OP_REG;
1106         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1107         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1108
1109         fetch_register_operand(op);
1110         op->orig_val = op->val;
1111 }
1112
1113 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1114 {
1115         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1116                 ctxt->modrm_seg = VCPU_SREG_SS;
1117 }
1118
1119 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1120                         struct operand *op)
1121 {
1122         u8 sib;
1123         int index_reg, base_reg, scale;
1124         int rc = X86EMUL_CONTINUE;
1125         ulong modrm_ea = 0;
1126
1127         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1128         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1129         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1130
1131         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1132         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1133         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1134         ctxt->modrm_seg = VCPU_SREG_DS;
1135
1136         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1137                 op->type = OP_REG;
1138                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1139                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1140                                 ctxt->d & ByteOp);
1141                 if (ctxt->d & Sse) {
1142                         op->type = OP_XMM;
1143                         op->bytes = 16;
1144                         op->addr.xmm = ctxt->modrm_rm;
1145                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1146                         return rc;
1147                 }
1148                 if (ctxt->d & Mmx) {
1149                         op->type = OP_MM;
1150                         op->bytes = 8;
1151                         op->addr.mm = ctxt->modrm_rm & 7;
1152                         return rc;
1153                 }
1154                 fetch_register_operand(op);
1155                 return rc;
1156         }
1157
1158         op->type = OP_MEM;
1159
1160         if (ctxt->ad_bytes == 2) {
1161                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1162                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1163                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1164                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1165
1166                 /* 16-bit ModR/M decode. */
1167                 switch (ctxt->modrm_mod) {
1168                 case 0:
1169                         if (ctxt->modrm_rm == 6)
1170                                 modrm_ea += insn_fetch(u16, ctxt);
1171                         break;
1172                 case 1:
1173                         modrm_ea += insn_fetch(s8, ctxt);
1174                         break;
1175                 case 2:
1176                         modrm_ea += insn_fetch(u16, ctxt);
1177                         break;
1178                 }
1179                 switch (ctxt->modrm_rm) {
1180                 case 0:
1181                         modrm_ea += bx + si;
1182                         break;
1183                 case 1:
1184                         modrm_ea += bx + di;
1185                         break;
1186                 case 2:
1187                         modrm_ea += bp + si;
1188                         break;
1189                 case 3:
1190                         modrm_ea += bp + di;
1191                         break;
1192                 case 4:
1193                         modrm_ea += si;
1194                         break;
1195                 case 5:
1196                         modrm_ea += di;
1197                         break;
1198                 case 6:
1199                         if (ctxt->modrm_mod != 0)
1200                                 modrm_ea += bp;
1201                         break;
1202                 case 7:
1203                         modrm_ea += bx;
1204                         break;
1205                 }
1206                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1207                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1208                         ctxt->modrm_seg = VCPU_SREG_SS;
1209                 modrm_ea = (u16)modrm_ea;
1210         } else {
1211                 /* 32/64-bit ModR/M decode. */
1212                 if ((ctxt->modrm_rm & 7) == 4) {
1213                         sib = insn_fetch(u8, ctxt);
1214                         index_reg |= (sib >> 3) & 7;
1215                         base_reg |= sib & 7;
1216                         scale = sib >> 6;
1217
1218                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1219                                 modrm_ea += insn_fetch(s32, ctxt);
1220                         else {
1221                                 modrm_ea += reg_read(ctxt, base_reg);
1222                                 adjust_modrm_seg(ctxt, base_reg);
1223                         }
1224                         if (index_reg != 4)
1225                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1226                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1227                         modrm_ea += insn_fetch(s32, ctxt);
1228                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1229                                 ctxt->rip_relative = 1;
1230                 } else {
1231                         base_reg = ctxt->modrm_rm;
1232                         modrm_ea += reg_read(ctxt, base_reg);
1233                         adjust_modrm_seg(ctxt, base_reg);
1234                 }
1235                 switch (ctxt->modrm_mod) {
1236                 case 1:
1237                         modrm_ea += insn_fetch(s8, ctxt);
1238                         break;
1239                 case 2:
1240                         modrm_ea += insn_fetch(s32, ctxt);
1241                         break;
1242                 }
1243         }
1244         op->addr.mem.ea = modrm_ea;
1245         if (ctxt->ad_bytes != 8)
1246                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1247
1248 done:
1249         return rc;
1250 }
1251
1252 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1253                       struct operand *op)
1254 {
1255         int rc = X86EMUL_CONTINUE;
1256
1257         op->type = OP_MEM;
1258         switch (ctxt->ad_bytes) {
1259         case 2:
1260                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1261                 break;
1262         case 4:
1263                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1264                 break;
1265         case 8:
1266                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1267                 break;
1268         }
1269 done:
1270         return rc;
1271 }
1272
1273 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1274 {
1275         long sv = 0, mask;
1276
1277         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1278                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1279
1280                 if (ctxt->src.bytes == 2)
1281                         sv = (s16)ctxt->src.val & (s16)mask;
1282                 else if (ctxt->src.bytes == 4)
1283                         sv = (s32)ctxt->src.val & (s32)mask;
1284                 else
1285                         sv = (s64)ctxt->src.val & (s64)mask;
1286
1287                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1288                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1289         }
1290
1291         /* only subword offset */
1292         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1293 }
1294
1295 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1296                          unsigned long addr, void *dest, unsigned size)
1297 {
1298         int rc;
1299         struct read_cache *mc = &ctxt->mem_read;
1300
1301         if (mc->pos < mc->end)
1302                 goto read_cached;
1303
1304         WARN_ON((mc->end + size) >= sizeof(mc->data));
1305
1306         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1307                                       &ctxt->exception);
1308         if (rc != X86EMUL_CONTINUE)
1309                 return rc;
1310
1311         mc->end += size;
1312
1313 read_cached:
1314         memcpy(dest, mc->data + mc->pos, size);
1315         mc->pos += size;
1316         return X86EMUL_CONTINUE;
1317 }
1318
1319 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1320                           struct segmented_address addr,
1321                           void *data,
1322                           unsigned size)
1323 {
1324         int rc;
1325         ulong linear;
1326
1327         rc = linearize(ctxt, addr, size, false, &linear);
1328         if (rc != X86EMUL_CONTINUE)
1329                 return rc;
1330         return read_emulated(ctxt, linear, data, size);
1331 }
1332
1333 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1334                            struct segmented_address addr,
1335                            const void *data,
1336                            unsigned size)
1337 {
1338         int rc;
1339         ulong linear;
1340
1341         rc = linearize(ctxt, addr, size, true, &linear);
1342         if (rc != X86EMUL_CONTINUE)
1343                 return rc;
1344         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1345                                          &ctxt->exception);
1346 }
1347
1348 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1349                              struct segmented_address addr,
1350                              const void *orig_data, const void *data,
1351                              unsigned size)
1352 {
1353         int rc;
1354         ulong linear;
1355
1356         rc = linearize(ctxt, addr, size, true, &linear);
1357         if (rc != X86EMUL_CONTINUE)
1358                 return rc;
1359         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1360                                            size, &ctxt->exception);
1361 }
1362
1363 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1364                            unsigned int size, unsigned short port,
1365                            void *dest)
1366 {
1367         struct read_cache *rc = &ctxt->io_read;
1368
1369         if (rc->pos == rc->end) { /* refill pio read ahead */
1370                 unsigned int in_page, n;
1371                 unsigned int count = ctxt->rep_prefix ?
1372                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1373                 in_page = (ctxt->eflags & EFLG_DF) ?
1374                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1375                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1376                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1377                 if (n == 0)
1378                         n = 1;
1379                 rc->pos = rc->end = 0;
1380                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1381                         return 0;
1382                 rc->end = n * size;
1383         }
1384
1385         if (ctxt->rep_prefix && (ctxt->d & String) &&
1386             !(ctxt->eflags & EFLG_DF)) {
1387                 ctxt->dst.data = rc->data + rc->pos;
1388                 ctxt->dst.type = OP_MEM_STR;
1389                 ctxt->dst.count = (rc->end - rc->pos) / size;
1390                 rc->pos = rc->end;
1391         } else {
1392                 memcpy(dest, rc->data + rc->pos, size);
1393                 rc->pos += size;
1394         }
1395         return 1;
1396 }
1397
1398 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1399                                      u16 index, struct desc_struct *desc)
1400 {
1401         struct desc_ptr dt;
1402         ulong addr;
1403
1404         ctxt->ops->get_idt(ctxt, &dt);
1405
1406         if (dt.size < index * 8 + 7)
1407                 return emulate_gp(ctxt, index << 3 | 0x2);
1408
1409         addr = dt.address + index * 8;
1410         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1411                                    &ctxt->exception);
1412 }
1413
1414 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1415                                      u16 selector, struct desc_ptr *dt)
1416 {
1417         const struct x86_emulate_ops *ops = ctxt->ops;
1418         u32 base3 = 0;
1419
1420         if (selector & 1 << 2) {
1421                 struct desc_struct desc;
1422                 u16 sel;
1423
1424                 memset (dt, 0, sizeof *dt);
1425                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1426                                       VCPU_SREG_LDTR))
1427                         return;
1428
1429                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1430                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1431         } else
1432                 ops->get_gdt(ctxt, dt);
1433 }
1434
1435 /* allowed just for 8 bytes segments */
1436 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1437                                    u16 selector, struct desc_struct *desc,
1438                                    ulong *desc_addr_p)
1439 {
1440         struct desc_ptr dt;
1441         u16 index = selector >> 3;
1442         ulong addr;
1443
1444         get_descriptor_table_ptr(ctxt, selector, &dt);
1445
1446         if (dt.size < index * 8 + 7)
1447                 return emulate_gp(ctxt, selector & 0xfffc);
1448
1449         *desc_addr_p = addr = dt.address + index * 8;
1450         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1451                                    &ctxt->exception);
1452 }
1453
1454 /* allowed just for 8 bytes segments */
1455 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1456                                     u16 selector, struct desc_struct *desc)
1457 {
1458         struct desc_ptr dt;
1459         u16 index = selector >> 3;
1460         ulong addr;
1461
1462         get_descriptor_table_ptr(ctxt, selector, &dt);
1463
1464         if (dt.size < index * 8 + 7)
1465                 return emulate_gp(ctxt, selector & 0xfffc);
1466
1467         addr = dt.address + index * 8;
1468         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1469                                     &ctxt->exception);
1470 }
1471
1472 /* Does not support long mode */
1473 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1474                                      u16 selector, int seg, u8 cpl,
1475                                      bool in_task_switch,
1476                                      struct desc_struct *desc)
1477 {
1478         struct desc_struct seg_desc, old_desc;
1479         u8 dpl, rpl;
1480         unsigned err_vec = GP_VECTOR;
1481         u32 err_code = 0;
1482         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1483         ulong desc_addr;
1484         int ret;
1485         u16 dummy;
1486         u32 base3 = 0;
1487
1488         memset(&seg_desc, 0, sizeof seg_desc);
1489
1490         if (ctxt->mode == X86EMUL_MODE_REAL) {
1491                 /* set real mode segment descriptor (keep limit etc. for
1492                  * unreal mode) */
1493                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1494                 set_desc_base(&seg_desc, selector << 4);
1495                 goto load;
1496         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1497                 /* VM86 needs a clean new segment descriptor */
1498                 set_desc_base(&seg_desc, selector << 4);
1499                 set_desc_limit(&seg_desc, 0xffff);
1500                 seg_desc.type = 3;
1501                 seg_desc.p = 1;
1502                 seg_desc.s = 1;
1503                 seg_desc.dpl = 3;
1504                 goto load;
1505         }
1506
1507         rpl = selector & 3;
1508
1509         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1510         if ((seg == VCPU_SREG_CS
1511              || (seg == VCPU_SREG_SS
1512                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1513              || seg == VCPU_SREG_TR)
1514             && null_selector)
1515                 goto exception;
1516
1517         /* TR should be in GDT only */
1518         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1519                 goto exception;
1520
1521         if (null_selector) /* for NULL selector skip all following checks */
1522                 goto load;
1523
1524         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1525         if (ret != X86EMUL_CONTINUE)
1526                 return ret;
1527
1528         err_code = selector & 0xfffc;
1529         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1530
1531         /* can't load system descriptor into segment selector */
1532         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1533                 goto exception;
1534
1535         if (!seg_desc.p) {
1536                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1537                 goto exception;
1538         }
1539
1540         dpl = seg_desc.dpl;
1541
1542         switch (seg) {
1543         case VCPU_SREG_SS:
1544                 /*
1545                  * segment is not a writable data segment or segment
1546                  * selector's RPL != CPL or segment selector's RPL != CPL
1547                  */
1548                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1549                         goto exception;
1550                 break;
1551         case VCPU_SREG_CS:
1552                 if (!(seg_desc.type & 8))
1553                         goto exception;
1554
1555                 if (seg_desc.type & 4) {
1556                         /* conforming */
1557                         if (dpl > cpl)
1558                                 goto exception;
1559                 } else {
1560                         /* nonconforming */
1561                         if (rpl > cpl || dpl != cpl)
1562                                 goto exception;
1563                 }
1564                 /* in long-mode d/b must be clear if l is set */
1565                 if (seg_desc.d && seg_desc.l) {
1566                         u64 efer = 0;
1567
1568                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1569                         if (efer & EFER_LMA)
1570                                 goto exception;
1571                 }
1572
1573                 /* CS(RPL) <- CPL */
1574                 selector = (selector & 0xfffc) | cpl;
1575                 break;
1576         case VCPU_SREG_TR:
1577                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1578                         goto exception;
1579                 old_desc = seg_desc;
1580                 seg_desc.type |= 2; /* busy */
1581                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1582                                                   sizeof(seg_desc), &ctxt->exception);
1583                 if (ret != X86EMUL_CONTINUE)
1584                         return ret;
1585                 break;
1586         case VCPU_SREG_LDTR:
1587                 if (seg_desc.s || seg_desc.type != 2)
1588                         goto exception;
1589                 break;
1590         default: /*  DS, ES, FS, or GS */
1591                 /*
1592                  * segment is not a data or readable code segment or
1593                  * ((segment is a data or nonconforming code segment)
1594                  * and (both RPL and CPL > DPL))
1595                  */
1596                 if ((seg_desc.type & 0xa) == 0x8 ||
1597                     (((seg_desc.type & 0xc) != 0xc) &&
1598                      (rpl > dpl && cpl > dpl)))
1599                         goto exception;
1600                 break;
1601         }
1602
1603         if (seg_desc.s) {
1604                 /* mark segment as accessed */
1605                 seg_desc.type |= 1;
1606                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1607                 if (ret != X86EMUL_CONTINUE)
1608                         return ret;
1609         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1610                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1611                                 sizeof(base3), &ctxt->exception);
1612                 if (ret != X86EMUL_CONTINUE)
1613                         return ret;
1614                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1615                                              ((u64)base3 << 32)))
1616                         return emulate_gp(ctxt, 0);
1617         }
1618 load:
1619         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1620         if (desc)
1621                 *desc = seg_desc;
1622         return X86EMUL_CONTINUE;
1623 exception:
1624         return emulate_exception(ctxt, err_vec, err_code, true);
1625 }
1626
1627 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1628                                    u16 selector, int seg)
1629 {
1630         u8 cpl = ctxt->ops->cpl(ctxt);
1631         return __load_segment_descriptor(ctxt, selector, seg, cpl, false, NULL);
1632 }
1633
1634 static void write_register_operand(struct operand *op)
1635 {
1636         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1637         switch (op->bytes) {
1638         case 1:
1639                 *(u8 *)op->addr.reg = (u8)op->val;
1640                 break;
1641         case 2:
1642                 *(u16 *)op->addr.reg = (u16)op->val;
1643                 break;
1644         case 4:
1645                 *op->addr.reg = (u32)op->val;
1646                 break;  /* 64b: zero-extend */
1647         case 8:
1648                 *op->addr.reg = op->val;
1649                 break;
1650         }
1651 }
1652
1653 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1654 {
1655         switch (op->type) {
1656         case OP_REG:
1657                 write_register_operand(op);
1658                 break;
1659         case OP_MEM:
1660                 if (ctxt->lock_prefix)
1661                         return segmented_cmpxchg(ctxt,
1662                                                  op->addr.mem,
1663                                                  &op->orig_val,
1664                                                  &op->val,
1665                                                  op->bytes);
1666                 else
1667                         return segmented_write(ctxt,
1668                                                op->addr.mem,
1669                                                &op->val,
1670                                                op->bytes);
1671                 break;
1672         case OP_MEM_STR:
1673                 return segmented_write(ctxt,
1674                                        op->addr.mem,
1675                                        op->data,
1676                                        op->bytes * op->count);
1677                 break;
1678         case OP_XMM:
1679                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1680                 break;
1681         case OP_MM:
1682                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1683                 break;
1684         case OP_NONE:
1685                 /* no writeback */
1686                 break;
1687         default:
1688                 break;
1689         }
1690         return X86EMUL_CONTINUE;
1691 }
1692
1693 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1694 {
1695         struct segmented_address addr;
1696
1697         rsp_increment(ctxt, -bytes);
1698         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1699         addr.seg = VCPU_SREG_SS;
1700
1701         return segmented_write(ctxt, addr, data, bytes);
1702 }
1703
1704 static int em_push(struct x86_emulate_ctxt *ctxt)
1705 {
1706         /* Disable writeback. */
1707         ctxt->dst.type = OP_NONE;
1708         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1709 }
1710
1711 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1712                        void *dest, int len)
1713 {
1714         int rc;
1715         struct segmented_address addr;
1716
1717         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1718         addr.seg = VCPU_SREG_SS;
1719         rc = segmented_read(ctxt, addr, dest, len);
1720         if (rc != X86EMUL_CONTINUE)
1721                 return rc;
1722
1723         rsp_increment(ctxt, len);
1724         return rc;
1725 }
1726
1727 static int em_pop(struct x86_emulate_ctxt *ctxt)
1728 {
1729         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1730 }
1731
1732 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1733                         void *dest, int len)
1734 {
1735         int rc;
1736         unsigned long val, change_mask;
1737         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1738         int cpl = ctxt->ops->cpl(ctxt);
1739
1740         rc = emulate_pop(ctxt, &val, len);
1741         if (rc != X86EMUL_CONTINUE)
1742                 return rc;
1743
1744         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1745                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1746
1747         switch(ctxt->mode) {
1748         case X86EMUL_MODE_PROT64:
1749         case X86EMUL_MODE_PROT32:
1750         case X86EMUL_MODE_PROT16:
1751                 if (cpl == 0)
1752                         change_mask |= EFLG_IOPL;
1753                 if (cpl <= iopl)
1754                         change_mask |= EFLG_IF;
1755                 break;
1756         case X86EMUL_MODE_VM86:
1757                 if (iopl < 3)
1758                         return emulate_gp(ctxt, 0);
1759                 change_mask |= EFLG_IF;
1760                 break;
1761         default: /* real mode */
1762                 change_mask |= (EFLG_IOPL | EFLG_IF);
1763                 break;
1764         }
1765
1766         *(unsigned long *)dest =
1767                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1768
1769         return rc;
1770 }
1771
1772 static int em_popf(struct x86_emulate_ctxt *ctxt)
1773 {
1774         ctxt->dst.type = OP_REG;
1775         ctxt->dst.addr.reg = &ctxt->eflags;
1776         ctxt->dst.bytes = ctxt->op_bytes;
1777         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1778 }
1779
1780 static int em_enter(struct x86_emulate_ctxt *ctxt)
1781 {
1782         int rc;
1783         unsigned frame_size = ctxt->src.val;
1784         unsigned nesting_level = ctxt->src2.val & 31;
1785         ulong rbp;
1786
1787         if (nesting_level)
1788                 return X86EMUL_UNHANDLEABLE;
1789
1790         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1791         rc = push(ctxt, &rbp, stack_size(ctxt));
1792         if (rc != X86EMUL_CONTINUE)
1793                 return rc;
1794         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1795                       stack_mask(ctxt));
1796         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1797                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1798                       stack_mask(ctxt));
1799         return X86EMUL_CONTINUE;
1800 }
1801
1802 static int em_leave(struct x86_emulate_ctxt *ctxt)
1803 {
1804         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1805                       stack_mask(ctxt));
1806         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1807 }
1808
1809 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1810 {
1811         int seg = ctxt->src2.val;
1812
1813         ctxt->src.val = get_segment_selector(ctxt, seg);
1814         if (ctxt->op_bytes == 4) {
1815                 rsp_increment(ctxt, -2);
1816                 ctxt->op_bytes = 2;
1817         }
1818
1819         return em_push(ctxt);
1820 }
1821
1822 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1823 {
1824         int seg = ctxt->src2.val;
1825         unsigned long selector;
1826         int rc;
1827
1828         rc = emulate_pop(ctxt, &selector, 2);
1829         if (rc != X86EMUL_CONTINUE)
1830                 return rc;
1831
1832         if (ctxt->modrm_reg == VCPU_SREG_SS)
1833                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1834         if (ctxt->op_bytes > 2)
1835                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1836
1837         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1838         return rc;
1839 }
1840
1841 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1842 {
1843         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1844         int rc = X86EMUL_CONTINUE;
1845         int reg = VCPU_REGS_RAX;
1846
1847         while (reg <= VCPU_REGS_RDI) {
1848                 (reg == VCPU_REGS_RSP) ?
1849                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1850
1851                 rc = em_push(ctxt);
1852                 if (rc != X86EMUL_CONTINUE)
1853                         return rc;
1854
1855                 ++reg;
1856         }
1857
1858         return rc;
1859 }
1860
1861 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1862 {
1863         ctxt->src.val = (unsigned long)ctxt->eflags & ~EFLG_VM;
1864         return em_push(ctxt);
1865 }
1866
1867 static int em_popa(struct x86_emulate_ctxt *ctxt)
1868 {
1869         int rc = X86EMUL_CONTINUE;
1870         int reg = VCPU_REGS_RDI;
1871
1872         while (reg >= VCPU_REGS_RAX) {
1873                 if (reg == VCPU_REGS_RSP) {
1874                         rsp_increment(ctxt, ctxt->op_bytes);
1875                         --reg;
1876                 }
1877
1878                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1879                 if (rc != X86EMUL_CONTINUE)
1880                         break;
1881                 --reg;
1882         }
1883         return rc;
1884 }
1885
1886 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1887 {
1888         const struct x86_emulate_ops *ops = ctxt->ops;
1889         int rc;
1890         struct desc_ptr dt;
1891         gva_t cs_addr;
1892         gva_t eip_addr;
1893         u16 cs, eip;
1894
1895         /* TODO: Add limit checks */
1896         ctxt->src.val = ctxt->eflags;
1897         rc = em_push(ctxt);
1898         if (rc != X86EMUL_CONTINUE)
1899                 return rc;
1900
1901         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1902
1903         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1904         rc = em_push(ctxt);
1905         if (rc != X86EMUL_CONTINUE)
1906                 return rc;
1907
1908         ctxt->src.val = ctxt->_eip;
1909         rc = em_push(ctxt);
1910         if (rc != X86EMUL_CONTINUE)
1911                 return rc;
1912
1913         ops->get_idt(ctxt, &dt);
1914
1915         eip_addr = dt.address + (irq << 2);
1916         cs_addr = dt.address + (irq << 2) + 2;
1917
1918         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1919         if (rc != X86EMUL_CONTINUE)
1920                 return rc;
1921
1922         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1923         if (rc != X86EMUL_CONTINUE)
1924                 return rc;
1925
1926         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1927         if (rc != X86EMUL_CONTINUE)
1928                 return rc;
1929
1930         ctxt->_eip = eip;
1931
1932         return rc;
1933 }
1934
1935 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1936 {
1937         int rc;
1938
1939         invalidate_registers(ctxt);
1940         rc = __emulate_int_real(ctxt, irq);
1941         if (rc == X86EMUL_CONTINUE)
1942                 writeback_registers(ctxt);
1943         return rc;
1944 }
1945
1946 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1947 {
1948         switch(ctxt->mode) {
1949         case X86EMUL_MODE_REAL:
1950                 return __emulate_int_real(ctxt, irq);
1951         case X86EMUL_MODE_VM86:
1952         case X86EMUL_MODE_PROT16:
1953         case X86EMUL_MODE_PROT32:
1954         case X86EMUL_MODE_PROT64:
1955         default:
1956                 /* Protected mode interrupts unimplemented yet */
1957                 return X86EMUL_UNHANDLEABLE;
1958         }
1959 }
1960
1961 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1962 {
1963         int rc = X86EMUL_CONTINUE;
1964         unsigned long temp_eip = 0;
1965         unsigned long temp_eflags = 0;
1966         unsigned long cs = 0;
1967         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1968                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1969                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1970         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1971
1972         /* TODO: Add stack limit check */
1973
1974         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1975
1976         if (rc != X86EMUL_CONTINUE)
1977                 return rc;
1978
1979         if (temp_eip & ~0xffff)
1980                 return emulate_gp(ctxt, 0);
1981
1982         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1983
1984         if (rc != X86EMUL_CONTINUE)
1985                 return rc;
1986
1987         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1988
1989         if (rc != X86EMUL_CONTINUE)
1990                 return rc;
1991
1992         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1993
1994         if (rc != X86EMUL_CONTINUE)
1995                 return rc;
1996
1997         ctxt->_eip = temp_eip;
1998
1999
2000         if (ctxt->op_bytes == 4)
2001                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2002         else if (ctxt->op_bytes == 2) {
2003                 ctxt->eflags &= ~0xffff;
2004                 ctxt->eflags |= temp_eflags;
2005         }
2006
2007         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2008         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2009
2010         return rc;
2011 }
2012
2013 static int em_iret(struct x86_emulate_ctxt *ctxt)
2014 {
2015         switch(ctxt->mode) {
2016         case X86EMUL_MODE_REAL:
2017                 return emulate_iret_real(ctxt);
2018         case X86EMUL_MODE_VM86:
2019         case X86EMUL_MODE_PROT16:
2020         case X86EMUL_MODE_PROT32:
2021         case X86EMUL_MODE_PROT64:
2022         default:
2023                 /* iret from protected mode unimplemented yet */
2024                 return X86EMUL_UNHANDLEABLE;
2025         }
2026 }
2027
2028 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2029 {
2030         int rc;
2031         unsigned short sel, old_sel;
2032         struct desc_struct old_desc, new_desc;
2033         const struct x86_emulate_ops *ops = ctxt->ops;
2034         u8 cpl = ctxt->ops->cpl(ctxt);
2035
2036         /* Assignment of RIP may only fail in 64-bit mode */
2037         if (ctxt->mode == X86EMUL_MODE_PROT64)
2038                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2039                                  VCPU_SREG_CS);
2040
2041         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2042
2043         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
2044                                        &new_desc);
2045         if (rc != X86EMUL_CONTINUE)
2046                 return rc;
2047
2048         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2049         if (rc != X86EMUL_CONTINUE) {
2050                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2051                 /* assigning eip failed; restore the old cs */
2052                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2053                 return rc;
2054         }
2055         return rc;
2056 }
2057
2058 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2059 {
2060         return assign_eip_near(ctxt, ctxt->src.val);
2061 }
2062
2063 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2064 {
2065         int rc;
2066         long int old_eip;
2067
2068         old_eip = ctxt->_eip;
2069         rc = assign_eip_near(ctxt, ctxt->src.val);
2070         if (rc != X86EMUL_CONTINUE)
2071                 return rc;
2072         ctxt->src.val = old_eip;
2073         rc = em_push(ctxt);
2074         return rc;
2075 }
2076
2077 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2078 {
2079         u64 old = ctxt->dst.orig_val64;
2080
2081         if (ctxt->dst.bytes == 16)
2082                 return X86EMUL_UNHANDLEABLE;
2083
2084         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2085             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2086                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2087                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2088                 ctxt->eflags &= ~EFLG_ZF;
2089         } else {
2090                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2091                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2092
2093                 ctxt->eflags |= EFLG_ZF;
2094         }
2095         return X86EMUL_CONTINUE;
2096 }
2097
2098 static int em_ret(struct x86_emulate_ctxt *ctxt)
2099 {
2100         int rc;
2101         unsigned long eip;
2102
2103         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2104         if (rc != X86EMUL_CONTINUE)
2105                 return rc;
2106
2107         return assign_eip_near(ctxt, eip);
2108 }
2109
2110 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2111 {
2112         int rc;
2113         unsigned long eip, cs;
2114         u16 old_cs;
2115         int cpl = ctxt->ops->cpl(ctxt);
2116         struct desc_struct old_desc, new_desc;
2117         const struct x86_emulate_ops *ops = ctxt->ops;
2118
2119         if (ctxt->mode == X86EMUL_MODE_PROT64)
2120                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2121                                  VCPU_SREG_CS);
2122
2123         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2124         if (rc != X86EMUL_CONTINUE)
2125                 return rc;
2126         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2127         if (rc != X86EMUL_CONTINUE)
2128                 return rc;
2129         /* Outer-privilege level return is not implemented */
2130         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2131                 return X86EMUL_UNHANDLEABLE;
2132         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl, false,
2133                                        &new_desc);
2134         if (rc != X86EMUL_CONTINUE)
2135                 return rc;
2136         rc = assign_eip_far(ctxt, eip, &new_desc);
2137         if (rc != X86EMUL_CONTINUE) {
2138                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2139                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2140         }
2141         return rc;
2142 }
2143
2144 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2145 {
2146         int rc;
2147
2148         rc = em_ret_far(ctxt);
2149         if (rc != X86EMUL_CONTINUE)
2150                 return rc;
2151         rsp_increment(ctxt, ctxt->src.val);
2152         return X86EMUL_CONTINUE;
2153 }
2154
2155 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2156 {
2157         /* Save real source value, then compare EAX against destination. */
2158         ctxt->dst.orig_val = ctxt->dst.val;
2159         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2160         ctxt->src.orig_val = ctxt->src.val;
2161         ctxt->src.val = ctxt->dst.orig_val;
2162         fastop(ctxt, em_cmp);
2163
2164         if (ctxt->eflags & EFLG_ZF) {
2165                 /* Success: write back to memory. */
2166                 ctxt->dst.val = ctxt->src.orig_val;
2167         } else {
2168                 /* Failure: write the value we saw to EAX. */
2169                 ctxt->dst.type = OP_REG;
2170                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2171                 ctxt->dst.val = ctxt->dst.orig_val;
2172         }
2173         return X86EMUL_CONTINUE;
2174 }
2175
2176 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2177 {
2178         int seg = ctxt->src2.val;
2179         unsigned short sel;
2180         int rc;
2181
2182         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2183
2184         rc = load_segment_descriptor(ctxt, sel, seg);
2185         if (rc != X86EMUL_CONTINUE)
2186                 return rc;
2187
2188         ctxt->dst.val = ctxt->src.val;
2189         return rc;
2190 }
2191
2192 static void
2193 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2194                         struct desc_struct *cs, struct desc_struct *ss)
2195 {
2196         cs->l = 0;              /* will be adjusted later */
2197         set_desc_base(cs, 0);   /* flat segment */
2198         cs->g = 1;              /* 4kb granularity */
2199         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2200         cs->type = 0x0b;        /* Read, Execute, Accessed */
2201         cs->s = 1;
2202         cs->dpl = 0;            /* will be adjusted later */
2203         cs->p = 1;
2204         cs->d = 1;
2205         cs->avl = 0;
2206
2207         set_desc_base(ss, 0);   /* flat segment */
2208         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2209         ss->g = 1;              /* 4kb granularity */
2210         ss->s = 1;
2211         ss->type = 0x03;        /* Read/Write, Accessed */
2212         ss->d = 1;              /* 32bit stack segment */
2213         ss->dpl = 0;
2214         ss->p = 1;
2215         ss->l = 0;
2216         ss->avl = 0;
2217 }
2218
2219 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2220 {
2221         u32 eax, ebx, ecx, edx;
2222
2223         eax = ecx = 0;
2224         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2225         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2226                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2227                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2228 }
2229
2230 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2231 {
2232         const struct x86_emulate_ops *ops = ctxt->ops;
2233         u32 eax, ebx, ecx, edx;
2234
2235         /*
2236          * syscall should always be enabled in longmode - so only become
2237          * vendor specific (cpuid) if other modes are active...
2238          */
2239         if (ctxt->mode == X86EMUL_MODE_PROT64)
2240                 return true;
2241
2242         eax = 0x00000000;
2243         ecx = 0x00000000;
2244         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2245         /*
2246          * Intel ("GenuineIntel")
2247          * remark: Intel CPUs only support "syscall" in 64bit
2248          * longmode. Also an 64bit guest with a
2249          * 32bit compat-app running will #UD !! While this
2250          * behaviour can be fixed (by emulating) into AMD
2251          * response - CPUs of AMD can't behave like Intel.
2252          */
2253         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2254             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2255             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2256                 return false;
2257
2258         /* AMD ("AuthenticAMD") */
2259         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2260             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2261             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2262                 return true;
2263
2264         /* AMD ("AMDisbetter!") */
2265         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2266             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2267             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2268                 return true;
2269
2270         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2271         return false;
2272 }
2273
2274 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2275 {
2276         const struct x86_emulate_ops *ops = ctxt->ops;
2277         struct desc_struct cs, ss;
2278         u64 msr_data;
2279         u16 cs_sel, ss_sel;
2280         u64 efer = 0;
2281
2282         /* syscall is not available in real mode */
2283         if (ctxt->mode == X86EMUL_MODE_REAL ||
2284             ctxt->mode == X86EMUL_MODE_VM86)
2285                 return emulate_ud(ctxt);
2286
2287         if (!(em_syscall_is_enabled(ctxt)))
2288                 return emulate_ud(ctxt);
2289
2290         ops->get_msr(ctxt, MSR_EFER, &efer);
2291         setup_syscalls_segments(ctxt, &cs, &ss);
2292
2293         if (!(efer & EFER_SCE))
2294                 return emulate_ud(ctxt);
2295
2296         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2297         msr_data >>= 32;
2298         cs_sel = (u16)(msr_data & 0xfffc);
2299         ss_sel = (u16)(msr_data + 8);
2300
2301         if (efer & EFER_LMA) {
2302                 cs.d = 0;
2303                 cs.l = 1;
2304         }
2305         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2306         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2307
2308         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2309         if (efer & EFER_LMA) {
2310 #ifdef CONFIG_X86_64
2311                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2312
2313                 ops->get_msr(ctxt,
2314                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2315                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2316                 ctxt->_eip = msr_data;
2317
2318                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2319                 ctxt->eflags &= ~msr_data;
2320                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2321 #endif
2322         } else {
2323                 /* legacy mode */
2324                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2325                 ctxt->_eip = (u32)msr_data;
2326
2327                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2328         }
2329
2330         return X86EMUL_CONTINUE;
2331 }
2332
2333 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2334 {
2335         const struct x86_emulate_ops *ops = ctxt->ops;
2336         struct desc_struct cs, ss;
2337         u64 msr_data;
2338         u16 cs_sel, ss_sel;
2339         u64 efer = 0;
2340
2341         ops->get_msr(ctxt, MSR_EFER, &efer);
2342         /* inject #GP if in real mode */
2343         if (ctxt->mode == X86EMUL_MODE_REAL)
2344                 return emulate_gp(ctxt, 0);
2345
2346         /*
2347          * Not recognized on AMD in compat mode (but is recognized in legacy
2348          * mode).
2349          */
2350         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2351             && !vendor_intel(ctxt))
2352                 return emulate_ud(ctxt);
2353
2354         /* sysenter/sysexit have not been tested in 64bit mode. */
2355         if (ctxt->mode == X86EMUL_MODE_PROT64)
2356                 return X86EMUL_UNHANDLEABLE;
2357
2358         setup_syscalls_segments(ctxt, &cs, &ss);
2359
2360         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2361         switch (ctxt->mode) {
2362         case X86EMUL_MODE_PROT32:
2363                 if ((msr_data & 0xfffc) == 0x0)
2364                         return emulate_gp(ctxt, 0);
2365                 break;
2366         case X86EMUL_MODE_PROT64:
2367                 if (msr_data == 0x0)
2368                         return emulate_gp(ctxt, 0);
2369                 break;
2370         default:
2371                 break;
2372         }
2373
2374         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2375         cs_sel = (u16)msr_data;
2376         cs_sel &= ~SELECTOR_RPL_MASK;
2377         ss_sel = cs_sel + 8;
2378         ss_sel &= ~SELECTOR_RPL_MASK;
2379         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2380                 cs.d = 0;
2381                 cs.l = 1;
2382         }
2383
2384         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2385         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2386
2387         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2388         ctxt->_eip = msr_data;
2389
2390         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2391         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2392
2393         return X86EMUL_CONTINUE;
2394 }
2395
2396 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2397 {
2398         const struct x86_emulate_ops *ops = ctxt->ops;
2399         struct desc_struct cs, ss;
2400         u64 msr_data, rcx, rdx;
2401         int usermode;
2402         u16 cs_sel = 0, ss_sel = 0;
2403
2404         /* inject #GP if in real mode or Virtual 8086 mode */
2405         if (ctxt->mode == X86EMUL_MODE_REAL ||
2406             ctxt->mode == X86EMUL_MODE_VM86)
2407                 return emulate_gp(ctxt, 0);
2408
2409         setup_syscalls_segments(ctxt, &cs, &ss);
2410
2411         if ((ctxt->rex_prefix & 0x8) != 0x0)
2412                 usermode = X86EMUL_MODE_PROT64;
2413         else
2414                 usermode = X86EMUL_MODE_PROT32;
2415
2416         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2417         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2418
2419         cs.dpl = 3;
2420         ss.dpl = 3;
2421         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2422         switch (usermode) {
2423         case X86EMUL_MODE_PROT32:
2424                 cs_sel = (u16)(msr_data + 16);
2425                 if ((msr_data & 0xfffc) == 0x0)
2426                         return emulate_gp(ctxt, 0);
2427                 ss_sel = (u16)(msr_data + 24);
2428                 rcx = (u32)rcx;
2429                 rdx = (u32)rdx;
2430                 break;
2431         case X86EMUL_MODE_PROT64:
2432                 cs_sel = (u16)(msr_data + 32);
2433                 if (msr_data == 0x0)
2434                         return emulate_gp(ctxt, 0);
2435                 ss_sel = cs_sel + 8;
2436                 cs.d = 0;
2437                 cs.l = 1;
2438                 if (is_noncanonical_address(rcx) ||
2439                     is_noncanonical_address(rdx))
2440                         return emulate_gp(ctxt, 0);
2441                 break;
2442         }
2443         cs_sel |= SELECTOR_RPL_MASK;
2444         ss_sel |= SELECTOR_RPL_MASK;
2445
2446         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2447         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2448
2449         ctxt->_eip = rdx;
2450         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2451
2452         return X86EMUL_CONTINUE;
2453 }
2454
2455 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2456 {
2457         int iopl;
2458         if (ctxt->mode == X86EMUL_MODE_REAL)
2459                 return false;
2460         if (ctxt->mode == X86EMUL_MODE_VM86)
2461                 return true;
2462         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2463         return ctxt->ops->cpl(ctxt) > iopl;
2464 }
2465
2466 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2467                                             u16 port, u16 len)
2468 {
2469         const struct x86_emulate_ops *ops = ctxt->ops;
2470         struct desc_struct tr_seg;
2471         u32 base3;
2472         int r;
2473         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2474         unsigned mask = (1 << len) - 1;
2475         unsigned long base;
2476
2477         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2478         if (!tr_seg.p)
2479                 return false;
2480         if (desc_limit_scaled(&tr_seg) < 103)
2481                 return false;
2482         base = get_desc_base(&tr_seg);
2483 #ifdef CONFIG_X86_64
2484         base |= ((u64)base3) << 32;
2485 #endif
2486         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2487         if (r != X86EMUL_CONTINUE)
2488                 return false;
2489         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2490                 return false;
2491         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2492         if (r != X86EMUL_CONTINUE)
2493                 return false;
2494         if ((perm >> bit_idx) & mask)
2495                 return false;
2496         return true;
2497 }
2498
2499 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2500                                  u16 port, u16 len)
2501 {
2502         if (ctxt->perm_ok)
2503                 return true;
2504
2505         if (emulator_bad_iopl(ctxt))
2506                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2507                         return false;
2508
2509         ctxt->perm_ok = true;
2510
2511         return true;
2512 }
2513
2514 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2515                                 struct tss_segment_16 *tss)
2516 {
2517         tss->ip = ctxt->_eip;
2518         tss->flag = ctxt->eflags;
2519         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2520         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2521         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2522         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2523         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2524         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2525         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2526         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2527
2528         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2529         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2530         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2531         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2532         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2533 }
2534
2535 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2536                                  struct tss_segment_16 *tss)
2537 {
2538         int ret;
2539         u8 cpl;
2540
2541         ctxt->_eip = tss->ip;
2542         ctxt->eflags = tss->flag | 2;
2543         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2544         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2545         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2546         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2547         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2548         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2549         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2550         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2551
2552         /*
2553          * SDM says that segment selectors are loaded before segment
2554          * descriptors
2555          */
2556         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2557         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2558         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2559         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2560         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2561
2562         cpl = tss->cs & 3;
2563
2564         /*
2565          * Now load segment descriptors. If fault happens at this stage
2566          * it is handled in a context of new task
2567          */
2568         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2569                                         true, NULL);
2570         if (ret != X86EMUL_CONTINUE)
2571                 return ret;
2572         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2573                                         true, NULL);
2574         if (ret != X86EMUL_CONTINUE)
2575                 return ret;
2576         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2577                                         true, NULL);
2578         if (ret != X86EMUL_CONTINUE)
2579                 return ret;
2580         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2581                                         true, NULL);
2582         if (ret != X86EMUL_CONTINUE)
2583                 return ret;
2584         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2585                                         true, NULL);
2586         if (ret != X86EMUL_CONTINUE)
2587                 return ret;
2588
2589         return X86EMUL_CONTINUE;
2590 }
2591
2592 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2593                           u16 tss_selector, u16 old_tss_sel,
2594                           ulong old_tss_base, struct desc_struct *new_desc)
2595 {
2596         const struct x86_emulate_ops *ops = ctxt->ops;
2597         struct tss_segment_16 tss_seg;
2598         int ret;
2599         u32 new_tss_base = get_desc_base(new_desc);
2600
2601         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2602                             &ctxt->exception);
2603         if (ret != X86EMUL_CONTINUE)
2604                 return ret;
2605
2606         save_state_to_tss16(ctxt, &tss_seg);
2607
2608         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2609                              &ctxt->exception);
2610         if (ret != X86EMUL_CONTINUE)
2611                 return ret;
2612
2613         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2614                             &ctxt->exception);
2615         if (ret != X86EMUL_CONTINUE)
2616                 return ret;
2617
2618         if (old_tss_sel != 0xffff) {
2619                 tss_seg.prev_task_link = old_tss_sel;
2620
2621                 ret = ops->write_std(ctxt, new_tss_base,
2622                                      &tss_seg.prev_task_link,
2623                                      sizeof tss_seg.prev_task_link,
2624                                      &ctxt->exception);
2625                 if (ret != X86EMUL_CONTINUE)
2626                         return ret;
2627         }
2628
2629         return load_state_from_tss16(ctxt, &tss_seg);
2630 }
2631
2632 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2633                                 struct tss_segment_32 *tss)
2634 {
2635         /* CR3 and ldt selector are not saved intentionally */
2636         tss->eip = ctxt->_eip;
2637         tss->eflags = ctxt->eflags;
2638         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2639         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2640         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2641         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2642         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2643         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2644         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2645         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2646
2647         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2648         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2649         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2650         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2651         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2652         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2653 }
2654
2655 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2656                                  struct tss_segment_32 *tss)
2657 {
2658         int ret;
2659         u8 cpl;
2660
2661         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2662                 return emulate_gp(ctxt, 0);
2663         ctxt->_eip = tss->eip;
2664         ctxt->eflags = tss->eflags | 2;
2665
2666         /* General purpose registers */
2667         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2668         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2669         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2670         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2671         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2672         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2673         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2674         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2675
2676         /*
2677          * SDM says that segment selectors are loaded before segment
2678          * descriptors.  This is important because CPL checks will
2679          * use CS.RPL.
2680          */
2681         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2682         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2683         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2684         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2685         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2686         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2687         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2688
2689         /*
2690          * If we're switching between Protected Mode and VM86, we need to make
2691          * sure to update the mode before loading the segment descriptors so
2692          * that the selectors are interpreted correctly.
2693          */
2694         if (ctxt->eflags & X86_EFLAGS_VM) {
2695                 ctxt->mode = X86EMUL_MODE_VM86;
2696                 cpl = 3;
2697         } else {
2698                 ctxt->mode = X86EMUL_MODE_PROT32;
2699                 cpl = tss->cs & 3;
2700         }
2701
2702         /*
2703          * Now load segment descriptors. If fault happenes at this stage
2704          * it is handled in a context of new task
2705          */
2706         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2707                                         cpl, true, NULL);
2708         if (ret != X86EMUL_CONTINUE)
2709                 return ret;
2710         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2711                                         true, NULL);
2712         if (ret != X86EMUL_CONTINUE)
2713                 return ret;
2714         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2715                                         true, NULL);
2716         if (ret != X86EMUL_CONTINUE)
2717                 return ret;
2718         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2719                                         true, NULL);
2720         if (ret != X86EMUL_CONTINUE)
2721                 return ret;
2722         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2723                                         true, NULL);
2724         if (ret != X86EMUL_CONTINUE)
2725                 return ret;
2726         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2727                                         true, NULL);
2728         if (ret != X86EMUL_CONTINUE)
2729                 return ret;
2730         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2731                                         true, NULL);
2732         if (ret != X86EMUL_CONTINUE)
2733                 return ret;
2734
2735         return X86EMUL_CONTINUE;
2736 }
2737
2738 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2739                           u16 tss_selector, u16 old_tss_sel,
2740                           ulong old_tss_base, struct desc_struct *new_desc)
2741 {
2742         const struct x86_emulate_ops *ops = ctxt->ops;
2743         struct tss_segment_32 tss_seg;
2744         int ret;
2745         u32 new_tss_base = get_desc_base(new_desc);
2746         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2747         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2748
2749         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2750                             &ctxt->exception);
2751         if (ret != X86EMUL_CONTINUE)
2752                 return ret;
2753
2754         save_state_to_tss32(ctxt, &tss_seg);
2755
2756         /* Only GP registers and segment selectors are saved */
2757         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2758                              ldt_sel_offset - eip_offset, &ctxt->exception);
2759         if (ret != X86EMUL_CONTINUE)
2760                 return ret;
2761
2762         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2763                             &ctxt->exception);
2764         if (ret != X86EMUL_CONTINUE)
2765                 return ret;
2766
2767         if (old_tss_sel != 0xffff) {
2768                 tss_seg.prev_task_link = old_tss_sel;
2769
2770                 ret = ops->write_std(ctxt, new_tss_base,
2771                                      &tss_seg.prev_task_link,
2772                                      sizeof tss_seg.prev_task_link,
2773                                      &ctxt->exception);
2774                 if (ret != X86EMUL_CONTINUE)
2775                         return ret;
2776         }
2777
2778         return load_state_from_tss32(ctxt, &tss_seg);
2779 }
2780
2781 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2782                                    u16 tss_selector, int idt_index, int reason,
2783                                    bool has_error_code, u32 error_code)
2784 {
2785         const struct x86_emulate_ops *ops = ctxt->ops;
2786         struct desc_struct curr_tss_desc, next_tss_desc;
2787         int ret;
2788         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2789         ulong old_tss_base =
2790                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2791         u32 desc_limit;
2792         ulong desc_addr;
2793
2794         /* FIXME: old_tss_base == ~0 ? */
2795
2796         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2797         if (ret != X86EMUL_CONTINUE)
2798                 return ret;
2799         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2800         if (ret != X86EMUL_CONTINUE)
2801                 return ret;
2802
2803         /* FIXME: check that next_tss_desc is tss */
2804
2805         /*
2806          * Check privileges. The three cases are task switch caused by...
2807          *
2808          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2809          * 2. Exception/IRQ/iret: No check is performed
2810          * 3. jmp/call to TSS/task-gate: No check is performed since the
2811          *    hardware checks it before exiting.
2812          */
2813         if (reason == TASK_SWITCH_GATE) {
2814                 if (idt_index != -1) {
2815                         /* Software interrupts */
2816                         struct desc_struct task_gate_desc;
2817                         int dpl;
2818
2819                         ret = read_interrupt_descriptor(ctxt, idt_index,
2820                                                         &task_gate_desc);
2821                         if (ret != X86EMUL_CONTINUE)
2822                                 return ret;
2823
2824                         dpl = task_gate_desc.dpl;
2825                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2826                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2827                 }
2828         }
2829
2830         desc_limit = desc_limit_scaled(&next_tss_desc);
2831         if (!next_tss_desc.p ||
2832             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2833              desc_limit < 0x2b)) {
2834                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2835         }
2836
2837         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2838                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2839                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2840         }
2841
2842         if (reason == TASK_SWITCH_IRET)
2843                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2844
2845         /* set back link to prev task only if NT bit is set in eflags
2846            note that old_tss_sel is not used after this point */
2847         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2848                 old_tss_sel = 0xffff;
2849
2850         if (next_tss_desc.type & 8)
2851                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2852                                      old_tss_base, &next_tss_desc);
2853         else
2854                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2855                                      old_tss_base, &next_tss_desc);
2856         if (ret != X86EMUL_CONTINUE)
2857                 return ret;
2858
2859         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2860                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2861
2862         if (reason != TASK_SWITCH_IRET) {
2863                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2864                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2865         }
2866
2867         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2868         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2869
2870         if (has_error_code) {
2871                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2872                 ctxt->lock_prefix = 0;
2873                 ctxt->src.val = (unsigned long) error_code;
2874                 ret = em_push(ctxt);
2875         }
2876
2877         return ret;
2878 }
2879
2880 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2881                          u16 tss_selector, int idt_index, int reason,
2882                          bool has_error_code, u32 error_code)
2883 {
2884         int rc;
2885
2886         invalidate_registers(ctxt);
2887         ctxt->_eip = ctxt->eip;
2888         ctxt->dst.type = OP_NONE;
2889
2890         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2891                                      has_error_code, error_code);
2892
2893         if (rc == X86EMUL_CONTINUE) {
2894                 ctxt->eip = ctxt->_eip;
2895                 writeback_registers(ctxt);
2896         }
2897
2898         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2899 }
2900
2901 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2902                 struct operand *op)
2903 {
2904         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2905
2906         register_address_increment(ctxt, reg, df * op->bytes);
2907         op->addr.mem.ea = register_address(ctxt, reg);
2908 }
2909
2910 static int em_das(struct x86_emulate_ctxt *ctxt)
2911 {
2912         u8 al, old_al;
2913         bool af, cf, old_cf;
2914
2915         cf = ctxt->eflags & X86_EFLAGS_CF;
2916         al = ctxt->dst.val;
2917
2918         old_al = al;
2919         old_cf = cf;
2920         cf = false;
2921         af = ctxt->eflags & X86_EFLAGS_AF;
2922         if ((al & 0x0f) > 9 || af) {
2923                 al -= 6;
2924                 cf = old_cf | (al >= 250);
2925                 af = true;
2926         } else {
2927                 af = false;
2928         }
2929         if (old_al > 0x99 || old_cf) {
2930                 al -= 0x60;
2931                 cf = true;
2932         }
2933
2934         ctxt->dst.val = al;
2935         /* Set PF, ZF, SF */
2936         ctxt->src.type = OP_IMM;
2937         ctxt->src.val = 0;
2938         ctxt->src.bytes = 1;
2939         fastop(ctxt, em_or);
2940         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2941         if (cf)
2942                 ctxt->eflags |= X86_EFLAGS_CF;
2943         if (af)
2944                 ctxt->eflags |= X86_EFLAGS_AF;
2945         return X86EMUL_CONTINUE;
2946 }
2947
2948 static int em_aam(struct x86_emulate_ctxt *ctxt)
2949 {
2950         u8 al, ah;
2951
2952         if (ctxt->src.val == 0)
2953                 return emulate_de(ctxt);
2954
2955         al = ctxt->dst.val & 0xff;
2956         ah = al / ctxt->src.val;
2957         al %= ctxt->src.val;
2958
2959         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2960
2961         /* Set PF, ZF, SF */
2962         ctxt->src.type = OP_IMM;
2963         ctxt->src.val = 0;
2964         ctxt->src.bytes = 1;
2965         fastop(ctxt, em_or);
2966
2967         return X86EMUL_CONTINUE;
2968 }
2969
2970 static int em_aad(struct x86_emulate_ctxt *ctxt)
2971 {
2972         u8 al = ctxt->dst.val & 0xff;
2973         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2974
2975         al = (al + (ah * ctxt->src.val)) & 0xff;
2976
2977         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2978
2979         /* Set PF, ZF, SF */
2980         ctxt->src.type = OP_IMM;
2981         ctxt->src.val = 0;
2982         ctxt->src.bytes = 1;
2983         fastop(ctxt, em_or);
2984
2985         return X86EMUL_CONTINUE;
2986 }
2987
2988 static int em_call(struct x86_emulate_ctxt *ctxt)
2989 {
2990         int rc;
2991         long rel = ctxt->src.val;
2992
2993         ctxt->src.val = (unsigned long)ctxt->_eip;
2994         rc = jmp_rel(ctxt, rel);
2995         if (rc != X86EMUL_CONTINUE)
2996                 return rc;
2997         return em_push(ctxt);
2998 }
2999
3000 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3001 {
3002         u16 sel, old_cs;
3003         ulong old_eip;
3004         int rc;
3005         struct desc_struct old_desc, new_desc;
3006         const struct x86_emulate_ops *ops = ctxt->ops;
3007         int cpl = ctxt->ops->cpl(ctxt);
3008
3009         old_eip = ctxt->_eip;
3010         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3011
3012         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3013         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
3014                                        &new_desc);
3015         if (rc != X86EMUL_CONTINUE)
3016                 return X86EMUL_CONTINUE;
3017
3018         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3019         if (rc != X86EMUL_CONTINUE)
3020                 goto fail;
3021
3022         ctxt->src.val = old_cs;
3023         rc = em_push(ctxt);
3024         if (rc != X86EMUL_CONTINUE)
3025                 goto fail;
3026
3027         ctxt->src.val = old_eip;
3028         rc = em_push(ctxt);
3029         /* If we failed, we tainted the memory, but the very least we should
3030            restore cs */
3031         if (rc != X86EMUL_CONTINUE)
3032                 goto fail;
3033         return rc;
3034 fail:
3035         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3036         return rc;
3037
3038 }
3039
3040 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3041 {
3042         int rc;
3043         unsigned long eip;
3044
3045         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3046         if (rc != X86EMUL_CONTINUE)
3047                 return rc;
3048         rc = assign_eip_near(ctxt, eip);
3049         if (rc != X86EMUL_CONTINUE)
3050                 return rc;
3051         rsp_increment(ctxt, ctxt->src.val);
3052         return X86EMUL_CONTINUE;
3053 }
3054
3055 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3056 {
3057         /* Write back the register source. */
3058         ctxt->src.val = ctxt->dst.val;
3059         write_register_operand(&ctxt->src);
3060
3061         /* Write back the memory destination with implicit LOCK prefix. */
3062         ctxt->dst.val = ctxt->src.orig_val;
3063         ctxt->lock_prefix = 1;
3064         return X86EMUL_CONTINUE;
3065 }
3066
3067 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3068 {
3069         ctxt->dst.val = ctxt->src2.val;
3070         return fastop(ctxt, em_imul);
3071 }
3072
3073 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3074 {
3075         ctxt->dst.type = OP_REG;
3076         ctxt->dst.bytes = ctxt->src.bytes;
3077         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3078         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3079
3080         return X86EMUL_CONTINUE;
3081 }
3082
3083 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3084 {
3085         u64 tsc = 0;
3086
3087         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3088         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3089         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3090         return X86EMUL_CONTINUE;
3091 }
3092
3093 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3094 {
3095         u64 pmc;
3096
3097         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3098                 return emulate_gp(ctxt, 0);
3099         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3100         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3101         return X86EMUL_CONTINUE;
3102 }
3103
3104 static int em_mov(struct x86_emulate_ctxt *ctxt)
3105 {
3106         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3107         return X86EMUL_CONTINUE;
3108 }
3109
3110 #define FFL(x) bit(X86_FEATURE_##x)
3111
3112 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3113 {
3114         u32 ebx, ecx, edx, eax = 1;
3115         u16 tmp;
3116
3117         /*
3118          * Check MOVBE is set in the guest-visible CPUID leaf.
3119          */
3120         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3121         if (!(ecx & FFL(MOVBE)))
3122                 return emulate_ud(ctxt);
3123
3124         switch (ctxt->op_bytes) {
3125         case 2:
3126                 /*
3127                  * From MOVBE definition: "...When the operand size is 16 bits,
3128                  * the upper word of the destination register remains unchanged
3129                  * ..."
3130                  *
3131                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3132                  * rules so we have to do the operation almost per hand.
3133                  */
3134                 tmp = (u16)ctxt->src.val;
3135                 ctxt->dst.val &= ~0xffffUL;
3136                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3137                 break;
3138         case 4:
3139                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3140                 break;
3141         case 8:
3142                 ctxt->dst.val = swab64(ctxt->src.val);
3143                 break;
3144         default:
3145                 BUG();
3146         }
3147         return X86EMUL_CONTINUE;
3148 }
3149
3150 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3151 {
3152         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3153                 return emulate_gp(ctxt, 0);
3154
3155         /* Disable writeback. */
3156         ctxt->dst.type = OP_NONE;
3157         return X86EMUL_CONTINUE;
3158 }
3159
3160 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3161 {
3162         unsigned long val;
3163
3164         if (ctxt->mode == X86EMUL_MODE_PROT64)
3165                 val = ctxt->src.val & ~0ULL;
3166         else
3167                 val = ctxt->src.val & ~0U;
3168
3169         /* #UD condition is already handled. */
3170         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3171                 return emulate_gp(ctxt, 0);
3172
3173         /* Disable writeback. */
3174         ctxt->dst.type = OP_NONE;
3175         return X86EMUL_CONTINUE;
3176 }
3177
3178 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3179 {
3180         u64 msr_data;
3181
3182         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3183                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3184         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3185                 return emulate_gp(ctxt, 0);
3186
3187         return X86EMUL_CONTINUE;
3188 }
3189
3190 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3191 {
3192         u64 msr_data;
3193
3194         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3195                 return emulate_gp(ctxt, 0);
3196
3197         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3198         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3199         return X86EMUL_CONTINUE;
3200 }
3201
3202 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3203 {
3204         if (ctxt->modrm_reg > VCPU_SREG_GS)
3205                 return emulate_ud(ctxt);
3206
3207         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3208         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3209                 ctxt->dst.bytes = 2;
3210         return X86EMUL_CONTINUE;
3211 }
3212
3213 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3214 {
3215         u16 sel = ctxt->src.val;
3216
3217         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3218                 return emulate_ud(ctxt);
3219
3220         if (ctxt->modrm_reg == VCPU_SREG_SS)
3221                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3222
3223         /* Disable writeback. */
3224         ctxt->dst.type = OP_NONE;
3225         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3226 }
3227
3228 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3229 {
3230         u16 sel = ctxt->src.val;
3231
3232         /* Disable writeback. */
3233         ctxt->dst.type = OP_NONE;
3234         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3235 }
3236
3237 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3238 {
3239         u16 sel = ctxt->src.val;
3240
3241         /* Disable writeback. */
3242         ctxt->dst.type = OP_NONE;
3243         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3244 }
3245
3246 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3247 {
3248         int rc;
3249         ulong linear;
3250
3251         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3252         if (rc == X86EMUL_CONTINUE)
3253                 ctxt->ops->invlpg(ctxt, linear);
3254         /* Disable writeback. */
3255         ctxt->dst.type = OP_NONE;
3256         return X86EMUL_CONTINUE;
3257 }
3258
3259 static int em_clts(struct x86_emulate_ctxt *ctxt)
3260 {
3261         ulong cr0;
3262
3263         cr0 = ctxt->ops->get_cr(ctxt, 0);
3264         cr0 &= ~X86_CR0_TS;
3265         ctxt->ops->set_cr(ctxt, 0, cr0);
3266         return X86EMUL_CONTINUE;
3267 }
3268
3269 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3270 {
3271         int rc = ctxt->ops->fix_hypercall(ctxt);
3272
3273         if (rc != X86EMUL_CONTINUE)
3274                 return rc;
3275
3276         /* Let the processor re-execute the fixed hypercall */
3277         ctxt->_eip = ctxt->eip;
3278         /* Disable writeback. */
3279         ctxt->dst.type = OP_NONE;
3280         return X86EMUL_CONTINUE;
3281 }
3282
3283 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3284                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3285                                               struct desc_ptr *ptr))
3286 {
3287         struct desc_ptr desc_ptr;
3288
3289         if (ctxt->mode == X86EMUL_MODE_PROT64)
3290                 ctxt->op_bytes = 8;
3291         get(ctxt, &desc_ptr);
3292         if (ctxt->op_bytes == 2) {
3293                 ctxt->op_bytes = 4;
3294                 desc_ptr.address &= 0x00ffffff;
3295         }
3296         /* Disable writeback. */
3297         ctxt->dst.type = OP_NONE;
3298         return segmented_write(ctxt, ctxt->dst.addr.mem,
3299                                &desc_ptr, 2 + ctxt->op_bytes);
3300 }
3301
3302 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3303 {
3304         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3305 }
3306
3307 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3308 {
3309         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3310 }
3311
3312 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3313 {
3314         struct desc_ptr desc_ptr;
3315         int rc;
3316
3317         if (ctxt->mode == X86EMUL_MODE_PROT64)
3318                 ctxt->op_bytes = 8;
3319         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3320                              &desc_ptr.size, &desc_ptr.address,
3321                              ctxt->op_bytes);
3322         if (rc != X86EMUL_CONTINUE)
3323                 return rc;
3324         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3325             is_noncanonical_address(desc_ptr.address))
3326                 return emulate_gp(ctxt, 0);
3327         if (lgdt)
3328                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3329         else
3330                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3331         /* Disable writeback. */
3332         ctxt->dst.type = OP_NONE;
3333         return X86EMUL_CONTINUE;
3334 }
3335
3336 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3337 {
3338         return em_lgdt_lidt(ctxt, true);
3339 }
3340
3341 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3342 {
3343         int rc;
3344
3345         rc = ctxt->ops->fix_hypercall(ctxt);
3346
3347         /* Disable writeback. */
3348         ctxt->dst.type = OP_NONE;
3349         return rc;
3350 }
3351
3352 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3353 {
3354         return em_lgdt_lidt(ctxt, false);
3355 }
3356
3357 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3358 {
3359         if (ctxt->dst.type == OP_MEM)
3360                 ctxt->dst.bytes = 2;
3361         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3362         return X86EMUL_CONTINUE;
3363 }
3364
3365 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3366 {
3367         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3368                           | (ctxt->src.val & 0x0f));
3369         ctxt->dst.type = OP_NONE;
3370         return X86EMUL_CONTINUE;
3371 }
3372
3373 static int em_loop(struct x86_emulate_ctxt *ctxt)
3374 {
3375         int rc = X86EMUL_CONTINUE;
3376
3377         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3378         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3379             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3380                 rc = jmp_rel(ctxt, ctxt->src.val);
3381
3382         return rc;
3383 }
3384
3385 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3386 {
3387         int rc = X86EMUL_CONTINUE;
3388
3389         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3390                 rc = jmp_rel(ctxt, ctxt->src.val);
3391
3392         return rc;
3393 }
3394
3395 static int em_in(struct x86_emulate_ctxt *ctxt)
3396 {
3397         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3398                              &ctxt->dst.val))
3399                 return X86EMUL_IO_NEEDED;
3400
3401         return X86EMUL_CONTINUE;
3402 }
3403
3404 static int em_out(struct x86_emulate_ctxt *ctxt)
3405 {
3406         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3407                                     &ctxt->src.val, 1);
3408         /* Disable writeback. */
3409         ctxt->dst.type = OP_NONE;
3410         return X86EMUL_CONTINUE;
3411 }
3412
3413 static int em_cli(struct x86_emulate_ctxt *ctxt)
3414 {
3415         if (emulator_bad_iopl(ctxt))
3416                 return emulate_gp(ctxt, 0);
3417
3418         ctxt->eflags &= ~X86_EFLAGS_IF;
3419         return X86EMUL_CONTINUE;
3420 }
3421
3422 static int em_sti(struct x86_emulate_ctxt *ctxt)
3423 {
3424         if (emulator_bad_iopl(ctxt))
3425                 return emulate_gp(ctxt, 0);
3426
3427         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3428         ctxt->eflags |= X86_EFLAGS_IF;
3429         return X86EMUL_CONTINUE;
3430 }
3431
3432 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3433 {
3434         u32 eax, ebx, ecx, edx;
3435
3436         eax = reg_read(ctxt, VCPU_REGS_RAX);
3437         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3438         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3439         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3440         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3441         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3442         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3443         return X86EMUL_CONTINUE;
3444 }
3445
3446 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3447 {
3448         u32 flags;
3449
3450         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3451         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3452
3453         ctxt->eflags &= ~0xffUL;
3454         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3455         return X86EMUL_CONTINUE;
3456 }
3457
3458 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3459 {
3460         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3461         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3462         return X86EMUL_CONTINUE;
3463 }
3464
3465 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3466 {
3467         switch (ctxt->op_bytes) {
3468 #ifdef CONFIG_X86_64
3469         case 8:
3470                 asm("bswap %0" : "+r"(ctxt->dst.val));
3471                 break;
3472 #endif
3473         default:
3474                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3475                 break;
3476         }
3477         return X86EMUL_CONTINUE;
3478 }
3479
3480 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3481 {
3482         /* emulating clflush regardless of cpuid */
3483         return X86EMUL_CONTINUE;
3484 }
3485
3486 static bool valid_cr(int nr)
3487 {
3488         switch (nr) {
3489         case 0:
3490         case 2 ... 4:
3491         case 8:
3492                 return true;
3493         default:
3494                 return false;
3495         }
3496 }
3497
3498 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3499 {
3500         if (!valid_cr(ctxt->modrm_reg))
3501                 return emulate_ud(ctxt);
3502
3503         return X86EMUL_CONTINUE;
3504 }
3505
3506 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3507 {
3508         u64 new_val = ctxt->src.val64;
3509         int cr = ctxt->modrm_reg;
3510         u64 efer = 0;
3511
3512         static u64 cr_reserved_bits[] = {
3513                 0xffffffff00000000ULL,
3514                 0, 0, 0, /* CR3 checked later */
3515                 CR4_RESERVED_BITS,
3516                 0, 0, 0,
3517                 CR8_RESERVED_BITS,
3518         };
3519
3520         if (!valid_cr(cr))
3521                 return emulate_ud(ctxt);
3522
3523         if (new_val & cr_reserved_bits[cr])
3524                 return emulate_gp(ctxt, 0);
3525
3526         switch (cr) {
3527         case 0: {
3528                 u64 cr4;
3529                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3530                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3531                         return emulate_gp(ctxt, 0);
3532
3533                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3534                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3535
3536                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3537                     !(cr4 & X86_CR4_PAE))
3538                         return emulate_gp(ctxt, 0);
3539
3540                 break;
3541                 }
3542         case 3: {
3543                 u64 rsvd = 0;
3544
3545                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3546                 if (efer & EFER_LMA)
3547                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3548
3549                 if (new_val & rsvd)
3550                         return emulate_gp(ctxt, 0);
3551
3552                 break;
3553                 }
3554         case 4: {
3555                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3556
3557                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3558                         return emulate_gp(ctxt, 0);
3559
3560                 break;
3561                 }
3562         }
3563
3564         return X86EMUL_CONTINUE;
3565 }
3566
3567 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3568 {
3569         unsigned long dr7;
3570
3571         ctxt->ops->get_dr(ctxt, 7, &dr7);
3572
3573         /* Check if DR7.Global_Enable is set */
3574         return dr7 & (1 << 13);
3575 }
3576
3577 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3578 {
3579         int dr = ctxt->modrm_reg;
3580         u64 cr4;
3581
3582         if (dr > 7)
3583                 return emulate_ud(ctxt);
3584
3585         cr4 = ctxt->ops->get_cr(ctxt, 4);
3586         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3587                 return emulate_ud(ctxt);
3588
3589         if (check_dr7_gd(ctxt)) {
3590                 ulong dr6;
3591
3592                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3593                 dr6 &= ~15;
3594                 dr6 |= DR6_BD | DR6_RTM;
3595                 ctxt->ops->set_dr(ctxt, 6, dr6);
3596                 return emulate_db(ctxt);
3597         }
3598
3599         return X86EMUL_CONTINUE;
3600 }
3601
3602 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3603 {
3604         u64 new_val = ctxt->src.val64;
3605         int dr = ctxt->modrm_reg;
3606
3607         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3608                 return emulate_gp(ctxt, 0);
3609
3610         return check_dr_read(ctxt);
3611 }
3612
3613 static int check_svme(struct x86_emulate_ctxt *ctxt)
3614 {
3615         u64 efer;
3616
3617         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3618
3619         if (!(efer & EFER_SVME))
3620                 return emulate_ud(ctxt);
3621
3622         return X86EMUL_CONTINUE;
3623 }
3624
3625 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3626 {
3627         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3628
3629         /* Valid physical address? */
3630         if (rax & 0xffff000000000000ULL)
3631                 return emulate_gp(ctxt, 0);
3632
3633         return check_svme(ctxt);
3634 }
3635
3636 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3637 {
3638         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3639
3640         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3641                 return emulate_ud(ctxt);
3642
3643         return X86EMUL_CONTINUE;
3644 }
3645
3646 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3647 {
3648         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3649         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3650
3651         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3652             ctxt->ops->check_pmc(ctxt, rcx))
3653                 return emulate_gp(ctxt, 0);
3654
3655         return X86EMUL_CONTINUE;
3656 }
3657
3658 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3659 {
3660         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3661         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3662                 return emulate_gp(ctxt, 0);
3663
3664         return X86EMUL_CONTINUE;
3665 }
3666
3667 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3668 {
3669         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3670         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3671                 return emulate_gp(ctxt, 0);
3672
3673         return X86EMUL_CONTINUE;
3674 }
3675
3676 #define D(_y) { .flags = (_y) }
3677 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3678 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3679                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3680 #define N    D(NotImpl)
3681 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3682 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3683 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3684 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
3685 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3686 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3687 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3688 #define II(_f, _e, _i) \
3689         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3690 #define IIP(_f, _e, _i, _p) \
3691         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3692           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3693 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3694
3695 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3696 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3697 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3698 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3699 #define I2bvIP(_f, _e, _i, _p) \
3700         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3701
3702 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3703                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3704                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3705
3706 static const struct opcode group7_rm0[] = {
3707         N,
3708         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3709         N, N, N, N, N, N,
3710 };
3711
3712 static const struct opcode group7_rm1[] = {
3713         DI(SrcNone | Priv, monitor),
3714         DI(SrcNone | Priv, mwait),
3715         N, N, N, N, N, N,
3716 };
3717
3718 static const struct opcode group7_rm3[] = {
3719         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3720         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3721         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3722         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3723         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3724         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3725         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3726         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3727 };
3728
3729 static const struct opcode group7_rm7[] = {
3730         N,
3731         DIP(SrcNone, rdtscp, check_rdtsc),
3732         N, N, N, N, N, N,
3733 };
3734
3735 static const struct opcode group1[] = {
3736         F(Lock, em_add),
3737         F(Lock | PageTable, em_or),
3738         F(Lock, em_adc),
3739         F(Lock, em_sbb),
3740         F(Lock | PageTable, em_and),
3741         F(Lock, em_sub),
3742         F(Lock, em_xor),
3743         F(NoWrite, em_cmp),
3744 };
3745
3746 static const struct opcode group1A[] = {
3747         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3748 };
3749
3750 static const struct opcode group2[] = {
3751         F(DstMem | ModRM, em_rol),
3752         F(DstMem | ModRM, em_ror),
3753         F(DstMem | ModRM, em_rcl),
3754         F(DstMem | ModRM, em_rcr),
3755         F(DstMem | ModRM, em_shl),
3756         F(DstMem | ModRM, em_shr),
3757         F(DstMem | ModRM, em_shl),
3758         F(DstMem | ModRM, em_sar),
3759 };
3760
3761 static const struct opcode group3[] = {
3762         F(DstMem | SrcImm | NoWrite, em_test),
3763         F(DstMem | SrcImm | NoWrite, em_test),
3764         F(DstMem | SrcNone | Lock, em_not),
3765         F(DstMem | SrcNone | Lock, em_neg),
3766         F(DstXacc | Src2Mem, em_mul_ex),
3767         F(DstXacc | Src2Mem, em_imul_ex),
3768         F(DstXacc | Src2Mem, em_div_ex),
3769         F(DstXacc | Src2Mem, em_idiv_ex),
3770 };
3771
3772 static const struct opcode group4[] = {
3773         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3774         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3775         N, N, N, N, N, N,
3776 };
3777
3778 static const struct opcode group5[] = {
3779         F(DstMem | SrcNone | Lock,              em_inc),
3780         F(DstMem | SrcNone | Lock,              em_dec),
3781         I(SrcMem | NearBranch,                  em_call_near_abs),
3782         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3783         I(SrcMem | NearBranch,                  em_jmp_abs),
3784         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3785         I(SrcMem | Stack,                       em_push), D(Undefined),
3786 };
3787
3788 static const struct opcode group6[] = {
3789         DI(Prot,        sldt),
3790         DI(Prot,        str),
3791         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3792         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3793         N, N, N, N,
3794 };
3795
3796 static const struct group_dual group7 = { {
3797         II(Mov | DstMem,                        em_sgdt, sgdt),
3798         II(Mov | DstMem,                        em_sidt, sidt),
3799         II(SrcMem | Priv,                       em_lgdt, lgdt),
3800         II(SrcMem | Priv,                       em_lidt, lidt),
3801         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3802         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3803         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3804 }, {
3805         EXT(0, group7_rm0),
3806         EXT(0, group7_rm1),
3807         N, EXT(0, group7_rm3),
3808         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3809         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3810         EXT(0, group7_rm7),
3811 } };
3812
3813 static const struct opcode group8[] = {
3814         N, N, N, N,
3815         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3816         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3817         F(DstMem | SrcImmByte | Lock,                   em_btr),
3818         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3819 };
3820
3821 static const struct group_dual group9 = { {
3822         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3823 }, {
3824         N, N, N, N, N, N, N, N,
3825 } };
3826
3827 static const struct opcode group11[] = {
3828         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3829         X7(D(Undefined)),
3830 };
3831
3832 static const struct gprefix pfx_0f_ae_7 = {
3833         I(SrcMem | ByteOp, em_clflush), N, N, N,
3834 };
3835
3836 static const struct group_dual group15 = { {
3837         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3838 }, {
3839         N, N, N, N, N, N, N, N,
3840 } };
3841
3842 static const struct gprefix pfx_0f_6f_0f_7f = {
3843         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3844 };
3845
3846 static const struct instr_dual instr_dual_0f_2b = {
3847         I(0, em_mov), N
3848 };
3849
3850 static const struct gprefix pfx_0f_2b = {
3851         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
3852 };
3853
3854 static const struct gprefix pfx_0f_28_0f_29 = {
3855         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3856 };
3857
3858 static const struct gprefix pfx_0f_e7 = {
3859         N, I(Sse, em_mov), N, N,
3860 };
3861
3862 static const struct escape escape_d9 = { {
3863         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
3864 }, {
3865         /* 0xC0 - 0xC7 */
3866         N, N, N, N, N, N, N, N,
3867         /* 0xC8 - 0xCF */
3868         N, N, N, N, N, N, N, N,
3869         /* 0xD0 - 0xC7 */
3870         N, N, N, N, N, N, N, N,
3871         /* 0xD8 - 0xDF */
3872         N, N, N, N, N, N, N, N,
3873         /* 0xE0 - 0xE7 */
3874         N, N, N, N, N, N, N, N,
3875         /* 0xE8 - 0xEF */
3876         N, N, N, N, N, N, N, N,
3877         /* 0xF0 - 0xF7 */
3878         N, N, N, N, N, N, N, N,
3879         /* 0xF8 - 0xFF */
3880         N, N, N, N, N, N, N, N,
3881 } };
3882
3883 static const struct escape escape_db = { {
3884         N, N, N, N, N, N, N, N,
3885 }, {
3886         /* 0xC0 - 0xC7 */
3887         N, N, N, N, N, N, N, N,
3888         /* 0xC8 - 0xCF */
3889         N, N, N, N, N, N, N, N,
3890         /* 0xD0 - 0xC7 */
3891         N, N, N, N, N, N, N, N,
3892         /* 0xD8 - 0xDF */
3893         N, N, N, N, N, N, N, N,
3894         /* 0xE0 - 0xE7 */
3895         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3896         /* 0xE8 - 0xEF */
3897         N, N, N, N, N, N, N, N,
3898         /* 0xF0 - 0xF7 */
3899         N, N, N, N, N, N, N, N,
3900         /* 0xF8 - 0xFF */
3901         N, N, N, N, N, N, N, N,
3902 } };
3903
3904 static const struct escape escape_dd = { {
3905         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
3906 }, {
3907         /* 0xC0 - 0xC7 */
3908         N, N, N, N, N, N, N, N,
3909         /* 0xC8 - 0xCF */
3910         N, N, N, N, N, N, N, N,
3911         /* 0xD0 - 0xC7 */
3912         N, N, N, N, N, N, N, N,
3913         /* 0xD8 - 0xDF */
3914         N, N, N, N, N, N, N, N,
3915         /* 0xE0 - 0xE7 */
3916         N, N, N, N, N, N, N, N,
3917         /* 0xE8 - 0xEF */
3918         N, N, N, N, N, N, N, N,
3919         /* 0xF0 - 0xF7 */
3920         N, N, N, N, N, N, N, N,
3921         /* 0xF8 - 0xFF */
3922         N, N, N, N, N, N, N, N,
3923 } };
3924
3925 static const struct instr_dual instr_dual_0f_c3 = {
3926         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
3927 };
3928
3929 static const struct opcode opcode_table[256] = {
3930         /* 0x00 - 0x07 */
3931         F6ALU(Lock, em_add),
3932         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3933         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3934         /* 0x08 - 0x0F */
3935         F6ALU(Lock | PageTable, em_or),
3936         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3937         N,
3938         /* 0x10 - 0x17 */
3939         F6ALU(Lock, em_adc),
3940         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3941         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3942         /* 0x18 - 0x1F */
3943         F6ALU(Lock, em_sbb),
3944         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3945         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3946         /* 0x20 - 0x27 */
3947         F6ALU(Lock | PageTable, em_and), N, N,
3948         /* 0x28 - 0x2F */
3949         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3950         /* 0x30 - 0x37 */
3951         F6ALU(Lock, em_xor), N, N,
3952         /* 0x38 - 0x3F */
3953         F6ALU(NoWrite, em_cmp), N, N,
3954         /* 0x40 - 0x4F */
3955         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3956         /* 0x50 - 0x57 */
3957         X8(I(SrcReg | Stack, em_push)),
3958         /* 0x58 - 0x5F */
3959         X8(I(DstReg | Stack, em_pop)),
3960         /* 0x60 - 0x67 */
3961         I(ImplicitOps | Stack | No64, em_pusha),
3962         I(ImplicitOps | Stack | No64, em_popa),
3963         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3964         N, N, N, N,
3965         /* 0x68 - 0x6F */
3966         I(SrcImm | Mov | Stack, em_push),
3967         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3968         I(SrcImmByte | Mov | Stack, em_push),
3969         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3970         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3971         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3972         /* 0x70 - 0x7F */
3973         X16(D(SrcImmByte | NearBranch)),
3974         /* 0x80 - 0x87 */
3975         G(ByteOp | DstMem | SrcImm, group1),
3976         G(DstMem | SrcImm, group1),
3977         G(ByteOp | DstMem | SrcImm | No64, group1),
3978         G(DstMem | SrcImmByte, group1),
3979         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3980         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3981         /* 0x88 - 0x8F */
3982         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3983         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3984         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3985         D(ModRM | SrcMem | NoAccess | DstReg),
3986         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3987         G(0, group1A),
3988         /* 0x90 - 0x97 */
3989         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3990         /* 0x98 - 0x9F */
3991         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3992         I(SrcImmFAddr | No64, em_call_far), N,
3993         II(ImplicitOps | Stack, em_pushf, pushf),
3994         II(ImplicitOps | Stack, em_popf, popf),
3995         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3996         /* 0xA0 - 0xA7 */
3997         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3998         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3999         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4000         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4001         /* 0xA8 - 0xAF */
4002         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4003         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4004         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4005         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4006         /* 0xB0 - 0xB7 */
4007         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4008         /* 0xB8 - 0xBF */
4009         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4010         /* 0xC0 - 0xC7 */
4011         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4012         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4013         I(ImplicitOps | NearBranch, em_ret),
4014         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4015         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4016         G(ByteOp, group11), G(0, group11),
4017         /* 0xC8 - 0xCF */
4018         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4019         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4020         I(ImplicitOps | Stack, em_ret_far),
4021         D(ImplicitOps), DI(SrcImmByte, intn),
4022         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4023         /* 0xD0 - 0xD7 */
4024         G(Src2One | ByteOp, group2), G(Src2One, group2),
4025         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4026         I(DstAcc | SrcImmUByte | No64, em_aam),
4027         I(DstAcc | SrcImmUByte | No64, em_aad),
4028         F(DstAcc | ByteOp | No64, em_salc),
4029         I(DstAcc | SrcXLat | ByteOp, em_mov),
4030         /* 0xD8 - 0xDF */
4031         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4032         /* 0xE0 - 0xE7 */
4033         X3(I(SrcImmByte | NearBranch, em_loop)),
4034         I(SrcImmByte | NearBranch, em_jcxz),
4035         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4036         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4037         /* 0xE8 - 0xEF */
4038         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4039         I(SrcImmFAddr | No64, em_jmp_far),
4040         D(SrcImmByte | ImplicitOps | NearBranch),
4041         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4042         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4043         /* 0xF0 - 0xF7 */
4044         N, DI(ImplicitOps, icebp), N, N,
4045         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4046         G(ByteOp, group3), G(0, group3),
4047         /* 0xF8 - 0xFF */
4048         D(ImplicitOps), D(ImplicitOps),
4049         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4050         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4051 };
4052
4053 static const struct opcode twobyte_table[256] = {
4054         /* 0x00 - 0x0F */
4055         G(0, group6), GD(0, &group7), N, N,
4056         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4057         II(ImplicitOps | Priv, em_clts, clts), N,
4058         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4059         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4060         /* 0x10 - 0x1F */
4061         N, N, N, N, N, N, N, N,
4062         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4063         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4064         /* 0x20 - 0x2F */
4065         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4066         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4067         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4068                                                 check_cr_write),
4069         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4070                                                 check_dr_write),
4071         N, N, N, N,
4072         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4073         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4074         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4075         N, N, N, N,
4076         /* 0x30 - 0x3F */
4077         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4078         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4079         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4080         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4081         I(ImplicitOps | EmulateOnUD, em_sysenter),
4082         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4083         N, N,
4084         N, N, N, N, N, N, N, N,
4085         /* 0x40 - 0x4F */
4086         X16(D(DstReg | SrcMem | ModRM)),
4087         /* 0x50 - 0x5F */
4088         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4089         /* 0x60 - 0x6F */
4090         N, N, N, N,
4091         N, N, N, N,
4092         N, N, N, N,
4093         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4094         /* 0x70 - 0x7F */
4095         N, N, N, N,
4096         N, N, N, N,
4097         N, N, N, N,
4098         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4099         /* 0x80 - 0x8F */
4100         X16(D(SrcImm | NearBranch)),
4101         /* 0x90 - 0x9F */
4102         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4103         /* 0xA0 - 0xA7 */
4104         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4105         II(ImplicitOps, em_cpuid, cpuid),
4106         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4107         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4108         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4109         /* 0xA8 - 0xAF */
4110         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4111         DI(ImplicitOps, rsm),
4112         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4113         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4114         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4115         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4116         /* 0xB0 - 0xB7 */
4117         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4118         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4119         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4120         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4121         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4122         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4123         /* 0xB8 - 0xBF */
4124         N, N,
4125         G(BitOp, group8),
4126         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4127         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4128         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4129         /* 0xC0 - 0xC7 */
4130         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4131         N, ID(0, &instr_dual_0f_c3),
4132         N, N, N, GD(0, &group9),
4133         /* 0xC8 - 0xCF */
4134         X8(I(DstReg, em_bswap)),
4135         /* 0xD0 - 0xDF */
4136         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4137         /* 0xE0 - 0xEF */
4138         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4139         N, N, N, N, N, N, N, N,
4140         /* 0xF0 - 0xFF */
4141         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4142 };
4143
4144 static const struct instr_dual instr_dual_0f_38_f0 = {
4145         I(DstReg | SrcMem | Mov, em_movbe), N
4146 };
4147
4148 static const struct instr_dual instr_dual_0f_38_f1 = {
4149         I(DstMem | SrcReg | Mov, em_movbe), N
4150 };
4151
4152 static const struct gprefix three_byte_0f_38_f0 = {
4153         ID(0, &instr_dual_0f_38_f0), N, N, N
4154 };
4155
4156 static const struct gprefix three_byte_0f_38_f1 = {
4157         ID(0, &instr_dual_0f_38_f1), N, N, N
4158 };
4159
4160 /*
4161  * Insns below are selected by the prefix which indexed by the third opcode
4162  * byte.
4163  */
4164 static const struct opcode opcode_map_0f_38[256] = {
4165         /* 0x00 - 0x7f */
4166         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4167         /* 0x80 - 0xef */
4168         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4169         /* 0xf0 - 0xf1 */
4170         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4171         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4172         /* 0xf2 - 0xff */
4173         N, N, X4(N), X8(N)
4174 };
4175
4176 #undef D
4177 #undef N
4178 #undef G
4179 #undef GD
4180 #undef I
4181 #undef GP
4182 #undef EXT
4183
4184 #undef D2bv
4185 #undef D2bvIP
4186 #undef I2bv
4187 #undef I2bvIP
4188 #undef I6ALU
4189
4190 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4191 {
4192         unsigned size;
4193
4194         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4195         if (size == 8)
4196                 size = 4;
4197         return size;
4198 }
4199
4200 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4201                       unsigned size, bool sign_extension)
4202 {
4203         int rc = X86EMUL_CONTINUE;
4204
4205         op->type = OP_IMM;
4206         op->bytes = size;
4207         op->addr.mem.ea = ctxt->_eip;
4208         /* NB. Immediates are sign-extended as necessary. */
4209         switch (op->bytes) {
4210         case 1:
4211                 op->val = insn_fetch(s8, ctxt);
4212                 break;
4213         case 2:
4214                 op->val = insn_fetch(s16, ctxt);
4215                 break;
4216         case 4:
4217                 op->val = insn_fetch(s32, ctxt);
4218                 break;
4219         case 8:
4220                 op->val = insn_fetch(s64, ctxt);
4221                 break;
4222         }
4223         if (!sign_extension) {
4224                 switch (op->bytes) {
4225                 case 1:
4226                         op->val &= 0xff;
4227                         break;
4228                 case 2:
4229                         op->val &= 0xffff;
4230                         break;
4231                 case 4:
4232                         op->val &= 0xffffffff;
4233                         break;
4234                 }
4235         }
4236 done:
4237         return rc;
4238 }
4239
4240 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4241                           unsigned d)
4242 {
4243         int rc = X86EMUL_CONTINUE;
4244
4245         switch (d) {
4246         case OpReg:
4247                 decode_register_operand(ctxt, op);
4248                 break;
4249         case OpImmUByte:
4250                 rc = decode_imm(ctxt, op, 1, false);
4251                 break;
4252         case OpMem:
4253                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4254         mem_common:
4255                 *op = ctxt->memop;
4256                 ctxt->memopp = op;
4257                 if (ctxt->d & BitOp)
4258                         fetch_bit_operand(ctxt);
4259                 op->orig_val = op->val;
4260                 break;
4261         case OpMem64:
4262                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4263                 goto mem_common;
4264         case OpAcc:
4265                 op->type = OP_REG;
4266                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4267                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4268                 fetch_register_operand(op);
4269                 op->orig_val = op->val;
4270                 break;
4271         case OpAccLo:
4272                 op->type = OP_REG;
4273                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4274                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4275                 fetch_register_operand(op);
4276                 op->orig_val = op->val;
4277                 break;
4278         case OpAccHi:
4279                 if (ctxt->d & ByteOp) {
4280                         op->type = OP_NONE;
4281                         break;
4282                 }
4283                 op->type = OP_REG;
4284                 op->bytes = ctxt->op_bytes;
4285                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4286                 fetch_register_operand(op);
4287                 op->orig_val = op->val;
4288                 break;
4289         case OpDI:
4290                 op->type = OP_MEM;
4291                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4292                 op->addr.mem.ea =
4293                         register_address(ctxt, VCPU_REGS_RDI);
4294                 op->addr.mem.seg = VCPU_SREG_ES;
4295                 op->val = 0;
4296                 op->count = 1;
4297                 break;
4298         case OpDX:
4299                 op->type = OP_REG;
4300                 op->bytes = 2;
4301                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4302                 fetch_register_operand(op);
4303                 break;
4304         case OpCL:
4305                 op->type = OP_IMM;
4306                 op->bytes = 1;
4307                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4308                 break;
4309         case OpImmByte:
4310                 rc = decode_imm(ctxt, op, 1, true);
4311                 break;
4312         case OpOne:
4313                 op->type = OP_IMM;
4314                 op->bytes = 1;
4315                 op->val = 1;
4316                 break;
4317         case OpImm:
4318                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4319                 break;
4320         case OpImm64:
4321                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4322                 break;
4323         case OpMem8:
4324                 ctxt->memop.bytes = 1;
4325                 if (ctxt->memop.type == OP_REG) {
4326                         ctxt->memop.addr.reg = decode_register(ctxt,
4327                                         ctxt->modrm_rm, true);
4328                         fetch_register_operand(&ctxt->memop);
4329                 }
4330                 goto mem_common;
4331         case OpMem16:
4332                 ctxt->memop.bytes = 2;
4333                 goto mem_common;
4334         case OpMem32:
4335                 ctxt->memop.bytes = 4;
4336                 goto mem_common;
4337         case OpImmU16:
4338                 rc = decode_imm(ctxt, op, 2, false);
4339                 break;
4340         case OpImmU:
4341                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4342                 break;
4343         case OpSI:
4344                 op->type = OP_MEM;
4345                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4346                 op->addr.mem.ea =
4347                         register_address(ctxt, VCPU_REGS_RSI);
4348                 op->addr.mem.seg = ctxt->seg_override;
4349                 op->val = 0;
4350                 op->count = 1;
4351                 break;
4352         case OpXLat:
4353                 op->type = OP_MEM;
4354                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4355                 op->addr.mem.ea =
4356                         address_mask(ctxt,
4357                                 reg_read(ctxt, VCPU_REGS_RBX) +
4358                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4359                 op->addr.mem.seg = ctxt->seg_override;
4360                 op->val = 0;
4361                 break;
4362         case OpImmFAddr:
4363                 op->type = OP_IMM;
4364                 op->addr.mem.ea = ctxt->_eip;
4365                 op->bytes = ctxt->op_bytes + 2;
4366                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4367                 break;
4368         case OpMemFAddr:
4369                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4370                 goto mem_common;
4371         case OpES:
4372                 op->type = OP_IMM;
4373                 op->val = VCPU_SREG_ES;
4374                 break;
4375         case OpCS:
4376                 op->type = OP_IMM;
4377                 op->val = VCPU_SREG_CS;
4378                 break;
4379         case OpSS:
4380                 op->type = OP_IMM;
4381                 op->val = VCPU_SREG_SS;
4382                 break;
4383         case OpDS:
4384                 op->type = OP_IMM;
4385                 op->val = VCPU_SREG_DS;
4386                 break;
4387         case OpFS:
4388                 op->type = OP_IMM;
4389                 op->val = VCPU_SREG_FS;
4390                 break;
4391         case OpGS:
4392                 op->type = OP_IMM;
4393                 op->val = VCPU_SREG_GS;
4394                 break;
4395         case OpImplicit:
4396                 /* Special instructions do their own operand decoding. */
4397         default:
4398                 op->type = OP_NONE; /* Disable writeback. */
4399                 break;
4400         }
4401
4402 done:
4403         return rc;
4404 }
4405
4406 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4407 {
4408         int rc = X86EMUL_CONTINUE;
4409         int mode = ctxt->mode;
4410         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4411         bool op_prefix = false;
4412         bool has_seg_override = false;
4413         struct opcode opcode;
4414
4415         ctxt->memop.type = OP_NONE;
4416         ctxt->memopp = NULL;
4417         ctxt->_eip = ctxt->eip;
4418         ctxt->fetch.ptr = ctxt->fetch.data;
4419         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4420         ctxt->opcode_len = 1;
4421         if (insn_len > 0)
4422                 memcpy(ctxt->fetch.data, insn, insn_len);
4423         else {
4424                 rc = __do_insn_fetch_bytes(ctxt, 1);
4425                 if (rc != X86EMUL_CONTINUE)
4426                         return rc;
4427         }
4428
4429         switch (mode) {
4430         case X86EMUL_MODE_REAL:
4431         case X86EMUL_MODE_VM86:
4432         case X86EMUL_MODE_PROT16:
4433                 def_op_bytes = def_ad_bytes = 2;
4434                 break;
4435         case X86EMUL_MODE_PROT32:
4436                 def_op_bytes = def_ad_bytes = 4;
4437                 break;
4438 #ifdef CONFIG_X86_64
4439         case X86EMUL_MODE_PROT64:
4440                 def_op_bytes = 4;
4441                 def_ad_bytes = 8;
4442                 break;
4443 #endif
4444         default:
4445                 return EMULATION_FAILED;
4446         }
4447
4448         ctxt->op_bytes = def_op_bytes;
4449         ctxt->ad_bytes = def_ad_bytes;
4450
4451         /* Legacy prefixes. */
4452         for (;;) {
4453                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4454                 case 0x66:      /* operand-size override */
4455                         op_prefix = true;
4456                         /* switch between 2/4 bytes */
4457                         ctxt->op_bytes = def_op_bytes ^ 6;
4458                         break;
4459                 case 0x67:      /* address-size override */
4460                         if (mode == X86EMUL_MODE_PROT64)
4461                                 /* switch between 4/8 bytes */
4462                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4463                         else
4464                                 /* switch between 2/4 bytes */
4465                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4466                         break;
4467                 case 0x26:      /* ES override */
4468                 case 0x2e:      /* CS override */
4469                 case 0x36:      /* SS override */
4470                 case 0x3e:      /* DS override */
4471                         has_seg_override = true;
4472                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4473                         break;
4474                 case 0x64:      /* FS override */
4475                 case 0x65:      /* GS override */
4476                         has_seg_override = true;
4477                         ctxt->seg_override = ctxt->b & 7;
4478                         break;
4479                 case 0x40 ... 0x4f: /* REX */
4480                         if (mode != X86EMUL_MODE_PROT64)
4481                                 goto done_prefixes;
4482                         ctxt->rex_prefix = ctxt->b;
4483                         continue;
4484                 case 0xf0:      /* LOCK */
4485                         ctxt->lock_prefix = 1;
4486                         break;
4487                 case 0xf2:      /* REPNE/REPNZ */
4488                 case 0xf3:      /* REP/REPE/REPZ */
4489                         ctxt->rep_prefix = ctxt->b;
4490                         break;
4491                 default:
4492                         goto done_prefixes;
4493                 }
4494
4495                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4496
4497                 ctxt->rex_prefix = 0;
4498         }
4499
4500 done_prefixes:
4501
4502         /* REX prefix. */
4503         if (ctxt->rex_prefix & 8)
4504                 ctxt->op_bytes = 8;     /* REX.W */
4505
4506         /* Opcode byte(s). */
4507         opcode = opcode_table[ctxt->b];
4508         /* Two-byte opcode? */
4509         if (ctxt->b == 0x0f) {
4510                 ctxt->opcode_len = 2;
4511                 ctxt->b = insn_fetch(u8, ctxt);
4512                 opcode = twobyte_table[ctxt->b];
4513
4514                 /* 0F_38 opcode map */
4515                 if (ctxt->b == 0x38) {
4516                         ctxt->opcode_len = 3;
4517                         ctxt->b = insn_fetch(u8, ctxt);
4518                         opcode = opcode_map_0f_38[ctxt->b];
4519                 }
4520         }
4521         ctxt->d = opcode.flags;
4522
4523         if (ctxt->d & ModRM)
4524                 ctxt->modrm = insn_fetch(u8, ctxt);
4525
4526         /* vex-prefix instructions are not implemented */
4527         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4528             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4529                 ctxt->d = NotImpl;
4530         }
4531
4532         while (ctxt->d & GroupMask) {
4533                 switch (ctxt->d & GroupMask) {
4534                 case Group:
4535                         goffset = (ctxt->modrm >> 3) & 7;
4536                         opcode = opcode.u.group[goffset];
4537                         break;
4538                 case GroupDual:
4539                         goffset = (ctxt->modrm >> 3) & 7;
4540                         if ((ctxt->modrm >> 6) == 3)
4541                                 opcode = opcode.u.gdual->mod3[goffset];
4542                         else
4543                                 opcode = opcode.u.gdual->mod012[goffset];
4544                         break;
4545                 case RMExt:
4546                         goffset = ctxt->modrm & 7;
4547                         opcode = opcode.u.group[goffset];
4548                         break;
4549                 case Prefix:
4550                         if (ctxt->rep_prefix && op_prefix)
4551                                 return EMULATION_FAILED;
4552                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4553                         switch (simd_prefix) {
4554                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4555                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4556                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4557                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4558                         }
4559                         break;
4560                 case Escape:
4561                         if (ctxt->modrm > 0xbf)
4562                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4563                         else
4564                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4565                         break;
4566                 case InstrDual:
4567                         if ((ctxt->modrm >> 6) == 3)
4568                                 opcode = opcode.u.idual->mod3;
4569                         else
4570                                 opcode = opcode.u.idual->mod012;
4571                         break;
4572                 default:
4573                         return EMULATION_FAILED;
4574                 }
4575
4576                 ctxt->d &= ~(u64)GroupMask;
4577                 ctxt->d |= opcode.flags;
4578         }
4579
4580         /* Unrecognised? */
4581         if (ctxt->d == 0)
4582                 return EMULATION_FAILED;
4583
4584         ctxt->execute = opcode.u.execute;
4585
4586         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4587                 return EMULATION_FAILED;
4588
4589         if (unlikely(ctxt->d &
4590             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4591              No16))) {
4592                 /*
4593                  * These are copied unconditionally here, and checked unconditionally
4594                  * in x86_emulate_insn.
4595                  */
4596                 ctxt->check_perm = opcode.check_perm;
4597                 ctxt->intercept = opcode.intercept;
4598
4599                 if (ctxt->d & NotImpl)
4600                         return EMULATION_FAILED;
4601
4602                 if (mode == X86EMUL_MODE_PROT64) {
4603                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4604                                 ctxt->op_bytes = 8;
4605                         else if (ctxt->d & NearBranch)
4606                                 ctxt->op_bytes = 8;
4607                 }
4608
4609                 if (ctxt->d & Op3264) {
4610                         if (mode == X86EMUL_MODE_PROT64)
4611                                 ctxt->op_bytes = 8;
4612                         else
4613                                 ctxt->op_bytes = 4;
4614                 }
4615
4616                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
4617                         ctxt->op_bytes = 4;
4618
4619                 if (ctxt->d & Sse)
4620                         ctxt->op_bytes = 16;
4621                 else if (ctxt->d & Mmx)
4622                         ctxt->op_bytes = 8;
4623         }
4624
4625         /* ModRM and SIB bytes. */
4626         if (ctxt->d & ModRM) {
4627                 rc = decode_modrm(ctxt, &ctxt->memop);
4628                 if (!has_seg_override) {
4629                         has_seg_override = true;
4630                         ctxt->seg_override = ctxt->modrm_seg;
4631                 }
4632         } else if (ctxt->d & MemAbs)
4633                 rc = decode_abs(ctxt, &ctxt->memop);
4634         if (rc != X86EMUL_CONTINUE)
4635                 goto done;
4636
4637         if (!has_seg_override)
4638                 ctxt->seg_override = VCPU_SREG_DS;
4639
4640         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4641
4642         /*
4643          * Decode and fetch the source operand: register, memory
4644          * or immediate.
4645          */
4646         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4647         if (rc != X86EMUL_CONTINUE)
4648                 goto done;
4649
4650         /*
4651          * Decode and fetch the second source operand: register, memory
4652          * or immediate.
4653          */
4654         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4655         if (rc != X86EMUL_CONTINUE)
4656                 goto done;
4657
4658         /* Decode and fetch the destination operand: register or memory. */
4659         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4660
4661         if (ctxt->rip_relative)
4662                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
4663                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
4664
4665 done:
4666         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4667 }
4668
4669 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4670 {
4671         return ctxt->d & PageTable;
4672 }
4673
4674 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4675 {
4676         /* The second termination condition only applies for REPE
4677          * and REPNE. Test if the repeat string operation prefix is
4678          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4679          * corresponding termination condition according to:
4680          *      - if REPE/REPZ and ZF = 0 then done
4681          *      - if REPNE/REPNZ and ZF = 1 then done
4682          */
4683         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4684              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4685             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4686                  ((ctxt->eflags & EFLG_ZF) == 0))
4687                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4688                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4689                 return true;
4690
4691         return false;
4692 }
4693
4694 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4695 {
4696         bool fault = false;
4697
4698         ctxt->ops->get_fpu(ctxt);
4699         asm volatile("1: fwait \n\t"
4700                      "2: \n\t"
4701                      ".pushsection .fixup,\"ax\" \n\t"
4702                      "3: \n\t"
4703                      "movb $1, %[fault] \n\t"
4704                      "jmp 2b \n\t"
4705                      ".popsection \n\t"
4706                      _ASM_EXTABLE(1b, 3b)
4707                      : [fault]"+qm"(fault));
4708         ctxt->ops->put_fpu(ctxt);
4709
4710         if (unlikely(fault))
4711                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4712
4713         return X86EMUL_CONTINUE;
4714 }
4715
4716 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4717                                        struct operand *op)
4718 {
4719         if (op->type == OP_MM)
4720                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4721 }
4722
4723 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4724 {
4725         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4726         if (!(ctxt->d & ByteOp))
4727                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4728         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4729             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4730               [fastop]"+S"(fop)
4731             : "c"(ctxt->src2.val));
4732         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4733         if (!fop) /* exception is returned in fop variable */
4734                 return emulate_de(ctxt);
4735         return X86EMUL_CONTINUE;
4736 }
4737
4738 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4739 {
4740         memset(&ctxt->rip_relative, 0,
4741                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4742
4743         ctxt->io_read.pos = 0;
4744         ctxt->io_read.end = 0;
4745         ctxt->mem_read.end = 0;
4746 }
4747
4748 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4749 {
4750         const struct x86_emulate_ops *ops = ctxt->ops;
4751         int rc = X86EMUL_CONTINUE;
4752         int saved_dst_type = ctxt->dst.type;
4753
4754         ctxt->mem_read.pos = 0;
4755
4756         /* LOCK prefix is allowed only with some instructions */
4757         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4758                 rc = emulate_ud(ctxt);
4759                 goto done;
4760         }
4761
4762         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4763                 rc = emulate_ud(ctxt);
4764                 goto done;
4765         }
4766
4767         if (unlikely(ctxt->d &
4768                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4769                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4770                                 (ctxt->d & Undefined)) {
4771                         rc = emulate_ud(ctxt);
4772                         goto done;
4773                 }
4774
4775                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4776                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4777                         rc = emulate_ud(ctxt);
4778                         goto done;
4779                 }
4780
4781                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4782                         rc = emulate_nm(ctxt);
4783                         goto done;
4784                 }
4785
4786                 if (ctxt->d & Mmx) {
4787                         rc = flush_pending_x87_faults(ctxt);
4788                         if (rc != X86EMUL_CONTINUE)
4789                                 goto done;
4790                         /*
4791                          * Now that we know the fpu is exception safe, we can fetch
4792                          * operands from it.
4793                          */
4794                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4795                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4796                         if (!(ctxt->d & Mov))
4797                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4798                 }
4799
4800                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4801                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4802                                                       X86_ICPT_PRE_EXCEPT);
4803                         if (rc != X86EMUL_CONTINUE)
4804                                 goto done;
4805                 }
4806
4807                 /* Instruction can only be executed in protected mode */
4808                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4809                         rc = emulate_ud(ctxt);
4810                         goto done;
4811                 }
4812
4813                 /* Privileged instruction can be executed only in CPL=0 */
4814                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4815                         if (ctxt->d & PrivUD)
4816                                 rc = emulate_ud(ctxt);
4817                         else
4818                                 rc = emulate_gp(ctxt, 0);
4819                         goto done;
4820                 }
4821
4822                 /* Do instruction specific permission checks */
4823                 if (ctxt->d & CheckPerm) {
4824                         rc = ctxt->check_perm(ctxt);
4825                         if (rc != X86EMUL_CONTINUE)
4826                                 goto done;
4827                 }
4828
4829                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4830                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4831                                                       X86_ICPT_POST_EXCEPT);
4832                         if (rc != X86EMUL_CONTINUE)
4833                                 goto done;
4834                 }
4835
4836                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4837                         /* All REP prefixes have the same first termination condition */
4838                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4839                                 ctxt->eip = ctxt->_eip;
4840                                 ctxt->eflags &= ~EFLG_RF;
4841                                 goto done;
4842                         }
4843                 }
4844         }
4845
4846         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4847                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4848                                     ctxt->src.valptr, ctxt->src.bytes);
4849                 if (rc != X86EMUL_CONTINUE)
4850                         goto done;
4851                 ctxt->src.orig_val64 = ctxt->src.val64;
4852         }
4853
4854         if (ctxt->src2.type == OP_MEM) {
4855                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4856                                     &ctxt->src2.val, ctxt->src2.bytes);
4857                 if (rc != X86EMUL_CONTINUE)
4858                         goto done;
4859         }
4860
4861         if ((ctxt->d & DstMask) == ImplicitOps)
4862                 goto special_insn;
4863
4864
4865         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4866                 /* optimisation - avoid slow emulated read if Mov */
4867                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4868                                    &ctxt->dst.val, ctxt->dst.bytes);
4869                 if (rc != X86EMUL_CONTINUE)
4870                         goto done;
4871         }
4872         ctxt->dst.orig_val = ctxt->dst.val;
4873
4874 special_insn:
4875
4876         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4877                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4878                                               X86_ICPT_POST_MEMACCESS);
4879                 if (rc != X86EMUL_CONTINUE)
4880                         goto done;
4881         }
4882
4883         if (ctxt->rep_prefix && (ctxt->d & String))
4884                 ctxt->eflags |= EFLG_RF;
4885         else
4886                 ctxt->eflags &= ~EFLG_RF;
4887
4888         if (ctxt->execute) {
4889                 if (ctxt->d & Fastop) {
4890                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4891                         rc = fastop(ctxt, fop);
4892                         if (rc != X86EMUL_CONTINUE)
4893                                 goto done;
4894                         goto writeback;
4895                 }
4896                 rc = ctxt->execute(ctxt);
4897                 if (rc != X86EMUL_CONTINUE)
4898                         goto done;
4899                 goto writeback;
4900         }
4901
4902         if (ctxt->opcode_len == 2)
4903                 goto twobyte_insn;
4904         else if (ctxt->opcode_len == 3)
4905                 goto threebyte_insn;
4906
4907         switch (ctxt->b) {
4908         case 0x63:              /* movsxd */
4909                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4910                         goto cannot_emulate;
4911                 ctxt->dst.val = (s32) ctxt->src.val;
4912                 break;
4913         case 0x70 ... 0x7f: /* jcc (short) */
4914                 if (test_cc(ctxt->b, ctxt->eflags))
4915                         rc = jmp_rel(ctxt, ctxt->src.val);
4916                 break;
4917         case 0x8d: /* lea r16/r32, m */
4918                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4919                 break;
4920         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4921                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4922                         ctxt->dst.type = OP_NONE;
4923                 else
4924                         rc = em_xchg(ctxt);
4925                 break;
4926         case 0x98: /* cbw/cwde/cdqe */
4927                 switch (ctxt->op_bytes) {
4928                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4929                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4930                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4931                 }
4932                 break;
4933         case 0xcc:              /* int3 */
4934                 rc = emulate_int(ctxt, 3);
4935                 break;
4936         case 0xcd:              /* int n */
4937                 rc = emulate_int(ctxt, ctxt->src.val);
4938                 break;
4939         case 0xce:              /* into */
4940                 if (ctxt->eflags & EFLG_OF)
4941                         rc = emulate_int(ctxt, 4);
4942                 break;
4943         case 0xe9: /* jmp rel */
4944         case 0xeb: /* jmp rel short */
4945                 rc = jmp_rel(ctxt, ctxt->src.val);
4946                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4947                 break;
4948         case 0xf4:              /* hlt */
4949                 ctxt->ops->halt(ctxt);
4950                 break;
4951         case 0xf5:      /* cmc */
4952                 /* complement carry flag from eflags reg */
4953                 ctxt->eflags ^= EFLG_CF;
4954                 break;
4955         case 0xf8: /* clc */
4956                 ctxt->eflags &= ~EFLG_CF;
4957                 break;
4958         case 0xf9: /* stc */
4959                 ctxt->eflags |= EFLG_CF;
4960                 break;
4961         case 0xfc: /* cld */
4962                 ctxt->eflags &= ~EFLG_DF;
4963                 break;
4964         case 0xfd: /* std */
4965                 ctxt->eflags |= EFLG_DF;
4966                 break;
4967         default:
4968                 goto cannot_emulate;
4969         }
4970
4971         if (rc != X86EMUL_CONTINUE)
4972                 goto done;
4973
4974 writeback:
4975         if (ctxt->d & SrcWrite) {
4976                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4977                 rc = writeback(ctxt, &ctxt->src);
4978                 if (rc != X86EMUL_CONTINUE)
4979                         goto done;
4980         }
4981         if (!(ctxt->d & NoWrite)) {
4982                 rc = writeback(ctxt, &ctxt->dst);
4983                 if (rc != X86EMUL_CONTINUE)
4984                         goto done;
4985         }
4986
4987         /*
4988          * restore dst type in case the decoding will be reused
4989          * (happens for string instruction )
4990          */
4991         ctxt->dst.type = saved_dst_type;
4992
4993         if ((ctxt->d & SrcMask) == SrcSI)
4994                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4995
4996         if ((ctxt->d & DstMask) == DstDI)
4997                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4998
4999         if (ctxt->rep_prefix && (ctxt->d & String)) {
5000                 unsigned int count;
5001                 struct read_cache *r = &ctxt->io_read;
5002                 if ((ctxt->d & SrcMask) == SrcSI)
5003                         count = ctxt->src.count;
5004                 else
5005                         count = ctxt->dst.count;
5006                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5007
5008                 if (!string_insn_completed(ctxt)) {
5009                         /*
5010                          * Re-enter guest when pio read ahead buffer is empty
5011                          * or, if it is not used, after each 1024 iteration.
5012                          */
5013                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5014                             (r->end == 0 || r->end != r->pos)) {
5015                                 /*
5016                                  * Reset read cache. Usually happens before
5017                                  * decode, but since instruction is restarted
5018                                  * we have to do it here.
5019                                  */
5020                                 ctxt->mem_read.end = 0;
5021                                 writeback_registers(ctxt);
5022                                 return EMULATION_RESTART;
5023                         }
5024                         goto done; /* skip rip writeback */
5025                 }
5026                 ctxt->eflags &= ~EFLG_RF;
5027         }
5028
5029         ctxt->eip = ctxt->_eip;
5030
5031 done:
5032         if (rc == X86EMUL_PROPAGATE_FAULT) {
5033                 WARN_ON(ctxt->exception.vector > 0x1f);
5034                 ctxt->have_exception = true;
5035         }
5036         if (rc == X86EMUL_INTERCEPTED)
5037                 return EMULATION_INTERCEPTED;
5038
5039         if (rc == X86EMUL_CONTINUE)
5040                 writeback_registers(ctxt);
5041
5042         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5043
5044 twobyte_insn:
5045         switch (ctxt->b) {
5046         case 0x09:              /* wbinvd */
5047                 (ctxt->ops->wbinvd)(ctxt);
5048                 break;
5049         case 0x08:              /* invd */
5050         case 0x0d:              /* GrpP (prefetch) */
5051         case 0x18:              /* Grp16 (prefetch/nop) */
5052         case 0x1f:              /* nop */
5053                 break;
5054         case 0x20: /* mov cr, reg */
5055                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5056                 break;
5057         case 0x21: /* mov from dr to reg */
5058                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5059                 break;
5060         case 0x40 ... 0x4f:     /* cmov */
5061                 if (test_cc(ctxt->b, ctxt->eflags))
5062                         ctxt->dst.val = ctxt->src.val;
5063                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5064                          ctxt->op_bytes != 4)
5065                         ctxt->dst.type = OP_NONE; /* no writeback */
5066                 break;
5067         case 0x80 ... 0x8f: /* jnz rel, etc*/
5068                 if (test_cc(ctxt->b, ctxt->eflags))
5069                         rc = jmp_rel(ctxt, ctxt->src.val);
5070                 break;
5071         case 0x90 ... 0x9f:     /* setcc r/m8 */
5072                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5073                 break;
5074         case 0xb6 ... 0xb7:     /* movzx */
5075                 ctxt->dst.bytes = ctxt->op_bytes;
5076                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5077                                                        : (u16) ctxt->src.val;
5078                 break;
5079         case 0xbe ... 0xbf:     /* movsx */
5080                 ctxt->dst.bytes = ctxt->op_bytes;
5081                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5082                                                         (s16) ctxt->src.val;
5083                 break;
5084         default:
5085                 goto cannot_emulate;
5086         }
5087
5088 threebyte_insn:
5089
5090         if (rc != X86EMUL_CONTINUE)
5091                 goto done;
5092
5093         goto writeback;
5094
5095 cannot_emulate:
5096         return EMULATION_FAILED;
5097 }
5098
5099 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5100 {
5101         invalidate_registers(ctxt);
5102 }
5103
5104 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5105 {
5106         writeback_registers(ctxt);
5107 }