drivers/gpu/drm/nouveau/nouveau_drv.h

   1 /*
   2  * Copyright 2005 Stephane Marchesin.
   3  * All Rights Reserved.
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a
   6  * copy of this software and associated documentation files (the "Software"),
   7  * to deal in the Software without restriction, including without limitation
   8  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   9  * and/or sell copies of the Software, and to permit persons to whom the
  10  * Software is furnished to do so, subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the next
  13  * paragraph) shall be included in all copies or substantial portions of the
  14  * Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  */
  24
  25 #ifndef __NOUVEAU_DRV_H__
  26 #define __NOUVEAU_DRV_H__
  27
  28 #define DRIVER_AUTHOR           "Stephane Marchesin"
  29 #define DRIVER_EMAIL            "dri-devel@lists.sourceforge.net"
  30
  31 #define DRIVER_NAME             "nouveau"
  32 #define DRIVER_DESC             "nVidia Riva/TNT/GeForce"
  33 #define DRIVER_DATE             "20090420"
  34
  35 #define DRIVER_MAJOR            0
  36 #define DRIVER_MINOR            0
  37 #define DRIVER_PATCHLEVEL       16
  38
  39 #define NOUVEAU_FAMILY   0x0000FFFF
  40 #define NOUVEAU_FLAGS    0xFFFF0000
  41
  42 #include "ttm/ttm_bo_api.h"
  43 #include "ttm/ttm_bo_driver.h"
  44 #include "ttm/ttm_placement.h"
  45 #include "ttm/ttm_memory.h"
  46 #include "ttm/ttm_module.h"
  47
  48 struct nouveau_fpriv {
  49         spinlock_t lock;
  50         struct list_head channels;
  51         struct nouveau_vm *vm;
  52 };
  53
  54 static inline struct nouveau_fpriv *
  55 nouveau_fpriv(struct drm_file *file_priv)
  56 {
  57         return file_priv ? file_priv->driver_priv : NULL;
  58 }
  59
  60 #define DRM_FILE_PAGE_OFFSET (0x100000000ULL >> PAGE_SHIFT)
  61
  62 #include "nouveau_drm.h"
  63 #include "nouveau_reg.h"
  64 #include "nouveau_bios.h"
  65 #include "nouveau_util.h"
  66
  67 struct nouveau_grctx;
  68 struct nouveau_mem;
  69 #include "nouveau_vm.h"
  70
  71 #define MAX_NUM_DCB_ENTRIES 16
  72
  73 #define NOUVEAU_MAX_CHANNEL_NR 128
  74 #define NOUVEAU_MAX_TILE_NR 15
  75
  76 struct nouveau_mem {
  77         struct drm_device *dev;
  78
  79         struct nouveau_vma bar_vma;
  80         struct nouveau_vma vma[2];
  81         u8  page_shift;
  82
  83         struct drm_mm_node *tag;
  84         struct list_head regions;
  85         dma_addr_t *pages;
  86         u32 memtype;
  87         u64 offset;
  88         u64 size;
  89 };
  90
  91 struct nouveau_tile_reg {
  92         bool used;
  93         uint32_t addr;
  94         uint32_t limit;
  95         uint32_t pitch;
  96         uint32_t zcomp;
  97         struct drm_mm_node *tag_mem;
  98         struct nouveau_fence *fence;
  99 };
 100
 101 struct nouveau_bo {
 102         struct ttm_buffer_object bo;
 103         struct ttm_placement placement;
 104         u32 valid_domains;
 105         u32 placements[3];
 106         u32 busy_placements[3];
 107         struct ttm_bo_kmap_obj kmap;
 108         struct list_head head;
 109
 110         /* protected by ttm_bo_reserve() */
 111         struct drm_file *reserved_by;
 112         struct list_head entry;
 113         int pbbo_index;
 114         bool validate_mapped;
 115
 116         struct nouveau_channel *channel;
 117
 118         struct list_head vma_list;
 119         unsigned page_shift;
 120
 121         uint32_t tile_mode;
 122         uint32_t tile_flags;
 123         struct nouveau_tile_reg *tile;
 124
 125         struct drm_gem_object *gem;
 126         int pin_refcnt;
 127 };
 128
 129 #define nouveau_bo_tile_layout(nvbo)                            \
 130         ((nvbo)->tile_flags & NOUVEAU_GEM_TILE_LAYOUT_MASK)
 131
 132 static inline struct nouveau_bo *
 133 nouveau_bo(struct ttm_buffer_object *bo)
 134 {
 135         return container_of(bo, struct nouveau_bo, bo);
 136 }
 137
 138 static inline struct nouveau_bo *
 139 nouveau_gem_object(struct drm_gem_object *gem)
 140 {
 141         return gem ? gem->driver_private : NULL;
 142 }
 143
 144 /* TODO: submit equivalent to TTM generic API upstream? */
 145 static inline void __iomem *
 146 nvbo_kmap_obj_iovirtual(struct nouveau_bo *nvbo)
 147 {
 148         bool is_iomem;
 149         void __iomem *ioptr = (void __force __iomem *)ttm_kmap_obj_virtual(
 150                                                 &nvbo->kmap, &is_iomem);
 151         WARN_ON_ONCE(ioptr && !is_iomem);
 152         return ioptr;
 153 }
 154
 155 enum nouveau_flags {
 156         NV_NFORCE   = 0x10000000,
 157         NV_NFORCE2  = 0x20000000
 158 };
 159
 160 #define NVOBJ_ENGINE_SW         0
 161 #define NVOBJ_ENGINE_GR         1
 162 #define NVOBJ_ENGINE_CRYPT      2
 163 #define NVOBJ_ENGINE_COPY0      3
 164 #define NVOBJ_ENGINE_COPY1      4
 165 #define NVOBJ_ENGINE_MPEG       5
 166 #define NVOBJ_ENGINE_PPP        NVOBJ_ENGINE_MPEG
 167 #define NVOBJ_ENGINE_BSP        6
 168 #define NVOBJ_ENGINE_VP         7
 169 #define NVOBJ_ENGINE_DISPLAY    15
 170 #define NVOBJ_ENGINE_NR         16
 171
 172 #define NVOBJ_FLAG_DONT_MAP             (1 << 0)
 173 #define NVOBJ_FLAG_ZERO_ALLOC           (1 << 1)
 174 #define NVOBJ_FLAG_ZERO_FREE            (1 << 2)
 175 #define NVOBJ_FLAG_VM                   (1 << 3)
 176 #define NVOBJ_FLAG_VM_USER              (1 << 4)
 177
 178 #define NVOBJ_CINST_GLOBAL      0xdeadbeef
 179
 180 struct nouveau_gpuobj {
 181         struct drm_device *dev;
 182         struct kref refcount;
 183         struct list_head list;
 184
 185         void *node;
 186         u32 *suspend;
 187
 188         uint32_t flags;
 189
 190         u32 size;
 191         u32 pinst;      /* PRAMIN BAR offset */
 192         u32 cinst;      /* Channel offset */
 193         u64 vinst;      /* VRAM address */
 194         u64 linst;      /* VM address */
 195
 196         uint32_t engine;
 197         uint32_t class;
 198
 199         void (*dtor)(struct drm_device *, struct nouveau_gpuobj *);
 200         void *priv;
 201 };
 202
 203 struct nouveau_page_flip_state {
 204         struct list_head head;
 205         struct drm_pending_vblank_event *event;
 206         int crtc, bpp, pitch, x, y;
 207         uint64_t offset;
 208 };
 209
 210 enum nouveau_channel_mutex_class {
 211         NOUVEAU_UCHANNEL_MUTEX,
 212         NOUVEAU_KCHANNEL_MUTEX
 213 };
 214
 215 struct nouveau_channel {
 216         struct drm_device *dev;
 217         struct list_head list;
 218         int id;
 219
 220         /* references to the channel data structure */
 221         struct kref ref;
 222         /* users of the hardware channel resources, the hardware
 223          * context will be kicked off when it reaches zero. */
 224         atomic_t users;
 225         struct mutex mutex;
 226
 227         /* owner of this fifo */
 228         struct drm_file *file_priv;
 229         /* mapping of the fifo itself */
 230         struct drm_local_map *map;
 231
 232         /* mapping of the regs controlling the fifo */
 233         void __iomem *user;
 234         uint32_t user_get;
 235         uint32_t user_put;
 236
 237         /* Fencing */
 238         struct {
 239                 /* lock protects the pending list only */
 240                 spinlock_t lock;
 241                 struct list_head pending;
 242                 uint32_t sequence;
 243                 uint32_t sequence_ack;
 244                 atomic_t last_sequence_irq;
 245                 struct nouveau_vma vma;
 246         } fence;
 247
 248         /* DMA push buffer */
 249         struct nouveau_gpuobj *pushbuf;
 250         struct nouveau_bo     *pushbuf_bo;
 251         struct nouveau_vma     pushbuf_vma;
 252         uint32_t               pushbuf_base;
 253
 254         /* Notifier memory */
 255         struct nouveau_bo *notifier_bo;
 256         struct nouveau_vma notifier_vma;
 257         struct drm_mm notifier_heap;
 258
 259         /* PFIFO context */
 260         struct nouveau_gpuobj *ramfc;
 261         struct nouveau_gpuobj *cache;
 262         void *fifo_priv;
 263
 264         /* Execution engine contexts */
 265         void *engctx[NVOBJ_ENGINE_NR];
 266
 267         /* NV50 VM */
 268         struct nouveau_vm     *vm;
 269         struct nouveau_gpuobj *vm_pd;
 270
 271         /* Objects */
 272         struct nouveau_gpuobj *ramin; /* Private instmem */
 273         struct drm_mm          ramin_heap; /* Private PRAMIN heap */
 274         struct nouveau_ramht  *ramht; /* Hash table */
 275
 276         /* GPU object info for stuff used in-kernel (mm_enabled) */
 277         uint32_t m2mf_ntfy;
 278         uint32_t vram_handle;
 279         uint32_t gart_handle;
 280         bool accel_done;
 281
 282         /* Push buffer state (only for drm's channel on !mm_enabled) */
 283         struct {
 284                 int max;
 285                 int free;
 286                 int cur;
 287                 int put;
 288                 /* access via pushbuf_bo */
 289
 290                 int ib_base;
 291                 int ib_max;
 292                 int ib_free;
 293                 int ib_put;
 294         } dma;
 295
 296         uint32_t sw_subchannel[8];
 297
 298         struct nouveau_vma dispc_vma[2];
 299         struct {
 300                 struct nouveau_gpuobj *vblsem;
 301                 uint32_t vblsem_head;
 302                 uint32_t vblsem_offset;
 303                 uint32_t vblsem_rval;
 304                 struct list_head vbl_wait;
 305                 struct list_head flip;
 306         } nvsw;
 307
 308         struct {
 309                 bool active;
 310                 char name[32];
 311                 struct drm_info_list info;
 312         } debugfs;
 313 };
 314
 315 struct nouveau_exec_engine {
 316         void (*destroy)(struct drm_device *, int engine);
 317         int  (*init)(struct drm_device *, int engine);
 318         int  (*fini)(struct drm_device *, int engine, bool suspend);
 319         int  (*context_new)(struct nouveau_channel *, int engine);
 320         void (*context_del)(struct nouveau_channel *, int engine);
 321         int  (*object_new)(struct nouveau_channel *, int engine,
 322                            u32 handle, u16 class);
 323         void (*set_tile_region)(struct drm_device *dev, int i);
 324         void (*tlb_flush)(struct drm_device *, int engine);
 325 };
 326
 327 struct nouveau_instmem_engine {
 328         void    *priv;
 329
 330         int     (*init)(struct drm_device *dev);
 331         void    (*takedown)(struct drm_device *dev);
 332         int     (*suspend)(struct drm_device *dev);
 333         void    (*resume)(struct drm_device *dev);
 334
 335         int     (*get)(struct nouveau_gpuobj *, struct nouveau_channel *,
 336                        u32 size, u32 align);
 337         void    (*put)(struct nouveau_gpuobj *);
 338         int     (*map)(struct nouveau_gpuobj *);
 339         void    (*unmap)(struct nouveau_gpuobj *);
 340
 341         void    (*flush)(struct drm_device *);
 342 };
 343
 344 struct nouveau_mc_engine {
 345         int  (*init)(struct drm_device *dev);
 346         void (*takedown)(struct drm_device *dev);
 347 };
 348
 349 struct nouveau_timer_engine {
 350         int      (*init)(struct drm_device *dev);
 351         void     (*takedown)(struct drm_device *dev);
 352         uint64_t (*read)(struct drm_device *dev);
 353 };
 354
 355 struct nouveau_fb_engine {
 356         int num_tiles;
 357         struct drm_mm tag_heap;
 358         void *priv;
 359
 360         int  (*init)(struct drm_device *dev);
 361         void (*takedown)(struct drm_device *dev);
 362
 363         void (*init_tile_region)(struct drm_device *dev, int i,
 364                                  uint32_t addr, uint32_t size,
 365                                  uint32_t pitch, uint32_t flags);
 366         void (*set_tile_region)(struct drm_device *dev, int i);
 367         void (*free_tile_region)(struct drm_device *dev, int i);
 368 };
 369
 370 struct nouveau_fifo_engine {
 371         void *priv;
 372         int  channels;
 373
 374         struct nouveau_gpuobj *playlist[2];
 375         int cur_playlist;
 376
 377         int  (*init)(struct drm_device *);
 378         void (*takedown)(struct drm_device *);
 379
 380         void (*disable)(struct drm_device *);
 381         void (*enable)(struct drm_device *);
 382         bool (*reassign)(struct drm_device *, bool enable);
 383         bool (*cache_pull)(struct drm_device *dev, bool enable);
 384
 385         int  (*channel_id)(struct drm_device *);
 386
 387         int  (*create_context)(struct nouveau_channel *);
 388         void (*destroy_context)(struct nouveau_channel *);
 389         int  (*load_context)(struct nouveau_channel *);
 390         int  (*unload_context)(struct drm_device *);
 391         void (*tlb_flush)(struct drm_device *dev);
 392 };
 393
 394 struct nouveau_display_engine {
 395         void *priv;
 396         int (*early_init)(struct drm_device *);
 397         void (*late_takedown)(struct drm_device *);
 398         int (*create)(struct drm_device *);
 399         int (*init)(struct drm_device *);
 400         void (*destroy)(struct drm_device *);
 401 };
 402
 403 struct nouveau_gpio_engine {
 404         void *priv;
 405
 406         int  (*init)(struct drm_device *);
 407         void (*takedown)(struct drm_device *);
 408
 409         int  (*get)(struct drm_device *, enum dcb_gpio_tag);
 410         int  (*set)(struct drm_device *, enum dcb_gpio_tag, int state);
 411
 412         int  (*irq_register)(struct drm_device *, enum dcb_gpio_tag,
 413                              void (*)(void *, int), void *);
 414         void (*irq_unregister)(struct drm_device *, enum dcb_gpio_tag,
 415                                void (*)(void *, int), void *);
 416         bool (*irq_enable)(struct drm_device *, enum dcb_gpio_tag, bool on);
 417 };
 418
 419 struct nouveau_pm_voltage_level {
 420         u32 voltage; /* microvolts */
 421         u8  vid;
 422 };
 423
 424 struct nouveau_pm_voltage {
 425         bool supported;
 426         u8 version;
 427         u8 vid_mask;
 428
 429         struct nouveau_pm_voltage_level *level;
 430         int nr_level;
 431 };
 432
 433 struct nouveau_pm_memtiming {
 434         int id;
 435         u32 reg_0; /* 0x10f290 on Fermi, 0x100220 for older */
 436         u32 reg_1;
 437         u32 reg_2;
 438         u32 reg_3;
 439         u32 reg_4;
 440         u32 reg_5;
 441         u32 reg_6;
 442         u32 reg_7;
 443         u32 reg_8;
 444         /* To be written to 0x1002c0 */
 445         u8 CL;
 446         u8 WR;
 447 };
 448
 449 struct nouveau_pm_tbl_header{
 450         u8 version;
 451         u8 header_len;
 452         u8 entry_cnt;
 453         u8 entry_len;
 454 };
 455
 456 struct nouveau_pm_tbl_entry{
 457         u8 tWR;
 458         u8 tUNK_1;
 459         u8 tCL;
 460         u8 tRP;         /* Byte 3 */
 461         u8 empty_4;
 462         u8 tRAS;        /* Byte 5 */
 463         u8 empty_6;
 464         u8 tRFC;        /* Byte 7 */
 465         u8 empty_8;
 466         u8 tRC;         /* Byte 9 */
 467         u8 tUNK_10, tUNK_11, tUNK_12, tUNK_13, tUNK_14;
 468         u8 empty_15,empty_16,empty_17;
 469         u8 tUNK_18, tUNK_19, tUNK_20, tUNK_21;
 470 };
 471
 472 /* nouveau_mem.c */
 473 void nv30_mem_timing_entry(struct drm_device *dev, struct nouveau_pm_tbl_header *hdr,
 474                                                         struct nouveau_pm_tbl_entry *e, uint8_t magic_number,
 475                                                         struct nouveau_pm_memtiming *timing);
 476
 477 #define NOUVEAU_PM_MAX_LEVEL 8
 478 struct nouveau_pm_level {
 479         struct device_attribute dev_attr;
 480         char name[32];
 481         int id;
 482
 483         u32 core;
 484         u32 memory;
 485         u32 shader;
 486         u32 rop;
 487         u32 copy;
 488         u32 daemon;
 489         u32 vdec;
 490         u32 unka0;      /* nva3:nvc0 */
 491         u32 hub01;      /* nvc0- */
 492         u32 hub06;      /* nvc0- */
 493         u32 hub07;      /* nvc0- */
 494
 495         u32 volt_min; /* microvolts */
 496         u32 volt_max;
 497         u8  fanspeed;
 498
 499         u16 memscript;
 500         struct nouveau_pm_memtiming *timing;
 501 };
 502
 503 struct nouveau_pm_temp_sensor_constants {
 504         u16 offset_constant;
 505         s16 offset_mult;
 506         s16 offset_div;
 507         s16 slope_mult;
 508         s16 slope_div;
 509 };
 510
 511 struct nouveau_pm_threshold_temp {
 512         s16 critical;
 513         s16 down_clock;
 514         s16 fan_boost;
 515 };
 516
 517 struct nouveau_pm_memtimings {
 518         bool supported;
 519         struct nouveau_pm_memtiming *timing;
 520         int nr_timing;
 521 };
 522
 523 struct nouveau_pm_fan {
 524         u32 min_duty;
 525         u32 max_duty;
 526         u32 pwm_freq;
 527 };
 528
 529 struct nouveau_pm_engine {
 530         struct nouveau_pm_voltage voltage;
 531         struct nouveau_pm_level perflvl[NOUVEAU_PM_MAX_LEVEL];
 532         int nr_perflvl;
 533         struct nouveau_pm_memtimings memtimings;
 534         struct nouveau_pm_temp_sensor_constants sensor_constants;
 535         struct nouveau_pm_threshold_temp threshold_temp;
 536         struct nouveau_pm_fan fan;
 537         u32 pwm_divisor;
 538
 539         struct nouveau_pm_level boot;
 540         struct nouveau_pm_level *cur;
 541
 542         struct device *hwmon;
 543         struct notifier_block acpi_nb;
 544
 545         int (*clock_get)(struct drm_device *, u32 id);
 546         void *(*clock_pre)(struct drm_device *, struct nouveau_pm_level *,
 547                            u32 id, int khz);
 548         void (*clock_set)(struct drm_device *, void *);
 549
 550         int  (*clocks_get)(struct drm_device *, struct nouveau_pm_level *);
 551         void *(*clocks_pre)(struct drm_device *, struct nouveau_pm_level *);
 552         void (*clocks_set)(struct drm_device *, void *);
 553
 554         int (*voltage_get)(struct drm_device *);
 555         int (*voltage_set)(struct drm_device *, int voltage);
 556         int (*pwm_get)(struct drm_device *, struct dcb_gpio_entry*, u32*, u32*);
 557         int (*pwm_set)(struct drm_device *, struct dcb_gpio_entry*, u32, u32);
 558         int (*temp_get)(struct drm_device *);
 559 };
 560
 561 struct nouveau_vram_engine {
 562         struct nouveau_mm mm;
 563
 564         int  (*init)(struct drm_device *);
 565         void (*takedown)(struct drm_device *dev);
 566         int  (*get)(struct drm_device *, u64, u32 align, u32 size_nc,
 567                     u32 type, struct nouveau_mem **);
 568         void (*put)(struct drm_device *, struct nouveau_mem **);
 569
 570         bool (*flags_valid)(struct drm_device *, u32 tile_flags);
 571 };
 572
 573 struct nouveau_engine {
 574         struct nouveau_instmem_engine instmem;
 575         struct nouveau_mc_engine      mc;
 576         struct nouveau_timer_engine   timer;
 577         struct nouveau_fb_engine      fb;
 578         struct nouveau_fifo_engine    fifo;
 579         struct nouveau_display_engine display;
 580         struct nouveau_gpio_engine    gpio;
 581         struct nouveau_pm_engine      pm;
 582         struct nouveau_vram_engine    vram;
 583 };
 584
 585 struct nouveau_pll_vals {
 586         union {
 587                 struct {
 588 #ifdef __BIG_ENDIAN
 589                         uint8_t N1, M1, N2, M2;
 590 #else
 591                         uint8_t M1, N1, M2, N2;
 592 #endif
 593                 };
 594                 struct {
 595                         uint16_t NM1, NM2;
 596                 } __attribute__((packed));
 597         };
 598         int log2P;
 599
 600         int refclk;
 601 };
 602
 603 enum nv04_fp_display_regs {
 604         FP_DISPLAY_END,
 605         FP_TOTAL,
 606         FP_CRTC,
 607         FP_SYNC_START,
 608         FP_SYNC_END,
 609         FP_VALID_START,
 610         FP_VALID_END
 611 };
 612
 613 struct nv04_crtc_reg {
 614         unsigned char MiscOutReg;
 615         uint8_t CRTC[0xa0];
 616         uint8_t CR58[0x10];
 617         uint8_t Sequencer[5];
 618         uint8_t Graphics[9];
 619         uint8_t Attribute[21];
 620         unsigned char DAC[768];
 621
 622         /* PCRTC regs */
 623         uint32_t fb_start;
 624         uint32_t crtc_cfg;
 625         uint32_t cursor_cfg;
 626         uint32_t gpio_ext;
 627         uint32_t crtc_830;
 628         uint32_t crtc_834;
 629         uint32_t crtc_850;
 630         uint32_t crtc_eng_ctrl;
 631
 632         /* PRAMDAC regs */
 633         uint32_t nv10_cursync;
 634         struct nouveau_pll_vals pllvals;
 635         uint32_t ramdac_gen_ctrl;
 636         uint32_t ramdac_630;
 637         uint32_t ramdac_634;
 638         uint32_t tv_setup;
 639         uint32_t tv_vtotal;
 640         uint32_t tv_vskew;
 641         uint32_t tv_vsync_delay;
 642         uint32_t tv_htotal;
 643         uint32_t tv_hskew;
 644         uint32_t tv_hsync_delay;
 645         uint32_t tv_hsync_delay2;
 646         uint32_t fp_horiz_regs[7];
 647         uint32_t fp_vert_regs[7];
 648         uint32_t dither;
 649         uint32_t fp_control;
 650         uint32_t dither_regs[6];
 651         uint32_t fp_debug_0;
 652         uint32_t fp_debug_1;
 653         uint32_t fp_debug_2;
 654         uint32_t fp_margin_color;
 655         uint32_t ramdac_8c0;
 656         uint32_t ramdac_a20;
 657         uint32_t ramdac_a24;
 658         uint32_t ramdac_a34;
 659         uint32_t ctv_regs[38];
 660 };
 661
 662 struct nv04_output_reg {
 663         uint32_t output;
 664         int head;
 665 };
 666
 667 struct nv04_mode_state {
 668         struct nv04_crtc_reg crtc_reg[2];
 669         uint32_t pllsel;
 670         uint32_t sel_clk;
 671 };
 672
 673 enum nouveau_card_type {
 674         NV_04      = 0x00,
 675         NV_10      = 0x10,
 676         NV_20      = 0x20,
 677         NV_30      = 0x30,
 678         NV_40      = 0x40,
 679         NV_50      = 0x50,
 680         NV_C0      = 0xc0,
 681         NV_D0      = 0xd0
 682 };
 683
 684 struct drm_nouveau_private {
 685         struct drm_device *dev;
 686         bool noaccel;
 687
 688         /* the card type, takes NV_* as values */
 689         enum nouveau_card_type card_type;
 690         /* exact chipset, derived from NV_PMC_BOOT_0 */
 691         int chipset;
 692         int flags;
 693         u32 crystal;
 694
 695         void __iomem *mmio;
 696
 697         spinlock_t ramin_lock;
 698         void __iomem *ramin;
 699         u32 ramin_size;
 700         u32 ramin_base;
 701         bool ramin_available;
 702         struct drm_mm ramin_heap;
 703         struct nouveau_exec_engine *eng[NVOBJ_ENGINE_NR];
 704         struct list_head gpuobj_list;
 705         struct list_head classes;
 706
 707         struct nouveau_bo *vga_ram;
 708
 709         /* interrupt handling */
 710         void (*irq_handler[32])(struct drm_device *);
 711         bool msi_enabled;
 712
 713         struct list_head vbl_waiting;
 714
 715         struct {
 716                 struct drm_global_reference mem_global_ref;
 717                 struct ttm_bo_global_ref bo_global_ref;
 718                 struct ttm_bo_device bdev;
 719                 atomic_t validate_sequence;
 720         } ttm;
 721
 722         struct {
 723                 spinlock_t lock;
 724                 struct drm_mm heap;
 725                 struct nouveau_bo *bo;
 726         } fence;
 727
 728         struct {
 729                 spinlock_t lock;
 730                 struct nouveau_channel *ptr[NOUVEAU_MAX_CHANNEL_NR];
 731         } channels;
 732
 733         struct nouveau_engine engine;
 734         struct nouveau_channel *channel;
 735
 736         /* For PFIFO and PGRAPH. */
 737         spinlock_t context_switch_lock;
 738
 739         /* VM/PRAMIN flush, legacy PRAMIN aperture */
 740         spinlock_t vm_lock;
 741
 742         /* RAMIN configuration, RAMFC, RAMHT and RAMRO offsets */
 743         struct nouveau_ramht  *ramht;
 744         struct nouveau_gpuobj *ramfc;
 745         struct nouveau_gpuobj *ramro;
 746
 747         uint32_t ramin_rsvd_vram;
 748
 749         struct {
 750                 enum {
 751                         NOUVEAU_GART_NONE = 0,
 752                         NOUVEAU_GART_AGP,       /* AGP */
 753                         NOUVEAU_GART_PDMA,      /* paged dma object */
 754                         NOUVEAU_GART_HW         /* on-chip gart/vm */
 755                 } type;
 756                 uint64_t aper_base;
 757                 uint64_t aper_size;
 758                 uint64_t aper_free;
 759
 760                 struct ttm_backend_func *func;
 761
 762                 struct {
 763                         struct page *page;
 764                         dma_addr_t   addr;
 765                 } dummy;
 766
 767                 struct nouveau_gpuobj *sg_ctxdma;
 768         } gart_info;
 769
 770         /* nv10-nv40 tiling regions */
 771         struct {
 772                 struct nouveau_tile_reg reg[NOUVEAU_MAX_TILE_NR];
 773                 spinlock_t lock;
 774         } tile;
 775
 776         /* VRAM/fb configuration */
 777         uint64_t vram_size;
 778         uint64_t vram_sys_base;
 779
 780         uint64_t fb_available_size;
 781         uint64_t fb_mappable_pages;
 782         uint64_t fb_aper_free;
 783         int fb_mtrr;
 784
 785         /* BAR control (NV50-) */
 786         struct nouveau_vm *bar1_vm;
 787         struct nouveau_vm *bar3_vm;
 788
 789         /* G8x/G9x virtual address space */
 790         struct nouveau_vm *chan_vm;
 791
 792         struct nvbios vbios;
 793
 794         struct nv04_mode_state mode_reg;
 795         struct nv04_mode_state saved_reg;
 796         uint32_t saved_vga_font[4][16384];
 797         uint32_t crtc_owner;
 798         uint32_t dac_users[4];
 799
 800         struct backlight_device *backlight;
 801
 802         struct {
 803                 struct dentry *channel_root;
 804         } debugfs;
 805
 806         struct nouveau_fbdev *nfbdev;
 807         struct apertures_struct *apertures;
 808 };
 809
 810 static inline struct drm_nouveau_private *
 811 nouveau_private(struct drm_device *dev)
 812 {
 813         return dev->dev_private;
 814 }
 815
 816 static inline struct drm_nouveau_private *
 817 nouveau_bdev(struct ttm_bo_device *bd)
 818 {
 819         return container_of(bd, struct drm_nouveau_private, ttm.bdev);
 820 }
 821
 822 static inline int
 823 nouveau_bo_ref(struct nouveau_bo *ref, struct nouveau_bo **pnvbo)
 824 {
 825         struct nouveau_bo *prev;
 826
 827         if (!pnvbo)
 828                 return -EINVAL;
 829         prev = *pnvbo;
 830
 831         *pnvbo = ref ? nouveau_bo(ttm_bo_reference(&ref->bo)) : NULL;
 832         if (prev) {
 833                 struct ttm_buffer_object *bo = &prev->bo;
 834
 835                 ttm_bo_unref(&bo);
 836         }
 837
 838         return 0;
 839 }
 840
 841 /* nouveau_drv.c */
 842 extern int nouveau_modeset;
 843 extern int nouveau_agpmode;
 844 extern int nouveau_duallink;
 845 extern int nouveau_uscript_lvds;
 846 extern int nouveau_uscript_tmds;
 847 extern int nouveau_vram_pushbuf;
 848 extern int nouveau_vram_notify;
 849 extern int nouveau_fbpercrtc;
 850 extern int nouveau_tv_disable;
 851 extern char *nouveau_tv_norm;
 852 extern int nouveau_reg_debug;
 853 extern char *nouveau_vbios;
 854 extern int nouveau_ignorelid;
 855 extern int nouveau_nofbaccel;
 856 extern int nouveau_noaccel;
 857 extern int nouveau_force_post;
 858 extern int nouveau_override_conntype;
 859 extern char *nouveau_perflvl;
 860 extern int nouveau_perflvl_wr;
 861 extern int nouveau_msi;
 862 extern int nouveau_ctxfw;
 863
 864 extern int nouveau_pci_suspend(struct pci_dev *pdev, pm_message_t pm_state);
 865 extern int nouveau_pci_resume(struct pci_dev *pdev);
 866
 867 /* nouveau_state.c */
 868 extern int  nouveau_open(struct drm_device *, struct drm_file *);
 869 extern void nouveau_preclose(struct drm_device *dev, struct drm_file *);
 870 extern void nouveau_postclose(struct drm_device *, struct drm_file *);
 871 extern int  nouveau_load(struct drm_device *, unsigned long flags);
 872 extern int  nouveau_firstopen(struct drm_device *);
 873 extern void nouveau_lastclose(struct drm_device *);
 874 extern int  nouveau_unload(struct drm_device *);
 875 extern int  nouveau_ioctl_getparam(struct drm_device *, void *data,
 876                                    struct drm_file *);
 877 extern int  nouveau_ioctl_setparam(struct drm_device *, void *data,
 878                                    struct drm_file *);
 879 extern bool nouveau_wait_eq(struct drm_device *, uint64_t timeout,
 880                             uint32_t reg, uint32_t mask, uint32_t val);
 881 extern bool nouveau_wait_ne(struct drm_device *, uint64_t timeout,
 882                             uint32_t reg, uint32_t mask, uint32_t val);
 883 extern bool nouveau_wait_cb(struct drm_device *, u64 timeout,
 884                             bool (*cond)(void *), void *);
 885 extern bool nouveau_wait_for_idle(struct drm_device *);
 886 extern int  nouveau_card_init(struct drm_device *);
 887
 888 /* nouveau_mem.c */
 889 extern int  nouveau_mem_vram_init(struct drm_device *);
 890 extern void nouveau_mem_vram_fini(struct drm_device *);
 891 extern int  nouveau_mem_gart_init(struct drm_device *);
 892 extern void nouveau_mem_gart_fini(struct drm_device *);
 893 extern int  nouveau_mem_init_agp(struct drm_device *);
 894 extern int  nouveau_mem_reset_agp(struct drm_device *);
 895 extern void nouveau_mem_close(struct drm_device *);
 896 extern int  nouveau_mem_detect(struct drm_device *);
 897 extern bool nouveau_mem_flags_valid(struct drm_device *, u32 tile_flags);
 898 extern struct nouveau_tile_reg *nv10_mem_set_tiling(
 899         struct drm_device *dev, uint32_t addr, uint32_t size,
 900         uint32_t pitch, uint32_t flags);
 901 extern void nv10_mem_put_tile_region(struct drm_device *dev,
 902                                      struct nouveau_tile_reg *tile,
 903                                      struct nouveau_fence *fence);
 904 extern const struct ttm_mem_type_manager_func nouveau_vram_manager;
 905 extern const struct ttm_mem_type_manager_func nouveau_gart_manager;
 906
 907 /* nouveau_notifier.c */
 908 extern int  nouveau_notifier_init_channel(struct nouveau_channel *);
 909 extern void nouveau_notifier_takedown_channel(struct nouveau_channel *);
 910 extern int  nouveau_notifier_alloc(struct nouveau_channel *, uint32_t handle,
 911                                    int cout, uint32_t start, uint32_t end,
 912                                    uint32_t *offset);
 913 extern int  nouveau_notifier_offset(struct nouveau_gpuobj *, uint32_t *);
 914 extern int  nouveau_ioctl_notifier_alloc(struct drm_device *, void *data,
 915                                          struct drm_file *);
 916 extern int  nouveau_ioctl_notifier_free(struct drm_device *, void *data,
 917                                         struct drm_file *);
 918
 919 /* nouveau_channel.c */
 920 extern struct drm_ioctl_desc nouveau_ioctls[];
 921 extern int nouveau_max_ioctl;
 922 extern void nouveau_channel_cleanup(struct drm_device *, struct drm_file *);
 923 extern int  nouveau_channel_alloc(struct drm_device *dev,
 924                                   struct nouveau_channel **chan,
 925                                   struct drm_file *file_priv,
 926                                   uint32_t fb_ctxdma, uint32_t tt_ctxdma);
 927 extern struct nouveau_channel *
 928 nouveau_channel_get_unlocked(struct nouveau_channel *);
 929 extern struct nouveau_channel *
 930 nouveau_channel_get(struct drm_file *, int id);
 931 extern void nouveau_channel_put_unlocked(struct nouveau_channel **);
 932 extern void nouveau_channel_put(struct nouveau_channel **);
 933 extern void nouveau_channel_ref(struct nouveau_channel *chan,
 934                                 struct nouveau_channel **pchan);
 935 extern void nouveau_channel_idle(struct nouveau_channel *chan);
 936
 937 /* nouveau_object.c */
 938 #define NVOBJ_ENGINE_ADD(d, e, p) do {                                         \
 939         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 940         dev_priv->eng[NVOBJ_ENGINE_##e] = (p);                                 \
 941 } while (0)
 942
 943 #define NVOBJ_ENGINE_DEL(d, e) do {                                            \
 944         struct drm_nouveau_private *dev_priv = (d)->dev_private;               \
 945         dev_priv->eng[NVOBJ_ENGINE_##e] = NULL;                                \
 946 } while (0)
 947
 948 #define NVOBJ_CLASS(d, c, e) do {                                              \
 949         int ret = nouveau_gpuobj_class_new((d), (c), NVOBJ_ENGINE_##e);        \
 950         if (ret)                                                               \
 951                 return ret;                                                    \
 952 } while (0)
 953
 954 #define NVOBJ_MTHD(d, c, m, e) do {                                            \
 955         int ret = nouveau_gpuobj_mthd_new((d), (c), (m), (e));                 \
 956         if (ret)                                                               \
 957                 return ret;                                                    \
 958 } while (0)
 959
 960 extern int  nouveau_gpuobj_early_init(struct drm_device *);
 961 extern int  nouveau_gpuobj_init(struct drm_device *);
 962 extern void nouveau_gpuobj_takedown(struct drm_device *);
 963 extern int  nouveau_gpuobj_suspend(struct drm_device *dev);
 964 extern void nouveau_gpuobj_resume(struct drm_device *dev);
 965 extern int  nouveau_gpuobj_class_new(struct drm_device *, u32 class, u32 eng);
 966 extern int  nouveau_gpuobj_mthd_new(struct drm_device *, u32 class, u32 mthd,
 967                                     int (*exec)(struct nouveau_channel *,
 968                                                 u32 class, u32 mthd, u32 data));
 969 extern int  nouveau_gpuobj_mthd_call(struct nouveau_channel *, u32, u32, u32);
 970 extern int  nouveau_gpuobj_mthd_call2(struct drm_device *, int, u32, u32, u32);
 971 extern int nouveau_gpuobj_channel_init(struct nouveau_channel *,
 972                                        uint32_t vram_h, uint32_t tt_h);
 973 extern void nouveau_gpuobj_channel_takedown(struct nouveau_channel *);
 974 extern int nouveau_gpuobj_new(struct drm_device *, struct nouveau_channel *,
 975                               uint32_t size, int align, uint32_t flags,
 976                               struct nouveau_gpuobj **);
 977 extern void nouveau_gpuobj_ref(struct nouveau_gpuobj *,
 978                                struct nouveau_gpuobj **);
 979 extern int nouveau_gpuobj_new_fake(struct drm_device *, u32 pinst, u64 vinst,
 980                                    u32 size, u32 flags,
 981                                    struct nouveau_gpuobj **);
 982 extern int nouveau_gpuobj_dma_new(struct nouveau_channel *, int class,
 983                                   uint64_t offset, uint64_t size, int access,
 984                                   int target, struct nouveau_gpuobj **);
 985 extern int nouveau_gpuobj_gr_new(struct nouveau_channel *, u32 handle, int class);
 986 extern int nv50_gpuobj_dma_new(struct nouveau_channel *, int class, u64 base,
 987                                u64 size, int target, int access, u32 type,
 988                                u32 comp, struct nouveau_gpuobj **pobj);
 989 extern void nv50_gpuobj_dma_init(struct nouveau_gpuobj *, u32 offset,
 990                                  int class, u64 base, u64 size, int target,
 991                                  int access, u32 type, u32 comp);
 992 extern int nouveau_ioctl_grobj_alloc(struct drm_device *, void *data,
 993                                      struct drm_file *);
 994 extern int nouveau_ioctl_gpuobj_free(struct drm_device *, void *data,
 995                                      struct drm_file *);
 996
 997 /* nouveau_irq.c */
 998 extern int         nouveau_irq_init(struct drm_device *);
 999 extern void        nouveau_irq_fini(struct drm_device *);
1000 extern irqreturn_t nouveau_irq_handler(DRM_IRQ_ARGS);
1001 extern void        nouveau_irq_register(struct drm_device *, int status_bit,
1002                                         void (*)(struct drm_device *));
1003 extern void        nouveau_irq_unregister(struct drm_device *, int status_bit);
1004 extern void        nouveau_irq_preinstall(struct drm_device *);
1005 extern int         nouveau_irq_postinstall(struct drm_device *);
1006 extern void        nouveau_irq_uninstall(struct drm_device *);
1007
1008 /* nouveau_sgdma.c */
1009 extern int nouveau_sgdma_init(struct drm_device *);
1010 extern void nouveau_sgdma_takedown(struct drm_device *);
1011 extern uint32_t nouveau_sgdma_get_physical(struct drm_device *,
1012                                            uint32_t offset);
1013 extern struct ttm_tt *nouveau_sgdma_create_ttm(struct ttm_bo_device *bdev,
1014                                                unsigned long size,
1015                                                uint32_t page_flags,
1016                                                struct page *dummy_read_page);
1017
1018 /* nouveau_debugfs.c */
1019 #if defined(CONFIG_DRM_NOUVEAU_DEBUG)
1020 extern int  nouveau_debugfs_init(struct drm_minor *);
1021 extern void nouveau_debugfs_takedown(struct drm_minor *);
1022 extern int  nouveau_debugfs_channel_init(struct nouveau_channel *);
1023 extern void nouveau_debugfs_channel_fini(struct nouveau_channel *);
1024 #else
1025 static inline int
1026 nouveau_debugfs_init(struct drm_minor *minor)
1027 {
1028         return 0;
1029 }
1030
1031 static inline void nouveau_debugfs_takedown(struct drm_minor *minor)
1032 {
1033 }
1034
1035 static inline int
1036 nouveau_debugfs_channel_init(struct nouveau_channel *chan)
1037 {
1038         return 0;
1039 }
1040
1041 static inline void
1042 nouveau_debugfs_channel_fini(struct nouveau_channel *chan)
1043 {
1044 }
1045 #endif
1046
1047 /* nouveau_dma.c */
1048 extern void nouveau_dma_pre_init(struct nouveau_channel *);
1049 extern int  nouveau_dma_init(struct nouveau_channel *);
1050 extern int  nouveau_dma_wait(struct nouveau_channel *, int slots, int size);
1051
1052 /* nouveau_acpi.c */
1053 #define ROM_BIOS_PAGE 4096
1054 #if defined(CONFIG_ACPI)
1055 void nouveau_register_dsm_handler(void);
1056 void nouveau_unregister_dsm_handler(void);
1057 int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len);
1058 bool nouveau_acpi_rom_supported(struct pci_dev *pdev);
1059 int nouveau_acpi_edid(struct drm_device *, struct drm_connector *);
1060 #else
1061 static inline void nouveau_register_dsm_handler(void) {}
1062 static inline void nouveau_unregister_dsm_handler(void) {}
1063 static inline bool nouveau_acpi_rom_supported(struct pci_dev *pdev) { return false; }
1064 static inline int nouveau_acpi_get_bios_chunk(uint8_t *bios, int offset, int len) { return -EINVAL; }
1065 static inline int nouveau_acpi_edid(struct drm_device *dev, struct drm_connector *connector) { return -EINVAL; }
1066 #endif
1067
1068 /* nouveau_backlight.c */
1069 #ifdef CONFIG_DRM_NOUVEAU_BACKLIGHT
1070 extern int nouveau_backlight_init(struct drm_device *);
1071 extern void nouveau_backlight_exit(struct drm_device *);
1072 #else
1073 static inline int nouveau_backlight_init(struct drm_device *dev)
1074 {
1075         return 0;
1076 }
1077
1078 static inline void nouveau_backlight_exit(struct drm_device *dev) { }
1079 #endif
1080
1081 /* nouveau_bios.c */
1082 extern int nouveau_bios_init(struct drm_device *);
1083 extern void nouveau_bios_takedown(struct drm_device *dev);
1084 extern int nouveau_run_vbios_init(struct drm_device *);
1085 extern void nouveau_bios_run_init_table(struct drm_device *, uint16_t table,
1086                                         struct dcb_entry *, int crtc);
1087 extern void nouveau_bios_init_exec(struct drm_device *, uint16_t table);
1088 extern struct dcb_gpio_entry *nouveau_bios_gpio_entry(struct drm_device *,
1089                                                       enum dcb_gpio_tag);
1090 extern struct dcb_connector_table_entry *
1091 nouveau_bios_connector_entry(struct drm_device *, int index);
1092 extern u32 get_pll_register(struct drm_device *, enum pll_types);
1093 extern int get_pll_limits(struct drm_device *, uint32_t limit_match,
1094                           struct pll_lims *);
1095 extern int nouveau_bios_run_display_table(struct drm_device *, u16 id, int clk,
1096                                           struct dcb_entry *, int crtc);
1097 extern bool nouveau_bios_fp_mode(struct drm_device *, struct drm_display_mode *);
1098 extern uint8_t *nouveau_bios_embedded_edid(struct drm_device *);
1099 extern int nouveau_bios_parse_lvds_table(struct drm_device *, int pxclk,
1100                                          bool *dl, bool *if_is_24bit);
1101 extern int run_tmds_table(struct drm_device *, struct dcb_entry *,
1102                           int head, int pxclk);
1103 extern int call_lvds_script(struct drm_device *, struct dcb_entry *, int head,
1104                             enum LVDS_script, int pxclk);
1105 bool bios_encoder_match(struct dcb_entry *, u32 hash);
1106
1107 /* nouveau_ttm.c */
1108 int nouveau_ttm_global_init(struct drm_nouveau_private *);
1109 void nouveau_ttm_global_release(struct drm_nouveau_private *);
1110 int nouveau_ttm_mmap(struct file *, struct vm_area_struct *);
1111
1112 /* nouveau_hdmi.c */
1113 void nouveau_hdmi_mode_set(struct drm_encoder *, struct drm_display_mode *);
1114
1115 /* nouveau_dp.c */
1116 int nouveau_dp_auxch(struct nouveau_i2c_chan *auxch, int cmd, int addr,
1117                      uint8_t *data, int data_nr);
1118 bool nouveau_dp_detect(struct drm_encoder *);
1119 bool nouveau_dp_link_train(struct drm_encoder *, u32 datarate);
1120 void nouveau_dp_tu_update(struct drm_device *, int, int, u32, u32);
1121 u8 *nouveau_dp_bios_data(struct drm_device *, struct dcb_entry *, u8 **);
1122
1123 /* nv04_fb.c */
1124 extern int  nv04_fb_init(struct drm_device *);
1125 extern void nv04_fb_takedown(struct drm_device *);
1126
1127 /* nv10_fb.c */
1128 extern int  nv10_fb_init(struct drm_device *);
1129 extern void nv10_fb_takedown(struct drm_device *);
1130 extern void nv10_fb_init_tile_region(struct drm_device *dev, int i,
1131                                      uint32_t addr, uint32_t size,
1132                                      uint32_t pitch, uint32_t flags);
1133 extern void nv10_fb_set_tile_region(struct drm_device *dev, int i);
1134 extern void nv10_fb_free_tile_region(struct drm_device *dev, int i);
1135
1136 /* nv30_fb.c */
1137 extern int  nv30_fb_init(struct drm_device *);
1138 extern void nv30_fb_takedown(struct drm_device *);
1139 extern void nv30_fb_init_tile_region(struct drm_device *dev, int i,
1140                                      uint32_t addr, uint32_t size,
1141                                      uint32_t pitch, uint32_t flags);
1142 extern void nv30_fb_free_tile_region(struct drm_device *dev, int i);
1143
1144 /* nv40_fb.c */
1145 extern int  nv40_fb_init(struct drm_device *);
1146 extern void nv40_fb_takedown(struct drm_device *);
1147 extern void nv40_fb_set_tile_region(struct drm_device *dev, int i);
1148
1149 /* nv50_fb.c */
1150 extern int  nv50_fb_init(struct drm_device *);
1151 extern void nv50_fb_takedown(struct drm_device *);
1152 extern void nv50_fb_vm_trap(struct drm_device *, int display);
1153
1154 /* nvc0_fb.c */
1155 extern int  nvc0_fb_init(struct drm_device *);
1156 extern void nvc0_fb_takedown(struct drm_device *);
1157
1158 /* nv04_fifo.c */
1159 extern int  nv04_fifo_init(struct drm_device *);
1160 extern void nv04_fifo_fini(struct drm_device *);
1161 extern void nv04_fifo_disable(struct drm_device *);
1162 extern void nv04_fifo_enable(struct drm_device *);
1163 extern bool nv04_fifo_reassign(struct drm_device *, bool);
1164 extern bool nv04_fifo_cache_pull(struct drm_device *, bool);
1165 extern int  nv04_fifo_channel_id(struct drm_device *);
1166 extern int  nv04_fifo_create_context(struct nouveau_channel *);
1167 extern void nv04_fifo_destroy_context(struct nouveau_channel *);
1168 extern int  nv04_fifo_load_context(struct nouveau_channel *);
1169 extern int  nv04_fifo_unload_context(struct drm_device *);
1170 extern void nv04_fifo_isr(struct drm_device *);
1171
1172 /* nv10_fifo.c */
1173 extern int  nv10_fifo_init(struct drm_device *);
1174 extern int  nv10_fifo_channel_id(struct drm_device *);
1175 extern int  nv10_fifo_create_context(struct nouveau_channel *);
1176 extern int  nv10_fifo_load_context(struct nouveau_channel *);
1177 extern int  nv10_fifo_unload_context(struct drm_device *);
1178
1179 /* nv40_fifo.c */
1180 extern int  nv40_fifo_init(struct drm_device *);
1181 extern int  nv40_fifo_create_context(struct nouveau_channel *);
1182 extern int  nv40_fifo_load_context(struct nouveau_channel *);
1183 extern int  nv40_fifo_unload_context(struct drm_device *);
1184
1185 /* nv50_fifo.c */
1186 extern int  nv50_fifo_init(struct drm_device *);
1187 extern void nv50_fifo_takedown(struct drm_device *);
1188 extern int  nv50_fifo_channel_id(struct drm_device *);
1189 extern int  nv50_fifo_create_context(struct nouveau_channel *);
1190 extern void nv50_fifo_destroy_context(struct nouveau_channel *);
1191 extern int  nv50_fifo_load_context(struct nouveau_channel *);
1192 extern int  nv50_fifo_unload_context(struct drm_device *);
1193 extern void nv50_fifo_tlb_flush(struct drm_device *dev);
1194
1195 /* nvc0_fifo.c */
1196 extern int  nvc0_fifo_init(struct drm_device *);
1197 extern void nvc0_fifo_takedown(struct drm_device *);
1198 extern void nvc0_fifo_disable(struct drm_device *);
1199 extern void nvc0_fifo_enable(struct drm_device *);
1200 extern bool nvc0_fifo_reassign(struct drm_device *, bool);
1201 extern bool nvc0_fifo_cache_pull(struct drm_device *, bool);
1202 extern int  nvc0_fifo_channel_id(struct drm_device *);
1203 extern int  nvc0_fifo_create_context(struct nouveau_channel *);
1204 extern void nvc0_fifo_destroy_context(struct nouveau_channel *);
1205 extern int  nvc0_fifo_load_context(struct nouveau_channel *);
1206 extern int  nvc0_fifo_unload_context(struct drm_device *);
1207
1208 /* nv04_graph.c */
1209 extern int  nv04_graph_create(struct drm_device *);
1210 extern int  nv04_graph_object_new(struct nouveau_channel *, int, u32, u16);
1211 extern int  nv04_graph_mthd_page_flip(struct nouveau_channel *chan,
1212                                       u32 class, u32 mthd, u32 data);
1213 extern struct nouveau_bitfield nv04_graph_nsource[];
1214
1215 /* nv10_graph.c */
1216 extern int  nv10_graph_create(struct drm_device *);
1217 extern struct nouveau_channel *nv10_graph_channel(struct drm_device *);
1218 extern struct nouveau_bitfield nv10_graph_intr[];
1219 extern struct nouveau_bitfield nv10_graph_nstatus[];
1220
1221 /* nv20_graph.c */
1222 extern int  nv20_graph_create(struct drm_device *);
1223
1224 /* nv40_graph.c */
1225 extern int  nv40_graph_create(struct drm_device *);
1226 extern void nv40_grctx_init(struct nouveau_grctx *);
1227
1228 /* nv50_graph.c */
1229 extern int  nv50_graph_create(struct drm_device *);
1230 extern int  nv50_grctx_init(struct nouveau_grctx *);
1231 extern struct nouveau_enum nv50_data_error_names[];
1232 extern int  nv50_graph_isr_chid(struct drm_device *dev, u64 inst);
1233
1234 /* nvc0_graph.c */
1235 extern int  nvc0_graph_create(struct drm_device *);
1236 extern int  nvc0_graph_isr_chid(struct drm_device *dev, u64 inst);
1237
1238 /* nv84_crypt.c */
1239 extern int  nv84_crypt_create(struct drm_device *);
1240
1241 /* nv98_crypt.c */
1242 extern int  nv98_crypt_create(struct drm_device *dev);
1243
1244 /* nva3_copy.c */
1245 extern int  nva3_copy_create(struct drm_device *dev);
1246
1247 /* nvc0_copy.c */
1248 extern int  nvc0_copy_create(struct drm_device *dev, int engine);
1249
1250 /* nv31_mpeg.c */
1251 extern int  nv31_mpeg_create(struct drm_device *dev);
1252
1253 /* nv50_mpeg.c */
1254 extern int  nv50_mpeg_create(struct drm_device *dev);
1255
1256 /* nv84_bsp.c */
1257 /* nv98_bsp.c */
1258 extern int  nv84_bsp_create(struct drm_device *dev);
1259
1260 /* nv84_vp.c */
1261 /* nv98_vp.c */
1262 extern int  nv84_vp_create(struct drm_device *dev);
1263
1264 /* nv98_ppp.c */
1265 extern int  nv98_ppp_create(struct drm_device *dev);
1266
1267 /* nv04_instmem.c */
1268 extern int  nv04_instmem_init(struct drm_device *);
1269 extern void nv04_instmem_takedown(struct drm_device *);
1270 extern int  nv04_instmem_suspend(struct drm_device *);
1271 extern void nv04_instmem_resume(struct drm_device *);
1272 extern int  nv04_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1273                              u32 size, u32 align);
1274 extern void nv04_instmem_put(struct nouveau_gpuobj *);
1275 extern int  nv04_instmem_map(struct nouveau_gpuobj *);
1276 extern void nv04_instmem_unmap(struct nouveau_gpuobj *);
1277 extern void nv04_instmem_flush(struct drm_device *);
1278
1279 /* nv50_instmem.c */
1280 extern int  nv50_instmem_init(struct drm_device *);
1281 extern void nv50_instmem_takedown(struct drm_device *);
1282 extern int  nv50_instmem_suspend(struct drm_device *);
1283 extern void nv50_instmem_resume(struct drm_device *);
1284 extern int  nv50_instmem_get(struct nouveau_gpuobj *, struct nouveau_channel *,
1285                              u32 size, u32 align);
1286 extern void nv50_instmem_put(struct nouveau_gpuobj *);
1287 extern int  nv50_instmem_map(struct nouveau_gpuobj *);
1288 extern void nv50_instmem_unmap(struct nouveau_gpuobj *);
1289 extern void nv50_instmem_flush(struct drm_device *);
1290 extern void nv84_instmem_flush(struct drm_device *);
1291
1292 /* nvc0_instmem.c */
1293 extern int  nvc0_instmem_init(struct drm_device *);
1294 extern void nvc0_instmem_takedown(struct drm_device *);
1295 extern int  nvc0_instmem_suspend(struct drm_device *);
1296 extern void nvc0_instmem_resume(struct drm_device *);
1297
1298 /* nv04_mc.c */
1299 extern int  nv04_mc_init(struct drm_device *);
1300 extern void nv04_mc_takedown(struct drm_device *);
1301
1302 /* nv40_mc.c */
1303 extern int  nv40_mc_init(struct drm_device *);
1304 extern void nv40_mc_takedown(struct drm_device *);
1305
1306 /* nv50_mc.c */
1307 extern int  nv50_mc_init(struct drm_device *);
1308 extern void nv50_mc_takedown(struct drm_device *);
1309
1310 /* nv04_timer.c */
1311 extern int  nv04_timer_init(struct drm_device *);
1312 extern uint64_t nv04_timer_read(struct drm_device *);
1313 extern void nv04_timer_takedown(struct drm_device *);
1314
1315 extern long nouveau_compat_ioctl(struct file *file, unsigned int cmd,
1316                                  unsigned long arg);
1317
1318 /* nv04_dac.c */
1319 extern int nv04_dac_create(struct drm_connector *, struct dcb_entry *);
1320 extern uint32_t nv17_dac_sample_load(struct drm_encoder *encoder);
1321 extern int nv04_dac_output_offset(struct drm_encoder *encoder);
1322 extern void nv04_dac_update_dacclk(struct drm_encoder *encoder, bool enable);
1323 extern bool nv04_dac_in_use(struct drm_encoder *encoder);
1324
1325 /* nv04_dfp.c */
1326 extern int nv04_dfp_create(struct drm_connector *, struct dcb_entry *);
1327 extern int nv04_dfp_get_bound_head(struct drm_device *dev, struct dcb_entry *dcbent);
1328 extern void nv04_dfp_bind_head(struct drm_device *dev, struct dcb_entry *dcbent,
1329                                int head, bool dl);
1330 extern void nv04_dfp_disable(struct drm_device *dev, int head);
1331 extern void nv04_dfp_update_fp_control(struct drm_encoder *encoder, int mode);
1332
1333 /* nv04_tv.c */
1334 extern int nv04_tv_identify(struct drm_device *dev, int i2c_index);
1335 extern int nv04_tv_create(struct drm_connector *, struct dcb_entry *);
1336
1337 /* nv17_tv.c */
1338 extern int nv17_tv_create(struct drm_connector *, struct dcb_entry *);
1339
1340 /* nv04_display.c */
1341 extern int nv04_display_early_init(struct drm_device *);
1342 extern void nv04_display_late_takedown(struct drm_device *);
1343 extern int nv04_display_create(struct drm_device *);
1344 extern int nv04_display_init(struct drm_device *);
1345 extern void nv04_display_destroy(struct drm_device *);
1346
1347 /* nvd0_display.c */
1348 extern int nvd0_display_create(struct drm_device *);
1349 extern int nvd0_display_init(struct drm_device *);
1350 extern void nvd0_display_destroy(struct drm_device *);
1351
1352 /* nv04_crtc.c */
1353 extern int nv04_crtc_create(struct drm_device *, int index);
1354
1355 /* nouveau_bo.c */
1356 extern struct ttm_bo_driver nouveau_bo_driver;
1357 extern int nouveau_bo_new(struct drm_device *, int size, int align,
1358                           uint32_t flags, uint32_t tile_mode,
1359                           uint32_t tile_flags, struct nouveau_bo **);
1360 extern int nouveau_bo_pin(struct nouveau_bo *, uint32_t flags);
1361 extern int nouveau_bo_unpin(struct nouveau_bo *);
1362 extern int nouveau_bo_map(struct nouveau_bo *);
1363 extern void nouveau_bo_unmap(struct nouveau_bo *);
1364 extern void nouveau_bo_placement_set(struct nouveau_bo *, uint32_t type,
1365                                      uint32_t busy);
1366 extern u16 nouveau_bo_rd16(struct nouveau_bo *nvbo, unsigned index);
1367 extern void nouveau_bo_wr16(struct nouveau_bo *nvbo, unsigned index, u16 val);
1368 extern u32 nouveau_bo_rd32(struct nouveau_bo *nvbo, unsigned index);
1369 extern void nouveau_bo_wr32(struct nouveau_bo *nvbo, unsigned index, u32 val);
1370 extern void nouveau_bo_fence(struct nouveau_bo *, struct nouveau_fence *);
1371 extern int nouveau_bo_validate(struct nouveau_bo *, bool interruptible,
1372                                bool no_wait_reserve, bool no_wait_gpu);
1373
1374 extern struct nouveau_vma *
1375 nouveau_bo_vma_find(struct nouveau_bo *, struct nouveau_vm *);
1376 extern int  nouveau_bo_vma_add(struct nouveau_bo *, struct nouveau_vm *,
1377                                struct nouveau_vma *);
1378 extern void nouveau_bo_vma_del(struct nouveau_bo *, struct nouveau_vma *);
1379
1380 /* nouveau_fence.c */
1381 struct nouveau_fence;
1382 extern int nouveau_fence_init(struct drm_device *);
1383 extern void nouveau_fence_fini(struct drm_device *);
1384 extern int nouveau_fence_channel_init(struct nouveau_channel *);
1385 extern void nouveau_fence_channel_fini(struct nouveau_channel *);
1386 extern void nouveau_fence_update(struct nouveau_channel *);
1387 extern int nouveau_fence_new(struct nouveau_channel *, struct nouveau_fence **,
1388                              bool emit);
1389 extern int nouveau_fence_emit(struct nouveau_fence *);
1390 extern void nouveau_fence_work(struct nouveau_fence *fence,
1391                                void (*work)(void *priv, bool signalled),
1392                                void *priv);
1393 struct nouveau_channel *nouveau_fence_channel(struct nouveau_fence *);
1394
1395 extern bool __nouveau_fence_signalled(void *obj, void *arg);
1396 extern int __nouveau_fence_wait(void *obj, void *arg, bool lazy, bool intr);
1397 extern int __nouveau_fence_flush(void *obj, void *arg);
1398 extern void __nouveau_fence_unref(void **obj);
1399 extern void *__nouveau_fence_ref(void *obj);
1400
1401 static inline bool nouveau_fence_signalled(struct nouveau_fence *obj)
1402 {
1403         return __nouveau_fence_signalled(obj, NULL);
1404 }
1405 static inline int
1406 nouveau_fence_wait(struct nouveau_fence *obj, bool lazy, bool intr)
1407 {
1408         return __nouveau_fence_wait(obj, NULL, lazy, intr);
1409 }
1410 extern int nouveau_fence_sync(struct nouveau_fence *, struct nouveau_channel *);
1411 static inline int nouveau_fence_flush(struct nouveau_fence *obj)
1412 {
1413         return __nouveau_fence_flush(obj, NULL);
1414 }
1415 static inline void nouveau_fence_unref(struct nouveau_fence **obj)
1416 {
1417         __nouveau_fence_unref((void **)obj);
1418 }
1419 static inline struct nouveau_fence *nouveau_fence_ref(struct nouveau_fence *obj)
1420 {
1421         return __nouveau_fence_ref(obj);
1422 }
1423
1424 /* nouveau_gem.c */
1425 extern int nouveau_gem_new(struct drm_device *, int size, int align,
1426                            uint32_t domain, uint32_t tile_mode,
1427                            uint32_t tile_flags, struct nouveau_bo **);
1428 extern int nouveau_gem_object_new(struct drm_gem_object *);
1429 extern void nouveau_gem_object_del(struct drm_gem_object *);
1430 extern int nouveau_gem_object_open(struct drm_gem_object *, struct drm_file *);
1431 extern void nouveau_gem_object_close(struct drm_gem_object *,
1432                                      struct drm_file *);
1433 extern int nouveau_gem_ioctl_new(struct drm_device *, void *,
1434                                  struct drm_file *);
1435 extern int nouveau_gem_ioctl_pushbuf(struct drm_device *, void *,
1436                                      struct drm_file *);
1437 extern int nouveau_gem_ioctl_cpu_prep(struct drm_device *, void *,
1438                                       struct drm_file *);
1439 extern int nouveau_gem_ioctl_cpu_fini(struct drm_device *, void *,
1440                                       struct drm_file *);
1441 extern int nouveau_gem_ioctl_info(struct drm_device *, void *,
1442                                   struct drm_file *);
1443
1444 /* nouveau_display.c */
1445 int nouveau_display_create(struct drm_device *dev);
1446 void nouveau_display_destroy(struct drm_device *dev);
1447 int nouveau_vblank_enable(struct drm_device *dev, int crtc);
1448 void nouveau_vblank_disable(struct drm_device *dev, int crtc);
1449 int nouveau_crtc_page_flip(struct drm_crtc *crtc, struct drm_framebuffer *fb,
1450                            struct drm_pending_vblank_event *event);
1451 int nouveau_finish_page_flip(struct nouveau_channel *,
1452                              struct nouveau_page_flip_state *);
1453 int nouveau_display_dumb_create(struct drm_file *, struct drm_device *,
1454                                 struct drm_mode_create_dumb *args);
1455 int nouveau_display_dumb_map_offset(struct drm_file *, struct drm_device *,
1456                                     uint32_t handle, uint64_t *offset);
1457 int nouveau_display_dumb_destroy(struct drm_file *, struct drm_device *,
1458                                  uint32_t handle);
1459
1460 /* nv10_gpio.c */
1461 int nv10_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1462 int nv10_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1463
1464 /* nv50_gpio.c */
1465 int nv50_gpio_init(struct drm_device *dev);
1466 void nv50_gpio_fini(struct drm_device *dev);
1467 int nv50_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1468 int nv50_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1469 int nvd0_gpio_get(struct drm_device *dev, enum dcb_gpio_tag tag);
1470 int nvd0_gpio_set(struct drm_device *dev, enum dcb_gpio_tag tag, int state);
1471 int  nv50_gpio_irq_register(struct drm_device *, enum dcb_gpio_tag,
1472                             void (*)(void *, int), void *);
1473 void nv50_gpio_irq_unregister(struct drm_device *, enum dcb_gpio_tag,
1474                               void (*)(void *, int), void *);
1475 bool nv50_gpio_irq_enable(struct drm_device *, enum dcb_gpio_tag, bool on);
1476
1477 /* nv50_calc. */
1478 int nv50_calc_pll(struct drm_device *, struct pll_lims *, int clk,
1479                   int *N1, int *M1, int *N2, int *M2, int *P);
1480 int nva3_calc_pll(struct drm_device *, struct pll_lims *,
1481                   int clk, int *N, int *fN, int *M, int *P);
1482
1483 #ifndef ioread32_native
1484 #ifdef __BIG_ENDIAN
1485 #define ioread16_native ioread16be
1486 #define iowrite16_native iowrite16be
1487 #define ioread32_native  ioread32be
1488 #define iowrite32_native iowrite32be
1489 #else /* def __BIG_ENDIAN */
1490 #define ioread16_native ioread16
1491 #define iowrite16_native iowrite16
1492 #define ioread32_native  ioread32
1493 #define iowrite32_native iowrite32
1494 #endif /* def __BIG_ENDIAN else */
1495 #endif /* !ioread32_native */
1496
1497 /* channel control reg access */
1498 static inline u32 nvchan_rd32(struct nouveau_channel *chan, unsigned reg)
1499 {
1500         return ioread32_native(chan->user + reg);
1501 }
1502
1503 static inline void nvchan_wr32(struct nouveau_channel *chan,
1504                                                         unsigned reg, u32 val)
1505 {
1506         iowrite32_native(val, chan->user + reg);
1507 }
1508
1509 /* register access */
1510 static inline u32 nv_rd32(struct drm_device *dev, unsigned reg)
1511 {
1512         struct drm_nouveau_private *dev_priv = dev->dev_private;
1513         return ioread32_native(dev_priv->mmio + reg);
1514 }
1515
1516 static inline void nv_wr32(struct drm_device *dev, unsigned reg, u32 val)
1517 {
1518         struct drm_nouveau_private *dev_priv = dev->dev_private;
1519         iowrite32_native(val, dev_priv->mmio + reg);
1520 }
1521
1522 static inline u32 nv_mask(struct drm_device *dev, u32 reg, u32 mask, u32 val)
1523 {
1524         u32 tmp = nv_rd32(dev, reg);
1525         nv_wr32(dev, reg, (tmp & ~mask) | val);
1526         return tmp;
1527 }
1528
1529 static inline u8 nv_rd08(struct drm_device *dev, unsigned reg)
1530 {
1531         struct drm_nouveau_private *dev_priv = dev->dev_private;
1532         return ioread8(dev_priv->mmio + reg);
1533 }
1534
1535 static inline void nv_wr08(struct drm_device *dev, unsigned reg, u8 val)
1536 {
1537         struct drm_nouveau_private *dev_priv = dev->dev_private;
1538         iowrite8(val, dev_priv->mmio + reg);
1539 }
1540
1541 #define nv_wait(dev, reg, mask, val) \
1542         nouveau_wait_eq(dev, 2000000000ULL, (reg), (mask), (val))
1543 #define nv_wait_ne(dev, reg, mask, val) \
1544         nouveau_wait_ne(dev, 2000000000ULL, (reg), (mask), (val))
1545 #define nv_wait_cb(dev, func, data) \
1546         nouveau_wait_cb(dev, 2000000000ULL, (func), (data))
1547
1548 /* PRAMIN access */
1549 static inline u32 nv_ri32(struct drm_device *dev, unsigned offset)
1550 {
1551         struct drm_nouveau_private *dev_priv = dev->dev_private;
1552         return ioread32_native(dev_priv->ramin + offset);
1553 }
1554
1555 static inline void nv_wi32(struct drm_device *dev, unsigned offset, u32 val)
1556 {
1557         struct drm_nouveau_private *dev_priv = dev->dev_private;
1558         iowrite32_native(val, dev_priv->ramin + offset);
1559 }
1560
1561 /* object access */
1562 extern u32 nv_ro32(struct nouveau_gpuobj *, u32 offset);
1563 extern void nv_wo32(struct nouveau_gpuobj *, u32 offset, u32 val);
1564
1565 /*
1566  * Logging
1567  * Argument d is (struct drm_device *).
1568  */
1569 #define NV_PRINTK(level, d, fmt, arg...) \
1570         printk(level "[" DRM_NAME "] " DRIVER_NAME " %s: " fmt, \
1571                                         pci_name(d->pdev), ##arg)
1572 #ifndef NV_DEBUG_NOTRACE
1573 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1574         if (drm_debug & DRM_UT_DRIVER) {                                       \
1575                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1576                           __LINE__, ##arg);                                    \
1577         }                                                                      \
1578 } while (0)
1579 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1580         if (drm_debug & DRM_UT_KMS) {                                          \
1581                 NV_PRINTK(KERN_DEBUG, d, "%s:%d - " fmt, __func__,             \
1582                           __LINE__, ##arg);                                    \
1583         }                                                                      \
1584 } while (0)
1585 #else
1586 #define NV_DEBUG(d, fmt, arg...) do {                                          \
1587         if (drm_debug & DRM_UT_DRIVER)                                         \
1588                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1589 } while (0)
1590 #define NV_DEBUG_KMS(d, fmt, arg...) do {                                      \
1591         if (drm_debug & DRM_UT_KMS)                                            \
1592                 NV_PRINTK(KERN_DEBUG, d, fmt, ##arg);                          \
1593 } while (0)
1594 #endif
1595 #define NV_ERROR(d, fmt, arg...) NV_PRINTK(KERN_ERR, d, fmt, ##arg)
1596 #define NV_INFO(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1597 #define NV_TRACEWARN(d, fmt, arg...) NV_PRINTK(KERN_NOTICE, d, fmt, ##arg)
1598 #define NV_TRACE(d, fmt, arg...) NV_PRINTK(KERN_INFO, d, fmt, ##arg)
1599 #define NV_WARN(d, fmt, arg...) NV_PRINTK(KERN_WARNING, d, fmt, ##arg)
1600
1601 /* nouveau_reg_debug bitmask */
1602 enum {
1603         NOUVEAU_REG_DEBUG_MC             = 0x1,
1604         NOUVEAU_REG_DEBUG_VIDEO          = 0x2,
1605         NOUVEAU_REG_DEBUG_FB             = 0x4,
1606         NOUVEAU_REG_DEBUG_EXTDEV         = 0x8,
1607         NOUVEAU_REG_DEBUG_CRTC           = 0x10,
1608         NOUVEAU_REG_DEBUG_RAMDAC         = 0x20,
1609         NOUVEAU_REG_DEBUG_VGACRTC        = 0x40,
1610         NOUVEAU_REG_DEBUG_RMVIO          = 0x80,
1611         NOUVEAU_REG_DEBUG_VGAATTR        = 0x100,
1612         NOUVEAU_REG_DEBUG_EVO            = 0x200,
1613         NOUVEAU_REG_DEBUG_AUXCH          = 0x400
1614 };
1615
1616 #define NV_REG_DEBUG(type, dev, fmt, arg...) do { \
1617         if (nouveau_reg_debug & NOUVEAU_REG_DEBUG_##type) \
1618                 NV_PRINTK(KERN_DEBUG, dev, "%s: " fmt, __func__, ##arg); \
1619 } while (0)
1620
1621 static inline bool
1622 nv_two_heads(struct drm_device *dev)
1623 {
1624         struct drm_nouveau_private *dev_priv = dev->dev_private;
1625         const int impl = dev->pci_device & 0x0ff0;
1626
1627         if (dev_priv->card_type >= NV_10 && impl != 0x0100 &&
1628             impl != 0x0150 && impl != 0x01a0 && impl != 0x0200)
1629                 return true;
1630
1631         return false;
1632 }
1633
1634 static inline bool
1635 nv_gf4_disp_arch(struct drm_device *dev)
1636 {
1637         return nv_two_heads(dev) && (dev->pci_device & 0x0ff0) != 0x0110;
1638 }
1639
1640 static inline bool
1641 nv_two_reg_pll(struct drm_device *dev)
1642 {
1643         struct drm_nouveau_private *dev_priv = dev->dev_private;
1644         const int impl = dev->pci_device & 0x0ff0;
1645
1646         if (impl == 0x0310 || impl == 0x0340 || dev_priv->card_type >= NV_40)
1647                 return true;
1648         return false;
1649 }
1650
1651 static inline bool
1652 nv_match_device(struct drm_device *dev, unsigned device,
1653                 unsigned sub_vendor, unsigned sub_device)
1654 {
1655         return dev->pdev->device == device &&
1656                 dev->pdev->subsystem_vendor == sub_vendor &&
1657                 dev->pdev->subsystem_device == sub_device;
1658 }
1659
1660 static inline void *
1661 nv_engine(struct drm_device *dev, int engine)
1662 {
1663         struct drm_nouveau_private *dev_priv = dev->dev_private;
1664         return (void *)dev_priv->eng[engine];
1665 }
1666
1667 /* returns 1 if device is one of the nv4x using the 0x4497 object class,
1668  * helpful to determine a number of other hardware features
1669  */
1670 static inline int
1671 nv44_graph_class(struct drm_device *dev)
1672 {
1673         struct drm_nouveau_private *dev_priv = dev->dev_private;
1674
1675         if ((dev_priv->chipset & 0xf0) == 0x60)
1676                 return 1;
1677
1678         return !(0x0baf & (1 << (dev_priv->chipset & 0x0f)));
1679 }
1680
1681 /* memory type/access flags, do not match hardware values */
1682 #define NV_MEM_ACCESS_RO  1
1683 #define NV_MEM_ACCESS_WO  2
1684 #define NV_MEM_ACCESS_RW (NV_MEM_ACCESS_RO | NV_MEM_ACCESS_WO)
1685 #define NV_MEM_ACCESS_SYS 4
1686 #define NV_MEM_ACCESS_VM  8
1687
1688 #define NV_MEM_TARGET_VRAM        0
1689 #define NV_MEM_TARGET_PCI         1
1690 #define NV_MEM_TARGET_PCI_NOSNOOP 2
1691 #define NV_MEM_TARGET_VM          3
1692 #define NV_MEM_TARGET_GART        4
1693
1694 #define NV_MEM_TYPE_VM 0x7f
1695 #define NV_MEM_COMP_VM 0x03
1696
1697 /* NV_SW object class */
1698 #define NV_SW                                                        0x0000506e
1699 #define NV_SW_DMA_SEMAPHORE                                          0x00000060
1700 #define NV_SW_SEMAPHORE_OFFSET                                       0x00000064
1701 #define NV_SW_SEMAPHORE_ACQUIRE                                      0x00000068
1702 #define NV_SW_SEMAPHORE_RELEASE                                      0x0000006c
1703 #define NV_SW_YIELD                                                  0x00000080
1704 #define NV_SW_DMA_VBLSEM                                             0x0000018c
1705 #define NV_SW_VBLSEM_OFFSET                                          0x00000400
1706 #define NV_SW_VBLSEM_RELEASE_VALUE                                   0x00000404
1707 #define NV_SW_VBLSEM_RELEASE                                         0x00000408
1708 #define NV_SW_PAGE_FLIP                                              0x00000500
1709
1710 #endif /* __NOUVEAU_DRV_H__ */