drivers/gpu/drm/nouveau/nvkm/engine/ce/gt215.c

   1 /*
   2  * Copyright 2012 Red Hat Inc.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice shall be included in
  12  * all copies or substantial portions of the Software.
  13  *
  14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  20  * OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * Authors: Ben Skeggs
  23  */
  24 #include <engine/ce.h>
  25 #include <engine/falcon.h>
  26 #include <engine/fifo.h>
  27 #include "fuc/gt215.fuc3.h"
  28
  29 #include <core/client.h>
  30 #include <core/enum.h>
  31
  32 /*******************************************************************************
  33  * Copy object classes
  34  ******************************************************************************/
  35
  36 static struct nvkm_oclass
  37 gt215_ce_sclass[] = {
  38         { 0x85b5, &nvkm_object_ofuncs },
  39         {}
  40 };
  41
  42 /*******************************************************************************
  43  * PCE context
  44  ******************************************************************************/
  45
  46 static struct nvkm_oclass
  47 gt215_ce_cclass = {
  48         .handle = NV_ENGCTX(CE0, 0xa3),
  49         .ofuncs = &(struct nvkm_ofuncs) {
  50                 .ctor = _nvkm_falcon_context_ctor,
  51                 .dtor = _nvkm_falcon_context_dtor,
  52                 .init = _nvkm_falcon_context_init,
  53                 .fini = _nvkm_falcon_context_fini,
  54                 .rd32 = _nvkm_falcon_context_rd32,
  55                 .wr32 = _nvkm_falcon_context_wr32,
  56
  57         },
  58 };
  59
  60 /*******************************************************************************
  61  * PCE engine/subdev functions
  62  ******************************************************************************/
  63
  64 static const struct nvkm_enum
  65 gt215_ce_isr_error_name[] = {
  66         { 0x0001, "ILLEGAL_MTHD" },
  67         { 0x0002, "INVALID_ENUM" },
  68         { 0x0003, "INVALID_BITFIELD" },
  69         {}
  70 };
  71
  72 void
  73 gt215_ce_intr(struct nvkm_subdev *subdev)
  74 {
  75         struct nvkm_fifo *fifo = nvkm_fifo(subdev);
  76         struct nvkm_engine *engine = nv_engine(subdev);
  77         struct nvkm_falcon *falcon = (void *)subdev;
  78         struct nvkm_object *engctx;
  79         u32 dispatch = nv_ro32(falcon, 0x01c);
  80         u32 stat = nv_ro32(falcon, 0x008) & dispatch & ~(dispatch >> 16);
  81         u64 inst = nv_ro32(falcon, 0x050) & 0x3fffffff;
  82         u32 ssta = nv_ro32(falcon, 0x040) & 0x0000ffff;
  83         u32 addr = nv_ro32(falcon, 0x040) >> 16;
  84         u32 mthd = (addr & 0x07ff) << 2;
  85         u32 subc = (addr & 0x3800) >> 11;
  86         u32 data = nv_ro32(falcon, 0x044);
  87         int chid;
  88
  89         engctx = nvkm_engctx_get(engine, inst);
  90         chid   = fifo->chid(fifo, engctx);
  91
  92         if (stat & 0x00000040) {
  93                 nv_error(falcon, "DISPATCH_ERROR [");
  94                 nvkm_enum_print(gt215_ce_isr_error_name, ssta);
  95                 pr_cont("] ch %d [0x%010llx %s] subc %d mthd 0x%04x data 0x%08x\n",
  96                        chid, inst << 12, nvkm_client_name(engctx), subc,
  97                        mthd, data);
  98                 nv_wo32(falcon, 0x004, 0x00000040);
  99                 stat &= ~0x00000040;
 100         }
 101
 102         if (stat) {
 103                 nv_error(falcon, "unhandled intr 0x%08x\n", stat);
 104                 nv_wo32(falcon, 0x004, stat);
 105         }
 106
 107         nvkm_engctx_put(engctx);
 108 }
 109
 110 static int
 111 gt215_ce_ctor(struct nvkm_object *parent, struct nvkm_object *engine,
 112               struct nvkm_oclass *oclass, void *data, u32 size,
 113               struct nvkm_object **pobject)
 114 {
 115         bool enable = (nv_device(parent)->chipset != 0xaf);
 116         struct nvkm_falcon *ce;
 117         int ret;
 118
 119         ret = nvkm_falcon_create(parent, engine, oclass, 0x104000, enable,
 120                                  "PCE0", "ce0", &ce);
 121         *pobject = nv_object(ce);
 122         if (ret)
 123                 return ret;
 124
 125         nv_subdev(ce)->unit = 0x00802000;
 126         nv_subdev(ce)->intr = gt215_ce_intr;
 127         nv_engine(ce)->cclass = &gt215_ce_cclass;
 128         nv_engine(ce)->sclass = gt215_ce_sclass;
 129         nv_falcon(ce)->code.data = gt215_ce_code;
 130         nv_falcon(ce)->code.size = sizeof(gt215_ce_code);
 131         nv_falcon(ce)->data.data = gt215_ce_data;
 132         nv_falcon(ce)->data.size = sizeof(gt215_ce_data);
 133         return 0;
 134 }
 135
 136 struct nvkm_oclass
 137 gt215_ce_oclass = {
 138         .handle = NV_ENGINE(CE0, 0xa3),
 139         .ofuncs = &(struct nvkm_ofuncs) {
 140                 .ctor = gt215_ce_ctor,
 141                 .dtor = _nvkm_falcon_dtor,
 142                 .init = _nvkm_falcon_init,
 143                 .fini = _nvkm_falcon_fini,
 144                 .rd32 = _nvkm_falcon_rd32,
 145                 .wr32 = _nvkm_falcon_wr32,
 146         },
 147 };