drivers/gpu/drm/radeon/radeon_vm.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <drm/drmP.h>
  29 #include <drm/radeon_drm.h>
  30 #include "radeon.h"
  31 #include "radeon_trace.h"
  32
  33 /*
  34  * GPUVM
  35  * GPUVM is similar to the legacy gart on older asics, however
  36  * rather than there being a single global gart table
  37  * for the entire GPU, there are multiple VM page tables active
  38  * at any given time.  The VM page tables can contain a mix
  39  * vram pages and system memory pages and system memory pages
  40  * can be mapped as snooped (cached system pages) or unsnooped
  41  * (uncached system pages).
  42  * Each VM has an ID associated with it and there is a page table
  43  * associated with each VMID.  When execting a command buffer,
  44  * the kernel tells the the ring what VMID to use for that command
  45  * buffer.  VMIDs are allocated dynamically as commands are submitted.
  46  * The userspace drivers maintain their own address space and the kernel
  47  * sets up their pages tables accordingly when they submit their
  48  * command buffers and a VMID is assigned.
  49  * Cayman/Trinity support up to 8 active VMs at any given time;
  50  * SI supports 16.
  51  */
  52
  53 /**
  54  * radeon_vm_num_pde - return the number of page directory entries
  55  *
  56  * @rdev: radeon_device pointer
  57  *
  58  * Calculate the number of page directory entries (cayman+).
  59  */
  60 static unsigned radeon_vm_num_pdes(struct radeon_device *rdev)
  61 {
  62         return rdev->vm_manager.max_pfn >> radeon_vm_block_size;
  63 }
  64
  65 /**
  66  * radeon_vm_directory_size - returns the size of the page directory in bytes
  67  *
  68  * @rdev: radeon_device pointer
  69  *
  70  * Calculate the size of the page directory in bytes (cayman+).
  71  */
  72 static unsigned radeon_vm_directory_size(struct radeon_device *rdev)
  73 {
  74         return RADEON_GPU_PAGE_ALIGN(radeon_vm_num_pdes(rdev) * 8);
  75 }
  76
  77 /**
  78  * radeon_vm_manager_init - init the vm manager
  79  *
  80  * @rdev: radeon_device pointer
  81  *
  82  * Init the vm manager (cayman+).
  83  * Returns 0 for success, error for failure.
  84  */
  85 int radeon_vm_manager_init(struct radeon_device *rdev)
  86 {
  87         int r;
  88
  89         if (!rdev->vm_manager.enabled) {
  90                 r = radeon_asic_vm_init(rdev);
  91                 if (r)
  92                         return r;
  93
  94                 rdev->vm_manager.enabled = true;
  95         }
  96         return 0;
  97 }
  98
  99 /**
 100  * radeon_vm_manager_fini - tear down the vm manager
 101  *
 102  * @rdev: radeon_device pointer
 103  *
 104  * Tear down the VM manager (cayman+).
 105  */
 106 void radeon_vm_manager_fini(struct radeon_device *rdev)
 107 {
 108         int i;
 109
 110         if (!rdev->vm_manager.enabled)
 111                 return;
 112
 113         for (i = 0; i < RADEON_NUM_VM; ++i)
 114                 radeon_fence_unref(&rdev->vm_manager.active[i]);
 115         radeon_asic_vm_fini(rdev);
 116         rdev->vm_manager.enabled = false;
 117 }
 118
 119 /**
 120  * radeon_vm_get_bos - add the vm BOs to a validation list
 121  *
 122  * @vm: vm providing the BOs
 123  * @head: head of validation list
 124  *
 125  * Add the page directory to the list of BOs to
 126  * validate for command submission (cayman+).
 127  */
 128 struct radeon_cs_reloc *radeon_vm_get_bos(struct radeon_device *rdev,
 129                                           struct radeon_vm *vm,
 130                                           struct list_head *head)
 131 {
 132         struct radeon_cs_reloc *list;
 133         unsigned i, idx;
 134
 135         list = drm_malloc_ab(vm->max_pde_used + 2,
 136                              sizeof(struct radeon_cs_reloc));
 137         if (!list)
 138                 return NULL;
 139
 140         /* add the vm page table to the list */
 141         list[0].gobj = NULL;
 142         list[0].robj = vm->page_directory;
 143         list[0].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 144         list[0].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 145         list[0].tv.bo = &vm->page_directory->tbo;
 146         list[0].tv.shared = true;
 147         list[0].tiling_flags = 0;
 148         list[0].handle = 0;
 149         list_add(&list[0].tv.head, head);
 150
 151         for (i = 0, idx = 1; i <= vm->max_pde_used; i++) {
 152                 if (!vm->page_tables[i].bo)
 153                         continue;
 154
 155                 list[idx].gobj = NULL;
 156                 list[idx].robj = vm->page_tables[i].bo;
 157                 list[idx].prefered_domains = RADEON_GEM_DOMAIN_VRAM;
 158                 list[idx].allowed_domains = RADEON_GEM_DOMAIN_VRAM;
 159                 list[idx].tv.bo = &list[idx].robj->tbo;
 160                 list[idx].tv.shared = true;
 161                 list[idx].tiling_flags = 0;
 162                 list[idx].handle = 0;
 163                 list_add(&list[idx++].tv.head, head);
 164         }
 165
 166         return list;
 167 }
 168
 169 /**
 170  * radeon_vm_grab_id - allocate the next free VMID
 171  *
 172  * @rdev: radeon_device pointer
 173  * @vm: vm to allocate id for
 174  * @ring: ring we want to submit job to
 175  *
 176  * Allocate an id for the vm (cayman+).
 177  * Returns the fence we need to sync to (if any).
 178  *
 179  * Global and local mutex must be locked!
 180  */
 181 struct radeon_fence *radeon_vm_grab_id(struct radeon_device *rdev,
 182                                        struct radeon_vm *vm, int ring)
 183 {
 184         struct radeon_fence *best[RADEON_NUM_RINGS] = {};
 185         unsigned choices[2] = {};
 186         unsigned i;
 187
 188         /* check if the id is still valid */
 189         if (vm->last_id_use && vm->last_id_use == rdev->vm_manager.active[vm->id])
 190                 return NULL;
 191
 192         /* we definately need to flush */
 193         radeon_fence_unref(&vm->last_flush);
 194
 195         /* skip over VMID 0, since it is the system VM */
 196         for (i = 1; i < rdev->vm_manager.nvm; ++i) {
 197                 struct radeon_fence *fence = rdev->vm_manager.active[i];
 198
 199                 if (fence == NULL) {
 200                         /* found a free one */
 201                         vm->id = i;
 202                         trace_radeon_vm_grab_id(vm->id, ring);
 203                         return NULL;
 204                 }
 205
 206                 if (radeon_fence_is_earlier(fence, best[fence->ring])) {
 207                         best[fence->ring] = fence;
 208                         choices[fence->ring == ring ? 0 : 1] = i;
 209                 }
 210         }
 211
 212         for (i = 0; i < 2; ++i) {
 213                 if (choices[i]) {
 214                         vm->id = choices[i];
 215                         trace_radeon_vm_grab_id(vm->id, ring);
 216                         return rdev->vm_manager.active[choices[i]];
 217                 }
 218         }
 219
 220         /* should never happen */
 221         BUG();
 222         return NULL;
 223 }
 224
 225 /**
 226  * radeon_vm_flush - hardware flush the vm
 227  *
 228  * @rdev: radeon_device pointer
 229  * @vm: vm we want to flush
 230  * @ring: ring to use for flush
 231  *
 232  * Flush the vm (cayman+).
 233  *
 234  * Global and local mutex must be locked!
 235  */
 236 void radeon_vm_flush(struct radeon_device *rdev,
 237                      struct radeon_vm *vm,
 238                      int ring)
 239 {
 240         uint64_t pd_addr = radeon_bo_gpu_offset(vm->page_directory);
 241
 242         /* if we can't remember our last VM flush then flush now! */
 243         if (!vm->last_flush || pd_addr != vm->pd_gpu_addr) {
 244                 trace_radeon_vm_flush(pd_addr, ring, vm->id);
 245                 vm->pd_gpu_addr = pd_addr;
 246                 radeon_ring_vm_flush(rdev, &rdev->ring[ring],
 247                                      vm->id, vm->pd_gpu_addr);
 248         }
 249 }
 250
 251 /**
 252  * radeon_vm_fence - remember fence for vm
 253  *
 254  * @rdev: radeon_device pointer
 255  * @vm: vm we want to fence
 256  * @fence: fence to remember
 257  *
 258  * Fence the vm (cayman+).
 259  * Set the fence used to protect page table and id.
 260  *
 261  * Global and local mutex must be locked!
 262  */
 263 void radeon_vm_fence(struct radeon_device *rdev,
 264                      struct radeon_vm *vm,
 265                      struct radeon_fence *fence)
 266 {
 267         radeon_fence_unref(&vm->fence);
 268         vm->fence = radeon_fence_ref(fence);
 269
 270         radeon_fence_unref(&rdev->vm_manager.active[vm->id]);
 271         rdev->vm_manager.active[vm->id] = radeon_fence_ref(fence);
 272
 273         radeon_fence_unref(&vm->last_id_use);
 274         vm->last_id_use = radeon_fence_ref(fence);
 275
 276         /* we just flushed the VM, remember that */
 277         if (!vm->last_flush)
 278                 vm->last_flush = radeon_fence_ref(fence);
 279 }
 280
 281 /**
 282  * radeon_vm_bo_find - find the bo_va for a specific vm & bo
 283  *
 284  * @vm: requested vm
 285  * @bo: requested buffer object
 286  *
 287  * Find @bo inside the requested vm (cayman+).
 288  * Search inside the @bos vm list for the requested vm
 289  * Returns the found bo_va or NULL if none is found
 290  *
 291  * Object has to be reserved!
 292  */
 293 struct radeon_bo_va *radeon_vm_bo_find(struct radeon_vm *vm,
 294                                        struct radeon_bo *bo)
 295 {
 296         struct radeon_bo_va *bo_va;
 297
 298         list_for_each_entry(bo_va, &bo->va, bo_list) {
 299                 if (bo_va->vm == vm) {
 300                         return bo_va;
 301                 }
 302         }
 303         return NULL;
 304 }
 305
 306 /**
 307  * radeon_vm_bo_add - add a bo to a specific vm
 308  *
 309  * @rdev: radeon_device pointer
 310  * @vm: requested vm
 311  * @bo: radeon buffer object
 312  *
 313  * Add @bo into the requested vm (cayman+).
 314  * Add @bo to the list of bos associated with the vm
 315  * Returns newly added bo_va or NULL for failure
 316  *
 317  * Object has to be reserved!
 318  */
 319 struct radeon_bo_va *radeon_vm_bo_add(struct radeon_device *rdev,
 320                                       struct radeon_vm *vm,
 321                                       struct radeon_bo *bo)
 322 {
 323         struct radeon_bo_va *bo_va;
 324
 325         bo_va = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 326         if (bo_va == NULL) {
 327                 return NULL;
 328         }
 329         bo_va->vm = vm;
 330         bo_va->bo = bo;
 331         bo_va->it.start = 0;
 332         bo_va->it.last = 0;
 333         bo_va->flags = 0;
 334         bo_va->addr = 0;
 335         bo_va->ref_count = 1;
 336         INIT_LIST_HEAD(&bo_va->bo_list);
 337         INIT_LIST_HEAD(&bo_va->vm_status);
 338
 339         mutex_lock(&vm->mutex);
 340         list_add_tail(&bo_va->bo_list, &bo->va);
 341         mutex_unlock(&vm->mutex);
 342
 343         return bo_va;
 344 }
 345
 346 /**
 347  * radeon_vm_set_pages - helper to call the right asic function
 348  *
 349  * @rdev: radeon_device pointer
 350  * @ib: indirect buffer to fill with commands
 351  * @pe: addr of the page entry
 352  * @addr: dst addr to write into pe
 353  * @count: number of page entries to update
 354  * @incr: increase next addr by incr bytes
 355  * @flags: hw access flags
 356  *
 357  * Traces the parameters and calls the right asic functions
 358  * to setup the page table using the DMA.
 359  */
 360 static void radeon_vm_set_pages(struct radeon_device *rdev,
 361                                 struct radeon_ib *ib,
 362                                 uint64_t pe,
 363                                 uint64_t addr, unsigned count,
 364                                 uint32_t incr, uint32_t flags)
 365 {
 366         trace_radeon_vm_set_page(pe, addr, count, incr, flags);
 367
 368         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 369                 uint64_t src = rdev->gart.table_addr + (addr >> 12) * 8;
 370                 radeon_asic_vm_copy_pages(rdev, ib, pe, src, count);
 371
 372         } else if ((flags & R600_PTE_SYSTEM) || (count < 3)) {
 373                 radeon_asic_vm_write_pages(rdev, ib, pe, addr,
 374                                            count, incr, flags);
 375
 376         } else {
 377                 radeon_asic_vm_set_pages(rdev, ib, pe, addr,
 378                                          count, incr, flags);
 379         }
 380 }
 381
 382 /**
 383  * radeon_vm_clear_bo - initially clear the page dir/table
 384  *
 385  * @rdev: radeon_device pointer
 386  * @bo: bo to clear
 387  */
 388 static int radeon_vm_clear_bo(struct radeon_device *rdev,
 389                               struct radeon_bo *bo)
 390 {
 391         struct radeon_ib ib;
 392         unsigned entries;
 393         uint64_t addr;
 394         int r;
 395
 396         r = radeon_bo_reserve(bo, false);
 397         if (r)
 398                 return r;
 399
 400         r = ttm_bo_validate(&bo->tbo, &bo->placement, true, false);
 401         if (r)
 402                 goto error_unreserve;
 403
 404         addr = radeon_bo_gpu_offset(bo);
 405         entries = radeon_bo_size(bo) / 8;
 406
 407         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, 256);
 408         if (r)
 409                 goto error_unreserve;
 410
 411         ib.length_dw = 0;
 412
 413         radeon_vm_set_pages(rdev, &ib, addr, 0, entries, 0, 0);
 414         radeon_asic_vm_pad_ib(rdev, &ib);
 415         WARN_ON(ib.length_dw > 64);
 416
 417         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 418         if (r)
 419                 goto error_free;
 420
 421         radeon_bo_fence(bo, ib.fence, false);
 422
 423 error_free:
 424         radeon_ib_free(rdev, &ib);
 425
 426 error_unreserve:
 427         radeon_bo_unreserve(bo);
 428         return r;
 429 }
 430
 431 /**
 432  * radeon_vm_bo_set_addr - set bos virtual address inside a vm
 433  *
 434  * @rdev: radeon_device pointer
 435  * @bo_va: bo_va to store the address
 436  * @soffset: requested offset of the buffer in the VM address space
 437  * @flags: attributes of pages (read/write/valid/etc.)
 438  *
 439  * Set offset of @bo_va (cayman+).
 440  * Validate and set the offset requested within the vm address space.
 441  * Returns 0 for success, error for failure.
 442  *
 443  * Object has to be reserved and gets unreserved by this function!
 444  */
 445 int radeon_vm_bo_set_addr(struct radeon_device *rdev,
 446                           struct radeon_bo_va *bo_va,
 447                           uint64_t soffset,
 448                           uint32_t flags)
 449 {
 450         uint64_t size = radeon_bo_size(bo_va->bo);
 451         struct radeon_vm *vm = bo_va->vm;
 452         unsigned last_pfn, pt_idx;
 453         uint64_t eoffset;
 454         int r;
 455
 456         if (soffset) {
 457                 /* make sure object fit at this offset */
 458                 eoffset = soffset + size;
 459                 if (soffset >= eoffset) {
 460                         return -EINVAL;
 461                 }
 462
 463                 last_pfn = eoffset / RADEON_GPU_PAGE_SIZE;
 464                 if (last_pfn > rdev->vm_manager.max_pfn) {
 465                         dev_err(rdev->dev, "va above limit (0x%08X > 0x%08X)\n",
 466                                 last_pfn, rdev->vm_manager.max_pfn);
 467                         return -EINVAL;
 468                 }
 469
 470         } else {
 471                 eoffset = last_pfn = 0;
 472         }
 473
 474         mutex_lock(&vm->mutex);
 475         if (bo_va->it.start || bo_va->it.last) {
 476                 if (bo_va->addr) {
 477                         /* add a clone of the bo_va to clear the old address */
 478                         struct radeon_bo_va *tmp;
 479                         tmp = kzalloc(sizeof(struct radeon_bo_va), GFP_KERNEL);
 480                         if (!tmp) {
 481                                 mutex_unlock(&vm->mutex);
 482                                 return -ENOMEM;
 483                         }
 484                         tmp->it.start = bo_va->it.start;
 485                         tmp->it.last = bo_va->it.last;
 486                         tmp->vm = vm;
 487                         tmp->addr = bo_va->addr;
 488                         tmp->bo = radeon_bo_ref(bo_va->bo);
 489                         list_add(&tmp->vm_status, &vm->freed);
 490                 }
 491
 492                 interval_tree_remove(&bo_va->it, &vm->va);
 493                 bo_va->it.start = 0;
 494                 bo_va->it.last = 0;
 495         }
 496
 497         soffset /= RADEON_GPU_PAGE_SIZE;
 498         eoffset /= RADEON_GPU_PAGE_SIZE;
 499         if (soffset || eoffset) {
 500                 struct interval_tree_node *it;
 501                 it = interval_tree_iter_first(&vm->va, soffset, eoffset - 1);
 502                 if (it) {
 503                         struct radeon_bo_va *tmp;
 504                         tmp = container_of(it, struct radeon_bo_va, it);
 505                         /* bo and tmp overlap, invalid offset */
 506                         dev_err(rdev->dev, "bo %p va 0x%010Lx conflict with "
 507                                 "(bo %p 0x%010lx 0x%010lx)\n", bo_va->bo,
 508                                 soffset, tmp->bo, tmp->it.start, tmp->it.last);
 509                         mutex_unlock(&vm->mutex);
 510                         return -EINVAL;
 511                 }
 512                 bo_va->it.start = soffset;
 513                 bo_va->it.last = eoffset - 1;
 514                 interval_tree_insert(&bo_va->it, &vm->va);
 515         }
 516
 517         bo_va->flags = flags;
 518         bo_va->addr = 0;
 519
 520         soffset >>= radeon_vm_block_size;
 521         eoffset >>= radeon_vm_block_size;
 522
 523         BUG_ON(eoffset >= radeon_vm_num_pdes(rdev));
 524
 525         if (eoffset > vm->max_pde_used)
 526                 vm->max_pde_used = eoffset;
 527
 528         radeon_bo_unreserve(bo_va->bo);
 529
 530         /* walk over the address space and allocate the page tables */
 531         for (pt_idx = soffset; pt_idx <= eoffset; ++pt_idx) {
 532                 struct radeon_bo *pt;
 533
 534                 if (vm->page_tables[pt_idx].bo)
 535                         continue;
 536
 537                 /* drop mutex to allocate and clear page table */
 538                 mutex_unlock(&vm->mutex);
 539
 540                 r = radeon_bo_create(rdev, RADEON_VM_PTE_COUNT * 8,
 541                                      RADEON_GPU_PAGE_SIZE, true,
 542                                      RADEON_GEM_DOMAIN_VRAM, 0,
 543                                      NULL, NULL, &pt);
 544                 if (r)
 545                         return r;
 546
 547                 r = radeon_vm_clear_bo(rdev, pt);
 548                 if (r) {
 549                         radeon_bo_unref(&pt);
 550                         radeon_bo_reserve(bo_va->bo, false);
 551                         return r;
 552                 }
 553
 554                 /* aquire mutex again */
 555                 mutex_lock(&vm->mutex);
 556                 if (vm->page_tables[pt_idx].bo) {
 557                         /* someone else allocated the pt in the meantime */
 558                         mutex_unlock(&vm->mutex);
 559                         radeon_bo_unref(&pt);
 560                         mutex_lock(&vm->mutex);
 561                         continue;
 562                 }
 563
 564                 vm->page_tables[pt_idx].addr = 0;
 565                 vm->page_tables[pt_idx].bo = pt;
 566         }
 567
 568         mutex_unlock(&vm->mutex);
 569         return 0;
 570 }
 571
 572 /**
 573  * radeon_vm_map_gart - get the physical address of a gart page
 574  *
 575  * @rdev: radeon_device pointer
 576  * @addr: the unmapped addr
 577  *
 578  * Look up the physical address of the page that the pte resolves
 579  * to (cayman+).
 580  * Returns the physical address of the page.
 581  */
 582 uint64_t radeon_vm_map_gart(struct radeon_device *rdev, uint64_t addr)
 583 {
 584         uint64_t result;
 585
 586         /* page table offset */
 587         result = rdev->gart.pages_addr[addr >> PAGE_SHIFT];
 588
 589         /* in case cpu page size != gpu page size*/
 590         result |= addr & (~PAGE_MASK);
 591
 592         return result;
 593 }
 594
 595 /**
 596  * radeon_vm_page_flags - translate page flags to what the hw uses
 597  *
 598  * @flags: flags comming from userspace
 599  *
 600  * Translate the flags the userspace ABI uses to hw flags.
 601  */
 602 static uint32_t radeon_vm_page_flags(uint32_t flags)
 603 {
 604         uint32_t hw_flags = 0;
 605         hw_flags |= (flags & RADEON_VM_PAGE_VALID) ? R600_PTE_VALID : 0;
 606         hw_flags |= (flags & RADEON_VM_PAGE_READABLE) ? R600_PTE_READABLE : 0;
 607         hw_flags |= (flags & RADEON_VM_PAGE_WRITEABLE) ? R600_PTE_WRITEABLE : 0;
 608         if (flags & RADEON_VM_PAGE_SYSTEM) {
 609                 hw_flags |= R600_PTE_SYSTEM;
 610                 hw_flags |= (flags & RADEON_VM_PAGE_SNOOPED) ? R600_PTE_SNOOPED : 0;
 611         }
 612         return hw_flags;
 613 }
 614
 615 /**
 616  * radeon_vm_update_pdes - make sure that page directory is valid
 617  *
 618  * @rdev: radeon_device pointer
 619  * @vm: requested vm
 620  * @start: start of GPU address range
 621  * @end: end of GPU address range
 622  *
 623  * Allocates new page tables if necessary
 624  * and updates the page directory (cayman+).
 625  * Returns 0 for success, error for failure.
 626  *
 627  * Global and local mutex must be locked!
 628  */
 629 int radeon_vm_update_page_directory(struct radeon_device *rdev,
 630                                     struct radeon_vm *vm)
 631 {
 632         struct radeon_bo *pd = vm->page_directory;
 633         uint64_t pd_addr = radeon_bo_gpu_offset(pd);
 634         uint32_t incr = RADEON_VM_PTE_COUNT * 8;
 635         uint64_t last_pde = ~0, last_pt = ~0;
 636         unsigned count = 0, pt_idx, ndw;
 637         struct radeon_ib ib;
 638         int r;
 639
 640         /* padding, etc. */
 641         ndw = 64;
 642
 643         /* assume the worst case */
 644         ndw += vm->max_pde_used * 6;
 645
 646         /* update too big for an IB */
 647         if (ndw > 0xfffff)
 648                 return -ENOMEM;
 649
 650         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 651         if (r)
 652                 return r;
 653         ib.length_dw = 0;
 654
 655         /* walk over the address space and update the page directory */
 656         for (pt_idx = 0; pt_idx <= vm->max_pde_used; ++pt_idx) {
 657                 struct radeon_bo *bo = vm->page_tables[pt_idx].bo;
 658                 uint64_t pde, pt;
 659
 660                 if (bo == NULL)
 661                         continue;
 662
 663                 pt = radeon_bo_gpu_offset(bo);
 664                 if (vm->page_tables[pt_idx].addr == pt)
 665                         continue;
 666                 vm->page_tables[pt_idx].addr = pt;
 667
 668                 pde = pd_addr + pt_idx * 8;
 669                 if (((last_pde + 8 * count) != pde) ||
 670                     ((last_pt + incr * count) != pt)) {
 671
 672                         if (count) {
 673                                 radeon_vm_set_pages(rdev, &ib, last_pde,
 674                                                     last_pt, count, incr,
 675                                                     R600_PTE_VALID);
 676                         }
 677
 678                         count = 1;
 679                         last_pde = pde;
 680                         last_pt = pt;
 681                 } else {
 682                         ++count;
 683                 }
 684         }
 685
 686         if (count)
 687                 radeon_vm_set_pages(rdev, &ib, last_pde, last_pt, count,
 688                                     incr, R600_PTE_VALID);
 689
 690         if (ib.length_dw != 0) {
 691                 radeon_asic_vm_pad_ib(rdev, &ib);
 692
 693                 radeon_sync_resv(rdev, &ib.sync, pd->tbo.resv, false);
 694                 WARN_ON(ib.length_dw > ndw);
 695                 r = radeon_ib_schedule(rdev, &ib, NULL, false);
 696                 if (r) {
 697                         radeon_ib_free(rdev, &ib);
 698                         return r;
 699                 }
 700                 radeon_bo_fence(pd, ib.fence, false);
 701                 radeon_fence_unref(&vm->fence);
 702                 vm->fence = radeon_fence_ref(ib.fence);
 703                 radeon_fence_unref(&vm->last_flush);
 704         }
 705         radeon_ib_free(rdev, &ib);
 706
 707         return 0;
 708 }
 709
 710 /**
 711  * radeon_vm_frag_ptes - add fragment information to PTEs
 712  *
 713  * @rdev: radeon_device pointer
 714  * @ib: IB for the update
 715  * @pe_start: first PTE to handle
 716  * @pe_end: last PTE to handle
 717  * @addr: addr those PTEs should point to
 718  * @flags: hw mapping flags
 719  *
 720  * Global and local mutex must be locked!
 721  */
 722 static void radeon_vm_frag_ptes(struct radeon_device *rdev,
 723                                 struct radeon_ib *ib,
 724                                 uint64_t pe_start, uint64_t pe_end,
 725                                 uint64_t addr, uint32_t flags)
 726 {
 727         /**
 728          * The MC L1 TLB supports variable sized pages, based on a fragment
 729          * field in the PTE. When this field is set to a non-zero value, page
 730          * granularity is increased from 4KB to (1 << (12 + frag)). The PTE
 731          * flags are considered valid for all PTEs within the fragment range
 732          * and corresponding mappings are assumed to be physically contiguous.
 733          *
 734          * The L1 TLB can store a single PTE for the whole fragment,
 735          * significantly increasing the space available for translation
 736          * caching. This leads to large improvements in throughput when the
 737          * TLB is under pressure.
 738          *
 739          * The L2 TLB distributes small and large fragments into two
 740          * asymmetric partitions. The large fragment cache is significantly
 741          * larger. Thus, we try to use large fragments wherever possible.
 742          * Userspace can support this by aligning virtual base address and
 743          * allocation size to the fragment size.
 744          */
 745
 746         /* NI is optimized for 256KB fragments, SI and newer for 64KB */
 747         uint64_t frag_flags = rdev->family == CHIP_CAYMAN ?
 748                         R600_PTE_FRAG_256KB : R600_PTE_FRAG_64KB;
 749         uint64_t frag_align = rdev->family == CHIP_CAYMAN ? 0x200 : 0x80;
 750
 751         uint64_t frag_start = ALIGN(pe_start, frag_align);
 752         uint64_t frag_end = pe_end & ~(frag_align - 1);
 753
 754         unsigned count;
 755
 756         /* system pages are non continuously */
 757         if ((flags & R600_PTE_SYSTEM) || !(flags & R600_PTE_VALID) ||
 758             (frag_start >= frag_end)) {
 759
 760                 count = (pe_end - pe_start) / 8;
 761                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 762                                     RADEON_GPU_PAGE_SIZE, flags);
 763                 return;
 764         }
 765
 766         /* handle the 4K area at the beginning */
 767         if (pe_start != frag_start) {
 768                 count = (frag_start - pe_start) / 8;
 769                 radeon_vm_set_pages(rdev, ib, pe_start, addr, count,
 770                                     RADEON_GPU_PAGE_SIZE, flags);
 771                 addr += RADEON_GPU_PAGE_SIZE * count;
 772         }
 773
 774         /* handle the area in the middle */
 775         count = (frag_end - frag_start) / 8;
 776         radeon_vm_set_pages(rdev, ib, frag_start, addr, count,
 777                             RADEON_GPU_PAGE_SIZE, flags | frag_flags);
 778
 779         /* handle the 4K area at the end */
 780         if (frag_end != pe_end) {
 781                 addr += RADEON_GPU_PAGE_SIZE * count;
 782                 count = (pe_end - frag_end) / 8;
 783                 radeon_vm_set_pages(rdev, ib, frag_end, addr, count,
 784                                     RADEON_GPU_PAGE_SIZE, flags);
 785         }
 786 }
 787
 788 /**
 789  * radeon_vm_update_ptes - make sure that page tables are valid
 790  *
 791  * @rdev: radeon_device pointer
 792  * @vm: requested vm
 793  * @start: start of GPU address range
 794  * @end: end of GPU address range
 795  * @dst: destination address to map to
 796  * @flags: mapping flags
 797  *
 798  * Update the page tables in the range @start - @end (cayman+).
 799  *
 800  * Global and local mutex must be locked!
 801  */
 802 static void radeon_vm_update_ptes(struct radeon_device *rdev,
 803                                   struct radeon_vm *vm,
 804                                   struct radeon_ib *ib,
 805                                   uint64_t start, uint64_t end,
 806                                   uint64_t dst, uint32_t flags)
 807 {
 808         uint64_t mask = RADEON_VM_PTE_COUNT - 1;
 809         uint64_t last_pte = ~0, last_dst = ~0;
 810         unsigned count = 0;
 811         uint64_t addr;
 812
 813         /* walk over the address space and update the page tables */
 814         for (addr = start; addr < end; ) {
 815                 uint64_t pt_idx = addr >> radeon_vm_block_size;
 816                 struct radeon_bo *pt = vm->page_tables[pt_idx].bo;
 817                 unsigned nptes;
 818                 uint64_t pte;
 819
 820                 radeon_sync_resv(rdev, &ib->sync, pt->tbo.resv, false);
 821
 822                 if ((addr & ~mask) == (end & ~mask))
 823                         nptes = end - addr;
 824                 else
 825                         nptes = RADEON_VM_PTE_COUNT - (addr & mask);
 826
 827                 pte = radeon_bo_gpu_offset(pt);
 828                 pte += (addr & mask) * 8;
 829
 830                 if ((last_pte + 8 * count) != pte) {
 831
 832                         if (count) {
 833                                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 834                                                     last_pte + 8 * count,
 835                                                     last_dst, flags);
 836                         }
 837
 838                         count = nptes;
 839                         last_pte = pte;
 840                         last_dst = dst;
 841                 } else {
 842                         count += nptes;
 843                 }
 844
 845                 addr += nptes;
 846                 dst += nptes * RADEON_GPU_PAGE_SIZE;
 847         }
 848
 849         if (count) {
 850                 radeon_vm_frag_ptes(rdev, ib, last_pte,
 851                                     last_pte + 8 * count,
 852                                     last_dst, flags);
 853         }
 854 }
 855
 856 /**
 857  * radeon_vm_fence_pts - fence page tables after an update
 858  *
 859  * @vm: requested vm
 860  * @start: start of GPU address range
 861  * @end: end of GPU address range
 862  * @fence: fence to use
 863  *
 864  * Fence the page tables in the range @start - @end (cayman+).
 865  *
 866  * Global and local mutex must be locked!
 867  */
 868 static void radeon_vm_fence_pts(struct radeon_vm *vm,
 869                                 uint64_t start, uint64_t end,
 870                                 struct radeon_fence *fence)
 871 {
 872         unsigned i;
 873
 874         start >>= radeon_vm_block_size;
 875         end >>= radeon_vm_block_size;
 876
 877         for (i = start; i <= end; ++i)
 878                 radeon_bo_fence(vm->page_tables[i].bo, fence, false);
 879 }
 880
 881 /**
 882  * radeon_vm_bo_update - map a bo into the vm page table
 883  *
 884  * @rdev: radeon_device pointer
 885  * @vm: requested vm
 886  * @bo: radeon buffer object
 887  * @mem: ttm mem
 888  *
 889  * Fill in the page table entries for @bo (cayman+).
 890  * Returns 0 for success, -EINVAL for failure.
 891  *
 892  * Object have to be reserved and mutex must be locked!
 893  */
 894 int radeon_vm_bo_update(struct radeon_device *rdev,
 895                         struct radeon_bo_va *bo_va,
 896                         struct ttm_mem_reg *mem)
 897 {
 898         struct radeon_vm *vm = bo_va->vm;
 899         struct radeon_ib ib;
 900         unsigned nptes, ncmds, ndw;
 901         uint64_t addr;
 902         uint32_t flags;
 903         int r;
 904
 905         if (!bo_va->it.start) {
 906                 dev_err(rdev->dev, "bo %p don't has a mapping in vm %p\n",
 907                         bo_va->bo, vm);
 908                 return -EINVAL;
 909         }
 910
 911         list_del_init(&bo_va->vm_status);
 912
 913         bo_va->flags &= ~RADEON_VM_PAGE_VALID;
 914         bo_va->flags &= ~RADEON_VM_PAGE_SYSTEM;
 915         bo_va->flags &= ~RADEON_VM_PAGE_SNOOPED;
 916         if (bo_va->bo && radeon_ttm_tt_is_readonly(bo_va->bo->tbo.ttm))
 917                 bo_va->flags &= ~RADEON_VM_PAGE_WRITEABLE;
 918
 919         if (mem) {
 920                 addr = mem->start << PAGE_SHIFT;
 921                 if (mem->mem_type != TTM_PL_SYSTEM) {
 922                         bo_va->flags |= RADEON_VM_PAGE_VALID;
 923                 }
 924                 if (mem->mem_type == TTM_PL_TT) {
 925                         bo_va->flags |= RADEON_VM_PAGE_SYSTEM;
 926                         if (!(bo_va->bo->flags & (RADEON_GEM_GTT_WC | RADEON_GEM_GTT_UC)))
 927                                 bo_va->flags |= RADEON_VM_PAGE_SNOOPED;
 928
 929                 } else {
 930                         addr += rdev->vm_manager.vram_base_offset;
 931                 }
 932         } else {
 933                 addr = 0;
 934         }
 935
 936         if (addr == bo_va->addr)
 937                 return 0;
 938         bo_va->addr = addr;
 939
 940         trace_radeon_vm_bo_update(bo_va);
 941
 942         nptes = bo_va->it.last - bo_va->it.start + 1;
 943
 944         /* reserve space for one command every (1 << BLOCK_SIZE) entries
 945            or 2k dwords (whatever is smaller) */
 946         ncmds = (nptes >> min(radeon_vm_block_size, 11)) + 1;
 947
 948         /* padding, etc. */
 949         ndw = 64;
 950
 951         flags = radeon_vm_page_flags(bo_va->flags);
 952         if ((flags & R600_PTE_GART_MASK) == R600_PTE_GART_MASK) {
 953                 /* only copy commands needed */
 954                 ndw += ncmds * 7;
 955
 956         } else if (flags & R600_PTE_SYSTEM) {
 957                 /* header for write data commands */
 958                 ndw += ncmds * 4;
 959
 960                 /* body of write data command */
 961                 ndw += nptes * 2;
 962
 963         } else {
 964                 /* set page commands needed */
 965                 ndw += ncmds * 10;
 966
 967                 /* two extra commands for begin/end of fragment */
 968                 ndw += 2 * 10;
 969         }
 970
 971         /* update too big for an IB */
 972         if (ndw > 0xfffff)
 973                 return -ENOMEM;
 974
 975         r = radeon_ib_get(rdev, R600_RING_TYPE_DMA_INDEX, &ib, NULL, ndw * 4);
 976         if (r)
 977                 return r;
 978         ib.length_dw = 0;
 979
 980         radeon_vm_update_ptes(rdev, vm, &ib, bo_va->it.start,
 981                               bo_va->it.last + 1, addr,
 982                               radeon_vm_page_flags(bo_va->flags));
 983
 984         radeon_asic_vm_pad_ib(rdev, &ib);
 985         WARN_ON(ib.length_dw > ndw);
 986
 987         r = radeon_ib_schedule(rdev, &ib, NULL, false);
 988         if (r) {
 989                 radeon_ib_free(rdev, &ib);
 990                 return r;
 991         }
 992         radeon_vm_fence_pts(vm, bo_va->it.start, bo_va->it.last + 1, ib.fence);
 993         radeon_fence_unref(&vm->fence);
 994         vm->fence = radeon_fence_ref(ib.fence);
 995         radeon_ib_free(rdev, &ib);
 996         radeon_fence_unref(&vm->last_flush);
 997
 998         return 0;
 999 }
1000
1001 /**
1002  * radeon_vm_clear_freed - clear freed BOs in the PT
1003  *
1004  * @rdev: radeon_device pointer
1005  * @vm: requested vm
1006  *
1007  * Make sure all freed BOs are cleared in the PT.
1008  * Returns 0 for success.
1009  *
1010  * PTs have to be reserved and mutex must be locked!
1011  */
1012 int radeon_vm_clear_freed(struct radeon_device *rdev,
1013                           struct radeon_vm *vm)
1014 {
1015         struct radeon_bo_va *bo_va, *tmp;
1016         int r;
1017
1018         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1019                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1020                 radeon_bo_unref(&bo_va->bo);
1021                 kfree(bo_va);
1022                 if (r)
1023                         return r;
1024         }
1025         return 0;
1026
1027 }
1028
1029 /**
1030  * radeon_vm_clear_invalids - clear invalidated BOs in the PT
1031  *
1032  * @rdev: radeon_device pointer
1033  * @vm: requested vm
1034  *
1035  * Make sure all invalidated BOs are cleared in the PT.
1036  * Returns 0 for success.
1037  *
1038  * PTs have to be reserved and mutex must be locked!
1039  */
1040 int radeon_vm_clear_invalids(struct radeon_device *rdev,
1041                              struct radeon_vm *vm)
1042 {
1043         struct radeon_bo_va *bo_va, *tmp;
1044         int r;
1045
1046         list_for_each_entry_safe(bo_va, tmp, &vm->invalidated, vm_status) {
1047                 r = radeon_vm_bo_update(rdev, bo_va, NULL);
1048                 if (r)
1049                         return r;
1050         }
1051         return 0;
1052 }
1053
1054 /**
1055  * radeon_vm_bo_rmv - remove a bo to a specific vm
1056  *
1057  * @rdev: radeon_device pointer
1058  * @bo_va: requested bo_va
1059  *
1060  * Remove @bo_va->bo from the requested vm (cayman+).
1061  *
1062  * Object have to be reserved!
1063  */
1064 void radeon_vm_bo_rmv(struct radeon_device *rdev,
1065                       struct radeon_bo_va *bo_va)
1066 {
1067         struct radeon_vm *vm = bo_va->vm;
1068
1069         list_del(&bo_va->bo_list);
1070
1071         mutex_lock(&vm->mutex);
1072         interval_tree_remove(&bo_va->it, &vm->va);
1073         list_del(&bo_va->vm_status);
1074
1075         if (bo_va->addr) {
1076                 bo_va->bo = radeon_bo_ref(bo_va->bo);
1077                 list_add(&bo_va->vm_status, &vm->freed);
1078         } else {
1079                 kfree(bo_va);
1080         }
1081
1082         mutex_unlock(&vm->mutex);
1083 }
1084
1085 /**
1086  * radeon_vm_bo_invalidate - mark the bo as invalid
1087  *
1088  * @rdev: radeon_device pointer
1089  * @vm: requested vm
1090  * @bo: radeon buffer object
1091  *
1092  * Mark @bo as invalid (cayman+).
1093  */
1094 void radeon_vm_bo_invalidate(struct radeon_device *rdev,
1095                              struct radeon_bo *bo)
1096 {
1097         struct radeon_bo_va *bo_va;
1098
1099         list_for_each_entry(bo_va, &bo->va, bo_list) {
1100                 if (bo_va->addr) {
1101                         mutex_lock(&bo_va->vm->mutex);
1102                         list_del(&bo_va->vm_status);
1103                         list_add(&bo_va->vm_status, &bo_va->vm->invalidated);
1104                         mutex_unlock(&bo_va->vm->mutex);
1105                 }
1106         }
1107 }
1108
1109 /**
1110  * radeon_vm_init - initialize a vm instance
1111  *
1112  * @rdev: radeon_device pointer
1113  * @vm: requested vm
1114  *
1115  * Init @vm fields (cayman+).
1116  */
1117 int radeon_vm_init(struct radeon_device *rdev, struct radeon_vm *vm)
1118 {
1119         const unsigned align = min(RADEON_VM_PTB_ALIGN_SIZE,
1120                 RADEON_VM_PTE_COUNT * 8);
1121         unsigned pd_size, pd_entries, pts_size;
1122         int r;
1123
1124         vm->id = 0;
1125         vm->ib_bo_va = NULL;
1126         vm->fence = NULL;
1127         vm->last_flush = NULL;
1128         vm->last_id_use = NULL;
1129         mutex_init(&vm->mutex);
1130         vm->va = RB_ROOT;
1131         INIT_LIST_HEAD(&vm->invalidated);
1132         INIT_LIST_HEAD(&vm->freed);
1133
1134         pd_size = radeon_vm_directory_size(rdev);
1135         pd_entries = radeon_vm_num_pdes(rdev);
1136
1137         /* allocate page table array */
1138         pts_size = pd_entries * sizeof(struct radeon_vm_pt);
1139         vm->page_tables = kzalloc(pts_size, GFP_KERNEL);
1140         if (vm->page_tables == NULL) {
1141                 DRM_ERROR("Cannot allocate memory for page table array\n");
1142                 return -ENOMEM;
1143         }
1144
1145         r = radeon_bo_create(rdev, pd_size, align, true,
1146                              RADEON_GEM_DOMAIN_VRAM, 0, NULL,
1147                              NULL, &vm->page_directory);
1148         if (r)
1149                 return r;
1150
1151         r = radeon_vm_clear_bo(rdev, vm->page_directory);
1152         if (r) {
1153                 radeon_bo_unref(&vm->page_directory);
1154                 vm->page_directory = NULL;
1155                 return r;
1156         }
1157
1158         return 0;
1159 }
1160
1161 /**
1162  * radeon_vm_fini - tear down a vm instance
1163  *
1164  * @rdev: radeon_device pointer
1165  * @vm: requested vm
1166  *
1167  * Tear down @vm (cayman+).
1168  * Unbind the VM and remove all bos from the vm bo list
1169  */
1170 void radeon_vm_fini(struct radeon_device *rdev, struct radeon_vm *vm)
1171 {
1172         struct radeon_bo_va *bo_va, *tmp;
1173         int i, r;
1174
1175         if (!RB_EMPTY_ROOT(&vm->va)) {
1176                 dev_err(rdev->dev, "still active bo inside vm\n");
1177         }
1178         rbtree_postorder_for_each_entry_safe(bo_va, tmp, &vm->va, it.rb) {
1179                 interval_tree_remove(&bo_va->it, &vm->va);
1180                 r = radeon_bo_reserve(bo_va->bo, false);
1181                 if (!r) {
1182                         list_del_init(&bo_va->bo_list);
1183                         radeon_bo_unreserve(bo_va->bo);
1184                         kfree(bo_va);
1185                 }
1186         }
1187         list_for_each_entry_safe(bo_va, tmp, &vm->freed, vm_status) {
1188                 radeon_bo_unref(&bo_va->bo);
1189                 kfree(bo_va);
1190         }
1191
1192         for (i = 0; i < radeon_vm_num_pdes(rdev); i++)
1193                 radeon_bo_unref(&vm->page_tables[i].bo);
1194         kfree(vm->page_tables);
1195
1196         radeon_bo_unref(&vm->page_directory);
1197
1198         radeon_fence_unref(&vm->fence);
1199         radeon_fence_unref(&vm->last_flush);
1200         radeon_fence_unref(&vm->last_id_use);
1201
1202         mutex_destroy(&vm->mutex);
1203 }