drivers/ide/ide-timing.h

   1 #ifndef _IDE_TIMING_H
   2 #define _IDE_TIMING_H
   3
   4 /*
   5  *  Copyright (c) 1999-2001 Vojtech Pavlik
   6  */
   7
   8 /*
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
  22  *
  23  * Should you need to contact me, the author, you can do so either by
  24  * e-mail - mail your message to <vojtech@ucw.cz>, or by paper mail:
  25  * Vojtech Pavlik, Simunkova 1594, Prague 8, 182 00 Czech Republic
  26  */
  27
  28 #include <linux/kernel.h>
  29 #include <linux/hdreg.h>
  30
  31 /*
  32  * PIO 0-5, MWDMA 0-2 and UDMA 0-6 timings (in nanoseconds).
  33  * These were taken from ATA/ATAPI-6 standard, rev 0a, except
  34  * for PIO 5, which is a nonstandard extension and UDMA6, which
  35  * is currently supported only by Maxtor drives.
  36  */
  37
  38 static struct ide_timing ide_timing[] = {
  39
  40         { XFER_UDMA_6,     0,   0,   0,   0,   0,   0,   0,  15 },
  41         { XFER_UDMA_5,     0,   0,   0,   0,   0,   0,   0,  20 },
  42         { XFER_UDMA_4,     0,   0,   0,   0,   0,   0,   0,  30 },
  43         { XFER_UDMA_3,     0,   0,   0,   0,   0,   0,   0,  45 },
  44
  45         { XFER_UDMA_2,     0,   0,   0,   0,   0,   0,   0,  60 },
  46         { XFER_UDMA_1,     0,   0,   0,   0,   0,   0,   0,  80 },
  47         { XFER_UDMA_0,     0,   0,   0,   0,   0,   0,   0, 120 },
  48
  49         { XFER_MW_DMA_2,  25,   0,   0,   0,  70,  25, 120,   0 },
  50         { XFER_MW_DMA_1,  45,   0,   0,   0,  80,  50, 150,   0 },
  51         { XFER_MW_DMA_0,  60,   0,   0,   0, 215, 215, 480,   0 },
  52
  53         { XFER_SW_DMA_2,  60,   0,   0,   0, 120, 120, 240,   0 },
  54         { XFER_SW_DMA_1,  90,   0,   0,   0, 240, 240, 480,   0 },
  55         { XFER_SW_DMA_0, 120,   0,   0,   0, 480, 480, 960,   0 },
  56
  57         { XFER_PIO_5,     20,  50,  30, 100,  50,  30, 100,   0 },
  58         { XFER_PIO_4,     25,  70,  25, 120,  70,  25, 120,   0 },
  59         { XFER_PIO_3,     30,  80,  70, 180,  80,  70, 180,   0 },
  60
  61         { XFER_PIO_2,     30, 290,  40, 330, 100,  90, 240,   0 },
  62         { XFER_PIO_1,     50, 290,  93, 383, 125, 100, 383,   0 },
  63         { XFER_PIO_0,     70, 290, 240, 600, 165, 150, 600,   0 },
  64
  65         { XFER_PIO_SLOW, 120, 290, 240, 960, 290, 240, 960,   0 },
  66
  67         { 0xff }
  68 };
  69
  70 #define ENOUGH(v,unit)          (((v)-1)/(unit)+1)
  71 #define EZ(v,unit)              ((v)?ENOUGH(v,unit):0)
  72
  73 #define XFER_MODE       0xf0
  74 #define XFER_MWDMA      0x20
  75 #define XFER_EPIO       0x01
  76 #define XFER_PIO        0x00
  77
  78 static void ide_timing_quantize(struct ide_timing *t, struct ide_timing *q, int T, int UT)
  79 {
  80         q->setup   = EZ(t->setup   * 1000,  T);
  81         q->act8b   = EZ(t->act8b   * 1000,  T);
  82         q->rec8b   = EZ(t->rec8b   * 1000,  T);
  83         q->cyc8b   = EZ(t->cyc8b   * 1000,  T);
  84         q->active  = EZ(t->active  * 1000,  T);
  85         q->recover = EZ(t->recover * 1000,  T);
  86         q->cycle   = EZ(t->cycle   * 1000,  T);
  87         q->udma    = EZ(t->udma    * 1000, UT);
  88 }
  89
  90 static void ide_timing_merge(struct ide_timing *a, struct ide_timing *b, struct ide_timing *m, unsigned int what)
  91 {
  92         if (what & IDE_TIMING_SETUP  ) m->setup   = max(a->setup,   b->setup);
  93         if (what & IDE_TIMING_ACT8B  ) m->act8b   = max(a->act8b,   b->act8b);
  94         if (what & IDE_TIMING_REC8B  ) m->rec8b   = max(a->rec8b,   b->rec8b);
  95         if (what & IDE_TIMING_CYC8B  ) m->cyc8b   = max(a->cyc8b,   b->cyc8b);
  96         if (what & IDE_TIMING_ACTIVE ) m->active  = max(a->active,  b->active);
  97         if (what & IDE_TIMING_RECOVER) m->recover = max(a->recover, b->recover);
  98         if (what & IDE_TIMING_CYCLE  ) m->cycle   = max(a->cycle,   b->cycle);
  99         if (what & IDE_TIMING_UDMA   ) m->udma    = max(a->udma,    b->udma);
 100 }
 101
 102 static struct ide_timing *ide_timing_find_mode(u8 speed)
 103 {
 104         struct ide_timing *t;
 105
 106         for (t = ide_timing; t->mode != speed; t++)
 107                 if (t->mode == 0xff)
 108                         return NULL;
 109         return t;
 110 }
 111
 112 static int ide_timing_compute(ide_drive_t *drive, u8 speed,
 113                               struct ide_timing *t, int T, int UT)
 114 {
 115         struct hd_driveid *id = drive->id;
 116         struct ide_timing *s, p;
 117
 118 /*
 119  * Find the mode.
 120  */
 121
 122         if (!(s = ide_timing_find_mode(speed)))
 123                 return -EINVAL;
 124
 125 /*
 126  * Copy the timing from the table.
 127  */
 128
 129         *t = *s;
 130
 131 /*
 132  * If the drive is an EIDE drive, it can tell us it needs extended
 133  * PIO/MWDMA cycle timing.
 134  */
 135
 136         if (id && id->field_valid & 2) {        /* EIDE drive */
 137
 138                 memset(&p, 0, sizeof(p));
 139
 140                 switch (speed & XFER_MODE) {
 141
 142                         case XFER_PIO:
 143                                 if (speed <= XFER_PIO_2) p.cycle = p.cyc8b = id->eide_pio;
 144                                                     else p.cycle = p.cyc8b = id->eide_pio_iordy;
 145                                 break;
 146
 147                         case XFER_MWDMA:
 148                                 p.cycle = id->eide_dma_min;
 149                                 break;
 150                 }
 151
 152                 ide_timing_merge(&p, t, t, IDE_TIMING_CYCLE | IDE_TIMING_CYC8B);
 153         }
 154
 155 /*
 156  * Convert the timing to bus clock counts.
 157  */
 158
 159         ide_timing_quantize(t, t, T, UT);
 160
 161 /*
 162  * Even in DMA/UDMA modes we still use PIO access for IDENTIFY, S.M.A.R.T
 163  * and some other commands. We have to ensure that the DMA cycle timing is
 164  * slower/equal than the fastest PIO timing.
 165  */
 166
 167         if ((speed & XFER_MODE) != XFER_PIO) {
 168                 u8 pio = ide_get_best_pio_mode(drive, 255, 5);
 169                 ide_timing_compute(drive, XFER_PIO_0 + pio, &p, T, UT);
 170                 ide_timing_merge(&p, t, t, IDE_TIMING_ALL);
 171         }
 172
 173 /*
 174  * Lengthen active & recovery time so that cycle time is correct.
 175  */
 176
 177         if (t->act8b + t->rec8b < t->cyc8b) {
 178                 t->act8b += (t->cyc8b - (t->act8b + t->rec8b)) / 2;
 179                 t->rec8b = t->cyc8b - t->act8b;
 180         }
 181
 182         if (t->active + t->recover < t->cycle) {
 183                 t->active += (t->cycle - (t->active + t->recover)) / 2;
 184                 t->recover = t->cycle - t->active;
 185         }
 186
 187         return 0;
 188 }
 189
 190 #endif