ide: fix serverworks.c UDMA regression
[firefly-linux-kernel-4.4.55.git] / drivers / ide / pci / serverworks.c
1 /*
2  * linux/drivers/ide/pci/serverworks.c          Version 0.22    Jun 27 2007
3  *
4  * Copyright (C) 1998-2000 Michel Aubry
5  * Copyright (C) 1998-2000 Andrzej Krzysztofowicz
6  * Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
7  * Copyright (C)      2007 Bartlomiej Zolnierkiewicz
8  * Portions copyright (c) 2001 Sun Microsystems
9  *
10  *
11  * RCC/ServerWorks IDE driver for Linux
12  *
13  *   OSB4: `Open South Bridge' IDE Interface (fn 1)
14  *         supports UDMA mode 2 (33 MB/s)
15  *
16  *   CSB5: `Champion South Bridge' IDE Interface (fn 1)
17  *         all revisions support UDMA mode 4 (66 MB/s)
18  *         revision A2.0 and up support UDMA mode 5 (100 MB/s)
19  *
20  *         *** The CSB5 does not provide ANY register ***
21  *         *** to detect 80-conductor cable presence. ***
22  *
23  *   CSB6: `Champion South Bridge' IDE Interface (optional: third channel)
24  *
25  *   HT1000: AKA BCM5785 - Hypertransport Southbridge for Opteron systems. IDE
26  *   controller same as the CSB6. Single channel ATA100 only.
27  *
28  * Documentation:
29  *      Available under NDA only. Errata info very hard to get.
30  *
31  */
32
33 #include <linux/types.h>
34 #include <linux/module.h>
35 #include <linux/kernel.h>
36 #include <linux/ioport.h>
37 #include <linux/pci.h>
38 #include <linux/hdreg.h>
39 #include <linux/ide.h>
40 #include <linux/init.h>
41 #include <linux/delay.h>
42
43 #include <asm/io.h>
44
45 #define SVWKS_CSB5_REVISION_NEW 0x92 /* min PCI_REVISION_ID for UDMA5 (A2.0) */
46 #define SVWKS_CSB6_REVISION     0xa0 /* min PCI_REVISION_ID for UDMA4 (A1.0) */
47
48 /* Seagate Barracuda ATA IV Family drives in UDMA mode 5
49  * can overrun their FIFOs when used with the CSB5 */
50 static const char *svwks_bad_ata100[] = {
51         "ST320011A",
52         "ST340016A",
53         "ST360021A",
54         "ST380021A",
55         NULL
56 };
57
58 static struct pci_dev *isa_dev;
59
60 static int check_in_drive_lists (ide_drive_t *drive, const char **list)
61 {
62         while (*list)
63                 if (!strcmp(*list++, drive->id->model))
64                         return 1;
65         return 0;
66 }
67
68 static u8 svwks_udma_filter(ide_drive_t *drive)
69 {
70         struct pci_dev *dev     = HWIF(drive)->pci_dev;
71         u8 mask = 0;
72
73         if (dev->device == PCI_DEVICE_ID_SERVERWORKS_HT1000IDE)
74                 return 0x1f;
75         if (dev->device == PCI_DEVICE_ID_SERVERWORKS_OSB4IDE) {
76                 u32 reg = 0;
77                 if (isa_dev)
78                         pci_read_config_dword(isa_dev, 0x64, &reg);
79                         
80                 /*
81                  *      Don't enable UDMA on disk devices for the moment
82                  */
83                 if(drive->media == ide_disk)
84                         return 0;
85                 /* Check the OSB4 DMA33 enable bit */
86                 return ((reg & 0x00004000) == 0x00004000) ? 0x07 : 0;
87         } else if (dev->revision < SVWKS_CSB5_REVISION_NEW) {
88                 return 0x07;
89         } else if (dev->revision >= SVWKS_CSB5_REVISION_NEW) {
90                 u8 btr = 0, mode;
91                 pci_read_config_byte(dev, 0x5A, &btr);
92                 mode = btr & 0x3;
93
94                 /* If someone decides to do UDMA133 on CSB5 the same
95                    issue will bite so be inclusive */
96                 if (mode > 2 && check_in_drive_lists(drive, svwks_bad_ata100))
97                         mode = 2;
98
99                 switch(mode) {
100                 case 3:  mask = 0x3f; break;
101                 case 2:  mask = 0x1f; break;
102                 case 1:  mask = 0x07; break;
103                 default: mask = 0x00; break;
104                 }
105         }
106         if (((dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE) ||
107              (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2)) &&
108             (!(PCI_FUNC(dev->devfn) & 1)))
109                 mask = 0x1f;
110
111         return mask;
112 }
113
114 static u8 svwks_csb_check (struct pci_dev *dev)
115 {
116         switch (dev->device) {
117                 case PCI_DEVICE_ID_SERVERWORKS_CSB5IDE:
118                 case PCI_DEVICE_ID_SERVERWORKS_CSB6IDE:
119                 case PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2:
120                 case PCI_DEVICE_ID_SERVERWORKS_HT1000IDE:
121                         return 1;
122                 default:
123                         break;
124         }
125         return 0;
126 }
127
128 static void svwks_set_pio_mode(ide_drive_t *drive, const u8 pio)
129 {
130         static const u8 pio_modes[] = { 0x5d, 0x47, 0x34, 0x22, 0x20 };
131         static const u8 drive_pci[] = { 0x41, 0x40, 0x43, 0x42 };
132
133         struct pci_dev *dev = drive->hwif->pci_dev;
134
135         pci_write_config_byte(dev, drive_pci[drive->dn], pio_modes[pio]);
136
137         if (svwks_csb_check(dev)) {
138                 u16 csb_pio = 0;
139
140                 pci_read_config_word(dev, 0x4a, &csb_pio);
141
142                 csb_pio &= ~(0x0f << (4 * drive->dn));
143                 csb_pio |= (pio << (4 * drive->dn));
144
145                 pci_write_config_word(dev, 0x4a, csb_pio);
146         }
147 }
148
149 static void svwks_set_dma_mode(ide_drive_t *drive, const u8 speed)
150 {
151         static const u8 udma_modes[]            = { 0x00, 0x01, 0x02, 0x03, 0x04, 0x05 };
152         static const u8 dma_modes[]             = { 0x77, 0x21, 0x20 };
153         static const u8 drive_pci2[]            = { 0x45, 0x44, 0x47, 0x46 };
154
155         ide_hwif_t *hwif        = HWIF(drive);
156         struct pci_dev *dev     = hwif->pci_dev;
157         u8 unit                 = (drive->select.b.unit & 0x01);
158
159         u8 ultra_enable  = 0, ultra_timing = 0, dma_timing = 0;
160
161         /* If we are about to put a disk into UDMA mode we screwed up.
162            Our code assumes we never _ever_ do this on an OSB4 */
163            
164         if(dev->device == PCI_DEVICE_ID_SERVERWORKS_OSB4 &&
165                 drive->media == ide_disk && speed >= XFER_UDMA_0)
166                         BUG();
167
168         pci_read_config_byte(dev, (0x56|hwif->channel), &ultra_timing);
169         pci_read_config_byte(dev, 0x54, &ultra_enable);
170
171         ultra_timing    &= ~(0x0F << (4*unit));
172         ultra_enable    &= ~(0x01 << drive->dn);
173
174         switch(speed) {
175                 case XFER_MW_DMA_2:
176                 case XFER_MW_DMA_1:
177                 case XFER_MW_DMA_0:
178                         dma_timing |= dma_modes[speed - XFER_MW_DMA_0];
179                         break;
180
181                 case XFER_UDMA_5:
182                 case XFER_UDMA_4:
183                 case XFER_UDMA_3:
184                 case XFER_UDMA_2:
185                 case XFER_UDMA_1:
186                 case XFER_UDMA_0:
187                         dma_timing   |= dma_modes[2];
188                         ultra_timing |= ((udma_modes[speed - XFER_UDMA_0]) << (4*unit));
189                         ultra_enable |= (0x01 << drive->dn);
190                 default:
191                         break;
192         }
193
194         pci_write_config_byte(dev, drive_pci2[drive->dn], dma_timing);
195         pci_write_config_byte(dev, (0x56|hwif->channel), ultra_timing);
196         pci_write_config_byte(dev, 0x54, ultra_enable);
197 }
198
199 static int svwks_config_drive_xfer_rate (ide_drive_t *drive)
200 {
201         drive->init_speed = 0;
202
203         if (ide_tune_dma(drive))
204                 return 0;
205
206         if (ide_use_fast_pio(drive))
207                 ide_set_max_pio(drive);
208
209         return -1;
210 }
211
212 static unsigned int __devinit init_chipset_svwks (struct pci_dev *dev, const char *name)
213 {
214         unsigned int reg;
215         u8 btr;
216
217         /* force Master Latency Timer value to 64 PCICLKs */
218         pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x40);
219
220         /* OSB4 : South Bridge and IDE */
221         if (dev->device == PCI_DEVICE_ID_SERVERWORKS_OSB4IDE) {
222                 isa_dev = pci_get_device(PCI_VENDOR_ID_SERVERWORKS,
223                           PCI_DEVICE_ID_SERVERWORKS_OSB4, NULL);
224                 if (isa_dev) {
225                         pci_read_config_dword(isa_dev, 0x64, &reg);
226                         reg &= ~0x00002000; /* disable 600ns interrupt mask */
227                         if(!(reg & 0x00004000))
228                                 printk(KERN_DEBUG "%s: UDMA not BIOS enabled.\n", name);
229                         reg |=  0x00004000; /* enable UDMA/33 support */
230                         pci_write_config_dword(isa_dev, 0x64, reg);
231                 }
232         }
233
234         /* setup CSB5/CSB6 : South Bridge and IDE option RAID */
235         else if ((dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE) ||
236                  (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE) ||
237                  (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2)) {
238
239                 /* Third Channel Test */
240                 if (!(PCI_FUNC(dev->devfn) & 1)) {
241                         struct pci_dev * findev = NULL;
242                         u32 reg4c = 0;
243                         findev = pci_get_device(PCI_VENDOR_ID_SERVERWORKS,
244                                 PCI_DEVICE_ID_SERVERWORKS_CSB5, NULL);
245                         if (findev) {
246                                 pci_read_config_dword(findev, 0x4C, &reg4c);
247                                 reg4c &= ~0x000007FF;
248                                 reg4c |=  0x00000040;
249                                 reg4c |=  0x00000020;
250                                 pci_write_config_dword(findev, 0x4C, reg4c);
251                                 pci_dev_put(findev);
252                         }
253                         outb_p(0x06, 0x0c00);
254                         dev->irq = inb_p(0x0c01);
255                 } else {
256                         struct pci_dev * findev = NULL;
257                         u8 reg41 = 0;
258
259                         findev = pci_get_device(PCI_VENDOR_ID_SERVERWORKS,
260                                         PCI_DEVICE_ID_SERVERWORKS_CSB6, NULL);
261                         if (findev) {
262                                 pci_read_config_byte(findev, 0x41, &reg41);
263                                 reg41 &= ~0x40;
264                                 pci_write_config_byte(findev, 0x41, reg41);
265                                 pci_dev_put(findev);
266                         }
267                         /*
268                          * This is a device pin issue on CSB6.
269                          * Since there will be a future raid mode,
270                          * early versions of the chipset require the
271                          * interrupt pin to be set, and it is a compatibility
272                          * mode issue.
273                          */
274                         if ((dev->class >> 8) == PCI_CLASS_STORAGE_IDE)
275                                 dev->irq = 0;
276                 }
277 //              pci_read_config_dword(dev, 0x40, &pioreg)
278 //              pci_write_config_dword(dev, 0x40, 0x99999999);
279 //              pci_read_config_dword(dev, 0x44, &dmareg);
280 //              pci_write_config_dword(dev, 0x44, 0xFFFFFFFF);
281                 /* setup the UDMA Control register
282                  *
283                  * 1. clear bit 6 to enable DMA
284                  * 2. enable DMA modes with bits 0-1
285                  *      00 : legacy
286                  *      01 : udma2
287                  *      10 : udma2/udma4
288                  *      11 : udma2/udma4/udma5
289                  */
290                 pci_read_config_byte(dev, 0x5A, &btr);
291                 btr &= ~0x40;
292                 if (!(PCI_FUNC(dev->devfn) & 1))
293                         btr |= 0x2;
294                 else
295                         btr |= (dev->revision >= SVWKS_CSB5_REVISION_NEW) ? 0x3 : 0x2;
296                 pci_write_config_byte(dev, 0x5A, btr);
297         }
298         /* Setup HT1000 SouthBridge Controller - Single Channel Only */
299         else if (dev->device == PCI_DEVICE_ID_SERVERWORKS_HT1000IDE) {
300                 pci_read_config_byte(dev, 0x5A, &btr);
301                 btr &= ~0x40;
302                 btr |= 0x3;
303                 pci_write_config_byte(dev, 0x5A, btr);
304         }
305
306         return dev->irq;
307 }
308
309 static u8 __devinit ata66_svwks_svwks(ide_hwif_t *hwif)
310 {
311         return ATA_CBL_PATA80;
312 }
313
314 /* On Dell PowerEdge servers with a CSB5/CSB6, the top two bits
315  * of the subsystem device ID indicate presence of an 80-pin cable.
316  * Bit 15 clear = secondary IDE channel does not have 80-pin cable.
317  * Bit 15 set   = secondary IDE channel has 80-pin cable.
318  * Bit 14 clear = primary IDE channel does not have 80-pin cable.
319  * Bit 14 set   = primary IDE channel has 80-pin cable.
320  */
321 static u8 __devinit ata66_svwks_dell(ide_hwif_t *hwif)
322 {
323         struct pci_dev *dev = hwif->pci_dev;
324         if (dev->subsystem_vendor == PCI_VENDOR_ID_DELL &&
325             dev->vendor == PCI_VENDOR_ID_SERVERWORKS &&
326             (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE ||
327              dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE))
328                 return ((1 << (hwif->channel + 14)) &
329                         dev->subsystem_device) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
330         return ATA_CBL_PATA40;
331 }
332
333 /* Sun Cobalt Alpine hardware avoids the 80-pin cable
334  * detect issue by attaching the drives directly to the board.
335  * This check follows the Dell precedent (how scary is that?!)
336  *
337  * WARNING: this only works on Alpine hardware!
338  */
339 static u8 __devinit ata66_svwks_cobalt(ide_hwif_t *hwif)
340 {
341         struct pci_dev *dev = hwif->pci_dev;
342         if (dev->subsystem_vendor == PCI_VENDOR_ID_SUN &&
343             dev->vendor == PCI_VENDOR_ID_SERVERWORKS &&
344             dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE)
345                 return ((1 << (hwif->channel + 14)) &
346                         dev->subsystem_device) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
347         return ATA_CBL_PATA40;
348 }
349
350 static u8 __devinit ata66_svwks(ide_hwif_t *hwif)
351 {
352         struct pci_dev *dev = hwif->pci_dev;
353
354         /* Server Works */
355         if (dev->subsystem_vendor == PCI_VENDOR_ID_SERVERWORKS)
356                 return ata66_svwks_svwks (hwif);
357         
358         /* Dell PowerEdge */
359         if (dev->subsystem_vendor == PCI_VENDOR_ID_DELL)
360                 return ata66_svwks_dell (hwif);
361
362         /* Cobalt Alpine */
363         if (dev->subsystem_vendor == PCI_VENDOR_ID_SUN)
364                 return ata66_svwks_cobalt (hwif);
365
366         /* Per Specified Design by OEM, and ASIC Architect */
367         if ((dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE) ||
368             (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2))
369                 return ATA_CBL_PATA80;
370
371         return ATA_CBL_PATA40;
372 }
373
374 static void __devinit init_hwif_svwks (ide_hwif_t *hwif)
375 {
376         if (!hwif->irq)
377                 hwif->irq = hwif->channel ? 15 : 14;
378
379         hwif->set_pio_mode = &svwks_set_pio_mode;
380         hwif->set_dma_mode = &svwks_set_dma_mode;
381         hwif->udma_filter = &svwks_udma_filter;
382
383         hwif->atapi_dma = 1;
384
385         if (hwif->pci_dev->device != PCI_DEVICE_ID_SERVERWORKS_OSB4IDE)
386                 hwif->ultra_mask = 0x3f;
387
388         hwif->mwdma_mask = 0x07;
389
390         hwif->autodma = 0;
391
392         hwif->drives[0].autotune = 1;
393         hwif->drives[1].autotune = 1;
394
395         if (!hwif->dma_base)
396                 return;
397
398         hwif->ide_dma_check = &svwks_config_drive_xfer_rate;
399         if (hwif->pci_dev->device != PCI_DEVICE_ID_SERVERWORKS_OSB4IDE) {
400                 if (hwif->cbl != ATA_CBL_PATA40_SHORT)
401                         hwif->cbl = ata66_svwks(hwif);
402         }
403         if (!noautodma)
404                 hwif->autodma = 1;
405
406         hwif->drives[0].autodma = hwif->drives[1].autodma = 1;
407 }
408
409 static int __devinit init_setup_svwks (struct pci_dev *dev, ide_pci_device_t *d)
410 {
411         return ide_setup_pci_device(dev, d);
412 }
413
414 static int __devinit init_setup_csb6 (struct pci_dev *dev, ide_pci_device_t *d)
415 {
416         if (!(PCI_FUNC(dev->devfn) & 1)) {
417                 d->bootable = NEVER_BOARD;
418                 if (dev->resource[0].start == 0x01f1)
419                         d->bootable = ON_BOARD;
420         }
421
422         if ((dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE ||
423             dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2) &&
424             (!(PCI_FUNC(dev->devfn) & 1)))
425                 d->host_flags |= IDE_HFLAG_SINGLE;
426         else
427                 d->host_flags &= ~IDE_HFLAG_SINGLE;
428
429         return ide_setup_pci_device(dev, d);
430 }
431
432 static ide_pci_device_t serverworks_chipsets[] __devinitdata = {
433         {       /* 0 */
434                 .name           = "SvrWks OSB4",
435                 .init_setup     = init_setup_svwks,
436                 .init_chipset   = init_chipset_svwks,
437                 .init_hwif      = init_hwif_svwks,
438                 .autodma        = AUTODMA,
439                 .bootable       = ON_BOARD,
440                 .pio_mask       = ATA_PIO4,
441         },{     /* 1 */
442                 .name           = "SvrWks CSB5",
443                 .init_setup     = init_setup_svwks,
444                 .init_chipset   = init_chipset_svwks,
445                 .init_hwif      = init_hwif_svwks,
446                 .autodma        = AUTODMA,
447                 .bootable       = ON_BOARD,
448                 .pio_mask       = ATA_PIO4,
449         },{     /* 2 */
450                 .name           = "SvrWks CSB6",
451                 .init_setup     = init_setup_csb6,
452                 .init_chipset   = init_chipset_svwks,
453                 .init_hwif      = init_hwif_svwks,
454                 .autodma        = AUTODMA,
455                 .bootable       = ON_BOARD,
456                 .pio_mask       = ATA_PIO4,
457         },{     /* 3 */
458                 .name           = "SvrWks CSB6",
459                 .init_setup     = init_setup_csb6,
460                 .init_chipset   = init_chipset_svwks,
461                 .init_hwif      = init_hwif_svwks,
462                 .autodma        = AUTODMA,
463                 .bootable       = ON_BOARD,
464                 .host_flags     = IDE_HFLAG_SINGLE,
465                 .pio_mask       = ATA_PIO4,
466         },{     /* 4 */
467                 .name           = "SvrWks HT1000",
468                 .init_setup     = init_setup_svwks,
469                 .init_chipset   = init_chipset_svwks,
470                 .init_hwif      = init_hwif_svwks,
471                 .autodma        = AUTODMA,
472                 .bootable       = ON_BOARD,
473                 .host_flags     = IDE_HFLAG_SINGLE,
474                 .pio_mask       = ATA_PIO4,
475         }
476 };
477
478 /**
479  *      svwks_init_one  -       called when a OSB/CSB is found
480  *      @dev: the svwks device
481  *      @id: the matching pci id
482  *
483  *      Called when the PCI registration layer (or the IDE initialization)
484  *      finds a device matching our IDE device tables.
485  */
486  
487 static int __devinit svwks_init_one(struct pci_dev *dev, const struct pci_device_id *id)
488 {
489         ide_pci_device_t *d = &serverworks_chipsets[id->driver_data];
490
491         return d->init_setup(dev, d);
492 }
493
494 static struct pci_device_id svwks_pci_tbl[] = {
495         { PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_OSB4IDE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
496         { PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB5IDE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1},
497         { PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB6IDE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 2},
498         { PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB6IDE2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 3},
499         { PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_HT1000IDE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 4},
500         { 0, },
501 };
502 MODULE_DEVICE_TABLE(pci, svwks_pci_tbl);
503
504 static struct pci_driver driver = {
505         .name           = "Serverworks_IDE",
506         .id_table       = svwks_pci_tbl,
507         .probe          = svwks_init_one,
508 };
509
510 static int __init svwks_ide_init(void)
511 {
512         return ide_pci_register_driver(&driver);
513 }
514
515 module_init(svwks_ide_init);
516
517 MODULE_AUTHOR("Michael Aubry. Andrzej Krzysztofowicz, Andre Hedrick");
518 MODULE_DESCRIPTION("PCI driver module for Serverworks OSB4/CSB5/CSB6 IDE");
519 MODULE_LICENSE("GPL");