drivers/infiniband/hw/qib/qib_iba7322.c

   1 /*
   2  * Copyright (c) 2008, 2009, 2010 QLogic Corporation. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 /*
  34  * This file contains all of the code that is specific to the
  35  * InfiniPath 7322 chip
  36  */
  37
  38 #include <linux/interrupt.h>
  39 #include <linux/pci.h>
  40 #include <linux/delay.h>
  41 #include <linux/io.h>
  42 #include <linux/jiffies.h>
  43 #include <linux/module.h>
  44 #include <rdma/ib_verbs.h>
  45 #include <rdma/ib_smi.h>
  46
  47 #include "qib.h"
  48 #include "qib_7322_regs.h"
  49 #include "qib_qsfp.h"
  50
  51 #include "qib_mad.h"
  52
  53 static void qib_setup_7322_setextled(struct qib_pportdata *, u32);
  54 static void qib_7322_handle_hwerrors(struct qib_devdata *, char *, size_t);
  55 static void sendctrl_7322_mod(struct qib_pportdata *ppd, u32 op);
  56 static irqreturn_t qib_7322intr(int irq, void *data);
  57 static irqreturn_t qib_7322bufavail(int irq, void *data);
  58 static irqreturn_t sdma_intr(int irq, void *data);
  59 static irqreturn_t sdma_idle_intr(int irq, void *data);
  60 static irqreturn_t sdma_progress_intr(int irq, void *data);
  61 static irqreturn_t sdma_cleanup_intr(int irq, void *data);
  62 static void qib_7322_txchk_change(struct qib_devdata *, u32, u32, u32,
  63                                   struct qib_ctxtdata *rcd);
  64 static u8 qib_7322_phys_portstate(u64);
  65 static u32 qib_7322_iblink_state(u64);
  66 static void qib_set_ib_7322_lstate(struct qib_pportdata *ppd, u16 linkcmd,
  67                                    u16 linitcmd);
  68 static void force_h1(struct qib_pportdata *);
  69 static void adj_tx_serdes(struct qib_pportdata *);
  70 static u32 qib_7322_setpbc_control(struct qib_pportdata *, u32, u8, u8);
  71 static void qib_7322_mini_pcs_reset(struct qib_pportdata *);
  72
  73 static u32 ahb_mod(struct qib_devdata *, int, int, int, u32, u32);
  74 static void ibsd_wr_allchans(struct qib_pportdata *, int, unsigned, unsigned);
  75 static void serdes_7322_los_enable(struct qib_pportdata *, int);
  76 static int serdes_7322_init_old(struct qib_pportdata *);
  77 static int serdes_7322_init_new(struct qib_pportdata *);
  78
  79 #define BMASK(msb, lsb) (((1 << ((msb) + 1 - (lsb))) - 1) << (lsb))
  80
  81 /* LE2 serdes values for different cases */
  82 #define LE2_DEFAULT 5
  83 #define LE2_5m 4
  84 #define LE2_QME 0
  85
  86 /* Below is special-purpose, so only really works for the IB SerDes blocks. */
  87 #define IBSD(hw_pidx) (hw_pidx + 2)
  88
  89 /* these are variables for documentation and experimentation purposes */
  90 static const unsigned rcv_int_timeout = 375;
  91 static const unsigned rcv_int_count = 16;
  92 static const unsigned sdma_idle_cnt = 64;
  93
  94 /* Time to stop altering Rx Equalization parameters, after link up. */
  95 #define RXEQ_DISABLE_MSECS 2500
  96
  97 /*
  98  * Number of VLs we are configured to use (to allow for more
  99  * credits per vl, etc.)
 100  */
 101 ushort qib_num_cfg_vls = 2;
 102 module_param_named(num_vls, qib_num_cfg_vls, ushort, S_IRUGO);
 103 MODULE_PARM_DESC(num_vls, "Set number of Virtual Lanes to use (1-8)");
 104
 105 static ushort qib_chase = 1;
 106 module_param_named(chase, qib_chase, ushort, S_IRUGO);
 107 MODULE_PARM_DESC(chase, "Enable state chase handling");
 108
 109 static ushort qib_long_atten = 10; /* 10 dB ~= 5m length */
 110 module_param_named(long_attenuation, qib_long_atten, ushort, S_IRUGO);
 111 MODULE_PARM_DESC(long_attenuation, \
 112                  "attenuation cutoff (dB) for long copper cable setup");
 113
 114 static ushort qib_singleport;
 115 module_param_named(singleport, qib_singleport, ushort, S_IRUGO);
 116 MODULE_PARM_DESC(singleport, "Use only IB port 1; more per-port buffer space");
 117
 118 static ushort qib_krcvq01_no_msi;
 119 module_param_named(krcvq01_no_msi, qib_krcvq01_no_msi, ushort, S_IRUGO);
 120 MODULE_PARM_DESC(krcvq01_no_msi, "No MSI for kctx < 2");
 121
 122 /*
 123  * Receive header queue sizes
 124  */
 125 static unsigned qib_rcvhdrcnt;
 126 module_param_named(rcvhdrcnt, qib_rcvhdrcnt, uint, S_IRUGO);
 127 MODULE_PARM_DESC(rcvhdrcnt, "receive header count");
 128
 129 static unsigned qib_rcvhdrsize;
 130 module_param_named(rcvhdrsize, qib_rcvhdrsize, uint, S_IRUGO);
 131 MODULE_PARM_DESC(rcvhdrsize, "receive header size in 32-bit words");
 132
 133 static unsigned qib_rcvhdrentsize;
 134 module_param_named(rcvhdrentsize, qib_rcvhdrentsize, uint, S_IRUGO);
 135 MODULE_PARM_DESC(rcvhdrentsize, "receive header entry size in 32-bit words");
 136
 137 #define MAX_ATTEN_LEN 64 /* plenty for any real system */
 138 /* for read back, default index is ~5m copper cable */
 139 static char txselect_list[MAX_ATTEN_LEN] = "10";
 140 static struct kparam_string kp_txselect = {
 141         .string = txselect_list,
 142         .maxlen = MAX_ATTEN_LEN
 143 };
 144 static int  setup_txselect(const char *, struct kernel_param *);
 145 module_param_call(txselect, setup_txselect, param_get_string,
 146                   &kp_txselect, S_IWUSR | S_IRUGO);
 147 MODULE_PARM_DESC(txselect, \
 148                  "Tx serdes indices (for no QSFP or invalid QSFP data)");
 149
 150 #define BOARD_QME7342 5
 151 #define BOARD_QMH7342 6
 152 #define IS_QMH(dd) (SYM_FIELD((dd)->revision, Revision, BoardID) == \
 153                     BOARD_QMH7342)
 154 #define IS_QME(dd) (SYM_FIELD((dd)->revision, Revision, BoardID) == \
 155                     BOARD_QME7342)
 156
 157 #define KREG_IDX(regname)     (QIB_7322_##regname##_OFFS / sizeof(u64))
 158
 159 #define KREG_IBPORT_IDX(regname) ((QIB_7322_##regname##_0_OFFS / sizeof(u64)))
 160
 161 #define MASK_ACROSS(lsb, msb) \
 162         (((1ULL << ((msb) + 1 - (lsb))) - 1) << (lsb))
 163
 164 #define SYM_RMASK(regname, fldname) ((u64)              \
 165         QIB_7322_##regname##_##fldname##_RMASK)
 166
 167 #define SYM_MASK(regname, fldname) ((u64)               \
 168         QIB_7322_##regname##_##fldname##_RMASK <<       \
 169          QIB_7322_##regname##_##fldname##_LSB)
 170
 171 #define SYM_FIELD(value, regname, fldname) ((u64)       \
 172         (((value) >> SYM_LSB(regname, fldname)) &       \
 173          SYM_RMASK(regname, fldname)))
 174
 175 /* useful for things like LaFifoEmpty_0...7, TxCreditOK_0...7, etc. */
 176 #define SYM_FIELD_ACROSS(value, regname, fldname, nbits) \
 177         (((value) >> SYM_LSB(regname, fldname)) & MASK_ACROSS(0, nbits))
 178
 179 #define HWE_MASK(fldname) SYM_MASK(HwErrMask, fldname##Mask)
 180 #define ERR_MASK(fldname) SYM_MASK(ErrMask, fldname##Mask)
 181 #define ERR_MASK_N(fldname) SYM_MASK(ErrMask_0, fldname##Mask)
 182 #define INT_MASK(fldname) SYM_MASK(IntMask, fldname##IntMask)
 183 #define INT_MASK_P(fldname, port) SYM_MASK(IntMask, fldname##IntMask##_##port)
 184 /* Below because most, but not all, fields of IntMask have that full suffix */
 185 #define INT_MASK_PM(fldname, port) SYM_MASK(IntMask, fldname##Mask##_##port)
 186
 187
 188 #define SYM_LSB(regname, fldname) (QIB_7322_##regname##_##fldname##_LSB)
 189
 190 /*
 191  * the size bits give us 2^N, in KB units.  0 marks as invalid,
 192  * and 7 is reserved.  We currently use only 2KB and 4KB
 193  */
 194 #define IBA7322_TID_SZ_SHIFT QIB_7322_RcvTIDArray0_RT_BufSize_LSB
 195 #define IBA7322_TID_SZ_2K (1UL<<IBA7322_TID_SZ_SHIFT) /* 2KB */
 196 #define IBA7322_TID_SZ_4K (2UL<<IBA7322_TID_SZ_SHIFT) /* 4KB */
 197 #define IBA7322_TID_PA_SHIFT 11U /* TID addr in chip stored w/o low bits */
 198
 199 #define SendIBSLIDAssignMask \
 200         QIB_7322_SendIBSLIDAssign_0_SendIBSLIDAssign_15_0_RMASK
 201 #define SendIBSLMCMask \
 202         QIB_7322_SendIBSLIDMask_0_SendIBSLIDMask_15_0_RMASK
 203
 204 #define ExtLED_IB1_YEL SYM_MASK(EXTCtrl, LEDPort0YellowOn)
 205 #define ExtLED_IB1_GRN SYM_MASK(EXTCtrl, LEDPort0GreenOn)
 206 #define ExtLED_IB2_YEL SYM_MASK(EXTCtrl, LEDPort1YellowOn)
 207 #define ExtLED_IB2_GRN SYM_MASK(EXTCtrl, LEDPort1GreenOn)
 208 #define ExtLED_IB1_MASK (ExtLED_IB1_YEL | ExtLED_IB1_GRN)
 209 #define ExtLED_IB2_MASK (ExtLED_IB2_YEL | ExtLED_IB2_GRN)
 210
 211 #define _QIB_GPIO_SDA_NUM 1
 212 #define _QIB_GPIO_SCL_NUM 0
 213 #define QIB_EEPROM_WEN_NUM 14
 214 #define QIB_TWSI_EEPROM_DEV 0xA2 /* All Production 7322 cards. */
 215
 216 /* HW counter clock is at 4nsec */
 217 #define QIB_7322_PSXMITWAIT_CHECK_RATE 4000
 218
 219 /* full speed IB port 1 only */
 220 #define PORT_SPD_CAP (QIB_IB_SDR | QIB_IB_DDR | QIB_IB_QDR)
 221 #define PORT_SPD_CAP_SHIFT 3
 222
 223 /* full speed featuremask, both ports */
 224 #define DUAL_PORT_CAP (PORT_SPD_CAP | (PORT_SPD_CAP << PORT_SPD_CAP_SHIFT))
 225
 226 /*
 227  * This file contains almost all the chip-specific register information and
 228  * access functions for the FAKED QLogic InfiniPath 7322 PCI-Express chip.
 229  */
 230
 231 /* Use defines to tie machine-generated names to lower-case names */
 232 #define kr_contextcnt KREG_IDX(ContextCnt)
 233 #define kr_control KREG_IDX(Control)
 234 #define kr_counterregbase KREG_IDX(CntrRegBase)
 235 #define kr_errclear KREG_IDX(ErrClear)
 236 #define kr_errmask KREG_IDX(ErrMask)
 237 #define kr_errstatus KREG_IDX(ErrStatus)
 238 #define kr_extctrl KREG_IDX(EXTCtrl)
 239 #define kr_extstatus KREG_IDX(EXTStatus)
 240 #define kr_gpio_clear KREG_IDX(GPIOClear)
 241 #define kr_gpio_mask KREG_IDX(GPIOMask)
 242 #define kr_gpio_out KREG_IDX(GPIOOut)
 243 #define kr_gpio_status KREG_IDX(GPIOStatus)
 244 #define kr_hwdiagctrl KREG_IDX(HwDiagCtrl)
 245 #define kr_debugportval KREG_IDX(DebugPortValueReg)
 246 #define kr_fmask KREG_IDX(feature_mask)
 247 #define kr_act_fmask KREG_IDX(active_feature_mask)
 248 #define kr_hwerrclear KREG_IDX(HwErrClear)
 249 #define kr_hwerrmask KREG_IDX(HwErrMask)
 250 #define kr_hwerrstatus KREG_IDX(HwErrStatus)
 251 #define kr_intclear KREG_IDX(IntClear)
 252 #define kr_intmask KREG_IDX(IntMask)
 253 #define kr_intredirect KREG_IDX(IntRedirect0)
 254 #define kr_intstatus KREG_IDX(IntStatus)
 255 #define kr_pagealign KREG_IDX(PageAlign)
 256 #define kr_rcvavailtimeout KREG_IDX(RcvAvailTimeOut0)
 257 #define kr_rcvctrl KREG_IDX(RcvCtrl) /* Common, but chip also has per-port */
 258 #define kr_rcvegrbase KREG_IDX(RcvEgrBase)
 259 #define kr_rcvegrcnt KREG_IDX(RcvEgrCnt)
 260 #define kr_rcvhdrcnt KREG_IDX(RcvHdrCnt)
 261 #define kr_rcvhdrentsize KREG_IDX(RcvHdrEntSize)
 262 #define kr_rcvhdrsize KREG_IDX(RcvHdrSize)
 263 #define kr_rcvtidbase KREG_IDX(RcvTIDBase)
 264 #define kr_rcvtidcnt KREG_IDX(RcvTIDCnt)
 265 #define kr_revision KREG_IDX(Revision)
 266 #define kr_scratch KREG_IDX(Scratch)
 267 #define kr_sendbuffererror KREG_IDX(SendBufErr0) /* and base for 1 and 2 */
 268 #define kr_sendcheckmask KREG_IDX(SendCheckMask0) /* and 1, 2 */
 269 #define kr_sendctrl KREG_IDX(SendCtrl)
 270 #define kr_sendgrhcheckmask KREG_IDX(SendGRHCheckMask0) /* and 1, 2 */
 271 #define kr_sendibpktmask KREG_IDX(SendIBPacketMask0) /* and 1, 2 */
 272 #define kr_sendpioavailaddr KREG_IDX(SendBufAvailAddr)
 273 #define kr_sendpiobufbase KREG_IDX(SendBufBase)
 274 #define kr_sendpiobufcnt KREG_IDX(SendBufCnt)
 275 #define kr_sendpiosize KREG_IDX(SendBufSize)
 276 #define kr_sendregbase KREG_IDX(SendRegBase)
 277 #define kr_sendbufavail0 KREG_IDX(SendBufAvail0)
 278 #define kr_userregbase KREG_IDX(UserRegBase)
 279 #define kr_intgranted KREG_IDX(Int_Granted)
 280 #define kr_vecclr_wo_int KREG_IDX(vec_clr_without_int)
 281 #define kr_intblocked KREG_IDX(IntBlocked)
 282 #define kr_r_access KREG_IDX(SPC_JTAG_ACCESS_REG)
 283
 284 /*
 285  * per-port kernel registers.  Access only with qib_read_kreg_port()
 286  * or qib_write_kreg_port()
 287  */
 288 #define krp_errclear KREG_IBPORT_IDX(ErrClear)
 289 #define krp_errmask KREG_IBPORT_IDX(ErrMask)
 290 #define krp_errstatus KREG_IBPORT_IDX(ErrStatus)
 291 #define krp_highprio_0 KREG_IBPORT_IDX(HighPriority0)
 292 #define krp_highprio_limit KREG_IBPORT_IDX(HighPriorityLimit)
 293 #define krp_hrtbt_guid KREG_IBPORT_IDX(HRTBT_GUID)
 294 #define krp_ib_pcsconfig KREG_IBPORT_IDX(IBPCSConfig)
 295 #define krp_ibcctrl_a KREG_IBPORT_IDX(IBCCtrlA)
 296 #define krp_ibcctrl_b KREG_IBPORT_IDX(IBCCtrlB)
 297 #define krp_ibcctrl_c KREG_IBPORT_IDX(IBCCtrlC)
 298 #define krp_ibcstatus_a KREG_IBPORT_IDX(IBCStatusA)
 299 #define krp_ibcstatus_b KREG_IBPORT_IDX(IBCStatusB)
 300 #define krp_txestatus KREG_IBPORT_IDX(TXEStatus)
 301 #define krp_lowprio_0 KREG_IBPORT_IDX(LowPriority0)
 302 #define krp_ncmodectrl KREG_IBPORT_IDX(IBNCModeCtrl)
 303 #define krp_partitionkey KREG_IBPORT_IDX(RcvPartitionKey)
 304 #define krp_psinterval KREG_IBPORT_IDX(PSInterval)
 305 #define krp_psstart KREG_IBPORT_IDX(PSStart)
 306 #define krp_psstat KREG_IBPORT_IDX(PSStat)
 307 #define krp_rcvbthqp KREG_IBPORT_IDX(RcvBTHQP)
 308 #define krp_rcvctrl KREG_IBPORT_IDX(RcvCtrl)
 309 #define krp_rcvpktledcnt KREG_IBPORT_IDX(RcvPktLEDCnt)
 310 #define krp_rcvqpmaptable KREG_IBPORT_IDX(RcvQPMapTableA)
 311 #define krp_rxcreditvl0 KREG_IBPORT_IDX(RxCreditVL0)
 312 #define krp_rxcreditvl15 (KREG_IBPORT_IDX(RxCreditVL0)+15)
 313 #define krp_sendcheckcontrol KREG_IBPORT_IDX(SendCheckControl)
 314 #define krp_sendctrl KREG_IBPORT_IDX(SendCtrl)
 315 #define krp_senddmabase KREG_IBPORT_IDX(SendDmaBase)
 316 #define krp_senddmabufmask0 KREG_IBPORT_IDX(SendDmaBufMask0)
 317 #define krp_senddmabufmask1 (KREG_IBPORT_IDX(SendDmaBufMask0) + 1)
 318 #define krp_senddmabufmask2 (KREG_IBPORT_IDX(SendDmaBufMask0) + 2)
 319 #define krp_senddmabuf_use0 KREG_IBPORT_IDX(SendDmaBufUsed0)
 320 #define krp_senddmabuf_use1 (KREG_IBPORT_IDX(SendDmaBufUsed0) + 1)
 321 #define krp_senddmabuf_use2 (KREG_IBPORT_IDX(SendDmaBufUsed0) + 2)
 322 #define krp_senddmadesccnt KREG_IBPORT_IDX(SendDmaDescCnt)
 323 #define krp_senddmahead KREG_IBPORT_IDX(SendDmaHead)
 324 #define krp_senddmaheadaddr KREG_IBPORT_IDX(SendDmaHeadAddr)
 325 #define krp_senddmaidlecnt KREG_IBPORT_IDX(SendDmaIdleCnt)
 326 #define krp_senddmalengen KREG_IBPORT_IDX(SendDmaLenGen)
 327 #define krp_senddmaprioritythld KREG_IBPORT_IDX(SendDmaPriorityThld)
 328 #define krp_senddmareloadcnt KREG_IBPORT_IDX(SendDmaReloadCnt)
 329 #define krp_senddmastatus KREG_IBPORT_IDX(SendDmaStatus)
 330 #define krp_senddmatail KREG_IBPORT_IDX(SendDmaTail)
 331 #define krp_sendhdrsymptom KREG_IBPORT_IDX(SendHdrErrSymptom)
 332 #define krp_sendslid KREG_IBPORT_IDX(SendIBSLIDAssign)
 333 #define krp_sendslidmask KREG_IBPORT_IDX(SendIBSLIDMask)
 334 #define krp_ibsdtestiftx KREG_IBPORT_IDX(IB_SDTEST_IF_TX)
 335 #define krp_adapt_dis_timer KREG_IBPORT_IDX(ADAPT_DISABLE_TIMER_THRESHOLD)
 336 #define krp_tx_deemph_override KREG_IBPORT_IDX(IBSD_TX_DEEMPHASIS_OVERRIDE)
 337 #define krp_serdesctrl KREG_IBPORT_IDX(IBSerdesCtrl)
 338
 339 /*
 340  * Per-context kernel registers.  Access only with qib_read_kreg_ctxt()
 341  * or qib_write_kreg_ctxt()
 342  */
 343 #define krc_rcvhdraddr KREG_IDX(RcvHdrAddr0)
 344 #define krc_rcvhdrtailaddr KREG_IDX(RcvHdrTailAddr0)
 345
 346 /*
 347  * TID Flow table, per context.  Reduces
 348  * number of hdrq updates to one per flow (or on errors).
 349  * context 0 and 1 share same memory, but have distinct
 350  * addresses.  Since for now, we never use expected sends
 351  * on kernel contexts, we don't worry about that (we initialize
 352  * those entries for ctxt 0/1 on driver load twice, for example).
 353  */
 354 #define NUM_TIDFLOWS_CTXT 0x20 /* 0x20 per context; have to hardcode */
 355 #define ur_rcvflowtable (KREG_IDX(RcvTIDFlowTable0) - KREG_IDX(RcvHdrTail0))
 356
 357 /* these are the error bits in the tid flows, and are W1C */
 358 #define TIDFLOW_ERRBITS  ( \
 359         (SYM_MASK(RcvTIDFlowTable0, GenMismatch) << \
 360         SYM_LSB(RcvTIDFlowTable0, GenMismatch)) | \
 361         (SYM_MASK(RcvTIDFlowTable0, SeqMismatch) << \
 362         SYM_LSB(RcvTIDFlowTable0, SeqMismatch)))
 363
 364 /* Most (not all) Counters are per-IBport.
 365  * Requires LBIntCnt is at offset 0 in the group
 366  */
 367 #define CREG_IDX(regname) \
 368 ((QIB_7322_##regname##_0_OFFS - QIB_7322_LBIntCnt_OFFS) / sizeof(u64))
 369
 370 #define crp_badformat CREG_IDX(RxVersionErrCnt)
 371 #define crp_err_rlen CREG_IDX(RxLenErrCnt)
 372 #define crp_erricrc CREG_IDX(RxICRCErrCnt)
 373 #define crp_errlink CREG_IDX(RxLinkMalformCnt)
 374 #define crp_errlpcrc CREG_IDX(RxLPCRCErrCnt)
 375 #define crp_errpkey CREG_IDX(RxPKeyMismatchCnt)
 376 #define crp_errvcrc CREG_IDX(RxVCRCErrCnt)
 377 #define crp_excessbufferovfl CREG_IDX(ExcessBufferOvflCnt)
 378 #define crp_iblinkdown CREG_IDX(IBLinkDownedCnt)
 379 #define crp_iblinkerrrecov CREG_IDX(IBLinkErrRecoveryCnt)
 380 #define crp_ibstatuschange CREG_IDX(IBStatusChangeCnt)
 381 #define crp_ibsymbolerr CREG_IDX(IBSymbolErrCnt)
 382 #define crp_invalidrlen CREG_IDX(RxMaxMinLenErrCnt)
 383 #define crp_locallinkintegrityerr CREG_IDX(LocalLinkIntegrityErrCnt)
 384 #define crp_pktrcv CREG_IDX(RxDataPktCnt)
 385 #define crp_pktrcvflowctrl CREG_IDX(RxFlowPktCnt)
 386 #define crp_pktsend CREG_IDX(TxDataPktCnt)
 387 #define crp_pktsendflow CREG_IDX(TxFlowPktCnt)
 388 #define crp_psrcvdatacount CREG_IDX(PSRcvDataCount)
 389 #define crp_psrcvpktscount CREG_IDX(PSRcvPktsCount)
 390 #define crp_psxmitdatacount CREG_IDX(PSXmitDataCount)
 391 #define crp_psxmitpktscount CREG_IDX(PSXmitPktsCount)
 392 #define crp_psxmitwaitcount CREG_IDX(PSXmitWaitCount)
 393 #define crp_rcvebp CREG_IDX(RxEBPCnt)
 394 #define crp_rcvflowctrlviol CREG_IDX(RxFlowCtrlViolCnt)
 395 #define crp_rcvovfl CREG_IDX(RxBufOvflCnt)
 396 #define crp_rxdlidfltr CREG_IDX(RxDlidFltrCnt)
 397 #define crp_rxdroppkt CREG_IDX(RxDroppedPktCnt)
 398 #define crp_rxotherlocalphyerr CREG_IDX(RxOtherLocalPhyErrCnt)
 399 #define crp_rxqpinvalidctxt CREG_IDX(RxQPInvalidContextCnt)
 400 #define crp_rxvlerr CREG_IDX(RxVlErrCnt)
 401 #define crp_sendstall CREG_IDX(TxFlowStallCnt)
 402 #define crp_txdroppedpkt CREG_IDX(TxDroppedPktCnt)
 403 #define crp_txhdrerr CREG_IDX(TxHeadersErrCnt)
 404 #define crp_txlenerr CREG_IDX(TxLenErrCnt)
 405 #define crp_txminmaxlenerr CREG_IDX(TxMaxMinLenErrCnt)
 406 #define crp_txsdmadesc CREG_IDX(TxSDmaDescCnt)
 407 #define crp_txunderrun CREG_IDX(TxUnderrunCnt)
 408 #define crp_txunsupvl CREG_IDX(TxUnsupVLErrCnt)
 409 #define crp_vl15droppedpkt CREG_IDX(RxVL15DroppedPktCnt)
 410 #define crp_wordrcv CREG_IDX(RxDwordCnt)
 411 #define crp_wordsend CREG_IDX(TxDwordCnt)
 412 #define crp_tx_creditstalls CREG_IDX(TxCreditUpToDateTimeOut)
 413
 414 /* these are the (few) counters that are not port-specific */
 415 #define CREG_DEVIDX(regname) ((QIB_7322_##regname##_OFFS - \
 416                         QIB_7322_LBIntCnt_OFFS) / sizeof(u64))
 417 #define cr_base_egrovfl CREG_DEVIDX(RxP0HdrEgrOvflCnt)
 418 #define cr_lbint CREG_DEVIDX(LBIntCnt)
 419 #define cr_lbstall CREG_DEVIDX(LBFlowStallCnt)
 420 #define cr_pcieretrydiag CREG_DEVIDX(PcieRetryBufDiagQwordCnt)
 421 #define cr_rxtidflowdrop CREG_DEVIDX(RxTidFlowDropCnt)
 422 #define cr_tidfull CREG_DEVIDX(RxTIDFullErrCnt)
 423 #define cr_tidinvalid CREG_DEVIDX(RxTIDValidErrCnt)
 424
 425 /* no chip register for # of IB ports supported, so define */
 426 #define NUM_IB_PORTS 2
 427
 428 /* 1 VL15 buffer per hardware IB port, no register for this, so define */
 429 #define NUM_VL15_BUFS NUM_IB_PORTS
 430
 431 /*
 432  * context 0 and 1 are special, and there is no chip register that
 433  * defines this value, so we have to define it here.
 434  * These are all allocated to either 0 or 1 for single port
 435  * hardware configuration, otherwise each gets half
 436  */
 437 #define KCTXT0_EGRCNT 2048
 438
 439 /* values for vl and port fields in PBC, 7322-specific */
 440 #define PBC_PORT_SEL_LSB 26
 441 #define PBC_PORT_SEL_RMASK 1
 442 #define PBC_VL_NUM_LSB 27
 443 #define PBC_VL_NUM_RMASK 7
 444 #define PBC_7322_VL15_SEND (1ULL << 63) /* pbc; VL15, no credit check */
 445 #define PBC_7322_VL15_SEND_CTRL (1ULL << 31) /* control version of same */
 446
 447 static u8 ib_rate_to_delay[IB_RATE_120_GBPS + 1] = {
 448         [IB_RATE_2_5_GBPS] = 16,
 449         [IB_RATE_5_GBPS] = 8,
 450         [IB_RATE_10_GBPS] = 4,
 451         [IB_RATE_20_GBPS] = 2,
 452         [IB_RATE_30_GBPS] = 2,
 453         [IB_RATE_40_GBPS] = 1
 454 };
 455
 456 #define IBA7322_LINKSPEED_SHIFT SYM_LSB(IBCStatusA_0, LinkSpeedActive)
 457 #define IBA7322_LINKWIDTH_SHIFT SYM_LSB(IBCStatusA_0, LinkWidthActive)
 458
 459 /* link training states, from IBC */
 460 #define IB_7322_LT_STATE_DISABLED        0x00
 461 #define IB_7322_LT_STATE_LINKUP          0x01
 462 #define IB_7322_LT_STATE_POLLACTIVE      0x02
 463 #define IB_7322_LT_STATE_POLLQUIET       0x03
 464 #define IB_7322_LT_STATE_SLEEPDELAY      0x04
 465 #define IB_7322_LT_STATE_SLEEPQUIET      0x05
 466 #define IB_7322_LT_STATE_CFGDEBOUNCE     0x08
 467 #define IB_7322_LT_STATE_CFGRCVFCFG      0x09
 468 #define IB_7322_LT_STATE_CFGWAITRMT      0x0a
 469 #define IB_7322_LT_STATE_CFGIDLE         0x0b
 470 #define IB_7322_LT_STATE_RECOVERRETRAIN  0x0c
 471 #define IB_7322_LT_STATE_TXREVLANES      0x0d
 472 #define IB_7322_LT_STATE_RECOVERWAITRMT  0x0e
 473 #define IB_7322_LT_STATE_RECOVERIDLE     0x0f
 474 #define IB_7322_LT_STATE_CFGENH          0x10
 475 #define IB_7322_LT_STATE_CFGTEST         0x11
 476 #define IB_7322_LT_STATE_CFGWAITRMTTEST  0x12
 477 #define IB_7322_LT_STATE_CFGWAITENH      0x13
 478
 479 /* link state machine states from IBC */
 480 #define IB_7322_L_STATE_DOWN             0x0
 481 #define IB_7322_L_STATE_INIT             0x1
 482 #define IB_7322_L_STATE_ARM              0x2
 483 #define IB_7322_L_STATE_ACTIVE           0x3
 484 #define IB_7322_L_STATE_ACT_DEFER        0x4
 485
 486 static const u8 qib_7322_physportstate[0x20] = {
 487         [IB_7322_LT_STATE_DISABLED] = IB_PHYSPORTSTATE_DISABLED,
 488         [IB_7322_LT_STATE_LINKUP] = IB_PHYSPORTSTATE_LINKUP,
 489         [IB_7322_LT_STATE_POLLACTIVE] = IB_PHYSPORTSTATE_POLL,
 490         [IB_7322_LT_STATE_POLLQUIET] = IB_PHYSPORTSTATE_POLL,
 491         [IB_7322_LT_STATE_SLEEPDELAY] = IB_PHYSPORTSTATE_SLEEP,
 492         [IB_7322_LT_STATE_SLEEPQUIET] = IB_PHYSPORTSTATE_SLEEP,
 493         [IB_7322_LT_STATE_CFGDEBOUNCE] = IB_PHYSPORTSTATE_CFG_TRAIN,
 494         [IB_7322_LT_STATE_CFGRCVFCFG] =
 495                 IB_PHYSPORTSTATE_CFG_TRAIN,
 496         [IB_7322_LT_STATE_CFGWAITRMT] =
 497                 IB_PHYSPORTSTATE_CFG_TRAIN,
 498         [IB_7322_LT_STATE_CFGIDLE] = IB_PHYSPORTSTATE_CFG_IDLE,
 499         [IB_7322_LT_STATE_RECOVERRETRAIN] =
 500                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 501         [IB_7322_LT_STATE_RECOVERWAITRMT] =
 502                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 503         [IB_7322_LT_STATE_RECOVERIDLE] =
 504                 IB_PHYSPORTSTATE_LINK_ERR_RECOVER,
 505         [IB_7322_LT_STATE_CFGENH] = IB_PHYSPORTSTATE_CFG_ENH,
 506         [IB_7322_LT_STATE_CFGTEST] = IB_PHYSPORTSTATE_CFG_TRAIN,
 507         [IB_7322_LT_STATE_CFGWAITRMTTEST] =
 508                 IB_PHYSPORTSTATE_CFG_TRAIN,
 509         [IB_7322_LT_STATE_CFGWAITENH] =
 510                 IB_PHYSPORTSTATE_CFG_WAIT_ENH,
 511         [0x14] = IB_PHYSPORTSTATE_CFG_TRAIN,
 512         [0x15] = IB_PHYSPORTSTATE_CFG_TRAIN,
 513         [0x16] = IB_PHYSPORTSTATE_CFG_TRAIN,
 514         [0x17] = IB_PHYSPORTSTATE_CFG_TRAIN
 515 };
 516
 517 struct qib_chip_specific {
 518         u64 __iomem *cregbase;
 519         u64 *cntrs;
 520         spinlock_t rcvmod_lock; /* protect rcvctrl shadow changes */
 521         spinlock_t gpio_lock; /* RMW of shadows/regs for ExtCtrl and GPIO */
 522         u64 main_int_mask;      /* clear bits which have dedicated handlers */
 523         u64 int_enable_mask;  /* for per port interrupts in single port mode */
 524         u64 errormask;
 525         u64 hwerrmask;
 526         u64 gpio_out; /* shadow of kr_gpio_out, for rmw ops */
 527         u64 gpio_mask; /* shadow the gpio mask register */
 528         u64 extctrl; /* shadow the gpio output enable, etc... */
 529         u32 ncntrs;
 530         u32 nportcntrs;
 531         u32 cntrnamelen;
 532         u32 portcntrnamelen;
 533         u32 numctxts;
 534         u32 rcvegrcnt;
 535         u32 updthresh; /* current AvailUpdThld */
 536         u32 updthresh_dflt; /* default AvailUpdThld */
 537         u32 r1;
 538         int irq;
 539         u32 num_msix_entries;
 540         u32 sdmabufcnt;
 541         u32 lastbuf_for_pio;
 542         u32 stay_in_freeze;
 543         u32 recovery_ports_initted;
 544         struct qib_msix_entry *msix_entries;
 545         unsigned long *sendchkenable;
 546         unsigned long *sendgrhchk;
 547         unsigned long *sendibchk;
 548         u32 rcvavail_timeout[18];
 549         char emsgbuf[128]; /* for device error interrupt msg buffer */
 550 };
 551
 552 /* Table of entries in "human readable" form Tx Emphasis. */
 553 struct txdds_ent {
 554         u8 amp;
 555         u8 pre;
 556         u8 main;
 557         u8 post;
 558 };
 559
 560 struct vendor_txdds_ent {
 561         u8 oui[QSFP_VOUI_LEN];
 562         u8 *partnum;
 563         struct txdds_ent sdr;
 564         struct txdds_ent ddr;
 565         struct txdds_ent qdr;
 566 };
 567
 568 static void write_tx_serdes_param(struct qib_pportdata *, struct txdds_ent *);
 569
 570 #define TXDDS_TABLE_SZ 16 /* number of entries per speed in onchip table */
 571 #define TXDDS_EXTRA_SZ 13 /* number of extra tx settings entries */
 572 #define TXDDS_MFG_SZ 2    /* number of mfg tx settings entries */
 573 #define SERDES_CHANS 4 /* yes, it's obvious, but one less magic number */
 574
 575 #define H1_FORCE_VAL 8
 576 #define H1_FORCE_QME 1 /*  may be overridden via setup_txselect() */
 577 #define H1_FORCE_QMH 7 /*  may be overridden via setup_txselect() */
 578
 579 /* The static and dynamic registers are paired, and the pairs indexed by spd */
 580 #define krp_static_adapt_dis(spd) (KREG_IBPORT_IDX(ADAPT_DISABLE_STATIC_SDR) \
 581         + ((spd) * 2))
 582
 583 #define QDR_DFE_DISABLE_DELAY 4000 /* msec after LINKUP */
 584 #define QDR_STATIC_ADAPT_DOWN 0xf0f0f0f0ULL /* link down, H1-H4 QDR adapts */
 585 #define QDR_STATIC_ADAPT_DOWN_R1 0ULL /* r1 link down, H1-H4 QDR adapts */
 586 #define QDR_STATIC_ADAPT_INIT 0xffffffffffULL /* up, disable H0,H1-8, LE */
 587 #define QDR_STATIC_ADAPT_INIT_R1 0xf0ffffffffULL /* r1 up, disable H0,H1-8 */
 588
 589 struct qib_chippport_specific {
 590         u64 __iomem *kpregbase;
 591         u64 __iomem *cpregbase;
 592         u64 *portcntrs;
 593         struct qib_pportdata *ppd;
 594         wait_queue_head_t autoneg_wait;
 595         struct delayed_work autoneg_work;
 596         struct delayed_work ipg_work;
 597         struct timer_list chase_timer;
 598         /*
 599          * these 5 fields are used to establish deltas for IB symbol
 600          * errors and linkrecovery errors.  They can be reported on
 601          * some chips during link negotiation prior to INIT, and with
 602          * DDR when faking DDR negotiations with non-IBTA switches.
 603          * The chip counters are adjusted at driver unload if there is
 604          * a non-zero delta.
 605          */
 606         u64 ibdeltainprog;
 607         u64 ibsymdelta;
 608         u64 ibsymsnap;
 609         u64 iblnkerrdelta;
 610         u64 iblnkerrsnap;
 611         u64 iblnkdownsnap;
 612         u64 iblnkdowndelta;
 613         u64 ibmalfdelta;
 614         u64 ibmalfsnap;
 615         u64 ibcctrl_a; /* krp_ibcctrl_a shadow */
 616         u64 ibcctrl_b; /* krp_ibcctrl_b shadow */
 617         unsigned long qdr_dfe_time;
 618         unsigned long chase_end;
 619         u32 autoneg_tries;
 620         u32 recovery_init;
 621         u32 qdr_dfe_on;
 622         u32 qdr_reforce;
 623         /*
 624          * Per-bay per-channel rcv QMH H1 values and Tx values for QDR.
 625          * entry zero is unused, to simplify indexing
 626          */
 627         u8 h1_val;
 628         u8 no_eep;  /* txselect table index to use if no qsfp info */
 629         u8 ipg_tries;
 630         u8 ibmalfusesnap;
 631         struct qib_qsfp_data qsfp_data;
 632         char epmsgbuf[192]; /* for port error interrupt msg buffer */
 633 };
 634
 635 static struct {
 636         const char *name;
 637         irq_handler_t handler;
 638         int lsb;
 639         int port; /* 0 if not port-specific, else port # */
 640 } irq_table[] = {
 641         { "", qib_7322intr, -1, 0 },
 642         { " (buf avail)", qib_7322bufavail,
 643                 SYM_LSB(IntStatus, SendBufAvail), 0 },
 644         { " (sdma 0)", sdma_intr,
 645                 SYM_LSB(IntStatus, SDmaInt_0), 1 },
 646         { " (sdma 1)", sdma_intr,
 647                 SYM_LSB(IntStatus, SDmaInt_1), 2 },
 648         { " (sdmaI 0)", sdma_idle_intr,
 649                 SYM_LSB(IntStatus, SDmaIdleInt_0), 1 },
 650         { " (sdmaI 1)", sdma_idle_intr,
 651                 SYM_LSB(IntStatus, SDmaIdleInt_1), 2 },
 652         { " (sdmaP 0)", sdma_progress_intr,
 653                 SYM_LSB(IntStatus, SDmaProgressInt_0), 1 },
 654         { " (sdmaP 1)", sdma_progress_intr,
 655                 SYM_LSB(IntStatus, SDmaProgressInt_1), 2 },
 656         { " (sdmaC 0)", sdma_cleanup_intr,
 657                 SYM_LSB(IntStatus, SDmaCleanupDone_0), 1 },
 658         { " (sdmaC 1)", sdma_cleanup_intr,
 659                 SYM_LSB(IntStatus, SDmaCleanupDone_1), 2 },
 660 };
 661
 662 /* ibcctrl bits */
 663 #define QLOGIC_IB_IBCC_LINKINITCMD_DISABLE 1
 664 /* cycle through TS1/TS2 till OK */
 665 #define QLOGIC_IB_IBCC_LINKINITCMD_POLL 2
 666 /* wait for TS1, then go on */
 667 #define QLOGIC_IB_IBCC_LINKINITCMD_SLEEP 3
 668 #define QLOGIC_IB_IBCC_LINKINITCMD_SHIFT 16
 669
 670 #define QLOGIC_IB_IBCC_LINKCMD_DOWN 1           /* move to 0x11 */
 671 #define QLOGIC_IB_IBCC_LINKCMD_ARMED 2          /* move to 0x21 */
 672 #define QLOGIC_IB_IBCC_LINKCMD_ACTIVE 3 /* move to 0x31 */
 673
 674 #define BLOB_7322_IBCHG 0x101
 675
 676 static inline void qib_write_kreg(const struct qib_devdata *dd,
 677                                   const u32 regno, u64 value);
 678 static inline u32 qib_read_kreg32(const struct qib_devdata *, const u32);
 679 static void write_7322_initregs(struct qib_devdata *);
 680 static void write_7322_init_portregs(struct qib_pportdata *);
 681 static void setup_7322_link_recovery(struct qib_pportdata *, u32);
 682 static void check_7322_rxe_status(struct qib_pportdata *);
 683 static u32 __iomem *qib_7322_getsendbuf(struct qib_pportdata *, u64, u32 *);
 684
 685 /**
 686  * qib_read_ureg32 - read 32-bit virtualized per-context register
 687  * @dd: device
 688  * @regno: register number
 689  * @ctxt: context number
 690  *
 691  * Return the contents of a register that is virtualized to be per context.
 692  * Returns -1 on errors (not distinguishable from valid contents at
 693  * runtime; we may add a separate error variable at some point).
 694  */
 695 static inline u32 qib_read_ureg32(const struct qib_devdata *dd,
 696                                   enum qib_ureg regno, int ctxt)
 697 {
 698         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 699                 return 0;
 700         return readl(regno + (u64 __iomem *)(
 701                 (dd->ureg_align * ctxt) + (dd->userbase ?
 702                  (char __iomem *)dd->userbase :
 703                  (char __iomem *)dd->kregbase + dd->uregbase)));
 704 }
 705
 706 /**
 707  * qib_read_ureg - read virtualized per-context register
 708  * @dd: device
 709  * @regno: register number
 710  * @ctxt: context number
 711  *
 712  * Return the contents of a register that is virtualized to be per context.
 713  * Returns -1 on errors (not distinguishable from valid contents at
 714  * runtime; we may add a separate error variable at some point).
 715  */
 716 static inline u64 qib_read_ureg(const struct qib_devdata *dd,
 717                                 enum qib_ureg regno, int ctxt)
 718 {
 719
 720         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 721                 return 0;
 722         return readq(regno + (u64 __iomem *)(
 723                 (dd->ureg_align * ctxt) + (dd->userbase ?
 724                  (char __iomem *)dd->userbase :
 725                  (char __iomem *)dd->kregbase + dd->uregbase)));
 726 }
 727
 728 /**
 729  * qib_write_ureg - write virtualized per-context register
 730  * @dd: device
 731  * @regno: register number
 732  * @value: value
 733  * @ctxt: context
 734  *
 735  * Write the contents of a register that is virtualized to be per context.
 736  */
 737 static inline void qib_write_ureg(const struct qib_devdata *dd,
 738                                   enum qib_ureg regno, u64 value, int ctxt)
 739 {
 740         u64 __iomem *ubase;
 741         if (dd->userbase)
 742                 ubase = (u64 __iomem *)
 743                         ((char __iomem *) dd->userbase +
 744                          dd->ureg_align * ctxt);
 745         else
 746                 ubase = (u64 __iomem *)
 747                         (dd->uregbase +
 748                          (char __iomem *) dd->kregbase +
 749                          dd->ureg_align * ctxt);
 750
 751         if (dd->kregbase && (dd->flags & QIB_PRESENT))
 752                 writeq(value, &ubase[regno]);
 753 }
 754
 755 static inline u32 qib_read_kreg32(const struct qib_devdata *dd,
 756                                   const u32 regno)
 757 {
 758         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 759                 return -1;
 760         return readl((u32 __iomem *) &dd->kregbase[regno]);
 761 }
 762
 763 static inline u64 qib_read_kreg64(const struct qib_devdata *dd,
 764                                   const u32 regno)
 765 {
 766         if (!dd->kregbase || !(dd->flags & QIB_PRESENT))
 767                 return -1;
 768         return readq(&dd->kregbase[regno]);
 769 }
 770
 771 static inline void qib_write_kreg(const struct qib_devdata *dd,
 772                                   const u32 regno, u64 value)
 773 {
 774         if (dd->kregbase && (dd->flags & QIB_PRESENT))
 775                 writeq(value, &dd->kregbase[regno]);
 776 }
 777
 778 /*
 779  * not many sanity checks for the port-specific kernel register routines,
 780  * since they are only used when it's known to be safe.
 781 */
 782 static inline u64 qib_read_kreg_port(const struct qib_pportdata *ppd,
 783                                      const u16 regno)
 784 {
 785         if (!ppd->cpspec->kpregbase || !(ppd->dd->flags & QIB_PRESENT))
 786                 return 0ULL;
 787         return readq(&ppd->cpspec->kpregbase[regno]);
 788 }
 789
 790 static inline void qib_write_kreg_port(const struct qib_pportdata *ppd,
 791                                        const u16 regno, u64 value)
 792 {
 793         if (ppd->cpspec && ppd->dd && ppd->cpspec->kpregbase &&
 794             (ppd->dd->flags & QIB_PRESENT))
 795                 writeq(value, &ppd->cpspec->kpregbase[regno]);
 796 }
 797
 798 /**
 799  * qib_write_kreg_ctxt - write a device's per-ctxt 64-bit kernel register
 800  * @dd: the qlogic_ib device
 801  * @regno: the register number to write
 802  * @ctxt: the context containing the register
 803  * @value: the value to write
 804  */
 805 static inline void qib_write_kreg_ctxt(const struct qib_devdata *dd,
 806                                        const u16 regno, unsigned ctxt,
 807                                        u64 value)
 808 {
 809         qib_write_kreg(dd, regno + ctxt, value);
 810 }
 811
 812 static inline u64 read_7322_creg(const struct qib_devdata *dd, u16 regno)
 813 {
 814         if (!dd->cspec->cregbase || !(dd->flags & QIB_PRESENT))
 815                 return 0;
 816         return readq(&dd->cspec->cregbase[regno]);
 817
 818
 819 }
 820
 821 static inline u32 read_7322_creg32(const struct qib_devdata *dd, u16 regno)
 822 {
 823         if (!dd->cspec->cregbase || !(dd->flags & QIB_PRESENT))
 824                 return 0;
 825         return readl(&dd->cspec->cregbase[regno]);
 826
 827
 828 }
 829
 830 static inline void write_7322_creg_port(const struct qib_pportdata *ppd,
 831                                         u16 regno, u64 value)
 832 {
 833         if (ppd->cpspec && ppd->cpspec->cpregbase &&
 834             (ppd->dd->flags & QIB_PRESENT))
 835                 writeq(value, &ppd->cpspec->cpregbase[regno]);
 836 }
 837
 838 static inline u64 read_7322_creg_port(const struct qib_pportdata *ppd,
 839                                       u16 regno)
 840 {
 841         if (!ppd->cpspec || !ppd->cpspec->cpregbase ||
 842             !(ppd->dd->flags & QIB_PRESENT))
 843                 return 0;
 844         return readq(&ppd->cpspec->cpregbase[regno]);
 845 }
 846
 847 static inline u32 read_7322_creg32_port(const struct qib_pportdata *ppd,
 848                                         u16 regno)
 849 {
 850         if (!ppd->cpspec || !ppd->cpspec->cpregbase ||
 851             !(ppd->dd->flags & QIB_PRESENT))
 852                 return 0;
 853         return readl(&ppd->cpspec->cpregbase[regno]);
 854 }
 855
 856 /* bits in Control register */
 857 #define QLOGIC_IB_C_RESET SYM_MASK(Control, SyncReset)
 858 #define QLOGIC_IB_C_SDMAFETCHPRIOEN SYM_MASK(Control, SDmaDescFetchPriorityEn)
 859
 860 /* bits in general interrupt regs */
 861 #define QIB_I_RCVURG_LSB SYM_LSB(IntMask, RcvUrg0IntMask)
 862 #define QIB_I_RCVURG_RMASK MASK_ACROSS(0, 17)
 863 #define QIB_I_RCVURG_MASK (QIB_I_RCVURG_RMASK << QIB_I_RCVURG_LSB)
 864 #define QIB_I_RCVAVAIL_LSB SYM_LSB(IntMask, RcvAvail0IntMask)
 865 #define QIB_I_RCVAVAIL_RMASK MASK_ACROSS(0, 17)
 866 #define QIB_I_RCVAVAIL_MASK (QIB_I_RCVAVAIL_RMASK << QIB_I_RCVAVAIL_LSB)
 867 #define QIB_I_C_ERROR INT_MASK(Err)
 868
 869 #define QIB_I_SPIOSENT (INT_MASK_P(SendDone, 0) | INT_MASK_P(SendDone, 1))
 870 #define QIB_I_SPIOBUFAVAIL INT_MASK(SendBufAvail)
 871 #define QIB_I_GPIO INT_MASK(AssertGPIO)
 872 #define QIB_I_P_SDMAINT(pidx) \
 873         (INT_MASK_P(SDma, pidx) | INT_MASK_P(SDmaIdle, pidx) | \
 874          INT_MASK_P(SDmaProgress, pidx) | \
 875          INT_MASK_PM(SDmaCleanupDone, pidx))
 876
 877 /* Interrupt bits that are "per port" */
 878 #define QIB_I_P_BITSEXTANT(pidx) \
 879         (INT_MASK_P(Err, pidx) | INT_MASK_P(SendDone, pidx) | \
 880         INT_MASK_P(SDma, pidx) | INT_MASK_P(SDmaIdle, pidx) | \
 881         INT_MASK_P(SDmaProgress, pidx) | \
 882         INT_MASK_PM(SDmaCleanupDone, pidx))
 883
 884 /* Interrupt bits that are common to a device */
 885 /* currently unused: QIB_I_SPIOSENT */
 886 #define QIB_I_C_BITSEXTANT \
 887         (QIB_I_RCVURG_MASK | QIB_I_RCVAVAIL_MASK | \
 888         QIB_I_SPIOSENT | \
 889         QIB_I_C_ERROR | QIB_I_SPIOBUFAVAIL | QIB_I_GPIO)
 890
 891 #define QIB_I_BITSEXTANT (QIB_I_C_BITSEXTANT | \
 892         QIB_I_P_BITSEXTANT(0) | QIB_I_P_BITSEXTANT(1))
 893
 894 /*
 895  * Error bits that are "per port".
 896  */
 897 #define QIB_E_P_IBSTATUSCHANGED ERR_MASK_N(IBStatusChanged)
 898 #define QIB_E_P_SHDR ERR_MASK_N(SHeadersErr)
 899 #define QIB_E_P_VL15_BUF_MISUSE ERR_MASK_N(VL15BufMisuseErr)
 900 #define QIB_E_P_SND_BUF_MISUSE ERR_MASK_N(SendBufMisuseErr)
 901 #define QIB_E_P_SUNSUPVL ERR_MASK_N(SendUnsupportedVLErr)
 902 #define QIB_E_P_SUNEXP_PKTNUM ERR_MASK_N(SendUnexpectedPktNumErr)
 903 #define QIB_E_P_SDROP_DATA ERR_MASK_N(SendDroppedDataPktErr)
 904 #define QIB_E_P_SDROP_SMP ERR_MASK_N(SendDroppedSmpPktErr)
 905 #define QIB_E_P_SPKTLEN ERR_MASK_N(SendPktLenErr)
 906 #define QIB_E_P_SUNDERRUN ERR_MASK_N(SendUnderRunErr)
 907 #define QIB_E_P_SMAXPKTLEN ERR_MASK_N(SendMaxPktLenErr)
 908 #define QIB_E_P_SMINPKTLEN ERR_MASK_N(SendMinPktLenErr)
 909 #define QIB_E_P_RIBLOSTLINK ERR_MASK_N(RcvIBLostLinkErr)
 910 #define QIB_E_P_RHDR ERR_MASK_N(RcvHdrErr)
 911 #define QIB_E_P_RHDRLEN ERR_MASK_N(RcvHdrLenErr)
 912 #define QIB_E_P_RBADTID ERR_MASK_N(RcvBadTidErr)
 913 #define QIB_E_P_RBADVERSION ERR_MASK_N(RcvBadVersionErr)
 914 #define QIB_E_P_RIBFLOW ERR_MASK_N(RcvIBFlowErr)
 915 #define QIB_E_P_REBP ERR_MASK_N(RcvEBPErr)
 916 #define QIB_E_P_RUNSUPVL ERR_MASK_N(RcvUnsupportedVLErr)
 917 #define QIB_E_P_RUNEXPCHAR ERR_MASK_N(RcvUnexpectedCharErr)
 918 #define QIB_E_P_RSHORTPKTLEN ERR_MASK_N(RcvShortPktLenErr)
 919 #define QIB_E_P_RLONGPKTLEN ERR_MASK_N(RcvLongPktLenErr)
 920 #define QIB_E_P_RMAXPKTLEN ERR_MASK_N(RcvMaxPktLenErr)
 921 #define QIB_E_P_RMINPKTLEN ERR_MASK_N(RcvMinPktLenErr)
 922 #define QIB_E_P_RICRC ERR_MASK_N(RcvICRCErr)
 923 #define QIB_E_P_RVCRC ERR_MASK_N(RcvVCRCErr)
 924 #define QIB_E_P_RFORMATERR ERR_MASK_N(RcvFormatErr)
 925
 926 #define QIB_E_P_SDMA1STDESC ERR_MASK_N(SDma1stDescErr)
 927 #define QIB_E_P_SDMABASE ERR_MASK_N(SDmaBaseErr)
 928 #define QIB_E_P_SDMADESCADDRMISALIGN ERR_MASK_N(SDmaDescAddrMisalignErr)
 929 #define QIB_E_P_SDMADWEN ERR_MASK_N(SDmaDwEnErr)
 930 #define QIB_E_P_SDMAGENMISMATCH ERR_MASK_N(SDmaGenMismatchErr)
 931 #define QIB_E_P_SDMAHALT ERR_MASK_N(SDmaHaltErr)
 932 #define QIB_E_P_SDMAMISSINGDW ERR_MASK_N(SDmaMissingDwErr)
 933 #define QIB_E_P_SDMAOUTOFBOUND ERR_MASK_N(SDmaOutOfBoundErr)
 934 #define QIB_E_P_SDMARPYTAG ERR_MASK_N(SDmaRpyTagErr)
 935 #define QIB_E_P_SDMATAILOUTOFBOUND ERR_MASK_N(SDmaTailOutOfBoundErr)
 936 #define QIB_E_P_SDMAUNEXPDATA ERR_MASK_N(SDmaUnexpDataErr)
 937
 938 /* Error bits that are common to a device */
 939 #define QIB_E_RESET ERR_MASK(ResetNegated)
 940 #define QIB_E_HARDWARE ERR_MASK(HardwareErr)
 941 #define QIB_E_INVALIDADDR ERR_MASK(InvalidAddrErr)
 942
 943
 944 /*
 945  * Per chip (rather than per-port) errors.  Most either do
 946  * nothing but trigger a print (because they self-recover, or
 947  * always occur in tandem with other errors that handle the
 948  * issue), or because they indicate errors with no recovery,
 949  * but we want to know that they happened.
 950  */
 951 #define QIB_E_SBUF_VL15_MISUSE ERR_MASK(SBufVL15MisUseErr)
 952 #define QIB_E_BADEEP ERR_MASK(InvalidEEPCmd)
 953 #define QIB_E_VLMISMATCH ERR_MASK(SendVLMismatchErr)
 954 #define QIB_E_ARMLAUNCH ERR_MASK(SendArmLaunchErr)
 955 #define QIB_E_SPCLTRIG ERR_MASK(SendSpecialTriggerErr)
 956 #define QIB_E_RRCVHDRFULL ERR_MASK(RcvHdrFullErr)
 957 #define QIB_E_RRCVEGRFULL ERR_MASK(RcvEgrFullErr)
 958 #define QIB_E_RCVCTXTSHARE ERR_MASK(RcvContextShareErr)
 959
 960 /* SDMA chip errors (not per port)
 961  * QIB_E_SDMA_BUF_DUP needs no special handling, because we will also get
 962  * the SDMAHALT error immediately, so we just print the dup error via the
 963  * E_AUTO mechanism.  This is true of most of the per-port fatal errors
 964  * as well, but since this is port-independent, by definition, it's
 965  * handled a bit differently.  SDMA_VL15 and SDMA_WRONG_PORT are per
 966  * packet send errors, and so are handled in the same manner as other
 967  * per-packet errors.
 968  */
 969 #define QIB_E_SDMA_VL15 ERR_MASK(SDmaVL15Err)
 970 #define QIB_E_SDMA_WRONG_PORT ERR_MASK(SDmaWrongPortErr)
 971 #define QIB_E_SDMA_BUF_DUP ERR_MASK(SDmaBufMaskDuplicateErr)
 972
 973 /*
 974  * Below functionally equivalent to legacy QLOGIC_IB_E_PKTERRS
 975  * it is used to print "common" packet errors.
 976  */
 977 #define QIB_E_P_PKTERRS (QIB_E_P_SPKTLEN |\
 978         QIB_E_P_SDROP_DATA | QIB_E_P_RVCRC |\
 979         QIB_E_P_RICRC | QIB_E_P_RSHORTPKTLEN |\
 980         QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SHDR | \
 981         QIB_E_P_REBP)
 982
 983 /* Error Bits that Packet-related (Receive, per-port) */
 984 #define QIB_E_P_RPKTERRS (\
 985         QIB_E_P_RHDRLEN | QIB_E_P_RBADTID | \
 986         QIB_E_P_RBADVERSION | QIB_E_P_RHDR | \
 987         QIB_E_P_RLONGPKTLEN | QIB_E_P_RSHORTPKTLEN |\
 988         QIB_E_P_RMAXPKTLEN | QIB_E_P_RMINPKTLEN | \
 989         QIB_E_P_RFORMATERR | QIB_E_P_RUNSUPVL | \
 990         QIB_E_P_RUNEXPCHAR | QIB_E_P_RIBFLOW | QIB_E_P_REBP)
 991
 992 /*
 993  * Error bits that are Send-related (per port)
 994  * (ARMLAUNCH excluded from E_SPKTERRS because it gets special handling).
 995  * All of these potentially need to have a buffer disarmed
 996  */
 997 #define QIB_E_P_SPKTERRS (\
 998         QIB_E_P_SUNEXP_PKTNUM |\
 999         QIB_E_P_SDROP_DATA | QIB_E_P_SDROP_SMP |\
1000         QIB_E_P_SMAXPKTLEN |\
1001         QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SHDR | \
1002         QIB_E_P_SMINPKTLEN | QIB_E_P_SPKTLEN | \
1003         QIB_E_P_SND_BUF_MISUSE | QIB_E_P_SUNSUPVL)
1004
1005 #define QIB_E_SPKTERRS ( \
1006                 QIB_E_SBUF_VL15_MISUSE | QIB_E_VLMISMATCH | \
1007                 ERR_MASK_N(SendUnsupportedVLErr) |                      \
1008                 QIB_E_SPCLTRIG | QIB_E_SDMA_VL15 | QIB_E_SDMA_WRONG_PORT)
1009
1010 #define QIB_E_P_SDMAERRS ( \
1011         QIB_E_P_SDMAHALT | \
1012         QIB_E_P_SDMADESCADDRMISALIGN | \
1013         QIB_E_P_SDMAUNEXPDATA | \
1014         QIB_E_P_SDMAMISSINGDW | \
1015         QIB_E_P_SDMADWEN | \
1016         QIB_E_P_SDMARPYTAG | \
1017         QIB_E_P_SDMA1STDESC | \
1018         QIB_E_P_SDMABASE | \
1019         QIB_E_P_SDMATAILOUTOFBOUND | \
1020         QIB_E_P_SDMAOUTOFBOUND | \
1021         QIB_E_P_SDMAGENMISMATCH)
1022
1023 /*
1024  * This sets some bits more than once, but makes it more obvious which
1025  * bits are not handled under other categories, and the repeat definition
1026  * is not a problem.
1027  */
1028 #define QIB_E_P_BITSEXTANT ( \
1029         QIB_E_P_SPKTERRS | QIB_E_P_PKTERRS | QIB_E_P_RPKTERRS | \
1030         QIB_E_P_RIBLOSTLINK | QIB_E_P_IBSTATUSCHANGED | \
1031         QIB_E_P_SND_BUF_MISUSE | QIB_E_P_SUNDERRUN | \
1032         QIB_E_P_SHDR | QIB_E_P_VL15_BUF_MISUSE | QIB_E_P_SDMAERRS \
1033         )
1034
1035 /*
1036  * These are errors that can occur when the link
1037  * changes state while a packet is being sent or received.  This doesn't
1038  * cover things like EBP or VCRC that can be the result of a sending
1039  * having the link change state, so we receive a "known bad" packet.
1040  * All of these are "per port", so renamed:
1041  */
1042 #define QIB_E_P_LINK_PKTERRS (\
1043         QIB_E_P_SDROP_DATA | QIB_E_P_SDROP_SMP |\
1044         QIB_E_P_SMINPKTLEN | QIB_E_P_SPKTLEN |\
1045         QIB_E_P_RSHORTPKTLEN | QIB_E_P_RMINPKTLEN |\
1046         QIB_E_P_RUNEXPCHAR)
1047
1048 /*
1049  * This sets some bits more than once, but makes it more obvious which
1050  * bits are not handled under other categories (such as QIB_E_SPKTERRS),
1051  * and the repeat definition is not a problem.
1052  */
1053 #define QIB_E_C_BITSEXTANT (\
1054         QIB_E_HARDWARE | QIB_E_INVALIDADDR | QIB_E_BADEEP |\
1055         QIB_E_ARMLAUNCH | QIB_E_VLMISMATCH | QIB_E_RRCVHDRFULL |\
1056         QIB_E_RRCVEGRFULL | QIB_E_RESET | QIB_E_SBUF_VL15_MISUSE)
1057
1058 /* Likewise Neuter E_SPKT_ERRS_IGNORE */
1059 #define E_SPKT_ERRS_IGNORE 0
1060
1061 #define QIB_EXTS_MEMBIST_DISABLED \
1062         SYM_MASK(EXTStatus, MemBISTDisabled)
1063 #define QIB_EXTS_MEMBIST_ENDTEST \
1064         SYM_MASK(EXTStatus, MemBISTEndTest)
1065
1066 #define QIB_E_SPIOARMLAUNCH \
1067         ERR_MASK(SendArmLaunchErr)
1068
1069 #define IBA7322_IBCC_LINKINITCMD_MASK SYM_RMASK(IBCCtrlA_0, LinkInitCmd)
1070 #define IBA7322_IBCC_LINKCMD_SHIFT SYM_LSB(IBCCtrlA_0, LinkCmd)
1071
1072 /*
1073  * IBTA_1_2 is set when multiple speeds are enabled (normal),
1074  * and also if forced QDR (only QDR enabled).  It's enabled for the
1075  * forced QDR case so that scrambling will be enabled by the TS3
1076  * exchange, when supported by both sides of the link.
1077  */
1078 #define IBA7322_IBC_IBTA_1_2_MASK SYM_MASK(IBCCtrlB_0, IB_ENHANCED_MODE)
1079 #define IBA7322_IBC_MAX_SPEED_MASK SYM_MASK(IBCCtrlB_0, SD_SPEED)
1080 #define IBA7322_IBC_SPEED_QDR SYM_MASK(IBCCtrlB_0, SD_SPEED_QDR)
1081 #define IBA7322_IBC_SPEED_DDR SYM_MASK(IBCCtrlB_0, SD_SPEED_DDR)
1082 #define IBA7322_IBC_SPEED_SDR SYM_MASK(IBCCtrlB_0, SD_SPEED_SDR)
1083 #define IBA7322_IBC_SPEED_MASK (SYM_MASK(IBCCtrlB_0, SD_SPEED_SDR) | \
1084         SYM_MASK(IBCCtrlB_0, SD_SPEED_DDR) | SYM_MASK(IBCCtrlB_0, SD_SPEED_QDR))
1085 #define IBA7322_IBC_SPEED_LSB SYM_LSB(IBCCtrlB_0, SD_SPEED_SDR)
1086
1087 #define IBA7322_LEDBLINK_OFF_SHIFT SYM_LSB(RcvPktLEDCnt_0, OFFperiod)
1088 #define IBA7322_LEDBLINK_ON_SHIFT SYM_LSB(RcvPktLEDCnt_0, ONperiod)
1089
1090 #define IBA7322_IBC_WIDTH_AUTONEG SYM_MASK(IBCCtrlB_0, IB_NUM_CHANNELS)
1091 #define IBA7322_IBC_WIDTH_4X_ONLY (1<<SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS))
1092 #define IBA7322_IBC_WIDTH_1X_ONLY (0<<SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS))
1093
1094 #define IBA7322_IBC_RXPOL_MASK SYM_MASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP)
1095 #define IBA7322_IBC_RXPOL_LSB SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP)
1096 #define IBA7322_IBC_HRTBT_MASK (SYM_MASK(IBCCtrlB_0, HRTBT_AUTO) | \
1097         SYM_MASK(IBCCtrlB_0, HRTBT_ENB))
1098 #define IBA7322_IBC_HRTBT_RMASK (IBA7322_IBC_HRTBT_MASK >> \
1099         SYM_LSB(IBCCtrlB_0, HRTBT_ENB))
1100 #define IBA7322_IBC_HRTBT_LSB SYM_LSB(IBCCtrlB_0, HRTBT_ENB)
1101
1102 #define IBA7322_REDIRECT_VEC_PER_REG 12
1103
1104 #define IBA7322_SENDCHK_PKEY SYM_MASK(SendCheckControl_0, PKey_En)
1105 #define IBA7322_SENDCHK_BTHQP SYM_MASK(SendCheckControl_0, BTHQP_En)
1106 #define IBA7322_SENDCHK_SLID SYM_MASK(SendCheckControl_0, SLID_En)
1107 #define IBA7322_SENDCHK_RAW_IPV6 SYM_MASK(SendCheckControl_0, RawIPV6_En)
1108 #define IBA7322_SENDCHK_MINSZ SYM_MASK(SendCheckControl_0, PacketTooSmall_En)
1109
1110 #define AUTONEG_TRIES 3 /* sequential retries to negotiate DDR */
1111
1112 #define HWE_AUTO(fldname) { .mask = SYM_MASK(HwErrMask, fldname##Mask), \
1113         .msg = #fldname , .sz = sizeof(#fldname) }
1114 #define HWE_AUTO_P(fldname, port) { .mask = SYM_MASK(HwErrMask, \
1115         fldname##Mask##_##port), .msg = #fldname , .sz = sizeof(#fldname) }
1116 static const struct qib_hwerror_msgs qib_7322_hwerror_msgs[] = {
1117         HWE_AUTO_P(IBSerdesPClkNotDetect, 1),
1118         HWE_AUTO_P(IBSerdesPClkNotDetect, 0),
1119         HWE_AUTO(PCIESerdesPClkNotDetect),
1120         HWE_AUTO(PowerOnBISTFailed),
1121         HWE_AUTO(TempsenseTholdReached),
1122         HWE_AUTO(MemoryErr),
1123         HWE_AUTO(PCIeBusParityErr),
1124         HWE_AUTO(PcieCplTimeout),
1125         HWE_AUTO(PciePoisonedTLP),
1126         HWE_AUTO_P(SDmaMemReadErr, 1),
1127         HWE_AUTO_P(SDmaMemReadErr, 0),
1128         HWE_AUTO_P(IBCBusFromSPCParityErr, 1),
1129         HWE_AUTO_P(IBCBusToSPCParityErr, 1),
1130         HWE_AUTO_P(IBCBusFromSPCParityErr, 0),
1131         HWE_AUTO(statusValidNoEop),
1132         HWE_AUTO(LATriggered),
1133         { .mask = 0, .sz = 0 }
1134 };
1135
1136 #define E_AUTO(fldname) { .mask = SYM_MASK(ErrMask, fldname##Mask), \
1137         .msg = #fldname, .sz = sizeof(#fldname) }
1138 #define E_P_AUTO(fldname) { .mask = SYM_MASK(ErrMask_0, fldname##Mask), \
1139         .msg = #fldname, .sz = sizeof(#fldname) }
1140 static const struct qib_hwerror_msgs qib_7322error_msgs[] = {
1141         E_AUTO(RcvEgrFullErr),
1142         E_AUTO(RcvHdrFullErr),
1143         E_AUTO(ResetNegated),
1144         E_AUTO(HardwareErr),
1145         E_AUTO(InvalidAddrErr),
1146         E_AUTO(SDmaVL15Err),
1147         E_AUTO(SBufVL15MisUseErr),
1148         E_AUTO(InvalidEEPCmd),
1149         E_AUTO(RcvContextShareErr),
1150         E_AUTO(SendVLMismatchErr),
1151         E_AUTO(SendArmLaunchErr),
1152         E_AUTO(SendSpecialTriggerErr),
1153         E_AUTO(SDmaWrongPortErr),
1154         E_AUTO(SDmaBufMaskDuplicateErr),
1155         { .mask = 0, .sz = 0 }
1156 };
1157
1158 static const struct  qib_hwerror_msgs qib_7322p_error_msgs[] = {
1159         E_P_AUTO(IBStatusChanged),
1160         E_P_AUTO(SHeadersErr),
1161         E_P_AUTO(VL15BufMisuseErr),
1162         /*
1163          * SDmaHaltErr is not really an error, make it clearer;
1164          */
1165         {.mask = SYM_MASK(ErrMask_0, SDmaHaltErrMask), .msg = "SDmaHalted",
1166                 .sz = 11},
1167         E_P_AUTO(SDmaDescAddrMisalignErr),
1168         E_P_AUTO(SDmaUnexpDataErr),
1169         E_P_AUTO(SDmaMissingDwErr),
1170         E_P_AUTO(SDmaDwEnErr),
1171         E_P_AUTO(SDmaRpyTagErr),
1172         E_P_AUTO(SDma1stDescErr),
1173         E_P_AUTO(SDmaBaseErr),
1174         E_P_AUTO(SDmaTailOutOfBoundErr),
1175         E_P_AUTO(SDmaOutOfBoundErr),
1176         E_P_AUTO(SDmaGenMismatchErr),
1177         E_P_AUTO(SendBufMisuseErr),
1178         E_P_AUTO(SendUnsupportedVLErr),
1179         E_P_AUTO(SendUnexpectedPktNumErr),
1180         E_P_AUTO(SendDroppedDataPktErr),
1181         E_P_AUTO(SendDroppedSmpPktErr),
1182         E_P_AUTO(SendPktLenErr),
1183         E_P_AUTO(SendUnderRunErr),
1184         E_P_AUTO(SendMaxPktLenErr),
1185         E_P_AUTO(SendMinPktLenErr),
1186         E_P_AUTO(RcvIBLostLinkErr),
1187         E_P_AUTO(RcvHdrErr),
1188         E_P_AUTO(RcvHdrLenErr),
1189         E_P_AUTO(RcvBadTidErr),
1190         E_P_AUTO(RcvBadVersionErr),
1191         E_P_AUTO(RcvIBFlowErr),
1192         E_P_AUTO(RcvEBPErr),
1193         E_P_AUTO(RcvUnsupportedVLErr),
1194         E_P_AUTO(RcvUnexpectedCharErr),
1195         E_P_AUTO(RcvShortPktLenErr),
1196         E_P_AUTO(RcvLongPktLenErr),
1197         E_P_AUTO(RcvMaxPktLenErr),
1198         E_P_AUTO(RcvMinPktLenErr),
1199         E_P_AUTO(RcvICRCErr),
1200         E_P_AUTO(RcvVCRCErr),
1201         E_P_AUTO(RcvFormatErr),
1202         { .mask = 0, .sz = 0 }
1203 };
1204
1205 /*
1206  * Below generates "auto-message" for interrupts not specific to any port or
1207  * context
1208  */
1209 #define INTR_AUTO(fldname) { .mask = SYM_MASK(IntMask, fldname##Mask), \
1210         .msg = #fldname, .sz = sizeof(#fldname) }
1211 /* Below generates "auto-message" for interrupts specific to a port */
1212 #define INTR_AUTO_P(fldname) { .mask = MASK_ACROSS(\
1213         SYM_LSB(IntMask, fldname##Mask##_0), \
1214         SYM_LSB(IntMask, fldname##Mask##_1)), \
1215         .msg = #fldname "_P", .sz = sizeof(#fldname "_P") }
1216 /* For some reason, the SerDesTrimDone bits are reversed */
1217 #define INTR_AUTO_PI(fldname) { .mask = MASK_ACROSS(\
1218         SYM_LSB(IntMask, fldname##Mask##_1), \
1219         SYM_LSB(IntMask, fldname##Mask##_0)), \
1220         .msg = #fldname "_P", .sz = sizeof(#fldname "_P") }
1221 /*
1222  * Below generates "auto-message" for interrupts specific to a context,
1223  * with ctxt-number appended
1224  */
1225 #define INTR_AUTO_C(fldname) { .mask = MASK_ACROSS(\
1226         SYM_LSB(IntMask, fldname##0IntMask), \
1227         SYM_LSB(IntMask, fldname##17IntMask)), \
1228         .msg = #fldname "_C", .sz = sizeof(#fldname "_C") }
1229
1230 static const struct  qib_hwerror_msgs qib_7322_intr_msgs[] = {
1231         INTR_AUTO_P(SDmaInt),
1232         INTR_AUTO_P(SDmaProgressInt),
1233         INTR_AUTO_P(SDmaIdleInt),
1234         INTR_AUTO_P(SDmaCleanupDone),
1235         INTR_AUTO_C(RcvUrg),
1236         INTR_AUTO_P(ErrInt),
1237         INTR_AUTO(ErrInt),      /* non-port-specific errs */
1238         INTR_AUTO(AssertGPIOInt),
1239         INTR_AUTO_P(SendDoneInt),
1240         INTR_AUTO(SendBufAvailInt),
1241         INTR_AUTO_C(RcvAvail),
1242         { .mask = 0, .sz = 0 }
1243 };
1244
1245 #define TXSYMPTOM_AUTO_P(fldname) \
1246         { .mask = SYM_MASK(SendHdrErrSymptom_0, fldname), \
1247         .msg = #fldname, .sz = sizeof(#fldname) }
1248 static const struct  qib_hwerror_msgs hdrchk_msgs[] = {
1249         TXSYMPTOM_AUTO_P(NonKeyPacket),
1250         TXSYMPTOM_AUTO_P(GRHFail),
1251         TXSYMPTOM_AUTO_P(PkeyFail),
1252         TXSYMPTOM_AUTO_P(QPFail),
1253         TXSYMPTOM_AUTO_P(SLIDFail),
1254         TXSYMPTOM_AUTO_P(RawIPV6),
1255         TXSYMPTOM_AUTO_P(PacketTooSmall),
1256         { .mask = 0, .sz = 0 }
1257 };
1258
1259 #define IBA7322_HDRHEAD_PKTINT_SHIFT 32 /* interrupt cnt in upper 32 bits */
1260
1261 /*
1262  * Called when we might have an error that is specific to a particular
1263  * PIO buffer, and may need to cancel that buffer, so it can be re-used,
1264  * because we don't need to force the update of pioavail
1265  */
1266 static void qib_disarm_7322_senderrbufs(struct qib_pportdata *ppd)
1267 {
1268         struct qib_devdata *dd = ppd->dd;
1269         u32 i;
1270         int any;
1271         u32 piobcnt = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
1272         u32 regcnt = (piobcnt + BITS_PER_LONG - 1) / BITS_PER_LONG;
1273         unsigned long sbuf[4];
1274
1275         /*
1276          * It's possible that sendbuffererror could have bits set; might
1277          * have already done this as a result of hardware error handling.
1278          */
1279         any = 0;
1280         for (i = 0; i < regcnt; ++i) {
1281                 sbuf[i] = qib_read_kreg64(dd, kr_sendbuffererror + i);
1282                 if (sbuf[i]) {
1283                         any = 1;
1284                         qib_write_kreg(dd, kr_sendbuffererror + i, sbuf[i]);
1285                 }
1286         }
1287
1288         if (any)
1289                 qib_disarm_piobufs_set(dd, sbuf, piobcnt);
1290 }
1291
1292 /* No txe_recover yet, if ever */
1293
1294 /* No decode__errors yet */
1295 static void err_decode(char *msg, size_t len, u64 errs,
1296                        const struct qib_hwerror_msgs *msp)
1297 {
1298         u64 these, lmask;
1299         int took, multi, n = 0;
1300
1301         while (errs && msp && msp->mask) {
1302                 multi = (msp->mask & (msp->mask - 1));
1303                 while (errs & msp->mask) {
1304                         these = (errs & msp->mask);
1305                         lmask = (these & (these - 1)) ^ these;
1306                         if (len) {
1307                                 if (n++) {
1308                                         /* separate the strings */
1309                                         *msg++ = ',';
1310                                         len--;
1311                                 }
1312                                 BUG_ON(!msp->sz);
1313                                 /* msp->sz counts the nul */
1314                                 took = min_t(size_t, msp->sz - (size_t)1, len);
1315                                 memcpy(msg,  msp->msg, took);
1316                                 len -= took;
1317                                 msg += took;
1318                                 if (len)
1319                                         *msg = '\0';
1320                         }
1321                         errs &= ~lmask;
1322                         if (len && multi) {
1323                                 /* More than one bit this mask */
1324                                 int idx = -1;
1325
1326                                 while (lmask & msp->mask) {
1327                                         ++idx;
1328                                         lmask >>= 1;
1329                                 }
1330                                 took = scnprintf(msg, len, "_%d", idx);
1331                                 len -= took;
1332                                 msg += took;
1333                         }
1334                 }
1335                 ++msp;
1336         }
1337         /* If some bits are left, show in hex. */
1338         if (len && errs)
1339                 snprintf(msg, len, "%sMORE:%llX", n ? "," : "",
1340                         (unsigned long long) errs);
1341 }
1342
1343 /* only called if r1 set */
1344 static void flush_fifo(struct qib_pportdata *ppd)
1345 {
1346         struct qib_devdata *dd = ppd->dd;
1347         u32 __iomem *piobuf;
1348         u32 bufn;
1349         u32 *hdr;
1350         u64 pbc;
1351         const unsigned hdrwords = 7;
1352         static struct qib_ib_header ibhdr = {
1353                 .lrh[0] = cpu_to_be16(0xF000 | QIB_LRH_BTH),
1354                 .lrh[1] = IB_LID_PERMISSIVE,
1355                 .lrh[2] = cpu_to_be16(hdrwords + SIZE_OF_CRC),
1356                 .lrh[3] = IB_LID_PERMISSIVE,
1357                 .u.oth.bth[0] = cpu_to_be32(
1358                         (IB_OPCODE_UD_SEND_ONLY << 24) | QIB_DEFAULT_P_KEY),
1359                 .u.oth.bth[1] = cpu_to_be32(0),
1360                 .u.oth.bth[2] = cpu_to_be32(0),
1361                 .u.oth.u.ud.deth[0] = cpu_to_be32(0),
1362                 .u.oth.u.ud.deth[1] = cpu_to_be32(0),
1363         };
1364
1365         /*
1366          * Send a dummy VL15 packet to flush the launch FIFO.
1367          * This will not actually be sent since the TxeBypassIbc bit is set.
1368          */
1369         pbc = PBC_7322_VL15_SEND |
1370                 (((u64)ppd->hw_pidx) << (PBC_PORT_SEL_LSB + 32)) |
1371                 (hdrwords + SIZE_OF_CRC);
1372         piobuf = qib_7322_getsendbuf(ppd, pbc, &bufn);
1373         if (!piobuf)
1374                 return;
1375         writeq(pbc, piobuf);
1376         hdr = (u32 *) &ibhdr;
1377         if (dd->flags & QIB_PIO_FLUSH_WC) {
1378                 qib_flush_wc();
1379                 qib_pio_copy(piobuf + 2, hdr, hdrwords - 1);
1380                 qib_flush_wc();
1381                 __raw_writel(hdr[hdrwords - 1], piobuf + hdrwords + 1);
1382                 qib_flush_wc();
1383         } else
1384                 qib_pio_copy(piobuf + 2, hdr, hdrwords);
1385         qib_sendbuf_done(dd, bufn);
1386 }
1387
1388 /*
1389  * This is called with interrupts disabled and sdma_lock held.
1390  */
1391 static void qib_7322_sdma_sendctrl(struct qib_pportdata *ppd, unsigned op)
1392 {
1393         struct qib_devdata *dd = ppd->dd;
1394         u64 set_sendctrl = 0;
1395         u64 clr_sendctrl = 0;
1396
1397         if (op & QIB_SDMA_SENDCTRL_OP_ENABLE)
1398                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaEnable);
1399         else
1400                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaEnable);
1401
1402         if (op & QIB_SDMA_SENDCTRL_OP_INTENABLE)
1403                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaIntEnable);
1404         else
1405                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaIntEnable);
1406
1407         if (op & QIB_SDMA_SENDCTRL_OP_HALT)
1408                 set_sendctrl |= SYM_MASK(SendCtrl_0, SDmaHalt);
1409         else
1410                 clr_sendctrl |= SYM_MASK(SendCtrl_0, SDmaHalt);
1411
1412         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN)
1413                 set_sendctrl |= SYM_MASK(SendCtrl_0, TxeBypassIbc) |
1414                                 SYM_MASK(SendCtrl_0, TxeAbortIbc) |
1415                                 SYM_MASK(SendCtrl_0, TxeDrainRmFifo);
1416         else
1417                 clr_sendctrl |= SYM_MASK(SendCtrl_0, TxeBypassIbc) |
1418                                 SYM_MASK(SendCtrl_0, TxeAbortIbc) |
1419                                 SYM_MASK(SendCtrl_0, TxeDrainRmFifo);
1420
1421         spin_lock(&dd->sendctrl_lock);
1422
1423         /* If we are draining everything, block sends first */
1424         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN) {
1425                 ppd->p_sendctrl &= ~SYM_MASK(SendCtrl_0, SendEnable);
1426                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1427                 qib_write_kreg(dd, kr_scratch, 0);
1428         }
1429
1430         ppd->p_sendctrl |= set_sendctrl;
1431         ppd->p_sendctrl &= ~clr_sendctrl;
1432
1433         if (op & QIB_SDMA_SENDCTRL_OP_CLEANUP)
1434                 qib_write_kreg_port(ppd, krp_sendctrl,
1435                                     ppd->p_sendctrl |
1436                                     SYM_MASK(SendCtrl_0, SDmaCleanup));
1437         else
1438                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1439         qib_write_kreg(dd, kr_scratch, 0);
1440
1441         if (op & QIB_SDMA_SENDCTRL_OP_DRAIN) {
1442                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, SendEnable);
1443                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
1444                 qib_write_kreg(dd, kr_scratch, 0);
1445         }
1446
1447         spin_unlock(&dd->sendctrl_lock);
1448
1449         if ((op & QIB_SDMA_SENDCTRL_OP_DRAIN) && ppd->dd->cspec->r1)
1450                 flush_fifo(ppd);
1451 }
1452
1453 static void qib_7322_sdma_hw_clean_up(struct qib_pportdata *ppd)
1454 {
1455         __qib_sdma_process_event(ppd, qib_sdma_event_e50_hw_cleaned);
1456 }
1457
1458 static void qib_sdma_7322_setlengen(struct qib_pportdata *ppd)
1459 {
1460         /*
1461          * Set SendDmaLenGen and clear and set
1462          * the MSB of the generation count to enable generation checking
1463          * and load the internal generation counter.
1464          */
1465         qib_write_kreg_port(ppd, krp_senddmalengen, ppd->sdma_descq_cnt);
1466         qib_write_kreg_port(ppd, krp_senddmalengen,
1467                             ppd->sdma_descq_cnt |
1468                             (1ULL << QIB_7322_SendDmaLenGen_0_Generation_MSB));
1469 }
1470
1471 /*
1472  * Must be called with sdma_lock held, or before init finished.
1473  */
1474 static void qib_sdma_update_7322_tail(struct qib_pportdata *ppd, u16 tail)
1475 {
1476         /* Commit writes to memory and advance the tail on the chip */
1477         wmb();
1478         ppd->sdma_descq_tail = tail;
1479         qib_write_kreg_port(ppd, krp_senddmatail, tail);
1480 }
1481
1482 /*
1483  * This is called with interrupts disabled and sdma_lock held.
1484  */
1485 static void qib_7322_sdma_hw_start_up(struct qib_pportdata *ppd)
1486 {
1487         /*
1488          * Drain all FIFOs.
1489          * The hardware doesn't require this but we do it so that verbs
1490          * and user applications don't wait for link active to send stale
1491          * data.
1492          */
1493         sendctrl_7322_mod(ppd, QIB_SENDCTRL_FLUSH);
1494
1495         qib_sdma_7322_setlengen(ppd);
1496         qib_sdma_update_7322_tail(ppd, 0); /* Set SendDmaTail */
1497         ppd->sdma_head_dma[0] = 0;
1498         qib_7322_sdma_sendctrl(ppd,
1499                 ppd->sdma_state.current_op | QIB_SDMA_SENDCTRL_OP_CLEANUP);
1500 }
1501
1502 #define DISABLES_SDMA ( \
1503         QIB_E_P_SDMAHALT | \
1504         QIB_E_P_SDMADESCADDRMISALIGN | \
1505         QIB_E_P_SDMAMISSINGDW | \
1506         QIB_E_P_SDMADWEN | \
1507         QIB_E_P_SDMARPYTAG | \
1508         QIB_E_P_SDMA1STDESC | \
1509         QIB_E_P_SDMABASE | \
1510         QIB_E_P_SDMATAILOUTOFBOUND | \
1511         QIB_E_P_SDMAOUTOFBOUND | \
1512         QIB_E_P_SDMAGENMISMATCH)
1513
1514 static void sdma_7322_p_errors(struct qib_pportdata *ppd, u64 errs)
1515 {
1516         unsigned long flags;
1517         struct qib_devdata *dd = ppd->dd;
1518
1519         errs &= QIB_E_P_SDMAERRS;
1520
1521         if (errs & QIB_E_P_SDMAUNEXPDATA)
1522                 qib_dev_err(dd, "IB%u:%u SDmaUnexpData\n", dd->unit,
1523                             ppd->port);
1524
1525         spin_lock_irqsave(&ppd->sdma_lock, flags);
1526
1527         switch (ppd->sdma_state.current_state) {
1528         case qib_sdma_state_s00_hw_down:
1529                 break;
1530
1531         case qib_sdma_state_s10_hw_start_up_wait:
1532                 if (errs & QIB_E_P_SDMAHALT)
1533                         __qib_sdma_process_event(ppd,
1534                                 qib_sdma_event_e20_hw_started);
1535                 break;
1536
1537         case qib_sdma_state_s20_idle:
1538                 break;
1539
1540         case qib_sdma_state_s30_sw_clean_up_wait:
1541                 break;
1542
1543         case qib_sdma_state_s40_hw_clean_up_wait:
1544                 if (errs & QIB_E_P_SDMAHALT)
1545                         __qib_sdma_process_event(ppd,
1546                                 qib_sdma_event_e50_hw_cleaned);
1547                 break;
1548
1549         case qib_sdma_state_s50_hw_halt_wait:
1550                 if (errs & QIB_E_P_SDMAHALT)
1551                         __qib_sdma_process_event(ppd,
1552                                 qib_sdma_event_e60_hw_halted);
1553                 break;
1554
1555         case qib_sdma_state_s99_running:
1556                 __qib_sdma_process_event(ppd, qib_sdma_event_e7322_err_halted);
1557                 __qib_sdma_process_event(ppd, qib_sdma_event_e60_hw_halted);
1558                 break;
1559         }
1560
1561         spin_unlock_irqrestore(&ppd->sdma_lock, flags);
1562 }
1563
1564 /*
1565  * handle per-device errors (not per-port errors)
1566  */
1567 static noinline void handle_7322_errors(struct qib_devdata *dd)
1568 {
1569         char *msg;
1570         u64 iserr = 0;
1571         u64 errs;
1572         u64 mask;
1573         int log_idx;
1574
1575         qib_stats.sps_errints++;
1576         errs = qib_read_kreg64(dd, kr_errstatus);
1577         if (!errs) {
1578                 qib_devinfo(dd->pcidev, "device error interrupt, "
1579                          "but no error bits set!\n");
1580                 goto done;
1581         }
1582
1583         /* don't report errors that are masked */
1584         errs &= dd->cspec->errormask;
1585         msg = dd->cspec->emsgbuf;
1586
1587         /* do these first, they are most important */
1588         if (errs & QIB_E_HARDWARE) {
1589                 *msg = '\0';
1590                 qib_7322_handle_hwerrors(dd, msg, sizeof dd->cspec->emsgbuf);
1591         } else
1592                 for (log_idx = 0; log_idx < QIB_EEP_LOG_CNT; ++log_idx)
1593                         if (errs & dd->eep_st_masks[log_idx].errs_to_log)
1594                                 qib_inc_eeprom_err(dd, log_idx, 1);
1595
1596         if (errs & QIB_E_SPKTERRS) {
1597                 qib_disarm_7322_senderrbufs(dd->pport);
1598                 qib_stats.sps_txerrs++;
1599         } else if (errs & QIB_E_INVALIDADDR)
1600                 qib_stats.sps_txerrs++;
1601         else if (errs & QIB_E_ARMLAUNCH) {
1602                 qib_stats.sps_txerrs++;
1603                 qib_disarm_7322_senderrbufs(dd->pport);
1604         }
1605         qib_write_kreg(dd, kr_errclear, errs);
1606
1607         /*
1608          * The ones we mask off are handled specially below
1609          * or above.  Also mask SDMADISABLED by default as it
1610          * is too chatty.
1611          */
1612         mask = QIB_E_HARDWARE;
1613         *msg = '\0';
1614
1615         err_decode(msg, sizeof dd->cspec->emsgbuf, errs & ~mask,
1616                    qib_7322error_msgs);
1617
1618         /*
1619          * Getting reset is a tragedy for all ports. Mark the device
1620          * _and_ the ports as "offline" in way meaningful to each.
1621          */
1622         if (errs & QIB_E_RESET) {
1623                 int pidx;
1624
1625                 qib_dev_err(dd, "Got reset, requires re-init "
1626                             "(unload and reload driver)\n");
1627                 dd->flags &= ~QIB_INITTED;  /* needs re-init */
1628                 /* mark as having had error */
1629                 *dd->devstatusp |= QIB_STATUS_HWERROR;
1630                 for (pidx = 0; pidx < dd->num_pports; ++pidx)
1631                         if (dd->pport[pidx].link_speed_supported)
1632                                 *dd->pport[pidx].statusp &= ~QIB_STATUS_IB_CONF;
1633         }
1634
1635         if (*msg && iserr)
1636                 qib_dev_err(dd, "%s error\n", msg);
1637
1638         /*
1639          * If there were hdrq or egrfull errors, wake up any processes
1640          * waiting in poll.  We used to try to check which contexts had
1641          * the overflow, but given the cost of that and the chip reads
1642          * to support it, it's better to just wake everybody up if we
1643          * get an overflow; waiters can poll again if it's not them.
1644          */
1645         if (errs & (ERR_MASK(RcvEgrFullErr) | ERR_MASK(RcvHdrFullErr))) {
1646                 qib_handle_urcv(dd, ~0U);
1647                 if (errs & ERR_MASK(RcvEgrFullErr))
1648                         qib_stats.sps_buffull++;
1649                 else
1650                         qib_stats.sps_hdrfull++;
1651         }
1652
1653 done:
1654         return;
1655 }
1656
1657 static void qib_error_tasklet(unsigned long data)
1658 {
1659         struct qib_devdata *dd = (struct qib_devdata *)data;
1660
1661         handle_7322_errors(dd);
1662         qib_write_kreg(dd, kr_errmask, dd->cspec->errormask);
1663 }
1664
1665 static void reenable_chase(unsigned long opaque)
1666 {
1667         struct qib_pportdata *ppd = (struct qib_pportdata *)opaque;
1668
1669         ppd->cpspec->chase_timer.expires = 0;
1670         qib_set_ib_7322_lstate(ppd, QLOGIC_IB_IBCC_LINKCMD_DOWN,
1671                 QLOGIC_IB_IBCC_LINKINITCMD_POLL);
1672 }
1673
1674 static void disable_chase(struct qib_pportdata *ppd, unsigned long tnow,
1675                 u8 ibclt)
1676 {
1677         ppd->cpspec->chase_end = 0;
1678
1679         if (!qib_chase)
1680                 return;
1681
1682         qib_set_ib_7322_lstate(ppd, QLOGIC_IB_IBCC_LINKCMD_DOWN,
1683                 QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
1684         ppd->cpspec->chase_timer.expires = jiffies + QIB_CHASE_DIS_TIME;
1685         add_timer(&ppd->cpspec->chase_timer);
1686 }
1687
1688 static void handle_serdes_issues(struct qib_pportdata *ppd, u64 ibcst)
1689 {
1690         u8 ibclt;
1691         unsigned long tnow;
1692
1693         ibclt = (u8)SYM_FIELD(ibcst, IBCStatusA_0, LinkTrainingState);
1694
1695         /*
1696          * Detect and handle the state chase issue, where we can
1697          * get stuck if we are unlucky on timing on both sides of
1698          * the link.   If we are, we disable, set a timer, and
1699          * then re-enable.
1700          */
1701         switch (ibclt) {
1702         case IB_7322_LT_STATE_CFGRCVFCFG:
1703         case IB_7322_LT_STATE_CFGWAITRMT:
1704         case IB_7322_LT_STATE_TXREVLANES:
1705         case IB_7322_LT_STATE_CFGENH:
1706                 tnow = jiffies;
1707                 if (ppd->cpspec->chase_end &&
1708                      time_after(tnow, ppd->cpspec->chase_end))
1709                         disable_chase(ppd, tnow, ibclt);
1710                 else if (!ppd->cpspec->chase_end)
1711                         ppd->cpspec->chase_end = tnow + QIB_CHASE_TIME;
1712                 break;
1713         default:
1714                 ppd->cpspec->chase_end = 0;
1715                 break;
1716         }
1717
1718         if (((ibclt >= IB_7322_LT_STATE_CFGTEST &&
1719               ibclt <= IB_7322_LT_STATE_CFGWAITENH) ||
1720              ibclt == IB_7322_LT_STATE_LINKUP) &&
1721             (ibcst & SYM_MASK(IBCStatusA_0, LinkSpeedQDR))) {
1722                 force_h1(ppd);
1723                 ppd->cpspec->qdr_reforce = 1;
1724                 if (!ppd->dd->cspec->r1)
1725                         serdes_7322_los_enable(ppd, 0);
1726         } else if (ppd->cpspec->qdr_reforce &&
1727                 (ibcst & SYM_MASK(IBCStatusA_0, LinkSpeedQDR)) &&
1728                  (ibclt == IB_7322_LT_STATE_CFGENH ||
1729                 ibclt == IB_7322_LT_STATE_CFGIDLE ||
1730                 ibclt == IB_7322_LT_STATE_LINKUP))
1731                 force_h1(ppd);
1732
1733         if ((IS_QMH(ppd->dd) || IS_QME(ppd->dd)) &&
1734             ppd->link_speed_enabled == QIB_IB_QDR &&
1735             (ibclt == IB_7322_LT_STATE_CFGTEST ||
1736              ibclt == IB_7322_LT_STATE_CFGENH ||
1737              (ibclt >= IB_7322_LT_STATE_POLLACTIVE &&
1738               ibclt <= IB_7322_LT_STATE_SLEEPQUIET)))
1739                 adj_tx_serdes(ppd);
1740
1741         if (ibclt != IB_7322_LT_STATE_LINKUP) {
1742                 u8 ltstate = qib_7322_phys_portstate(ibcst);
1743                 u8 pibclt = (u8)SYM_FIELD(ppd->lastibcstat, IBCStatusA_0,
1744                                           LinkTrainingState);
1745                 if (!ppd->dd->cspec->r1 &&
1746                     pibclt == IB_7322_LT_STATE_LINKUP &&
1747                     ltstate != IB_PHYSPORTSTATE_LINK_ERR_RECOVER &&
1748                     ltstate != IB_PHYSPORTSTATE_RECOVERY_RETRAIN &&
1749                     ltstate != IB_PHYSPORTSTATE_RECOVERY_WAITRMT &&
1750                     ltstate != IB_PHYSPORTSTATE_RECOVERY_IDLE)
1751                         /* If the link went down (but no into recovery,
1752                          * turn LOS back on */
1753                         serdes_7322_los_enable(ppd, 1);
1754                 if (!ppd->cpspec->qdr_dfe_on &&
1755                     ibclt <= IB_7322_LT_STATE_SLEEPQUIET) {
1756                         ppd->cpspec->qdr_dfe_on = 1;
1757                         ppd->cpspec->qdr_dfe_time = 0;
1758                         /* On link down, reenable QDR adaptation */
1759                         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
1760                                             ppd->dd->cspec->r1 ?
1761                                             QDR_STATIC_ADAPT_DOWN_R1 :
1762                                             QDR_STATIC_ADAPT_DOWN);
1763                         printk(KERN_INFO QIB_DRV_NAME
1764                                 " IB%u:%u re-enabled QDR adaptation "
1765                                 "ibclt %x\n", ppd->dd->unit, ppd->port, ibclt);
1766                 }
1767         }
1768 }
1769
1770 static int qib_7322_set_ib_cfg(struct qib_pportdata *, int, u32);
1771
1772 /*
1773  * This is per-pport error handling.
1774  * will likely get it's own MSIx interrupt (one for each port,
1775  * although just a single handler).
1776  */
1777 static noinline void handle_7322_p_errors(struct qib_pportdata *ppd)
1778 {
1779         char *msg;
1780         u64 ignore_this_time = 0, iserr = 0, errs, fmask;
1781         struct qib_devdata *dd = ppd->dd;
1782
1783         /* do this as soon as possible */
1784         fmask = qib_read_kreg64(dd, kr_act_fmask);
1785         if (!fmask)
1786                 check_7322_rxe_status(ppd);
1787
1788         errs = qib_read_kreg_port(ppd, krp_errstatus);
1789         if (!errs)
1790                 qib_devinfo(dd->pcidev,
1791                          "Port%d error interrupt, but no error bits set!\n",
1792                          ppd->port);
1793         if (!fmask)
1794                 errs &= ~QIB_E_P_IBSTATUSCHANGED;
1795         if (!errs)
1796                 goto done;
1797
1798         msg = ppd->cpspec->epmsgbuf;
1799         *msg = '\0';
1800
1801         if (errs & ~QIB_E_P_BITSEXTANT) {
1802                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf,
1803                            errs & ~QIB_E_P_BITSEXTANT, qib_7322p_error_msgs);
1804                 if (!*msg)
1805                         snprintf(msg, sizeof ppd->cpspec->epmsgbuf,
1806                                  "no others");
1807                 qib_dev_porterr(dd, ppd->port, "error interrupt with unknown"
1808                                 " errors 0x%016Lx set (and %s)\n",
1809                                 (errs & ~QIB_E_P_BITSEXTANT), msg);
1810                 *msg = '\0';
1811         }
1812
1813         if (errs & QIB_E_P_SHDR) {
1814                 u64 symptom;
1815
1816                 /* determine cause, then write to clear */
1817                 symptom = qib_read_kreg_port(ppd, krp_sendhdrsymptom);
1818                 qib_write_kreg_port(ppd, krp_sendhdrsymptom, 0);
1819                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf, symptom,
1820                            hdrchk_msgs);
1821                 *msg = '\0';
1822                 /* senderrbuf cleared in SPKTERRS below */
1823         }
1824
1825         if (errs & QIB_E_P_SPKTERRS) {
1826                 if ((errs & QIB_E_P_LINK_PKTERRS) &&
1827                     !(ppd->lflags & QIBL_LINKACTIVE)) {
1828                         /*
1829                          * This can happen when trying to bring the link
1830                          * up, but the IB link changes state at the "wrong"
1831                          * time. The IB logic then complains that the packet
1832                          * isn't valid.  We don't want to confuse people, so
1833                          * we just don't print them, except at debug
1834                          */
1835                         err_decode(msg, sizeof ppd->cpspec->epmsgbuf,
1836                                    (errs & QIB_E_P_LINK_PKTERRS),
1837                                    qib_7322p_error_msgs);
1838                         *msg = '\0';
1839                         ignore_this_time = errs & QIB_E_P_LINK_PKTERRS;
1840                 }
1841                 qib_disarm_7322_senderrbufs(ppd);
1842         } else if ((errs & QIB_E_P_LINK_PKTERRS) &&
1843                    !(ppd->lflags & QIBL_LINKACTIVE)) {
1844                 /*
1845                  * This can happen when SMA is trying to bring the link
1846                  * up, but the IB link changes state at the "wrong" time.
1847                  * The IB logic then complains that the packet isn't
1848                  * valid.  We don't want to confuse people, so we just
1849                  * don't print them, except at debug
1850                  */
1851                 err_decode(msg, sizeof ppd->cpspec->epmsgbuf, errs,
1852                            qib_7322p_error_msgs);
1853                 ignore_this_time = errs & QIB_E_P_LINK_PKTERRS;
1854                 *msg = '\0';
1855         }
1856
1857         qib_write_kreg_port(ppd, krp_errclear, errs);
1858
1859         errs &= ~ignore_this_time;
1860         if (!errs)
1861                 goto done;
1862
1863         if (errs & QIB_E_P_RPKTERRS)
1864                 qib_stats.sps_rcverrs++;
1865         if (errs & QIB_E_P_SPKTERRS)
1866                 qib_stats.sps_txerrs++;
1867
1868         iserr = errs & ~(QIB_E_P_RPKTERRS | QIB_E_P_PKTERRS);
1869
1870         if (errs & QIB_E_P_SDMAERRS)
1871                 sdma_7322_p_errors(ppd, errs);
1872
1873         if (errs & QIB_E_P_IBSTATUSCHANGED) {
1874                 u64 ibcs;
1875                 u8 ltstate;
1876
1877                 ibcs = qib_read_kreg_port(ppd, krp_ibcstatus_a);
1878                 ltstate = qib_7322_phys_portstate(ibcs);
1879
1880                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG))
1881                         handle_serdes_issues(ppd, ibcs);
1882                 if (!(ppd->cpspec->ibcctrl_a &
1883                       SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn))) {
1884                         /*
1885                          * We got our interrupt, so init code should be
1886                          * happy and not try alternatives. Now squelch
1887                          * other "chatter" from link-negotiation (pre Init)
1888                          */
1889                         ppd->cpspec->ibcctrl_a |=
1890                                 SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
1891                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
1892                                             ppd->cpspec->ibcctrl_a);
1893                 }
1894
1895                 /* Update our picture of width and speed from chip */
1896                 ppd->link_width_active =
1897                         (ibcs & SYM_MASK(IBCStatusA_0, LinkWidthActive)) ?
1898                             IB_WIDTH_4X : IB_WIDTH_1X;
1899                 ppd->link_speed_active = (ibcs & SYM_MASK(IBCStatusA_0,
1900                         LinkSpeedQDR)) ? QIB_IB_QDR : (ibcs &
1901                           SYM_MASK(IBCStatusA_0, LinkSpeedActive)) ?
1902                                    QIB_IB_DDR : QIB_IB_SDR;
1903
1904                 if ((ppd->lflags & QIBL_IB_LINK_DISABLED) && ltstate !=
1905                     IB_PHYSPORTSTATE_DISABLED)
1906                         qib_set_ib_7322_lstate(ppd, 0,
1907                                QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
1908                 else
1909                         /*
1910                          * Since going into a recovery state causes the link
1911                          * state to go down and since recovery is transitory,
1912                          * it is better if we "miss" ever seeing the link
1913                          * training state go into recovery (i.e., ignore this
1914                          * transition for link state special handling purposes)
1915                          * without updating lastibcstat.
1916                          */
1917                         if (ltstate != IB_PHYSPORTSTATE_LINK_ERR_RECOVER &&
1918                             ltstate != IB_PHYSPORTSTATE_RECOVERY_RETRAIN &&
1919                             ltstate != IB_PHYSPORTSTATE_RECOVERY_WAITRMT &&
1920                             ltstate != IB_PHYSPORTSTATE_RECOVERY_IDLE)
1921                                 qib_handle_e_ibstatuschanged(ppd, ibcs);
1922         }
1923         if (*msg && iserr)
1924                 qib_dev_porterr(dd, ppd->port, "%s error\n", msg);
1925
1926         if (ppd->state_wanted & ppd->lflags)
1927                 wake_up_interruptible(&ppd->state_wait);
1928 done:
1929         return;
1930 }
1931
1932 /* enable/disable chip from delivering interrupts */
1933 static void qib_7322_set_intr_state(struct qib_devdata *dd, u32 enable)
1934 {
1935         if (enable) {
1936                 if (dd->flags & QIB_BADINTR)
1937                         return;
1938                 qib_write_kreg(dd, kr_intmask, dd->cspec->int_enable_mask);
1939                 /* cause any pending enabled interrupts to be re-delivered */
1940                 qib_write_kreg(dd, kr_intclear, 0ULL);
1941                 if (dd->cspec->num_msix_entries) {
1942                         /* and same for MSIx */
1943                         u64 val = qib_read_kreg64(dd, kr_intgranted);
1944                         if (val)
1945                                 qib_write_kreg(dd, kr_intgranted, val);
1946                 }
1947         } else
1948                 qib_write_kreg(dd, kr_intmask, 0ULL);
1949 }
1950
1951 /*
1952  * Try to cleanup as much as possible for anything that might have gone
1953  * wrong while in freeze mode, such as pio buffers being written by user
1954  * processes (causing armlaunch), send errors due to going into freeze mode,
1955  * etc., and try to avoid causing extra interrupts while doing so.
1956  * Forcibly update the in-memory pioavail register copies after cleanup
1957  * because the chip won't do it while in freeze mode (the register values
1958  * themselves are kept correct).
1959  * Make sure that we don't lose any important interrupts by using the chip
1960  * feature that says that writing 0 to a bit in *clear that is set in
1961  * *status will cause an interrupt to be generated again (if allowed by
1962  * the *mask value).
1963  * This is in chip-specific code because of all of the register accesses,
1964  * even though the details are similar on most chips.
1965  */
1966 static void qib_7322_clear_freeze(struct qib_devdata *dd)
1967 {
1968         int pidx;
1969
1970         /* disable error interrupts, to avoid confusion */
1971         qib_write_kreg(dd, kr_errmask, 0ULL);
1972
1973         for (pidx = 0; pidx < dd->num_pports; ++pidx)
1974                 if (dd->pport[pidx].link_speed_supported)
1975                         qib_write_kreg_port(dd->pport + pidx, krp_errmask,
1976                                             0ULL);
1977
1978         /* also disable interrupts; errormask is sometimes overwriten */
1979         qib_7322_set_intr_state(dd, 0);
1980
1981         /* clear the freeze, and be sure chip saw it */
1982         qib_write_kreg(dd, kr_control, dd->control);
1983         qib_read_kreg32(dd, kr_scratch);
1984
1985         /*
1986          * Force new interrupt if any hwerr, error or interrupt bits are
1987          * still set, and clear "safe" send packet errors related to freeze
1988          * and cancelling sends.  Re-enable error interrupts before possible
1989          * force of re-interrupt on pending interrupts.
1990          */
1991         qib_write_kreg(dd, kr_hwerrclear, 0ULL);
1992         qib_write_kreg(dd, kr_errclear, E_SPKT_ERRS_IGNORE);
1993         qib_write_kreg(dd, kr_errmask, dd->cspec->errormask);
1994         /* We need to purge per-port errs and reset mask, too */
1995         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
1996                 if (!dd->pport[pidx].link_speed_supported)
1997                         continue;
1998                 qib_write_kreg_port(dd->pport + pidx, krp_errclear, ~0Ull);
1999                 qib_write_kreg_port(dd->pport + pidx, krp_errmask, ~0Ull);
2000         }
2001         qib_7322_set_intr_state(dd, 1);
2002 }
2003
2004 /* no error handling to speak of */
2005 /**
2006  * qib_7322_handle_hwerrors - display hardware errors.
2007  * @dd: the qlogic_ib device
2008  * @msg: the output buffer
2009  * @msgl: the size of the output buffer
2010  *
2011  * Use same msg buffer as regular errors to avoid excessive stack
2012  * use.  Most hardware errors are catastrophic, but for right now,
2013  * we'll print them and continue.  We reuse the same message buffer as
2014  * qib_handle_errors() to avoid excessive stack usage.
2015  */
2016 static void qib_7322_handle_hwerrors(struct qib_devdata *dd, char *msg,
2017                                      size_t msgl)
2018 {
2019         u64 hwerrs;
2020         u32 ctrl;
2021         int isfatal = 0;
2022
2023         hwerrs = qib_read_kreg64(dd, kr_hwerrstatus);
2024         if (!hwerrs)
2025                 goto bail;
2026         if (hwerrs == ~0ULL) {
2027                 qib_dev_err(dd, "Read of hardware error status failed "
2028                             "(all bits set); ignoring\n");
2029                 goto bail;
2030         }
2031         qib_stats.sps_hwerrs++;
2032
2033         /* Always clear the error status register, except BIST fail */
2034         qib_write_kreg(dd, kr_hwerrclear, hwerrs &
2035                        ~HWE_MASK(PowerOnBISTFailed));
2036
2037         hwerrs &= dd->cspec->hwerrmask;
2038
2039         /* no EEPROM logging, yet */
2040
2041         if (hwerrs)
2042                 qib_devinfo(dd->pcidev, "Hardware error: hwerr=0x%llx "
2043                             "(cleared)\n", (unsigned long long) hwerrs);
2044
2045         ctrl = qib_read_kreg32(dd, kr_control);
2046         if ((ctrl & SYM_MASK(Control, FreezeMode)) && !dd->diag_client) {
2047                 /*
2048                  * No recovery yet...
2049                  */
2050                 if ((hwerrs & ~HWE_MASK(LATriggered)) ||
2051                     dd->cspec->stay_in_freeze) {
2052                         /*
2053                          * If any set that we aren't ignoring only make the
2054                          * complaint once, in case it's stuck or recurring,
2055                          * and we get here multiple times
2056                          * Force link down, so switch knows, and
2057                          * LEDs are turned off.
2058                          */
2059                         if (dd->flags & QIB_INITTED)
2060                                 isfatal = 1;
2061                 } else
2062                         qib_7322_clear_freeze(dd);
2063         }
2064
2065         if (hwerrs & HWE_MASK(PowerOnBISTFailed)) {
2066                 isfatal = 1;
2067                 strlcpy(msg, "[Memory BIST test failed, "
2068                         "InfiniPath hardware unusable]", msgl);
2069                 /* ignore from now on, so disable until driver reloaded */
2070                 dd->cspec->hwerrmask &= ~HWE_MASK(PowerOnBISTFailed);
2071                 qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
2072         }
2073
2074         err_decode(msg, msgl, hwerrs, qib_7322_hwerror_msgs);
2075
2076         /* Ignore esoteric PLL failures et al. */
2077
2078         qib_dev_err(dd, "%s hardware error\n", msg);
2079
2080         if (isfatal && !dd->diag_client) {
2081                 qib_dev_err(dd, "Fatal Hardware Error, no longer"
2082                             " usable, SN %.16s\n", dd->serial);
2083                 /*
2084                  * for /sys status file and user programs to print; if no
2085                  * trailing brace is copied, we'll know it was truncated.
2086                  */
2087                 if (dd->freezemsg)
2088                         snprintf(dd->freezemsg, dd->freezelen,
2089                                  "{%s}", msg);
2090                 qib_disable_after_error(dd);
2091         }
2092 bail:;
2093 }
2094
2095 /**
2096  * qib_7322_init_hwerrors - enable hardware errors
2097  * @dd: the qlogic_ib device
2098  *
2099  * now that we have finished initializing everything that might reasonably
2100  * cause a hardware error, and cleared those errors bits as they occur,
2101  * we can enable hardware errors in the mask (potentially enabling
2102  * freeze mode), and enable hardware errors as errors (along with
2103  * everything else) in errormask
2104  */
2105 static void qib_7322_init_hwerrors(struct qib_devdata *dd)
2106 {
2107         int pidx;
2108         u64 extsval;
2109
2110         extsval = qib_read_kreg64(dd, kr_extstatus);
2111         if (!(extsval & (QIB_EXTS_MEMBIST_DISABLED |
2112                          QIB_EXTS_MEMBIST_ENDTEST)))
2113                 qib_dev_err(dd, "MemBIST did not complete!\n");
2114
2115         /* never clear BIST failure, so reported on each driver load */
2116         qib_write_kreg(dd, kr_hwerrclear, ~HWE_MASK(PowerOnBISTFailed));
2117         qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
2118
2119         /* clear all */
2120         qib_write_kreg(dd, kr_errclear, ~0ULL);
2121         /* enable errors that are masked, at least this first time. */
2122         qib_write_kreg(dd, kr_errmask, ~0ULL);
2123         dd->cspec->errormask = qib_read_kreg64(dd, kr_errmask);
2124         for (pidx = 0; pidx < dd->num_pports; ++pidx)
2125                 if (dd->pport[pidx].link_speed_supported)
2126                         qib_write_kreg_port(dd->pport + pidx, krp_errmask,
2127                                             ~0ULL);
2128 }
2129
2130 /*
2131  * Disable and enable the armlaunch error.  Used for PIO bandwidth testing
2132  * on chips that are count-based, rather than trigger-based.  There is no
2133  * reference counting, but that's also fine, given the intended use.
2134  * Only chip-specific because it's all register accesses
2135  */
2136 static void qib_set_7322_armlaunch(struct qib_devdata *dd, u32 enable)
2137 {
2138         if (enable) {
2139                 qib_write_kreg(dd, kr_errclear, QIB_E_SPIOARMLAUNCH);
2140                 dd->cspec->errormask |= QIB_E_SPIOARMLAUNCH;
2141         } else
2142                 dd->cspec->errormask &= ~QIB_E_SPIOARMLAUNCH;
2143         qib_write_kreg(dd, kr_errmask, dd->cspec->errormask);
2144 }
2145
2146 /*
2147  * Formerly took parameter <which> in pre-shifted,
2148  * pre-merged form with LinkCmd and LinkInitCmd
2149  * together, and assuming the zero was NOP.
2150  */
2151 static void qib_set_ib_7322_lstate(struct qib_pportdata *ppd, u16 linkcmd,
2152                                    u16 linitcmd)
2153 {
2154         u64 mod_wd;
2155         struct qib_devdata *dd = ppd->dd;
2156         unsigned long flags;
2157
2158         if (linitcmd == QLOGIC_IB_IBCC_LINKINITCMD_DISABLE) {
2159                 /*
2160                  * If we are told to disable, note that so link-recovery
2161                  * code does not attempt to bring us back up.
2162                  * Also reset everything that we can, so we start
2163                  * completely clean when re-enabled (before we
2164                  * actually issue the disable to the IBC)
2165                  */
2166                 qib_7322_mini_pcs_reset(ppd);
2167                 spin_lock_irqsave(&ppd->lflags_lock, flags);
2168                 ppd->lflags |= QIBL_IB_LINK_DISABLED;
2169                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2170         } else if (linitcmd || linkcmd == QLOGIC_IB_IBCC_LINKCMD_DOWN) {
2171                 /*
2172                  * Any other linkinitcmd will lead to LINKDOWN and then
2173                  * to INIT (if all is well), so clear flag to let
2174                  * link-recovery code attempt to bring us back up.
2175                  */
2176                 spin_lock_irqsave(&ppd->lflags_lock, flags);
2177                 ppd->lflags &= ~QIBL_IB_LINK_DISABLED;
2178                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2179                 /*
2180                  * Clear status change interrupt reduction so the
2181                  * new state is seen.
2182                  */
2183                 ppd->cpspec->ibcctrl_a &=
2184                         ~SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
2185         }
2186
2187         mod_wd = (linkcmd << IBA7322_IBCC_LINKCMD_SHIFT) |
2188                 (linitcmd << QLOGIC_IB_IBCC_LINKINITCMD_SHIFT);
2189
2190         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a |
2191                             mod_wd);
2192         /* write to chip to prevent back-to-back writes of ibc reg */
2193         qib_write_kreg(dd, kr_scratch, 0);
2194
2195 }
2196
2197 /*
2198  * The total RCV buffer memory is 64KB, used for both ports, and is
2199  * in units of 64 bytes (same as IB flow control credit unit).
2200  * The consumedVL unit in the same registers are in 32 byte units!
2201  * So, a VL15 packet needs 4.50 IB credits, and 9 rx buffer chunks,
2202  * and we can therefore allocate just 9 IB credits for 2 VL15 packets
2203  * in krp_rxcreditvl15, rather than 10.
2204  */
2205 #define RCV_BUF_UNITSZ 64
2206 #define NUM_RCV_BUF_UNITS(dd) ((64 * 1024) / (RCV_BUF_UNITSZ * dd->num_pports))
2207
2208 static void set_vls(struct qib_pportdata *ppd)
2209 {
2210         int i, numvls, totcred, cred_vl, vl0extra;
2211         struct qib_devdata *dd = ppd->dd;
2212         u64 val;
2213
2214         numvls = qib_num_vls(ppd->vls_operational);
2215
2216         /*
2217          * Set up per-VL credits. Below is kluge based on these assumptions:
2218          * 1) port is disabled at the time early_init is called.
2219          * 2) give VL15 17 credits, for two max-plausible packets.
2220          * 3) Give VL0-N the rest, with any rounding excess used for VL0
2221          */
2222         /* 2 VL15 packets @ 288 bytes each (including IB headers) */
2223         totcred = NUM_RCV_BUF_UNITS(dd);
2224         cred_vl = (2 * 288 + RCV_BUF_UNITSZ - 1) / RCV_BUF_UNITSZ;
2225         totcred -= cred_vl;
2226         qib_write_kreg_port(ppd, krp_rxcreditvl15, (u64) cred_vl);
2227         cred_vl = totcred / numvls;
2228         vl0extra = totcred - cred_vl * numvls;
2229         qib_write_kreg_port(ppd, krp_rxcreditvl0, cred_vl + vl0extra);
2230         for (i = 1; i < numvls; i++)
2231                 qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, cred_vl);
2232         for (; i < 8; i++) /* no buffer space for other VLs */
2233                 qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, 0);
2234
2235         /* Notify IBC that credits need to be recalculated */
2236         val = qib_read_kreg_port(ppd, krp_ibsdtestiftx);
2237         val |= SYM_MASK(IB_SDTEST_IF_TX_0, CREDIT_CHANGE);
2238         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
2239         qib_write_kreg(dd, kr_scratch, 0ULL);
2240         val &= ~SYM_MASK(IB_SDTEST_IF_TX_0, CREDIT_CHANGE);
2241         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
2242
2243         for (i = 0; i < numvls; i++)
2244                 val = qib_read_kreg_port(ppd, krp_rxcreditvl0 + i);
2245         val = qib_read_kreg_port(ppd, krp_rxcreditvl15);
2246
2247         /* Change the number of operational VLs */
2248         ppd->cpspec->ibcctrl_a = (ppd->cpspec->ibcctrl_a &
2249                                 ~SYM_MASK(IBCCtrlA_0, NumVLane)) |
2250                 ((u64)(numvls - 1) << SYM_LSB(IBCCtrlA_0, NumVLane));
2251         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
2252         qib_write_kreg(dd, kr_scratch, 0ULL);
2253 }
2254
2255 /*
2256  * The code that deals with actual SerDes is in serdes_7322_init().
2257  * Compared to the code for iba7220, it is minimal.
2258  */
2259 static int serdes_7322_init(struct qib_pportdata *ppd);
2260
2261 /**
2262  * qib_7322_bringup_serdes - bring up the serdes
2263  * @ppd: physical port on the qlogic_ib device
2264  */
2265 static int qib_7322_bringup_serdes(struct qib_pportdata *ppd)
2266 {
2267         struct qib_devdata *dd = ppd->dd;
2268         u64 val, guid, ibc;
2269         unsigned long flags;
2270         int ret = 0;
2271
2272         /*
2273          * SerDes model not in Pd, but still need to
2274          * set up much of IBCCtrl and IBCDDRCtrl; move elsewhere
2275          * eventually.
2276          */
2277         /* Put IBC in reset, sends disabled (should be in reset already) */
2278         ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, IBLinkEn);
2279         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
2280         qib_write_kreg(dd, kr_scratch, 0ULL);
2281
2282         if (qib_compat_ddr_negotiate) {
2283                 ppd->cpspec->ibdeltainprog = 1;
2284                 ppd->cpspec->ibsymsnap = read_7322_creg32_port(ppd,
2285                                                 crp_ibsymbolerr);
2286                 ppd->cpspec->iblnkerrsnap = read_7322_creg32_port(ppd,
2287                                                 crp_iblinkerrrecov);
2288         }
2289
2290         /* flowcontrolwatermark is in units of KBytes */
2291         ibc = 0x5ULL << SYM_LSB(IBCCtrlA_0, FlowCtrlWaterMark);
2292         /*
2293          * Flow control is sent this often, even if no changes in
2294          * buffer space occur.  Units are 128ns for this chip.
2295          * Set to 3usec.
2296          */
2297         ibc |= 24ULL << SYM_LSB(IBCCtrlA_0, FlowCtrlPeriod);
2298         /* max error tolerance */
2299         ibc |= 0xfULL << SYM_LSB(IBCCtrlA_0, PhyerrThreshold);
2300         /* IB credit flow control. */
2301         ibc |= 0xfULL << SYM_LSB(IBCCtrlA_0, OverrunThreshold);
2302         /*
2303          * set initial max size pkt IBC will send, including ICRC; it's the
2304          * PIO buffer size in dwords, less 1; also see qib_set_mtu()
2305          */
2306         ibc |= ((u64)(ppd->ibmaxlen >> 2) + 1) <<
2307                 SYM_LSB(IBCCtrlA_0, MaxPktLen);
2308         ppd->cpspec->ibcctrl_a = ibc; /* without linkcmd or linkinitcmd! */
2309
2310         /*
2311          * Reset the PCS interface to the serdes (and also ibc, which is still
2312          * in reset from above).  Writes new value of ibcctrl_a as last step.
2313          */
2314         qib_7322_mini_pcs_reset(ppd);
2315
2316         if (!ppd->cpspec->ibcctrl_b) {
2317                 unsigned lse = ppd->link_speed_enabled;
2318
2319                 /*
2320                  * Not on re-init after reset, establish shadow
2321                  * and force initial config.
2322                  */
2323                 ppd->cpspec->ibcctrl_b = qib_read_kreg_port(ppd,
2324                                                              krp_ibcctrl_b);
2325                 ppd->cpspec->ibcctrl_b &= ~(IBA7322_IBC_SPEED_QDR |
2326                                 IBA7322_IBC_SPEED_DDR |
2327                                 IBA7322_IBC_SPEED_SDR |
2328                                 IBA7322_IBC_WIDTH_AUTONEG |
2329                                 SYM_MASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED));
2330                 if (lse & (lse - 1)) /* Muliple speeds enabled */
2331                         ppd->cpspec->ibcctrl_b |=
2332                                 (lse << IBA7322_IBC_SPEED_LSB) |
2333                                 IBA7322_IBC_IBTA_1_2_MASK |
2334                                 IBA7322_IBC_MAX_SPEED_MASK;
2335                 else
2336                         ppd->cpspec->ibcctrl_b |= (lse == QIB_IB_QDR) ?
2337                                 IBA7322_IBC_SPEED_QDR |
2338                                  IBA7322_IBC_IBTA_1_2_MASK :
2339                                 (lse == QIB_IB_DDR) ?
2340                                         IBA7322_IBC_SPEED_DDR :
2341                                         IBA7322_IBC_SPEED_SDR;
2342                 if ((ppd->link_width_enabled & (IB_WIDTH_1X | IB_WIDTH_4X)) ==
2343                     (IB_WIDTH_1X | IB_WIDTH_4X))
2344                         ppd->cpspec->ibcctrl_b |= IBA7322_IBC_WIDTH_AUTONEG;
2345                 else
2346                         ppd->cpspec->ibcctrl_b |=
2347                                 ppd->link_width_enabled == IB_WIDTH_4X ?
2348                                 IBA7322_IBC_WIDTH_4X_ONLY :
2349                                 IBA7322_IBC_WIDTH_1X_ONLY;
2350
2351                 /* always enable these on driver reload, not sticky */
2352                 ppd->cpspec->ibcctrl_b |= (IBA7322_IBC_RXPOL_MASK |
2353                         IBA7322_IBC_HRTBT_MASK);
2354         }
2355         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
2356
2357         /* setup so we have more time at CFGTEST to change H1 */
2358         val = qib_read_kreg_port(ppd, krp_ibcctrl_c);
2359         val &= ~SYM_MASK(IBCCtrlC_0, IB_FRONT_PORCH);
2360         val |= 0xfULL << SYM_LSB(IBCCtrlC_0, IB_FRONT_PORCH);
2361         qib_write_kreg_port(ppd, krp_ibcctrl_c, val);
2362
2363         serdes_7322_init(ppd);
2364
2365         guid = be64_to_cpu(ppd->guid);
2366         if (!guid) {
2367                 if (dd->base_guid)
2368                         guid = be64_to_cpu(dd->base_guid) + ppd->port - 1;
2369                 ppd->guid = cpu_to_be64(guid);
2370         }
2371
2372         qib_write_kreg_port(ppd, krp_hrtbt_guid, guid);
2373         /* write to chip to prevent back-to-back writes of ibc reg */
2374         qib_write_kreg(dd, kr_scratch, 0);
2375
2376         /* Enable port */
2377         ppd->cpspec->ibcctrl_a |= SYM_MASK(IBCCtrlA_0, IBLinkEn);
2378         set_vls(ppd);
2379
2380         /* initially come up DISABLED, without sending anything. */
2381         val = ppd->cpspec->ibcctrl_a | (QLOGIC_IB_IBCC_LINKINITCMD_DISABLE <<
2382                                         QLOGIC_IB_IBCC_LINKINITCMD_SHIFT);
2383         qib_write_kreg_port(ppd, krp_ibcctrl_a, val);
2384         qib_write_kreg(dd, kr_scratch, 0ULL);
2385         /* clear the linkinit cmds */
2386         ppd->cpspec->ibcctrl_a = val & ~SYM_MASK(IBCCtrlA_0, LinkInitCmd);
2387
2388         /* be paranoid against later code motion, etc. */
2389         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
2390         ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvIBPortEnable);
2391         qib_write_kreg_port(ppd, krp_rcvctrl, ppd->p_rcvctrl);
2392         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
2393
2394         /* Also enable IBSTATUSCHG interrupt.  */
2395         val = qib_read_kreg_port(ppd, krp_errmask);
2396         qib_write_kreg_port(ppd, krp_errmask,
2397                 val | ERR_MASK_N(IBStatusChanged));
2398
2399         /* Always zero until we start messing with SerDes for real */
2400         return ret;
2401 }
2402
2403 /**
2404  * qib_7322_quiet_serdes - set serdes to txidle
2405  * @dd: the qlogic_ib device
2406  * Called when driver is being unloaded
2407  */
2408 static void qib_7322_mini_quiet_serdes(struct qib_pportdata *ppd)
2409 {
2410         u64 val;
2411         unsigned long flags;
2412
2413         qib_set_ib_7322_lstate(ppd, 0, QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
2414
2415         spin_lock_irqsave(&ppd->lflags_lock, flags);
2416         ppd->lflags &= ~QIBL_IB_AUTONEG_INPROG;
2417         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
2418         wake_up(&ppd->cpspec->autoneg_wait);
2419         cancel_delayed_work_sync(&ppd->cpspec->autoneg_work);
2420         if (ppd->dd->cspec->r1)
2421                 cancel_delayed_work_sync(&ppd->cpspec->ipg_work);
2422
2423         ppd->cpspec->chase_end = 0;
2424         if (ppd->cpspec->chase_timer.data) /* if initted */
2425                 del_timer_sync(&ppd->cpspec->chase_timer);
2426
2427         /*
2428          * Despite the name, actually disables IBC as well. Do it when
2429          * we are as sure as possible that no more packets can be
2430          * received, following the down and the PCS reset.
2431          * The actual disabling happens in qib_7322_mini_pci_reset(),
2432          * along with the PCS being reset.
2433          */
2434         ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, IBLinkEn);
2435         qib_7322_mini_pcs_reset(ppd);
2436
2437         /*
2438          * Update the adjusted counters so the adjustment persists
2439          * across driver reload.
2440          */
2441         if (ppd->cpspec->ibsymdelta || ppd->cpspec->iblnkerrdelta ||
2442             ppd->cpspec->ibdeltainprog || ppd->cpspec->iblnkdowndelta) {
2443                 struct qib_devdata *dd = ppd->dd;
2444                 u64 diagc;
2445
2446                 /* enable counter writes */
2447                 diagc = qib_read_kreg64(dd, kr_hwdiagctrl);
2448                 qib_write_kreg(dd, kr_hwdiagctrl,
2449                                diagc | SYM_MASK(HwDiagCtrl, CounterWrEnable));
2450
2451                 if (ppd->cpspec->ibsymdelta || ppd->cpspec->ibdeltainprog) {
2452                         val = read_7322_creg32_port(ppd, crp_ibsymbolerr);
2453                         if (ppd->cpspec->ibdeltainprog)
2454                                 val -= val - ppd->cpspec->ibsymsnap;
2455                         val -= ppd->cpspec->ibsymdelta;
2456                         write_7322_creg_port(ppd, crp_ibsymbolerr, val);
2457                 }
2458                 if (ppd->cpspec->iblnkerrdelta || ppd->cpspec->ibdeltainprog) {
2459                         val = read_7322_creg32_port(ppd, crp_iblinkerrrecov);
2460                         if (ppd->cpspec->ibdeltainprog)
2461                                 val -= val - ppd->cpspec->iblnkerrsnap;
2462                         val -= ppd->cpspec->iblnkerrdelta;
2463                         write_7322_creg_port(ppd, crp_iblinkerrrecov, val);
2464                 }
2465                 if (ppd->cpspec->iblnkdowndelta) {
2466                         val = read_7322_creg32_port(ppd, crp_iblinkdown);
2467                         val += ppd->cpspec->iblnkdowndelta;
2468                         write_7322_creg_port(ppd, crp_iblinkdown, val);
2469                 }
2470                 /*
2471                  * No need to save ibmalfdelta since IB perfcounters
2472                  * are cleared on driver reload.
2473                  */
2474
2475                 /* and disable counter writes */
2476                 qib_write_kreg(dd, kr_hwdiagctrl, diagc);
2477         }
2478 }
2479
2480 /**
2481  * qib_setup_7322_setextled - set the state of the two external LEDs
2482  * @ppd: physical port on the qlogic_ib device
2483  * @on: whether the link is up or not
2484  *
2485  * The exact combo of LEDs if on is true is determined by looking
2486  * at the ibcstatus.
2487  *
2488  * These LEDs indicate the physical and logical state of IB link.
2489  * For this chip (at least with recommended board pinouts), LED1
2490  * is Yellow (logical state) and LED2 is Green (physical state),
2491  *
2492  * Note:  We try to match the Mellanox HCA LED behavior as best
2493  * we can.  Green indicates physical link state is OK (something is
2494  * plugged in, and we can train).
2495  * Amber indicates the link is logically up (ACTIVE).
2496  * Mellanox further blinks the amber LED to indicate data packet
2497  * activity, but we have no hardware support for that, so it would
2498  * require waking up every 10-20 msecs and checking the counters
2499  * on the chip, and then turning the LED off if appropriate.  That's
2500  * visible overhead, so not something we will do.
2501  */
2502 static void qib_setup_7322_setextled(struct qib_pportdata *ppd, u32 on)
2503 {
2504         struct qib_devdata *dd = ppd->dd;
2505         u64 extctl, ledblink = 0, val;
2506         unsigned long flags;
2507         int yel, grn;
2508
2509         /*
2510          * The diags use the LED to indicate diag info, so we leave
2511          * the external LED alone when the diags are running.
2512          */
2513         if (dd->diag_client)
2514                 return;
2515
2516         /* Allow override of LED display for, e.g. Locating system in rack */
2517         if (ppd->led_override) {
2518                 grn = (ppd->led_override & QIB_LED_PHYS);
2519                 yel = (ppd->led_override & QIB_LED_LOG);
2520         } else if (on) {
2521                 val = qib_read_kreg_port(ppd, krp_ibcstatus_a);
2522                 grn = qib_7322_phys_portstate(val) ==
2523                         IB_PHYSPORTSTATE_LINKUP;
2524                 yel = qib_7322_iblink_state(val) == IB_PORT_ACTIVE;
2525         } else {
2526                 grn = 0;
2527                 yel = 0;
2528         }
2529
2530         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
2531         extctl = dd->cspec->extctrl & (ppd->port == 1 ?
2532                 ~ExtLED_IB1_MASK : ~ExtLED_IB2_MASK);
2533         if (grn) {
2534                 extctl |= ppd->port == 1 ? ExtLED_IB1_GRN : ExtLED_IB2_GRN;
2535                 /*
2536                  * Counts are in chip clock (4ns) periods.
2537                  * This is 1/16 sec (66.6ms) on,
2538                  * 3/16 sec (187.5 ms) off, with packets rcvd.
2539                  */
2540                 ledblink = ((66600 * 1000UL / 4) << IBA7322_LEDBLINK_ON_SHIFT) |
2541                         ((187500 * 1000UL / 4) << IBA7322_LEDBLINK_OFF_SHIFT);
2542         }
2543         if (yel)
2544                 extctl |= ppd->port == 1 ? ExtLED_IB1_YEL : ExtLED_IB2_YEL;
2545         dd->cspec->extctrl = extctl;
2546         qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
2547         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
2548
2549         if (ledblink) /* blink the LED on packet receive */
2550                 qib_write_kreg_port(ppd, krp_rcvpktledcnt, ledblink);
2551 }
2552
2553 /*
2554  * Disable MSIx interrupt if enabled, call generic MSIx code
2555  * to cleanup, and clear pending MSIx interrupts.
2556  * Used for fallback to INTx, after reset, and when MSIx setup fails.
2557  */
2558 static void qib_7322_nomsix(struct qib_devdata *dd)
2559 {
2560         u64 intgranted;
2561         int n;
2562
2563         dd->cspec->main_int_mask = ~0ULL;
2564         n = dd->cspec->num_msix_entries;
2565         if (n) {
2566                 int i;
2567
2568                 dd->cspec->num_msix_entries = 0;
2569                 for (i = 0; i < n; i++) {
2570                         irq_set_affinity_hint(
2571                           dd->cspec->msix_entries[i].msix.vector, NULL);
2572                         free_cpumask_var(dd->cspec->msix_entries[i].mask);
2573                         free_irq(dd->cspec->msix_entries[i].msix.vector,
2574                            dd->cspec->msix_entries[i].arg);
2575                 }
2576                 qib_nomsix(dd);
2577         }
2578         /* make sure no MSIx interrupts are left pending */
2579         intgranted = qib_read_kreg64(dd, kr_intgranted);
2580         if (intgranted)
2581                 qib_write_kreg(dd, kr_intgranted, intgranted);
2582 }
2583
2584 static void qib_7322_free_irq(struct qib_devdata *dd)
2585 {
2586         if (dd->cspec->irq) {
2587                 free_irq(dd->cspec->irq, dd);
2588                 dd->cspec->irq = 0;
2589         }
2590         qib_7322_nomsix(dd);
2591 }
2592
2593 static void qib_setup_7322_cleanup(struct qib_devdata *dd)
2594 {
2595         int i;
2596
2597         qib_7322_free_irq(dd);
2598         kfree(dd->cspec->cntrs);
2599         kfree(dd->cspec->sendchkenable);
2600         kfree(dd->cspec->sendgrhchk);
2601         kfree(dd->cspec->sendibchk);
2602         kfree(dd->cspec->msix_entries);
2603         for (i = 0; i < dd->num_pports; i++) {
2604                 unsigned long flags;
2605                 u32 mask = QSFP_GPIO_MOD_PRS_N |
2606                         (QSFP_GPIO_MOD_PRS_N << QSFP_GPIO_PORT2_SHIFT);
2607
2608                 kfree(dd->pport[i].cpspec->portcntrs);
2609                 if (dd->flags & QIB_HAS_QSFP) {
2610                         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
2611                         dd->cspec->gpio_mask &= ~mask;
2612                         qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
2613                         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
2614                         qib_qsfp_deinit(&dd->pport[i].cpspec->qsfp_data);
2615                 }
2616                 if (dd->pport[i].ibport_data.smi_ah)
2617                         ib_destroy_ah(&dd->pport[i].ibport_data.smi_ah->ibah);
2618         }
2619 }
2620
2621 /* handle SDMA interrupts */
2622 static void sdma_7322_intr(struct qib_devdata *dd, u64 istat)
2623 {
2624         struct qib_pportdata *ppd0 = &dd->pport[0];
2625         struct qib_pportdata *ppd1 = &dd->pport[1];
2626         u64 intr0 = istat & (INT_MASK_P(SDma, 0) |
2627                 INT_MASK_P(SDmaIdle, 0) | INT_MASK_P(SDmaProgress, 0));
2628         u64 intr1 = istat & (INT_MASK_P(SDma, 1) |
2629                 INT_MASK_P(SDmaIdle, 1) | INT_MASK_P(SDmaProgress, 1));
2630
2631         if (intr0)
2632                 qib_sdma_intr(ppd0);
2633         if (intr1)
2634                 qib_sdma_intr(ppd1);
2635
2636         if (istat & INT_MASK_PM(SDmaCleanupDone, 0))
2637                 qib_sdma_process_event(ppd0, qib_sdma_event_e20_hw_started);
2638         if (istat & INT_MASK_PM(SDmaCleanupDone, 1))
2639                 qib_sdma_process_event(ppd1, qib_sdma_event_e20_hw_started);
2640 }
2641
2642 /*
2643  * Set or clear the Send buffer available interrupt enable bit.
2644  */
2645 static void qib_wantpiobuf_7322_intr(struct qib_devdata *dd, u32 needint)
2646 {
2647         unsigned long flags;
2648
2649         spin_lock_irqsave(&dd->sendctrl_lock, flags);
2650         if (needint)
2651                 dd->sendctrl |= SYM_MASK(SendCtrl, SendIntBufAvail);
2652         else
2653                 dd->sendctrl &= ~SYM_MASK(SendCtrl, SendIntBufAvail);
2654         qib_write_kreg(dd, kr_sendctrl, dd->sendctrl);
2655         qib_write_kreg(dd, kr_scratch, 0ULL);
2656         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
2657 }
2658
2659 /*
2660  * Somehow got an interrupt with reserved bits set in interrupt status.
2661  * Print a message so we know it happened, then clear them.
2662  * keep mainline interrupt handler cache-friendly
2663  */
2664 static noinline void unknown_7322_ibits(struct qib_devdata *dd, u64 istat)
2665 {
2666         u64 kills;
2667         char msg[128];
2668
2669         kills = istat & ~QIB_I_BITSEXTANT;
2670         qib_dev_err(dd, "Clearing reserved interrupt(s) 0x%016llx:"
2671                     " %s\n", (unsigned long long) kills, msg);
2672         qib_write_kreg(dd, kr_intmask, (dd->cspec->int_enable_mask & ~kills));
2673 }
2674
2675 /* keep mainline interrupt handler cache-friendly */
2676 static noinline void unknown_7322_gpio_intr(struct qib_devdata *dd)
2677 {
2678         u32 gpiostatus;
2679         int handled = 0;
2680         int pidx;
2681
2682         /*
2683          * Boards for this chip currently don't use GPIO interrupts,
2684          * so clear by writing GPIOstatus to GPIOclear, and complain
2685          * to developer.  To avoid endless repeats, clear
2686          * the bits in the mask, since there is some kind of
2687          * programming error or chip problem.
2688          */
2689         gpiostatus = qib_read_kreg32(dd, kr_gpio_status);
2690         /*
2691          * In theory, writing GPIOstatus to GPIOclear could
2692          * have a bad side-effect on some diagnostic that wanted
2693          * to poll for a status-change, but the various shadows
2694          * make that problematic at best. Diags will just suppress
2695          * all GPIO interrupts during such tests.
2696          */
2697         qib_write_kreg(dd, kr_gpio_clear, gpiostatus);
2698         /*
2699          * Check for QSFP MOD_PRS changes
2700          * only works for single port if IB1 != pidx1
2701          */
2702         for (pidx = 0; pidx < dd->num_pports && (dd->flags & QIB_HAS_QSFP);
2703              ++pidx) {
2704                 struct qib_pportdata *ppd;
2705                 struct qib_qsfp_data *qd;
2706                 u32 mask;
2707                 if (!dd->pport[pidx].link_speed_supported)
2708                         continue;
2709                 mask = QSFP_GPIO_MOD_PRS_N;
2710                 ppd = dd->pport + pidx;
2711                 mask <<= (QSFP_GPIO_PORT2_SHIFT * ppd->hw_pidx);
2712                 if (gpiostatus & dd->cspec->gpio_mask & mask) {
2713                         u64 pins;
2714                         qd = &ppd->cpspec->qsfp_data;
2715                         gpiostatus &= ~mask;
2716                         pins = qib_read_kreg64(dd, kr_extstatus);
2717                         pins >>= SYM_LSB(EXTStatus, GPIOIn);
2718                         if (!(pins & mask)) {
2719                                 ++handled;
2720                                 qd->t_insert = jiffies;
2721                                 queue_work(ib_wq, &qd->work);
2722                         }
2723                 }
2724         }
2725
2726         if (gpiostatus && !handled) {
2727                 const u32 mask = qib_read_kreg32(dd, kr_gpio_mask);
2728                 u32 gpio_irq = mask & gpiostatus;
2729
2730                 /*
2731                  * Clear any troublemakers, and update chip from shadow
2732                  */
2733                 dd->cspec->gpio_mask &= ~gpio_irq;
2734                 qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
2735         }
2736 }
2737
2738 /*
2739  * Handle errors and unusual events first, separate function
2740  * to improve cache hits for fast path interrupt handling.
2741  */
2742 static noinline void unlikely_7322_intr(struct qib_devdata *dd, u64 istat)
2743 {
2744         if (istat & ~QIB_I_BITSEXTANT)
2745                 unknown_7322_ibits(dd, istat);
2746         if (istat & QIB_I_GPIO)
2747                 unknown_7322_gpio_intr(dd);
2748         if (istat & QIB_I_C_ERROR) {
2749                 qib_write_kreg(dd, kr_errmask, 0ULL);
2750                 tasklet_schedule(&dd->error_tasklet);
2751         }
2752         if (istat & INT_MASK_P(Err, 0) && dd->rcd[0])
2753                 handle_7322_p_errors(dd->rcd[0]->ppd);
2754         if (istat & INT_MASK_P(Err, 1) && dd->rcd[1])
2755                 handle_7322_p_errors(dd->rcd[1]->ppd);
2756 }
2757
2758 /*
2759  * Dynamically adjust the rcv int timeout for a context based on incoming
2760  * packet rate.
2761  */
2762 static void adjust_rcv_timeout(struct qib_ctxtdata *rcd, int npkts)
2763 {
2764         struct qib_devdata *dd = rcd->dd;
2765         u32 timeout = dd->cspec->rcvavail_timeout[rcd->ctxt];
2766
2767         /*
2768          * Dynamically adjust idle timeout on chip
2769          * based on number of packets processed.
2770          */
2771         if (npkts < rcv_int_count && timeout > 2)
2772                 timeout >>= 1;
2773         else if (npkts >= rcv_int_count && timeout < rcv_int_timeout)
2774                 timeout = min(timeout << 1, rcv_int_timeout);
2775         else
2776                 return;
2777
2778         dd->cspec->rcvavail_timeout[rcd->ctxt] = timeout;
2779         qib_write_kreg(dd, kr_rcvavailtimeout + rcd->ctxt, timeout);
2780 }
2781
2782 /*
2783  * This is the main interrupt handler.
2784  * It will normally only be used for low frequency interrupts but may
2785  * have to handle all interrupts if INTx is enabled or fewer than normal
2786  * MSIx interrupts were allocated.
2787  * This routine should ignore the interrupt bits for any of the
2788  * dedicated MSIx handlers.
2789  */
2790 static irqreturn_t qib_7322intr(int irq, void *data)
2791 {
2792         struct qib_devdata *dd = data;
2793         irqreturn_t ret;
2794         u64 istat;
2795         u64 ctxtrbits;
2796         u64 rmask;
2797         unsigned i;
2798         u32 npkts;
2799
2800         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT) {
2801                 /*
2802                  * This return value is not great, but we do not want the
2803                  * interrupt core code to remove our interrupt handler
2804                  * because we don't appear to be handling an interrupt
2805                  * during a chip reset.
2806                  */
2807                 ret = IRQ_HANDLED;
2808                 goto bail;
2809         }
2810
2811         istat = qib_read_kreg64(dd, kr_intstatus);
2812
2813         if (unlikely(istat == ~0ULL)) {
2814                 qib_bad_intrstatus(dd);
2815                 qib_dev_err(dd, "Interrupt status all f's, skipping\n");
2816                 /* don't know if it was our interrupt or not */
2817                 ret = IRQ_NONE;
2818                 goto bail;
2819         }
2820
2821         istat &= dd->cspec->main_int_mask;
2822         if (unlikely(!istat)) {
2823                 /* already handled, or shared and not us */
2824                 ret = IRQ_NONE;
2825                 goto bail;
2826         }
2827
2828         qib_stats.sps_ints++;
2829         if (dd->int_counter != (u32) -1)
2830                 dd->int_counter++;
2831
2832         /* handle "errors" of various kinds first, device ahead of port */
2833         if (unlikely(istat & (~QIB_I_BITSEXTANT | QIB_I_GPIO |
2834                               QIB_I_C_ERROR | INT_MASK_P(Err, 0) |
2835                               INT_MASK_P(Err, 1))))
2836                 unlikely_7322_intr(dd, istat);
2837
2838         /*
2839          * Clear the interrupt bits we found set, relatively early, so we
2840          * "know" know the chip will have seen this by the time we process
2841          * the queue, and will re-interrupt if necessary.  The processor
2842          * itself won't take the interrupt again until we return.
2843          */
2844         qib_write_kreg(dd, kr_intclear, istat);
2845
2846         /*
2847          * Handle kernel receive queues before checking for pio buffers
2848          * available since receives can overflow; piobuf waiters can afford
2849          * a few extra cycles, since they were waiting anyway.
2850          */
2851         ctxtrbits = istat & (QIB_I_RCVAVAIL_MASK | QIB_I_RCVURG_MASK);
2852         if (ctxtrbits) {
2853                 rmask = (1ULL << QIB_I_RCVAVAIL_LSB) |
2854                         (1ULL << QIB_I_RCVURG_LSB);
2855                 for (i = 0; i < dd->first_user_ctxt; i++) {
2856                         if (ctxtrbits & rmask) {
2857                                 ctxtrbits &= ~rmask;
2858                                 if (dd->rcd[i])
2859                                         qib_kreceive(dd->rcd[i], NULL, &npkts);
2860                         }
2861                         rmask <<= 1;
2862                 }
2863                 if (ctxtrbits) {
2864                         ctxtrbits = (ctxtrbits >> QIB_I_RCVAVAIL_LSB) |
2865                                 (ctxtrbits >> QIB_I_RCVURG_LSB);
2866                         qib_handle_urcv(dd, ctxtrbits);
2867                 }
2868         }
2869
2870         if (istat & (QIB_I_P_SDMAINT(0) | QIB_I_P_SDMAINT(1)))
2871                 sdma_7322_intr(dd, istat);
2872
2873         if ((istat & QIB_I_SPIOBUFAVAIL) && (dd->flags & QIB_INITTED))
2874                 qib_ib_piobufavail(dd);
2875
2876         ret = IRQ_HANDLED;
2877 bail:
2878         return ret;
2879 }
2880
2881 /*
2882  * Dedicated receive packet available interrupt handler.
2883  */
2884 static irqreturn_t qib_7322pintr(int irq, void *data)
2885 {
2886         struct qib_ctxtdata *rcd = data;
2887         struct qib_devdata *dd = rcd->dd;
2888         u32 npkts;
2889
2890         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2891                 /*
2892                  * This return value is not great, but we do not want the
2893                  * interrupt core code to remove our interrupt handler
2894                  * because we don't appear to be handling an interrupt
2895                  * during a chip reset.
2896                  */
2897                 return IRQ_HANDLED;
2898
2899         qib_stats.sps_ints++;
2900         if (dd->int_counter != (u32) -1)
2901                 dd->int_counter++;
2902
2903         /* Clear the interrupt bit we expect to be set. */
2904         qib_write_kreg(dd, kr_intclear, ((1ULL << QIB_I_RCVAVAIL_LSB) |
2905                        (1ULL << QIB_I_RCVURG_LSB)) << rcd->ctxt);
2906
2907         qib_kreceive(rcd, NULL, &npkts);
2908
2909         return IRQ_HANDLED;
2910 }
2911
2912 /*
2913  * Dedicated Send buffer available interrupt handler.
2914  */
2915 static irqreturn_t qib_7322bufavail(int irq, void *data)
2916 {
2917         struct qib_devdata *dd = data;
2918
2919         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2920                 /*
2921                  * This return value is not great, but we do not want the
2922                  * interrupt core code to remove our interrupt handler
2923                  * because we don't appear to be handling an interrupt
2924                  * during a chip reset.
2925                  */
2926                 return IRQ_HANDLED;
2927
2928         qib_stats.sps_ints++;
2929         if (dd->int_counter != (u32) -1)
2930                 dd->int_counter++;
2931
2932         /* Clear the interrupt bit we expect to be set. */
2933         qib_write_kreg(dd, kr_intclear, QIB_I_SPIOBUFAVAIL);
2934
2935         /* qib_ib_piobufavail() will clear the want PIO interrupt if needed */
2936         if (dd->flags & QIB_INITTED)
2937                 qib_ib_piobufavail(dd);
2938         else
2939                 qib_wantpiobuf_7322_intr(dd, 0);
2940
2941         return IRQ_HANDLED;
2942 }
2943
2944 /*
2945  * Dedicated Send DMA interrupt handler.
2946  */
2947 static irqreturn_t sdma_intr(int irq, void *data)
2948 {
2949         struct qib_pportdata *ppd = data;
2950         struct qib_devdata *dd = ppd->dd;
2951
2952         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2953                 /*
2954                  * This return value is not great, but we do not want the
2955                  * interrupt core code to remove our interrupt handler
2956                  * because we don't appear to be handling an interrupt
2957                  * during a chip reset.
2958                  */
2959                 return IRQ_HANDLED;
2960
2961         qib_stats.sps_ints++;
2962         if (dd->int_counter != (u32) -1)
2963                 dd->int_counter++;
2964
2965         /* Clear the interrupt bit we expect to be set. */
2966         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
2967                        INT_MASK_P(SDma, 1) : INT_MASK_P(SDma, 0));
2968         qib_sdma_intr(ppd);
2969
2970         return IRQ_HANDLED;
2971 }
2972
2973 /*
2974  * Dedicated Send DMA idle interrupt handler.
2975  */
2976 static irqreturn_t sdma_idle_intr(int irq, void *data)
2977 {
2978         struct qib_pportdata *ppd = data;
2979         struct qib_devdata *dd = ppd->dd;
2980
2981         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
2982                 /*
2983                  * This return value is not great, but we do not want the
2984                  * interrupt core code to remove our interrupt handler
2985                  * because we don't appear to be handling an interrupt
2986                  * during a chip reset.
2987                  */
2988                 return IRQ_HANDLED;
2989
2990         qib_stats.sps_ints++;
2991         if (dd->int_counter != (u32) -1)
2992                 dd->int_counter++;
2993
2994         /* Clear the interrupt bit we expect to be set. */
2995         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
2996                        INT_MASK_P(SDmaIdle, 1) : INT_MASK_P(SDmaIdle, 0));
2997         qib_sdma_intr(ppd);
2998
2999         return IRQ_HANDLED;
3000 }
3001
3002 /*
3003  * Dedicated Send DMA progress interrupt handler.
3004  */
3005 static irqreturn_t sdma_progress_intr(int irq, void *data)
3006 {
3007         struct qib_pportdata *ppd = data;
3008         struct qib_devdata *dd = ppd->dd;
3009
3010         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
3011                 /*
3012                  * This return value is not great, but we do not want the
3013                  * interrupt core code to remove our interrupt handler
3014                  * because we don't appear to be handling an interrupt
3015                  * during a chip reset.
3016                  */
3017                 return IRQ_HANDLED;
3018
3019         qib_stats.sps_ints++;
3020         if (dd->int_counter != (u32) -1)
3021                 dd->int_counter++;
3022
3023         /* Clear the interrupt bit we expect to be set. */
3024         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
3025                        INT_MASK_P(SDmaProgress, 1) :
3026                        INT_MASK_P(SDmaProgress, 0));
3027         qib_sdma_intr(ppd);
3028
3029         return IRQ_HANDLED;
3030 }
3031
3032 /*
3033  * Dedicated Send DMA cleanup interrupt handler.
3034  */
3035 static irqreturn_t sdma_cleanup_intr(int irq, void *data)
3036 {
3037         struct qib_pportdata *ppd = data;
3038         struct qib_devdata *dd = ppd->dd;
3039
3040         if ((dd->flags & (QIB_PRESENT | QIB_BADINTR)) != QIB_PRESENT)
3041                 /*
3042                  * This return value is not great, but we do not want the
3043                  * interrupt core code to remove our interrupt handler
3044                  * because we don't appear to be handling an interrupt
3045                  * during a chip reset.
3046                  */
3047                 return IRQ_HANDLED;
3048
3049         qib_stats.sps_ints++;
3050         if (dd->int_counter != (u32) -1)
3051                 dd->int_counter++;
3052
3053         /* Clear the interrupt bit we expect to be set. */
3054         qib_write_kreg(dd, kr_intclear, ppd->hw_pidx ?
3055                        INT_MASK_PM(SDmaCleanupDone, 1) :
3056                        INT_MASK_PM(SDmaCleanupDone, 0));
3057         qib_sdma_process_event(ppd, qib_sdma_event_e20_hw_started);
3058
3059         return IRQ_HANDLED;
3060 }
3061
3062 /*
3063  * Set up our chip-specific interrupt handler.
3064  * The interrupt type has already been setup, so
3065  * we just need to do the registration and error checking.
3066  * If we are using MSIx interrupts, we may fall back to
3067  * INTx later, if the interrupt handler doesn't get called
3068  * within 1/2 second (see verify_interrupt()).
3069  */
3070 static void qib_setup_7322_interrupt(struct qib_devdata *dd, int clearpend)
3071 {
3072         int ret, i, msixnum;
3073         u64 redirect[6];
3074         u64 mask;
3075         const struct cpumask *local_mask;
3076         int firstcpu, secondcpu = 0, currrcvcpu = 0;
3077
3078         if (!dd->num_pports)
3079                 return;
3080
3081         if (clearpend) {
3082                 /*
3083                  * if not switching interrupt types, be sure interrupts are
3084                  * disabled, and then clear anything pending at this point,
3085                  * because we are starting clean.
3086                  */
3087                 qib_7322_set_intr_state(dd, 0);
3088
3089                 /* clear the reset error, init error/hwerror mask */
3090                 qib_7322_init_hwerrors(dd);
3091
3092                 /* clear any interrupt bits that might be set */
3093                 qib_write_kreg(dd, kr_intclear, ~0ULL);
3094
3095                 /* make sure no pending MSIx intr, and clear diag reg */
3096                 qib_write_kreg(dd, kr_intgranted, ~0ULL);
3097                 qib_write_kreg(dd, kr_vecclr_wo_int, ~0ULL);
3098         }
3099
3100         if (!dd->cspec->num_msix_entries) {
3101                 /* Try to get INTx interrupt */
3102 try_intx:
3103                 if (!dd->pcidev->irq) {
3104                         qib_dev_err(dd, "irq is 0, BIOS error?  "
3105                                     "Interrupts won't work\n");
3106                         goto bail;
3107                 }
3108                 ret = request_irq(dd->pcidev->irq, qib_7322intr,
3109                                   IRQF_SHARED, QIB_DRV_NAME, dd);
3110                 if (ret) {
3111                         qib_dev_err(dd, "Couldn't setup INTx "
3112                                     "interrupt (irq=%d): %d\n",
3113                                     dd->pcidev->irq, ret);
3114                         goto bail;
3115                 }
3116                 dd->cspec->irq = dd->pcidev->irq;
3117                 dd->cspec->main_int_mask = ~0ULL;
3118                 goto bail;
3119         }
3120
3121         /* Try to get MSIx interrupts */
3122         memset(redirect, 0, sizeof redirect);
3123         mask = ~0ULL;
3124         msixnum = 0;
3125         local_mask = cpumask_of_pcibus(dd->pcidev->bus);
3126         firstcpu = cpumask_first(local_mask);
3127         if (firstcpu >= nr_cpu_ids ||
3128                         cpumask_weight(local_mask) == num_online_cpus()) {
3129                 local_mask = topology_core_cpumask(0);
3130                 firstcpu = cpumask_first(local_mask);
3131         }
3132         if (firstcpu < nr_cpu_ids) {
3133                 secondcpu = cpumask_next(firstcpu, local_mask);
3134                 if (secondcpu >= nr_cpu_ids)
3135                         secondcpu = firstcpu;
3136                 currrcvcpu = secondcpu;
3137         }
3138         for (i = 0; msixnum < dd->cspec->num_msix_entries; i++) {
3139                 irq_handler_t handler;
3140                 void *arg;
3141                 u64 val;
3142                 int lsb, reg, sh;
3143
3144                 dd->cspec->msix_entries[msixnum].
3145                         name[sizeof(dd->cspec->msix_entries[msixnum].name) - 1]
3146                         = '\0';
3147                 if (i < ARRAY_SIZE(irq_table)) {
3148                         if (irq_table[i].port) {
3149                                 /* skip if for a non-configured port */
3150                                 if (irq_table[i].port > dd->num_pports)
3151                                         continue;
3152                                 arg = dd->pport + irq_table[i].port - 1;
3153                         } else
3154                                 arg = dd;
3155                         lsb = irq_table[i].lsb;
3156                         handler = irq_table[i].handler;
3157                         snprintf(dd->cspec->msix_entries[msixnum].name,
3158                                 sizeof(dd->cspec->msix_entries[msixnum].name)
3159                                  - 1,
3160                                 QIB_DRV_NAME "%d%s", dd->unit,
3161                                 irq_table[i].name);
3162                 } else {
3163                         unsigned ctxt;
3164
3165                         ctxt = i - ARRAY_SIZE(irq_table);
3166                         /* per krcvq context receive interrupt */
3167                         arg = dd->rcd[ctxt];
3168                         if (!arg)
3169                                 continue;
3170                         if (qib_krcvq01_no_msi && ctxt < 2)
3171                                 continue;
3172                         lsb = QIB_I_RCVAVAIL_LSB + ctxt;
3173                         handler = qib_7322pintr;
3174                         snprintf(dd->cspec->msix_entries[msixnum].name,
3175                                 sizeof(dd->cspec->msix_entries[msixnum].name)
3176                                  - 1,
3177                                 QIB_DRV_NAME "%d (kctx)", dd->unit);
3178                 }
3179                 ret = request_irq(
3180                         dd->cspec->msix_entries[msixnum].msix.vector,
3181                         handler, 0, dd->cspec->msix_entries[msixnum].name,
3182                         arg);
3183                 if (ret) {
3184                         /*
3185                          * Shouldn't happen since the enable said we could
3186                          * have as many as we are trying to setup here.
3187                          */
3188                         qib_dev_err(dd, "Couldn't setup MSIx "
3189                                 "interrupt (vec=%d, irq=%d): %d\n", msixnum,
3190                                 dd->cspec->msix_entries[msixnum].msix.vector,
3191                                 ret);
3192                         qib_7322_nomsix(dd);
3193                         goto try_intx;
3194                 }
3195                 dd->cspec->msix_entries[msixnum].arg = arg;
3196                 if (lsb >= 0) {
3197                         reg = lsb / IBA7322_REDIRECT_VEC_PER_REG;
3198                         sh = (lsb % IBA7322_REDIRECT_VEC_PER_REG) *
3199                                 SYM_LSB(IntRedirect0, vec1);
3200                         mask &= ~(1ULL << lsb);
3201                         redirect[reg] |= ((u64) msixnum) << sh;
3202                 }
3203                 val = qib_read_kreg64(dd, 2 * msixnum + 1 +
3204                         (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3205                 if (firstcpu < nr_cpu_ids &&
3206                         zalloc_cpumask_var(
3207                                 &dd->cspec->msix_entries[msixnum].mask,
3208                                 GFP_KERNEL)) {
3209                         if (handler == qib_7322pintr) {
3210                                 cpumask_set_cpu(currrcvcpu,
3211                                         dd->cspec->msix_entries[msixnum].mask);
3212                                 currrcvcpu = cpumask_next(currrcvcpu,
3213                                         local_mask);
3214                                 if (currrcvcpu >= nr_cpu_ids)
3215                                         currrcvcpu = secondcpu;
3216                         } else {
3217                                 cpumask_set_cpu(firstcpu,
3218                                         dd->cspec->msix_entries[msixnum].mask);
3219                         }
3220                         irq_set_affinity_hint(
3221                                 dd->cspec->msix_entries[msixnum].msix.vector,
3222                                 dd->cspec->msix_entries[msixnum].mask);
3223                 }
3224                 msixnum++;
3225         }
3226         /* Initialize the vector mapping */
3227         for (i = 0; i < ARRAY_SIZE(redirect); i++)
3228                 qib_write_kreg(dd, kr_intredirect + i, redirect[i]);
3229         dd->cspec->main_int_mask = mask;
3230         tasklet_init(&dd->error_tasklet, qib_error_tasklet,
3231                 (unsigned long)dd);
3232 bail:;
3233 }
3234
3235 /**
3236  * qib_7322_boardname - fill in the board name and note features
3237  * @dd: the qlogic_ib device
3238  *
3239  * info will be based on the board revision register
3240  */
3241 static unsigned qib_7322_boardname(struct qib_devdata *dd)
3242 {
3243         /* Will need enumeration of board-types here */
3244         char *n;
3245         u32 boardid, namelen;
3246         unsigned features = DUAL_PORT_CAP;
3247
3248         boardid = SYM_FIELD(dd->revision, Revision, BoardID);
3249
3250         switch (boardid) {
3251         case 0:
3252                 n = "InfiniPath_QLE7342_Emulation";
3253                 break;
3254         case 1:
3255                 n = "InfiniPath_QLE7340";
3256                 dd->flags |= QIB_HAS_QSFP;
3257                 features = PORT_SPD_CAP;
3258                 break;
3259         case 2:
3260                 n = "InfiniPath_QLE7342";
3261                 dd->flags |= QIB_HAS_QSFP;
3262                 break;
3263         case 3:
3264                 n = "InfiniPath_QMI7342";
3265                 break;
3266         case 4:
3267                 n = "InfiniPath_Unsupported7342";
3268                 qib_dev_err(dd, "Unsupported version of QMH7342\n");
3269                 features = 0;
3270                 break;
3271         case BOARD_QMH7342:
3272                 n = "InfiniPath_QMH7342";
3273                 features = 0x24;
3274                 break;
3275         case BOARD_QME7342:
3276                 n = "InfiniPath_QME7342";
3277                 break;
3278         case 8:
3279                 n = "InfiniPath_QME7362";
3280                 dd->flags |= QIB_HAS_QSFP;
3281                 break;
3282         case 15:
3283                 n = "InfiniPath_QLE7342_TEST";
3284                 dd->flags |= QIB_HAS_QSFP;
3285                 break;
3286         default:
3287                 n = "InfiniPath_QLE73xy_UNKNOWN";
3288                 qib_dev_err(dd, "Unknown 7322 board type %u\n", boardid);
3289                 break;
3290         }
3291         dd->board_atten = 1; /* index into txdds_Xdr */
3292
3293         namelen = strlen(n) + 1;
3294         dd->boardname = kmalloc(namelen, GFP_KERNEL);
3295         if (!dd->boardname)
3296                 qib_dev_err(dd, "Failed allocation for board name: %s\n", n);
3297         else
3298                 snprintf(dd->boardname, namelen, "%s", n);
3299
3300         snprintf(dd->boardversion, sizeof(dd->boardversion),
3301                  "ChipABI %u.%u, %s, InfiniPath%u %u.%u, SW Compat %u\n",
3302                  QIB_CHIP_VERS_MAJ, QIB_CHIP_VERS_MIN, dd->boardname,
3303                  (unsigned)SYM_FIELD(dd->revision, Revision_R, Arch),
3304                  dd->majrev, dd->minrev,
3305                  (unsigned)SYM_FIELD(dd->revision, Revision_R, SW));
3306
3307         if (qib_singleport && (features >> PORT_SPD_CAP_SHIFT) & PORT_SPD_CAP) {
3308                 qib_devinfo(dd->pcidev, "IB%u: Forced to single port mode"
3309                             " by module parameter\n", dd->unit);
3310                 features &= PORT_SPD_CAP;
3311         }
3312
3313         return features;
3314 }
3315
3316 /*
3317  * This routine sleeps, so it can only be called from user context, not
3318  * from interrupt context.
3319  */
3320 static int qib_do_7322_reset(struct qib_devdata *dd)
3321 {
3322         u64 val;
3323         u64 *msix_vecsave;
3324         int i, msix_entries, ret = 1;
3325         u16 cmdval;
3326         u8 int_line, clinesz;
3327         unsigned long flags;
3328
3329         /* Use dev_err so it shows up in logs, etc. */
3330         qib_dev_err(dd, "Resetting InfiniPath unit %u\n", dd->unit);
3331
3332         qib_pcie_getcmd(dd, &cmdval, &int_line, &clinesz);
3333
3334         msix_entries = dd->cspec->num_msix_entries;
3335
3336         /* no interrupts till re-initted */
3337         qib_7322_set_intr_state(dd, 0);
3338
3339         if (msix_entries) {
3340                 qib_7322_nomsix(dd);
3341                 /* can be up to 512 bytes, too big for stack */
3342                 msix_vecsave = kmalloc(2 * dd->cspec->num_msix_entries *
3343                         sizeof(u64), GFP_KERNEL);
3344                 if (!msix_vecsave)
3345                         qib_dev_err(dd, "No mem to save MSIx data\n");
3346         } else
3347                 msix_vecsave = NULL;
3348
3349         /*
3350          * Core PCI (as of 2.6.18) doesn't save or rewrite the full vector
3351          * info that is set up by the BIOS, so we have to save and restore
3352          * it ourselves.   There is some risk something could change it,
3353          * after we save it, but since we have disabled the MSIx, it
3354          * shouldn't be touched...
3355          */
3356         for (i = 0; i < msix_entries; i++) {
3357                 u64 vecaddr, vecdata;
3358                 vecaddr = qib_read_kreg64(dd, 2 * i +
3359                                   (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3360                 vecdata = qib_read_kreg64(dd, 1 + 2 * i +
3361                                   (QIB_7322_MsixTable_OFFS / sizeof(u64)));
3362                 if (msix_vecsave) {
3363                         msix_vecsave[2 * i] = vecaddr;
3364                         /* save it without the masked bit set */
3365                         msix_vecsave[1 + 2 * i] = vecdata & ~0x100000000ULL;
3366                 }
3367         }
3368
3369         dd->pport->cpspec->ibdeltainprog = 0;
3370         dd->pport->cpspec->ibsymdelta = 0;
3371         dd->pport->cpspec->iblnkerrdelta = 0;
3372         dd->pport->cpspec->ibmalfdelta = 0;
3373         dd->int_counter = 0; /* so we check interrupts work again */
3374
3375         /*
3376          * Keep chip from being accessed until we are ready.  Use
3377          * writeq() directly, to allow the write even though QIB_PRESENT
3378          * isn't set.
3379          */
3380         dd->flags &= ~(QIB_INITTED | QIB_PRESENT | QIB_BADINTR);
3381         dd->flags |= QIB_DOING_RESET;
3382         val = dd->control | QLOGIC_IB_C_RESET;
3383         writeq(val, &dd->kregbase[kr_control]);
3384
3385         for (i = 1; i <= 5; i++) {
3386                 /*
3387                  * Allow MBIST, etc. to complete; longer on each retry.
3388                  * We sometimes get machine checks from bus timeout if no
3389                  * response, so for now, make it *really* long.
3390                  */
3391                 msleep(1000 + (1 + i) * 3000);
3392
3393                 qib_pcie_reenable(dd, cmdval, int_line, clinesz);
3394
3395                 /*
3396                  * Use readq directly, so we don't need to mark it as PRESENT
3397                  * until we get a successful indication that all is well.
3398                  */
3399                 val = readq(&dd->kregbase[kr_revision]);
3400                 if (val == dd->revision)
3401                         break;
3402                 if (i == 5) {
3403                         qib_dev_err(dd, "Failed to initialize after reset, "
3404                                     "unusable\n");
3405                         ret = 0;
3406                         goto  bail;
3407                 }
3408         }
3409
3410         dd->flags |= QIB_PRESENT; /* it's back */
3411
3412         if (msix_entries) {
3413                 /* restore the MSIx vector address and data if saved above */
3414                 for (i = 0; i < msix_entries; i++) {
3415                         dd->cspec->msix_entries[i].msix.entry = i;
3416                         if (!msix_vecsave || !msix_vecsave[2 * i])
3417                                 continue;
3418                         qib_write_kreg(dd, 2 * i +
3419                                 (QIB_7322_MsixTable_OFFS / sizeof(u64)),
3420                                 msix_vecsave[2 * i]);
3421                         qib_write_kreg(dd, 1 + 2 * i +
3422                                 (QIB_7322_MsixTable_OFFS / sizeof(u64)),
3423                                 msix_vecsave[1 + 2 * i]);
3424                 }
3425         }
3426
3427         /* initialize the remaining registers.  */
3428         for (i = 0; i < dd->num_pports; ++i)
3429                 write_7322_init_portregs(&dd->pport[i]);
3430         write_7322_initregs(dd);
3431
3432         if (qib_pcie_params(dd, dd->lbus_width,
3433                             &dd->cspec->num_msix_entries,
3434                             dd->cspec->msix_entries))
3435                 qib_dev_err(dd, "Reset failed to setup PCIe or interrupts; "
3436                                 "continuing anyway\n");
3437
3438         qib_setup_7322_interrupt(dd, 1);
3439
3440         for (i = 0; i < dd->num_pports; ++i) {
3441                 struct qib_pportdata *ppd = &dd->pport[i];
3442
3443                 spin_lock_irqsave(&ppd->lflags_lock, flags);
3444                 ppd->lflags |= QIBL_IB_FORCE_NOTIFY;
3445                 ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
3446                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
3447         }
3448
3449 bail:
3450         dd->flags &= ~QIB_DOING_RESET; /* OK or not, no longer resetting */
3451         kfree(msix_vecsave);
3452         return ret;
3453 }
3454
3455 /**
3456  * qib_7322_put_tid - write a TID to the chip
3457  * @dd: the qlogic_ib device
3458  * @tidptr: pointer to the expected TID (in chip) to update
3459  * @tidtype: 0 for eager, 1 for expected
3460  * @pa: physical address of in memory buffer; tidinvalid if freeing
3461  */
3462 static void qib_7322_put_tid(struct qib_devdata *dd, u64 __iomem *tidptr,
3463                              u32 type, unsigned long pa)
3464 {
3465         if (!(dd->flags & QIB_PRESENT))
3466                 return;
3467         if (pa != dd->tidinvalid) {
3468                 u64 chippa = pa >> IBA7322_TID_PA_SHIFT;
3469
3470                 /* paranoia checks */
3471                 if (pa != (chippa << IBA7322_TID_PA_SHIFT)) {
3472                         qib_dev_err(dd, "Physaddr %lx not 2KB aligned!\n",
3473                                     pa);
3474                         return;
3475                 }
3476                 if (chippa >= (1UL << IBA7322_TID_SZ_SHIFT)) {
3477                         qib_dev_err(dd, "Physical page address 0x%lx "
3478                                 "larger than supported\n", pa);
3479                         return;
3480                 }
3481
3482                 if (type == RCVHQ_RCV_TYPE_EAGER)
3483                         chippa |= dd->tidtemplate;
3484                 else /* for now, always full 4KB page */
3485                         chippa |= IBA7322_TID_SZ_4K;
3486                 pa = chippa;
3487         }
3488         writeq(pa, tidptr);
3489         mmiowb();
3490 }
3491
3492 /**
3493  * qib_7322_clear_tids - clear all TID entries for a ctxt, expected and eager
3494  * @dd: the qlogic_ib device
3495  * @ctxt: the ctxt
3496  *
3497  * clear all TID entries for a ctxt, expected and eager.
3498  * Used from qib_close().
3499  */
3500 static void qib_7322_clear_tids(struct qib_devdata *dd,
3501                                 struct qib_ctxtdata *rcd)
3502 {
3503         u64 __iomem *tidbase;
3504         unsigned long tidinv;
3505         u32 ctxt;
3506         int i;
3507
3508         if (!dd->kregbase || !rcd)
3509                 return;
3510
3511         ctxt = rcd->ctxt;
3512
3513         tidinv = dd->tidinvalid;
3514         tidbase = (u64 __iomem *)
3515                 ((char __iomem *) dd->kregbase +
3516                  dd->rcvtidbase +
3517                  ctxt * dd->rcvtidcnt * sizeof(*tidbase));
3518
3519         for (i = 0; i < dd->rcvtidcnt; i++)
3520                 qib_7322_put_tid(dd, &tidbase[i], RCVHQ_RCV_TYPE_EXPECTED,
3521                                  tidinv);
3522
3523         tidbase = (u64 __iomem *)
3524                 ((char __iomem *) dd->kregbase +
3525                  dd->rcvegrbase +
3526                  rcd->rcvegr_tid_base * sizeof(*tidbase));
3527
3528         for (i = 0; i < rcd->rcvegrcnt; i++)
3529                 qib_7322_put_tid(dd, &tidbase[i], RCVHQ_RCV_TYPE_EAGER,
3530                                  tidinv);
3531 }
3532
3533 /**
3534  * qib_7322_tidtemplate - setup constants for TID updates
3535  * @dd: the qlogic_ib device
3536  *
3537  * We setup stuff that we use a lot, to avoid calculating each time
3538  */
3539 static void qib_7322_tidtemplate(struct qib_devdata *dd)
3540 {
3541         /*
3542          * For now, we always allocate 4KB buffers (at init) so we can
3543          * receive max size packets.  We may want a module parameter to
3544          * specify 2KB or 4KB and/or make it per port instead of per device
3545          * for those who want to reduce memory footprint.  Note that the
3546          * rcvhdrentsize size must be large enough to hold the largest
3547          * IB header (currently 96 bytes) that we expect to handle (plus of
3548          * course the 2 dwords of RHF).
3549          */
3550         if (dd->rcvegrbufsize == 2048)
3551                 dd->tidtemplate = IBA7322_TID_SZ_2K;
3552         else if (dd->rcvegrbufsize == 4096)
3553                 dd->tidtemplate = IBA7322_TID_SZ_4K;
3554         dd->tidinvalid = 0;
3555 }
3556
3557 /**
3558  * qib_init_7322_get_base_info - set chip-specific flags for user code
3559  * @rcd: the qlogic_ib ctxt
3560  * @kbase: qib_base_info pointer
3561  *
3562  * We set the PCIE flag because the lower bandwidth on PCIe vs
3563  * HyperTransport can affect some user packet algorithims.
3564  */
3565
3566 static int qib_7322_get_base_info(struct qib_ctxtdata *rcd,
3567                                   struct qib_base_info *kinfo)
3568 {
3569         kinfo->spi_runtime_flags |= QIB_RUNTIME_CTXT_MSB_IN_QP |
3570                 QIB_RUNTIME_PCIE | QIB_RUNTIME_NODMA_RTAIL |
3571                 QIB_RUNTIME_HDRSUPP | QIB_RUNTIME_SDMA;
3572         if (rcd->dd->cspec->r1)
3573                 kinfo->spi_runtime_flags |= QIB_RUNTIME_RCHK;
3574         if (rcd->dd->flags & QIB_USE_SPCL_TRIG)
3575                 kinfo->spi_runtime_flags |= QIB_RUNTIME_SPECIAL_TRIGGER;
3576
3577         return 0;
3578 }
3579
3580 static struct qib_message_header *
3581 qib_7322_get_msgheader(struct qib_devdata *dd, __le32 *rhf_addr)
3582 {
3583         u32 offset = qib_hdrget_offset(rhf_addr);
3584
3585         return (struct qib_message_header *)
3586                 (rhf_addr - dd->rhf_offset + offset);
3587 }
3588
3589 /*
3590  * Configure number of contexts.
3591  */
3592 static void qib_7322_config_ctxts(struct qib_devdata *dd)
3593 {
3594         unsigned long flags;
3595         u32 nchipctxts;
3596
3597         nchipctxts = qib_read_kreg32(dd, kr_contextcnt);
3598         dd->cspec->numctxts = nchipctxts;
3599         if (qib_n_krcv_queues > 1 && dd->num_pports) {
3600                 dd->first_user_ctxt = NUM_IB_PORTS +
3601                         (qib_n_krcv_queues - 1) * dd->num_pports;
3602                 if (dd->first_user_ctxt > nchipctxts)
3603                         dd->first_user_ctxt = nchipctxts;
3604                 dd->n_krcv_queues = dd->first_user_ctxt / dd->num_pports;
3605         } else {
3606                 dd->first_user_ctxt = NUM_IB_PORTS;
3607                 dd->n_krcv_queues = 1;
3608         }
3609
3610         if (!qib_cfgctxts) {
3611                 int nctxts = dd->first_user_ctxt + num_online_cpus();
3612
3613                 if (nctxts <= 6)
3614                         dd->ctxtcnt = 6;
3615                 else if (nctxts <= 10)
3616                         dd->ctxtcnt = 10;
3617                 else if (nctxts <= nchipctxts)
3618                         dd->ctxtcnt = nchipctxts;
3619         } else if (qib_cfgctxts < dd->num_pports)
3620                 dd->ctxtcnt = dd->num_pports;
3621         else if (qib_cfgctxts <= nchipctxts)
3622                 dd->ctxtcnt = qib_cfgctxts;
3623         if (!dd->ctxtcnt) /* none of the above, set to max */
3624                 dd->ctxtcnt = nchipctxts;
3625
3626         /*
3627          * Chip can be configured for 6, 10, or 18 ctxts, and choice
3628          * affects number of eager TIDs per ctxt (1K, 2K, 4K).
3629          * Lock to be paranoid about later motion, etc.
3630          */
3631         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
3632         if (dd->ctxtcnt > 10)
3633                 dd->rcvctrl |= 2ULL << SYM_LSB(RcvCtrl, ContextCfg);
3634         else if (dd->ctxtcnt > 6)
3635                 dd->rcvctrl |= 1ULL << SYM_LSB(RcvCtrl, ContextCfg);
3636         /* else configure for default 6 receive ctxts */
3637
3638         /* The XRC opcode is 5. */
3639         dd->rcvctrl |= 5ULL << SYM_LSB(RcvCtrl, XrcTypeCode);
3640
3641         /*
3642          * RcvCtrl *must* be written here so that the
3643          * chip understands how to change rcvegrcnt below.
3644          */
3645         qib_write_kreg(dd, kr_rcvctrl, dd->rcvctrl);
3646         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
3647
3648         /* kr_rcvegrcnt changes based on the number of contexts enabled */
3649         dd->cspec->rcvegrcnt = qib_read_kreg32(dd, kr_rcvegrcnt);
3650         if (qib_rcvhdrcnt)
3651                 dd->rcvhdrcnt = max(dd->cspec->rcvegrcnt, qib_rcvhdrcnt);
3652         else
3653                 dd->rcvhdrcnt = 2 * max(dd->cspec->rcvegrcnt,
3654                                     dd->num_pports > 1 ? 1024U : 2048U);
3655 }
3656
3657 static int qib_7322_get_ib_cfg(struct qib_pportdata *ppd, int which)
3658 {
3659
3660         int lsb, ret = 0;
3661         u64 maskr; /* right-justified mask */
3662
3663         switch (which) {
3664
3665         case QIB_IB_CFG_LWID_ENB: /* Get allowed Link-width */
3666                 ret = ppd->link_width_enabled;
3667                 goto done;
3668
3669         case QIB_IB_CFG_LWID: /* Get currently active Link-width */
3670                 ret = ppd->link_width_active;
3671                 goto done;
3672
3673         case QIB_IB_CFG_SPD_ENB: /* Get allowed Link speeds */
3674                 ret = ppd->link_speed_enabled;
3675                 goto done;
3676
3677         case QIB_IB_CFG_SPD: /* Get current Link spd */
3678                 ret = ppd->link_speed_active;
3679                 goto done;
3680
3681         case QIB_IB_CFG_RXPOL_ENB: /* Get Auto-RX-polarity enable */
3682                 lsb = SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3683                 maskr = SYM_RMASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3684                 break;
3685
3686         case QIB_IB_CFG_LREV_ENB: /* Get Auto-Lane-reversal enable */
3687                 lsb = SYM_LSB(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3688                 maskr = SYM_RMASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3689                 break;
3690
3691         case QIB_IB_CFG_LINKLATENCY:
3692                 ret = qib_read_kreg_port(ppd, krp_ibcstatus_b) &
3693                         SYM_MASK(IBCStatusB_0, LinkRoundTripLatency);
3694                 goto done;
3695
3696         case QIB_IB_CFG_OP_VLS:
3697                 ret = ppd->vls_operational;
3698                 goto done;
3699
3700         case QIB_IB_CFG_VL_HIGH_CAP:
3701                 ret = 16;
3702                 goto done;
3703
3704         case QIB_IB_CFG_VL_LOW_CAP:
3705                 ret = 16;
3706                 goto done;
3707
3708         case QIB_IB_CFG_OVERRUN_THRESH: /* IB overrun threshold */
3709                 ret = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3710                                 OverrunThreshold);
3711                 goto done;
3712
3713         case QIB_IB_CFG_PHYERR_THRESH: /* IB PHY error threshold */
3714                 ret = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3715                                 PhyerrThreshold);
3716                 goto done;
3717
3718         case QIB_IB_CFG_LINKDEFAULT: /* IB link default (sleep/poll) */
3719                 /* will only take effect when the link state changes */
3720                 ret = (ppd->cpspec->ibcctrl_a &
3721                        SYM_MASK(IBCCtrlA_0, LinkDownDefaultState)) ?
3722                         IB_LINKINITCMD_SLEEP : IB_LINKINITCMD_POLL;
3723                 goto done;
3724
3725         case QIB_IB_CFG_HRTBT: /* Get Heartbeat off/enable/auto */
3726                 lsb = IBA7322_IBC_HRTBT_LSB;
3727                 maskr = IBA7322_IBC_HRTBT_RMASK; /* OR of AUTO and ENB */
3728                 break;
3729
3730         case QIB_IB_CFG_PMA_TICKS:
3731                 /*
3732                  * 0x00 = 10x link transfer rate or 4 nsec. for 2.5Gbs
3733                  * Since the clock is always 250MHz, the value is 3, 1 or 0.
3734                  */
3735                 if (ppd->link_speed_active == QIB_IB_QDR)
3736                         ret = 3;
3737                 else if (ppd->link_speed_active == QIB_IB_DDR)
3738                         ret = 1;
3739                 else
3740                         ret = 0;
3741                 goto done;
3742
3743         default:
3744                 ret = -EINVAL;
3745                 goto done;
3746         }
3747         ret = (int)((ppd->cpspec->ibcctrl_b >> lsb) & maskr);
3748 done:
3749         return ret;
3750 }
3751
3752 /*
3753  * Below again cribbed liberally from older version. Do not lean
3754  * heavily on it.
3755  */
3756 #define IBA7322_IBC_DLIDLMC_SHIFT QIB_7322_IBCCtrlB_0_IB_DLID_LSB
3757 #define IBA7322_IBC_DLIDLMC_MASK (QIB_7322_IBCCtrlB_0_IB_DLID_RMASK \
3758         | (QIB_7322_IBCCtrlB_0_IB_DLID_MASK_RMASK << 16))
3759
3760 static int qib_7322_set_ib_cfg(struct qib_pportdata *ppd, int which, u32 val)
3761 {
3762         struct qib_devdata *dd = ppd->dd;
3763         u64 maskr; /* right-justified mask */
3764         int lsb, ret = 0;
3765         u16 lcmd, licmd;
3766         unsigned long flags;
3767
3768         switch (which) {
3769         case QIB_IB_CFG_LIDLMC:
3770                 /*
3771                  * Set LID and LMC. Combined to avoid possible hazard
3772                  * caller puts LMC in 16MSbits, DLID in 16LSbits of val
3773                  */
3774                 lsb = IBA7322_IBC_DLIDLMC_SHIFT;
3775                 maskr = IBA7322_IBC_DLIDLMC_MASK;
3776                 /*
3777                  * For header-checking, the SLID in the packet will
3778                  * be masked with SendIBSLMCMask, and compared
3779                  * with SendIBSLIDAssignMask. Make sure we do not
3780                  * set any bits not covered by the mask, or we get
3781                  * false-positives.
3782                  */
3783                 qib_write_kreg_port(ppd, krp_sendslid,
3784                                     val & (val >> 16) & SendIBSLIDAssignMask);
3785                 qib_write_kreg_port(ppd, krp_sendslidmask,
3786                                     (val >> 16) & SendIBSLMCMask);
3787                 break;
3788
3789         case QIB_IB_CFG_LWID_ENB: /* set allowed Link-width */
3790                 ppd->link_width_enabled = val;
3791                 /* convert IB value to chip register value */
3792                 if (val == IB_WIDTH_1X)
3793                         val = 0;
3794                 else if (val == IB_WIDTH_4X)
3795                         val = 1;
3796                 else
3797                         val = 3;
3798                 maskr = SYM_RMASK(IBCCtrlB_0, IB_NUM_CHANNELS);
3799                 lsb = SYM_LSB(IBCCtrlB_0, IB_NUM_CHANNELS);
3800                 break;
3801
3802         case QIB_IB_CFG_SPD_ENB: /* set allowed Link speeds */
3803                 /*
3804                  * As with width, only write the actual register if the
3805                  * link is currently down, otherwise takes effect on next
3806                  * link change.  Since setting is being explicitly requested
3807                  * (via MAD or sysfs), clear autoneg failure status if speed
3808                  * autoneg is enabled.
3809                  */
3810                 ppd->link_speed_enabled = val;
3811                 val <<= IBA7322_IBC_SPEED_LSB;
3812                 maskr = IBA7322_IBC_SPEED_MASK | IBA7322_IBC_IBTA_1_2_MASK |
3813                         IBA7322_IBC_MAX_SPEED_MASK;
3814                 if (val & (val - 1)) {
3815                         /* Muliple speeds enabled */
3816                         val |= IBA7322_IBC_IBTA_1_2_MASK |
3817                                 IBA7322_IBC_MAX_SPEED_MASK;
3818                         spin_lock_irqsave(&ppd->lflags_lock, flags);
3819                         ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
3820                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
3821                 } else if (val & IBA7322_IBC_SPEED_QDR)
3822                         val |= IBA7322_IBC_IBTA_1_2_MASK;
3823                 /* IBTA 1.2 mode + min/max + speed bits are contiguous */
3824                 lsb = SYM_LSB(IBCCtrlB_0, IB_ENHANCED_MODE);
3825                 break;
3826
3827         case QIB_IB_CFG_RXPOL_ENB: /* set Auto-RX-polarity enable */
3828                 lsb = SYM_LSB(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3829                 maskr = SYM_RMASK(IBCCtrlB_0, IB_POLARITY_REV_SUPP);
3830                 break;
3831
3832         case QIB_IB_CFG_LREV_ENB: /* set Auto-Lane-reversal enable */
3833                 lsb = SYM_LSB(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3834                 maskr = SYM_RMASK(IBCCtrlB_0, IB_LANE_REV_SUPPORTED);
3835                 break;
3836
3837         case QIB_IB_CFG_OVERRUN_THRESH: /* IB overrun threshold */
3838                 maskr = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3839                                   OverrunThreshold);
3840                 if (maskr != val) {
3841                         ppd->cpspec->ibcctrl_a &=
3842                                 ~SYM_MASK(IBCCtrlA_0, OverrunThreshold);
3843                         ppd->cpspec->ibcctrl_a |= (u64) val <<
3844                                 SYM_LSB(IBCCtrlA_0, OverrunThreshold);
3845                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
3846                                             ppd->cpspec->ibcctrl_a);
3847                         qib_write_kreg(dd, kr_scratch, 0ULL);
3848                 }
3849                 goto bail;
3850
3851         case QIB_IB_CFG_PHYERR_THRESH: /* IB PHY error threshold */
3852                 maskr = SYM_FIELD(ppd->cpspec->ibcctrl_a, IBCCtrlA_0,
3853                                   PhyerrThreshold);
3854                 if (maskr != val) {
3855                         ppd->cpspec->ibcctrl_a &=
3856                                 ~SYM_MASK(IBCCtrlA_0, PhyerrThreshold);
3857                         ppd->cpspec->ibcctrl_a |= (u64) val <<
3858                                 SYM_LSB(IBCCtrlA_0, PhyerrThreshold);
3859                         qib_write_kreg_port(ppd, krp_ibcctrl_a,
3860                                             ppd->cpspec->ibcctrl_a);
3861                         qib_write_kreg(dd, kr_scratch, 0ULL);
3862                 }
3863                 goto bail;
3864
3865         case QIB_IB_CFG_PKEYS: /* update pkeys */
3866                 maskr = (u64) ppd->pkeys[0] | ((u64) ppd->pkeys[1] << 16) |
3867                         ((u64) ppd->pkeys[2] << 32) |
3868                         ((u64) ppd->pkeys[3] << 48);
3869                 qib_write_kreg_port(ppd, krp_partitionkey, maskr);
3870                 goto bail;
3871
3872         case QIB_IB_CFG_LINKDEFAULT: /* IB link default (sleep/poll) */
3873                 /* will only take effect when the link state changes */
3874                 if (val == IB_LINKINITCMD_POLL)
3875                         ppd->cpspec->ibcctrl_a &=
3876                                 ~SYM_MASK(IBCCtrlA_0, LinkDownDefaultState);
3877                 else /* SLEEP */
3878                         ppd->cpspec->ibcctrl_a |=
3879                                 SYM_MASK(IBCCtrlA_0, LinkDownDefaultState);
3880                 qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
3881                 qib_write_kreg(dd, kr_scratch, 0ULL);
3882                 goto bail;
3883
3884         case QIB_IB_CFG_MTU: /* update the MTU in IBC */
3885                 /*
3886                  * Update our housekeeping variables, and set IBC max
3887                  * size, same as init code; max IBC is max we allow in
3888                  * buffer, less the qword pbc, plus 1 for ICRC, in dwords
3889                  * Set even if it's unchanged, print debug message only
3890                  * on changes.
3891                  */
3892                 val = (ppd->ibmaxlen >> 2) + 1;
3893                 ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0, MaxPktLen);
3894                 ppd->cpspec->ibcctrl_a |= (u64)val <<
3895                         SYM_LSB(IBCCtrlA_0, MaxPktLen);
3896                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
3897                                     ppd->cpspec->ibcctrl_a);
3898                 qib_write_kreg(dd, kr_scratch, 0ULL);
3899                 goto bail;
3900
3901         case QIB_IB_CFG_LSTATE: /* set the IB link state */
3902                 switch (val & 0xffff0000) {
3903                 case IB_LINKCMD_DOWN:
3904                         lcmd = QLOGIC_IB_IBCC_LINKCMD_DOWN;
3905                         ppd->cpspec->ibmalfusesnap = 1;
3906                         ppd->cpspec->ibmalfsnap = read_7322_creg32_port(ppd,
3907                                 crp_errlink);
3908                         if (!ppd->cpspec->ibdeltainprog &&
3909                             qib_compat_ddr_negotiate) {
3910                                 ppd->cpspec->ibdeltainprog = 1;
3911                                 ppd->cpspec->ibsymsnap =
3912                                         read_7322_creg32_port(ppd,
3913                                                               crp_ibsymbolerr);
3914                                 ppd->cpspec->iblnkerrsnap =
3915                                         read_7322_creg32_port(ppd,
3916                                                       crp_iblinkerrrecov);
3917                         }
3918                         break;
3919
3920                 case IB_LINKCMD_ARMED:
3921                         lcmd = QLOGIC_IB_IBCC_LINKCMD_ARMED;
3922                         if (ppd->cpspec->ibmalfusesnap) {
3923                                 ppd->cpspec->ibmalfusesnap = 0;
3924                                 ppd->cpspec->ibmalfdelta +=
3925                                         read_7322_creg32_port(ppd,
3926                                                               crp_errlink) -
3927                                         ppd->cpspec->ibmalfsnap;
3928                         }
3929                         break;
3930
3931                 case IB_LINKCMD_ACTIVE:
3932                         lcmd = QLOGIC_IB_IBCC_LINKCMD_ACTIVE;
3933                         break;
3934
3935                 default:
3936                         ret = -EINVAL;
3937                         qib_dev_err(dd, "bad linkcmd req 0x%x\n", val >> 16);
3938                         goto bail;
3939                 }
3940                 switch (val & 0xffff) {
3941                 case IB_LINKINITCMD_NOP:
3942                         licmd = 0;
3943                         break;
3944
3945                 case IB_LINKINITCMD_POLL:
3946                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_POLL;
3947                         break;
3948
3949                 case IB_LINKINITCMD_SLEEP:
3950                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_SLEEP;
3951                         break;
3952
3953                 case IB_LINKINITCMD_DISABLE:
3954                         licmd = QLOGIC_IB_IBCC_LINKINITCMD_DISABLE;
3955                         ppd->cpspec->chase_end = 0;
3956                         /*
3957                          * stop state chase counter and timer, if running.
3958                          * wait forpending timer, but don't clear .data (ppd)!
3959                          */
3960                         if (ppd->cpspec->chase_timer.expires) {
3961                                 del_timer_sync(&ppd->cpspec->chase_timer);
3962                                 ppd->cpspec->chase_timer.expires = 0;
3963                         }
3964                         break;
3965
3966                 default:
3967                         ret = -EINVAL;
3968                         qib_dev_err(dd, "bad linkinitcmd req 0x%x\n",
3969                                     val & 0xffff);
3970                         goto bail;
3971                 }
3972                 qib_set_ib_7322_lstate(ppd, lcmd, licmd);
3973                 goto bail;
3974
3975         case QIB_IB_CFG_OP_VLS:
3976                 if (ppd->vls_operational != val) {
3977                         ppd->vls_operational = val;
3978                         set_vls(ppd);
3979                 }
3980                 goto bail;
3981
3982         case QIB_IB_CFG_VL_HIGH_LIMIT:
3983                 qib_write_kreg_port(ppd, krp_highprio_limit, val);
3984                 goto bail;
3985
3986         case QIB_IB_CFG_HRTBT: /* set Heartbeat off/enable/auto */
3987                 if (val > 3) {
3988                         ret = -EINVAL;
3989                         goto bail;
3990                 }
3991                 lsb = IBA7322_IBC_HRTBT_LSB;
3992                 maskr = IBA7322_IBC_HRTBT_RMASK; /* OR of AUTO and ENB */
3993                 break;
3994
3995         case QIB_IB_CFG_PORT:
3996                 /* val is the port number of the switch we are connected to. */
3997                 if (ppd->dd->cspec->r1) {
3998                         cancel_delayed_work(&ppd->cpspec->ipg_work);
3999                         ppd->cpspec->ipg_tries = 0;
4000                 }
4001                 goto bail;
4002
4003         default:
4004                 ret = -EINVAL;
4005                 goto bail;
4006         }
4007         ppd->cpspec->ibcctrl_b &= ~(maskr << lsb);
4008         ppd->cpspec->ibcctrl_b |= (((u64) val & maskr) << lsb);
4009         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
4010         qib_write_kreg(dd, kr_scratch, 0);
4011 bail:
4012         return ret;
4013 }
4014
4015 static int qib_7322_set_loopback(struct qib_pportdata *ppd, const char *what)
4016 {
4017         int ret = 0;
4018         u64 val, ctrlb;
4019
4020         /* only IBC loopback, may add serdes and xgxs loopbacks later */
4021         if (!strncmp(what, "ibc", 3)) {
4022                 ppd->cpspec->ibcctrl_a |= SYM_MASK(IBCCtrlA_0,
4023                                                        Loopback);
4024                 val = 0; /* disable heart beat, so link will come up */
4025                 qib_devinfo(ppd->dd->pcidev, "Enabling IB%u:%u IBC loopback\n",
4026                          ppd->dd->unit, ppd->port);
4027         } else if (!strncmp(what, "off", 3)) {
4028                 ppd->cpspec->ibcctrl_a &= ~SYM_MASK(IBCCtrlA_0,
4029                                                         Loopback);
4030                 /* enable heart beat again */
4031                 val = IBA7322_IBC_HRTBT_RMASK << IBA7322_IBC_HRTBT_LSB;
4032                 qib_devinfo(ppd->dd->pcidev, "Disabling IB%u:%u IBC loopback "
4033                             "(normal)\n", ppd->dd->unit, ppd->port);
4034         } else
4035                 ret = -EINVAL;
4036         if (!ret) {
4037                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
4038                                     ppd->cpspec->ibcctrl_a);
4039                 ctrlb = ppd->cpspec->ibcctrl_b & ~(IBA7322_IBC_HRTBT_MASK
4040                                              << IBA7322_IBC_HRTBT_LSB);
4041                 ppd->cpspec->ibcctrl_b = ctrlb | val;
4042                 qib_write_kreg_port(ppd, krp_ibcctrl_b,
4043                                     ppd->cpspec->ibcctrl_b);
4044                 qib_write_kreg(ppd->dd, kr_scratch, 0);
4045         }
4046         return ret;
4047 }
4048
4049 static void get_vl_weights(struct qib_pportdata *ppd, unsigned regno,
4050                            struct ib_vl_weight_elem *vl)
4051 {
4052         unsigned i;
4053
4054         for (i = 0; i < 16; i++, regno++, vl++) {
4055                 u32 val = qib_read_kreg_port(ppd, regno);
4056
4057                 vl->vl = (val >> SYM_LSB(LowPriority0_0, VirtualLane)) &
4058                         SYM_RMASK(LowPriority0_0, VirtualLane);
4059                 vl->weight = (val >> SYM_LSB(LowPriority0_0, Weight)) &
4060                         SYM_RMASK(LowPriority0_0, Weight);
4061         }
4062 }
4063
4064 static void set_vl_weights(struct qib_pportdata *ppd, unsigned regno,
4065                            struct ib_vl_weight_elem *vl)
4066 {
4067         unsigned i;
4068
4069         for (i = 0; i < 16; i++, regno++, vl++) {
4070                 u64 val;
4071
4072                 val = ((vl->vl & SYM_RMASK(LowPriority0_0, VirtualLane)) <<
4073                         SYM_LSB(LowPriority0_0, VirtualLane)) |
4074                       ((vl->weight & SYM_RMASK(LowPriority0_0, Weight)) <<
4075                         SYM_LSB(LowPriority0_0, Weight));
4076                 qib_write_kreg_port(ppd, regno, val);
4077         }
4078         if (!(ppd->p_sendctrl & SYM_MASK(SendCtrl_0, IBVLArbiterEn))) {
4079                 struct qib_devdata *dd = ppd->dd;
4080                 unsigned long flags;
4081
4082                 spin_lock_irqsave(&dd->sendctrl_lock, flags);
4083                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, IBVLArbiterEn);
4084                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
4085                 qib_write_kreg(dd, kr_scratch, 0);
4086                 spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
4087         }
4088 }
4089
4090 static int qib_7322_get_ib_table(struct qib_pportdata *ppd, int which, void *t)
4091 {
4092         switch (which) {
4093         case QIB_IB_TBL_VL_HIGH_ARB:
4094                 get_vl_weights(ppd, krp_highprio_0, t);
4095                 break;
4096
4097         case QIB_IB_TBL_VL_LOW_ARB:
4098                 get_vl_weights(ppd, krp_lowprio_0, t);
4099                 break;
4100
4101         default:
4102                 return -EINVAL;
4103         }
4104         return 0;
4105 }
4106
4107 static int qib_7322_set_ib_table(struct qib_pportdata *ppd, int which, void *t)
4108 {
4109         switch (which) {
4110         case QIB_IB_TBL_VL_HIGH_ARB:
4111                 set_vl_weights(ppd, krp_highprio_0, t);
4112                 break;
4113
4114         case QIB_IB_TBL_VL_LOW_ARB:
4115                 set_vl_weights(ppd, krp_lowprio_0, t);
4116                 break;
4117
4118         default:
4119                 return -EINVAL;
4120         }
4121         return 0;
4122 }
4123
4124 static void qib_update_7322_usrhead(struct qib_ctxtdata *rcd, u64 hd,
4125                                     u32 updegr, u32 egrhd, u32 npkts)
4126 {
4127         /*
4128          * Need to write timeout register before updating rcvhdrhead to ensure
4129          * that the timer is enabled on reception of a packet.
4130          */
4131         if (hd >> IBA7322_HDRHEAD_PKTINT_SHIFT)
4132                 adjust_rcv_timeout(rcd, npkts);
4133         if (updegr)
4134                 qib_write_ureg(rcd->dd, ur_rcvegrindexhead, egrhd, rcd->ctxt);
4135         mmiowb();
4136         qib_write_ureg(rcd->dd, ur_rcvhdrhead, hd, rcd->ctxt);
4137         qib_write_ureg(rcd->dd, ur_rcvhdrhead, hd, rcd->ctxt);
4138         mmiowb();
4139 }
4140
4141 static u32 qib_7322_hdrqempty(struct qib_ctxtdata *rcd)
4142 {
4143         u32 head, tail;
4144
4145         head = qib_read_ureg32(rcd->dd, ur_rcvhdrhead, rcd->ctxt);
4146         if (rcd->rcvhdrtail_kvaddr)
4147                 tail = qib_get_rcvhdrtail(rcd);
4148         else
4149                 tail = qib_read_ureg32(rcd->dd, ur_rcvhdrtail, rcd->ctxt);
4150         return head == tail;
4151 }
4152
4153 #define RCVCTRL_COMMON_MODS (QIB_RCVCTRL_CTXT_ENB | \
4154         QIB_RCVCTRL_CTXT_DIS | \
4155         QIB_RCVCTRL_TIDFLOW_ENB | \
4156         QIB_RCVCTRL_TIDFLOW_DIS | \
4157         QIB_RCVCTRL_TAILUPD_ENB | \
4158         QIB_RCVCTRL_TAILUPD_DIS | \
4159         QIB_RCVCTRL_INTRAVAIL_ENB | \
4160         QIB_RCVCTRL_INTRAVAIL_DIS | \
4161         QIB_RCVCTRL_BP_ENB | \
4162         QIB_RCVCTRL_BP_DIS)
4163
4164 #define RCVCTRL_PORT_MODS (QIB_RCVCTRL_CTXT_ENB | \
4165         QIB_RCVCTRL_CTXT_DIS | \
4166         QIB_RCVCTRL_PKEY_DIS | \
4167         QIB_RCVCTRL_PKEY_ENB)
4168
4169 /*
4170  * Modify the RCVCTRL register in chip-specific way. This
4171  * is a function because bit positions and (future) register
4172  * location is chip-specifc, but the needed operations are
4173  * generic. <op> is a bit-mask because we often want to
4174  * do multiple modifications.
4175  */
4176 static void rcvctrl_7322_mod(struct qib_pportdata *ppd, unsigned int op,
4177                              int ctxt)
4178 {
4179         struct qib_devdata *dd = ppd->dd;
4180         struct qib_ctxtdata *rcd;
4181         u64 mask, val;
4182         unsigned long flags;
4183
4184         spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
4185
4186         if (op & QIB_RCVCTRL_TIDFLOW_ENB)
4187                 dd->rcvctrl |= SYM_MASK(RcvCtrl, TidFlowEnable);
4188         if (op & QIB_RCVCTRL_TIDFLOW_DIS)
4189                 dd->rcvctrl &= ~SYM_MASK(RcvCtrl, TidFlowEnable);
4190         if (op & QIB_RCVCTRL_TAILUPD_ENB)
4191                 dd->rcvctrl |= SYM_MASK(RcvCtrl, TailUpd);
4192         if (op & QIB_RCVCTRL_TAILUPD_DIS)
4193                 dd->rcvctrl &= ~SYM_MASK(RcvCtrl, TailUpd);
4194         if (op & QIB_RCVCTRL_PKEY_ENB)
4195                 ppd->p_rcvctrl &= ~SYM_MASK(RcvCtrl_0, RcvPartitionKeyDisable);
4196         if (op & QIB_RCVCTRL_PKEY_DIS)
4197                 ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvPartitionKeyDisable);
4198         if (ctxt < 0) {
4199                 mask = (1ULL << dd->ctxtcnt) - 1;
4200                 rcd = NULL;
4201         } else {
4202                 mask = (1ULL << ctxt);
4203                 rcd = dd->rcd[ctxt];
4204         }
4205         if ((op & QIB_RCVCTRL_CTXT_ENB) && rcd) {
4206                 ppd->p_rcvctrl |=
4207                         (mask << SYM_LSB(RcvCtrl_0, ContextEnableKernel));
4208                 if (!(dd->flags & QIB_NODMA_RTAIL)) {
4209                         op |= QIB_RCVCTRL_TAILUPD_ENB; /* need reg write */
4210                         dd->rcvctrl |= SYM_MASK(RcvCtrl, TailUpd);
4211                 }
4212                 /* Write these registers before the context is enabled. */
4213                 qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr, ctxt,
4214                                     rcd->rcvhdrqtailaddr_phys);
4215                 qib_write_kreg_ctxt(dd, krc_rcvhdraddr, ctxt,
4216                                     rcd->rcvhdrq_phys);
4217                 rcd->seq_cnt = 1;
4218         }
4219         if (op & QIB_RCVCTRL_CTXT_DIS)
4220                 ppd->p_rcvctrl &=
4221                         ~(mask << SYM_LSB(RcvCtrl_0, ContextEnableKernel));
4222         if (op & QIB_RCVCTRL_BP_ENB)
4223                 dd->rcvctrl |= mask << SYM_LSB(RcvCtrl, dontDropRHQFull);
4224         if (op & QIB_RCVCTRL_BP_DIS)
4225                 dd->rcvctrl &= ~(mask << SYM_LSB(RcvCtrl, dontDropRHQFull));
4226         if (op & QIB_RCVCTRL_INTRAVAIL_ENB)
4227                 dd->rcvctrl |= (mask << SYM_LSB(RcvCtrl, IntrAvail));
4228         if (op & QIB_RCVCTRL_INTRAVAIL_DIS)
4229                 dd->rcvctrl &= ~(mask << SYM_LSB(RcvCtrl, IntrAvail));
4230         /*
4231          * Decide which registers to write depending on the ops enabled.
4232          * Special case is "flush" (no bits set at all)
4233          * which needs to write both.
4234          */
4235         if (op == 0 || (op & RCVCTRL_COMMON_MODS))
4236                 qib_write_kreg(dd, kr_rcvctrl, dd->rcvctrl);
4237         if (op == 0 || (op & RCVCTRL_PORT_MODS))
4238                 qib_write_kreg_port(ppd, krp_rcvctrl, ppd->p_rcvctrl);
4239         if ((op & QIB_RCVCTRL_CTXT_ENB) && dd->rcd[ctxt]) {
4240                 /*
4241                  * Init the context registers also; if we were
4242                  * disabled, tail and head should both be zero
4243                  * already from the enable, but since we don't
4244                  * know, we have to do it explicitly.
4245                  */
4246                 val = qib_read_ureg32(dd, ur_rcvegrindextail, ctxt);
4247                 qib_write_ureg(dd, ur_rcvegrindexhead, val, ctxt);
4248
4249                 /* be sure enabling write seen; hd/tl should be 0 */
4250                 (void) qib_read_kreg32(dd, kr_scratch);
4251                 val = qib_read_ureg32(dd, ur_rcvhdrtail, ctxt);
4252                 dd->rcd[ctxt]->head = val;
4253                 /* If kctxt, interrupt on next receive. */
4254                 if (ctxt < dd->first_user_ctxt)
4255                         val |= dd->rhdrhead_intr_off;
4256                 qib_write_ureg(dd, ur_rcvhdrhead, val, ctxt);
4257         } else if ((op & QIB_RCVCTRL_INTRAVAIL_ENB) &&
4258                 dd->rcd[ctxt] && dd->rhdrhead_intr_off) {
4259                 /* arm rcv interrupt */
4260                 val = dd->rcd[ctxt]->head | dd->rhdrhead_intr_off;
4261                 qib_write_ureg(dd, ur_rcvhdrhead, val, ctxt);
4262         }
4263         if (op & QIB_RCVCTRL_CTXT_DIS) {
4264                 unsigned f;
4265
4266                 /* Now that the context is disabled, clear these registers. */
4267                 if (ctxt >= 0) {
4268                         qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr, ctxt, 0);
4269                         qib_write_kreg_ctxt(dd, krc_rcvhdraddr, ctxt, 0);
4270                         for (f = 0; f < NUM_TIDFLOWS_CTXT; f++)
4271                                 qib_write_ureg(dd, ur_rcvflowtable + f,
4272                                                TIDFLOW_ERRBITS, ctxt);
4273                 } else {
4274                         unsigned i;
4275
4276                         for (i = 0; i < dd->cfgctxts; i++) {
4277                                 qib_write_kreg_ctxt(dd, krc_rcvhdrtailaddr,
4278                                                     i, 0);
4279                                 qib_write_kreg_ctxt(dd, krc_rcvhdraddr, i, 0);
4280                                 for (f = 0; f < NUM_TIDFLOWS_CTXT; f++)
4281                                         qib_write_ureg(dd, ur_rcvflowtable + f,
4282                                                        TIDFLOW_ERRBITS, i);
4283                         }
4284                 }
4285         }
4286         spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
4287 }
4288
4289 /*
4290  * Modify the SENDCTRL register in chip-specific way. This
4291  * is a function where there are multiple such registers with
4292  * slightly different layouts.
4293  * The chip doesn't allow back-to-back sendctrl writes, so write
4294  * the scratch register after writing sendctrl.
4295  *
4296  * Which register is written depends on the operation.
4297  * Most operate on the common register, while
4298  * SEND_ENB and SEND_DIS operate on the per-port ones.
4299  * SEND_ENB is included in common because it can change SPCL_TRIG
4300  */
4301 #define SENDCTRL_COMMON_MODS (\
4302         QIB_SENDCTRL_CLEAR | \
4303         QIB_SENDCTRL_AVAIL_DIS | \
4304         QIB_SENDCTRL_AVAIL_ENB | \
4305         QIB_SENDCTRL_AVAIL_BLIP | \
4306         QIB_SENDCTRL_DISARM | \
4307         QIB_SENDCTRL_DISARM_ALL | \
4308         QIB_SENDCTRL_SEND_ENB)
4309
4310 #define SENDCTRL_PORT_MODS (\
4311         QIB_SENDCTRL_CLEAR | \
4312         QIB_SENDCTRL_SEND_ENB | \
4313         QIB_SENDCTRL_SEND_DIS | \
4314         QIB_SENDCTRL_FLUSH)
4315
4316 static void sendctrl_7322_mod(struct qib_pportdata *ppd, u32 op)
4317 {
4318         struct qib_devdata *dd = ppd->dd;
4319         u64 tmp_dd_sendctrl;
4320         unsigned long flags;
4321
4322         spin_lock_irqsave(&dd->sendctrl_lock, flags);
4323
4324         /* First the dd ones that are "sticky", saved in shadow */
4325         if (op & QIB_SENDCTRL_CLEAR)
4326                 dd->sendctrl = 0;
4327         if (op & QIB_SENDCTRL_AVAIL_DIS)
4328                 dd->sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4329         else if (op & QIB_SENDCTRL_AVAIL_ENB) {
4330                 dd->sendctrl |= SYM_MASK(SendCtrl, SendBufAvailUpd);
4331                 if (dd->flags & QIB_USE_SPCL_TRIG)
4332                         dd->sendctrl |= SYM_MASK(SendCtrl, SpecialTriggerEn);
4333         }
4334
4335         /* Then the ppd ones that are "sticky", saved in shadow */
4336         if (op & QIB_SENDCTRL_SEND_DIS)
4337                 ppd->p_sendctrl &= ~SYM_MASK(SendCtrl_0, SendEnable);
4338         else if (op & QIB_SENDCTRL_SEND_ENB)
4339                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, SendEnable);
4340
4341         if (op & QIB_SENDCTRL_DISARM_ALL) {
4342                 u32 i, last;
4343
4344                 tmp_dd_sendctrl = dd->sendctrl;
4345                 last = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
4346                 /*
4347                  * Disarm any buffers that are not yet launched,
4348                  * disabling updates until done.
4349                  */
4350                 tmp_dd_sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4351                 for (i = 0; i < last; i++) {
4352                         qib_write_kreg(dd, kr_sendctrl,
4353                                        tmp_dd_sendctrl |
4354                                        SYM_MASK(SendCtrl, Disarm) | i);
4355                         qib_write_kreg(dd, kr_scratch, 0);
4356                 }
4357         }
4358
4359         if (op & QIB_SENDCTRL_FLUSH) {
4360                 u64 tmp_ppd_sendctrl = ppd->p_sendctrl;
4361
4362                 /*
4363                  * Now drain all the fifos.  The Abort bit should never be
4364                  * needed, so for now, at least, we don't use it.
4365                  */
4366                 tmp_ppd_sendctrl |=
4367                         SYM_MASK(SendCtrl_0, TxeDrainRmFifo) |
4368                         SYM_MASK(SendCtrl_0, TxeDrainLaFifo) |
4369                         SYM_MASK(SendCtrl_0, TxeBypassIbc);
4370                 qib_write_kreg_port(ppd, krp_sendctrl, tmp_ppd_sendctrl);
4371                 qib_write_kreg(dd, kr_scratch, 0);
4372         }
4373
4374         tmp_dd_sendctrl = dd->sendctrl;
4375
4376         if (op & QIB_SENDCTRL_DISARM)
4377                 tmp_dd_sendctrl |= SYM_MASK(SendCtrl, Disarm) |
4378                         ((op & QIB_7322_SendCtrl_DisarmSendBuf_RMASK) <<
4379                          SYM_LSB(SendCtrl, DisarmSendBuf));
4380         if ((op & QIB_SENDCTRL_AVAIL_BLIP) &&
4381             (dd->sendctrl & SYM_MASK(SendCtrl, SendBufAvailUpd)))
4382                 tmp_dd_sendctrl &= ~SYM_MASK(SendCtrl, SendBufAvailUpd);
4383
4384         if (op == 0 || (op & SENDCTRL_COMMON_MODS)) {
4385                 qib_write_kreg(dd, kr_sendctrl, tmp_dd_sendctrl);
4386                 qib_write_kreg(dd, kr_scratch, 0);
4387         }
4388
4389         if (op == 0 || (op & SENDCTRL_PORT_MODS)) {
4390                 qib_write_kreg_port(ppd, krp_sendctrl, ppd->p_sendctrl);
4391                 qib_write_kreg(dd, kr_scratch, 0);
4392         }
4393
4394         if (op & QIB_SENDCTRL_AVAIL_BLIP) {
4395                 qib_write_kreg(dd, kr_sendctrl, dd->sendctrl);
4396                 qib_write_kreg(dd, kr_scratch, 0);
4397         }
4398
4399         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
4400
4401         if (op & QIB_SENDCTRL_FLUSH) {
4402                 u32 v;
4403                 /*
4404                  * ensure writes have hit chip, then do a few
4405                  * more reads, to allow DMA of pioavail registers
4406                  * to occur, so in-memory copy is in sync with
4407                  * the chip.  Not always safe to sleep.
4408                  */
4409                 v = qib_read_kreg32(dd, kr_scratch);
4410                 qib_write_kreg(dd, kr_scratch, v);
4411                 v = qib_read_kreg32(dd, kr_scratch);
4412                 qib_write_kreg(dd, kr_scratch, v);
4413                 qib_read_kreg32(dd, kr_scratch);
4414         }
4415 }
4416
4417 #define _PORT_VIRT_FLAG 0x8000U /* "virtual", need adjustments */
4418 #define _PORT_64BIT_FLAG 0x10000U /* not "virtual", but 64bit */
4419 #define _PORT_CNTR_IDXMASK 0x7fffU /* mask off flags above */
4420
4421 /**
4422  * qib_portcntr_7322 - read a per-port chip counter
4423  * @ppd: the qlogic_ib pport
4424  * @creg: the counter to read (not a chip offset)
4425  */
4426 static u64 qib_portcntr_7322(struct qib_pportdata *ppd, u32 reg)
4427 {
4428         struct qib_devdata *dd = ppd->dd;
4429         u64 ret = 0ULL;
4430         u16 creg;
4431         /* 0xffff for unimplemented or synthesized counters */
4432         static const u32 xlator[] = {
4433                 [QIBPORTCNTR_PKTSEND] = crp_pktsend | _PORT_64BIT_FLAG,
4434                 [QIBPORTCNTR_WORDSEND] = crp_wordsend | _PORT_64BIT_FLAG,
4435                 [QIBPORTCNTR_PSXMITDATA] = crp_psxmitdatacount,
4436                 [QIBPORTCNTR_PSXMITPKTS] = crp_psxmitpktscount,
4437                 [QIBPORTCNTR_PSXMITWAIT] = crp_psxmitwaitcount,
4438                 [QIBPORTCNTR_SENDSTALL] = crp_sendstall,
4439                 [QIBPORTCNTR_PKTRCV] = crp_pktrcv | _PORT_64BIT_FLAG,
4440                 [QIBPORTCNTR_PSRCVDATA] = crp_psrcvdatacount,
4441                 [QIBPORTCNTR_PSRCVPKTS] = crp_psrcvpktscount,
4442                 [QIBPORTCNTR_RCVEBP] = crp_rcvebp,
4443                 [QIBPORTCNTR_RCVOVFL] = crp_rcvovfl,
4444                 [QIBPORTCNTR_WORDRCV] = crp_wordrcv | _PORT_64BIT_FLAG,
4445                 [QIBPORTCNTR_RXDROPPKT] = 0xffff, /* not needed  for 7322 */
4446                 [QIBPORTCNTR_RXLOCALPHYERR] = crp_rxotherlocalphyerr,
4447                 [QIBPORTCNTR_RXVLERR] = crp_rxvlerr,
4448                 [QIBPORTCNTR_ERRICRC] = crp_erricrc,
4449                 [QIBPORTCNTR_ERRVCRC] = crp_errvcrc,
4450                 [QIBPORTCNTR_ERRLPCRC] = crp_errlpcrc,
4451                 [QIBPORTCNTR_BADFORMAT] = crp_badformat,
4452                 [QIBPORTCNTR_ERR_RLEN] = crp_err_rlen,
4453                 [QIBPORTCNTR_IBSYMBOLERR] = crp_ibsymbolerr,
4454                 [QIBPORTCNTR_INVALIDRLEN] = crp_invalidrlen,
4455                 [QIBPORTCNTR_UNSUPVL] = crp_txunsupvl,
4456                 [QIBPORTCNTR_EXCESSBUFOVFL] = crp_excessbufferovfl,
4457                 [QIBPORTCNTR_ERRLINK] = crp_errlink,
4458                 [QIBPORTCNTR_IBLINKDOWN] = crp_iblinkdown,
4459                 [QIBPORTCNTR_IBLINKERRRECOV] = crp_iblinkerrrecov,
4460                 [QIBPORTCNTR_LLI] = crp_locallinkintegrityerr,
4461                 [QIBPORTCNTR_VL15PKTDROP] = crp_vl15droppedpkt,
4462                 [QIBPORTCNTR_ERRPKEY] = crp_errpkey,
4463                 /*
4464                  * the next 3 aren't really counters, but were implemented
4465                  * as counters in older chips, so still get accessed as
4466                  * though they were counters from this code.
4467                  */
4468                 [QIBPORTCNTR_PSINTERVAL] = krp_psinterval,
4469                 [QIBPORTCNTR_PSSTART] = krp_psstart,
4470                 [QIBPORTCNTR_PSSTAT] = krp_psstat,
4471                 /* pseudo-counter, summed for all ports */
4472                 [QIBPORTCNTR_KHDROVFL] = 0xffff,
4473         };
4474
4475         if (reg >= ARRAY_SIZE(xlator)) {
4476                 qib_devinfo(ppd->dd->pcidev,
4477                          "Unimplemented portcounter %u\n", reg);
4478                 goto done;
4479         }
4480         creg = xlator[reg] & _PORT_CNTR_IDXMASK;
4481
4482         /* handle non-counters and special cases first */
4483         if (reg == QIBPORTCNTR_KHDROVFL) {
4484                 int i;
4485
4486                 /* sum over all kernel contexts (skip if mini_init) */
4487                 for (i = 0; dd->rcd && i < dd->first_user_ctxt; i++) {
4488                         struct qib_ctxtdata *rcd = dd->rcd[i];
4489
4490                         if (!rcd || rcd->ppd != ppd)
4491                                 continue;
4492                         ret += read_7322_creg32(dd, cr_base_egrovfl + i);
4493                 }
4494                 goto done;
4495         } else if (reg == QIBPORTCNTR_RXDROPPKT) {
4496                 /*
4497                  * Used as part of the synthesis of port_rcv_errors
4498                  * in the verbs code for IBTA counters.  Not needed for 7322,
4499                  * because all the errors are already counted by other cntrs.
4500                  */
4501                 goto done;
4502         } else if (reg == QIBPORTCNTR_PSINTERVAL ||
4503                    reg == QIBPORTCNTR_PSSTART || reg == QIBPORTCNTR_PSSTAT) {
4504                 /* were counters in older chips, now per-port kernel regs */
4505                 ret = qib_read_kreg_port(ppd, creg);
4506                 goto done;
4507         }
4508
4509         /*
4510          * Only fast increment counters are 64 bits; use 32 bit reads to
4511          * avoid two independent reads when on Opteron.
4512          */
4513         if (xlator[reg] & _PORT_64BIT_FLAG)
4514                 ret = read_7322_creg_port(ppd, creg);
4515         else
4516                 ret = read_7322_creg32_port(ppd, creg);
4517         if (creg == crp_ibsymbolerr) {
4518                 if (ppd->cpspec->ibdeltainprog)
4519                         ret -= ret - ppd->cpspec->ibsymsnap;
4520                 ret -= ppd->cpspec->ibsymdelta;
4521         } else if (creg == crp_iblinkerrrecov) {
4522                 if (ppd->cpspec->ibdeltainprog)
4523                         ret -= ret - ppd->cpspec->iblnkerrsnap;
4524                 ret -= ppd->cpspec->iblnkerrdelta;
4525         } else if (creg == crp_errlink)
4526                 ret -= ppd->cpspec->ibmalfdelta;
4527         else if (creg == crp_iblinkdown)
4528                 ret += ppd->cpspec->iblnkdowndelta;
4529 done:
4530         return ret;
4531 }
4532
4533 /*
4534  * Device counter names (not port-specific), one line per stat,
4535  * single string.  Used by utilities like ipathstats to print the stats
4536  * in a way which works for different versions of drivers, without changing
4537  * the utility.  Names need to be 12 chars or less (w/o newline), for proper
4538  * display by utility.
4539  * Non-error counters are first.
4540  * Start of "error" conters is indicated by a leading "E " on the first
4541  * "error" counter, and doesn't count in label length.
4542  * The EgrOvfl list needs to be last so we truncate them at the configured
4543  * context count for the device.
4544  * cntr7322indices contains the corresponding register indices.
4545  */
4546 static const char cntr7322names[] =
4547         "Interrupts\n"
4548         "HostBusStall\n"
4549         "E RxTIDFull\n"
4550         "RxTIDInvalid\n"
4551         "RxTIDFloDrop\n" /* 7322 only */
4552         "Ctxt0EgrOvfl\n"
4553         "Ctxt1EgrOvfl\n"
4554         "Ctxt2EgrOvfl\n"
4555         "Ctxt3EgrOvfl\n"
4556         "Ctxt4EgrOvfl\n"
4557         "Ctxt5EgrOvfl\n"
4558         "Ctxt6EgrOvfl\n"
4559         "Ctxt7EgrOvfl\n"
4560         "Ctxt8EgrOvfl\n"
4561         "Ctxt9EgrOvfl\n"
4562         "Ctx10EgrOvfl\n"
4563         "Ctx11EgrOvfl\n"
4564         "Ctx12EgrOvfl\n"
4565         "Ctx13EgrOvfl\n"
4566         "Ctx14EgrOvfl\n"
4567         "Ctx15EgrOvfl\n"
4568         "Ctx16EgrOvfl\n"
4569         "Ctx17EgrOvfl\n"
4570         ;
4571
4572 static const u32 cntr7322indices[] = {
4573         cr_lbint | _PORT_64BIT_FLAG,
4574         cr_lbstall | _PORT_64BIT_FLAG,
4575         cr_tidfull,
4576         cr_tidinvalid,
4577         cr_rxtidflowdrop,
4578         cr_base_egrovfl + 0,
4579         cr_base_egrovfl + 1,
4580         cr_base_egrovfl + 2,
4581         cr_base_egrovfl + 3,
4582         cr_base_egrovfl + 4,
4583         cr_base_egrovfl + 5,
4584         cr_base_egrovfl + 6,
4585         cr_base_egrovfl + 7,
4586         cr_base_egrovfl + 8,
4587         cr_base_egrovfl + 9,
4588         cr_base_egrovfl + 10,
4589         cr_base_egrovfl + 11,
4590         cr_base_egrovfl + 12,
4591         cr_base_egrovfl + 13,
4592         cr_base_egrovfl + 14,
4593         cr_base_egrovfl + 15,
4594         cr_base_egrovfl + 16,
4595         cr_base_egrovfl + 17,
4596 };
4597
4598 /*
4599  * same as cntr7322names and cntr7322indices, but for port-specific counters.
4600  * portcntr7322indices is somewhat complicated by some registers needing
4601  * adjustments of various kinds, and those are ORed with _PORT_VIRT_FLAG
4602  */
4603 static const char portcntr7322names[] =
4604         "TxPkt\n"
4605         "TxFlowPkt\n"
4606         "TxWords\n"
4607         "RxPkt\n"
4608         "RxFlowPkt\n"
4609         "RxWords\n"
4610         "TxFlowStall\n"
4611         "TxDmaDesc\n"  /* 7220 and 7322-only */
4612         "E RxDlidFltr\n"  /* 7220 and 7322-only */
4613         "IBStatusChng\n"
4614         "IBLinkDown\n"
4615         "IBLnkRecov\n"
4616         "IBRxLinkErr\n"
4617         "IBSymbolErr\n"
4618         "RxLLIErr\n"
4619         "RxBadFormat\n"
4620         "RxBadLen\n"
4621         "RxBufOvrfl\n"
4622         "RxEBP\n"
4623         "RxFlowCtlErr\n"
4624         "RxICRCerr\n"
4625         "RxLPCRCerr\n"
4626         "RxVCRCerr\n"
4627         "RxInvalLen\n"
4628         "RxInvalPKey\n"
4629         "RxPktDropped\n"
4630         "TxBadLength\n"
4631         "TxDropped\n"
4632         "TxInvalLen\n"
4633         "TxUnderrun\n"
4634         "TxUnsupVL\n"
4635         "RxLclPhyErr\n" /* 7220 and 7322-only from here down */
4636         "RxVL15Drop\n"
4637         "RxVlErr\n"
4638         "XcessBufOvfl\n"
4639         "RxQPBadCtxt\n" /* 7322-only from here down */
4640         "TXBadHeader\n"
4641         ;
4642
4643 static const u32 portcntr7322indices[] = {
4644         QIBPORTCNTR_PKTSEND | _PORT_VIRT_FLAG,
4645         crp_pktsendflow,
4646         QIBPORTCNTR_WORDSEND | _PORT_VIRT_FLAG,
4647         QIBPORTCNTR_PKTRCV | _PORT_VIRT_FLAG,
4648         crp_pktrcvflowctrl,
4649         QIBPORTCNTR_WORDRCV | _PORT_VIRT_FLAG,
4650         QIBPORTCNTR_SENDSTALL | _PORT_VIRT_FLAG,
4651         crp_txsdmadesc | _PORT_64BIT_FLAG,
4652         crp_rxdlidfltr,
4653         crp_ibstatuschange,
4654         QIBPORTCNTR_IBLINKDOWN | _PORT_VIRT_FLAG,
4655         QIBPORTCNTR_IBLINKERRRECOV | _PORT_VIRT_FLAG,
4656         QIBPORTCNTR_ERRLINK | _PORT_VIRT_FLAG,
4657         QIBPORTCNTR_IBSYMBOLERR | _PORT_VIRT_FLAG,
4658         QIBPORTCNTR_LLI | _PORT_VIRT_FLAG,
4659         QIBPORTCNTR_BADFORMAT | _PORT_VIRT_FLAG,
4660         QIBPORTCNTR_ERR_RLEN | _PORT_VIRT_FLAG,
4661         QIBPORTCNTR_RCVOVFL | _PORT_VIRT_FLAG,
4662         QIBPORTCNTR_RCVEBP | _PORT_VIRT_FLAG,
4663         crp_rcvflowctrlviol,
4664         QIBPORTCNTR_ERRICRC | _PORT_VIRT_FLAG,
4665         QIBPORTCNTR_ERRLPCRC | _PORT_VIRT_FLAG,
4666         QIBPORTCNTR_ERRVCRC | _PORT_VIRT_FLAG,
4667         QIBPORTCNTR_INVALIDRLEN | _PORT_VIRT_FLAG,
4668         QIBPORTCNTR_ERRPKEY | _PORT_VIRT_FLAG,
4669         QIBPORTCNTR_RXDROPPKT | _PORT_VIRT_FLAG,
4670         crp_txminmaxlenerr,
4671         crp_txdroppedpkt,
4672         crp_txlenerr,
4673         crp_txunderrun,
4674         crp_txunsupvl,
4675         QIBPORTCNTR_RXLOCALPHYERR | _PORT_VIRT_FLAG,
4676         QIBPORTCNTR_VL15PKTDROP | _PORT_VIRT_FLAG,
4677         QIBPORTCNTR_RXVLERR | _PORT_VIRT_FLAG,
4678         QIBPORTCNTR_EXCESSBUFOVFL | _PORT_VIRT_FLAG,
4679         crp_rxqpinvalidctxt,
4680         crp_txhdrerr,
4681 };
4682
4683 /* do all the setup to make the counter reads efficient later */
4684 static void init_7322_cntrnames(struct qib_devdata *dd)
4685 {
4686         int i, j = 0;
4687         char *s;
4688
4689         for (i = 0, s = (char *)cntr7322names; s && j <= dd->cfgctxts;
4690              i++) {
4691                 /* we always have at least one counter before the egrovfl */
4692                 if (!j && !strncmp("Ctxt0EgrOvfl", s + 1, 12))
4693                         j = 1;
4694                 s = strchr(s + 1, '\n');
4695                 if (s && j)
4696                         j++;
4697         }
4698         dd->cspec->ncntrs = i;
4699         if (!s)
4700                 /* full list; size is without terminating null */
4701                 dd->cspec->cntrnamelen = sizeof(cntr7322names) - 1;
4702         else
4703                 dd->cspec->cntrnamelen = 1 + s - cntr7322names;
4704         dd->cspec->cntrs = kmalloc(dd->cspec->ncntrs
4705                 * sizeof(u64), GFP_KERNEL);
4706         if (!dd->cspec->cntrs)
4707                 qib_dev_err(dd, "Failed allocation for counters\n");
4708
4709         for (i = 0, s = (char *)portcntr7322names; s; i++)
4710                 s = strchr(s + 1, '\n');
4711         dd->cspec->nportcntrs = i - 1;
4712         dd->cspec->portcntrnamelen = sizeof(portcntr7322names) - 1;
4713         for (i = 0; i < dd->num_pports; ++i) {
4714                 dd->pport[i].cpspec->portcntrs = kmalloc(dd->cspec->nportcntrs
4715                         * sizeof(u64), GFP_KERNEL);
4716                 if (!dd->pport[i].cpspec->portcntrs)
4717                         qib_dev_err(dd, "Failed allocation for"
4718                                     " portcounters\n");
4719         }
4720 }
4721
4722 static u32 qib_read_7322cntrs(struct qib_devdata *dd, loff_t pos, char **namep,
4723                               u64 **cntrp)
4724 {
4725         u32 ret;
4726
4727         if (namep) {
4728                 ret = dd->cspec->cntrnamelen;
4729                 if (pos >= ret)
4730                         ret = 0; /* final read after getting everything */
4731                 else
4732                         *namep = (char *) cntr7322names;
4733         } else {
4734                 u64 *cntr = dd->cspec->cntrs;
4735                 int i;
4736
4737                 ret = dd->cspec->ncntrs * sizeof(u64);
4738                 if (!cntr || pos >= ret) {
4739                         /* everything read, or couldn't get memory */
4740                         ret = 0;
4741                         goto done;
4742                 }
4743                 *cntrp = cntr;
4744                 for (i = 0; i < dd->cspec->ncntrs; i++)
4745                         if (cntr7322indices[i] & _PORT_64BIT_FLAG)
4746                                 *cntr++ = read_7322_creg(dd,
4747                                                          cntr7322indices[i] &
4748                                                          _PORT_CNTR_IDXMASK);
4749                         else
4750                                 *cntr++ = read_7322_creg32(dd,
4751                                                            cntr7322indices[i]);
4752         }
4753 done:
4754         return ret;
4755 }
4756
4757 static u32 qib_read_7322portcntrs(struct qib_devdata *dd, loff_t pos, u32 port,
4758                                   char **namep, u64 **cntrp)
4759 {
4760         u32 ret;
4761
4762         if (namep) {
4763                 ret = dd->cspec->portcntrnamelen;
4764                 if (pos >= ret)
4765                         ret = 0; /* final read after getting everything */
4766                 else
4767                         *namep = (char *)portcntr7322names;
4768         } else {
4769                 struct qib_pportdata *ppd = &dd->pport[port];
4770                 u64 *cntr = ppd->cpspec->portcntrs;
4771                 int i;
4772
4773                 ret = dd->cspec->nportcntrs * sizeof(u64);
4774                 if (!cntr || pos >= ret) {
4775                         /* everything read, or couldn't get memory */
4776                         ret = 0;
4777                         goto done;
4778                 }
4779                 *cntrp = cntr;
4780                 for (i = 0; i < dd->cspec->nportcntrs; i++) {
4781                         if (portcntr7322indices[i] & _PORT_VIRT_FLAG)
4782                                 *cntr++ = qib_portcntr_7322(ppd,
4783                                         portcntr7322indices[i] &
4784                                         _PORT_CNTR_IDXMASK);
4785                         else if (portcntr7322indices[i] & _PORT_64BIT_FLAG)
4786                                 *cntr++ = read_7322_creg_port(ppd,
4787                                            portcntr7322indices[i] &
4788                                             _PORT_CNTR_IDXMASK);
4789                         else
4790                                 *cntr++ = read_7322_creg32_port(ppd,
4791                                            portcntr7322indices[i]);
4792                 }
4793         }
4794 done:
4795         return ret;
4796 }
4797
4798 /**
4799  * qib_get_7322_faststats - get word counters from chip before they overflow
4800  * @opaque - contains a pointer to the qlogic_ib device qib_devdata
4801  *
4802  * VESTIGIAL IBA7322 has no "small fast counters", so the only
4803  * real purpose of this function is to maintain the notion of
4804  * "active time", which in turn is only logged into the eeprom,
4805  * which we don;t have, yet, for 7322-based boards.
4806  *
4807  * called from add_timer
4808  */
4809 static void qib_get_7322_faststats(unsigned long opaque)
4810 {
4811         struct qib_devdata *dd = (struct qib_devdata *) opaque;
4812         struct qib_pportdata *ppd;
4813         unsigned long flags;
4814         u64 traffic_wds;
4815         int pidx;
4816
4817         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
4818                 ppd = dd->pport + pidx;
4819
4820                 /*
4821                  * If port isn't enabled or not operational ports, or
4822                  * diags is running (can cause memory diags to fail)
4823                  * skip this port this time.
4824                  */
4825                 if (!ppd->link_speed_supported || !(dd->flags & QIB_INITTED)
4826                     || dd->diag_client)
4827                         continue;
4828
4829                 /*
4830                  * Maintain an activity timer, based on traffic
4831                  * exceeding a threshold, so we need to check the word-counts
4832                  * even if they are 64-bit.
4833                  */
4834                 traffic_wds = qib_portcntr_7322(ppd, QIBPORTCNTR_WORDRCV) +
4835                         qib_portcntr_7322(ppd, QIBPORTCNTR_WORDSEND);
4836                 spin_lock_irqsave(&ppd->dd->eep_st_lock, flags);
4837                 traffic_wds -= ppd->dd->traffic_wds;
4838                 ppd->dd->traffic_wds += traffic_wds;
4839                 if (traffic_wds >= QIB_TRAFFIC_ACTIVE_THRESHOLD)
4840                         atomic_add(ACTIVITY_TIMER, &ppd->dd->active_time);
4841                 spin_unlock_irqrestore(&ppd->dd->eep_st_lock, flags);
4842                 if (ppd->cpspec->qdr_dfe_on && (ppd->link_speed_active &
4843                                                 QIB_IB_QDR) &&
4844                     (ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED |
4845                                     QIBL_LINKACTIVE)) &&
4846                     ppd->cpspec->qdr_dfe_time &&
4847                     time_is_before_jiffies(ppd->cpspec->qdr_dfe_time)) {
4848                         ppd->cpspec->qdr_dfe_on = 0;
4849
4850                         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
4851                                             ppd->dd->cspec->r1 ?
4852                                             QDR_STATIC_ADAPT_INIT_R1 :
4853                                             QDR_STATIC_ADAPT_INIT);
4854                         force_h1(ppd);
4855                 }
4856         }
4857         mod_timer(&dd->stats_timer, jiffies + HZ * ACTIVITY_TIMER);
4858 }
4859
4860 /*
4861  * If we were using MSIx, try to fallback to INTx.
4862  */
4863 static int qib_7322_intr_fallback(struct qib_devdata *dd)
4864 {
4865         if (!dd->cspec->num_msix_entries)
4866                 return 0; /* already using INTx */
4867
4868         qib_devinfo(dd->pcidev, "MSIx interrupt not detected,"
4869                  " trying INTx interrupts\n");
4870         qib_7322_nomsix(dd);
4871         qib_enable_intx(dd->pcidev);
4872         qib_setup_7322_interrupt(dd, 0);
4873         return 1;
4874 }
4875
4876 /*
4877  * Reset the XGXS (between serdes and IBC).  Slightly less intrusive
4878  * than resetting the IBC or external link state, and useful in some
4879  * cases to cause some retraining.  To do this right, we reset IBC
4880  * as well, then return to previous state (which may be still in reset)
4881  * NOTE: some callers of this "know" this writes the current value
4882  * of cpspec->ibcctrl_a as part of it's operation, so if that changes,
4883  * check all callers.
4884  */
4885 static void qib_7322_mini_pcs_reset(struct qib_pportdata *ppd)
4886 {
4887         u64 val;
4888         struct qib_devdata *dd = ppd->dd;
4889         const u64 reset_bits = SYM_MASK(IBPCSConfig_0, xcv_rreset) |
4890                 SYM_MASK(IBPCSConfig_0, xcv_treset) |
4891                 SYM_MASK(IBPCSConfig_0, tx_rx_reset);
4892
4893         val = qib_read_kreg_port(ppd, krp_ib_pcsconfig);
4894         qib_write_kreg(dd, kr_hwerrmask,
4895                        dd->cspec->hwerrmask & ~HWE_MASK(statusValidNoEop));
4896         qib_write_kreg_port(ppd, krp_ibcctrl_a,
4897                             ppd->cpspec->ibcctrl_a &
4898                             ~SYM_MASK(IBCCtrlA_0, IBLinkEn));
4899
4900         qib_write_kreg_port(ppd, krp_ib_pcsconfig, val | reset_bits);
4901         qib_read_kreg32(dd, kr_scratch);
4902         qib_write_kreg_port(ppd, krp_ib_pcsconfig, val & ~reset_bits);
4903         qib_write_kreg_port(ppd, krp_ibcctrl_a, ppd->cpspec->ibcctrl_a);
4904         qib_write_kreg(dd, kr_scratch, 0ULL);
4905         qib_write_kreg(dd, kr_hwerrclear,
4906                        SYM_MASK(HwErrClear, statusValidNoEopClear));
4907         qib_write_kreg(dd, kr_hwerrmask, dd->cspec->hwerrmask);
4908 }
4909
4910 /*
4911  * This code for non-IBTA-compliant IB speed negotiation is only known to
4912  * work for the SDR to DDR transition, and only between an HCA and a switch
4913  * with recent firmware.  It is based on observed heuristics, rather than
4914  * actual knowledge of the non-compliant speed negotiation.
4915  * It has a number of hard-coded fields, since the hope is to rewrite this
4916  * when a spec is available on how the negoation is intended to work.
4917  */
4918 static void autoneg_7322_sendpkt(struct qib_pportdata *ppd, u32 *hdr,
4919                                  u32 dcnt, u32 *data)
4920 {
4921         int i;
4922         u64 pbc;
4923         u32 __iomem *piobuf;
4924         u32 pnum, control, len;
4925         struct qib_devdata *dd = ppd->dd;
4926
4927         i = 0;
4928         len = 7 + dcnt + 1; /* 7 dword header, dword data, icrc */
4929         control = qib_7322_setpbc_control(ppd, len, 0, 15);
4930         pbc = ((u64) control << 32) | len;
4931         while (!(piobuf = qib_7322_getsendbuf(ppd, pbc, &pnum))) {
4932                 if (i++ > 15)
4933                         return;
4934                 udelay(2);
4935         }
4936         /* disable header check on this packet, since it can't be valid */
4937         dd->f_txchk_change(dd, pnum, 1, TXCHK_CHG_TYPE_DIS1, NULL);
4938         writeq(pbc, piobuf);
4939         qib_flush_wc();
4940         qib_pio_copy(piobuf + 2, hdr, 7);
4941         qib_pio_copy(piobuf + 9, data, dcnt);
4942         if (dd->flags & QIB_USE_SPCL_TRIG) {
4943                 u32 spcl_off = (pnum >= dd->piobcnt2k) ? 2047 : 1023;
4944
4945                 qib_flush_wc();
4946                 __raw_writel(0xaebecede, piobuf + spcl_off);
4947         }
4948         qib_flush_wc();
4949         qib_sendbuf_done(dd, pnum);
4950         /* and re-enable hdr check */
4951         dd->f_txchk_change(dd, pnum, 1, TXCHK_CHG_TYPE_ENAB1, NULL);
4952 }
4953
4954 /*
4955  * _start packet gets sent twice at start, _done gets sent twice at end
4956  */
4957 static void qib_autoneg_7322_send(struct qib_pportdata *ppd, int which)
4958 {
4959         struct qib_devdata *dd = ppd->dd;
4960         static u32 swapped;
4961         u32 dw, i, hcnt, dcnt, *data;
4962         static u32 hdr[7] = { 0xf002ffff, 0x48ffff, 0x6400abba };
4963         static u32 madpayload_start[0x40] = {
4964                 0x1810103, 0x1, 0x0, 0x0, 0x2c90000, 0x2c9, 0x0, 0x0,
4965                 0xffffffff, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0,
4966                 0x1, 0x1388, 0x15e, 0x1, /* rest 0's */
4967                 };
4968         static u32 madpayload_done[0x40] = {
4969                 0x1810103, 0x1, 0x0, 0x0, 0x2c90000, 0x2c9, 0x0, 0x0,
4970                 0xffffffff, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0, 0x0,
4971                 0x40000001, 0x1388, 0x15e, /* rest 0's */
4972                 };
4973
4974         dcnt = ARRAY_SIZE(madpayload_start);
4975         hcnt = ARRAY_SIZE(hdr);
4976         if (!swapped) {
4977                 /* for maintainability, do it at runtime */
4978                 for (i = 0; i < hcnt; i++) {
4979                         dw = (__force u32) cpu_to_be32(hdr[i]);
4980                         hdr[i] = dw;
4981                 }
4982                 for (i = 0; i < dcnt; i++) {
4983                         dw = (__force u32) cpu_to_be32(madpayload_start[i]);
4984                         madpayload_start[i] = dw;
4985                         dw = (__force u32) cpu_to_be32(madpayload_done[i]);
4986                         madpayload_done[i] = dw;
4987                 }
4988                 swapped = 1;
4989         }
4990
4991         data = which ? madpayload_done : madpayload_start;
4992
4993         autoneg_7322_sendpkt(ppd, hdr, dcnt, data);
4994         qib_read_kreg64(dd, kr_scratch);
4995         udelay(2);
4996         autoneg_7322_sendpkt(ppd, hdr, dcnt, data);
4997         qib_read_kreg64(dd, kr_scratch);
4998         udelay(2);
4999 }
5000
5001 /*
5002  * Do the absolute minimum to cause an IB speed change, and make it
5003  * ready, but don't actually trigger the change.   The caller will
5004  * do that when ready (if link is in Polling training state, it will
5005  * happen immediately, otherwise when link next goes down)
5006  *
5007  * This routine should only be used as part of the DDR autonegotation
5008  * code for devices that are not compliant with IB 1.2 (or code that
5009  * fixes things up for same).
5010  *
5011  * When link has gone down, and autoneg enabled, or autoneg has
5012  * failed and we give up until next time we set both speeds, and
5013  * then we want IBTA enabled as well as "use max enabled speed.
5014  */
5015 static void set_7322_ibspeed_fast(struct qib_pportdata *ppd, u32 speed)
5016 {
5017         u64 newctrlb;
5018         newctrlb = ppd->cpspec->ibcctrl_b & ~(IBA7322_IBC_SPEED_MASK |
5019                                     IBA7322_IBC_IBTA_1_2_MASK |
5020                                     IBA7322_IBC_MAX_SPEED_MASK);
5021
5022         if (speed & (speed - 1)) /* multiple speeds */
5023                 newctrlb |= (speed << IBA7322_IBC_SPEED_LSB) |
5024                                     IBA7322_IBC_IBTA_1_2_MASK |
5025                                     IBA7322_IBC_MAX_SPEED_MASK;
5026         else
5027                 newctrlb |= speed == QIB_IB_QDR ?
5028                         IBA7322_IBC_SPEED_QDR | IBA7322_IBC_IBTA_1_2_MASK :
5029                         ((speed == QIB_IB_DDR ?
5030                           IBA7322_IBC_SPEED_DDR : IBA7322_IBC_SPEED_SDR));
5031
5032         if (newctrlb == ppd->cpspec->ibcctrl_b)
5033                 return;
5034
5035         ppd->cpspec->ibcctrl_b = newctrlb;
5036         qib_write_kreg_port(ppd, krp_ibcctrl_b, ppd->cpspec->ibcctrl_b);
5037         qib_write_kreg(ppd->dd, kr_scratch, 0);
5038 }
5039
5040 /*
5041  * This routine is only used when we are not talking to another
5042  * IB 1.2-compliant device that we think can do DDR.
5043  * (This includes all existing switch chips as of Oct 2007.)
5044  * 1.2-compliant devices go directly to DDR prior to reaching INIT
5045  */
5046 static void try_7322_autoneg(struct qib_pportdata *ppd)
5047 {
5048         unsigned long flags;
5049
5050         spin_lock_irqsave(&ppd->lflags_lock, flags);
5051         ppd->lflags |= QIBL_IB_AUTONEG_INPROG;
5052         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5053         qib_autoneg_7322_send(ppd, 0);
5054         set_7322_ibspeed_fast(ppd, QIB_IB_DDR);
5055         qib_7322_mini_pcs_reset(ppd);
5056         /* 2 msec is minimum length of a poll cycle */
5057         queue_delayed_work(ib_wq, &ppd->cpspec->autoneg_work,
5058                            msecs_to_jiffies(2));
5059 }
5060
5061 /*
5062  * Handle the empirically determined mechanism for auto-negotiation
5063  * of DDR speed with switches.
5064  */
5065 static void autoneg_7322_work(struct work_struct *work)
5066 {
5067         struct qib_pportdata *ppd;
5068         struct qib_devdata *dd;
5069         u64 startms;
5070         u32 i;
5071         unsigned long flags;
5072
5073         ppd = container_of(work, struct qib_chippport_specific,
5074                             autoneg_work.work)->ppd;
5075         dd = ppd->dd;
5076
5077         startms = jiffies_to_msecs(jiffies);
5078
5079         /*
5080          * Busy wait for this first part, it should be at most a
5081          * few hundred usec, since we scheduled ourselves for 2msec.
5082          */
5083         for (i = 0; i < 25; i++) {
5084                 if (SYM_FIELD(ppd->lastibcstat, IBCStatusA_0, LinkState)
5085                      == IB_7322_LT_STATE_POLLQUIET) {
5086                         qib_set_linkstate(ppd, QIB_IB_LINKDOWN_DISABLE);
5087                         break;
5088                 }
5089                 udelay(100);
5090         }
5091
5092         if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG))
5093                 goto done; /* we got there early or told to stop */
5094
5095         /* we expect this to timeout */
5096         if (wait_event_timeout(ppd->cpspec->autoneg_wait,
5097                                !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5098                                msecs_to_jiffies(90)))
5099                 goto done;
5100         qib_7322_mini_pcs_reset(ppd);
5101
5102         /* we expect this to timeout */
5103         if (wait_event_timeout(ppd->cpspec->autoneg_wait,
5104                                !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5105                                msecs_to_jiffies(1700)))
5106                 goto done;
5107         qib_7322_mini_pcs_reset(ppd);
5108
5109         set_7322_ibspeed_fast(ppd, QIB_IB_SDR);
5110
5111         /*
5112          * Wait up to 250 msec for link to train and get to INIT at DDR;
5113          * this should terminate early.
5114          */
5115         wait_event_timeout(ppd->cpspec->autoneg_wait,
5116                 !(ppd->lflags & QIBL_IB_AUTONEG_INPROG),
5117                 msecs_to_jiffies(250));
5118 done:
5119         if (ppd->lflags & QIBL_IB_AUTONEG_INPROG) {
5120                 spin_lock_irqsave(&ppd->lflags_lock, flags);
5121                 ppd->lflags &= ~QIBL_IB_AUTONEG_INPROG;
5122                 if (ppd->cpspec->autoneg_tries == AUTONEG_TRIES) {
5123                         ppd->lflags |= QIBL_IB_AUTONEG_FAILED;
5124                         ppd->cpspec->autoneg_tries = 0;
5125                 }
5126                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5127                 set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5128         }
5129 }
5130
5131 /*
5132  * This routine is used to request IPG set in the QLogic switch.
5133  * Only called if r1.
5134  */
5135 static void try_7322_ipg(struct qib_pportdata *ppd)
5136 {
5137         struct qib_ibport *ibp = &ppd->ibport_data;
5138         struct ib_mad_send_buf *send_buf;
5139         struct ib_mad_agent *agent;
5140         struct ib_smp *smp;
5141         unsigned delay;
5142         int ret;
5143
5144         agent = ibp->send_agent;
5145         if (!agent)
5146                 goto retry;
5147
5148         send_buf = ib_create_send_mad(agent, 0, 0, 0, IB_MGMT_MAD_HDR,
5149                                       IB_MGMT_MAD_DATA, GFP_ATOMIC);
5150         if (IS_ERR(send_buf))
5151                 goto retry;
5152
5153         if (!ibp->smi_ah) {
5154                 struct ib_ah_attr attr;
5155                 struct ib_ah *ah;
5156
5157                 memset(&attr, 0, sizeof attr);
5158                 attr.dlid = be16_to_cpu(IB_LID_PERMISSIVE);
5159                 attr.port_num = ppd->port;
5160                 ah = ib_create_ah(ibp->qp0->ibqp.pd, &attr);
5161                 if (IS_ERR(ah))
5162                         ret = -EINVAL;
5163                 else {
5164                         send_buf->ah = ah;
5165                         ibp->smi_ah = to_iah(ah);
5166                         ret = 0;
5167                 }
5168         } else {
5169                 send_buf->ah = &ibp->smi_ah->ibah;
5170                 ret = 0;
5171         }
5172
5173         smp = send_buf->mad;
5174         smp->base_version = IB_MGMT_BASE_VERSION;
5175         smp->mgmt_class = IB_MGMT_CLASS_SUBN_DIRECTED_ROUTE;
5176         smp->class_version = 1;
5177         smp->method = IB_MGMT_METHOD_SEND;
5178         smp->hop_cnt = 1;
5179         smp->attr_id = QIB_VENDOR_IPG;
5180         smp->attr_mod = 0;
5181
5182         if (!ret)
5183                 ret = ib_post_send_mad(send_buf, NULL);
5184         if (ret)
5185                 ib_free_send_mad(send_buf);
5186 retry:
5187         delay = 2 << ppd->cpspec->ipg_tries;
5188         queue_delayed_work(ib_wq, &ppd->cpspec->ipg_work,
5189                            msecs_to_jiffies(delay));
5190 }
5191
5192 /*
5193  * Timeout handler for setting IPG.
5194  * Only called if r1.
5195  */
5196 static void ipg_7322_work(struct work_struct *work)
5197 {
5198         struct qib_pportdata *ppd;
5199
5200         ppd = container_of(work, struct qib_chippport_specific,
5201                            ipg_work.work)->ppd;
5202         if ((ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED | QIBL_LINKACTIVE))
5203             && ++ppd->cpspec->ipg_tries <= 10)
5204                 try_7322_ipg(ppd);
5205 }
5206
5207 static u32 qib_7322_iblink_state(u64 ibcs)
5208 {
5209         u32 state = (u32)SYM_FIELD(ibcs, IBCStatusA_0, LinkState);
5210
5211         switch (state) {
5212         case IB_7322_L_STATE_INIT:
5213                 state = IB_PORT_INIT;
5214                 break;
5215         case IB_7322_L_STATE_ARM:
5216                 state = IB_PORT_ARMED;
5217                 break;
5218         case IB_7322_L_STATE_ACTIVE:
5219                 /* fall through */
5220         case IB_7322_L_STATE_ACT_DEFER:
5221                 state = IB_PORT_ACTIVE;
5222                 break;
5223         default: /* fall through */
5224         case IB_7322_L_STATE_DOWN:
5225                 state = IB_PORT_DOWN;
5226                 break;
5227         }
5228         return state;
5229 }
5230
5231 /* returns the IBTA port state, rather than the IBC link training state */
5232 static u8 qib_7322_phys_portstate(u64 ibcs)
5233 {
5234         u8 state = (u8)SYM_FIELD(ibcs, IBCStatusA_0, LinkTrainingState);
5235         return qib_7322_physportstate[state];
5236 }
5237
5238 static int qib_7322_ib_updown(struct qib_pportdata *ppd, int ibup, u64 ibcs)
5239 {
5240         int ret = 0, symadj = 0;
5241         unsigned long flags;
5242         int mult;
5243
5244         spin_lock_irqsave(&ppd->lflags_lock, flags);
5245         ppd->lflags &= ~QIBL_IB_FORCE_NOTIFY;
5246         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5247
5248         /* Update our picture of width and speed from chip */
5249         if (ibcs & SYM_MASK(IBCStatusA_0, LinkSpeedQDR)) {
5250                 ppd->link_speed_active = QIB_IB_QDR;
5251                 mult = 4;
5252         } else if (ibcs & SYM_MASK(IBCStatusA_0, LinkSpeedActive)) {
5253                 ppd->link_speed_active = QIB_IB_DDR;
5254                 mult = 2;
5255         } else {
5256                 ppd->link_speed_active = QIB_IB_SDR;
5257                 mult = 1;
5258         }
5259         if (ibcs & SYM_MASK(IBCStatusA_0, LinkWidthActive)) {
5260                 ppd->link_width_active = IB_WIDTH_4X;
5261                 mult *= 4;
5262         } else
5263                 ppd->link_width_active = IB_WIDTH_1X;
5264         ppd->delay_mult = ib_rate_to_delay[mult_to_ib_rate(mult)];
5265
5266         if (!ibup) {
5267                 u64 clr;
5268
5269                 /* Link went down. */
5270                 /* do IPG MAD again after linkdown, even if last time failed */
5271                 ppd->cpspec->ipg_tries = 0;
5272                 clr = qib_read_kreg_port(ppd, krp_ibcstatus_b) &
5273                         (SYM_MASK(IBCStatusB_0, heartbeat_timed_out) |
5274                          SYM_MASK(IBCStatusB_0, heartbeat_crosstalk));
5275                 if (clr)
5276                         qib_write_kreg_port(ppd, krp_ibcstatus_b, clr);
5277                 if (!(ppd->lflags & (QIBL_IB_AUTONEG_FAILED |
5278                                      QIBL_IB_AUTONEG_INPROG)))
5279                         set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5280                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5281                         struct qib_qsfp_data *qd =
5282                                 &ppd->cpspec->qsfp_data;
5283                         /* unlock the Tx settings, speed may change */
5284                         qib_write_kreg_port(ppd, krp_tx_deemph_override,
5285                                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
5286                                 reset_tx_deemphasis_override));
5287                         qib_cancel_sends(ppd);
5288                         /* on link down, ensure sane pcs state */
5289                         qib_7322_mini_pcs_reset(ppd);
5290                         /* schedule the qsfp refresh which should turn the link
5291                            off */
5292                         if (ppd->dd->flags & QIB_HAS_QSFP) {
5293                                 qd->t_insert = jiffies;
5294                                 queue_work(ib_wq, &qd->work);
5295                         }
5296                         spin_lock_irqsave(&ppd->sdma_lock, flags);
5297                         if (__qib_sdma_running(ppd))
5298                                 __qib_sdma_process_event(ppd,
5299                                         qib_sdma_event_e70_go_idle);
5300                         spin_unlock_irqrestore(&ppd->sdma_lock, flags);
5301                 }
5302                 clr = read_7322_creg32_port(ppd, crp_iblinkdown);
5303                 if (clr == ppd->cpspec->iblnkdownsnap)
5304                         ppd->cpspec->iblnkdowndelta++;
5305         } else {
5306                 if (qib_compat_ddr_negotiate &&
5307                     !(ppd->lflags & (QIBL_IB_AUTONEG_FAILED |
5308                                      QIBL_IB_AUTONEG_INPROG)) &&
5309                     ppd->link_speed_active == QIB_IB_SDR &&
5310                     (ppd->link_speed_enabled & QIB_IB_DDR)
5311                     && ppd->cpspec->autoneg_tries < AUTONEG_TRIES) {
5312                         /* we are SDR, and auto-negotiation enabled */
5313                         ++ppd->cpspec->autoneg_tries;
5314                         if (!ppd->cpspec->ibdeltainprog) {
5315                                 ppd->cpspec->ibdeltainprog = 1;
5316                                 ppd->cpspec->ibsymdelta +=
5317                                         read_7322_creg32_port(ppd,
5318                                                 crp_ibsymbolerr) -
5319                                                 ppd->cpspec->ibsymsnap;
5320                                 ppd->cpspec->iblnkerrdelta +=
5321                                         read_7322_creg32_port(ppd,
5322                                                 crp_iblinkerrrecov) -
5323                                                 ppd->cpspec->iblnkerrsnap;
5324                         }
5325                         try_7322_autoneg(ppd);
5326                         ret = 1; /* no other IB status change processing */
5327                 } else if ((ppd->lflags & QIBL_IB_AUTONEG_INPROG) &&
5328                            ppd->link_speed_active == QIB_IB_SDR) {
5329                         qib_autoneg_7322_send(ppd, 1);
5330                         set_7322_ibspeed_fast(ppd, QIB_IB_DDR);
5331                         qib_7322_mini_pcs_reset(ppd);
5332                         udelay(2);
5333                         ret = 1; /* no other IB status change processing */
5334                 } else if ((ppd->lflags & QIBL_IB_AUTONEG_INPROG) &&
5335                            (ppd->link_speed_active & QIB_IB_DDR)) {
5336                         spin_lock_irqsave(&ppd->lflags_lock, flags);
5337                         ppd->lflags &= ~(QIBL_IB_AUTONEG_INPROG |
5338                                          QIBL_IB_AUTONEG_FAILED);
5339                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5340                         ppd->cpspec->autoneg_tries = 0;
5341                         /* re-enable SDR, for next link down */
5342                         set_7322_ibspeed_fast(ppd, ppd->link_speed_enabled);
5343                         wake_up(&ppd->cpspec->autoneg_wait);
5344                         symadj = 1;
5345                 } else if (ppd->lflags & QIBL_IB_AUTONEG_FAILED) {
5346                         /*
5347                          * Clear autoneg failure flag, and do setup
5348                          * so we'll try next time link goes down and
5349                          * back to INIT (possibly connected to a
5350                          * different device).
5351                          */
5352                         spin_lock_irqsave(&ppd->lflags_lock, flags);
5353                         ppd->lflags &= ~QIBL_IB_AUTONEG_FAILED;
5354                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5355                         ppd->cpspec->ibcctrl_b |= IBA7322_IBC_IBTA_1_2_MASK;
5356                         symadj = 1;
5357                 }
5358                 if (!(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5359                         symadj = 1;
5360                         if (ppd->dd->cspec->r1 && ppd->cpspec->ipg_tries <= 10)
5361                                 try_7322_ipg(ppd);
5362                         if (!ppd->cpspec->recovery_init)
5363                                 setup_7322_link_recovery(ppd, 0);
5364                         ppd->cpspec->qdr_dfe_time = jiffies +
5365                                 msecs_to_jiffies(QDR_DFE_DISABLE_DELAY);
5366                 }
5367                 ppd->cpspec->ibmalfusesnap = 0;
5368                 ppd->cpspec->ibmalfsnap = read_7322_creg32_port(ppd,
5369                         crp_errlink);
5370         }
5371         if (symadj) {
5372                 ppd->cpspec->iblnkdownsnap =
5373                         read_7322_creg32_port(ppd, crp_iblinkdown);
5374                 if (ppd->cpspec->ibdeltainprog) {
5375                         ppd->cpspec->ibdeltainprog = 0;
5376                         ppd->cpspec->ibsymdelta += read_7322_creg32_port(ppd,
5377                                 crp_ibsymbolerr) - ppd->cpspec->ibsymsnap;
5378                         ppd->cpspec->iblnkerrdelta += read_7322_creg32_port(ppd,
5379                                 crp_iblinkerrrecov) - ppd->cpspec->iblnkerrsnap;
5380                 }
5381         } else if (!ibup && qib_compat_ddr_negotiate &&
5382                    !ppd->cpspec->ibdeltainprog &&
5383                         !(ppd->lflags & QIBL_IB_AUTONEG_INPROG)) {
5384                 ppd->cpspec->ibdeltainprog = 1;
5385                 ppd->cpspec->ibsymsnap = read_7322_creg32_port(ppd,
5386                         crp_ibsymbolerr);
5387                 ppd->cpspec->iblnkerrsnap = read_7322_creg32_port(ppd,
5388                         crp_iblinkerrrecov);
5389         }
5390
5391         if (!ret)
5392                 qib_setup_7322_setextled(ppd, ibup);
5393         return ret;
5394 }
5395
5396 /*
5397  * Does read/modify/write to appropriate registers to
5398  * set output and direction bits selected by mask.
5399  * these are in their canonical postions (e.g. lsb of
5400  * dir will end up in D48 of extctrl on existing chips).
5401  * returns contents of GP Inputs.
5402  */
5403 static int gpio_7322_mod(struct qib_devdata *dd, u32 out, u32 dir, u32 mask)
5404 {
5405         u64 read_val, new_out;
5406         unsigned long flags;
5407
5408         if (mask) {
5409                 /* some bits being written, lock access to GPIO */
5410                 dir &= mask;
5411                 out &= mask;
5412                 spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
5413                 dd->cspec->extctrl &= ~((u64)mask << SYM_LSB(EXTCtrl, GPIOOe));
5414                 dd->cspec->extctrl |= ((u64) dir << SYM_LSB(EXTCtrl, GPIOOe));
5415                 new_out = (dd->cspec->gpio_out & ~mask) | out;
5416
5417                 qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
5418                 qib_write_kreg(dd, kr_gpio_out, new_out);
5419                 dd->cspec->gpio_out = new_out;
5420                 spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
5421         }
5422         /*
5423          * It is unlikely that a read at this time would get valid
5424          * data on a pin whose direction line was set in the same
5425          * call to this function. We include the read here because
5426          * that allows us to potentially combine a change on one pin with
5427          * a read on another, and because the old code did something like
5428          * this.
5429          */
5430         read_val = qib_read_kreg64(dd, kr_extstatus);
5431         return SYM_FIELD(read_val, EXTStatus, GPIOIn);
5432 }
5433
5434 /* Enable writes to config EEPROM, if possible. Returns previous state */
5435 static int qib_7322_eeprom_wen(struct qib_devdata *dd, int wen)
5436 {
5437         int prev_wen;
5438         u32 mask;
5439
5440         mask = 1 << QIB_EEPROM_WEN_NUM;
5441         prev_wen = ~gpio_7322_mod(dd, 0, 0, 0) >> QIB_EEPROM_WEN_NUM;
5442         gpio_7322_mod(dd, wen ? 0 : mask, mask, mask);
5443
5444         return prev_wen & 1;
5445 }
5446
5447 /*
5448  * Read fundamental info we need to use the chip.  These are
5449  * the registers that describe chip capabilities, and are
5450  * saved in shadow registers.
5451  */
5452 static void get_7322_chip_params(struct qib_devdata *dd)
5453 {
5454         u64 val;
5455         u32 piobufs;
5456         int mtu;
5457
5458         dd->palign = qib_read_kreg32(dd, kr_pagealign);
5459
5460         dd->uregbase = qib_read_kreg32(dd, kr_userregbase);
5461
5462         dd->rcvtidcnt = qib_read_kreg32(dd, kr_rcvtidcnt);
5463         dd->rcvtidbase = qib_read_kreg32(dd, kr_rcvtidbase);
5464         dd->rcvegrbase = qib_read_kreg32(dd, kr_rcvegrbase);
5465         dd->piobufbase = qib_read_kreg64(dd, kr_sendpiobufbase);
5466         dd->pio2k_bufbase = dd->piobufbase & 0xffffffff;
5467
5468         val = qib_read_kreg64(dd, kr_sendpiobufcnt);
5469         dd->piobcnt2k = val & ~0U;
5470         dd->piobcnt4k = val >> 32;
5471         val = qib_read_kreg64(dd, kr_sendpiosize);
5472         dd->piosize2k = val & ~0U;
5473         dd->piosize4k = val >> 32;
5474
5475         mtu = ib_mtu_enum_to_int(qib_ibmtu);
5476         if (mtu == -1)
5477                 mtu = QIB_DEFAULT_MTU;
5478         dd->pport[0].ibmtu = (u32)mtu;
5479         dd->pport[1].ibmtu = (u32)mtu;
5480
5481         /* these may be adjusted in init_chip_wc_pat() */
5482         dd->pio2kbase = (u32 __iomem *)
5483                 ((char __iomem *) dd->kregbase + dd->pio2k_bufbase);
5484         dd->pio4kbase = (u32 __iomem *)
5485                 ((char __iomem *) dd->kregbase +
5486                  (dd->piobufbase >> 32));
5487         /*
5488          * 4K buffers take 2 pages; we use roundup just to be
5489          * paranoid; we calculate it once here, rather than on
5490          * ever buf allocate
5491          */
5492         dd->align4k = ALIGN(dd->piosize4k, dd->palign);
5493
5494         piobufs = dd->piobcnt4k + dd->piobcnt2k + NUM_VL15_BUFS;
5495
5496         dd->pioavregs = ALIGN(piobufs, sizeof(u64) * BITS_PER_BYTE / 2) /
5497                 (sizeof(u64) * BITS_PER_BYTE / 2);
5498 }
5499
5500 /*
5501  * The chip base addresses in cspec and cpspec have to be set
5502  * after possible init_chip_wc_pat(), rather than in
5503  * get_7322_chip_params(), so split out as separate function
5504  */
5505 static void qib_7322_set_baseaddrs(struct qib_devdata *dd)
5506 {
5507         u32 cregbase;
5508         cregbase = qib_read_kreg32(dd, kr_counterregbase);
5509
5510         dd->cspec->cregbase = (u64 __iomem *)(cregbase +
5511                 (char __iomem *)dd->kregbase);
5512
5513         dd->egrtidbase = (u64 __iomem *)
5514                 ((char __iomem *) dd->kregbase + dd->rcvegrbase);
5515
5516         /* port registers are defined as relative to base of chip */
5517         dd->pport[0].cpspec->kpregbase =
5518                 (u64 __iomem *)((char __iomem *)dd->kregbase);
5519         dd->pport[1].cpspec->kpregbase =
5520                 (u64 __iomem *)(dd->palign +
5521                 (char __iomem *)dd->kregbase);
5522         dd->pport[0].cpspec->cpregbase =
5523                 (u64 __iomem *)(qib_read_kreg_port(&dd->pport[0],
5524                 kr_counterregbase) + (char __iomem *)dd->kregbase);
5525         dd->pport[1].cpspec->cpregbase =
5526                 (u64 __iomem *)(qib_read_kreg_port(&dd->pport[1],
5527                 kr_counterregbase) + (char __iomem *)dd->kregbase);
5528 }
5529
5530 /*
5531  * This is a fairly special-purpose observer, so we only support
5532  * the port-specific parts of SendCtrl
5533  */
5534
5535 #define SENDCTRL_SHADOWED (SYM_MASK(SendCtrl_0, SendEnable) |           \
5536                            SYM_MASK(SendCtrl_0, SDmaEnable) |           \
5537                            SYM_MASK(SendCtrl_0, SDmaIntEnable) |        \
5538                            SYM_MASK(SendCtrl_0, SDmaSingleDescriptor) | \
5539                            SYM_MASK(SendCtrl_0, SDmaHalt) |             \
5540                            SYM_MASK(SendCtrl_0, IBVLArbiterEn) |        \
5541                            SYM_MASK(SendCtrl_0, ForceCreditUpToDate))
5542
5543 static int sendctrl_hook(struct qib_devdata *dd,
5544                          const struct diag_observer *op, u32 offs,
5545                          u64 *data, u64 mask, int only_32)
5546 {
5547         unsigned long flags;
5548         unsigned idx;
5549         unsigned pidx;
5550         struct qib_pportdata *ppd = NULL;
5551         u64 local_data, all_bits;
5552
5553         /*
5554          * The fixed correspondence between Physical ports and pports is
5555          * severed. We need to hunt for the ppd that corresponds
5556          * to the offset we got. And we have to do that without admitting
5557          * we know the stride, apparently.
5558          */
5559         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
5560                 u64 __iomem *psptr;
5561                 u32 psoffs;
5562
5563                 ppd = dd->pport + pidx;
5564                 if (!ppd->cpspec->kpregbase)
5565                         continue;
5566
5567                 psptr = ppd->cpspec->kpregbase + krp_sendctrl;
5568                 psoffs = (u32) (psptr - dd->kregbase) * sizeof(*psptr);
5569                 if (psoffs == offs)
5570                         break;
5571         }
5572
5573         /* If pport is not being managed by driver, just avoid shadows. */
5574         if (pidx >= dd->num_pports)
5575                 ppd = NULL;
5576
5577         /* In any case, "idx" is flat index in kreg space */
5578         idx = offs / sizeof(u64);
5579
5580         all_bits = ~0ULL;
5581         if (only_32)
5582                 all_bits >>= 32;
5583
5584         spin_lock_irqsave(&dd->sendctrl_lock, flags);
5585         if (!ppd || (mask & all_bits) != all_bits) {
5586                 /*
5587                  * At least some mask bits are zero, so we need
5588                  * to read. The judgement call is whether from
5589                  * reg or shadow. First-cut: read reg, and complain
5590                  * if any bits which should be shadowed are different
5591                  * from their shadowed value.
5592                  */
5593                 if (only_32)
5594                         local_data = (u64)qib_read_kreg32(dd, idx);
5595                 else
5596                         local_data = qib_read_kreg64(dd, idx);
5597                 *data = (local_data & ~mask) | (*data & mask);
5598         }
5599         if (mask) {
5600                 /*
5601                  * At least some mask bits are one, so we need
5602                  * to write, but only shadow some bits.
5603                  */
5604                 u64 sval, tval; /* Shadowed, transient */
5605
5606                 /*
5607                  * New shadow val is bits we don't want to touch,
5608                  * ORed with bits we do, that are intended for shadow.
5609                  */
5610                 if (ppd) {
5611                         sval = ppd->p_sendctrl & ~mask;
5612                         sval |= *data & SENDCTRL_SHADOWED & mask;
5613                         ppd->p_sendctrl = sval;
5614                 } else
5615                         sval = *data & SENDCTRL_SHADOWED & mask;
5616                 tval = sval | (*data & ~SENDCTRL_SHADOWED & mask);
5617                 qib_write_kreg(dd, idx, tval);
5618                 qib_write_kreg(dd, kr_scratch, 0Ull);
5619         }
5620         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
5621         return only_32 ? 4 : 8;
5622 }
5623
5624 static const struct diag_observer sendctrl_0_observer = {
5625         sendctrl_hook, KREG_IDX(SendCtrl_0) * sizeof(u64),
5626         KREG_IDX(SendCtrl_0) * sizeof(u64)
5627 };
5628
5629 static const struct diag_observer sendctrl_1_observer = {
5630         sendctrl_hook, KREG_IDX(SendCtrl_1) * sizeof(u64),
5631         KREG_IDX(SendCtrl_1) * sizeof(u64)
5632 };
5633
5634 static ushort sdma_fetch_prio = 8;
5635 module_param_named(sdma_fetch_prio, sdma_fetch_prio, ushort, S_IRUGO);
5636 MODULE_PARM_DESC(sdma_fetch_prio, "SDMA descriptor fetch priority");
5637
5638 /* Besides logging QSFP events, we set appropriate TxDDS values */
5639 static void init_txdds_table(struct qib_pportdata *ppd, int override);
5640
5641 static void qsfp_7322_event(struct work_struct *work)
5642 {
5643         struct qib_qsfp_data *qd;
5644         struct qib_pportdata *ppd;
5645         unsigned long pwrup;
5646         unsigned long flags;
5647         int ret;
5648         u32 le2;
5649
5650         qd = container_of(work, struct qib_qsfp_data, work);
5651         ppd = qd->ppd;
5652         pwrup = qd->t_insert +
5653                 msecs_to_jiffies(QSFP_PWR_LAG_MSEC - QSFP_MODPRS_LAG_MSEC);
5654
5655         /* Delay for 20 msecs to allow ModPrs resistor to setup */
5656         mdelay(QSFP_MODPRS_LAG_MSEC);
5657
5658         if (!qib_qsfp_mod_present(ppd)) {
5659                 ppd->cpspec->qsfp_data.modpresent = 0;
5660                 /* Set the physical link to disabled */
5661                 qib_set_ib_7322_lstate(ppd, 0,
5662                                        QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
5663                 spin_lock_irqsave(&ppd->lflags_lock, flags);
5664                 ppd->lflags &= ~QIBL_LINKV;
5665                 spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5666         } else {
5667                 /*
5668                  * Some QSFP's not only do not respond until the full power-up
5669                  * time, but may behave badly if we try. So hold off responding
5670                  * to insertion.
5671                  */
5672                 while (1) {
5673                         if (time_is_before_jiffies(pwrup))
5674                                 break;
5675                         msleep(20);
5676                 }
5677
5678                 ret = qib_refresh_qsfp_cache(ppd, &qd->cache);
5679
5680                 /*
5681                  * Need to change LE2 back to defaults if we couldn't
5682                  * read the cable type (to handle cable swaps), so do this
5683                  * even on failure to read cable information.  We don't
5684                  * get here for QME, so IS_QME check not needed here.
5685                  */
5686                 if (!ret && !ppd->dd->cspec->r1) {
5687                         if (QSFP_IS_ACTIVE_FAR(qd->cache.tech))
5688                                 le2 = LE2_QME;
5689                         else if (qd->cache.atten[1] >= qib_long_atten &&
5690                                  QSFP_IS_CU(qd->cache.tech))
5691                                 le2 = LE2_5m;
5692                         else
5693                                 le2 = LE2_DEFAULT;
5694                 } else
5695                         le2 = LE2_DEFAULT;
5696                 ibsd_wr_allchans(ppd, 13, (le2 << 7), BMASK(9, 7));
5697                 /*
5698                  * We always change parameteters, since we can choose
5699                  * values for cables without eeproms, and the cable may have
5700                  * changed from a cable with full or partial eeprom content
5701                  * to one with partial or no content.
5702                  */
5703                 init_txdds_table(ppd, 0);
5704                 /* The physical link is being re-enabled only when the
5705                  * previous state was DISABLED and the VALID bit is not
5706                  * set. This should only happen when  the cable has been
5707                  * physically pulled. */
5708                 if (!ppd->cpspec->qsfp_data.modpresent &&
5709                     (ppd->lflags & (QIBL_LINKV | QIBL_IB_LINK_DISABLED))) {
5710                         ppd->cpspec->qsfp_data.modpresent = 1;
5711                         qib_set_ib_7322_lstate(ppd, 0,
5712                                 QLOGIC_IB_IBCC_LINKINITCMD_SLEEP);
5713                         spin_lock_irqsave(&ppd->lflags_lock, flags);
5714                         ppd->lflags |= QIBL_LINKV;
5715                         spin_unlock_irqrestore(&ppd->lflags_lock, flags);
5716                 }
5717         }
5718 }
5719
5720 /*
5721  * There is little we can do but complain to the user if QSFP
5722  * initialization fails.
5723  */
5724 static void qib_init_7322_qsfp(struct qib_pportdata *ppd)
5725 {
5726         unsigned long flags;
5727         struct qib_qsfp_data *qd = &ppd->cpspec->qsfp_data;
5728         struct qib_devdata *dd = ppd->dd;
5729         u64 mod_prs_bit = QSFP_GPIO_MOD_PRS_N;
5730
5731         mod_prs_bit <<= (QSFP_GPIO_PORT2_SHIFT * ppd->hw_pidx);
5732         qd->ppd = ppd;
5733         qib_qsfp_init(qd, qsfp_7322_event);
5734         spin_lock_irqsave(&dd->cspec->gpio_lock, flags);
5735         dd->cspec->extctrl |= (mod_prs_bit << SYM_LSB(EXTCtrl, GPIOInvert));
5736         dd->cspec->gpio_mask |= mod_prs_bit;
5737         qib_write_kreg(dd, kr_extctrl, dd->cspec->extctrl);
5738         qib_write_kreg(dd, kr_gpio_mask, dd->cspec->gpio_mask);
5739         spin_unlock_irqrestore(&dd->cspec->gpio_lock, flags);
5740 }
5741
5742 /*
5743  * called at device initialization time, and also if the txselect
5744  * module parameter is changed.  This is used for cables that don't
5745  * have valid QSFP EEPROMs (not present, or attenuation is zero).
5746  * We initialize to the default, then if there is a specific
5747  * unit,port match, we use that (and set it immediately, for the
5748  * current speed, if the link is at INIT or better).
5749  * String format is "default# unit#,port#=# ... u,p=#", separators must
5750  * be a SPACE character.  A newline terminates.  The u,p=# tuples may
5751  * optionally have "u,p=#,#", where the final # is the H1 value
5752  * The last specific match is used (actually, all are used, but last
5753  * one is the one that winds up set); if none at all, fall back on default.
5754  */
5755 static void set_no_qsfp_atten(struct qib_devdata *dd, int change)
5756 {
5757         char *nxt, *str;
5758         u32 pidx, unit, port, deflt, h1;
5759         unsigned long val;
5760         int any = 0, seth1;
5761         int txdds_size;
5762
5763         str = txselect_list;
5764
5765         /* default number is validated in setup_txselect() */
5766         deflt = simple_strtoul(str, &nxt, 0);
5767         for (pidx = 0; pidx < dd->num_pports; ++pidx)
5768                 dd->pport[pidx].cpspec->no_eep = deflt;
5769
5770         txdds_size = TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ;
5771         if (IS_QME(dd) || IS_QMH(dd))
5772                 txdds_size += TXDDS_MFG_SZ;
5773
5774         while (*nxt && nxt[1]) {
5775                 str = ++nxt;
5776                 unit = simple_strtoul(str, &nxt, 0);
5777                 if (nxt == str || !*nxt || *nxt != ',') {
5778                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5779                                 ;
5780                         continue;
5781                 }
5782                 str = ++nxt;
5783                 port = simple_strtoul(str, &nxt, 0);
5784                 if (nxt == str || *nxt != '=') {
5785                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5786                                 ;
5787                         continue;
5788                 }
5789                 str = ++nxt;
5790                 val = simple_strtoul(str, &nxt, 0);
5791                 if (nxt == str) {
5792                         while (*nxt && *nxt++ != ' ') /* skip to next, if any */
5793                                 ;
5794                         continue;
5795                 }
5796                 if (val >= txdds_size)
5797                         continue;
5798                 seth1 = 0;
5799                 h1 = 0; /* gcc thinks it might be used uninitted */
5800                 if (*nxt == ',' && nxt[1]) {
5801                         str = ++nxt;
5802                         h1 = (u32)simple_strtoul(str, &nxt, 0);
5803                         if (nxt == str)
5804                                 while (*nxt && *nxt++ != ' ') /* skip */
5805                                         ;
5806                         else
5807                                 seth1 = 1;
5808                 }
5809                 for (pidx = 0; dd->unit == unit && pidx < dd->num_pports;
5810                      ++pidx) {
5811                         struct qib_pportdata *ppd = &dd->pport[pidx];
5812
5813                         if (ppd->port != port || !ppd->link_speed_supported)
5814                                 continue;
5815                         ppd->cpspec->no_eep = val;
5816                         if (seth1)
5817                                 ppd->cpspec->h1_val = h1;
5818                         /* now change the IBC and serdes, overriding generic */
5819                         init_txdds_table(ppd, 1);
5820                         /* Re-enable the physical state machine on mezz boards
5821                          * now that the correct settings have been set.
5822                          * QSFP boards are handles by the QSFP event handler */
5823                         if (IS_QMH(dd) || IS_QME(dd))
5824                                 qib_set_ib_7322_lstate(ppd, 0,
5825                                             QLOGIC_IB_IBCC_LINKINITCMD_SLEEP);
5826                         any++;
5827                 }
5828                 if (*nxt == '\n')
5829                         break; /* done */
5830         }
5831         if (change && !any) {
5832                 /* no specific setting, use the default.
5833                  * Change the IBC and serdes, but since it's
5834                  * general, don't override specific settings.
5835                  */
5836                 for (pidx = 0; pidx < dd->num_pports; ++pidx)
5837                         if (dd->pport[pidx].link_speed_supported)
5838                                 init_txdds_table(&dd->pport[pidx], 0);
5839         }
5840 }
5841
5842 /* handle the txselect parameter changing */
5843 static int setup_txselect(const char *str, struct kernel_param *kp)
5844 {
5845         struct qib_devdata *dd;
5846         unsigned long val;
5847         char *n;
5848         if (strlen(str) >= MAX_ATTEN_LEN) {
5849                 printk(KERN_INFO QIB_DRV_NAME " txselect_values string "
5850                        "too long\n");
5851                 return -ENOSPC;
5852         }
5853         val = simple_strtoul(str, &n, 0);
5854         if (n == str || val >= (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ +
5855                                 TXDDS_MFG_SZ)) {
5856                 printk(KERN_INFO QIB_DRV_NAME
5857                        "txselect_values must start with a number < %d\n",
5858                         TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ + TXDDS_MFG_SZ);
5859                 return -EINVAL;
5860         }
5861         strcpy(txselect_list, str);
5862
5863         list_for_each_entry(dd, &qib_dev_list, list)
5864                 if (dd->deviceid == PCI_DEVICE_ID_QLOGIC_IB_7322)
5865                         set_no_qsfp_atten(dd, 1);
5866         return 0;
5867 }
5868
5869 /*
5870  * Write the final few registers that depend on some of the
5871  * init setup.  Done late in init, just before bringing up
5872  * the serdes.
5873  */
5874 static int qib_late_7322_initreg(struct qib_devdata *dd)
5875 {
5876         int ret = 0, n;
5877         u64 val;
5878
5879         qib_write_kreg(dd, kr_rcvhdrentsize, dd->rcvhdrentsize);
5880         qib_write_kreg(dd, kr_rcvhdrsize, dd->rcvhdrsize);
5881         qib_write_kreg(dd, kr_rcvhdrcnt, dd->rcvhdrcnt);
5882         qib_write_kreg(dd, kr_sendpioavailaddr, dd->pioavailregs_phys);
5883         val = qib_read_kreg64(dd, kr_sendpioavailaddr);
5884         if (val != dd->pioavailregs_phys) {
5885                 qib_dev_err(dd, "Catastrophic software error, "
5886                             "SendPIOAvailAddr written as %lx, "
5887                             "read back as %llx\n",
5888                             (unsigned long) dd->pioavailregs_phys,
5889                             (unsigned long long) val);
5890                 ret = -EINVAL;
5891         }
5892
5893         n = dd->piobcnt2k + dd->piobcnt4k + NUM_VL15_BUFS;
5894         qib_7322_txchk_change(dd, 0, n, TXCHK_CHG_TYPE_KERN, NULL);
5895         /* driver sends get pkey, lid, etc. checking also, to catch bugs */
5896         qib_7322_txchk_change(dd, 0, n, TXCHK_CHG_TYPE_ENAB1, NULL);
5897
5898         qib_register_observer(dd, &sendctrl_0_observer);
5899         qib_register_observer(dd, &sendctrl_1_observer);
5900
5901         dd->control &= ~QLOGIC_IB_C_SDMAFETCHPRIOEN;
5902         qib_write_kreg(dd, kr_control, dd->control);
5903         /*
5904          * Set SendDmaFetchPriority and init Tx params, including
5905          * QSFP handler on boards that have QSFP.
5906          * First set our default attenuation entry for cables that
5907          * don't have valid attenuation.
5908          */
5909         set_no_qsfp_atten(dd, 0);
5910         for (n = 0; n < dd->num_pports; ++n) {
5911                 struct qib_pportdata *ppd = dd->pport + n;
5912
5913                 qib_write_kreg_port(ppd, krp_senddmaprioritythld,
5914                                     sdma_fetch_prio & 0xf);
5915                 /* Initialize qsfp if present on board. */
5916                 if (dd->flags & QIB_HAS_QSFP)
5917                         qib_init_7322_qsfp(ppd);
5918         }
5919         dd->control |= QLOGIC_IB_C_SDMAFETCHPRIOEN;
5920         qib_write_kreg(dd, kr_control, dd->control);
5921
5922         return ret;
5923 }
5924
5925 /* per IB port errors.  */
5926 #define SENDCTRL_PIBP (MASK_ACROSS(0, 1) | MASK_ACROSS(3, 3) | \
5927         MASK_ACROSS(8, 15))
5928 #define RCVCTRL_PIBP (MASK_ACROSS(0, 17) | MASK_ACROSS(39, 41))
5929 #define ERRS_PIBP (MASK_ACROSS(57, 58) | MASK_ACROSS(54, 54) | \
5930         MASK_ACROSS(36, 49) | MASK_ACROSS(29, 34) | MASK_ACROSS(14, 17) | \
5931         MASK_ACROSS(0, 11))
5932
5933 /*
5934  * Write the initialization per-port registers that need to be done at
5935  * driver load and after reset completes (i.e., that aren't done as part
5936  * of other init procedures called from qib_init.c).
5937  * Some of these should be redundant on reset, but play safe.
5938  */
5939 static void write_7322_init_portregs(struct qib_pportdata *ppd)
5940 {
5941         u64 val;
5942         int i;
5943
5944         if (!ppd->link_speed_supported) {
5945                 /* no buffer credits for this port */
5946                 for (i = 1; i < 8; i++)
5947                         qib_write_kreg_port(ppd, krp_rxcreditvl0 + i, 0);
5948                 qib_write_kreg_port(ppd, krp_ibcctrl_b, 0);
5949                 qib_write_kreg(ppd->dd, kr_scratch, 0);
5950                 return;
5951         }
5952
5953         /*
5954          * Set the number of supported virtual lanes in IBC,
5955          * for flow control packet handling on unsupported VLs
5956          */
5957         val = qib_read_kreg_port(ppd, krp_ibsdtestiftx);
5958         val &= ~SYM_MASK(IB_SDTEST_IF_TX_0, VL_CAP);
5959         val |= (u64)(ppd->vls_supported - 1) <<
5960                 SYM_LSB(IB_SDTEST_IF_TX_0, VL_CAP);
5961         qib_write_kreg_port(ppd, krp_ibsdtestiftx, val);
5962
5963         qib_write_kreg_port(ppd, krp_rcvbthqp, QIB_KD_QP);
5964
5965         /* enable tx header checking */
5966         qib_write_kreg_port(ppd, krp_sendcheckcontrol, IBA7322_SENDCHK_PKEY |
5967                             IBA7322_SENDCHK_BTHQP | IBA7322_SENDCHK_SLID |
5968                             IBA7322_SENDCHK_RAW_IPV6 | IBA7322_SENDCHK_MINSZ);
5969
5970         qib_write_kreg_port(ppd, krp_ncmodectrl,
5971                 SYM_MASK(IBNCModeCtrl_0, ScrambleCapLocal));
5972
5973         /*
5974          * Unconditionally clear the bufmask bits.  If SDMA is
5975          * enabled, we'll set them appropriately later.
5976          */
5977         qib_write_kreg_port(ppd, krp_senddmabufmask0, 0);
5978         qib_write_kreg_port(ppd, krp_senddmabufmask1, 0);
5979         qib_write_kreg_port(ppd, krp_senddmabufmask2, 0);
5980         if (ppd->dd->cspec->r1)
5981                 ppd->p_sendctrl |= SYM_MASK(SendCtrl_0, ForceCreditUpToDate);
5982 }
5983
5984 /*
5985  * Write the initialization per-device registers that need to be done at
5986  * driver load and after reset completes (i.e., that aren't done as part
5987  * of other init procedures called from qib_init.c).  Also write per-port
5988  * registers that are affected by overall device config, such as QP mapping
5989  * Some of these should be redundant on reset, but play safe.
5990  */
5991 static void write_7322_initregs(struct qib_devdata *dd)
5992 {
5993         struct qib_pportdata *ppd;
5994         int i, pidx;
5995         u64 val;
5996
5997         /* Set Multicast QPs received by port 2 to map to context one. */
5998         qib_write_kreg(dd, KREG_IDX(RcvQPMulticastContext_1), 1);
5999
6000         for (pidx = 0; pidx < dd->num_pports; ++pidx) {
6001                 unsigned n, regno;
6002                 unsigned long flags;
6003
6004                 if (dd->n_krcv_queues < 2 ||
6005                         !dd->pport[pidx].link_speed_supported)
6006                         continue;
6007
6008                 ppd = &dd->pport[pidx];
6009
6010                 /* be paranoid against later code motion, etc. */
6011                 spin_lock_irqsave(&dd->cspec->rcvmod_lock, flags);
6012                 ppd->p_rcvctrl |= SYM_MASK(RcvCtrl_0, RcvQPMapEnable);
6013                 spin_unlock_irqrestore(&dd->cspec->rcvmod_lock, flags);
6014
6015                 /* Initialize QP to context mapping */
6016                 regno = krp_rcvqpmaptable;
6017                 val = 0;
6018                 if (dd->num_pports > 1)
6019                         n = dd->first_user_ctxt / dd->num_pports;
6020                 else
6021                         n = dd->first_user_ctxt - 1;
6022                 for (i = 0; i < 32; ) {
6023                         unsigned ctxt;
6024
6025                         if (dd->num_pports > 1)
6026                                 ctxt = (i % n) * dd->num_pports + pidx;
6027                         else if (i % n)
6028                                 ctxt = (i % n) + 1;
6029                         else
6030                                 ctxt = ppd->hw_pidx;
6031                         val |= ctxt << (5 * (i % 6));
6032                         i++;
6033                         if (i % 6 == 0) {
6034                                 qib_write_kreg_port(ppd, regno, val);
6035                                 val = 0;
6036                                 regno++;
6037                         }
6038                 }
6039                 qib_write_kreg_port(ppd, regno, val);
6040         }
6041
6042         /*
6043          * Setup up interrupt mitigation for kernel contexts, but
6044          * not user contexts (user contexts use interrupts when
6045          * stalled waiting for any packet, so want those interrupts
6046          * right away).
6047          */
6048         for (i = 0; i < dd->first_user_ctxt; i++) {
6049                 dd->cspec->rcvavail_timeout[i] = rcv_int_timeout;
6050                 qib_write_kreg(dd, kr_rcvavailtimeout + i, rcv_int_timeout);
6051         }
6052
6053         /*
6054          * Initialize  as (disabled) rcvflow tables.  Application code
6055          * will setup each flow as it uses the flow.
6056          * Doesn't clear any of the error bits that might be set.
6057          */
6058         val = TIDFLOW_ERRBITS; /* these are W1C */
6059         for (i = 0; i < dd->cfgctxts; i++) {
6060                 int flow;
6061                 for (flow = 0; flow < NUM_TIDFLOWS_CTXT; flow++)
6062                         qib_write_ureg(dd, ur_rcvflowtable+flow, val, i);
6063         }
6064
6065         /*
6066          * dual cards init to dual port recovery, single port cards to
6067          * the one port.  Dual port cards may later adjust to 1 port,
6068          * and then back to dual port if both ports are connected
6069          * */
6070         if (dd->num_pports)
6071                 setup_7322_link_recovery(dd->pport, dd->num_pports > 1);
6072 }
6073
6074 static int qib_init_7322_variables(struct qib_devdata *dd)
6075 {
6076         struct qib_pportdata *ppd;
6077         unsigned features, pidx, sbufcnt;
6078         int ret, mtu;
6079         u32 sbufs, updthresh;
6080
6081         /* pport structs are contiguous, allocated after devdata */
6082         ppd = (struct qib_pportdata *)(dd + 1);
6083         dd->pport = ppd;
6084         ppd[0].dd = dd;
6085         ppd[1].dd = dd;
6086
6087         dd->cspec = (struct qib_chip_specific *)(ppd + 2);
6088
6089         ppd[0].cpspec = (struct qib_chippport_specific *)(dd->cspec + 1);
6090         ppd[1].cpspec = &ppd[0].cpspec[1];
6091         ppd[0].cpspec->ppd = &ppd[0]; /* for autoneg_7322_work() */
6092         ppd[1].cpspec->ppd = &ppd[1]; /* for autoneg_7322_work() */
6093
6094         spin_lock_init(&dd->cspec->rcvmod_lock);
6095         spin_lock_init(&dd->cspec->gpio_lock);
6096
6097         /* we haven't yet set QIB_PRESENT, so use read directly */
6098         dd->revision = readq(&dd->kregbase[kr_revision]);
6099
6100         if ((dd->revision & 0xffffffffU) == 0xffffffffU) {
6101                 qib_dev_err(dd, "Revision register read failure, "
6102                             "giving up initialization\n");
6103                 ret = -ENODEV;
6104                 goto bail;
6105         }
6106         dd->flags |= QIB_PRESENT;  /* now register routines work */
6107
6108         dd->majrev = (u8) SYM_FIELD(dd->revision, Revision_R, ChipRevMajor);
6109         dd->minrev = (u8) SYM_FIELD(dd->revision, Revision_R, ChipRevMinor);
6110         dd->cspec->r1 = dd->minrev == 1;
6111
6112         get_7322_chip_params(dd);
6113         features = qib_7322_boardname(dd);
6114
6115         /* now that piobcnt2k and 4k set, we can allocate these */
6116         sbufcnt = dd->piobcnt2k + dd->piobcnt4k +
6117                 NUM_VL15_BUFS + BITS_PER_LONG - 1;
6118         sbufcnt /= BITS_PER_LONG;
6119         dd->cspec->sendchkenable = kmalloc(sbufcnt *
6120                 sizeof(*dd->cspec->sendchkenable), GFP_KERNEL);
6121         dd->cspec->sendgrhchk = kmalloc(sbufcnt *
6122                 sizeof(*dd->cspec->sendgrhchk), GFP_KERNEL);
6123         dd->cspec->sendibchk = kmalloc(sbufcnt *
6124                 sizeof(*dd->cspec->sendibchk), GFP_KERNEL);
6125         if (!dd->cspec->sendchkenable || !dd->cspec->sendgrhchk ||
6126                 !dd->cspec->sendibchk) {
6127                 qib_dev_err(dd, "Failed allocation for hdrchk bitmaps\n");
6128                 ret = -ENOMEM;
6129                 goto bail;
6130         }
6131
6132         ppd = dd->pport;
6133
6134         /*
6135          * GPIO bits for TWSI data and clock,
6136          * used for serial EEPROM.
6137          */
6138         dd->gpio_sda_num = _QIB_GPIO_SDA_NUM;
6139         dd->gpio_scl_num = _QIB_GPIO_SCL_NUM;
6140         dd->twsi_eeprom_dev = QIB_TWSI_EEPROM_DEV;
6141
6142         dd->flags |= QIB_HAS_INTX | QIB_HAS_LINK_LATENCY |
6143                 QIB_NODMA_RTAIL | QIB_HAS_VLSUPP | QIB_HAS_HDRSUPP |
6144                 QIB_HAS_THRESH_UPDATE |
6145                 (sdma_idle_cnt ? QIB_HAS_SDMA_TIMEOUT : 0);
6146         dd->flags |= qib_special_trigger ?
6147                 QIB_USE_SPCL_TRIG : QIB_HAS_SEND_DMA;
6148
6149         /*
6150          * Setup initial values.  These may change when PAT is enabled, but
6151          * we need these to do initial chip register accesses.
6152          */
6153         qib_7322_set_baseaddrs(dd);
6154
6155         mtu = ib_mtu_enum_to_int(qib_ibmtu);
6156         if (mtu == -1)
6157                 mtu = QIB_DEFAULT_MTU;
6158
6159         dd->cspec->int_enable_mask = QIB_I_BITSEXTANT;
6160         /* all hwerrors become interrupts, unless special purposed */
6161         dd->cspec->hwerrmask = ~0ULL;
6162         /*  link_recovery setup causes these errors, so ignore them,
6163          *  other than clearing them when they occur */
6164         dd->cspec->hwerrmask &=
6165                 ~(SYM_MASK(HwErrMask, IBSerdesPClkNotDetectMask_0) |
6166                   SYM_MASK(HwErrMask, IBSerdesPClkNotDetectMask_1) |
6167                   HWE_MASK(LATriggered));
6168
6169         for (pidx = 0; pidx < NUM_IB_PORTS; ++pidx) {
6170                 struct qib_chippport_specific *cp = ppd->cpspec;
6171                 ppd->link_speed_supported = features & PORT_SPD_CAP;
6172                 features >>=  PORT_SPD_CAP_SHIFT;
6173                 if (!ppd->link_speed_supported) {
6174                         /* single port mode (7340, or configured) */
6175                         dd->skip_kctxt_mask |= 1 << pidx;
6176                         if (pidx == 0) {
6177                                 /* Make sure port is disabled. */
6178                                 qib_write_kreg_port(ppd, krp_rcvctrl, 0);
6179                                 qib_write_kreg_port(ppd, krp_ibcctrl_a, 0);
6180                                 ppd[0] = ppd[1];
6181                                 dd->cspec->hwerrmask &= ~(SYM_MASK(HwErrMask,
6182                                                   IBSerdesPClkNotDetectMask_0)
6183                                                   | SYM_MASK(HwErrMask,
6184                                                   SDmaMemReadErrMask_0));
6185                                 dd->cspec->int_enable_mask &= ~(
6186                                      SYM_MASK(IntMask, SDmaCleanupDoneMask_0) |
6187                                      SYM_MASK(IntMask, SDmaIdleIntMask_0) |
6188                                      SYM_MASK(IntMask, SDmaProgressIntMask_0) |
6189                                      SYM_MASK(IntMask, SDmaIntMask_0) |
6190                                      SYM_MASK(IntMask, ErrIntMask_0) |
6191                                      SYM_MASK(IntMask, SendDoneIntMask_0));
6192                         } else {
6193                                 /* Make sure port is disabled. */
6194                                 qib_write_kreg_port(ppd, krp_rcvctrl, 0);
6195                                 qib_write_kreg_port(ppd, krp_ibcctrl_a, 0);
6196                                 dd->cspec->hwerrmask &= ~(SYM_MASK(HwErrMask,
6197                                                   IBSerdesPClkNotDetectMask_1)
6198                                                   | SYM_MASK(HwErrMask,
6199                                                   SDmaMemReadErrMask_1));
6200                                 dd->cspec->int_enable_mask &= ~(
6201                                      SYM_MASK(IntMask, SDmaCleanupDoneMask_1) |
6202                                      SYM_MASK(IntMask, SDmaIdleIntMask_1) |
6203                                      SYM_MASK(IntMask, SDmaProgressIntMask_1) |
6204                                      SYM_MASK(IntMask, SDmaIntMask_1) |
6205                                      SYM_MASK(IntMask, ErrIntMask_1) |
6206                                      SYM_MASK(IntMask, SendDoneIntMask_1));
6207                         }
6208                         continue;
6209                 }
6210
6211                 dd->num_pports++;
6212                 qib_init_pportdata(ppd, dd, pidx, dd->num_pports);
6213
6214                 ppd->link_width_supported = IB_WIDTH_1X | IB_WIDTH_4X;
6215                 ppd->link_width_enabled = IB_WIDTH_4X;
6216                 ppd->link_speed_enabled = ppd->link_speed_supported;
6217                 /*
6218                  * Set the initial values to reasonable default, will be set
6219                  * for real when link is up.
6220                  */
6221                 ppd->link_width_active = IB_WIDTH_4X;
6222                 ppd->link_speed_active = QIB_IB_SDR;
6223                 ppd->delay_mult = ib_rate_to_delay[IB_RATE_10_GBPS];
6224                 switch (qib_num_cfg_vls) {
6225                 case 1:
6226                         ppd->vls_supported = IB_VL_VL0;
6227                         break;
6228                 case 2:
6229                         ppd->vls_supported = IB_VL_VL0_1;
6230                         break;
6231                 default:
6232                         qib_devinfo(dd->pcidev,
6233                                     "Invalid num_vls %u, using 4 VLs\n",
6234                                     qib_num_cfg_vls);
6235                         qib_num_cfg_vls = 4;
6236                         /* fall through */
6237                 case 4:
6238                         ppd->vls_supported = IB_VL_VL0_3;
6239                         break;
6240                 case 8:
6241                         if (mtu <= 2048)
6242                                 ppd->vls_supported = IB_VL_VL0_7;
6243                         else {
6244                                 qib_devinfo(dd->pcidev,
6245                                             "Invalid num_vls %u for MTU %d "
6246                                             ", using 4 VLs\n",
6247                                             qib_num_cfg_vls, mtu);
6248                                 ppd->vls_supported = IB_VL_VL0_3;
6249                                 qib_num_cfg_vls = 4;
6250                         }
6251                         break;
6252                 }
6253                 ppd->vls_operational = ppd->vls_supported;
6254
6255                 init_waitqueue_head(&cp->autoneg_wait);
6256                 INIT_DELAYED_WORK(&cp->autoneg_work,
6257                                   autoneg_7322_work);
6258                 if (ppd->dd->cspec->r1)
6259                         INIT_DELAYED_WORK(&cp->ipg_work, ipg_7322_work);
6260
6261                 /*
6262                  * For Mez and similar cards, no qsfp info, so do
6263                  * the "cable info" setup here.  Can be overridden
6264                  * in adapter-specific routines.
6265                  */
6266                 if (!(dd->flags & QIB_HAS_QSFP)) {
6267                         if (!IS_QMH(dd) && !IS_QME(dd))
6268                                 qib_devinfo(dd->pcidev, "IB%u:%u: "
6269                                             "Unknown mezzanine card type\n",
6270                                             dd->unit, ppd->port);
6271                         cp->h1_val = IS_QMH(dd) ? H1_FORCE_QMH : H1_FORCE_QME;
6272                         /*
6273                          * Choose center value as default tx serdes setting
6274                          * until changed through module parameter.
6275                          */
6276                         ppd->cpspec->no_eep = IS_QMH(dd) ?
6277                                 TXDDS_TABLE_SZ + 2 : TXDDS_TABLE_SZ + 4;
6278                 } else
6279                         cp->h1_val = H1_FORCE_VAL;
6280
6281                 /* Avoid writes to chip for mini_init */
6282                 if (!qib_mini_init)
6283                         write_7322_init_portregs(ppd);
6284
6285                 init_timer(&cp->chase_timer);
6286                 cp->chase_timer.function = reenable_chase;
6287                 cp->chase_timer.data = (unsigned long)ppd;
6288
6289                 ppd++;
6290         }
6291
6292         dd->rcvhdrentsize = qib_rcvhdrentsize ?
6293                 qib_rcvhdrentsize : QIB_RCVHDR_ENTSIZE;
6294         dd->rcvhdrsize = qib_rcvhdrsize ?
6295                 qib_rcvhdrsize : QIB_DFLT_RCVHDRSIZE;
6296         dd->rhf_offset = dd->rcvhdrentsize - sizeof(u64) / sizeof(u32);
6297
6298         /* we always allocate at least 2048 bytes for eager buffers */
6299         dd->rcvegrbufsize = max(mtu, 2048);
6300         BUG_ON(!is_power_of_2(dd->rcvegrbufsize));
6301         dd->rcvegrbufsize_shift = ilog2(dd->rcvegrbufsize);
6302
6303         qib_7322_tidtemplate(dd);
6304
6305         /*
6306          * We can request a receive interrupt for 1 or
6307          * more packets from current offset.
6308          */
6309         dd->rhdrhead_intr_off =
6310                 (u64) rcv_int_count << IBA7322_HDRHEAD_PKTINT_SHIFT;
6311
6312         /* setup the stats timer; the add_timer is done at end of init */
6313         init_timer(&dd->stats_timer);
6314         dd->stats_timer.function = qib_get_7322_faststats;
6315         dd->stats_timer.data = (unsigned long) dd;
6316
6317         dd->ureg_align = 0x10000;  /* 64KB alignment */
6318
6319         dd->piosize2kmax_dwords = dd->piosize2k >> 2;
6320
6321         qib_7322_config_ctxts(dd);
6322         qib_set_ctxtcnt(dd);
6323
6324         if (qib_wc_pat) {
6325                 resource_size_t vl15off;
6326                 /*
6327                  * We do not set WC on the VL15 buffers to avoid
6328                  * a rare problem with unaligned writes from
6329                  * interrupt-flushed store buffers, so we need
6330                  * to map those separately here.  We can't solve
6331                  * this for the rarely used mtrr case.
6332                  */
6333                 ret = init_chip_wc_pat(dd, 0);
6334                 if (ret)
6335                         goto bail;
6336
6337                 /* vl15 buffers start just after the 4k buffers */
6338                 vl15off = dd->physaddr + (dd->piobufbase >> 32) +
6339                         dd->piobcnt4k * dd->align4k;
6340                 dd->piovl15base = ioremap_nocache(vl15off,
6341                                                   NUM_VL15_BUFS * dd->align4k);
6342                 if (!dd->piovl15base)
6343                         goto bail;
6344         }
6345         qib_7322_set_baseaddrs(dd); /* set chip access pointers now */
6346
6347         ret = 0;
6348         if (qib_mini_init)
6349                 goto bail;
6350         if (!dd->num_pports) {
6351                 qib_dev_err(dd, "No ports enabled, giving up initialization\n");
6352                 goto bail; /* no error, so can still figure out why err */
6353         }
6354
6355         write_7322_initregs(dd);
6356         ret = qib_create_ctxts(dd);
6357         init_7322_cntrnames(dd);
6358
6359         updthresh = 8U; /* update threshold */
6360
6361         /* use all of 4KB buffers for the kernel SDMA, zero if !SDMA.
6362          * reserve the update threshold amount for other kernel use, such
6363          * as sending SMI, MAD, and ACKs, or 3, whichever is greater,
6364          * unless we aren't enabling SDMA, in which case we want to use
6365          * all the 4k bufs for the kernel.
6366          * if this was less than the update threshold, we could wait
6367          * a long time for an update.  Coded this way because we
6368          * sometimes change the update threshold for various reasons,
6369          * and we want this to remain robust.
6370          */
6371         if (dd->flags & QIB_HAS_SEND_DMA) {
6372                 dd->cspec->sdmabufcnt = dd->piobcnt4k;
6373                 sbufs = updthresh > 3 ? updthresh : 3;
6374         } else {
6375                 dd->cspec->sdmabufcnt = 0;
6376                 sbufs = dd->piobcnt4k;
6377         }
6378         dd->cspec->lastbuf_for_pio = dd->piobcnt2k + dd->piobcnt4k -
6379                 dd->cspec->sdmabufcnt;
6380         dd->lastctxt_piobuf = dd->cspec->lastbuf_for_pio - sbufs;
6381         dd->cspec->lastbuf_for_pio--; /* range is <= , not < */
6382         dd->last_pio = dd->cspec->lastbuf_for_pio;
6383         dd->pbufsctxt = (dd->cfgctxts > dd->first_user_ctxt) ?
6384                 dd->lastctxt_piobuf / (dd->cfgctxts - dd->first_user_ctxt) : 0;
6385
6386         /*
6387          * If we have 16 user contexts, we will have 7 sbufs
6388          * per context, so reduce the update threshold to match.  We
6389          * want to update before we actually run out, at low pbufs/ctxt
6390          * so give ourselves some margin.
6391          */
6392         if (dd->pbufsctxt >= 2 && dd->pbufsctxt - 2 < updthresh)
6393                 updthresh = dd->pbufsctxt - 2;
6394         dd->cspec->updthresh_dflt = updthresh;
6395         dd->cspec->updthresh = updthresh;
6396
6397         /* before full enable, no interrupts, no locking needed */
6398         dd->sendctrl |= ((updthresh & SYM_RMASK(SendCtrl, AvailUpdThld))
6399                              << SYM_LSB(SendCtrl, AvailUpdThld)) |
6400                         SYM_MASK(SendCtrl, SendBufAvailPad64Byte);
6401
6402         dd->psxmitwait_supported = 1;
6403         dd->psxmitwait_check_rate = QIB_7322_PSXMITWAIT_CHECK_RATE;
6404 bail:
6405         if (!dd->ctxtcnt)
6406                 dd->ctxtcnt = 1; /* for other initialization code */
6407
6408         return ret;
6409 }
6410
6411 static u32 __iomem *qib_7322_getsendbuf(struct qib_pportdata *ppd, u64 pbc,
6412                                         u32 *pbufnum)
6413 {
6414         u32 first, last, plen = pbc & QIB_PBC_LENGTH_MASK;
6415         struct qib_devdata *dd = ppd->dd;
6416
6417         /* last is same for 2k and 4k, because we use 4k if all 2k busy */
6418         if (pbc & PBC_7322_VL15_SEND) {
6419                 first = dd->piobcnt2k + dd->piobcnt4k + ppd->hw_pidx;
6420                 last = first;
6421         } else {
6422                 if ((plen + 1) > dd->piosize2kmax_dwords)
6423                         first = dd->piobcnt2k;
6424                 else
6425                         first = 0;
6426                 last = dd->cspec->lastbuf_for_pio;
6427         }
6428         return qib_getsendbuf_range(dd, pbufnum, first, last);
6429 }
6430
6431 static void qib_set_cntr_7322_sample(struct qib_pportdata *ppd, u32 intv,
6432                                      u32 start)
6433 {
6434         qib_write_kreg_port(ppd, krp_psinterval, intv);
6435         qib_write_kreg_port(ppd, krp_psstart, start);
6436 }
6437
6438 /*
6439  * Must be called with sdma_lock held, or before init finished.
6440  */
6441 static void qib_sdma_set_7322_desc_cnt(struct qib_pportdata *ppd, unsigned cnt)
6442 {
6443         qib_write_kreg_port(ppd, krp_senddmadesccnt, cnt);
6444 }
6445
6446 static struct sdma_set_state_action sdma_7322_action_table[] = {
6447         [qib_sdma_state_s00_hw_down] = {
6448                 .go_s99_running_tofalse = 1,
6449                 .op_enable = 0,
6450                 .op_intenable = 0,
6451                 .op_halt = 0,
6452                 .op_drain = 0,
6453         },
6454         [qib_sdma_state_s10_hw_start_up_wait] = {
6455                 .op_enable = 0,
6456                 .op_intenable = 1,
6457                 .op_halt = 1,
6458                 .op_drain = 0,
6459         },
6460         [qib_sdma_state_s20_idle] = {
6461                 .op_enable = 1,
6462                 .op_intenable = 1,
6463                 .op_halt = 1,
6464                 .op_drain = 0,
6465         },
6466         [qib_sdma_state_s30_sw_clean_up_wait] = {
6467                 .op_enable = 0,
6468                 .op_intenable = 1,
6469                 .op_halt = 1,
6470                 .op_drain = 0,
6471         },
6472         [qib_sdma_state_s40_hw_clean_up_wait] = {
6473                 .op_enable = 1,
6474                 .op_intenable = 1,
6475                 .op_halt = 1,
6476                 .op_drain = 0,
6477         },
6478         [qib_sdma_state_s50_hw_halt_wait] = {
6479                 .op_enable = 1,
6480                 .op_intenable = 1,
6481                 .op_halt = 1,
6482                 .op_drain = 1,
6483         },
6484         [qib_sdma_state_s99_running] = {
6485                 .op_enable = 1,
6486                 .op_intenable = 1,
6487                 .op_halt = 0,
6488                 .op_drain = 0,
6489                 .go_s99_running_totrue = 1,
6490         },
6491 };
6492
6493 static void qib_7322_sdma_init_early(struct qib_pportdata *ppd)
6494 {
6495         ppd->sdma_state.set_state_action = sdma_7322_action_table;
6496 }
6497
6498 static int init_sdma_7322_regs(struct qib_pportdata *ppd)
6499 {
6500         struct qib_devdata *dd = ppd->dd;
6501         unsigned lastbuf, erstbuf;
6502         u64 senddmabufmask[3] = { 0 };
6503         int n, ret = 0;
6504
6505         qib_write_kreg_port(ppd, krp_senddmabase, ppd->sdma_descq_phys);
6506         qib_sdma_7322_setlengen(ppd);
6507         qib_sdma_update_7322_tail(ppd, 0); /* Set SendDmaTail */
6508         qib_write_kreg_port(ppd, krp_senddmareloadcnt, sdma_idle_cnt);
6509         qib_write_kreg_port(ppd, krp_senddmadesccnt, 0);
6510         qib_write_kreg_port(ppd, krp_senddmaheadaddr, ppd->sdma_head_phys);
6511
6512         if (dd->num_pports)
6513                 n = dd->cspec->sdmabufcnt / dd->num_pports; /* no remainder */
6514         else
6515                 n = dd->cspec->sdmabufcnt; /* failsafe for init */
6516         erstbuf = (dd->piobcnt2k + dd->piobcnt4k) -
6517                 ((dd->num_pports == 1 || ppd->port == 2) ? n :
6518                 dd->cspec->sdmabufcnt);
6519         lastbuf = erstbuf + n;
6520
6521         ppd->sdma_state.first_sendbuf = erstbuf;
6522         ppd->sdma_state.last_sendbuf = lastbuf;
6523         for (; erstbuf < lastbuf; ++erstbuf) {
6524                 unsigned word = erstbuf / BITS_PER_LONG;
6525                 unsigned bit = erstbuf & (BITS_PER_LONG - 1);
6526
6527                 BUG_ON(word >= 3);
6528                 senddmabufmask[word] |= 1ULL << bit;
6529         }
6530         qib_write_kreg_port(ppd, krp_senddmabufmask0, senddmabufmask[0]);
6531         qib_write_kreg_port(ppd, krp_senddmabufmask1, senddmabufmask[1]);
6532         qib_write_kreg_port(ppd, krp_senddmabufmask2, senddmabufmask[2]);
6533         return ret;
6534 }
6535
6536 /* sdma_lock must be held */
6537 static u16 qib_sdma_7322_gethead(struct qib_pportdata *ppd)
6538 {
6539         struct qib_devdata *dd = ppd->dd;
6540         int sane;
6541         int use_dmahead;
6542         u16 swhead;
6543         u16 swtail;
6544         u16 cnt;
6545         u16 hwhead;
6546
6547         use_dmahead = __qib_sdma_running(ppd) &&
6548                 (dd->flags & QIB_HAS_SDMA_TIMEOUT);
6549 retry:
6550         hwhead = use_dmahead ?
6551                 (u16) le64_to_cpu(*ppd->sdma_head_dma) :
6552                 (u16) qib_read_kreg_port(ppd, krp_senddmahead);
6553
6554         swhead = ppd->sdma_descq_head;
6555         swtail = ppd->sdma_descq_tail;
6556         cnt = ppd->sdma_descq_cnt;
6557
6558         if (swhead < swtail)
6559                 /* not wrapped */
6560                 sane = (hwhead >= swhead) & (hwhead <= swtail);
6561         else if (swhead > swtail)
6562                 /* wrapped around */
6563                 sane = ((hwhead >= swhead) && (hwhead < cnt)) ||
6564                         (hwhead <= swtail);
6565         else
6566                 /* empty */
6567                 sane = (hwhead == swhead);
6568
6569         if (unlikely(!sane)) {
6570                 if (use_dmahead) {
6571                         /* try one more time, directly from the register */
6572                         use_dmahead = 0;
6573                         goto retry;
6574                 }
6575                 /* proceed as if no progress */
6576                 hwhead = swhead;
6577         }
6578
6579         return hwhead;
6580 }
6581
6582 static int qib_sdma_7322_busy(struct qib_pportdata *ppd)
6583 {
6584         u64 hwstatus = qib_read_kreg_port(ppd, krp_senddmastatus);
6585
6586         return (hwstatus & SYM_MASK(SendDmaStatus_0, ScoreBoardDrainInProg)) ||
6587                (hwstatus & SYM_MASK(SendDmaStatus_0, HaltInProg)) ||
6588                !(hwstatus & SYM_MASK(SendDmaStatus_0, InternalSDmaHalt)) ||
6589                !(hwstatus & SYM_MASK(SendDmaStatus_0, ScbEmpty));
6590 }
6591
6592 /*
6593  * Compute the amount of delay before sending the next packet if the
6594  * port's send rate differs from the static rate set for the QP.
6595  * The delay affects the next packet and the amount of the delay is
6596  * based on the length of the this packet.
6597  */
6598 static u32 qib_7322_setpbc_control(struct qib_pportdata *ppd, u32 plen,
6599                                    u8 srate, u8 vl)
6600 {
6601         u8 snd_mult = ppd->delay_mult;
6602         u8 rcv_mult = ib_rate_to_delay[srate];
6603         u32 ret;
6604
6605         ret = rcv_mult > snd_mult ? ((plen + 1) >> 1) * snd_mult : 0;
6606
6607         /* Indicate VL15, else set the VL in the control word */
6608         if (vl == 15)
6609                 ret |= PBC_7322_VL15_SEND_CTRL;
6610         else
6611                 ret |= vl << PBC_VL_NUM_LSB;
6612         ret |= ((u32)(ppd->hw_pidx)) << PBC_PORT_SEL_LSB;
6613
6614         return ret;
6615 }
6616
6617 /*
6618  * Enable the per-port VL15 send buffers for use.
6619  * They follow the rest of the buffers, without a config parameter.
6620  * This was in initregs, but that is done before the shadow
6621  * is set up, and this has to be done after the shadow is
6622  * set up.
6623  */
6624 static void qib_7322_initvl15_bufs(struct qib_devdata *dd)
6625 {
6626         unsigned vl15bufs;
6627
6628         vl15bufs = dd->piobcnt2k + dd->piobcnt4k;
6629         qib_chg_pioavailkernel(dd, vl15bufs, NUM_VL15_BUFS,
6630                                TXCHK_CHG_TYPE_KERN, NULL);
6631 }
6632
6633 static void qib_7322_init_ctxt(struct qib_ctxtdata *rcd)
6634 {
6635         if (rcd->ctxt < NUM_IB_PORTS) {
6636                 if (rcd->dd->num_pports > 1) {
6637                         rcd->rcvegrcnt = KCTXT0_EGRCNT / 2;
6638                         rcd->rcvegr_tid_base = rcd->ctxt ? rcd->rcvegrcnt : 0;
6639                 } else {
6640                         rcd->rcvegrcnt = KCTXT0_EGRCNT;
6641                         rcd->rcvegr_tid_base = 0;
6642                 }
6643         } else {
6644                 rcd->rcvegrcnt = rcd->dd->cspec->rcvegrcnt;
6645                 rcd->rcvegr_tid_base = KCTXT0_EGRCNT +
6646                         (rcd->ctxt - NUM_IB_PORTS) * rcd->rcvegrcnt;
6647         }
6648 }
6649
6650 #define QTXSLEEPS 5000
6651 static void qib_7322_txchk_change(struct qib_devdata *dd, u32 start,
6652                                   u32 len, u32 which, struct qib_ctxtdata *rcd)
6653 {
6654         int i;
6655         const int last = start + len - 1;
6656         const int lastr = last / BITS_PER_LONG;
6657         u32 sleeps = 0;
6658         int wait = rcd != NULL;
6659         unsigned long flags;
6660
6661         while (wait) {
6662                 unsigned long shadow;
6663                 int cstart, previ = -1;
6664
6665                 /*
6666                  * when flipping from kernel to user, we can't change
6667                  * the checking type if the buffer is allocated to the
6668                  * driver.   It's OK the other direction, because it's
6669                  * from close, and we have just disarm'ed all the
6670                  * buffers.  All the kernel to kernel changes are also
6671                  * OK.
6672                  */
6673                 for (cstart = start; cstart <= last; cstart++) {
6674                         i = ((2 * cstart) + QLOGIC_IB_SENDPIOAVAIL_BUSY_SHIFT)
6675                                 / BITS_PER_LONG;
6676                         if (i != previ) {
6677                                 shadow = (unsigned long)
6678                                         le64_to_cpu(dd->pioavailregs_dma[i]);
6679                                 previ = i;
6680                         }
6681                         if (test_bit(((2 * cstart) +
6682                                       QLOGIC_IB_SENDPIOAVAIL_BUSY_SHIFT)
6683                                      % BITS_PER_LONG, &shadow))
6684                                 break;
6685                 }
6686
6687                 if (cstart > last)
6688                         break;
6689
6690                 if (sleeps == QTXSLEEPS)
6691                         break;
6692                 /* make sure we see an updated copy next time around */
6693                 sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6694                 sleeps++;
6695                 msleep(20);
6696         }
6697
6698         switch (which) {
6699         case TXCHK_CHG_TYPE_DIS1:
6700                 /*
6701                  * disable checking on a range; used by diags; just
6702                  * one buffer, but still written generically
6703                  */
6704                 for (i = start; i <= last; i++)
6705                         clear_bit(i, dd->cspec->sendchkenable);
6706                 break;
6707
6708         case TXCHK_CHG_TYPE_ENAB1:
6709                 /*
6710                  * (re)enable checking on a range; used by diags; just
6711                  * one buffer, but still written generically; read
6712                  * scratch to be sure buffer actually triggered, not
6713                  * just flushed from processor.
6714                  */
6715                 qib_read_kreg32(dd, kr_scratch);
6716                 for (i = start; i <= last; i++)
6717                         set_bit(i, dd->cspec->sendchkenable);
6718                 break;
6719
6720         case TXCHK_CHG_TYPE_KERN:
6721                 /* usable by kernel */
6722                 for (i = start; i <= last; i++) {
6723                         set_bit(i, dd->cspec->sendibchk);
6724                         clear_bit(i, dd->cspec->sendgrhchk);
6725                 }
6726                 spin_lock_irqsave(&dd->uctxt_lock, flags);
6727                 /* see if we need to raise avail update threshold */
6728                 for (i = dd->first_user_ctxt;
6729                      dd->cspec->updthresh != dd->cspec->updthresh_dflt
6730                      && i < dd->cfgctxts; i++)
6731                         if (dd->rcd[i] && dd->rcd[i]->subctxt_cnt &&
6732                            ((dd->rcd[i]->piocnt / dd->rcd[i]->subctxt_cnt) - 1)
6733                            < dd->cspec->updthresh_dflt)
6734                                 break;
6735                 spin_unlock_irqrestore(&dd->uctxt_lock, flags);
6736                 if (i == dd->cfgctxts) {
6737                         spin_lock_irqsave(&dd->sendctrl_lock, flags);
6738                         dd->cspec->updthresh = dd->cspec->updthresh_dflt;
6739                         dd->sendctrl &= ~SYM_MASK(SendCtrl, AvailUpdThld);
6740                         dd->sendctrl |= (dd->cspec->updthresh &
6741                                          SYM_RMASK(SendCtrl, AvailUpdThld)) <<
6742                                            SYM_LSB(SendCtrl, AvailUpdThld);
6743                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6744                         sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6745                 }
6746                 break;
6747
6748         case TXCHK_CHG_TYPE_USER:
6749                 /* for user process */
6750                 for (i = start; i <= last; i++) {
6751                         clear_bit(i, dd->cspec->sendibchk);
6752                         set_bit(i, dd->cspec->sendgrhchk);
6753                 }
6754                 spin_lock_irqsave(&dd->sendctrl_lock, flags);
6755                 if (rcd && rcd->subctxt_cnt && ((rcd->piocnt
6756                         / rcd->subctxt_cnt) - 1) < dd->cspec->updthresh) {
6757                         dd->cspec->updthresh = (rcd->piocnt /
6758                                                 rcd->subctxt_cnt) - 1;
6759                         dd->sendctrl &= ~SYM_MASK(SendCtrl, AvailUpdThld);
6760                         dd->sendctrl |= (dd->cspec->updthresh &
6761                                         SYM_RMASK(SendCtrl, AvailUpdThld))
6762                                         << SYM_LSB(SendCtrl, AvailUpdThld);
6763                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6764                         sendctrl_7322_mod(dd->pport, QIB_SENDCTRL_AVAIL_BLIP);
6765                 } else
6766                         spin_unlock_irqrestore(&dd->sendctrl_lock, flags);
6767                 break;
6768
6769         default:
6770                 break;
6771         }
6772
6773         for (i = start / BITS_PER_LONG; which >= 2 && i <= lastr; ++i)
6774                 qib_write_kreg(dd, kr_sendcheckmask + i,
6775                                dd->cspec->sendchkenable[i]);
6776
6777         for (i = start / BITS_PER_LONG; which < 2 && i <= lastr; ++i) {
6778                 qib_write_kreg(dd, kr_sendgrhcheckmask + i,
6779                                dd->cspec->sendgrhchk[i]);
6780                 qib_write_kreg(dd, kr_sendibpktmask + i,
6781                                dd->cspec->sendibchk[i]);
6782         }
6783
6784         /*
6785          * Be sure whatever we did was seen by the chip and acted upon,
6786          * before we return.  Mostly important for which >= 2.
6787          */
6788         qib_read_kreg32(dd, kr_scratch);
6789 }
6790
6791
6792 /* useful for trigger analyzers, etc. */
6793 static void writescratch(struct qib_devdata *dd, u32 val)
6794 {
6795         qib_write_kreg(dd, kr_scratch, val);
6796 }
6797
6798 /* Dummy for now, use chip regs soon */
6799 static int qib_7322_tempsense_rd(struct qib_devdata *dd, int regnum)
6800 {
6801         return -ENXIO;
6802 }
6803
6804 /**
6805  * qib_init_iba7322_funcs - set up the chip-specific function pointers
6806  * @dev: the pci_dev for qlogic_ib device
6807  * @ent: pci_device_id struct for this dev
6808  *
6809  * Also allocates, inits, and returns the devdata struct for this
6810  * device instance
6811  *
6812  * This is global, and is called directly at init to set up the
6813  * chip-specific function pointers for later use.
6814  */
6815 struct qib_devdata *qib_init_iba7322_funcs(struct pci_dev *pdev,
6816                                            const struct pci_device_id *ent)
6817 {
6818         struct qib_devdata *dd;
6819         int ret, i;
6820         u32 tabsize, actual_cnt = 0;
6821
6822         dd = qib_alloc_devdata(pdev,
6823                 NUM_IB_PORTS * sizeof(struct qib_pportdata) +
6824                 sizeof(struct qib_chip_specific) +
6825                 NUM_IB_PORTS * sizeof(struct qib_chippport_specific));
6826         if (IS_ERR(dd))
6827                 goto bail;
6828
6829         dd->f_bringup_serdes    = qib_7322_bringup_serdes;
6830         dd->f_cleanup           = qib_setup_7322_cleanup;
6831         dd->f_clear_tids        = qib_7322_clear_tids;
6832         dd->f_free_irq          = qib_7322_free_irq;
6833         dd->f_get_base_info     = qib_7322_get_base_info;
6834         dd->f_get_msgheader     = qib_7322_get_msgheader;
6835         dd->f_getsendbuf        = qib_7322_getsendbuf;
6836         dd->f_gpio_mod          = gpio_7322_mod;
6837         dd->f_eeprom_wen        = qib_7322_eeprom_wen;
6838         dd->f_hdrqempty         = qib_7322_hdrqempty;
6839         dd->f_ib_updown         = qib_7322_ib_updown;
6840         dd->f_init_ctxt         = qib_7322_init_ctxt;
6841         dd->f_initvl15_bufs     = qib_7322_initvl15_bufs;
6842         dd->f_intr_fallback     = qib_7322_intr_fallback;
6843         dd->f_late_initreg      = qib_late_7322_initreg;
6844         dd->f_setpbc_control    = qib_7322_setpbc_control;
6845         dd->f_portcntr          = qib_portcntr_7322;
6846         dd->f_put_tid           = qib_7322_put_tid;
6847         dd->f_quiet_serdes      = qib_7322_mini_quiet_serdes;
6848         dd->f_rcvctrl           = rcvctrl_7322_mod;
6849         dd->f_read_cntrs        = qib_read_7322cntrs;
6850         dd->f_read_portcntrs    = qib_read_7322portcntrs;
6851         dd->f_reset             = qib_do_7322_reset;
6852         dd->f_init_sdma_regs    = init_sdma_7322_regs;
6853         dd->f_sdma_busy         = qib_sdma_7322_busy;
6854         dd->f_sdma_gethead      = qib_sdma_7322_gethead;
6855         dd->f_sdma_sendctrl     = qib_7322_sdma_sendctrl;
6856         dd->f_sdma_set_desc_cnt = qib_sdma_set_7322_desc_cnt;
6857         dd->f_sdma_update_tail  = qib_sdma_update_7322_tail;
6858         dd->f_sendctrl          = sendctrl_7322_mod;
6859         dd->f_set_armlaunch     = qib_set_7322_armlaunch;
6860         dd->f_set_cntr_sample   = qib_set_cntr_7322_sample;
6861         dd->f_iblink_state      = qib_7322_iblink_state;
6862         dd->f_ibphys_portstate  = qib_7322_phys_portstate;
6863         dd->f_get_ib_cfg        = qib_7322_get_ib_cfg;
6864         dd->f_set_ib_cfg        = qib_7322_set_ib_cfg;
6865         dd->f_set_ib_loopback   = qib_7322_set_loopback;
6866         dd->f_get_ib_table      = qib_7322_get_ib_table;
6867         dd->f_set_ib_table      = qib_7322_set_ib_table;
6868         dd->f_set_intr_state    = qib_7322_set_intr_state;
6869         dd->f_setextled         = qib_setup_7322_setextled;
6870         dd->f_txchk_change      = qib_7322_txchk_change;
6871         dd->f_update_usrhead    = qib_update_7322_usrhead;
6872         dd->f_wantpiobuf_intr   = qib_wantpiobuf_7322_intr;
6873         dd->f_xgxs_reset        = qib_7322_mini_pcs_reset;
6874         dd->f_sdma_hw_clean_up  = qib_7322_sdma_hw_clean_up;
6875         dd->f_sdma_hw_start_up  = qib_7322_sdma_hw_start_up;
6876         dd->f_sdma_init_early   = qib_7322_sdma_init_early;
6877         dd->f_writescratch      = writescratch;
6878         dd->f_tempsense_rd      = qib_7322_tempsense_rd;
6879         /*
6880          * Do remaining PCIe setup and save PCIe values in dd.
6881          * Any error printing is already done by the init code.
6882          * On return, we have the chip mapped, but chip registers
6883          * are not set up until start of qib_init_7322_variables.
6884          */
6885         ret = qib_pcie_ddinit(dd, pdev, ent);
6886         if (ret < 0)
6887                 goto bail_free;
6888
6889         /* initialize chip-specific variables */
6890         ret = qib_init_7322_variables(dd);
6891         if (ret)
6892                 goto bail_cleanup;
6893
6894         if (qib_mini_init || !dd->num_pports)
6895                 goto bail;
6896
6897         /*
6898          * Determine number of vectors we want; depends on port count
6899          * and number of configured kernel receive queues actually used.
6900          * Should also depend on whether sdma is enabled or not, but
6901          * that's such a rare testing case it's not worth worrying about.
6902          */
6903         tabsize = dd->first_user_ctxt + ARRAY_SIZE(irq_table);
6904         for (i = 0; i < tabsize; i++)
6905                 if ((i < ARRAY_SIZE(irq_table) &&
6906                      irq_table[i].port <= dd->num_pports) ||
6907                     (i >= ARRAY_SIZE(irq_table) &&
6908                      dd->rcd[i - ARRAY_SIZE(irq_table)]))
6909                         actual_cnt++;
6910         /* reduce by ctxt's < 2 */
6911         if (qib_krcvq01_no_msi)
6912                 actual_cnt -= dd->num_pports;
6913
6914         tabsize = actual_cnt;
6915         dd->cspec->msix_entries = kmalloc(tabsize *
6916                         sizeof(struct qib_msix_entry), GFP_KERNEL);
6917         if (!dd->cspec->msix_entries) {
6918                 qib_dev_err(dd, "No memory for MSIx table\n");
6919                 tabsize = 0;
6920         }
6921         for (i = 0; i < tabsize; i++)
6922                 dd->cspec->msix_entries[i].msix.entry = i;
6923
6924         if (qib_pcie_params(dd, 8, &tabsize, dd->cspec->msix_entries))
6925                 qib_dev_err(dd, "Failed to setup PCIe or interrupts; "
6926                             "continuing anyway\n");
6927         /* may be less than we wanted, if not enough available */
6928         dd->cspec->num_msix_entries = tabsize;
6929
6930         /* setup interrupt handler */
6931         qib_setup_7322_interrupt(dd, 1);
6932
6933         /* clear diagctrl register, in case diags were running and crashed */
6934         qib_write_kreg(dd, kr_hwdiagctrl, 0);
6935
6936         goto bail;
6937
6938 bail_cleanup:
6939         qib_pcie_ddcleanup(dd);
6940 bail_free:
6941         qib_free_devdata(dd);
6942         dd = ERR_PTR(ret);
6943 bail:
6944         return dd;
6945 }
6946
6947 /*
6948  * Set the table entry at the specified index from the table specifed.
6949  * There are 3 * TXDDS_TABLE_SZ entries in all per port, with the first
6950  * TXDDS_TABLE_SZ for SDR, the next for DDR, and the last for QDR.
6951  * 'idx' below addresses the correct entry, while its 4 LSBs select the
6952  * corresponding entry (one of TXDDS_TABLE_SZ) from the selected table.
6953  */
6954 #define DDS_ENT_AMP_LSB 14
6955 #define DDS_ENT_MAIN_LSB 9
6956 #define DDS_ENT_POST_LSB 5
6957 #define DDS_ENT_PRE_XTRA_LSB 3
6958 #define DDS_ENT_PRE_LSB 0
6959
6960 /*
6961  * Set one entry in the TxDDS table for spec'd port
6962  * ridx picks one of the entries, while tp points
6963  * to the appropriate table entry.
6964  */
6965 static void set_txdds(struct qib_pportdata *ppd, int ridx,
6966                       const struct txdds_ent *tp)
6967 {
6968         struct qib_devdata *dd = ppd->dd;
6969         u32 pack_ent;
6970         int regidx;
6971
6972         /* Get correct offset in chip-space, and in source table */
6973         regidx = KREG_IBPORT_IDX(IBSD_DDS_MAP_TABLE) + ridx;
6974         /*
6975          * We do not use qib_write_kreg_port() because it was intended
6976          * only for registers in the lower "port specific" pages.
6977          * So do index calculation  by hand.
6978          */
6979         if (ppd->hw_pidx)
6980                 regidx += (dd->palign / sizeof(u64));
6981
6982         pack_ent = tp->amp << DDS_ENT_AMP_LSB;
6983         pack_ent |= tp->main << DDS_ENT_MAIN_LSB;
6984         pack_ent |= tp->pre << DDS_ENT_PRE_LSB;
6985         pack_ent |= tp->post << DDS_ENT_POST_LSB;
6986         qib_write_kreg(dd, regidx, pack_ent);
6987         /* Prevent back-to-back writes by hitting scratch */
6988         qib_write_kreg(ppd->dd, kr_scratch, 0);
6989 }
6990
6991 static const struct vendor_txdds_ent vendor_txdds[] = {
6992         { /* Amphenol 1m 30awg NoEq */
6993                 { 0x41, 0x50, 0x48 }, "584470002       ",
6994                 { 10,  0,  0,  5 }, { 10,  0,  0,  9 }, {  7,  1,  0, 13 },
6995         },
6996         { /* Amphenol 3m 28awg NoEq */
6997                 { 0x41, 0x50, 0x48 }, "584470004       ",
6998                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  0,  1,  7, 15 },
6999         },
7000         { /* Finisar 3m OM2 Optical */
7001                 { 0x00, 0x90, 0x65 }, "FCBG410QB1C03-QL",
7002                 {  0,  0,  0,  3 }, {  0,  0,  0,  4 }, {  0,  0,  0, 13 },
7003         },
7004         { /* Finisar 30m OM2 Optical */
7005                 { 0x00, 0x90, 0x65 }, "FCBG410QB1C30-QL",
7006                 {  0,  0,  0,  1 }, {  0,  0,  0,  5 }, {  0,  0,  0, 11 },
7007         },
7008         { /* Finisar Default OM2 Optical */
7009                 { 0x00, 0x90, 0x65 }, NULL,
7010                 {  0,  0,  0,  2 }, {  0,  0,  0,  5 }, {  0,  0,  0, 12 },
7011         },
7012         { /* Gore 1m 30awg NoEq */
7013                 { 0x00, 0x21, 0x77 }, "QSN3300-1       ",
7014                 {  0,  0,  0,  6 }, {  0,  0,  0,  9 }, {  0,  1,  0, 15 },
7015         },
7016         { /* Gore 2m 30awg NoEq */
7017                 { 0x00, 0x21, 0x77 }, "QSN3300-2       ",
7018                 {  0,  0,  0,  8 }, {  0,  0,  0, 10 }, {  0,  1,  7, 15 },
7019         },
7020         { /* Gore 1m 28awg NoEq */
7021                 { 0x00, 0x21, 0x77 }, "QSN3800-1       ",
7022                 {  0,  0,  0,  6 }, {  0,  0,  0,  8 }, {  0,  1,  0, 15 },
7023         },
7024         { /* Gore 3m 28awg NoEq */
7025                 { 0x00, 0x21, 0x77 }, "QSN3800-3       ",
7026                 {  0,  0,  0,  9 }, {  0,  0,  0, 13 }, {  0,  1,  7, 15 },
7027         },
7028         { /* Gore 5m 24awg Eq */
7029                 { 0x00, 0x21, 0x77 }, "QSN7000-5       ",
7030                 {  0,  0,  0,  7 }, {  0,  0,  0,  9 }, {  0,  1,  3, 15 },
7031         },
7032         { /* Gore 7m 24awg Eq */
7033                 { 0x00, 0x21, 0x77 }, "QSN7000-7       ",
7034                 {  0,  0,  0,  9 }, {  0,  0,  0, 11 }, {  0,  2,  6, 15 },
7035         },
7036         { /* Gore 5m 26awg Eq */
7037                 { 0x00, 0x21, 0x77 }, "QSN7600-5       ",
7038                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  0,  1,  9, 13 },
7039         },
7040         { /* Gore 7m 26awg Eq */
7041                 { 0x00, 0x21, 0x77 }, "QSN7600-7       ",
7042                 {  0,  0,  0,  8 }, {  0,  0,  0, 11 }, {  10,  1,  8, 15 },
7043         },
7044         { /* Intersil 12m 24awg Active */
7045                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP1224",
7046                 {  0,  0,  0,  2 }, {  0,  0,  0,  5 }, {  0,  3,  0,  9 },
7047         },
7048         { /* Intersil 10m 28awg Active */
7049                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP1028",
7050                 {  0,  0,  0,  6 }, {  0,  0,  0,  4 }, {  0,  2,  0,  2 },
7051         },
7052         { /* Intersil 7m 30awg Active */
7053                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP0730",
7054                 {  0,  0,  0,  6 }, {  0,  0,  0,  4 }, {  0,  1,  0,  3 },
7055         },
7056         { /* Intersil 5m 32awg Active */
7057                 { 0x00, 0x30, 0xB4 }, "QLX4000CQSFP0532",
7058                 {  0,  0,  0,  6 }, {  0,  0,  0,  6 }, {  0,  2,  0,  8 },
7059         },
7060         { /* Intersil Default Active */
7061                 { 0x00, 0x30, 0xB4 }, NULL,
7062                 {  0,  0,  0,  6 }, {  0,  0,  0,  5 }, {  0,  2,  0,  5 },
7063         },
7064         { /* Luxtera 20m Active Optical */
7065                 { 0x00, 0x25, 0x63 }, NULL,
7066                 {  0,  0,  0,  5 }, {  0,  0,  0,  8 }, {  0,  2,  0,  12 },
7067         },
7068         { /* Molex 1M Cu loopback */
7069                 { 0x00, 0x09, 0x3A }, "74763-0025      ",
7070                 {  2,  2,  6, 15 }, {  2,  2,  6, 15 }, {  2,  2,  6, 15 },
7071         },
7072         { /* Molex 2m 28awg NoEq */
7073                 { 0x00, 0x09, 0x3A }, "74757-2201      ",
7074                 {  0,  0,  0,  6 }, {  0,  0,  0,  9 }, {  0,  1,  1, 15 },
7075         },
7076 };
7077
7078 static const struct txdds_ent txdds_sdr[TXDDS_TABLE_SZ] = {
7079         /* amp, pre, main, post */
7080         {  2, 2, 15,  6 },      /* Loopback */
7081         {  0, 0,  0,  1 },      /*  2 dB */
7082         {  0, 0,  0,  2 },      /*  3 dB */
7083         {  0, 0,  0,  3 },      /*  4 dB */
7084         {  0, 0,  0,  4 },      /*  5 dB */
7085         {  0, 0,  0,  5 },      /*  6 dB */
7086         {  0, 0,  0,  6 },      /*  7 dB */
7087         {  0, 0,  0,  7 },      /*  8 dB */
7088         {  0, 0,  0,  8 },      /*  9 dB */
7089         {  0, 0,  0,  9 },      /* 10 dB */
7090         {  0, 0,  0, 10 },      /* 11 dB */
7091         {  0, 0,  0, 11 },      /* 12 dB */
7092         {  0, 0,  0, 12 },      /* 13 dB */
7093         {  0, 0,  0, 13 },      /* 14 dB */
7094         {  0, 0,  0, 14 },      /* 15 dB */
7095         {  0, 0,  0, 15 },      /* 16 dB */
7096 };
7097
7098 static const struct txdds_ent txdds_ddr[TXDDS_TABLE_SZ] = {
7099         /* amp, pre, main, post */
7100         {  2, 2, 15,  6 },      /* Loopback */
7101         {  0, 0,  0,  8 },      /*  2 dB */
7102         {  0, 0,  0,  8 },      /*  3 dB */
7103         {  0, 0,  0,  9 },      /*  4 dB */
7104         {  0, 0,  0,  9 },      /*  5 dB */
7105         {  0, 0,  0, 10 },      /*  6 dB */
7106         {  0, 0,  0, 10 },      /*  7 dB */
7107         {  0, 0,  0, 11 },      /*  8 dB */
7108         {  0, 0,  0, 11 },      /*  9 dB */
7109         {  0, 0,  0, 12 },      /* 10 dB */
7110         {  0, 0,  0, 12 },      /* 11 dB */
7111         {  0, 0,  0, 13 },      /* 12 dB */
7112         {  0, 0,  0, 13 },      /* 13 dB */
7113         {  0, 0,  0, 14 },      /* 14 dB */
7114         {  0, 0,  0, 14 },      /* 15 dB */
7115         {  0, 0,  0, 15 },      /* 16 dB */
7116 };
7117
7118 static const struct txdds_ent txdds_qdr[TXDDS_TABLE_SZ] = {
7119         /* amp, pre, main, post */
7120         {  2, 2, 15,  6 },      /* Loopback */
7121         {  0, 1,  0,  7 },      /*  2 dB (also QMH7342) */
7122         {  0, 1,  0,  9 },      /*  3 dB (also QMH7342) */
7123         {  0, 1,  0, 11 },      /*  4 dB */
7124         {  0, 1,  0, 13 },      /*  5 dB */
7125         {  0, 1,  0, 15 },      /*  6 dB */
7126         {  0, 1,  3, 15 },      /*  7 dB */
7127         {  0, 1,  7, 15 },      /*  8 dB */
7128         {  0, 1,  7, 15 },      /*  9 dB */
7129         {  0, 1,  8, 15 },      /* 10 dB */
7130         {  0, 1,  9, 15 },      /* 11 dB */
7131         {  0, 1, 10, 15 },      /* 12 dB */
7132         {  0, 2,  6, 15 },      /* 13 dB */
7133         {  0, 2,  7, 15 },      /* 14 dB */
7134         {  0, 2,  8, 15 },      /* 15 dB */
7135         {  0, 2,  9, 15 },      /* 16 dB */
7136 };
7137
7138 /*
7139  * extra entries for use with txselect, for indices >= TXDDS_TABLE_SZ.
7140  * These are mostly used for mez cards going through connectors
7141  * and backplane traces, but can be used to add other "unusual"
7142  * table values as well.
7143  */
7144 static const struct txdds_ent txdds_extra_sdr[TXDDS_EXTRA_SZ] = {
7145         /* amp, pre, main, post */
7146         {  0, 0, 0,  1 },       /* QMH7342 backplane settings */
7147         {  0, 0, 0,  1 },       /* QMH7342 backplane settings */
7148         {  0, 0, 0,  2 },       /* QMH7342 backplane settings */
7149         {  0, 0, 0,  2 },       /* QMH7342 backplane settings */
7150         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7151         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7152         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7153         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7154         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7155         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7156         {  0, 0, 0, 11 },       /* QME7342 backplane settings */
7157         {  0, 0, 0,  3 },       /* QMH7342 backplane settings */
7158         {  0, 0, 0,  4 },       /* QMH7342 backplane settings */
7159 };
7160
7161 static const struct txdds_ent txdds_extra_ddr[TXDDS_EXTRA_SZ] = {
7162         /* amp, pre, main, post */
7163         {  0, 0, 0,  7 },       /* QMH7342 backplane settings */
7164         {  0, 0, 0,  7 },       /* QMH7342 backplane settings */
7165         {  0, 0, 0,  8 },       /* QMH7342 backplane settings */
7166         {  0, 0, 0,  8 },       /* QMH7342 backplane settings */
7167         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7168         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7169         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7170         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7171         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7172         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7173         {  0, 0, 0, 13 },       /* QME7342 backplane settings */
7174         {  0, 0, 0,  9 },       /* QMH7342 backplane settings */
7175         {  0, 0, 0, 10 },       /* QMH7342 backplane settings */
7176 };
7177
7178 static const struct txdds_ent txdds_extra_qdr[TXDDS_EXTRA_SZ] = {
7179         /* amp, pre, main, post */
7180         {  0, 1,  0,  4 },      /* QMH7342 backplane settings */
7181         {  0, 1,  0,  5 },      /* QMH7342 backplane settings */
7182         {  0, 1,  0,  6 },      /* QMH7342 backplane settings */
7183         {  0, 1,  0,  8 },      /* QMH7342 backplane settings */
7184         {  0, 1, 12, 10 },      /* QME7342 backplane setting */
7185         {  0, 1, 12, 11 },      /* QME7342 backplane setting */
7186         {  0, 1, 12, 12 },      /* QME7342 backplane setting */
7187         {  0, 1, 12, 14 },      /* QME7342 backplane setting */
7188         {  0, 1, 12,  6 },      /* QME7342 backplane setting */
7189         {  0, 1, 12,  7 },      /* QME7342 backplane setting */
7190         {  0, 1, 12,  8 },      /* QME7342 backplane setting */
7191         {  0, 1,  0, 10 },      /* QMH7342 backplane settings */
7192         {  0, 1,  0, 12 },      /* QMH7342 backplane settings */
7193 };
7194
7195 static const struct txdds_ent txdds_extra_mfg[TXDDS_MFG_SZ] = {
7196         /* amp, pre, main, post */
7197         { 0, 0, 0, 0 },         /* QME7342 mfg settings */
7198         { 0, 0, 0, 6 },         /* QME7342 P2 mfg settings */
7199 };
7200
7201 static const struct txdds_ent *get_atten_table(const struct txdds_ent *txdds,
7202                                                unsigned atten)
7203 {
7204         /*
7205          * The attenuation table starts at 2dB for entry 1,
7206          * with entry 0 being the loopback entry.
7207          */
7208         if (atten <= 2)
7209                 atten = 1;
7210         else if (atten > TXDDS_TABLE_SZ)
7211                 atten = TXDDS_TABLE_SZ - 1;
7212         else
7213                 atten--;
7214         return txdds + atten;
7215 }
7216
7217 /*
7218  * if override is set, the module parameter txselect has a value
7219  * for this specific port, so use it, rather than our normal mechanism.
7220  */
7221 static void find_best_ent(struct qib_pportdata *ppd,
7222                           const struct txdds_ent **sdr_dds,
7223                           const struct txdds_ent **ddr_dds,
7224                           const struct txdds_ent **qdr_dds, int override)
7225 {
7226         struct qib_qsfp_cache *qd = &ppd->cpspec->qsfp_data.cache;
7227         int idx;
7228
7229         /* Search table of known cables */
7230         for (idx = 0; !override && idx < ARRAY_SIZE(vendor_txdds); ++idx) {
7231                 const struct vendor_txdds_ent *v = vendor_txdds + idx;
7232
7233                 if (!memcmp(v->oui, qd->oui, QSFP_VOUI_LEN) &&
7234                     (!v->partnum ||
7235                      !memcmp(v->partnum, qd->partnum, QSFP_PN_LEN))) {
7236                         *sdr_dds = &v->sdr;
7237                         *ddr_dds = &v->ddr;
7238                         *qdr_dds = &v->qdr;
7239                         return;
7240                 }
7241         }
7242
7243         /* Active cables don't have attenuation so we only set SERDES
7244          * settings to account for the attenuation of the board traces. */
7245         if (!override && QSFP_IS_ACTIVE(qd->tech)) {
7246                 *sdr_dds = txdds_sdr + ppd->dd->board_atten;
7247                 *ddr_dds = txdds_ddr + ppd->dd->board_atten;
7248                 *qdr_dds = txdds_qdr + ppd->dd->board_atten;
7249                 return;
7250         }
7251
7252         if (!override && QSFP_HAS_ATTEN(qd->tech) && (qd->atten[0] ||
7253                                                       qd->atten[1])) {
7254                 *sdr_dds = get_atten_table(txdds_sdr, qd->atten[0]);
7255                 *ddr_dds = get_atten_table(txdds_ddr, qd->atten[0]);
7256                 *qdr_dds = get_atten_table(txdds_qdr, qd->atten[1]);
7257                 return;
7258         } else if (ppd->cpspec->no_eep < TXDDS_TABLE_SZ) {
7259                 /*
7260                  * If we have no (or incomplete) data from the cable
7261                  * EEPROM, or no QSFP, or override is set, use the
7262                  * module parameter value to index into the attentuation
7263                  * table.
7264                  */
7265                 idx = ppd->cpspec->no_eep;
7266                 *sdr_dds = &txdds_sdr[idx];
7267                 *ddr_dds = &txdds_ddr[idx];
7268                 *qdr_dds = &txdds_qdr[idx];
7269         } else if (ppd->cpspec->no_eep < (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ)) {
7270                 /* similar to above, but index into the "extra" table. */
7271                 idx = ppd->cpspec->no_eep - TXDDS_TABLE_SZ;
7272                 *sdr_dds = &txdds_extra_sdr[idx];
7273                 *ddr_dds = &txdds_extra_ddr[idx];
7274                 *qdr_dds = &txdds_extra_qdr[idx];
7275         } else if ((IS_QME(ppd->dd) || IS_QMH(ppd->dd)) &&
7276                    ppd->cpspec->no_eep < (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ +
7277                                           TXDDS_MFG_SZ)) {
7278                 idx = ppd->cpspec->no_eep - (TXDDS_TABLE_SZ + TXDDS_EXTRA_SZ);
7279                 printk(KERN_INFO QIB_DRV_NAME
7280                         " IB%u:%u use idx %u into txdds_mfg\n",
7281                         ppd->dd->unit, ppd->port, idx);
7282                 *sdr_dds = &txdds_extra_mfg[idx];
7283                 *ddr_dds = &txdds_extra_mfg[idx];
7284                 *qdr_dds = &txdds_extra_mfg[idx];
7285         } else {
7286                 /* this shouldn't happen, it's range checked */
7287                 *sdr_dds = txdds_sdr + qib_long_atten;
7288                 *ddr_dds = txdds_ddr + qib_long_atten;
7289                 *qdr_dds = txdds_qdr + qib_long_atten;
7290         }
7291 }
7292
7293 static void init_txdds_table(struct qib_pportdata *ppd, int override)
7294 {
7295         const struct txdds_ent *sdr_dds, *ddr_dds, *qdr_dds;
7296         struct txdds_ent *dds;
7297         int idx;
7298         int single_ent = 0;
7299
7300         find_best_ent(ppd, &sdr_dds, &ddr_dds, &qdr_dds, override);
7301
7302         /* for mez cards or override, use the selected value for all entries */
7303         if (!(ppd->dd->flags & QIB_HAS_QSFP) || override)
7304                 single_ent = 1;
7305
7306         /* Fill in the first entry with the best entry found. */
7307         set_txdds(ppd, 0, sdr_dds);
7308         set_txdds(ppd, TXDDS_TABLE_SZ, ddr_dds);
7309         set_txdds(ppd, 2 * TXDDS_TABLE_SZ, qdr_dds);
7310         if (ppd->lflags & (QIBL_LINKINIT | QIBL_LINKARMED |
7311                 QIBL_LINKACTIVE)) {
7312                 dds = (struct txdds_ent *)(ppd->link_speed_active ==
7313                                            QIB_IB_QDR ?  qdr_dds :
7314                                            (ppd->link_speed_active ==
7315                                             QIB_IB_DDR ? ddr_dds : sdr_dds));
7316                 write_tx_serdes_param(ppd, dds);
7317         }
7318
7319         /* Fill in the remaining entries with the default table values. */
7320         for (idx = 1; idx < ARRAY_SIZE(txdds_sdr); ++idx) {
7321                 set_txdds(ppd, idx, single_ent ? sdr_dds : txdds_sdr + idx);
7322                 set_txdds(ppd, idx + TXDDS_TABLE_SZ,
7323                           single_ent ? ddr_dds : txdds_ddr + idx);
7324                 set_txdds(ppd, idx + 2 * TXDDS_TABLE_SZ,
7325                           single_ent ? qdr_dds : txdds_qdr + idx);
7326         }
7327 }
7328
7329 #define KR_AHB_ACC KREG_IDX(ahb_access_ctrl)
7330 #define KR_AHB_TRANS KREG_IDX(ahb_transaction_reg)
7331 #define AHB_TRANS_RDY SYM_MASK(ahb_transaction_reg, ahb_rdy)
7332 #define AHB_ADDR_LSB SYM_LSB(ahb_transaction_reg, ahb_address)
7333 #define AHB_DATA_LSB SYM_LSB(ahb_transaction_reg, ahb_data)
7334 #define AHB_WR SYM_MASK(ahb_transaction_reg, write_not_read)
7335 #define AHB_TRANS_TRIES 10
7336
7337 /*
7338  * The chan argument is 0=chan0, 1=chan1, 2=pll, 3=chan2, 4=chan4,
7339  * 5=subsystem which is why most calls have "chan + chan >> 1"
7340  * for the channel argument.
7341  */
7342 static u32 ahb_mod(struct qib_devdata *dd, int quad, int chan, int addr,
7343                     u32 data, u32 mask)
7344 {
7345         u32 rd_data, wr_data, sz_mask;
7346         u64 trans, acc, prev_acc;
7347         u32 ret = 0xBAD0BAD;
7348         int tries;
7349
7350         prev_acc = qib_read_kreg64(dd, KR_AHB_ACC);
7351         /* From this point on, make sure we return access */
7352         acc = (quad << 1) | 1;
7353         qib_write_kreg(dd, KR_AHB_ACC, acc);
7354
7355         for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7356                 trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7357                 if (trans & AHB_TRANS_RDY)
7358                         break;
7359         }
7360         if (tries >= AHB_TRANS_TRIES) {
7361                 qib_dev_err(dd, "No ahb_rdy in %d tries\n", AHB_TRANS_TRIES);
7362                 goto bail;
7363         }
7364
7365         /* If mask is not all 1s, we need to read, but different SerDes
7366          * entities have different sizes
7367          */
7368         sz_mask = (1UL << ((quad == 1) ? 32 : 16)) - 1;
7369         wr_data = data & mask & sz_mask;
7370         if ((~mask & sz_mask) != 0) {
7371                 trans = ((chan << 6) | addr) << (AHB_ADDR_LSB + 1);
7372                 qib_write_kreg(dd, KR_AHB_TRANS, trans);
7373
7374                 for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7375                         trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7376                         if (trans & AHB_TRANS_RDY)
7377                                 break;
7378                 }
7379                 if (tries >= AHB_TRANS_TRIES) {
7380                         qib_dev_err(dd, "No Rd ahb_rdy in %d tries\n",
7381                                     AHB_TRANS_TRIES);
7382                         goto bail;
7383                 }
7384                 /* Re-read in case host split reads and read data first */
7385                 trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7386                 rd_data = (uint32_t)(trans >> AHB_DATA_LSB);
7387                 wr_data |= (rd_data & ~mask & sz_mask);
7388         }
7389
7390         /* If mask is not zero, we need to write. */
7391         if (mask & sz_mask) {
7392                 trans = ((chan << 6) | addr) << (AHB_ADDR_LSB + 1);
7393                 trans |= ((uint64_t)wr_data << AHB_DATA_LSB);
7394                 trans |= AHB_WR;
7395                 qib_write_kreg(dd, KR_AHB_TRANS, trans);
7396
7397                 for (tries = 1; tries < AHB_TRANS_TRIES; ++tries) {
7398                         trans = qib_read_kreg64(dd, KR_AHB_TRANS);
7399                         if (trans & AHB_TRANS_RDY)
7400                                 break;
7401                 }
7402                 if (tries >= AHB_TRANS_TRIES) {
7403                         qib_dev_err(dd, "No Wr ahb_rdy in %d tries\n",
7404                                     AHB_TRANS_TRIES);
7405                         goto bail;
7406                 }
7407         }
7408         ret = wr_data;
7409 bail:
7410         qib_write_kreg(dd, KR_AHB_ACC, prev_acc);
7411         return ret;
7412 }
7413
7414 static void ibsd_wr_allchans(struct qib_pportdata *ppd, int addr, unsigned data,
7415                              unsigned mask)
7416 {
7417         struct qib_devdata *dd = ppd->dd;
7418         int chan;
7419         u32 rbc;
7420
7421         for (chan = 0; chan < SERDES_CHANS; ++chan) {
7422                 ahb_mod(dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)), addr,
7423                         data, mask);
7424                 rbc = ahb_mod(dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7425                               addr, 0, 0);
7426         }
7427 }
7428
7429 static void serdes_7322_los_enable(struct qib_pportdata *ppd, int enable)
7430 {
7431         u64 data = qib_read_kreg_port(ppd, krp_serdesctrl);
7432         u8 state = SYM_FIELD(data, IBSerdesCtrl_0, RXLOSEN);
7433
7434         if (enable && !state) {
7435                 printk(KERN_INFO QIB_DRV_NAME " IB%u:%u Turning LOS on\n",
7436                         ppd->dd->unit, ppd->port);
7437                 data |= SYM_MASK(IBSerdesCtrl_0, RXLOSEN);
7438         } else if (!enable && state) {
7439                 printk(KERN_INFO QIB_DRV_NAME " IB%u:%u Turning LOS off\n",
7440                         ppd->dd->unit, ppd->port);
7441                 data &= ~SYM_MASK(IBSerdesCtrl_0, RXLOSEN);
7442         }
7443         qib_write_kreg_port(ppd, krp_serdesctrl, data);
7444 }
7445
7446 static int serdes_7322_init(struct qib_pportdata *ppd)
7447 {
7448         int ret = 0;
7449         if (ppd->dd->cspec->r1)
7450                 ret = serdes_7322_init_old(ppd);
7451         else
7452                 ret = serdes_7322_init_new(ppd);
7453         return ret;
7454 }
7455
7456 static int serdes_7322_init_old(struct qib_pportdata *ppd)
7457 {
7458         u32 le_val;
7459
7460         /*
7461          * Initialize the Tx DDS tables.  Also done every QSFP event,
7462          * for adapters with QSFP
7463          */
7464         init_txdds_table(ppd, 0);
7465
7466         /* ensure no tx overrides from earlier driver loads */
7467         qib_write_kreg_port(ppd, krp_tx_deemph_override,
7468                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7469                 reset_tx_deemphasis_override));
7470
7471         /* Patch some SerDes defaults to "Better for IB" */
7472         /* Timing Loop Bandwidth: cdr_timing[11:9] = 0 */
7473         ibsd_wr_allchans(ppd, 2, 0, BMASK(11, 9));
7474
7475         /* Termination: rxtermctrl_r2d addr 11 bits [12:11] = 1 */
7476         ibsd_wr_allchans(ppd, 11, (1 << 11), BMASK(12, 11));
7477         /* Enable LE2: rxle2en_r2a addr 13 bit [6] = 1 */
7478         ibsd_wr_allchans(ppd, 13, (1 << 6), (1 << 6));
7479
7480         /* May be overridden in qsfp_7322_event */
7481         le_val = IS_QME(ppd->dd) ? LE2_QME : LE2_DEFAULT;
7482         ibsd_wr_allchans(ppd, 13, (le_val << 7), BMASK(9, 7));
7483
7484         /* enable LE1 adaptation for all but QME, which is disabled */
7485         le_val = IS_QME(ppd->dd) ? 0 : 1;
7486         ibsd_wr_allchans(ppd, 13, (le_val << 5), (1 << 5));
7487
7488         /* Clear cmode-override, may be set from older driver */
7489         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 0 << 14, 1 << 14);
7490
7491         /* Timing Recovery: rxtapsel addr 5 bits [9:8] = 0 */
7492         ibsd_wr_allchans(ppd, 5, (0 << 8), BMASK(9, 8));
7493
7494         /* setup LoS params; these are subsystem, so chan == 5 */
7495         /* LoS filter threshold_count on, ch 0-3, set to 8 */
7496         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 5, 8 << 11, BMASK(14, 11));
7497         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 8 << 4, BMASK(7, 4));
7498         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 8, 8 << 11, BMASK(14, 11));
7499         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 8 << 4, BMASK(7, 4));
7500
7501         /* LoS filter threshold_count off, ch 0-3, set to 4 */
7502         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 6, 4 << 0, BMASK(3, 0));
7503         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 4 << 8, BMASK(11, 8));
7504         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 4 << 0, BMASK(3, 0));
7505         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 4 << 8, BMASK(11, 8));
7506
7507         /* LoS filter select enabled */
7508         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 1 << 15, 1 << 15);
7509
7510         /* LoS target data:  SDR=4, DDR=2, QDR=1 */
7511         ibsd_wr_allchans(ppd, 14, (1 << 3), BMASK(5, 3)); /* QDR */
7512         ibsd_wr_allchans(ppd, 20, (2 << 10), BMASK(12, 10)); /* DDR */
7513         ibsd_wr_allchans(ppd, 20, (4 << 13), BMASK(15, 13)); /* SDR */
7514
7515         serdes_7322_los_enable(ppd, 1);
7516
7517         /* rxbistena; set 0 to avoid effects of it switch later */
7518         ibsd_wr_allchans(ppd, 9, 0 << 15, 1 << 15);
7519
7520         /* Configure 4 DFE taps, and only they adapt */
7521         ibsd_wr_allchans(ppd, 16, 0 << 0, BMASK(1, 0));
7522
7523         /* gain hi stop 32 (22) (6:1) lo stop 7 (10:7) target 22 (13) (15:11) */
7524         le_val = (ppd->dd->cspec->r1 || IS_QME(ppd->dd)) ? 0xb6c0 : 0x6bac;
7525         ibsd_wr_allchans(ppd, 21, le_val, 0xfffe);
7526
7527         /*
7528          * Set receive adaptation mode.  SDR and DDR adaptation are
7529          * always on, and QDR is initially enabled; later disabled.
7530          */
7531         qib_write_kreg_port(ppd, krp_static_adapt_dis(0), 0ULL);
7532         qib_write_kreg_port(ppd, krp_static_adapt_dis(1), 0ULL);
7533         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
7534                             ppd->dd->cspec->r1 ?
7535                             QDR_STATIC_ADAPT_DOWN_R1 : QDR_STATIC_ADAPT_DOWN);
7536         ppd->cpspec->qdr_dfe_on = 1;
7537
7538         /* FLoop LOS gate: PPM filter  enabled */
7539         ibsd_wr_allchans(ppd, 38, 0 << 10, 1 << 10);
7540
7541         /* rx offset center enabled */
7542         ibsd_wr_allchans(ppd, 12, 1 << 4, 1 << 4);
7543
7544         if (!ppd->dd->cspec->r1) {
7545                 ibsd_wr_allchans(ppd, 12, 1 << 12, 1 << 12);
7546                 ibsd_wr_allchans(ppd, 12, 2 << 8, 0x0f << 8);
7547         }
7548
7549         /* Set the frequency loop bandwidth to 15 */
7550         ibsd_wr_allchans(ppd, 2, 15 << 5, BMASK(8, 5));
7551
7552         return 0;
7553 }
7554
7555 static int serdes_7322_init_new(struct qib_pportdata *ppd)
7556 {
7557         unsigned long tend;
7558         u32 le_val, rxcaldone;
7559         int chan, chan_done = (1 << SERDES_CHANS) - 1;
7560
7561         /* Clear cmode-override, may be set from older driver */
7562         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 0 << 14, 1 << 14);
7563
7564         /* ensure no tx overrides from earlier driver loads */
7565         qib_write_kreg_port(ppd, krp_tx_deemph_override,
7566                 SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7567                 reset_tx_deemphasis_override));
7568
7569         /* START OF LSI SUGGESTED SERDES BRINGUP */
7570         /* Reset - Calibration Setup */
7571         /*       Stop DFE adaptaion */
7572         ibsd_wr_allchans(ppd, 1, 0, BMASK(9, 1));
7573         /*       Disable LE1 */
7574         ibsd_wr_allchans(ppd, 13, 0, BMASK(5, 5));
7575         /*       Disable autoadapt for LE1 */
7576         ibsd_wr_allchans(ppd, 1, 0, BMASK(15, 15));
7577         /*       Disable LE2 */
7578         ibsd_wr_allchans(ppd, 13, 0, BMASK(6, 6));
7579         /*       Disable VGA */
7580         ibsd_wr_allchans(ppd, 5, 0, BMASK(0, 0));
7581         /*       Disable AFE Offset Cancel */
7582         ibsd_wr_allchans(ppd, 12, 0, BMASK(12, 12));
7583         /*       Disable Timing Loop */
7584         ibsd_wr_allchans(ppd, 2, 0, BMASK(3, 3));
7585         /*       Disable Frequency Loop */
7586         ibsd_wr_allchans(ppd, 2, 0, BMASK(4, 4));
7587         /*       Disable Baseline Wander Correction */
7588         ibsd_wr_allchans(ppd, 13, 0, BMASK(13, 13));
7589         /*       Disable RX Calibration */
7590         ibsd_wr_allchans(ppd, 4, 0, BMASK(10, 10));
7591         /*       Disable RX Offset Calibration */
7592         ibsd_wr_allchans(ppd, 12, 0, BMASK(4, 4));
7593         /*       Select BB CDR */
7594         ibsd_wr_allchans(ppd, 2, (1 << 15), BMASK(15, 15));
7595         /*       CDR Step Size */
7596         ibsd_wr_allchans(ppd, 5, 0, BMASK(9, 8));
7597         /*       Enable phase Calibration */
7598         ibsd_wr_allchans(ppd, 12, (1 << 5), BMASK(5, 5));
7599         /*       DFE Bandwidth [2:14-12] */
7600         ibsd_wr_allchans(ppd, 2, (4 << 12), BMASK(14, 12));
7601         /*       DFE Config (4 taps only) */
7602         ibsd_wr_allchans(ppd, 16, 0, BMASK(1, 0));
7603         /*       Gain Loop Bandwidth */
7604         if (!ppd->dd->cspec->r1) {
7605                 ibsd_wr_allchans(ppd, 12, 1 << 12, BMASK(12, 12));
7606                 ibsd_wr_allchans(ppd, 12, 2 << 8, BMASK(11, 8));
7607         } else {
7608                 ibsd_wr_allchans(ppd, 19, (3 << 11), BMASK(13, 11));
7609         }
7610         /*       Baseline Wander Correction Gain [13:4-0] (leave as default) */
7611         /*       Baseline Wander Correction Gain [3:7-5] (leave as default) */
7612         /*       Data Rate Select [5:7-6] (leave as default) */
7613         /*       RX Parallel Word Width [3:10-8] (leave as default) */
7614
7615         /* RX REST */
7616         /*       Single- or Multi-channel reset */
7617         /*       RX Analog reset */
7618         /*       RX Digital reset */
7619         ibsd_wr_allchans(ppd, 0, 0, BMASK(15, 13));
7620         msleep(20);
7621         /*       RX Analog reset */
7622         ibsd_wr_allchans(ppd, 0, (1 << 14), BMASK(14, 14));
7623         msleep(20);
7624         /*       RX Digital reset */
7625         ibsd_wr_allchans(ppd, 0, (1 << 13), BMASK(13, 13));
7626         msleep(20);
7627
7628         /* setup LoS params; these are subsystem, so chan == 5 */
7629         /* LoS filter threshold_count on, ch 0-3, set to 8 */
7630         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 5, 8 << 11, BMASK(14, 11));
7631         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 8 << 4, BMASK(7, 4));
7632         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 8, 8 << 11, BMASK(14, 11));
7633         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 8 << 4, BMASK(7, 4));
7634
7635         /* LoS filter threshold_count off, ch 0-3, set to 4 */
7636         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 6, 4 << 0, BMASK(3, 0));
7637         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 7, 4 << 8, BMASK(11, 8));
7638         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 4 << 0, BMASK(3, 0));
7639         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 10, 4 << 8, BMASK(11, 8));
7640
7641         /* LoS filter select enabled */
7642         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), 5, 9, 1 << 15, 1 << 15);
7643
7644         /* LoS target data:  SDR=4, DDR=2, QDR=1 */
7645         ibsd_wr_allchans(ppd, 14, (1 << 3), BMASK(5, 3)); /* QDR */
7646         ibsd_wr_allchans(ppd, 20, (2 << 10), BMASK(12, 10)); /* DDR */
7647         ibsd_wr_allchans(ppd, 20, (4 << 13), BMASK(15, 13)); /* SDR */
7648
7649         /* Turn on LOS on initial SERDES init */
7650         serdes_7322_los_enable(ppd, 1);
7651         /* FLoop LOS gate: PPM filter  enabled */
7652         ibsd_wr_allchans(ppd, 38, 0 << 10, 1 << 10);
7653
7654         /* RX LATCH CALIBRATION */
7655         /*       Enable Eyefinder Phase Calibration latch */
7656         ibsd_wr_allchans(ppd, 15, 1, BMASK(0, 0));
7657         /*       Enable RX Offset Calibration latch */
7658         ibsd_wr_allchans(ppd, 12, (1 << 4), BMASK(4, 4));
7659         msleep(20);
7660         /*       Start Calibration */
7661         ibsd_wr_allchans(ppd, 4, (1 << 10), BMASK(10, 10));
7662         tend = jiffies + msecs_to_jiffies(500);
7663         while (chan_done && !time_is_before_jiffies(tend)) {
7664                 msleep(20);
7665                 for (chan = 0; chan < SERDES_CHANS; ++chan) {
7666                         rxcaldone = ahb_mod(ppd->dd, IBSD(ppd->hw_pidx),
7667                                             (chan + (chan >> 1)),
7668                                             25, 0, 0);
7669                         if ((~rxcaldone & (u32)BMASK(9, 9)) == 0 &&
7670                             (~chan_done & (1 << chan)) == 0)
7671                                 chan_done &= ~(1 << chan);
7672                 }
7673         }
7674         if (chan_done) {
7675                 printk(KERN_INFO QIB_DRV_NAME
7676                          " Serdes %d calibration not done after .5 sec: 0x%x\n",
7677                          IBSD(ppd->hw_pidx), chan_done);
7678         } else {
7679                 for (chan = 0; chan < SERDES_CHANS; ++chan) {
7680                         rxcaldone = ahb_mod(ppd->dd, IBSD(ppd->hw_pidx),
7681                                             (chan + (chan >> 1)),
7682                                             25, 0, 0);
7683                         if ((~rxcaldone & (u32)BMASK(10, 10)) == 0)
7684                                 printk(KERN_INFO QIB_DRV_NAME
7685                                          " Serdes %d chan %d calibration "
7686                                          "failed\n", IBSD(ppd->hw_pidx), chan);
7687                 }
7688         }
7689
7690         /*       Turn off Calibration */
7691         ibsd_wr_allchans(ppd, 4, 0, BMASK(10, 10));
7692         msleep(20);
7693
7694         /* BRING RX UP */
7695         /*       Set LE2 value (May be overridden in qsfp_7322_event) */
7696         le_val = IS_QME(ppd->dd) ? LE2_QME : LE2_DEFAULT;
7697         ibsd_wr_allchans(ppd, 13, (le_val << 7), BMASK(9, 7));
7698         /*       Set LE2 Loop bandwidth */
7699         ibsd_wr_allchans(ppd, 3, (7 << 5), BMASK(7, 5));
7700         /*       Enable LE2 */
7701         ibsd_wr_allchans(ppd, 13, (1 << 6), BMASK(6, 6));
7702         msleep(20);
7703         /*       Enable H0 only */
7704         ibsd_wr_allchans(ppd, 1, 1, BMASK(9, 1));
7705         /* gain hi stop 32 (22) (6:1) lo stop 7 (10:7) target 22 (13) (15:11) */
7706         le_val = (ppd->dd->cspec->r1 || IS_QME(ppd->dd)) ? 0xb6c0 : 0x6bac;
7707         ibsd_wr_allchans(ppd, 21, le_val, 0xfffe);
7708         /*       Enable VGA */
7709         ibsd_wr_allchans(ppd, 5, 0, BMASK(0, 0));
7710         msleep(20);
7711         /*       Set Frequency Loop Bandwidth */
7712         ibsd_wr_allchans(ppd, 2, (15 << 5), BMASK(8, 5));
7713         /*       Enable Frequency Loop */
7714         ibsd_wr_allchans(ppd, 2, (1 << 4), BMASK(4, 4));
7715         /*       Set Timing Loop Bandwidth */
7716         ibsd_wr_allchans(ppd, 2, 0, BMASK(11, 9));
7717         /*       Enable Timing Loop */
7718         ibsd_wr_allchans(ppd, 2, (1 << 3), BMASK(3, 3));
7719         msleep(50);
7720         /*       Enable DFE
7721          *       Set receive adaptation mode.  SDR and DDR adaptation are
7722          *       always on, and QDR is initially enabled; later disabled.
7723          */
7724         qib_write_kreg_port(ppd, krp_static_adapt_dis(0), 0ULL);
7725         qib_write_kreg_port(ppd, krp_static_adapt_dis(1), 0ULL);
7726         qib_write_kreg_port(ppd, krp_static_adapt_dis(2),
7727                             ppd->dd->cspec->r1 ?
7728                             QDR_STATIC_ADAPT_DOWN_R1 : QDR_STATIC_ADAPT_DOWN);
7729         ppd->cpspec->qdr_dfe_on = 1;
7730         /*       Disable LE1  */
7731         ibsd_wr_allchans(ppd, 13, (0 << 5), (1 << 5));
7732         /*       Disable auto adapt for LE1 */
7733         ibsd_wr_allchans(ppd, 1, (0 << 15), BMASK(15, 15));
7734         msleep(20);
7735         /*       Enable AFE Offset Cancel */
7736         ibsd_wr_allchans(ppd, 12, (1 << 12), BMASK(12, 12));
7737         /*       Enable Baseline Wander Correction */
7738         ibsd_wr_allchans(ppd, 12, (1 << 13), BMASK(13, 13));
7739         /* Termination: rxtermctrl_r2d addr 11 bits [12:11] = 1 */
7740         ibsd_wr_allchans(ppd, 11, (1 << 11), BMASK(12, 11));
7741         /* VGA output common mode */
7742         ibsd_wr_allchans(ppd, 12, (3 << 2), BMASK(3, 2));
7743
7744         /*
7745          * Initialize the Tx DDS tables.  Also done every QSFP event,
7746          * for adapters with QSFP
7747          */
7748         init_txdds_table(ppd, 0);
7749
7750         return 0;
7751 }
7752
7753 /* start adjust QMH serdes parameters */
7754
7755 static void set_man_code(struct qib_pportdata *ppd, int chan, int code)
7756 {
7757         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7758                 9, code << 9, 0x3f << 9);
7759 }
7760
7761 static void set_man_mode_h1(struct qib_pportdata *ppd, int chan,
7762         int enable, u32 tapenable)
7763 {
7764         if (enable)
7765                 ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7766                         1, 3 << 10, 0x1f << 10);
7767         else
7768                 ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7769                         1, 0, 0x1f << 10);
7770 }
7771
7772 /* Set clock to 1, 0, 1, 0 */
7773 static void clock_man(struct qib_pportdata *ppd, int chan)
7774 {
7775         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7776                 4, 0x4000, 0x4000);
7777         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7778                 4, 0, 0x4000);
7779         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7780                 4, 0x4000, 0x4000);
7781         ahb_mod(ppd->dd, IBSD(ppd->hw_pidx), (chan + (chan >> 1)),
7782                 4, 0, 0x4000);
7783 }
7784
7785 /*
7786  * write the current Tx serdes pre,post,main,amp settings into the serdes.
7787  * The caller must pass the settings appropriate for the current speed,
7788  * or not care if they are correct for the current speed.
7789  */
7790 static void write_tx_serdes_param(struct qib_pportdata *ppd,
7791                                   struct txdds_ent *txdds)
7792 {
7793         u64 deemph;
7794
7795         deemph = qib_read_kreg_port(ppd, krp_tx_deemph_override);
7796         /* field names for amp, main, post, pre, respectively */
7797         deemph &= ~(SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txampcntl_d2a) |
7798                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txc0_ena) |
7799                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txcp1_ena) |
7800                     SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0, txcn1_ena));
7801
7802         deemph |= SYM_MASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7803                            tx_override_deemphasis_select);
7804         deemph |= (txdds->amp & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7805                     txampcntl_d2a)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7806                                        txampcntl_d2a);
7807         deemph |= (txdds->main & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7808                      txc0_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7809                                    txc0_ena);
7810         deemph |= (txdds->post & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7811                      txcp1_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7812                                     txcp1_ena);
7813         deemph |= (txdds->pre & SYM_RMASK(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7814                      txcn1_ena)) << SYM_LSB(IBSD_TX_DEEMPHASIS_OVERRIDE_0,
7815                                     txcn1_ena);
7816         qib_write_kreg_port(ppd, krp_tx_deemph_override, deemph);
7817 }
7818
7819 /*
7820  * Set the parameters for mez cards on link bounce, so they are
7821  * always exactly what was requested.  Similar logic to init_txdds
7822  * but does just the serdes.
7823  */
7824 static void adj_tx_serdes(struct qib_pportdata *ppd)
7825 {
7826         const struct txdds_ent *sdr_dds, *ddr_dds, *qdr_dds;
7827         struct txdds_ent *dds;
7828
7829         find_best_ent(ppd, &sdr_dds, &ddr_dds, &qdr_dds, 1);
7830         dds = (struct txdds_ent *)(ppd->link_speed_active == QIB_IB_QDR ?
7831                 qdr_dds : (ppd->link_speed_active == QIB_IB_DDR ?
7832                                 ddr_dds : sdr_dds));
7833         write_tx_serdes_param(ppd, dds);
7834 }
7835
7836 /* set QDR forced value for H1, if needed */
7837 static void force_h1(struct qib_pportdata *ppd)
7838 {
7839         int chan;
7840
7841         ppd->cpspec->qdr_reforce = 0;
7842         if (!ppd->dd->cspec->r1)
7843                 return;
7844
7845         for (chan = 0; chan < SERDES_CHANS; chan++) {
7846                 set_man_mode_h1(ppd, chan, 1, 0);
7847                 set_man_code(ppd, chan, ppd->cpspec->h1_val);
7848                 clock_man(ppd, chan);
7849                 set_man_mode_h1(ppd, chan, 0, 0);
7850         }
7851 }
7852
7853 #define SJA_EN SYM_MASK(SPC_JTAG_ACCESS_REG, SPC_JTAG_ACCESS_EN)
7854 #define BISTEN_LSB SYM_LSB(SPC_JTAG_ACCESS_REG, bist_en)
7855
7856 #define R_OPCODE_LSB 3
7857 #define R_OP_NOP 0
7858 #define R_OP_SHIFT 2
7859 #define R_OP_UPDATE 3
7860 #define R_TDI_LSB 2
7861 #define R_TDO_LSB 1
7862 #define R_RDY 1
7863
7864 static int qib_r_grab(struct qib_devdata *dd)
7865 {
7866         u64 val;
7867         val = SJA_EN;
7868         qib_write_kreg(dd, kr_r_access, val);
7869         qib_read_kreg32(dd, kr_scratch);
7870         return 0;
7871 }
7872
7873 /* qib_r_wait_for_rdy() not only waits for the ready bit, it
7874  * returns the current state of R_TDO
7875  */
7876 static int qib_r_wait_for_rdy(struct qib_devdata *dd)
7877 {
7878         u64 val;
7879         int timeout;
7880         for (timeout = 0; timeout < 100 ; ++timeout) {
7881                 val = qib_read_kreg32(dd, kr_r_access);
7882                 if (val & R_RDY)
7883                         return (val >> R_TDO_LSB) & 1;
7884         }
7885         return -1;
7886 }
7887
7888 static int qib_r_shift(struct qib_devdata *dd, int bisten,
7889                        int len, u8 *inp, u8 *outp)
7890 {
7891         u64 valbase, val;
7892         int ret, pos;
7893
7894         valbase = SJA_EN | (bisten << BISTEN_LSB) |
7895                 (R_OP_SHIFT << R_OPCODE_LSB);
7896         ret = qib_r_wait_for_rdy(dd);
7897         if (ret < 0)
7898                 goto bail;
7899         for (pos = 0; pos < len; ++pos) {
7900                 val = valbase;
7901                 if (outp) {
7902                         outp[pos >> 3] &= ~(1 << (pos & 7));
7903                         outp[pos >> 3] |= (ret << (pos & 7));
7904                 }
7905                 if (inp) {
7906                         int tdi = inp[pos >> 3] >> (pos & 7);
7907                         val |= ((tdi & 1) << R_TDI_LSB);
7908                 }
7909                 qib_write_kreg(dd, kr_r_access, val);
7910                 qib_read_kreg32(dd, kr_scratch);
7911                 ret = qib_r_wait_for_rdy(dd);
7912                 if (ret < 0)
7913                         break;
7914         }
7915         /* Restore to NOP between operations. */
7916         val =  SJA_EN | (bisten << BISTEN_LSB);
7917         qib_write_kreg(dd, kr_r_access, val);
7918         qib_read_kreg32(dd, kr_scratch);
7919         ret = qib_r_wait_for_rdy(dd);
7920
7921         if (ret >= 0)
7922                 ret = pos;
7923 bail:
7924         return ret;
7925 }
7926
7927 static int qib_r_update(struct qib_devdata *dd, int bisten)
7928 {
7929         u64 val;
7930         int ret;
7931
7932         val = SJA_EN | (bisten << BISTEN_LSB) | (R_OP_UPDATE << R_OPCODE_LSB);
7933         ret = qib_r_wait_for_rdy(dd);
7934         if (ret >= 0) {
7935                 qib_write_kreg(dd, kr_r_access, val);
7936                 qib_read_kreg32(dd, kr_scratch);
7937         }
7938         return ret;
7939 }
7940
7941 #define BISTEN_PORT_SEL 15
7942 #define LEN_PORT_SEL 625
7943 #define BISTEN_AT 17
7944 #define LEN_AT 156
7945 #define BISTEN_ETM 16
7946 #define LEN_ETM 632
7947
7948 #define BIT2BYTE(x) (((x) +  BITS_PER_BYTE - 1) / BITS_PER_BYTE)
7949
7950 /* these are common for all IB port use cases. */
7951 static u8 reset_at[BIT2BYTE(LEN_AT)] = {
7952         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7953         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x20, 0x00,
7954 };
7955 static u8 reset_atetm[BIT2BYTE(LEN_ETM)] = {
7956         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7957         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7958         0x00, 0x00, 0x00, 0x80, 0xe3, 0x81, 0x73, 0x3c, 0x70, 0x8e,
7959         0x07, 0xce, 0xf1, 0xc0, 0x39, 0x1e, 0x38, 0xc7, 0x03, 0xe7,
7960         0x78, 0xe0, 0x1c, 0x0f, 0x9c, 0x7f, 0x80, 0x73, 0x0f, 0x70,
7961         0xde, 0x01, 0xce, 0x39, 0xc0, 0xf9, 0x06, 0x38, 0xd7, 0x00,
7962         0xe7, 0x19, 0xe0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7963         0x00, 0xff, 0xff, 0xff, 0xff, 0x00, 0x00, 0x00, 0x00,
7964 };
7965 static u8 at[BIT2BYTE(LEN_AT)] = {
7966         0x00, 0x00, 0x18, 0x00, 0x00, 0x00, 0x18, 0x00, 0x00, 0x00,
7967         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x20, 0x00,
7968 };
7969
7970 /* used for IB1 or IB2, only one in use */
7971 static u8 atetm_1port[BIT2BYTE(LEN_ETM)] = {
7972         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7973         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7974         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7975         0x00, 0x10, 0xf2, 0x80, 0x83, 0x1e, 0x38, 0x00, 0x00, 0x00,
7976         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7977         0x00, 0x00, 0x50, 0xf4, 0x41, 0x00, 0x18, 0x78, 0xc8, 0x03,
7978         0x07, 0x7b, 0xa0, 0x3e, 0x00, 0x02, 0x00, 0x00, 0x18, 0x00,
7979         0x18, 0x00, 0x00, 0x00, 0x00, 0x4b, 0x00, 0x00, 0x00,
7980 };
7981
7982 /* used when both IB1 and IB2 are in use */
7983 static u8 atetm_2port[BIT2BYTE(LEN_ETM)] = {
7984         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7985         0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x79,
7986         0xc0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00,
7987         0x00, 0x00, 0xf8, 0x80, 0x83, 0x1e, 0x38, 0xe0, 0x03, 0x05,
7988         0x7b, 0xa0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80,
7989         0xa2, 0x0f, 0x50, 0xf4, 0x41, 0x00, 0x18, 0x78, 0xd1, 0x07,
7990         0x02, 0x7c, 0x80, 0x3e, 0x00, 0x02, 0x00, 0x00, 0x3e, 0x00,
7991         0x02, 0x00, 0x00, 0x00, 0x00, 0x64, 0x00, 0x00, 0x00,
7992 };
7993
7994 /* used when only IB1 is in use */
7995 static u8 portsel_port1[BIT2BYTE(LEN_PORT_SEL)] = {
7996         0x32, 0x65, 0xa4, 0x7b, 0x10, 0x98, 0xdc, 0xfe, 0x13, 0x13,
7997         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x73, 0x0c, 0x0c, 0x0c,
7998         0x0c, 0x0c, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
7999         0x13, 0x78, 0x78, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
8000         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x74, 0x32,
8001         0x32, 0x32, 0x32, 0x32, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
8002         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
8003         0x14, 0x14, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00,
8004 };
8005
8006 /* used when only IB2 is in use */
8007 static u8 portsel_port2[BIT2BYTE(LEN_PORT_SEL)] = {
8008         0x32, 0x65, 0xa4, 0x7b, 0x10, 0x98, 0xdc, 0xfe, 0x39, 0x39,
8009         0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x73, 0x32, 0x32, 0x32,
8010         0x32, 0x32, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39,
8011         0x39, 0x78, 0x78, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39, 0x39,
8012         0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x74, 0x32,
8013         0x32, 0x32, 0x32, 0x32, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a,
8014         0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a, 0x3a,
8015         0x3a, 0x3a, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x01,
8016 };
8017
8018 /* used when both IB1 and IB2 are in use */
8019 static u8 portsel_2port[BIT2BYTE(LEN_PORT_SEL)] = {
8020         0x32, 0xba, 0x54, 0x76, 0x10, 0x98, 0xdc, 0xfe, 0x13, 0x13,
8021         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x73, 0x0c, 0x0c, 0x0c,
8022         0x0c, 0x0c, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
8023         0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13, 0x13,
8024         0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x74, 0x32,
8025         0x32, 0x32, 0x32, 0x32, 0x14, 0x14, 0x14, 0x14, 0x14, 0x3a,
8026         0x3a, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14, 0x14,
8027         0x14, 0x14, 0x9f, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00,
8028 };
8029
8030 /*
8031  * Do setup to properly handle IB link recovery; if port is zero, we
8032  * are initializing to cover both ports; otherwise we are initializing
8033  * to cover a single port card, or the port has reached INIT and we may
8034  * need to switch coverage types.
8035  */
8036 static void setup_7322_link_recovery(struct qib_pportdata *ppd, u32 both)
8037 {
8038         u8 *portsel, *etm;
8039         struct qib_devdata *dd = ppd->dd;
8040
8041         if (!ppd->dd->cspec->r1)
8042                 return;
8043         if (!both) {
8044                 dd->cspec->recovery_ports_initted++;
8045                 ppd->cpspec->recovery_init = 1;
8046         }
8047         if (!both && dd->cspec->recovery_ports_initted == 1) {
8048                 portsel = ppd->port == 1 ? portsel_port1 : portsel_port2;
8049                 etm = atetm_1port;
8050         } else {
8051                 portsel = portsel_2port;
8052                 etm = atetm_2port;
8053         }
8054
8055         if (qib_r_grab(dd) < 0 ||
8056                 qib_r_shift(dd, BISTEN_ETM, LEN_ETM, reset_atetm, NULL) < 0 ||
8057                 qib_r_update(dd, BISTEN_ETM) < 0 ||
8058                 qib_r_shift(dd, BISTEN_AT, LEN_AT, reset_at, NULL) < 0 ||
8059                 qib_r_update(dd, BISTEN_AT) < 0 ||
8060                 qib_r_shift(dd, BISTEN_PORT_SEL, LEN_PORT_SEL,
8061                             portsel, NULL) < 0 ||
8062                 qib_r_update(dd, BISTEN_PORT_SEL) < 0 ||
8063                 qib_r_shift(dd, BISTEN_AT, LEN_AT, at, NULL) < 0 ||
8064                 qib_r_update(dd, BISTEN_AT) < 0 ||
8065                 qib_r_shift(dd, BISTEN_ETM, LEN_ETM, etm, NULL) < 0 ||
8066                 qib_r_update(dd, BISTEN_ETM) < 0)
8067                 qib_dev_err(dd, "Failed IB link recovery setup\n");
8068 }
8069
8070 static void check_7322_rxe_status(struct qib_pportdata *ppd)
8071 {
8072         struct qib_devdata *dd = ppd->dd;
8073         u64 fmask;
8074
8075         if (dd->cspec->recovery_ports_initted != 1)
8076                 return; /* rest doesn't apply to dualport */
8077         qib_write_kreg(dd, kr_control, dd->control |
8078                        SYM_MASK(Control, FreezeMode));
8079         (void)qib_read_kreg64(dd, kr_scratch);
8080         udelay(3); /* ibcreset asserted 400ns, be sure that's over */
8081         fmask = qib_read_kreg64(dd, kr_act_fmask);
8082         if (!fmask) {
8083                 /*
8084                  * require a powercycle before we'll work again, and make
8085                  * sure we get no more interrupts, and don't turn off
8086                  * freeze.
8087                  */
8088                 ppd->dd->cspec->stay_in_freeze = 1;
8089                 qib_7322_set_intr_state(ppd->dd, 0);
8090                 qib_write_kreg(dd, kr_fmask, 0ULL);
8091                 qib_dev_err(dd, "HCA unusable until powercycled\n");
8092                 return; /* eventually reset */
8093         }
8094
8095         qib_write_kreg(ppd->dd, kr_hwerrclear,
8096             SYM_MASK(HwErrClear, IBSerdesPClkNotDetectClear_1));
8097
8098         /* don't do the full clear_freeze(), not needed for this */
8099         qib_write_kreg(dd, kr_control, dd->control);
8100         qib_read_kreg32(dd, kr_scratch);
8101         /* take IBC out of reset */
8102         if (ppd->link_speed_supported) {
8103                 ppd->cpspec->ibcctrl_a &=
8104                         ~SYM_MASK(IBCCtrlA_0, IBStatIntReductionEn);
8105                 qib_write_kreg_port(ppd, krp_ibcctrl_a,
8106                                     ppd->cpspec->ibcctrl_a);
8107                 qib_read_kreg32(dd, kr_scratch);
8108                 if (ppd->lflags & QIBL_IB_LINK_DISABLED)
8109                         qib_set_ib_7322_lstate(ppd, 0,
8110                                 QLOGIC_IB_IBCC_LINKINITCMD_DISABLE);
8111         }
8112 }