drivers/mtd/spi-nor/spi-nor.c

   1 /*
   2  * Based on m25p80.c, by Mike Lavender (mike@steroidmicros.com), with
   3  * influence from lart.c (Abraham Van Der Merwe) and mtd_dataflash.c
   4  *
   5  * Copyright (C) 2005, Intec Automation Inc.
   6  * Copyright (C) 2014, Freescale Semiconductor, Inc.
   7  *
   8  * This code is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  */
  12
  13 #include <linux/err.h>
  14 #include <linux/errno.h>
  15 #include <linux/module.h>
  16 #include <linux/device.h>
  17 #include <linux/mutex.h>
  18 #include <linux/math64.h>
  19 #include <linux/sizes.h>
  20
  21 #include <linux/mtd/cfi.h>
  22 #include <linux/mtd/mtd.h>
  23 #include <linux/of_platform.h>
  24 #include <linux/spi/flash.h>
  25 #include <linux/mtd/spi-nor.h>
  26
  27 /* Define max times to check status register before we give up. */
  28
  29 /*
  30  * For everything but full-chip erase; probably could be much smaller, but kept
  31  * around for safety for now
  32  */
  33 #define DEFAULT_READY_WAIT_JIFFIES              (40UL * HZ)
  34
  35 /*
  36  * For full-chip erase, calibrated to a 2MB flash (M25P16); should be scaled up
  37  * for larger flash
  38  */
  39 #define CHIP_ERASE_2MB_READY_WAIT_JIFFIES       (40UL * HZ)
  40
  41 #define SPI_NOR_MAX_ID_LEN      6
  42
  43 struct flash_info {
  44         char            *name;
  45
  46         /*
  47          * This array stores the ID bytes.
  48          * The first three bytes are the JEDIC ID.
  49          * JEDEC ID zero means "no ID" (mostly older chips).
  50          */
  51         u8              id[SPI_NOR_MAX_ID_LEN];
  52         u8              id_len;
  53
  54         /* The size listed here is what works with SPINOR_OP_SE, which isn't
  55          * necessarily called a "sector" by the vendor.
  56          */
  57         unsigned        sector_size;
  58         u16             n_sectors;
  59
  60         u16             page_size;
  61         u16             addr_width;
  62
  63         u16             flags;
  64 #define SECT_4K                 0x01    /* SPINOR_OP_BE_4K works uniformly */
  65 #define SPI_NOR_NO_ERASE        0x02    /* No erase command needed */
  66 #define SST_WRITE               0x04    /* use SST byte programming */
  67 #define SPI_NOR_NO_FR           0x08    /* Can't do fastread */
  68 #define SECT_4K_PMC             0x10    /* SPINOR_OP_BE_4K_PMC works uniformly */
  69 #define SPI_NOR_DUAL_READ       0x20    /* Flash supports Dual Read */
  70 #define SPI_NOR_QUAD_READ       0x40    /* Flash supports Quad Read */
  71 #define USE_FSR                 0x80    /* use flag status register */
  72 };
  73
  74 #define JEDEC_MFR(info) ((info)->id[0])
  75
  76 static const struct flash_info *spi_nor_match_id(const char *name);
  77
  78 /*
  79  * Read the status register, returning its value in the location
  80  * Return the status register value.
  81  * Returns negative if error occurred.
  82  */
  83 static int read_sr(struct spi_nor *nor)
  84 {
  85         int ret;
  86         u8 val;
  87
  88         ret = nor->read_reg(nor, SPINOR_OP_RDSR, &val, 1);
  89         if (ret < 0) {
  90                 pr_err("error %d reading SR\n", (int) ret);
  91                 return ret;
  92         }
  93
  94         return val;
  95 }
  96
  97 /*
  98  * Read the flag status register, returning its value in the location
  99  * Return the status register value.
 100  * Returns negative if error occurred.
 101  */
 102 static int read_fsr(struct spi_nor *nor)
 103 {
 104         int ret;
 105         u8 val;
 106
 107         ret = nor->read_reg(nor, SPINOR_OP_RDFSR, &val, 1);
 108         if (ret < 0) {
 109                 pr_err("error %d reading FSR\n", ret);
 110                 return ret;
 111         }
 112
 113         return val;
 114 }
 115
 116 /*
 117  * Read configuration register, returning its value in the
 118  * location. Return the configuration register value.
 119  * Returns negative if error occured.
 120  */
 121 static int read_cr(struct spi_nor *nor)
 122 {
 123         int ret;
 124         u8 val;
 125
 126         ret = nor->read_reg(nor, SPINOR_OP_RDCR, &val, 1);
 127         if (ret < 0) {
 128                 dev_err(nor->dev, "error %d reading CR\n", ret);
 129                 return ret;
 130         }
 131
 132         return val;
 133 }
 134
 135 /*
 136  * Dummy Cycle calculation for different type of read.
 137  * It can be used to support more commands with
 138  * different dummy cycle requirements.
 139  */
 140 static inline int spi_nor_read_dummy_cycles(struct spi_nor *nor)
 141 {
 142         switch (nor->flash_read) {
 143         case SPI_NOR_FAST:
 144         case SPI_NOR_DUAL:
 145         case SPI_NOR_QUAD:
 146                 return 8;
 147         case SPI_NOR_NORMAL:
 148                 return 0;
 149         }
 150         return 0;
 151 }
 152
 153 /*
 154  * Write status register 1 byte
 155  * Returns negative if error occurred.
 156  */
 157 static inline int write_sr(struct spi_nor *nor, u8 val)
 158 {
 159         nor->cmd_buf[0] = val;
 160         return nor->write_reg(nor, SPINOR_OP_WRSR, nor->cmd_buf, 1);
 161 }
 162
 163 /*
 164  * Set write enable latch with Write Enable command.
 165  * Returns negative if error occurred.
 166  */
 167 static inline int write_enable(struct spi_nor *nor)
 168 {
 169         return nor->write_reg(nor, SPINOR_OP_WREN, NULL, 0);
 170 }
 171
 172 /*
 173  * Send write disble instruction to the chip.
 174  */
 175 static inline int write_disable(struct spi_nor *nor)
 176 {
 177         return nor->write_reg(nor, SPINOR_OP_WRDI, NULL, 0);
 178 }
 179
 180 static inline struct spi_nor *mtd_to_spi_nor(struct mtd_info *mtd)
 181 {
 182         return mtd->priv;
 183 }
 184
 185 /* Enable/disable 4-byte addressing mode. */
 186 static inline int set_4byte(struct spi_nor *nor, const struct flash_info *info,
 187                             int enable)
 188 {
 189         int status;
 190         bool need_wren = false;
 191         u8 cmd;
 192
 193         switch (JEDEC_MFR(info)) {
 194         case CFI_MFR_ST: /* Micron, actually */
 195                 /* Some Micron need WREN command; all will accept it */
 196                 need_wren = true;
 197         case CFI_MFR_MACRONIX:
 198         case 0xEF /* winbond */:
 199                 if (need_wren)
 200                         write_enable(nor);
 201
 202                 cmd = enable ? SPINOR_OP_EN4B : SPINOR_OP_EX4B;
 203                 status = nor->write_reg(nor, cmd, NULL, 0);
 204                 if (need_wren)
 205                         write_disable(nor);
 206
 207                 return status;
 208         default:
 209                 /* Spansion style */
 210                 nor->cmd_buf[0] = enable << 7;
 211                 return nor->write_reg(nor, SPINOR_OP_BRWR, nor->cmd_buf, 1);
 212         }
 213 }
 214 static inline int spi_nor_sr_ready(struct spi_nor *nor)
 215 {
 216         int sr = read_sr(nor);
 217         if (sr < 0)
 218                 return sr;
 219         else
 220                 return !(sr & SR_WIP);
 221 }
 222
 223 static inline int spi_nor_fsr_ready(struct spi_nor *nor)
 224 {
 225         int fsr = read_fsr(nor);
 226         if (fsr < 0)
 227                 return fsr;
 228         else
 229                 return fsr & FSR_READY;
 230 }
 231
 232 static int spi_nor_ready(struct spi_nor *nor)
 233 {
 234         int sr, fsr;
 235         sr = spi_nor_sr_ready(nor);
 236         if (sr < 0)
 237                 return sr;
 238         fsr = nor->flags & SNOR_F_USE_FSR ? spi_nor_fsr_ready(nor) : 1;
 239         if (fsr < 0)
 240                 return fsr;
 241         return sr && fsr;
 242 }
 243
 244 /*
 245  * Service routine to read status register until ready, or timeout occurs.
 246  * Returns non-zero if error.
 247  */
 248 static int spi_nor_wait_till_ready_with_timeout(struct spi_nor *nor,
 249                                                 unsigned long timeout_jiffies)
 250 {
 251         unsigned long deadline;
 252         int timeout = 0, ret;
 253
 254         deadline = jiffies + timeout_jiffies;
 255
 256         while (!timeout) {
 257                 if (time_after_eq(jiffies, deadline))
 258                         timeout = 1;
 259
 260                 ret = spi_nor_ready(nor);
 261                 if (ret < 0)
 262                         return ret;
 263                 if (ret)
 264                         return 0;
 265
 266                 cond_resched();
 267         }
 268
 269         dev_err(nor->dev, "flash operation timed out\n");
 270
 271         return -ETIMEDOUT;
 272 }
 273
 274 static int spi_nor_wait_till_ready(struct spi_nor *nor)
 275 {
 276         return spi_nor_wait_till_ready_with_timeout(nor,
 277                                                     DEFAULT_READY_WAIT_JIFFIES);
 278 }
 279
 280 /*
 281  * Erase the whole flash memory
 282  *
 283  * Returns 0 if successful, non-zero otherwise.
 284  */
 285 static int erase_chip(struct spi_nor *nor)
 286 {
 287         dev_dbg(nor->dev, " %lldKiB\n", (long long)(nor->mtd.size >> 10));
 288
 289         return nor->write_reg(nor, SPINOR_OP_CHIP_ERASE, NULL, 0);
 290 }
 291
 292 static int spi_nor_lock_and_prep(struct spi_nor *nor, enum spi_nor_ops ops)
 293 {
 294         int ret = 0;
 295
 296         mutex_lock(&nor->lock);
 297
 298         if (nor->prepare) {
 299                 ret = nor->prepare(nor, ops);
 300                 if (ret) {
 301                         dev_err(nor->dev, "failed in the preparation.\n");
 302                         mutex_unlock(&nor->lock);
 303                         return ret;
 304                 }
 305         }
 306         return ret;
 307 }
 308
 309 static void spi_nor_unlock_and_unprep(struct spi_nor *nor, enum spi_nor_ops ops)
 310 {
 311         if (nor->unprepare)
 312                 nor->unprepare(nor, ops);
 313         mutex_unlock(&nor->lock);
 314 }
 315
 316 /*
 317  * Erase an address range on the nor chip.  The address range may extend
 318  * one or more erase sectors.  Return an error is there is a problem erasing.
 319  */
 320 static int spi_nor_erase(struct mtd_info *mtd, struct erase_info *instr)
 321 {
 322         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 323         u32 addr, len;
 324         uint32_t rem;
 325         int ret;
 326
 327         dev_dbg(nor->dev, "at 0x%llx, len %lld\n", (long long)instr->addr,
 328                         (long long)instr->len);
 329
 330         div_u64_rem(instr->len, mtd->erasesize, &rem);
 331         if (rem)
 332                 return -EINVAL;
 333
 334         addr = instr->addr;
 335         len = instr->len;
 336
 337         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_ERASE);
 338         if (ret)
 339                 return ret;
 340
 341         /* whole-chip erase? */
 342         if (len == mtd->size) {
 343                 unsigned long timeout;
 344
 345                 write_enable(nor);
 346
 347                 if (erase_chip(nor)) {
 348                         ret = -EIO;
 349                         goto erase_err;
 350                 }
 351
 352                 /*
 353                  * Scale the timeout linearly with the size of the flash, with
 354                  * a minimum calibrated to an old 2MB flash. We could try to
 355                  * pull these from CFI/SFDP, but these values should be good
 356                  * enough for now.
 357                  */
 358                 timeout = max(CHIP_ERASE_2MB_READY_WAIT_JIFFIES,
 359                               CHIP_ERASE_2MB_READY_WAIT_JIFFIES *
 360                               (unsigned long)(mtd->size / SZ_2M));
 361                 ret = spi_nor_wait_till_ready_with_timeout(nor, timeout);
 362                 if (ret)
 363                         goto erase_err;
 364
 365         /* REVISIT in some cases we could speed up erasing large regions
 366          * by using SPINOR_OP_SE instead of SPINOR_OP_BE_4K.  We may have set up
 367          * to use "small sector erase", but that's not always optimal.
 368          */
 369
 370         /* "sector"-at-a-time erase */
 371         } else {
 372                 while (len) {
 373                         write_enable(nor);
 374
 375                         if (nor->erase(nor, addr)) {
 376                                 ret = -EIO;
 377                                 goto erase_err;
 378                         }
 379
 380                         addr += mtd->erasesize;
 381                         len -= mtd->erasesize;
 382
 383                         ret = spi_nor_wait_till_ready(nor);
 384                         if (ret)
 385                                 goto erase_err;
 386                 }
 387         }
 388
 389         write_disable(nor);
 390
 391         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_ERASE);
 392
 393         instr->state = MTD_ERASE_DONE;
 394         mtd_erase_callback(instr);
 395
 396         return ret;
 397
 398 erase_err:
 399         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_ERASE);
 400         instr->state = MTD_ERASE_FAILED;
 401         return ret;
 402 }
 403
 404 static int stm_lock(struct spi_nor *nor, loff_t ofs, uint64_t len)
 405 {
 406         struct mtd_info *mtd = &nor->mtd;
 407         uint32_t offset = ofs;
 408         uint8_t status_old, status_new;
 409         int ret = 0;
 410
 411         status_old = read_sr(nor);
 412
 413         if (offset < mtd->size - (mtd->size / 2))
 414                 status_new = status_old | SR_BP2 | SR_BP1 | SR_BP0;
 415         else if (offset < mtd->size - (mtd->size / 4))
 416                 status_new = (status_old & ~SR_BP0) | SR_BP2 | SR_BP1;
 417         else if (offset < mtd->size - (mtd->size / 8))
 418                 status_new = (status_old & ~SR_BP1) | SR_BP2 | SR_BP0;
 419         else if (offset < mtd->size - (mtd->size / 16))
 420                 status_new = (status_old & ~(SR_BP0 | SR_BP1)) | SR_BP2;
 421         else if (offset < mtd->size - (mtd->size / 32))
 422                 status_new = (status_old & ~SR_BP2) | SR_BP1 | SR_BP0;
 423         else if (offset < mtd->size - (mtd->size / 64))
 424                 status_new = (status_old & ~(SR_BP2 | SR_BP0)) | SR_BP1;
 425         else
 426                 status_new = (status_old & ~(SR_BP2 | SR_BP1)) | SR_BP0;
 427
 428         /* Only modify protection if it will not unlock other areas */
 429         if ((status_new & (SR_BP2 | SR_BP1 | SR_BP0)) >
 430                                 (status_old & (SR_BP2 | SR_BP1 | SR_BP0))) {
 431                 write_enable(nor);
 432                 ret = write_sr(nor, status_new);
 433         }
 434
 435         return ret;
 436 }
 437
 438 static int stm_unlock(struct spi_nor *nor, loff_t ofs, uint64_t len)
 439 {
 440         struct mtd_info *mtd = &nor->mtd;
 441         uint32_t offset = ofs;
 442         uint8_t status_old, status_new;
 443         int ret = 0;
 444
 445         status_old = read_sr(nor);
 446
 447         if (offset+len > mtd->size - (mtd->size / 64))
 448                 status_new = status_old & ~(SR_BP2 | SR_BP1 | SR_BP0);
 449         else if (offset+len > mtd->size - (mtd->size / 32))
 450                 status_new = (status_old & ~(SR_BP2 | SR_BP1)) | SR_BP0;
 451         else if (offset+len > mtd->size - (mtd->size / 16))
 452                 status_new = (status_old & ~(SR_BP2 | SR_BP0)) | SR_BP1;
 453         else if (offset+len > mtd->size - (mtd->size / 8))
 454                 status_new = (status_old & ~SR_BP2) | SR_BP1 | SR_BP0;
 455         else if (offset+len > mtd->size - (mtd->size / 4))
 456                 status_new = (status_old & ~(SR_BP0 | SR_BP1)) | SR_BP2;
 457         else if (offset+len > mtd->size - (mtd->size / 2))
 458                 status_new = (status_old & ~SR_BP1) | SR_BP2 | SR_BP0;
 459         else
 460                 status_new = (status_old & ~SR_BP0) | SR_BP2 | SR_BP1;
 461
 462         /* Only modify protection if it will not lock other areas */
 463         if ((status_new & (SR_BP2 | SR_BP1 | SR_BP0)) <
 464                                 (status_old & (SR_BP2 | SR_BP1 | SR_BP0))) {
 465                 write_enable(nor);
 466                 ret = write_sr(nor, status_new);
 467         }
 468
 469         return ret;
 470 }
 471
 472 static int spi_nor_lock(struct mtd_info *mtd, loff_t ofs, uint64_t len)
 473 {
 474         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 475         int ret;
 476
 477         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_LOCK);
 478         if (ret)
 479                 return ret;
 480
 481         ret = nor->flash_lock(nor, ofs, len);
 482
 483         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_UNLOCK);
 484         return ret;
 485 }
 486
 487 static int spi_nor_unlock(struct mtd_info *mtd, loff_t ofs, uint64_t len)
 488 {
 489         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 490         int ret;
 491
 492         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_UNLOCK);
 493         if (ret)
 494                 return ret;
 495
 496         ret = nor->flash_unlock(nor, ofs, len);
 497
 498         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_LOCK);
 499         return ret;
 500 }
 501
 502 /* Used when the "_ext_id" is two bytes at most */
 503 #define INFO(_jedec_id, _ext_id, _sector_size, _n_sectors, _flags)      \
 504                 .id = {                                                 \
 505                         ((_jedec_id) >> 16) & 0xff,                     \
 506                         ((_jedec_id) >> 8) & 0xff,                      \
 507                         (_jedec_id) & 0xff,                             \
 508                         ((_ext_id) >> 8) & 0xff,                        \
 509                         (_ext_id) & 0xff,                               \
 510                         },                                              \
 511                 .id_len = (!(_jedec_id) ? 0 : (3 + ((_ext_id) ? 2 : 0))),       \
 512                 .sector_size = (_sector_size),                          \
 513                 .n_sectors = (_n_sectors),                              \
 514                 .page_size = 256,                                       \
 515                 .flags = (_flags),
 516
 517 #define INFO6(_jedec_id, _ext_id, _sector_size, _n_sectors, _flags)     \
 518                 .id = {                                                 \
 519                         ((_jedec_id) >> 16) & 0xff,                     \
 520                         ((_jedec_id) >> 8) & 0xff,                      \
 521                         (_jedec_id) & 0xff,                             \
 522                         ((_ext_id) >> 16) & 0xff,                       \
 523                         ((_ext_id) >> 8) & 0xff,                        \
 524                         (_ext_id) & 0xff,                               \
 525                         },                                              \
 526                 .id_len = 6,                                            \
 527                 .sector_size = (_sector_size),                          \
 528                 .n_sectors = (_n_sectors),                              \
 529                 .page_size = 256,                                       \
 530                 .flags = (_flags),
 531
 532 #define CAT25_INFO(_sector_size, _n_sectors, _page_size, _addr_width, _flags)   \
 533                 .sector_size = (_sector_size),                          \
 534                 .n_sectors = (_n_sectors),                              \
 535                 .page_size = (_page_size),                              \
 536                 .addr_width = (_addr_width),                            \
 537                 .flags = (_flags),
 538
 539 /* NOTE: double check command sets and memory organization when you add
 540  * more nor chips.  This current list focusses on newer chips, which
 541  * have been converging on command sets which including JEDEC ID.
 542  *
 543  * All newly added entries should describe *hardware* and should use SECT_4K
 544  * (or SECT_4K_PMC) if hardware supports erasing 4 KiB sectors. For usage
 545  * scenarios excluding small sectors there is config option that can be
 546  * disabled: CONFIG_MTD_SPI_NOR_USE_4K_SECTORS.
 547  * For historical (and compatibility) reasons (before we got above config) some
 548  * old entries may be missing 4K flag.
 549  */
 550 static const struct flash_info spi_nor_ids[] = {
 551         /* Atmel -- some are (confusingly) marketed as "DataFlash" */
 552         { "at25fs010",  INFO(0x1f6601, 0, 32 * 1024,   4, SECT_4K) },
 553         { "at25fs040",  INFO(0x1f6604, 0, 64 * 1024,   8, SECT_4K) },
 554
 555         { "at25df041a", INFO(0x1f4401, 0, 64 * 1024,   8, SECT_4K) },
 556         { "at25df321a", INFO(0x1f4701, 0, 64 * 1024,  64, SECT_4K) },
 557         { "at25df641",  INFO(0x1f4800, 0, 64 * 1024, 128, SECT_4K) },
 558
 559         { "at26f004",   INFO(0x1f0400, 0, 64 * 1024,  8, SECT_4K) },
 560         { "at26df081a", INFO(0x1f4501, 0, 64 * 1024, 16, SECT_4K) },
 561         { "at26df161a", INFO(0x1f4601, 0, 64 * 1024, 32, SECT_4K) },
 562         { "at26df321",  INFO(0x1f4700, 0, 64 * 1024, 64, SECT_4K) },
 563
 564         { "at45db081d", INFO(0x1f2500, 0, 64 * 1024, 16, SECT_4K) },
 565
 566         /* EON -- en25xxx */
 567         { "en25f32",    INFO(0x1c3116, 0, 64 * 1024,   64, SECT_4K) },
 568         { "en25p32",    INFO(0x1c2016, 0, 64 * 1024,   64, 0) },
 569         { "en25q32b",   INFO(0x1c3016, 0, 64 * 1024,   64, 0) },
 570         { "en25p64",    INFO(0x1c2017, 0, 64 * 1024,  128, 0) },
 571         { "en25q64",    INFO(0x1c3017, 0, 64 * 1024,  128, SECT_4K) },
 572         { "en25qh128",  INFO(0x1c7018, 0, 64 * 1024,  256, 0) },
 573         { "en25qh256",  INFO(0x1c7019, 0, 64 * 1024,  512, 0) },
 574         { "en25s64",    INFO(0x1c3817, 0, 64 * 1024,  128, SECT_4K) },
 575
 576         /* ESMT */
 577         { "f25l32pa", INFO(0x8c2016, 0, 64 * 1024, 64, SECT_4K) },
 578
 579         /* Everspin */
 580         { "mr25h256", CAT25_INFO( 32 * 1024, 1, 256, 2, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 581         { "mr25h10",  CAT25_INFO(128 * 1024, 1, 256, 3, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 582
 583         /* Fujitsu */
 584         { "mb85rs1mt", INFO(0x047f27, 0, 128 * 1024, 1, SPI_NOR_NO_ERASE) },
 585
 586         /* GigaDevice */
 587         { "gd25q32", INFO(0xc84016, 0, 64 * 1024,  64, SECT_4K) },
 588         { "gd25q64", INFO(0xc84017, 0, 64 * 1024, 128, SECT_4K) },
 589         { "gd25q128", INFO(0xc84018, 0, 64 * 1024, 256, SECT_4K) },
 590
 591         /* Intel/Numonyx -- xxxs33b */
 592         { "160s33b",  INFO(0x898911, 0, 64 * 1024,  32, 0) },
 593         { "320s33b",  INFO(0x898912, 0, 64 * 1024,  64, 0) },
 594         { "640s33b",  INFO(0x898913, 0, 64 * 1024, 128, 0) },
 595
 596         /* ISSI */
 597         { "is25cd512", INFO(0x7f9d20, 0, 32 * 1024,   2, SECT_4K) },
 598
 599         /* Macronix */
 600         { "mx25l512e",   INFO(0xc22010, 0, 64 * 1024,   1, SECT_4K) },
 601         { "mx25l2005a",  INFO(0xc22012, 0, 64 * 1024,   4, SECT_4K) },
 602         { "mx25l4005a",  INFO(0xc22013, 0, 64 * 1024,   8, SECT_4K) },
 603         { "mx25l8005",   INFO(0xc22014, 0, 64 * 1024,  16, 0) },
 604         { "mx25l1606e",  INFO(0xc22015, 0, 64 * 1024,  32, SECT_4K) },
 605         { "mx25l3205d",  INFO(0xc22016, 0, 64 * 1024,  64, 0) },
 606         { "mx25l3255e",  INFO(0xc29e16, 0, 64 * 1024,  64, SECT_4K) },
 607         { "mx25l6405d",  INFO(0xc22017, 0, 64 * 1024, 128, 0) },
 608         { "mx25u6435f",  INFO(0xc22537, 0, 64 * 1024, 128, SECT_4K) },
 609         { "mx25l12805d", INFO(0xc22018, 0, 64 * 1024, 256, 0) },
 610         { "mx25l12855e", INFO(0xc22618, 0, 64 * 1024, 256, 0) },
 611         { "mx25l25635e", INFO(0xc22019, 0, 64 * 1024, 512, 0) },
 612         { "mx25l25655e", INFO(0xc22619, 0, 64 * 1024, 512, 0) },
 613         { "mx66l51235l", INFO(0xc2201a, 0, 64 * 1024, 1024, SPI_NOR_QUAD_READ) },
 614         { "mx66l1g55g",  INFO(0xc2261b, 0, 64 * 1024, 2048, SPI_NOR_QUAD_READ) },
 615
 616         /* Micron */
 617         { "n25q032",     INFO(0x20ba16, 0, 64 * 1024,   64, SPI_NOR_QUAD_READ) },
 618         { "n25q032a",    INFO(0x20bb16, 0, 64 * 1024,   64, SPI_NOR_QUAD_READ) },
 619         { "n25q064",     INFO(0x20ba17, 0, 64 * 1024,  128, SECT_4K | SPI_NOR_QUAD_READ) },
 620         { "n25q064a",    INFO(0x20bb17, 0, 64 * 1024,  128, SECT_4K | SPI_NOR_QUAD_READ) },
 621         { "n25q128a11",  INFO(0x20bb18, 0, 64 * 1024,  256, SPI_NOR_QUAD_READ) },
 622         { "n25q128a13",  INFO(0x20ba18, 0, 64 * 1024,  256, SPI_NOR_QUAD_READ) },
 623         { "n25q256a",    INFO(0x20ba19, 0, 64 * 1024,  512, SECT_4K | SPI_NOR_QUAD_READ) },
 624         { "n25q512a",    INFO(0x20bb20, 0, 64 * 1024, 1024, SECT_4K | USE_FSR | SPI_NOR_QUAD_READ) },
 625         { "n25q512ax3",  INFO(0x20ba20, 0, 64 * 1024, 1024, SECT_4K | USE_FSR | SPI_NOR_QUAD_READ) },
 626         { "n25q00",      INFO(0x20ba21, 0, 64 * 1024, 2048, SECT_4K | USE_FSR | SPI_NOR_QUAD_READ) },
 627
 628         /* PMC */
 629         { "pm25lv512",   INFO(0,        0, 32 * 1024,    2, SECT_4K_PMC) },
 630         { "pm25lv010",   INFO(0,        0, 32 * 1024,    4, SECT_4K_PMC) },
 631         { "pm25lq032",   INFO(0x7f9d46, 0, 64 * 1024,   64, SECT_4K) },
 632
 633         /* Spansion -- single (large) sector size only, at least
 634          * for the chips listed here (without boot sectors).
 635          */
 636         { "s25sl032p",  INFO(0x010215, 0x4d00,  64 * 1024,  64, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 637         { "s25sl064p",  INFO(0x010216, 0x4d00,  64 * 1024, 128, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 638         { "s25fl256s0", INFO(0x010219, 0x4d00, 256 * 1024, 128, 0) },
 639         { "s25fl256s1", INFO(0x010219, 0x4d01,  64 * 1024, 512, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 640         { "s25fl512s",  INFO(0x010220, 0x4d00, 256 * 1024, 256, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 641         { "s70fl01gs",  INFO(0x010221, 0x4d00, 256 * 1024, 256, 0) },
 642         { "s25sl12800", INFO(0x012018, 0x0300, 256 * 1024,  64, 0) },
 643         { "s25sl12801", INFO(0x012018, 0x0301,  64 * 1024, 256, 0) },
 644         { "s25fl128s",  INFO6(0x012018, 0x4d0180, 64 * 1024, 256, SECT_4K | SPI_NOR_QUAD_READ) },
 645         { "s25fl129p0", INFO(0x012018, 0x4d00, 256 * 1024,  64, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 646         { "s25fl129p1", INFO(0x012018, 0x4d01,  64 * 1024, 256, SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 647         { "s25sl004a",  INFO(0x010212,      0,  64 * 1024,   8, 0) },
 648         { "s25sl008a",  INFO(0x010213,      0,  64 * 1024,  16, 0) },
 649         { "s25sl016a",  INFO(0x010214,      0,  64 * 1024,  32, 0) },
 650         { "s25sl032a",  INFO(0x010215,      0,  64 * 1024,  64, 0) },
 651         { "s25sl064a",  INFO(0x010216,      0,  64 * 1024, 128, 0) },
 652         { "s25fl008k",  INFO(0xef4014,      0,  64 * 1024,  16, SECT_4K | SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 653         { "s25fl016k",  INFO(0xef4015,      0,  64 * 1024,  32, SECT_4K | SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 654         { "s25fl064k",  INFO(0xef4017,      0,  64 * 1024, 128, SECT_4K) },
 655         { "s25fl132k",  INFO(0x014016,      0,  64 * 1024,  64, SECT_4K) },
 656         { "s25fl164k",  INFO(0x014017,      0,  64 * 1024, 128, SECT_4K) },
 657         { "s25fl204k",  INFO(0x014013,      0,  64 * 1024,   8, SECT_4K | SPI_NOR_DUAL_READ) },
 658
 659         /* SST -- large erase sizes are "overlays", "sectors" are 4K */
 660         { "sst25vf040b", INFO(0xbf258d, 0, 64 * 1024,  8, SECT_4K | SST_WRITE) },
 661         { "sst25vf080b", INFO(0xbf258e, 0, 64 * 1024, 16, SECT_4K | SST_WRITE) },
 662         { "sst25vf016b", INFO(0xbf2541, 0, 64 * 1024, 32, SECT_4K | SST_WRITE) },
 663         { "sst25vf032b", INFO(0xbf254a, 0, 64 * 1024, 64, SECT_4K | SST_WRITE) },
 664         { "sst25vf064c", INFO(0xbf254b, 0, 64 * 1024, 128, SECT_4K) },
 665         { "sst25wf512",  INFO(0xbf2501, 0, 64 * 1024,  1, SECT_4K | SST_WRITE) },
 666         { "sst25wf010",  INFO(0xbf2502, 0, 64 * 1024,  2, SECT_4K | SST_WRITE) },
 667         { "sst25wf020",  INFO(0xbf2503, 0, 64 * 1024,  4, SECT_4K | SST_WRITE) },
 668         { "sst25wf020a", INFO(0x621612, 0, 64 * 1024,  4, SECT_4K) },
 669         { "sst25wf040b", INFO(0x621613, 0, 64 * 1024,  8, SECT_4K) },
 670         { "sst25wf040",  INFO(0xbf2504, 0, 64 * 1024,  8, SECT_4K | SST_WRITE) },
 671         { "sst25wf080",  INFO(0xbf2505, 0, 64 * 1024, 16, SECT_4K | SST_WRITE) },
 672
 673         /* ST Microelectronics -- newer production may have feature updates */
 674         { "m25p05",  INFO(0x202010,  0,  32 * 1024,   2, 0) },
 675         { "m25p10",  INFO(0x202011,  0,  32 * 1024,   4, 0) },
 676         { "m25p20",  INFO(0x202012,  0,  64 * 1024,   4, 0) },
 677         { "m25p40",  INFO(0x202013,  0,  64 * 1024,   8, 0) },
 678         { "m25p80",  INFO(0x202014,  0,  64 * 1024,  16, 0) },
 679         { "m25p16",  INFO(0x202015,  0,  64 * 1024,  32, 0) },
 680         { "m25p32",  INFO(0x202016,  0,  64 * 1024,  64, 0) },
 681         { "m25p64",  INFO(0x202017,  0,  64 * 1024, 128, 0) },
 682         { "m25p128", INFO(0x202018,  0, 256 * 1024,  64, 0) },
 683
 684         { "m25p05-nonjedec",  INFO(0, 0,  32 * 1024,   2, 0) },
 685         { "m25p10-nonjedec",  INFO(0, 0,  32 * 1024,   4, 0) },
 686         { "m25p20-nonjedec",  INFO(0, 0,  64 * 1024,   4, 0) },
 687         { "m25p40-nonjedec",  INFO(0, 0,  64 * 1024,   8, 0) },
 688         { "m25p80-nonjedec",  INFO(0, 0,  64 * 1024,  16, 0) },
 689         { "m25p16-nonjedec",  INFO(0, 0,  64 * 1024,  32, 0) },
 690         { "m25p32-nonjedec",  INFO(0, 0,  64 * 1024,  64, 0) },
 691         { "m25p64-nonjedec",  INFO(0, 0,  64 * 1024, 128, 0) },
 692         { "m25p128-nonjedec", INFO(0, 0, 256 * 1024,  64, 0) },
 693
 694         { "m45pe10", INFO(0x204011,  0, 64 * 1024,    2, 0) },
 695         { "m45pe80", INFO(0x204014,  0, 64 * 1024,   16, 0) },
 696         { "m45pe16", INFO(0x204015,  0, 64 * 1024,   32, 0) },
 697
 698         { "m25pe20", INFO(0x208012,  0, 64 * 1024,  4,       0) },
 699         { "m25pe80", INFO(0x208014,  0, 64 * 1024, 16,       0) },
 700         { "m25pe16", INFO(0x208015,  0, 64 * 1024, 32, SECT_4K) },
 701
 702         { "m25px16",    INFO(0x207115,  0, 64 * 1024, 32, SECT_4K) },
 703         { "m25px32",    INFO(0x207116,  0, 64 * 1024, 64, SECT_4K) },
 704         { "m25px32-s0", INFO(0x207316,  0, 64 * 1024, 64, SECT_4K) },
 705         { "m25px32-s1", INFO(0x206316,  0, 64 * 1024, 64, SECT_4K) },
 706         { "m25px64",    INFO(0x207117,  0, 64 * 1024, 128, 0) },
 707         { "m25px80",    INFO(0x207114,  0, 64 * 1024, 16, 0) },
 708
 709         /* Winbond -- w25x "blocks" are 64K, "sectors" are 4KiB */
 710         { "w25x05", INFO(0xef3010, 0, 64 * 1024,  1,  SECT_4K) },
 711         { "w25x10", INFO(0xef3011, 0, 64 * 1024,  2,  SECT_4K) },
 712         { "w25x20", INFO(0xef3012, 0, 64 * 1024,  4,  SECT_4K) },
 713         { "w25x40", INFO(0xef3013, 0, 64 * 1024,  8,  SECT_4K) },
 714         { "w25x80", INFO(0xef3014, 0, 64 * 1024,  16, SECT_4K) },
 715         { "w25x16", INFO(0xef3015, 0, 64 * 1024,  32, SECT_4K) },
 716         { "w25x32", INFO(0xef3016, 0, 64 * 1024,  64, SECT_4K) },
 717         { "w25q32", INFO(0xef4016, 0, 64 * 1024,  64, SECT_4K) },
 718         { "w25q32dw", INFO(0xef6016, 0, 64 * 1024,  64, SECT_4K) },
 719         { "w25x64", INFO(0xef3017, 0, 64 * 1024, 128, SECT_4K) },
 720         { "w25q64", INFO(0xef4017, 0, 64 * 1024, 128, SECT_4K) },
 721         { "w25q64dw", INFO(0xef6017, 0, 64 * 1024, 128, SECT_4K) },
 722         { "w25q128fw", INFO(0xef6018, 0, 64 * 1024, 256, SECT_4K | SPI_NOR_DUAL_READ | SPI_NOR_QUAD_READ) },
 723         { "w25q80", INFO(0xef5014, 0, 64 * 1024,  16, SECT_4K) },
 724         { "w25q80bl", INFO(0xef4014, 0, 64 * 1024,  16, SECT_4K) },
 725         { "w25q128", INFO(0xef4018, 0, 64 * 1024, 256, SECT_4K) },
 726         { "w25q256", INFO(0xef4019, 0, 64 * 1024, 512, SECT_4K) },
 727
 728         /* Catalyst / On Semiconductor -- non-JEDEC */
 729         { "cat25c11", CAT25_INFO(  16, 8, 16, 1, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 730         { "cat25c03", CAT25_INFO(  32, 8, 16, 2, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 731         { "cat25c09", CAT25_INFO( 128, 8, 32, 2, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 732         { "cat25c17", CAT25_INFO( 256, 8, 32, 2, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 733         { "cat25128", CAT25_INFO(2048, 8, 64, 2, SPI_NOR_NO_ERASE | SPI_NOR_NO_FR) },
 734         { },
 735 };
 736
 737 static const struct flash_info *spi_nor_read_id(struct spi_nor *nor)
 738 {
 739         int                     tmp;
 740         u8                      id[SPI_NOR_MAX_ID_LEN];
 741         const struct flash_info *info;
 742
 743         tmp = nor->read_reg(nor, SPINOR_OP_RDID, id, SPI_NOR_MAX_ID_LEN);
 744         if (tmp < 0) {
 745                 dev_dbg(nor->dev, " error %d reading JEDEC ID\n", tmp);
 746                 return ERR_PTR(tmp);
 747         }
 748
 749         for (tmp = 0; tmp < ARRAY_SIZE(spi_nor_ids) - 1; tmp++) {
 750                 info = &spi_nor_ids[tmp];
 751                 if (info->id_len) {
 752                         if (!memcmp(info->id, id, info->id_len))
 753                                 return &spi_nor_ids[tmp];
 754                 }
 755         }
 756         dev_err(nor->dev, "unrecognized JEDEC id bytes: %02x, %2x, %2x\n",
 757                 id[0], id[1], id[2]);
 758         return ERR_PTR(-ENODEV);
 759 }
 760
 761 static int spi_nor_read(struct mtd_info *mtd, loff_t from, size_t len,
 762                         size_t *retlen, u_char *buf)
 763 {
 764         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 765         int ret;
 766
 767         dev_dbg(nor->dev, "from 0x%08x, len %zd\n", (u32)from, len);
 768
 769         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_READ);
 770         if (ret)
 771                 return ret;
 772
 773         ret = nor->read(nor, from, len, retlen, buf);
 774
 775         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_READ);
 776         return ret;
 777 }
 778
 779 static int sst_write(struct mtd_info *mtd, loff_t to, size_t len,
 780                 size_t *retlen, const u_char *buf)
 781 {
 782         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 783         size_t actual;
 784         int ret;
 785
 786         dev_dbg(nor->dev, "to 0x%08x, len %zd\n", (u32)to, len);
 787
 788         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_WRITE);
 789         if (ret)
 790                 return ret;
 791
 792         write_enable(nor);
 793
 794         nor->sst_write_second = false;
 795
 796         actual = to % 2;
 797         /* Start write from odd address. */
 798         if (actual) {
 799                 nor->program_opcode = SPINOR_OP_BP;
 800
 801                 /* write one byte. */
 802                 nor->write(nor, to, 1, retlen, buf);
 803                 ret = spi_nor_wait_till_ready(nor);
 804                 if (ret)
 805                         goto time_out;
 806         }
 807         to += actual;
 808
 809         /* Write out most of the data here. */
 810         for (; actual < len - 1; actual += 2) {
 811                 nor->program_opcode = SPINOR_OP_AAI_WP;
 812
 813                 /* write two bytes. */
 814                 nor->write(nor, to, 2, retlen, buf + actual);
 815                 ret = spi_nor_wait_till_ready(nor);
 816                 if (ret)
 817                         goto time_out;
 818                 to += 2;
 819                 nor->sst_write_second = true;
 820         }
 821         nor->sst_write_second = false;
 822
 823         write_disable(nor);
 824         ret = spi_nor_wait_till_ready(nor);
 825         if (ret)
 826                 goto time_out;
 827
 828         /* Write out trailing byte if it exists. */
 829         if (actual != len) {
 830                 write_enable(nor);
 831
 832                 nor->program_opcode = SPINOR_OP_BP;
 833                 nor->write(nor, to, 1, retlen, buf + actual);
 834
 835                 ret = spi_nor_wait_till_ready(nor);
 836                 if (ret)
 837                         goto time_out;
 838                 write_disable(nor);
 839         }
 840 time_out:
 841         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_WRITE);
 842         return ret;
 843 }
 844
 845 /*
 846  * Write an address range to the nor chip.  Data must be written in
 847  * FLASH_PAGESIZE chunks.  The address range may be any size provided
 848  * it is within the physical boundaries.
 849  */
 850 static int spi_nor_write(struct mtd_info *mtd, loff_t to, size_t len,
 851         size_t *retlen, const u_char *buf)
 852 {
 853         struct spi_nor *nor = mtd_to_spi_nor(mtd);
 854         u32 page_offset, page_size, i;
 855         int ret;
 856
 857         dev_dbg(nor->dev, "to 0x%08x, len %zd\n", (u32)to, len);
 858
 859         ret = spi_nor_lock_and_prep(nor, SPI_NOR_OPS_WRITE);
 860         if (ret)
 861                 return ret;
 862
 863         write_enable(nor);
 864
 865         page_offset = to & (nor->page_size - 1);
 866
 867         /* do all the bytes fit onto one page? */
 868         if (page_offset + len <= nor->page_size) {
 869                 nor->write(nor, to, len, retlen, buf);
 870         } else {
 871                 /* the size of data remaining on the first page */
 872                 page_size = nor->page_size - page_offset;
 873                 nor->write(nor, to, page_size, retlen, buf);
 874
 875                 /* write everything in nor->page_size chunks */
 876                 for (i = page_size; i < len; i += page_size) {
 877                         page_size = len - i;
 878                         if (page_size > nor->page_size)
 879                                 page_size = nor->page_size;
 880
 881                         ret = spi_nor_wait_till_ready(nor);
 882                         if (ret)
 883                                 goto write_err;
 884
 885                         write_enable(nor);
 886
 887                         nor->write(nor, to + i, page_size, retlen, buf + i);
 888                 }
 889         }
 890
 891         ret = spi_nor_wait_till_ready(nor);
 892 write_err:
 893         spi_nor_unlock_and_unprep(nor, SPI_NOR_OPS_WRITE);
 894         return ret;
 895 }
 896
 897 static int macronix_quad_enable(struct spi_nor *nor)
 898 {
 899         int ret, val;
 900
 901         val = read_sr(nor);
 902         write_enable(nor);
 903
 904         write_sr(nor, val | SR_QUAD_EN_MX);
 905
 906         if (spi_nor_wait_till_ready(nor))
 907                 return 1;
 908
 909         ret = read_sr(nor);
 910         if (!(ret > 0 && (ret & SR_QUAD_EN_MX))) {
 911                 dev_err(nor->dev, "Macronix Quad bit not set\n");
 912                 return -EINVAL;
 913         }
 914
 915         return 0;
 916 }
 917
 918 /*
 919  * Write status Register and configuration register with 2 bytes
 920  * The first byte will be written to the status register, while the
 921  * second byte will be written to the configuration register.
 922  * Return negative if error occured.
 923  */
 924 static int write_sr_cr(struct spi_nor *nor, u16 val)
 925 {
 926         nor->cmd_buf[0] = val & 0xff;
 927         nor->cmd_buf[1] = (val >> 8);
 928
 929         return nor->write_reg(nor, SPINOR_OP_WRSR, nor->cmd_buf, 2);
 930 }
 931
 932 static int spansion_quad_enable(struct spi_nor *nor)
 933 {
 934         int ret;
 935         int quad_en = CR_QUAD_EN_SPAN << 8;
 936
 937         write_enable(nor);
 938
 939         ret = write_sr_cr(nor, quad_en);
 940         if (ret < 0) {
 941                 dev_err(nor->dev,
 942                         "error while writing configuration register\n");
 943                 return -EINVAL;
 944         }
 945
 946         /* read back and check it */
 947         ret = read_cr(nor);
 948         if (!(ret > 0 && (ret & CR_QUAD_EN_SPAN))) {
 949                 dev_err(nor->dev, "Spansion Quad bit not set\n");
 950                 return -EINVAL;
 951         }
 952
 953         return 0;
 954 }
 955
 956 static int micron_quad_enable(struct spi_nor *nor)
 957 {
 958         int ret;
 959         u8 val;
 960
 961         ret = nor->read_reg(nor, SPINOR_OP_RD_EVCR, &val, 1);
 962         if (ret < 0) {
 963                 dev_err(nor->dev, "error %d reading EVCR\n", ret);
 964                 return ret;
 965         }
 966
 967         write_enable(nor);
 968
 969         /* set EVCR, enable quad I/O */
 970         nor->cmd_buf[0] = val & ~EVCR_QUAD_EN_MICRON;
 971         ret = nor->write_reg(nor, SPINOR_OP_WD_EVCR, nor->cmd_buf, 1);
 972         if (ret < 0) {
 973                 dev_err(nor->dev, "error while writing EVCR register\n");
 974                 return ret;
 975         }
 976
 977         ret = spi_nor_wait_till_ready(nor);
 978         if (ret)
 979                 return ret;
 980
 981         /* read EVCR and check it */
 982         ret = nor->read_reg(nor, SPINOR_OP_RD_EVCR, &val, 1);
 983         if (ret < 0) {
 984                 dev_err(nor->dev, "error %d reading EVCR\n", ret);
 985                 return ret;
 986         }
 987         if (val & EVCR_QUAD_EN_MICRON) {
 988                 dev_err(nor->dev, "Micron EVCR Quad bit not clear\n");
 989                 return -EINVAL;
 990         }
 991
 992         return 0;
 993 }
 994
 995 static int set_quad_mode(struct spi_nor *nor, const struct flash_info *info)
 996 {
 997         int status;
 998
 999         switch (JEDEC_MFR(info)) {
1000         case CFI_MFR_MACRONIX:
1001                 status = macronix_quad_enable(nor);
1002                 if (status) {
1003                         dev_err(nor->dev, "Macronix quad-read not enabled\n");
1004                         return -EINVAL;
1005                 }
1006                 return status;
1007         case CFI_MFR_ST:
1008                 status = micron_quad_enable(nor);
1009                 if (status) {
1010                         dev_err(nor->dev, "Micron quad-read not enabled\n");
1011                         return -EINVAL;
1012                 }
1013                 return status;
1014         default:
1015                 status = spansion_quad_enable(nor);
1016                 if (status) {
1017                         dev_err(nor->dev, "Spansion quad-read not enabled\n");
1018                         return -EINVAL;
1019                 }
1020                 return status;
1021         }
1022 }
1023
1024 static int spi_nor_check(struct spi_nor *nor)
1025 {
1026         if (!nor->dev || !nor->read || !nor->write ||
1027                 !nor->read_reg || !nor->write_reg || !nor->erase) {
1028                 pr_err("spi-nor: please fill all the necessary fields!\n");
1029                 return -EINVAL;
1030         }
1031
1032         return 0;
1033 }
1034
1035 int spi_nor_scan(struct spi_nor *nor, const char *name, enum read_mode mode)
1036 {
1037         const struct flash_info *info = NULL;
1038         struct device *dev = nor->dev;
1039         struct mtd_info *mtd = &nor->mtd;
1040         struct device_node *np = nor->flash_node;
1041         int ret;
1042         int i;
1043
1044         ret = spi_nor_check(nor);
1045         if (ret)
1046                 return ret;
1047
1048         if (name)
1049                 info = spi_nor_match_id(name);
1050         /* Try to auto-detect if chip name wasn't specified or not found */
1051         if (!info)
1052                 info = spi_nor_read_id(nor);
1053         if (IS_ERR_OR_NULL(info))
1054                 return -ENOENT;
1055
1056         /*
1057          * If caller has specified name of flash model that can normally be
1058          * detected using JEDEC, let's verify it.
1059          */
1060         if (name && info->id_len) {
1061                 const struct flash_info *jinfo;
1062
1063                 jinfo = spi_nor_read_id(nor);
1064                 if (IS_ERR(jinfo)) {
1065                         return PTR_ERR(jinfo);
1066                 } else if (jinfo != info) {
1067                         /*
1068                          * JEDEC knows better, so overwrite platform ID. We
1069                          * can't trust partitions any longer, but we'll let
1070                          * mtd apply them anyway, since some partitions may be
1071                          * marked read-only, and we don't want to lose that
1072                          * information, even if it's not 100% accurate.
1073                          */
1074                         dev_warn(dev, "found %s, expected %s\n",
1075                                  jinfo->name, info->name);
1076                         info = jinfo;
1077                 }
1078         }
1079
1080         mutex_init(&nor->lock);
1081
1082         /*
1083          * Atmel, SST and Intel/Numonyx serial nor tend to power
1084          * up with the software protection bits set
1085          */
1086
1087         if (JEDEC_MFR(info) == CFI_MFR_ATMEL ||
1088             JEDEC_MFR(info) == CFI_MFR_INTEL ||
1089             JEDEC_MFR(info) == CFI_MFR_SST) {
1090                 write_enable(nor);
1091                 write_sr(nor, 0);
1092         }
1093
1094         if (!mtd->name)
1095                 mtd->name = dev_name(dev);
1096         mtd->priv = nor;
1097         mtd->type = MTD_NORFLASH;
1098         mtd->writesize = 1;
1099         mtd->flags = MTD_CAP_NORFLASH;
1100         mtd->size = info->sector_size * info->n_sectors;
1101         mtd->_erase = spi_nor_erase;
1102         mtd->_read = spi_nor_read;
1103
1104         /* nor protection support for STmicro chips */
1105         if (JEDEC_MFR(info) == CFI_MFR_ST) {
1106                 nor->flash_lock = stm_lock;
1107                 nor->flash_unlock = stm_unlock;
1108         }
1109
1110         if (nor->flash_lock && nor->flash_unlock) {
1111                 mtd->_lock = spi_nor_lock;
1112                 mtd->_unlock = spi_nor_unlock;
1113         }
1114
1115         /* sst nor chips use AAI word program */
1116         if (info->flags & SST_WRITE)
1117                 mtd->_write = sst_write;
1118         else
1119                 mtd->_write = spi_nor_write;
1120
1121         if (info->flags & USE_FSR)
1122                 nor->flags |= SNOR_F_USE_FSR;
1123
1124 #ifdef CONFIG_MTD_SPI_NOR_USE_4K_SECTORS
1125         /* prefer "small sector" erase if possible */
1126         if (info->flags & SECT_4K) {
1127                 nor->erase_opcode = SPINOR_OP_BE_4K;
1128                 mtd->erasesize = 4096;
1129         } else if (info->flags & SECT_4K_PMC) {
1130                 nor->erase_opcode = SPINOR_OP_BE_4K_PMC;
1131                 mtd->erasesize = 4096;
1132         } else
1133 #endif
1134         {
1135                 nor->erase_opcode = SPINOR_OP_SE;
1136                 mtd->erasesize = info->sector_size;
1137         }
1138
1139         if (info->flags & SPI_NOR_NO_ERASE)
1140                 mtd->flags |= MTD_NO_ERASE;
1141
1142         mtd->dev.parent = dev;
1143         nor->page_size = info->page_size;
1144         mtd->writebufsize = nor->page_size;
1145
1146         if (np) {
1147                 /* If we were instantiated by DT, use it */
1148                 if (of_property_read_bool(np, "m25p,fast-read"))
1149                         nor->flash_read = SPI_NOR_FAST;
1150                 else
1151                         nor->flash_read = SPI_NOR_NORMAL;
1152         } else {
1153                 /* If we weren't instantiated by DT, default to fast-read */
1154                 nor->flash_read = SPI_NOR_FAST;
1155         }
1156
1157         /* Some devices cannot do fast-read, no matter what DT tells us */
1158         if (info->flags & SPI_NOR_NO_FR)
1159                 nor->flash_read = SPI_NOR_NORMAL;
1160
1161         /* Quad/Dual-read mode takes precedence over fast/normal */
1162         if (mode == SPI_NOR_QUAD && info->flags & SPI_NOR_QUAD_READ) {
1163                 ret = set_quad_mode(nor, info);
1164                 if (ret) {
1165                         dev_err(dev, "quad mode not supported\n");
1166                         return ret;
1167                 }
1168                 nor->flash_read = SPI_NOR_QUAD;
1169         } else if (mode == SPI_NOR_DUAL && info->flags & SPI_NOR_DUAL_READ) {
1170                 nor->flash_read = SPI_NOR_DUAL;
1171         }
1172
1173         /* Default commands */
1174         switch (nor->flash_read) {
1175         case SPI_NOR_QUAD:
1176                 nor->read_opcode = SPINOR_OP_READ_1_1_4;
1177                 break;
1178         case SPI_NOR_DUAL:
1179                 nor->read_opcode = SPINOR_OP_READ_1_1_2;
1180                 break;
1181         case SPI_NOR_FAST:
1182                 nor->read_opcode = SPINOR_OP_READ_FAST;
1183                 break;
1184         case SPI_NOR_NORMAL:
1185                 nor->read_opcode = SPINOR_OP_READ;
1186                 break;
1187         default:
1188                 dev_err(dev, "No Read opcode defined\n");
1189                 return -EINVAL;
1190         }
1191
1192         nor->program_opcode = SPINOR_OP_PP;
1193
1194         if (info->addr_width)
1195                 nor->addr_width = info->addr_width;
1196         else if (mtd->size > 0x1000000) {
1197                 /* enable 4-byte addressing if the device exceeds 16MiB */
1198                 nor->addr_width = 4;
1199                 if (JEDEC_MFR(info) == CFI_MFR_AMD) {
1200                         /* Dedicated 4-byte command set */
1201                         switch (nor->flash_read) {
1202                         case SPI_NOR_QUAD:
1203                                 nor->read_opcode = SPINOR_OP_READ4_1_1_4;
1204                                 break;
1205                         case SPI_NOR_DUAL:
1206                                 nor->read_opcode = SPINOR_OP_READ4_1_1_2;
1207                                 break;
1208                         case SPI_NOR_FAST:
1209                                 nor->read_opcode = SPINOR_OP_READ4_FAST;
1210                                 break;
1211                         case SPI_NOR_NORMAL:
1212                                 nor->read_opcode = SPINOR_OP_READ4;
1213                                 break;
1214                         }
1215                         nor->program_opcode = SPINOR_OP_PP_4B;
1216                         /* No small sector erase for 4-byte command set */
1217                         nor->erase_opcode = SPINOR_OP_SE_4B;
1218                         mtd->erasesize = info->sector_size;
1219                 } else
1220                         set_4byte(nor, info, 1);
1221         } else {
1222                 nor->addr_width = 3;
1223         }
1224
1225         nor->read_dummy = spi_nor_read_dummy_cycles(nor);
1226
1227         dev_info(dev, "%s (%lld Kbytes)\n", info->name,
1228                         (long long)mtd->size >> 10);
1229
1230         dev_dbg(dev,
1231                 "mtd .name = %s, .size = 0x%llx (%lldMiB), "
1232                 ".erasesize = 0x%.8x (%uKiB) .numeraseregions = %d\n",
1233                 mtd->name, (long long)mtd->size, (long long)(mtd->size >> 20),
1234                 mtd->erasesize, mtd->erasesize / 1024, mtd->numeraseregions);
1235
1236         if (mtd->numeraseregions)
1237                 for (i = 0; i < mtd->numeraseregions; i++)
1238                         dev_dbg(dev,
1239                                 "mtd.eraseregions[%d] = { .offset = 0x%llx, "
1240                                 ".erasesize = 0x%.8x (%uKiB), "
1241                                 ".numblocks = %d }\n",
1242                                 i, (long long)mtd->eraseregions[i].offset,
1243                                 mtd->eraseregions[i].erasesize,
1244                                 mtd->eraseregions[i].erasesize / 1024,
1245                                 mtd->eraseregions[i].numblocks);
1246         return 0;
1247 }
1248 EXPORT_SYMBOL_GPL(spi_nor_scan);
1249
1250 static const struct flash_info *spi_nor_match_id(const char *name)
1251 {
1252         const struct flash_info *id = spi_nor_ids;
1253
1254         while (id->name) {
1255                 if (!strcmp(name, id->name))
1256                         return id;
1257                 id++;
1258         }
1259         return NULL;
1260 }
1261
1262 MODULE_LICENSE("GPL");
1263 MODULE_AUTHOR("Huang Shijie <shijie8@gmail.com>");
1264 MODULE_AUTHOR("Mike Lavender");
1265 MODULE_DESCRIPTION("framework for SPI NOR");