drivers/net/ethernet/marvell/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * Copyright (C) 2013 Michael Stapelberg <michael@stapelberg.de>
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License
  27  * as published by the Free Software Foundation; either version 2
  28  * of the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, see <http://www.gnu.org/licenses/>.
  37  */
  38
  39 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  40
  41 #include <linux/init.h>
  42 #include <linux/dma-mapping.h>
  43 #include <linux/in.h>
  44 #include <linux/ip.h>
  45 #include <linux/tcp.h>
  46 #include <linux/udp.h>
  47 #include <linux/etherdevice.h>
  48 #include <linux/delay.h>
  49 #include <linux/ethtool.h>
  50 #include <linux/platform_device.h>
  51 #include <linux/module.h>
  52 #include <linux/kernel.h>
  53 #include <linux/spinlock.h>
  54 #include <linux/workqueue.h>
  55 #include <linux/phy.h>
  56 #include <linux/mv643xx_eth.h>
  57 #include <linux/io.h>
  58 #include <linux/interrupt.h>
  59 #include <linux/types.h>
  60 #include <linux/slab.h>
  61 #include <linux/clk.h>
  62 #include <linux/of.h>
  63 #include <linux/of_irq.h>
  64 #include <linux/of_net.h>
  65 #include <linux/of_mdio.h>
  66
  67 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  68 static char mv643xx_eth_driver_version[] = "1.4";
  69
  70
  71 /*
  72  * Registers shared between all ports.
  73  */
  74 #define PHY_ADDR                        0x0000
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Main per-port registers.  These live at offset 0x0400 for
  83  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  84  */
  85 #define PORT_CONFIG                     0x0000
  86 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  87 #define PORT_CONFIG_EXT                 0x0004
  88 #define MAC_ADDR_LOW                    0x0014
  89 #define MAC_ADDR_HIGH                   0x0018
  90 #define SDMA_CONFIG                     0x001c
  91 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  92 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  93 #define  BLM_TX_NO_SWAP                 0x00000020
  94 #define  BLM_RX_NO_SWAP                 0x00000010
  95 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  96 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  97 #define PORT_SERIAL_CONTROL             0x003c
  98 #define  SET_MII_SPEED_TO_100           0x01000000
  99 #define  SET_GMII_SPEED_TO_1000         0x00800000
 100 #define  SET_FULL_DUPLEX_MODE           0x00200000
 101 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
 102 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 103 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 104 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 105 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 106 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 107 #define  FORCE_LINK_PASS                0x00000002
 108 #define  SERIAL_PORT_ENABLE             0x00000001
 109 #define PORT_STATUS                     0x0044
 110 #define  TX_FIFO_EMPTY                  0x00000400
 111 #define  TX_IN_PROGRESS                 0x00000080
 112 #define  PORT_SPEED_MASK                0x00000030
 113 #define  PORT_SPEED_1000                0x00000010
 114 #define  PORT_SPEED_100                 0x00000020
 115 #define  PORT_SPEED_10                  0x00000000
 116 #define  FLOW_CONTROL_ENABLED           0x00000008
 117 #define  FULL_DUPLEX                    0x00000004
 118 #define  LINK_UP                        0x00000002
 119 #define TXQ_COMMAND                     0x0048
 120 #define TXQ_FIX_PRIO_CONF               0x004c
 121 #define PORT_SERIAL_CONTROL1            0x004c
 122 #define  CLK125_BYPASS_EN               0x00000010
 123 #define TX_BW_RATE                      0x0050
 124 #define TX_BW_MTU                       0x0058
 125 #define TX_BW_BURST                     0x005c
 126 #define INT_CAUSE                       0x0060
 127 #define  INT_TX_END                     0x07f80000
 128 #define  INT_TX_END_0                   0x00080000
 129 #define  INT_RX                         0x000003fc
 130 #define  INT_RX_0                       0x00000004
 131 #define  INT_EXT                        0x00000002
 132 #define INT_CAUSE_EXT                   0x0064
 133 #define  INT_EXT_LINK_PHY               0x00110000
 134 #define  INT_EXT_TX                     0x000000ff
 135 #define INT_MASK                        0x0068
 136 #define INT_MASK_EXT                    0x006c
 137 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 138 #define RX_DISCARD_FRAME_CNT            0x0084
 139 #define RX_OVERRUN_FRAME_CNT            0x0088
 140 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 141 #define TX_BW_RATE_MOVED                0x00e0
 142 #define TX_BW_MTU_MOVED                 0x00e8
 143 #define TX_BW_BURST_MOVED               0x00ec
 144 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 145 #define RXQ_COMMAND                     0x0280
 146 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 147 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 148 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 149 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 150
 151 /*
 152  * Misc per-port registers.
 153  */
 154 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 155 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 156 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 157 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 158
 159
 160 /*
 161  * SDMA configuration register default value.
 162  */
 163 #if defined(__BIG_ENDIAN)
 164 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 165                 (RX_BURST_SIZE_4_64BIT  |       \
 166                  TX_BURST_SIZE_4_64BIT)
 167 #elif defined(__LITTLE_ENDIAN)
 168 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 169                 (RX_BURST_SIZE_4_64BIT  |       \
 170                  BLM_RX_NO_SWAP         |       \
 171                  BLM_TX_NO_SWAP         |       \
 172                  TX_BURST_SIZE_4_64BIT)
 173 #else
 174 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 175 #endif
 176
 177
 178 /*
 179  * Misc definitions.
 180  */
 181 #define DEFAULT_RX_QUEUE_SIZE   128
 182 #define DEFAULT_TX_QUEUE_SIZE   256
 183 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 184
 185
 186 /*
 187  * RX/TX descriptors.
 188  */
 189 #if defined(__BIG_ENDIAN)
 190 struct rx_desc {
 191         u16 byte_cnt;           /* Descriptor buffer byte count         */
 192         u16 buf_size;           /* Buffer size                          */
 193         u32 cmd_sts;            /* Descriptor command status            */
 194         u32 next_desc_ptr;      /* Next descriptor pointer              */
 195         u32 buf_ptr;            /* Descriptor buffer pointer            */
 196 };
 197
 198 struct tx_desc {
 199         u16 byte_cnt;           /* buffer byte count                    */
 200         u16 l4i_chk;            /* CPU provided TCP checksum            */
 201         u32 cmd_sts;            /* Command/status field                 */
 202         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 203         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 204 };
 205 #elif defined(__LITTLE_ENDIAN)
 206 struct rx_desc {
 207         u32 cmd_sts;            /* Descriptor command status            */
 208         u16 buf_size;           /* Buffer size                          */
 209         u16 byte_cnt;           /* Descriptor buffer byte count         */
 210         u32 buf_ptr;            /* Descriptor buffer pointer            */
 211         u32 next_desc_ptr;      /* Next descriptor pointer              */
 212 };
 213
 214 struct tx_desc {
 215         u32 cmd_sts;            /* Command/status field                 */
 216         u16 l4i_chk;            /* CPU provided TCP checksum            */
 217         u16 byte_cnt;           /* buffer byte count                    */
 218         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 219         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 220 };
 221 #else
 222 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 223 #endif
 224
 225 /* RX & TX descriptor command */
 226 #define BUFFER_OWNED_BY_DMA             0x80000000
 227
 228 /* RX & TX descriptor status */
 229 #define ERROR_SUMMARY                   0x00000001
 230
 231 /* RX descriptor status */
 232 #define LAYER_4_CHECKSUM_OK             0x40000000
 233 #define RX_ENABLE_INTERRUPT             0x20000000
 234 #define RX_FIRST_DESC                   0x08000000
 235 #define RX_LAST_DESC                    0x04000000
 236 #define RX_IP_HDR_OK                    0x02000000
 237 #define RX_PKT_IS_IPV4                  0x01000000
 238 #define RX_PKT_IS_ETHERNETV2            0x00800000
 239 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 240 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 241 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 242
 243 /* TX descriptor command */
 244 #define TX_ENABLE_INTERRUPT             0x00800000
 245 #define GEN_CRC                         0x00400000
 246 #define TX_FIRST_DESC                   0x00200000
 247 #define TX_LAST_DESC                    0x00100000
 248 #define ZERO_PADDING                    0x00080000
 249 #define GEN_IP_V4_CHECKSUM              0x00040000
 250 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 251 #define UDP_FRAME                       0x00010000
 252 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 253 #define GEN_TCP_UDP_CHK_FULL            0x00000400
 254 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 255
 256 #define TX_IHL_SHIFT                    11
 257
 258
 259 /* global *******************************************************************/
 260 struct mv643xx_eth_shared_private {
 261         /*
 262          * Ethernet controller base address.
 263          */
 264         void __iomem *base;
 265
 266         /*
 267          * Per-port MBUS window access register value.
 268          */
 269         u32 win_protect;
 270
 271         /*
 272          * Hardware-specific parameters.
 273          */
 274         int extended_rx_coal_limit;
 275         int tx_bw_control;
 276         int tx_csum_limit;
 277         struct clk *clk;
 278 };
 279
 280 #define TX_BW_CONTROL_ABSENT            0
 281 #define TX_BW_CONTROL_OLD_LAYOUT        1
 282 #define TX_BW_CONTROL_NEW_LAYOUT        2
 283
 284 static int mv643xx_eth_open(struct net_device *dev);
 285 static int mv643xx_eth_stop(struct net_device *dev);
 286
 287
 288 /* per-port *****************************************************************/
 289 struct mib_counters {
 290         u64 good_octets_received;
 291         u32 bad_octets_received;
 292         u32 internal_mac_transmit_err;
 293         u32 good_frames_received;
 294         u32 bad_frames_received;
 295         u32 broadcast_frames_received;
 296         u32 multicast_frames_received;
 297         u32 frames_64_octets;
 298         u32 frames_65_to_127_octets;
 299         u32 frames_128_to_255_octets;
 300         u32 frames_256_to_511_octets;
 301         u32 frames_512_to_1023_octets;
 302         u32 frames_1024_to_max_octets;
 303         u64 good_octets_sent;
 304         u32 good_frames_sent;
 305         u32 excessive_collision;
 306         u32 multicast_frames_sent;
 307         u32 broadcast_frames_sent;
 308         u32 unrec_mac_control_received;
 309         u32 fc_sent;
 310         u32 good_fc_received;
 311         u32 bad_fc_received;
 312         u32 undersize_received;
 313         u32 fragments_received;
 314         u32 oversize_received;
 315         u32 jabber_received;
 316         u32 mac_receive_error;
 317         u32 bad_crc_event;
 318         u32 collision;
 319         u32 late_collision;
 320         /* Non MIB hardware counters */
 321         u32 rx_discard;
 322         u32 rx_overrun;
 323 };
 324
 325 struct rx_queue {
 326         int index;
 327
 328         int rx_ring_size;
 329
 330         int rx_desc_count;
 331         int rx_curr_desc;
 332         int rx_used_desc;
 333
 334         struct rx_desc *rx_desc_area;
 335         dma_addr_t rx_desc_dma;
 336         int rx_desc_area_size;
 337         struct sk_buff **rx_skb;
 338 };
 339
 340 struct tx_queue {
 341         int index;
 342
 343         int tx_ring_size;
 344
 345         int tx_desc_count;
 346         int tx_curr_desc;
 347         int tx_used_desc;
 348
 349         struct tx_desc *tx_desc_area;
 350         dma_addr_t tx_desc_dma;
 351         int tx_desc_area_size;
 352
 353         struct sk_buff_head tx_skb;
 354
 355         unsigned long tx_packets;
 356         unsigned long tx_bytes;
 357         unsigned long tx_dropped;
 358 };
 359
 360 struct mv643xx_eth_private {
 361         struct mv643xx_eth_shared_private *shared;
 362         void __iomem *base;
 363         int port_num;
 364
 365         struct net_device *dev;
 366
 367         struct phy_device *phy;
 368
 369         struct timer_list mib_counters_timer;
 370         spinlock_t mib_counters_lock;
 371         struct mib_counters mib_counters;
 372
 373         struct work_struct tx_timeout_task;
 374
 375         struct napi_struct napi;
 376         u32 int_mask;
 377         u8 oom;
 378         u8 work_link;
 379         u8 work_tx;
 380         u8 work_tx_end;
 381         u8 work_rx;
 382         u8 work_rx_refill;
 383
 384         int skb_size;
 385
 386         /*
 387          * RX state.
 388          */
 389         int rx_ring_size;
 390         unsigned long rx_desc_sram_addr;
 391         int rx_desc_sram_size;
 392         int rxq_count;
 393         struct timer_list rx_oom;
 394         struct rx_queue rxq[8];
 395
 396         /*
 397          * TX state.
 398          */
 399         int tx_ring_size;
 400         unsigned long tx_desc_sram_addr;
 401         int tx_desc_sram_size;
 402         int txq_count;
 403         struct tx_queue txq[8];
 404
 405         /*
 406          * Hardware-specific parameters.
 407          */
 408         struct clk *clk;
 409         unsigned int t_clk;
 410 };
 411
 412
 413 /* port register accessors **************************************************/
 414 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 415 {
 416         return readl(mp->shared->base + offset);
 417 }
 418
 419 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 420 {
 421         return readl(mp->base + offset);
 422 }
 423
 424 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 425 {
 426         writel(data, mp->shared->base + offset);
 427 }
 428
 429 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 430 {
 431         writel(data, mp->base + offset);
 432 }
 433
 434
 435 /* rxq/txq helper functions *************************************************/
 436 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 437 {
 438         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 439 }
 440
 441 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 442 {
 443         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 444 }
 445
 446 static void rxq_enable(struct rx_queue *rxq)
 447 {
 448         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 449         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 450 }
 451
 452 static void rxq_disable(struct rx_queue *rxq)
 453 {
 454         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 455         u8 mask = 1 << rxq->index;
 456
 457         wrlp(mp, RXQ_COMMAND, mask << 8);
 458         while (rdlp(mp, RXQ_COMMAND) & mask)
 459                 udelay(10);
 460 }
 461
 462 static void txq_reset_hw_ptr(struct tx_queue *txq)
 463 {
 464         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 465         u32 addr;
 466
 467         addr = (u32)txq->tx_desc_dma;
 468         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 469         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 470 }
 471
 472 static void txq_enable(struct tx_queue *txq)
 473 {
 474         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 475         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 476 }
 477
 478 static void txq_disable(struct tx_queue *txq)
 479 {
 480         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 481         u8 mask = 1 << txq->index;
 482
 483         wrlp(mp, TXQ_COMMAND, mask << 8);
 484         while (rdlp(mp, TXQ_COMMAND) & mask)
 485                 udelay(10);
 486 }
 487
 488 static void txq_maybe_wake(struct tx_queue *txq)
 489 {
 490         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 491         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 492
 493         if (netif_tx_queue_stopped(nq)) {
 494                 __netif_tx_lock(nq, smp_processor_id());
 495                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 496                         netif_tx_wake_queue(nq);
 497                 __netif_tx_unlock(nq);
 498         }
 499 }
 500
 501 static int rxq_process(struct rx_queue *rxq, int budget)
 502 {
 503         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 504         struct net_device_stats *stats = &mp->dev->stats;
 505         int rx;
 506
 507         rx = 0;
 508         while (rx < budget && rxq->rx_desc_count) {
 509                 struct rx_desc *rx_desc;
 510                 unsigned int cmd_sts;
 511                 struct sk_buff *skb;
 512                 u16 byte_cnt;
 513
 514                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 515
 516                 cmd_sts = rx_desc->cmd_sts;
 517                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 518                         break;
 519                 rmb();
 520
 521                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 522                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 523
 524                 rxq->rx_curr_desc++;
 525                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 526                         rxq->rx_curr_desc = 0;
 527
 528                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 529                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 530                 rxq->rx_desc_count--;
 531                 rx++;
 532
 533                 mp->work_rx_refill |= 1 << rxq->index;
 534
 535                 byte_cnt = rx_desc->byte_cnt;
 536
 537                 /*
 538                  * Update statistics.
 539                  *
 540                  * Note that the descriptor byte count includes 2 dummy
 541                  * bytes automatically inserted by the hardware at the
 542                  * start of the packet (which we don't count), and a 4
 543                  * byte CRC at the end of the packet (which we do count).
 544                  */
 545                 stats->rx_packets++;
 546                 stats->rx_bytes += byte_cnt - 2;
 547
 548                 /*
 549                  * In case we received a packet without first / last bits
 550                  * on, or the error summary bit is set, the packet needs
 551                  * to be dropped.
 552                  */
 553                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 554                         != (RX_FIRST_DESC | RX_LAST_DESC))
 555                         goto err;
 556
 557                 /*
 558                  * The -4 is for the CRC in the trailer of the
 559                  * received packet
 560                  */
 561                 skb_put(skb, byte_cnt - 2 - 4);
 562
 563                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 564                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 565                 skb->protocol = eth_type_trans(skb, mp->dev);
 566
 567                 napi_gro_receive(&mp->napi, skb);
 568
 569                 continue;
 570
 571 err:
 572                 stats->rx_dropped++;
 573
 574                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 575                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 576                         if (net_ratelimit())
 577                                 netdev_err(mp->dev,
 578                                            "received packet spanning multiple descriptors\n");
 579                 }
 580
 581                 if (cmd_sts & ERROR_SUMMARY)
 582                         stats->rx_errors++;
 583
 584                 dev_kfree_skb(skb);
 585         }
 586
 587         if (rx < budget)
 588                 mp->work_rx &= ~(1 << rxq->index);
 589
 590         return rx;
 591 }
 592
 593 static int rxq_refill(struct rx_queue *rxq, int budget)
 594 {
 595         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 596         int refilled;
 597
 598         refilled = 0;
 599         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 600                 struct sk_buff *skb;
 601                 int rx;
 602                 struct rx_desc *rx_desc;
 603                 int size;
 604
 605                 skb = netdev_alloc_skb(mp->dev, mp->skb_size);
 606
 607                 if (skb == NULL) {
 608                         mp->oom = 1;
 609                         goto oom;
 610                 }
 611
 612                 if (SKB_DMA_REALIGN)
 613                         skb_reserve(skb, SKB_DMA_REALIGN);
 614
 615                 refilled++;
 616                 rxq->rx_desc_count++;
 617
 618                 rx = rxq->rx_used_desc++;
 619                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 620                         rxq->rx_used_desc = 0;
 621
 622                 rx_desc = rxq->rx_desc_area + rx;
 623
 624                 size = skb_end_pointer(skb) - skb->data;
 625                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 626                                                   skb->data, size,
 627                                                   DMA_FROM_DEVICE);
 628                 rx_desc->buf_size = size;
 629                 rxq->rx_skb[rx] = skb;
 630                 wmb();
 631                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 632                 wmb();
 633
 634                 /*
 635                  * The hardware automatically prepends 2 bytes of
 636                  * dummy data to each received packet, so that the
 637                  * IP header ends up 16-byte aligned.
 638                  */
 639                 skb_reserve(skb, 2);
 640         }
 641
 642         if (refilled < budget)
 643                 mp->work_rx_refill &= ~(1 << rxq->index);
 644
 645 oom:
 646         return refilled;
 647 }
 648
 649
 650 /* tx ***********************************************************************/
 651 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 652 {
 653         int frag;
 654
 655         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 656                 const skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 657
 658                 if (skb_frag_size(fragp) <= 8 && fragp->page_offset & 7)
 659                         return 1;
 660         }
 661
 662         return 0;
 663 }
 664
 665 static inline __be16 sum16_as_be(__sum16 sum)
 666 {
 667         return (__force __be16)sum;
 668 }
 669
 670 static int skb_tx_csum(struct mv643xx_eth_private *mp, struct sk_buff *skb,
 671                        u16 *l4i_chk, u32 *command, int length)
 672 {
 673         int ret;
 674         u32 cmd = 0;
 675
 676         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 677                 int hdr_len;
 678                 int tag_bytes;
 679
 680                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 681                        skb->protocol != htons(ETH_P_8021Q));
 682
 683                 hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 684                 tag_bytes = hdr_len - ETH_HLEN;
 685
 686                 if (length - hdr_len > mp->shared->tx_csum_limit ||
 687                     unlikely(tag_bytes & ~12)) {
 688                         ret = skb_checksum_help(skb);
 689                         if (!ret)
 690                                 goto no_csum;
 691                         return ret;
 692                 }
 693
 694                 if (tag_bytes & 4)
 695                         cmd |= MAC_HDR_EXTRA_4_BYTES;
 696                 if (tag_bytes & 8)
 697                         cmd |= MAC_HDR_EXTRA_8_BYTES;
 698
 699                 cmd |= GEN_TCP_UDP_CHECKSUM | GEN_TCP_UDP_CHK_FULL |
 700                            GEN_IP_V4_CHECKSUM   |
 701                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 702
 703                 /* TODO: Revisit this. With the usage of GEN_TCP_UDP_CHK_FULL
 704                  * it seems we don't need to pass the initial checksum. */
 705                 switch (ip_hdr(skb)->protocol) {
 706                 case IPPROTO_UDP:
 707                         cmd |= UDP_FRAME;
 708                         *l4i_chk = 0;
 709                         break;
 710                 case IPPROTO_TCP:
 711                         *l4i_chk = 0;
 712                         break;
 713                 default:
 714                         WARN(1, "protocol not supported");
 715                 }
 716         } else {
 717 no_csum:
 718                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 719                 cmd |= 5 << TX_IHL_SHIFT;
 720         }
 721         *command = cmd;
 722         return 0;
 723 }
 724
 725 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 726 {
 727         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 728         int nr_frags = skb_shinfo(skb)->nr_frags;
 729         int frag;
 730
 731         for (frag = 0; frag < nr_frags; frag++) {
 732                 skb_frag_t *this_frag;
 733                 int tx_index;
 734                 struct tx_desc *desc;
 735
 736                 this_frag = &skb_shinfo(skb)->frags[frag];
 737                 tx_index = txq->tx_curr_desc++;
 738                 if (txq->tx_curr_desc == txq->tx_ring_size)
 739                         txq->tx_curr_desc = 0;
 740                 desc = &txq->tx_desc_area[tx_index];
 741
 742                 /*
 743                  * The last fragment will generate an interrupt
 744                  * which will free the skb on TX completion.
 745                  */
 746                 if (frag == nr_frags - 1) {
 747                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 748                                         ZERO_PADDING | TX_LAST_DESC |
 749                                         TX_ENABLE_INTERRUPT;
 750                 } else {
 751                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 752                 }
 753
 754                 desc->l4i_chk = 0;
 755                 desc->byte_cnt = skb_frag_size(this_frag);
 756                 desc->buf_ptr = skb_frag_dma_map(mp->dev->dev.parent,
 757                                                  this_frag, 0,
 758                                                  skb_frag_size(this_frag),
 759                                                  DMA_TO_DEVICE);
 760         }
 761 }
 762
 763 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 764 {
 765         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 766         int nr_frags = skb_shinfo(skb)->nr_frags;
 767         int tx_index;
 768         struct tx_desc *desc;
 769         u32 cmd_sts;
 770         u16 l4i_chk;
 771         int length, ret;
 772
 773         cmd_sts = 0;
 774         l4i_chk = 0;
 775
 776         ret = skb_tx_csum(mp, skb, &l4i_chk, &cmd_sts, skb->len);
 777         if (ret) {
 778                 dev_kfree_skb_any(skb);
 779                 return ret;
 780         }
 781         cmd_sts |= TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 782
 783         tx_index = txq->tx_curr_desc++;
 784         if (txq->tx_curr_desc == txq->tx_ring_size)
 785                 txq->tx_curr_desc = 0;
 786         desc = &txq->tx_desc_area[tx_index];
 787
 788         if (nr_frags) {
 789                 txq_submit_frag_skb(txq, skb);
 790                 length = skb_headlen(skb);
 791         } else {
 792                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 793                 length = skb->len;
 794         }
 795
 796         desc->l4i_chk = l4i_chk;
 797         desc->byte_cnt = length;
 798         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 799                                        length, DMA_TO_DEVICE);
 800
 801         __skb_queue_tail(&txq->tx_skb, skb);
 802
 803         skb_tx_timestamp(skb);
 804
 805         /* ensure all other descriptors are written before first cmd_sts */
 806         wmb();
 807         desc->cmd_sts = cmd_sts;
 808
 809         /* clear TX_END status */
 810         mp->work_tx_end &= ~(1 << txq->index);
 811
 812         /* ensure all descriptors are written before poking hardware */
 813         wmb();
 814         txq_enable(txq);
 815
 816         txq->tx_desc_count += nr_frags + 1;
 817
 818         return 0;
 819 }
 820
 821 static netdev_tx_t mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 822 {
 823         struct mv643xx_eth_private *mp = netdev_priv(dev);
 824         int length, queue;
 825         struct tx_queue *txq;
 826         struct netdev_queue *nq;
 827
 828         queue = skb_get_queue_mapping(skb);
 829         txq = mp->txq + queue;
 830         nq = netdev_get_tx_queue(dev, queue);
 831
 832         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 833                 txq->tx_dropped++;
 834                 netdev_printk(KERN_DEBUG, dev,
 835                               "failed to linearize skb with tiny unaligned fragment\n");
 836                 return NETDEV_TX_BUSY;
 837         }
 838
 839         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 840                 if (net_ratelimit())
 841                         netdev_err(dev, "tx queue full?!\n");
 842                 dev_kfree_skb_any(skb);
 843                 return NETDEV_TX_OK;
 844         }
 845
 846         length = skb->len;
 847
 848         if (!txq_submit_skb(txq, skb)) {
 849                 int entries_left;
 850
 851                 txq->tx_bytes += length;
 852                 txq->tx_packets++;
 853
 854                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 855                 if (entries_left < MAX_SKB_FRAGS + 1)
 856                         netif_tx_stop_queue(nq);
 857         }
 858
 859         return NETDEV_TX_OK;
 860 }
 861
 862
 863 /* tx napi ******************************************************************/
 864 static void txq_kick(struct tx_queue *txq)
 865 {
 866         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 867         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 868         u32 hw_desc_ptr;
 869         u32 expected_ptr;
 870
 871         __netif_tx_lock(nq, smp_processor_id());
 872
 873         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 874                 goto out;
 875
 876         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 877         expected_ptr = (u32)txq->tx_desc_dma +
 878                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 879
 880         if (hw_desc_ptr != expected_ptr)
 881                 txq_enable(txq);
 882
 883 out:
 884         __netif_tx_unlock(nq);
 885
 886         mp->work_tx_end &= ~(1 << txq->index);
 887 }
 888
 889 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 890 {
 891         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 892         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 893         int reclaimed;
 894
 895         __netif_tx_lock_bh(nq);
 896
 897         reclaimed = 0;
 898         while (reclaimed < budget && txq->tx_desc_count > 0) {
 899                 int tx_index;
 900                 struct tx_desc *desc;
 901                 u32 cmd_sts;
 902                 struct sk_buff *skb;
 903
 904                 tx_index = txq->tx_used_desc;
 905                 desc = &txq->tx_desc_area[tx_index];
 906                 cmd_sts = desc->cmd_sts;
 907
 908                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 909                         if (!force)
 910                                 break;
 911                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 912                 }
 913
 914                 txq->tx_used_desc = tx_index + 1;
 915                 if (txq->tx_used_desc == txq->tx_ring_size)
 916                         txq->tx_used_desc = 0;
 917
 918                 reclaimed++;
 919                 txq->tx_desc_count--;
 920
 921                 skb = NULL;
 922                 if (cmd_sts & TX_LAST_DESC)
 923                         skb = __skb_dequeue(&txq->tx_skb);
 924
 925                 if (cmd_sts & ERROR_SUMMARY) {
 926                         netdev_info(mp->dev, "tx error\n");
 927                         mp->dev->stats.tx_errors++;
 928                 }
 929
 930                 if (cmd_sts & TX_FIRST_DESC) {
 931                         dma_unmap_single(mp->dev->dev.parent, desc->buf_ptr,
 932                                          desc->byte_cnt, DMA_TO_DEVICE);
 933                 } else {
 934                         dma_unmap_page(mp->dev->dev.parent, desc->buf_ptr,
 935                                        desc->byte_cnt, DMA_TO_DEVICE);
 936                 }
 937
 938                 dev_kfree_skb(skb);
 939         }
 940
 941         __netif_tx_unlock_bh(nq);
 942
 943         if (reclaimed < budget)
 944                 mp->work_tx &= ~(1 << txq->index);
 945
 946         return reclaimed;
 947 }
 948
 949
 950 /* tx rate control **********************************************************/
 951 /*
 952  * Set total maximum TX rate (shared by all TX queues for this port)
 953  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 954  */
 955 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 956 {
 957         int token_rate;
 958         int mtu;
 959         int bucket_size;
 960
 961         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
 962         if (token_rate > 1023)
 963                 token_rate = 1023;
 964
 965         mtu = (mp->dev->mtu + 255) >> 8;
 966         if (mtu > 63)
 967                 mtu = 63;
 968
 969         bucket_size = (burst + 255) >> 8;
 970         if (bucket_size > 65535)
 971                 bucket_size = 65535;
 972
 973         switch (mp->shared->tx_bw_control) {
 974         case TX_BW_CONTROL_OLD_LAYOUT:
 975                 wrlp(mp, TX_BW_RATE, token_rate);
 976                 wrlp(mp, TX_BW_MTU, mtu);
 977                 wrlp(mp, TX_BW_BURST, bucket_size);
 978                 break;
 979         case TX_BW_CONTROL_NEW_LAYOUT:
 980                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
 981                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
 982                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
 983                 break;
 984         }
 985 }
 986
 987 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 988 {
 989         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 990         int token_rate;
 991         int bucket_size;
 992
 993         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
 994         if (token_rate > 1023)
 995                 token_rate = 1023;
 996
 997         bucket_size = (burst + 255) >> 8;
 998         if (bucket_size > 65535)
 999                 bucket_size = 65535;
1000
1001         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1002         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1003 }
1004
1005 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1006 {
1007         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1008         int off;
1009         u32 val;
1010
1011         /*
1012          * Turn on fixed priority mode.
1013          */
1014         off = 0;
1015         switch (mp->shared->tx_bw_control) {
1016         case TX_BW_CONTROL_OLD_LAYOUT:
1017                 off = TXQ_FIX_PRIO_CONF;
1018                 break;
1019         case TX_BW_CONTROL_NEW_LAYOUT:
1020                 off = TXQ_FIX_PRIO_CONF_MOVED;
1021                 break;
1022         }
1023
1024         if (off) {
1025                 val = rdlp(mp, off);
1026                 val |= 1 << txq->index;
1027                 wrlp(mp, off, val);
1028         }
1029 }
1030
1031
1032 /* mii management interface *************************************************/
1033 static void mv643xx_adjust_pscr(struct mv643xx_eth_private *mp)
1034 {
1035         u32 pscr = rdlp(mp, PORT_SERIAL_CONTROL);
1036         u32 autoneg_disable = FORCE_LINK_PASS |
1037                      DISABLE_AUTO_NEG_SPEED_GMII |
1038                      DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1039                      DISABLE_AUTO_NEG_FOR_DUPLEX;
1040
1041         if (mp->phy->autoneg == AUTONEG_ENABLE) {
1042                 /* enable auto negotiation */
1043                 pscr &= ~autoneg_disable;
1044                 goto out_write;
1045         }
1046
1047         pscr |= autoneg_disable;
1048
1049         if (mp->phy->speed == SPEED_1000) {
1050                 /* force gigabit, half duplex not supported */
1051                 pscr |= SET_GMII_SPEED_TO_1000;
1052                 pscr |= SET_FULL_DUPLEX_MODE;
1053                 goto out_write;
1054         }
1055
1056         pscr &= ~SET_GMII_SPEED_TO_1000;
1057
1058         if (mp->phy->speed == SPEED_100)
1059                 pscr |= SET_MII_SPEED_TO_100;
1060         else
1061                 pscr &= ~SET_MII_SPEED_TO_100;
1062
1063         if (mp->phy->duplex == DUPLEX_FULL)
1064                 pscr |= SET_FULL_DUPLEX_MODE;
1065         else
1066                 pscr &= ~SET_FULL_DUPLEX_MODE;
1067
1068 out_write:
1069         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
1070 }
1071
1072 /* statistics ***************************************************************/
1073 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1074 {
1075         struct mv643xx_eth_private *mp = netdev_priv(dev);
1076         struct net_device_stats *stats = &dev->stats;
1077         unsigned long tx_packets = 0;
1078         unsigned long tx_bytes = 0;
1079         unsigned long tx_dropped = 0;
1080         int i;
1081
1082         for (i = 0; i < mp->txq_count; i++) {
1083                 struct tx_queue *txq = mp->txq + i;
1084
1085                 tx_packets += txq->tx_packets;
1086                 tx_bytes += txq->tx_bytes;
1087                 tx_dropped += txq->tx_dropped;
1088         }
1089
1090         stats->tx_packets = tx_packets;
1091         stats->tx_bytes = tx_bytes;
1092         stats->tx_dropped = tx_dropped;
1093
1094         return stats;
1095 }
1096
1097 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1098 {
1099         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1100 }
1101
1102 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1103 {
1104         int i;
1105
1106         for (i = 0; i < 0x80; i += 4)
1107                 mib_read(mp, i);
1108
1109         /* Clear non MIB hw counters also */
1110         rdlp(mp, RX_DISCARD_FRAME_CNT);
1111         rdlp(mp, RX_OVERRUN_FRAME_CNT);
1112 }
1113
1114 static void mib_counters_update(struct mv643xx_eth_private *mp)
1115 {
1116         struct mib_counters *p = &mp->mib_counters;
1117
1118         spin_lock_bh(&mp->mib_counters_lock);
1119         p->good_octets_received += mib_read(mp, 0x00);
1120         p->bad_octets_received += mib_read(mp, 0x08);
1121         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1122         p->good_frames_received += mib_read(mp, 0x10);
1123         p->bad_frames_received += mib_read(mp, 0x14);
1124         p->broadcast_frames_received += mib_read(mp, 0x18);
1125         p->multicast_frames_received += mib_read(mp, 0x1c);
1126         p->frames_64_octets += mib_read(mp, 0x20);
1127         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1128         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1129         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1130         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1131         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1132         p->good_octets_sent += mib_read(mp, 0x38);
1133         p->good_frames_sent += mib_read(mp, 0x40);
1134         p->excessive_collision += mib_read(mp, 0x44);
1135         p->multicast_frames_sent += mib_read(mp, 0x48);
1136         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1137         p->unrec_mac_control_received += mib_read(mp, 0x50);
1138         p->fc_sent += mib_read(mp, 0x54);
1139         p->good_fc_received += mib_read(mp, 0x58);
1140         p->bad_fc_received += mib_read(mp, 0x5c);
1141         p->undersize_received += mib_read(mp, 0x60);
1142         p->fragments_received += mib_read(mp, 0x64);
1143         p->oversize_received += mib_read(mp, 0x68);
1144         p->jabber_received += mib_read(mp, 0x6c);
1145         p->mac_receive_error += mib_read(mp, 0x70);
1146         p->bad_crc_event += mib_read(mp, 0x74);
1147         p->collision += mib_read(mp, 0x78);
1148         p->late_collision += mib_read(mp, 0x7c);
1149         /* Non MIB hardware counters */
1150         p->rx_discard += rdlp(mp, RX_DISCARD_FRAME_CNT);
1151         p->rx_overrun += rdlp(mp, RX_OVERRUN_FRAME_CNT);
1152         spin_unlock_bh(&mp->mib_counters_lock);
1153 }
1154
1155 static void mib_counters_timer_wrapper(unsigned long _mp)
1156 {
1157         struct mv643xx_eth_private *mp = (void *)_mp;
1158         mib_counters_update(mp);
1159         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1160 }
1161
1162
1163 /* interrupt coalescing *****************************************************/
1164 /*
1165  * Hardware coalescing parameters are set in units of 64 t_clk
1166  * cycles.  I.e.:
1167  *
1168  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1169  *
1170  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1171  *
1172  * In the ->set*() methods, we round the computed register value
1173  * to the nearest integer.
1174  */
1175 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1176 {
1177         u32 val = rdlp(mp, SDMA_CONFIG);
1178         u64 temp;
1179
1180         if (mp->shared->extended_rx_coal_limit)
1181                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1182         else
1183                 temp = (val & 0x003fff00) >> 8;
1184
1185         temp *= 64000000;
1186         do_div(temp, mp->t_clk);
1187
1188         return (unsigned int)temp;
1189 }
1190
1191 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1192 {
1193         u64 temp;
1194         u32 val;
1195
1196         temp = (u64)usec * mp->t_clk;
1197         temp += 31999999;
1198         do_div(temp, 64000000);
1199
1200         val = rdlp(mp, SDMA_CONFIG);
1201         if (mp->shared->extended_rx_coal_limit) {
1202                 if (temp > 0xffff)
1203                         temp = 0xffff;
1204                 val &= ~0x023fff80;
1205                 val |= (temp & 0x8000) << 10;
1206                 val |= (temp & 0x7fff) << 7;
1207         } else {
1208                 if (temp > 0x3fff)
1209                         temp = 0x3fff;
1210                 val &= ~0x003fff00;
1211                 val |= (temp & 0x3fff) << 8;
1212         }
1213         wrlp(mp, SDMA_CONFIG, val);
1214 }
1215
1216 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1217 {
1218         u64 temp;
1219
1220         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1221         temp *= 64000000;
1222         do_div(temp, mp->t_clk);
1223
1224         return (unsigned int)temp;
1225 }
1226
1227 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1228 {
1229         u64 temp;
1230
1231         temp = (u64)usec * mp->t_clk;
1232         temp += 31999999;
1233         do_div(temp, 64000000);
1234
1235         if (temp > 0x3fff)
1236                 temp = 0x3fff;
1237
1238         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1239 }
1240
1241
1242 /* ethtool ******************************************************************/
1243 struct mv643xx_eth_stats {
1244         char stat_string[ETH_GSTRING_LEN];
1245         int sizeof_stat;
1246         int netdev_off;
1247         int mp_off;
1248 };
1249
1250 #define SSTAT(m)                                                \
1251         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1252           offsetof(struct net_device, stats.m), -1 }
1253
1254 #define MIBSTAT(m)                                              \
1255         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1256           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1257
1258 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1259         SSTAT(rx_packets),
1260         SSTAT(tx_packets),
1261         SSTAT(rx_bytes),
1262         SSTAT(tx_bytes),
1263         SSTAT(rx_errors),
1264         SSTAT(tx_errors),
1265         SSTAT(rx_dropped),
1266         SSTAT(tx_dropped),
1267         MIBSTAT(good_octets_received),
1268         MIBSTAT(bad_octets_received),
1269         MIBSTAT(internal_mac_transmit_err),
1270         MIBSTAT(good_frames_received),
1271         MIBSTAT(bad_frames_received),
1272         MIBSTAT(broadcast_frames_received),
1273         MIBSTAT(multicast_frames_received),
1274         MIBSTAT(frames_64_octets),
1275         MIBSTAT(frames_65_to_127_octets),
1276         MIBSTAT(frames_128_to_255_octets),
1277         MIBSTAT(frames_256_to_511_octets),
1278         MIBSTAT(frames_512_to_1023_octets),
1279         MIBSTAT(frames_1024_to_max_octets),
1280         MIBSTAT(good_octets_sent),
1281         MIBSTAT(good_frames_sent),
1282         MIBSTAT(excessive_collision),
1283         MIBSTAT(multicast_frames_sent),
1284         MIBSTAT(broadcast_frames_sent),
1285         MIBSTAT(unrec_mac_control_received),
1286         MIBSTAT(fc_sent),
1287         MIBSTAT(good_fc_received),
1288         MIBSTAT(bad_fc_received),
1289         MIBSTAT(undersize_received),
1290         MIBSTAT(fragments_received),
1291         MIBSTAT(oversize_received),
1292         MIBSTAT(jabber_received),
1293         MIBSTAT(mac_receive_error),
1294         MIBSTAT(bad_crc_event),
1295         MIBSTAT(collision),
1296         MIBSTAT(late_collision),
1297         MIBSTAT(rx_discard),
1298         MIBSTAT(rx_overrun),
1299 };
1300
1301 static int
1302 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1303                              struct ethtool_cmd *cmd)
1304 {
1305         int err;
1306
1307         err = phy_read_status(mp->phy);
1308         if (err == 0)
1309                 err = phy_ethtool_gset(mp->phy, cmd);
1310
1311         /*
1312          * The MAC does not support 1000baseT_Half.
1313          */
1314         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1315         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1316
1317         return err;
1318 }
1319
1320 static int
1321 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1322                                  struct ethtool_cmd *cmd)
1323 {
1324         u32 port_status;
1325
1326         port_status = rdlp(mp, PORT_STATUS);
1327
1328         cmd->supported = SUPPORTED_MII;
1329         cmd->advertising = ADVERTISED_MII;
1330         switch (port_status & PORT_SPEED_MASK) {
1331         case PORT_SPEED_10:
1332                 ethtool_cmd_speed_set(cmd, SPEED_10);
1333                 break;
1334         case PORT_SPEED_100:
1335                 ethtool_cmd_speed_set(cmd, SPEED_100);
1336                 break;
1337         case PORT_SPEED_1000:
1338                 ethtool_cmd_speed_set(cmd, SPEED_1000);
1339                 break;
1340         default:
1341                 cmd->speed = -1;
1342                 break;
1343         }
1344         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1345         cmd->port = PORT_MII;
1346         cmd->phy_address = 0;
1347         cmd->transceiver = XCVR_INTERNAL;
1348         cmd->autoneg = AUTONEG_DISABLE;
1349         cmd->maxtxpkt = 1;
1350         cmd->maxrxpkt = 1;
1351
1352         return 0;
1353 }
1354
1355 static void
1356 mv643xx_eth_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1357 {
1358         struct mv643xx_eth_private *mp = netdev_priv(dev);
1359         wol->supported = 0;
1360         wol->wolopts = 0;
1361         if (mp->phy)
1362                 phy_ethtool_get_wol(mp->phy, wol);
1363 }
1364
1365 static int
1366 mv643xx_eth_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1367 {
1368         struct mv643xx_eth_private *mp = netdev_priv(dev);
1369         int err;
1370
1371         if (mp->phy == NULL)
1372                 return -EOPNOTSUPP;
1373
1374         err = phy_ethtool_set_wol(mp->phy, wol);
1375         /* Given that mv643xx_eth works without the marvell-specific PHY driver,
1376          * this debugging hint is useful to have.
1377          */
1378         if (err == -EOPNOTSUPP)
1379                 netdev_info(dev, "The PHY does not support set_wol, was CONFIG_MARVELL_PHY enabled?\n");
1380         return err;
1381 }
1382
1383 static int
1384 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1385 {
1386         struct mv643xx_eth_private *mp = netdev_priv(dev);
1387
1388         if (mp->phy != NULL)
1389                 return mv643xx_eth_get_settings_phy(mp, cmd);
1390         else
1391                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1392 }
1393
1394 static int
1395 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1396 {
1397         struct mv643xx_eth_private *mp = netdev_priv(dev);
1398         int ret;
1399
1400         if (mp->phy == NULL)
1401                 return -EINVAL;
1402
1403         /*
1404          * The MAC does not support 1000baseT_Half.
1405          */
1406         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1407
1408         ret = phy_ethtool_sset(mp->phy, cmd);
1409         if (!ret)
1410                 mv643xx_adjust_pscr(mp);
1411         return ret;
1412 }
1413
1414 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1415                                     struct ethtool_drvinfo *drvinfo)
1416 {
1417         strlcpy(drvinfo->driver, mv643xx_eth_driver_name,
1418                 sizeof(drvinfo->driver));
1419         strlcpy(drvinfo->version, mv643xx_eth_driver_version,
1420                 sizeof(drvinfo->version));
1421         strlcpy(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
1422         strlcpy(drvinfo->bus_info, "platform", sizeof(drvinfo->bus_info));
1423         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1424 }
1425
1426 static int mv643xx_eth_nway_reset(struct net_device *dev)
1427 {
1428         struct mv643xx_eth_private *mp = netdev_priv(dev);
1429
1430         if (mp->phy == NULL)
1431                 return -EINVAL;
1432
1433         return genphy_restart_aneg(mp->phy);
1434 }
1435
1436 static int
1437 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1438 {
1439         struct mv643xx_eth_private *mp = netdev_priv(dev);
1440
1441         ec->rx_coalesce_usecs = get_rx_coal(mp);
1442         ec->tx_coalesce_usecs = get_tx_coal(mp);
1443
1444         return 0;
1445 }
1446
1447 static int
1448 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1449 {
1450         struct mv643xx_eth_private *mp = netdev_priv(dev);
1451
1452         set_rx_coal(mp, ec->rx_coalesce_usecs);
1453         set_tx_coal(mp, ec->tx_coalesce_usecs);
1454
1455         return 0;
1456 }
1457
1458 static void
1459 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1460 {
1461         struct mv643xx_eth_private *mp = netdev_priv(dev);
1462
1463         er->rx_max_pending = 4096;
1464         er->tx_max_pending = 4096;
1465
1466         er->rx_pending = mp->rx_ring_size;
1467         er->tx_pending = mp->tx_ring_size;
1468 }
1469
1470 static int
1471 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1472 {
1473         struct mv643xx_eth_private *mp = netdev_priv(dev);
1474
1475         if (er->rx_mini_pending || er->rx_jumbo_pending)
1476                 return -EINVAL;
1477
1478         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1479         mp->tx_ring_size = er->tx_pending < 4096 ? er->tx_pending : 4096;
1480
1481         if (netif_running(dev)) {
1482                 mv643xx_eth_stop(dev);
1483                 if (mv643xx_eth_open(dev)) {
1484                         netdev_err(dev,
1485                                    "fatal error on re-opening device after ring param change\n");
1486                         return -ENOMEM;
1487                 }
1488         }
1489
1490         return 0;
1491 }
1492
1493
1494 static int
1495 mv643xx_eth_set_features(struct net_device *dev, netdev_features_t features)
1496 {
1497         struct mv643xx_eth_private *mp = netdev_priv(dev);
1498         bool rx_csum = features & NETIF_F_RXCSUM;
1499
1500         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1501
1502         return 0;
1503 }
1504
1505 static void mv643xx_eth_get_strings(struct net_device *dev,
1506                                     uint32_t stringset, uint8_t *data)
1507 {
1508         int i;
1509
1510         if (stringset == ETH_SS_STATS) {
1511                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1512                         memcpy(data + i * ETH_GSTRING_LEN,
1513                                 mv643xx_eth_stats[i].stat_string,
1514                                 ETH_GSTRING_LEN);
1515                 }
1516         }
1517 }
1518
1519 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1520                                           struct ethtool_stats *stats,
1521                                           uint64_t *data)
1522 {
1523         struct mv643xx_eth_private *mp = netdev_priv(dev);
1524         int i;
1525
1526         mv643xx_eth_get_stats(dev);
1527         mib_counters_update(mp);
1528
1529         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1530                 const struct mv643xx_eth_stats *stat;
1531                 void *p;
1532
1533                 stat = mv643xx_eth_stats + i;
1534
1535                 if (stat->netdev_off >= 0)
1536                         p = ((void *)mp->dev) + stat->netdev_off;
1537                 else
1538                         p = ((void *)mp) + stat->mp_off;
1539
1540                 data[i] = (stat->sizeof_stat == 8) ?
1541                                 *(uint64_t *)p : *(uint32_t *)p;
1542         }
1543 }
1544
1545 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1546 {
1547         if (sset == ETH_SS_STATS)
1548                 return ARRAY_SIZE(mv643xx_eth_stats);
1549
1550         return -EOPNOTSUPP;
1551 }
1552
1553 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1554         .get_settings           = mv643xx_eth_get_settings,
1555         .set_settings           = mv643xx_eth_set_settings,
1556         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1557         .nway_reset             = mv643xx_eth_nway_reset,
1558         .get_link               = ethtool_op_get_link,
1559         .get_coalesce           = mv643xx_eth_get_coalesce,
1560         .set_coalesce           = mv643xx_eth_set_coalesce,
1561         .get_ringparam          = mv643xx_eth_get_ringparam,
1562         .set_ringparam          = mv643xx_eth_set_ringparam,
1563         .get_strings            = mv643xx_eth_get_strings,
1564         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1565         .get_sset_count         = mv643xx_eth_get_sset_count,
1566         .get_ts_info            = ethtool_op_get_ts_info,
1567         .get_wol                = mv643xx_eth_get_wol,
1568         .set_wol                = mv643xx_eth_set_wol,
1569 };
1570
1571
1572 /* address handling *********************************************************/
1573 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1574 {
1575         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1576         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1577
1578         addr[0] = (mac_h >> 24) & 0xff;
1579         addr[1] = (mac_h >> 16) & 0xff;
1580         addr[2] = (mac_h >> 8) & 0xff;
1581         addr[3] = mac_h & 0xff;
1582         addr[4] = (mac_l >> 8) & 0xff;
1583         addr[5] = mac_l & 0xff;
1584 }
1585
1586 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1587 {
1588         wrlp(mp, MAC_ADDR_HIGH,
1589                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1590         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1591 }
1592
1593 static u32 uc_addr_filter_mask(struct net_device *dev)
1594 {
1595         struct netdev_hw_addr *ha;
1596         u32 nibbles;
1597
1598         if (dev->flags & IFF_PROMISC)
1599                 return 0;
1600
1601         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1602         netdev_for_each_uc_addr(ha, dev) {
1603                 if (memcmp(dev->dev_addr, ha->addr, 5))
1604                         return 0;
1605                 if ((dev->dev_addr[5] ^ ha->addr[5]) & 0xf0)
1606                         return 0;
1607
1608                 nibbles |= 1 << (ha->addr[5] & 0x0f);
1609         }
1610
1611         return nibbles;
1612 }
1613
1614 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1615 {
1616         struct mv643xx_eth_private *mp = netdev_priv(dev);
1617         u32 port_config;
1618         u32 nibbles;
1619         int i;
1620
1621         uc_addr_set(mp, dev->dev_addr);
1622
1623         port_config = rdlp(mp, PORT_CONFIG) & ~UNICAST_PROMISCUOUS_MODE;
1624
1625         nibbles = uc_addr_filter_mask(dev);
1626         if (!nibbles) {
1627                 port_config |= UNICAST_PROMISCUOUS_MODE;
1628                 nibbles = 0xffff;
1629         }
1630
1631         for (i = 0; i < 16; i += 4) {
1632                 int off = UNICAST_TABLE(mp->port_num) + i;
1633                 u32 v;
1634
1635                 v = 0;
1636                 if (nibbles & 1)
1637                         v |= 0x00000001;
1638                 if (nibbles & 2)
1639                         v |= 0x00000100;
1640                 if (nibbles & 4)
1641                         v |= 0x00010000;
1642                 if (nibbles & 8)
1643                         v |= 0x01000000;
1644                 nibbles >>= 4;
1645
1646                 wrl(mp, off, v);
1647         }
1648
1649         wrlp(mp, PORT_CONFIG, port_config);
1650 }
1651
1652 static int addr_crc(unsigned char *addr)
1653 {
1654         int crc = 0;
1655         int i;
1656
1657         for (i = 0; i < 6; i++) {
1658                 int j;
1659
1660                 crc = (crc ^ addr[i]) << 8;
1661                 for (j = 7; j >= 0; j--) {
1662                         if (crc & (0x100 << j))
1663                                 crc ^= 0x107 << j;
1664                 }
1665         }
1666
1667         return crc;
1668 }
1669
1670 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1671 {
1672         struct mv643xx_eth_private *mp = netdev_priv(dev);
1673         u32 *mc_spec;
1674         u32 *mc_other;
1675         struct netdev_hw_addr *ha;
1676         int i;
1677
1678         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1679                 int port_num;
1680                 u32 accept;
1681
1682 oom:
1683                 port_num = mp->port_num;
1684                 accept = 0x01010101;
1685                 for (i = 0; i < 0x100; i += 4) {
1686                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1687                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1688                 }
1689                 return;
1690         }
1691
1692         mc_spec = kmalloc(0x200, GFP_ATOMIC);
1693         if (mc_spec == NULL)
1694                 goto oom;
1695         mc_other = mc_spec + (0x100 >> 2);
1696
1697         memset(mc_spec, 0, 0x100);
1698         memset(mc_other, 0, 0x100);
1699
1700         netdev_for_each_mc_addr(ha, dev) {
1701                 u8 *a = ha->addr;
1702                 u32 *table;
1703                 int entry;
1704
1705                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1706                         table = mc_spec;
1707                         entry = a[5];
1708                 } else {
1709                         table = mc_other;
1710                         entry = addr_crc(a);
1711                 }
1712
1713                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1714         }
1715
1716         for (i = 0; i < 0x100; i += 4) {
1717                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1718                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1719         }
1720
1721         kfree(mc_spec);
1722 }
1723
1724 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1725 {
1726         mv643xx_eth_program_unicast_filter(dev);
1727         mv643xx_eth_program_multicast_filter(dev);
1728 }
1729
1730 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1731 {
1732         struct sockaddr *sa = addr;
1733
1734         if (!is_valid_ether_addr(sa->sa_data))
1735                 return -EADDRNOTAVAIL;
1736
1737         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1738
1739         netif_addr_lock_bh(dev);
1740         mv643xx_eth_program_unicast_filter(dev);
1741         netif_addr_unlock_bh(dev);
1742
1743         return 0;
1744 }
1745
1746
1747 /* rx/tx queue initialisation ***********************************************/
1748 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1749 {
1750         struct rx_queue *rxq = mp->rxq + index;
1751         struct rx_desc *rx_desc;
1752         int size;
1753         int i;
1754
1755         rxq->index = index;
1756
1757         rxq->rx_ring_size = mp->rx_ring_size;
1758
1759         rxq->rx_desc_count = 0;
1760         rxq->rx_curr_desc = 0;
1761         rxq->rx_used_desc = 0;
1762
1763         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1764
1765         if (index == 0 && size <= mp->rx_desc_sram_size) {
1766                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1767                                                 mp->rx_desc_sram_size);
1768                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1769         } else {
1770                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1771                                                        size, &rxq->rx_desc_dma,
1772                                                        GFP_KERNEL);
1773         }
1774
1775         if (rxq->rx_desc_area == NULL) {
1776                 netdev_err(mp->dev,
1777                            "can't allocate rx ring (%d bytes)\n", size);
1778                 goto out;
1779         }
1780         memset(rxq->rx_desc_area, 0, size);
1781
1782         rxq->rx_desc_area_size = size;
1783         rxq->rx_skb = kcalloc(rxq->rx_ring_size, sizeof(*rxq->rx_skb),
1784                                     GFP_KERNEL);
1785         if (rxq->rx_skb == NULL)
1786                 goto out_free;
1787
1788         rx_desc = rxq->rx_desc_area;
1789         for (i = 0; i < rxq->rx_ring_size; i++) {
1790                 int nexti;
1791
1792                 nexti = i + 1;
1793                 if (nexti == rxq->rx_ring_size)
1794                         nexti = 0;
1795
1796                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1797                                         nexti * sizeof(struct rx_desc);
1798         }
1799
1800         return 0;
1801
1802
1803 out_free:
1804         if (index == 0 && size <= mp->rx_desc_sram_size)
1805                 iounmap(rxq->rx_desc_area);
1806         else
1807                 dma_free_coherent(mp->dev->dev.parent, size,
1808                                   rxq->rx_desc_area,
1809                                   rxq->rx_desc_dma);
1810
1811 out:
1812         return -ENOMEM;
1813 }
1814
1815 static void rxq_deinit(struct rx_queue *rxq)
1816 {
1817         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1818         int i;
1819
1820         rxq_disable(rxq);
1821
1822         for (i = 0; i < rxq->rx_ring_size; i++) {
1823                 if (rxq->rx_skb[i]) {
1824                         dev_kfree_skb(rxq->rx_skb[i]);
1825                         rxq->rx_desc_count--;
1826                 }
1827         }
1828
1829         if (rxq->rx_desc_count) {
1830                 netdev_err(mp->dev, "error freeing rx ring -- %d skbs stuck\n",
1831                            rxq->rx_desc_count);
1832         }
1833
1834         if (rxq->index == 0 &&
1835             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1836                 iounmap(rxq->rx_desc_area);
1837         else
1838                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
1839                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1840
1841         kfree(rxq->rx_skb);
1842 }
1843
1844 static int txq_init(struct mv643xx_eth_private *mp, int index)
1845 {
1846         struct tx_queue *txq = mp->txq + index;
1847         struct tx_desc *tx_desc;
1848         int size;
1849         int i;
1850
1851         txq->index = index;
1852
1853         txq->tx_ring_size = mp->tx_ring_size;
1854
1855         txq->tx_desc_count = 0;
1856         txq->tx_curr_desc = 0;
1857         txq->tx_used_desc = 0;
1858
1859         size = txq->tx_ring_size * sizeof(struct tx_desc);
1860
1861         if (index == 0 && size <= mp->tx_desc_sram_size) {
1862                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1863                                                 mp->tx_desc_sram_size);
1864                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1865         } else {
1866                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1867                                                        size, &txq->tx_desc_dma,
1868                                                        GFP_KERNEL);
1869         }
1870
1871         if (txq->tx_desc_area == NULL) {
1872                 netdev_err(mp->dev,
1873                            "can't allocate tx ring (%d bytes)\n", size);
1874                 return -ENOMEM;
1875         }
1876         memset(txq->tx_desc_area, 0, size);
1877
1878         txq->tx_desc_area_size = size;
1879
1880         tx_desc = txq->tx_desc_area;
1881         for (i = 0; i < txq->tx_ring_size; i++) {
1882                 struct tx_desc *txd = tx_desc + i;
1883                 int nexti;
1884
1885                 nexti = i + 1;
1886                 if (nexti == txq->tx_ring_size)
1887                         nexti = 0;
1888
1889                 txd->cmd_sts = 0;
1890                 txd->next_desc_ptr = txq->tx_desc_dma +
1891                                         nexti * sizeof(struct tx_desc);
1892         }
1893
1894         skb_queue_head_init(&txq->tx_skb);
1895
1896         return 0;
1897 }
1898
1899 static void txq_deinit(struct tx_queue *txq)
1900 {
1901         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1902
1903         txq_disable(txq);
1904         txq_reclaim(txq, txq->tx_ring_size, 1);
1905
1906         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1907
1908         if (txq->index == 0 &&
1909             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1910                 iounmap(txq->tx_desc_area);
1911         else
1912                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
1913                                   txq->tx_desc_area, txq->tx_desc_dma);
1914 }
1915
1916
1917 /* netdev ops and related ***************************************************/
1918 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1919 {
1920         u32 int_cause;
1921         u32 int_cause_ext;
1922
1923         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
1924         if (int_cause == 0)
1925                 return 0;
1926
1927         int_cause_ext = 0;
1928         if (int_cause & INT_EXT) {
1929                 int_cause &= ~INT_EXT;
1930                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
1931         }
1932
1933         if (int_cause) {
1934                 wrlp(mp, INT_CAUSE, ~int_cause);
1935                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1936                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
1937                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1938         }
1939
1940         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1941         if (int_cause_ext) {
1942                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
1943                 if (int_cause_ext & INT_EXT_LINK_PHY)
1944                         mp->work_link = 1;
1945                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1946         }
1947
1948         return 1;
1949 }
1950
1951 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1952 {
1953         struct net_device *dev = (struct net_device *)dev_id;
1954         struct mv643xx_eth_private *mp = netdev_priv(dev);
1955
1956         if (unlikely(!mv643xx_eth_collect_events(mp)))
1957                 return IRQ_NONE;
1958
1959         wrlp(mp, INT_MASK, 0);
1960         napi_schedule(&mp->napi);
1961
1962         return IRQ_HANDLED;
1963 }
1964
1965 static void handle_link_event(struct mv643xx_eth_private *mp)
1966 {
1967         struct net_device *dev = mp->dev;
1968         u32 port_status;
1969         int speed;
1970         int duplex;
1971         int fc;
1972
1973         port_status = rdlp(mp, PORT_STATUS);
1974         if (!(port_status & LINK_UP)) {
1975                 if (netif_carrier_ok(dev)) {
1976                         int i;
1977
1978                         netdev_info(dev, "link down\n");
1979
1980                         netif_carrier_off(dev);
1981
1982                         for (i = 0; i < mp->txq_count; i++) {
1983                                 struct tx_queue *txq = mp->txq + i;
1984
1985                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1986                                 txq_reset_hw_ptr(txq);
1987                         }
1988                 }
1989                 return;
1990         }
1991
1992         switch (port_status & PORT_SPEED_MASK) {
1993         case PORT_SPEED_10:
1994                 speed = 10;
1995                 break;
1996         case PORT_SPEED_100:
1997                 speed = 100;
1998                 break;
1999         case PORT_SPEED_1000:
2000                 speed = 1000;
2001                 break;
2002         default:
2003                 speed = -1;
2004                 break;
2005         }
2006         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2007         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2008
2009         netdev_info(dev, "link up, %d Mb/s, %s duplex, flow control %sabled\n",
2010                     speed, duplex ? "full" : "half", fc ? "en" : "dis");
2011
2012         if (!netif_carrier_ok(dev))
2013                 netif_carrier_on(dev);
2014 }
2015
2016 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2017 {
2018         struct mv643xx_eth_private *mp;
2019         int work_done;
2020
2021         mp = container_of(napi, struct mv643xx_eth_private, napi);
2022
2023         if (unlikely(mp->oom)) {
2024                 mp->oom = 0;
2025                 del_timer(&mp->rx_oom);
2026         }
2027
2028         work_done = 0;
2029         while (work_done < budget) {
2030                 u8 queue_mask;
2031                 int queue;
2032                 int work_tbd;
2033
2034                 if (mp->work_link) {
2035                         mp->work_link = 0;
2036                         handle_link_event(mp);
2037                         work_done++;
2038                         continue;
2039                 }
2040
2041                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2042                 if (likely(!mp->oom))
2043                         queue_mask |= mp->work_rx_refill;
2044
2045                 if (!queue_mask) {
2046                         if (mv643xx_eth_collect_events(mp))
2047                                 continue;
2048                         break;
2049                 }
2050
2051                 queue = fls(queue_mask) - 1;
2052                 queue_mask = 1 << queue;
2053
2054                 work_tbd = budget - work_done;
2055                 if (work_tbd > 16)
2056                         work_tbd = 16;
2057
2058                 if (mp->work_tx_end & queue_mask) {
2059                         txq_kick(mp->txq + queue);
2060                 } else if (mp->work_tx & queue_mask) {
2061                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2062                         txq_maybe_wake(mp->txq + queue);
2063                 } else if (mp->work_rx & queue_mask) {
2064                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2065                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2066                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2067                 } else {
2068                         BUG();
2069                 }
2070         }
2071
2072         if (work_done < budget) {
2073                 if (mp->oom)
2074                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2075                 napi_complete(napi);
2076                 wrlp(mp, INT_MASK, mp->int_mask);
2077         }
2078
2079         return work_done;
2080 }
2081
2082 static inline void oom_timer_wrapper(unsigned long data)
2083 {
2084         struct mv643xx_eth_private *mp = (void *)data;
2085
2086         napi_schedule(&mp->napi);
2087 }
2088
2089 static void port_start(struct mv643xx_eth_private *mp)
2090 {
2091         u32 pscr;
2092         int i;
2093
2094         /*
2095          * Perform PHY reset, if there is a PHY.
2096          */
2097         if (mp->phy != NULL) {
2098                 struct ethtool_cmd cmd;
2099
2100                 mv643xx_eth_get_settings(mp->dev, &cmd);
2101                 phy_init_hw(mp->phy);
2102                 mv643xx_eth_set_settings(mp->dev, &cmd);
2103                 phy_start(mp->phy);
2104         }
2105
2106         /*
2107          * Configure basic link parameters.
2108          */
2109         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2110
2111         pscr |= SERIAL_PORT_ENABLE;
2112         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2113
2114         pscr |= DO_NOT_FORCE_LINK_FAIL;
2115         if (mp->phy == NULL)
2116                 pscr |= FORCE_LINK_PASS;
2117         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2118
2119         /*
2120          * Configure TX path and queues.
2121          */
2122         tx_set_rate(mp, 1000000000, 16777216);
2123         for (i = 0; i < mp->txq_count; i++) {
2124                 struct tx_queue *txq = mp->txq + i;
2125
2126                 txq_reset_hw_ptr(txq);
2127                 txq_set_rate(txq, 1000000000, 16777216);
2128                 txq_set_fixed_prio_mode(txq);
2129         }
2130
2131         /*
2132          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2133          * frames to RX queue #0, and include the pseudo-header when
2134          * calculating receive checksums.
2135          */
2136         mv643xx_eth_set_features(mp->dev, mp->dev->features);
2137
2138         /*
2139          * Treat BPDUs as normal multicasts, and disable partition mode.
2140          */
2141         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2142
2143         /*
2144          * Add configured unicast addresses to address filter table.
2145          */
2146         mv643xx_eth_program_unicast_filter(mp->dev);
2147
2148         /*
2149          * Enable the receive queues.
2150          */
2151         for (i = 0; i < mp->rxq_count; i++) {
2152                 struct rx_queue *rxq = mp->rxq + i;
2153                 u32 addr;
2154
2155                 addr = (u32)rxq->rx_desc_dma;
2156                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2157                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2158
2159                 rxq_enable(rxq);
2160         }
2161 }
2162
2163 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2164 {
2165         int skb_size;
2166
2167         /*
2168          * Reserve 2+14 bytes for an ethernet header (the hardware
2169          * automatically prepends 2 bytes of dummy data to each
2170          * received packet), 16 bytes for up to four VLAN tags, and
2171          * 4 bytes for the trailing FCS -- 36 bytes total.
2172          */
2173         skb_size = mp->dev->mtu + 36;
2174
2175         /*
2176          * Make sure that the skb size is a multiple of 8 bytes, as
2177          * the lower three bits of the receive descriptor's buffer
2178          * size field are ignored by the hardware.
2179          */
2180         mp->skb_size = (skb_size + 7) & ~7;
2181
2182         /*
2183          * If NET_SKB_PAD is smaller than a cache line,
2184          * netdev_alloc_skb() will cause skb->data to be misaligned
2185          * to a cache line boundary.  If this is the case, include
2186          * some extra space to allow re-aligning the data area.
2187          */
2188         mp->skb_size += SKB_DMA_REALIGN;
2189 }
2190
2191 static int mv643xx_eth_open(struct net_device *dev)
2192 {
2193         struct mv643xx_eth_private *mp = netdev_priv(dev);
2194         int err;
2195         int i;
2196
2197         wrlp(mp, INT_CAUSE, 0);
2198         wrlp(mp, INT_CAUSE_EXT, 0);
2199         rdlp(mp, INT_CAUSE_EXT);
2200
2201         err = request_irq(dev->irq, mv643xx_eth_irq,
2202                           IRQF_SHARED, dev->name, dev);
2203         if (err) {
2204                 netdev_err(dev, "can't assign irq\n");
2205                 return -EAGAIN;
2206         }
2207
2208         mv643xx_eth_recalc_skb_size(mp);
2209
2210         napi_enable(&mp->napi);
2211
2212         mp->int_mask = INT_EXT;
2213
2214         for (i = 0; i < mp->rxq_count; i++) {
2215                 err = rxq_init(mp, i);
2216                 if (err) {
2217                         while (--i >= 0)
2218                                 rxq_deinit(mp->rxq + i);
2219                         goto out;
2220                 }
2221
2222                 rxq_refill(mp->rxq + i, INT_MAX);
2223                 mp->int_mask |= INT_RX_0 << i;
2224         }
2225
2226         if (mp->oom) {
2227                 mp->rx_oom.expires = jiffies + (HZ / 10);
2228                 add_timer(&mp->rx_oom);
2229         }
2230
2231         for (i = 0; i < mp->txq_count; i++) {
2232                 err = txq_init(mp, i);
2233                 if (err) {
2234                         while (--i >= 0)
2235                                 txq_deinit(mp->txq + i);
2236                         goto out_free;
2237                 }
2238                 mp->int_mask |= INT_TX_END_0 << i;
2239         }
2240
2241         add_timer(&mp->mib_counters_timer);
2242         port_start(mp);
2243
2244         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2245         wrlp(mp, INT_MASK, mp->int_mask);
2246
2247         return 0;
2248
2249
2250 out_free:
2251         for (i = 0; i < mp->rxq_count; i++)
2252                 rxq_deinit(mp->rxq + i);
2253 out:
2254         free_irq(dev->irq, dev);
2255
2256         return err;
2257 }
2258
2259 static void port_reset(struct mv643xx_eth_private *mp)
2260 {
2261         unsigned int data;
2262         int i;
2263
2264         for (i = 0; i < mp->rxq_count; i++)
2265                 rxq_disable(mp->rxq + i);
2266         for (i = 0; i < mp->txq_count; i++)
2267                 txq_disable(mp->txq + i);
2268
2269         while (1) {
2270                 u32 ps = rdlp(mp, PORT_STATUS);
2271
2272                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2273                         break;
2274                 udelay(10);
2275         }
2276
2277         /* Reset the Enable bit in the Configuration Register */
2278         data = rdlp(mp, PORT_SERIAL_CONTROL);
2279         data &= ~(SERIAL_PORT_ENABLE            |
2280                   DO_NOT_FORCE_LINK_FAIL        |
2281                   FORCE_LINK_PASS);
2282         wrlp(mp, PORT_SERIAL_CONTROL, data);
2283 }
2284
2285 static int mv643xx_eth_stop(struct net_device *dev)
2286 {
2287         struct mv643xx_eth_private *mp = netdev_priv(dev);
2288         int i;
2289
2290         wrlp(mp, INT_MASK_EXT, 0x00000000);
2291         wrlp(mp, INT_MASK, 0x00000000);
2292         rdlp(mp, INT_MASK);
2293
2294         napi_disable(&mp->napi);
2295
2296         del_timer_sync(&mp->rx_oom);
2297
2298         netif_carrier_off(dev);
2299         if (mp->phy)
2300                 phy_stop(mp->phy);
2301         free_irq(dev->irq, dev);
2302
2303         port_reset(mp);
2304         mv643xx_eth_get_stats(dev);
2305         mib_counters_update(mp);
2306         del_timer_sync(&mp->mib_counters_timer);
2307
2308         for (i = 0; i < mp->rxq_count; i++)
2309                 rxq_deinit(mp->rxq + i);
2310         for (i = 0; i < mp->txq_count; i++)
2311                 txq_deinit(mp->txq + i);
2312
2313         return 0;
2314 }
2315
2316 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2317 {
2318         struct mv643xx_eth_private *mp = netdev_priv(dev);
2319         int ret;
2320
2321         if (mp->phy == NULL)
2322                 return -ENOTSUPP;
2323
2324         ret = phy_mii_ioctl(mp->phy, ifr, cmd);
2325         if (!ret)
2326                 mv643xx_adjust_pscr(mp);
2327         return ret;
2328 }
2329
2330 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2331 {
2332         struct mv643xx_eth_private *mp = netdev_priv(dev);
2333
2334         if (new_mtu < 64 || new_mtu > 9500)
2335                 return -EINVAL;
2336
2337         dev->mtu = new_mtu;
2338         mv643xx_eth_recalc_skb_size(mp);
2339         tx_set_rate(mp, 1000000000, 16777216);
2340
2341         if (!netif_running(dev))
2342                 return 0;
2343
2344         /*
2345          * Stop and then re-open the interface. This will allocate RX
2346          * skbs of the new MTU.
2347          * There is a possible danger that the open will not succeed,
2348          * due to memory being full.
2349          */
2350         mv643xx_eth_stop(dev);
2351         if (mv643xx_eth_open(dev)) {
2352                 netdev_err(dev,
2353                            "fatal error on re-opening device after MTU change\n");
2354         }
2355
2356         return 0;
2357 }
2358
2359 static void tx_timeout_task(struct work_struct *ugly)
2360 {
2361         struct mv643xx_eth_private *mp;
2362
2363         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2364         if (netif_running(mp->dev)) {
2365                 netif_tx_stop_all_queues(mp->dev);
2366                 port_reset(mp);
2367                 port_start(mp);
2368                 netif_tx_wake_all_queues(mp->dev);
2369         }
2370 }
2371
2372 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2373 {
2374         struct mv643xx_eth_private *mp = netdev_priv(dev);
2375
2376         netdev_info(dev, "tx timeout\n");
2377
2378         schedule_work(&mp->tx_timeout_task);
2379 }
2380
2381 #ifdef CONFIG_NET_POLL_CONTROLLER
2382 static void mv643xx_eth_netpoll(struct net_device *dev)
2383 {
2384         struct mv643xx_eth_private *mp = netdev_priv(dev);
2385
2386         wrlp(mp, INT_MASK, 0x00000000);
2387         rdlp(mp, INT_MASK);
2388
2389         mv643xx_eth_irq(dev->irq, dev);
2390
2391         wrlp(mp, INT_MASK, mp->int_mask);
2392 }
2393 #endif
2394
2395
2396 /* platform glue ************************************************************/
2397 static void
2398 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2399                               const struct mbus_dram_target_info *dram)
2400 {
2401         void __iomem *base = msp->base;
2402         u32 win_enable;
2403         u32 win_protect;
2404         int i;
2405
2406         for (i = 0; i < 6; i++) {
2407                 writel(0, base + WINDOW_BASE(i));
2408                 writel(0, base + WINDOW_SIZE(i));
2409                 if (i < 4)
2410                         writel(0, base + WINDOW_REMAP_HIGH(i));
2411         }
2412
2413         win_enable = 0x3f;
2414         win_protect = 0;
2415
2416         for (i = 0; i < dram->num_cs; i++) {
2417                 const struct mbus_dram_window *cs = dram->cs + i;
2418
2419                 writel((cs->base & 0xffff0000) |
2420                         (cs->mbus_attr << 8) |
2421                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2422                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2423
2424                 win_enable &= ~(1 << i);
2425                 win_protect |= 3 << (2 * i);
2426         }
2427
2428         writel(win_enable, base + WINDOW_BAR_ENABLE);
2429         msp->win_protect = win_protect;
2430 }
2431
2432 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2433 {
2434         /*
2435          * Check whether we have a 14-bit coal limit field in bits
2436          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2437          * SDMA config register.
2438          */
2439         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2440         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2441                 msp->extended_rx_coal_limit = 1;
2442         else
2443                 msp->extended_rx_coal_limit = 0;
2444
2445         /*
2446          * Check whether the MAC supports TX rate control, and if
2447          * yes, whether its associated registers are in the old or
2448          * the new place.
2449          */
2450         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2451         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2452                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2453         } else {
2454                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2455                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2456                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2457                 else
2458                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2459         }
2460 }
2461
2462 #if defined(CONFIG_OF)
2463 static const struct of_device_id mv643xx_eth_shared_ids[] = {
2464         { .compatible = "marvell,orion-eth", },
2465         { .compatible = "marvell,kirkwood-eth", },
2466         { }
2467 };
2468 MODULE_DEVICE_TABLE(of, mv643xx_eth_shared_ids);
2469 #endif
2470
2471 #if defined(CONFIG_OF) && !defined(CONFIG_MV64X60)
2472 #define mv643xx_eth_property(_np, _name, _v)                            \
2473         do {                                                            \
2474                 u32 tmp;                                                \
2475                 if (!of_property_read_u32(_np, "marvell," _name, &tmp)) \
2476                         _v = tmp;                                       \
2477         } while (0)
2478
2479 static struct platform_device *port_platdev[3];
2480
2481 static int mv643xx_eth_shared_of_add_port(struct platform_device *pdev,
2482                                           struct device_node *pnp)
2483 {
2484         struct platform_device *ppdev;
2485         struct mv643xx_eth_platform_data ppd;
2486         struct resource res;
2487         const char *mac_addr;
2488         int ret;
2489         int dev_num = 0;
2490
2491         memset(&ppd, 0, sizeof(ppd));
2492         ppd.shared = pdev;
2493
2494         memset(&res, 0, sizeof(res));
2495         if (!of_irq_to_resource(pnp, 0, &res)) {
2496                 dev_err(&pdev->dev, "missing interrupt on %s\n", pnp->name);
2497                 return -EINVAL;
2498         }
2499
2500         if (of_property_read_u32(pnp, "reg", &ppd.port_number)) {
2501                 dev_err(&pdev->dev, "missing reg property on %s\n", pnp->name);
2502                 return -EINVAL;
2503         }
2504
2505         if (ppd.port_number >= 3) {
2506                 dev_err(&pdev->dev, "invalid reg property on %s\n", pnp->name);
2507                 return -EINVAL;
2508         }
2509
2510         while (dev_num < 3 && port_platdev[dev_num])
2511                 dev_num++;
2512
2513         if (dev_num == 3) {
2514                 dev_err(&pdev->dev, "too many ports registered\n");
2515                 return -EINVAL;
2516         }
2517
2518         mac_addr = of_get_mac_address(pnp);
2519         if (mac_addr)
2520                 memcpy(ppd.mac_addr, mac_addr, ETH_ALEN);
2521
2522         mv643xx_eth_property(pnp, "tx-queue-size", ppd.tx_queue_size);
2523         mv643xx_eth_property(pnp, "tx-sram-addr", ppd.tx_sram_addr);
2524         mv643xx_eth_property(pnp, "tx-sram-size", ppd.tx_sram_size);
2525         mv643xx_eth_property(pnp, "rx-queue-size", ppd.rx_queue_size);
2526         mv643xx_eth_property(pnp, "rx-sram-addr", ppd.rx_sram_addr);
2527         mv643xx_eth_property(pnp, "rx-sram-size", ppd.rx_sram_size);
2528
2529         ppd.phy_node = of_parse_phandle(pnp, "phy-handle", 0);
2530         if (!ppd.phy_node) {
2531                 ppd.phy_addr = MV643XX_ETH_PHY_NONE;
2532                 of_property_read_u32(pnp, "speed", &ppd.speed);
2533                 of_property_read_u32(pnp, "duplex", &ppd.duplex);
2534         }
2535
2536         ppdev = platform_device_alloc(MV643XX_ETH_NAME, dev_num);
2537         if (!ppdev)
2538                 return -ENOMEM;
2539         ppdev->dev.coherent_dma_mask = DMA_BIT_MASK(32);
2540         ppdev->dev.of_node = pnp;
2541
2542         ret = platform_device_add_resources(ppdev, &res, 1);
2543         if (ret)
2544                 goto port_err;
2545
2546         ret = platform_device_add_data(ppdev, &ppd, sizeof(ppd));
2547         if (ret)
2548                 goto port_err;
2549
2550         ret = platform_device_add(ppdev);
2551         if (ret)
2552                 goto port_err;
2553
2554         port_platdev[dev_num] = ppdev;
2555
2556         return 0;
2557
2558 port_err:
2559         platform_device_put(ppdev);
2560         return ret;
2561 }
2562
2563 static int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2564 {
2565         struct mv643xx_eth_shared_platform_data *pd;
2566         struct device_node *pnp, *np = pdev->dev.of_node;
2567         int ret;
2568
2569         /* bail out if not registered from DT */
2570         if (!np)
2571                 return 0;
2572
2573         pd = devm_kzalloc(&pdev->dev, sizeof(*pd), GFP_KERNEL);
2574         if (!pd)
2575                 return -ENOMEM;
2576         pdev->dev.platform_data = pd;
2577
2578         mv643xx_eth_property(np, "tx-checksum-limit", pd->tx_csum_limit);
2579
2580         for_each_available_child_of_node(np, pnp) {
2581                 ret = mv643xx_eth_shared_of_add_port(pdev, pnp);
2582                 if (ret)
2583                         return ret;
2584         }
2585         return 0;
2586 }
2587
2588 static void mv643xx_eth_shared_of_remove(void)
2589 {
2590         int n;
2591
2592         for (n = 0; n < 3; n++) {
2593                 platform_device_del(port_platdev[n]);
2594                 port_platdev[n] = NULL;
2595         }
2596 }
2597 #else
2598 static inline int mv643xx_eth_shared_of_probe(struct platform_device *pdev)
2599 {
2600         return 0;
2601 }
2602
2603 static inline void mv643xx_eth_shared_of_remove(void)
2604 {
2605 }
2606 #endif
2607
2608 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2609 {
2610         static int mv643xx_eth_version_printed;
2611         struct mv643xx_eth_shared_platform_data *pd;
2612         struct mv643xx_eth_shared_private *msp;
2613         const struct mbus_dram_target_info *dram;
2614         struct resource *res;
2615         int ret;
2616
2617         if (!mv643xx_eth_version_printed++)
2618                 pr_notice("MV-643xx 10/100/1000 ethernet driver version %s\n",
2619                           mv643xx_eth_driver_version);
2620
2621         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2622         if (res == NULL)
2623                 return -EINVAL;
2624
2625         msp = devm_kzalloc(&pdev->dev, sizeof(*msp), GFP_KERNEL);
2626         if (msp == NULL)
2627                 return -ENOMEM;
2628         platform_set_drvdata(pdev, msp);
2629
2630         msp->base = devm_ioremap(&pdev->dev, res->start, resource_size(res));
2631         if (msp->base == NULL)
2632                 return -ENOMEM;
2633
2634         msp->clk = devm_clk_get(&pdev->dev, NULL);
2635         if (!IS_ERR(msp->clk))
2636                 clk_prepare_enable(msp->clk);
2637
2638         /*
2639          * (Re-)program MBUS remapping windows if we are asked to.
2640          */
2641         dram = mv_mbus_dram_info();
2642         if (dram)
2643                 mv643xx_eth_conf_mbus_windows(msp, dram);
2644
2645         ret = mv643xx_eth_shared_of_probe(pdev);
2646         if (ret)
2647                 return ret;
2648         pd = dev_get_platdata(&pdev->dev);
2649
2650         msp->tx_csum_limit = (pd != NULL && pd->tx_csum_limit) ?
2651                                         pd->tx_csum_limit : 9 * 1024;
2652         infer_hw_params(msp);
2653
2654         return 0;
2655 }
2656
2657 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2658 {
2659         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2660
2661         mv643xx_eth_shared_of_remove();
2662         if (!IS_ERR(msp->clk))
2663                 clk_disable_unprepare(msp->clk);
2664         return 0;
2665 }
2666
2667 static struct platform_driver mv643xx_eth_shared_driver = {
2668         .probe          = mv643xx_eth_shared_probe,
2669         .remove         = mv643xx_eth_shared_remove,
2670         .driver = {
2671                 .name   = MV643XX_ETH_SHARED_NAME,
2672                 .owner  = THIS_MODULE,
2673                 .of_match_table = of_match_ptr(mv643xx_eth_shared_ids),
2674         },
2675 };
2676
2677 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2678 {
2679         int addr_shift = 5 * mp->port_num;
2680         u32 data;
2681
2682         data = rdl(mp, PHY_ADDR);
2683         data &= ~(0x1f << addr_shift);
2684         data |= (phy_addr & 0x1f) << addr_shift;
2685         wrl(mp, PHY_ADDR, data);
2686 }
2687
2688 static int phy_addr_get(struct mv643xx_eth_private *mp)
2689 {
2690         unsigned int data;
2691
2692         data = rdl(mp, PHY_ADDR);
2693
2694         return (data >> (5 * mp->port_num)) & 0x1f;
2695 }
2696
2697 static void set_params(struct mv643xx_eth_private *mp,
2698                        struct mv643xx_eth_platform_data *pd)
2699 {
2700         struct net_device *dev = mp->dev;
2701
2702         if (is_valid_ether_addr(pd->mac_addr))
2703                 memcpy(dev->dev_addr, pd->mac_addr, ETH_ALEN);
2704         else
2705                 uc_addr_get(mp, dev->dev_addr);
2706
2707         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2708         if (pd->rx_queue_size)
2709                 mp->rx_ring_size = pd->rx_queue_size;
2710         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2711         mp->rx_desc_sram_size = pd->rx_sram_size;
2712
2713         mp->rxq_count = pd->rx_queue_count ? : 1;
2714
2715         mp->tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2716         if (pd->tx_queue_size)
2717                 mp->tx_ring_size = pd->tx_queue_size;
2718         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2719         mp->tx_desc_sram_size = pd->tx_sram_size;
2720
2721         mp->txq_count = pd->tx_queue_count ? : 1;
2722 }
2723
2724 static void mv643xx_eth_adjust_link(struct net_device *dev)
2725 {
2726         struct mv643xx_eth_private *mp = netdev_priv(dev);
2727
2728         mv643xx_adjust_pscr(mp);
2729 }
2730
2731 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2732                                    int phy_addr)
2733 {
2734         struct phy_device *phydev;
2735         int start;
2736         int num;
2737         int i;
2738         char phy_id[MII_BUS_ID_SIZE + 3];
2739
2740         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2741                 start = phy_addr_get(mp) & 0x1f;
2742                 num = 32;
2743         } else {
2744                 start = phy_addr & 0x1f;
2745                 num = 1;
2746         }
2747
2748         /* Attempt to connect to the PHY using orion-mdio */
2749         phydev = ERR_PTR(-ENODEV);
2750         for (i = 0; i < num; i++) {
2751                 int addr = (start + i) & 0x1f;
2752
2753                 snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
2754                                 "orion-mdio-mii", addr);
2755
2756                 phydev = phy_connect(mp->dev, phy_id, mv643xx_eth_adjust_link,
2757                                 PHY_INTERFACE_MODE_GMII);
2758                 if (!IS_ERR(phydev)) {
2759                         phy_addr_set(mp, addr);
2760                         break;
2761                 }
2762         }
2763
2764         return phydev;
2765 }
2766
2767 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2768 {
2769         struct phy_device *phy = mp->phy;
2770
2771         if (speed == 0) {
2772                 phy->autoneg = AUTONEG_ENABLE;
2773                 phy->speed = 0;
2774                 phy->duplex = 0;
2775                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2776         } else {
2777                 phy->autoneg = AUTONEG_DISABLE;
2778                 phy->advertising = 0;
2779                 phy->speed = speed;
2780                 phy->duplex = duplex;
2781         }
2782         phy_start_aneg(phy);
2783 }
2784
2785 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2786 {
2787         u32 pscr;
2788
2789         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2790         if (pscr & SERIAL_PORT_ENABLE) {
2791                 pscr &= ~SERIAL_PORT_ENABLE;
2792                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2793         }
2794
2795         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2796         if (mp->phy == NULL) {
2797                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2798                 if (speed == SPEED_1000)
2799                         pscr |= SET_GMII_SPEED_TO_1000;
2800                 else if (speed == SPEED_100)
2801                         pscr |= SET_MII_SPEED_TO_100;
2802
2803                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2804
2805                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2806                 if (duplex == DUPLEX_FULL)
2807                         pscr |= SET_FULL_DUPLEX_MODE;
2808         }
2809
2810         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2811 }
2812
2813 static const struct net_device_ops mv643xx_eth_netdev_ops = {
2814         .ndo_open               = mv643xx_eth_open,
2815         .ndo_stop               = mv643xx_eth_stop,
2816         .ndo_start_xmit         = mv643xx_eth_xmit,
2817         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
2818         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
2819         .ndo_validate_addr      = eth_validate_addr,
2820         .ndo_do_ioctl           = mv643xx_eth_ioctl,
2821         .ndo_change_mtu         = mv643xx_eth_change_mtu,
2822         .ndo_set_features       = mv643xx_eth_set_features,
2823         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
2824         .ndo_get_stats          = mv643xx_eth_get_stats,
2825 #ifdef CONFIG_NET_POLL_CONTROLLER
2826         .ndo_poll_controller    = mv643xx_eth_netpoll,
2827 #endif
2828 };
2829
2830 static int mv643xx_eth_probe(struct platform_device *pdev)
2831 {
2832         struct mv643xx_eth_platform_data *pd;
2833         struct mv643xx_eth_private *mp;
2834         struct net_device *dev;
2835         struct resource *res;
2836         int err;
2837
2838         pd = dev_get_platdata(&pdev->dev);
2839         if (pd == NULL) {
2840                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data\n");
2841                 return -ENODEV;
2842         }
2843
2844         if (pd->shared == NULL) {
2845                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data->shared\n");
2846                 return -ENODEV;
2847         }
2848
2849         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2850         if (!dev)
2851                 return -ENOMEM;
2852
2853         mp = netdev_priv(dev);
2854         platform_set_drvdata(pdev, mp);
2855
2856         mp->shared = platform_get_drvdata(pd->shared);
2857         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2858         mp->port_num = pd->port_number;
2859
2860         mp->dev = dev;
2861
2862         /* Kirkwood resets some registers on gated clocks. Especially
2863          * CLK125_BYPASS_EN must be cleared but is not available on
2864          * all other SoCs/System Controllers using this driver.
2865          */
2866         if (of_device_is_compatible(pdev->dev.of_node,
2867                                     "marvell,kirkwood-eth-port"))
2868                 wrlp(mp, PORT_SERIAL_CONTROL1,
2869                      rdlp(mp, PORT_SERIAL_CONTROL1) & ~CLK125_BYPASS_EN);
2870
2871         /*
2872          * Start with a default rate, and if there is a clock, allow
2873          * it to override the default.
2874          */
2875         mp->t_clk = 133000000;
2876         mp->clk = devm_clk_get(&pdev->dev, NULL);
2877         if (!IS_ERR(mp->clk)) {
2878                 clk_prepare_enable(mp->clk);
2879                 mp->t_clk = clk_get_rate(mp->clk);
2880         } else if (!IS_ERR(mp->shared->clk)) {
2881                 mp->t_clk = clk_get_rate(mp->shared->clk);
2882         }
2883
2884         set_params(mp, pd);
2885         netif_set_real_num_tx_queues(dev, mp->txq_count);
2886         netif_set_real_num_rx_queues(dev, mp->rxq_count);
2887
2888         err = 0;
2889         if (pd->phy_node) {
2890                 mp->phy = of_phy_connect(mp->dev, pd->phy_node,
2891                                          mv643xx_eth_adjust_link, 0,
2892                                          PHY_INTERFACE_MODE_GMII);
2893                 if (!mp->phy)
2894                         err = -ENODEV;
2895                 else
2896                         phy_addr_set(mp, mp->phy->addr);
2897         } else if (pd->phy_addr != MV643XX_ETH_PHY_NONE) {
2898                 mp->phy = phy_scan(mp, pd->phy_addr);
2899
2900                 if (IS_ERR(mp->phy))
2901                         err = PTR_ERR(mp->phy);
2902                 else
2903                         phy_init(mp, pd->speed, pd->duplex);
2904         }
2905         if (err == -ENODEV) {
2906                 err = -EPROBE_DEFER;
2907                 goto out;
2908         }
2909         if (err)
2910                 goto out;
2911
2912         dev->ethtool_ops = &mv643xx_eth_ethtool_ops;
2913
2914         init_pscr(mp, pd->speed, pd->duplex);
2915
2916
2917         mib_counters_clear(mp);
2918
2919         init_timer(&mp->mib_counters_timer);
2920         mp->mib_counters_timer.data = (unsigned long)mp;
2921         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2922         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2923
2924         spin_lock_init(&mp->mib_counters_lock);
2925
2926         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2927
2928         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, NAPI_POLL_WEIGHT);
2929
2930         init_timer(&mp->rx_oom);
2931         mp->rx_oom.data = (unsigned long)mp;
2932         mp->rx_oom.function = oom_timer_wrapper;
2933
2934
2935         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2936         BUG_ON(!res);
2937         dev->irq = res->start;
2938
2939         dev->netdev_ops = &mv643xx_eth_netdev_ops;
2940
2941         dev->watchdog_timeo = 2 * HZ;
2942         dev->base_addr = 0;
2943
2944         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2945         dev->vlan_features = dev->features;
2946
2947         dev->features |= NETIF_F_RXCSUM;
2948         dev->hw_features = dev->features;
2949
2950         dev->priv_flags |= IFF_UNICAST_FLT;
2951
2952         SET_NETDEV_DEV(dev, &pdev->dev);
2953
2954         if (mp->shared->win_protect)
2955                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2956
2957         netif_carrier_off(dev);
2958
2959         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2960
2961         set_rx_coal(mp, 250);
2962         set_tx_coal(mp, 0);
2963
2964         err = register_netdev(dev);
2965         if (err)
2966                 goto out;
2967
2968         netdev_notice(dev, "port %d with MAC address %pM\n",
2969                       mp->port_num, dev->dev_addr);
2970
2971         if (mp->tx_desc_sram_size > 0)
2972                 netdev_notice(dev, "configured with sram\n");
2973
2974         return 0;
2975
2976 out:
2977         if (!IS_ERR(mp->clk))
2978                 clk_disable_unprepare(mp->clk);
2979         free_netdev(dev);
2980
2981         return err;
2982 }
2983
2984 static int mv643xx_eth_remove(struct platform_device *pdev)
2985 {
2986         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2987
2988         unregister_netdev(mp->dev);
2989         if (mp->phy != NULL)
2990                 phy_disconnect(mp->phy);
2991         cancel_work_sync(&mp->tx_timeout_task);
2992
2993         if (!IS_ERR(mp->clk))
2994                 clk_disable_unprepare(mp->clk);
2995
2996         free_netdev(mp->dev);
2997
2998         return 0;
2999 }
3000
3001 static void mv643xx_eth_shutdown(struct platform_device *pdev)
3002 {
3003         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3004
3005         /* Mask all interrupts on ethernet port */
3006         wrlp(mp, INT_MASK, 0);
3007         rdlp(mp, INT_MASK);
3008
3009         if (netif_running(mp->dev))
3010                 port_reset(mp);
3011 }
3012
3013 static struct platform_driver mv643xx_eth_driver = {
3014         .probe          = mv643xx_eth_probe,
3015         .remove         = mv643xx_eth_remove,
3016         .shutdown       = mv643xx_eth_shutdown,
3017         .driver = {
3018                 .name   = MV643XX_ETH_NAME,
3019                 .owner  = THIS_MODULE,
3020         },
3021 };
3022
3023 static int __init mv643xx_eth_init_module(void)
3024 {
3025         int rc;
3026
3027         rc = platform_driver_register(&mv643xx_eth_shared_driver);
3028         if (!rc) {
3029                 rc = platform_driver_register(&mv643xx_eth_driver);
3030                 if (rc)
3031                         platform_driver_unregister(&mv643xx_eth_shared_driver);
3032         }
3033
3034         return rc;
3035 }
3036 module_init(mv643xx_eth_init_module);
3037
3038 static void __exit mv643xx_eth_cleanup_module(void)
3039 {
3040         platform_driver_unregister(&mv643xx_eth_driver);
3041         platform_driver_unregister(&mv643xx_eth_shared_driver);
3042 }
3043 module_exit(mv643xx_eth_cleanup_module);
3044
3045 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3046               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3047 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3048 MODULE_LICENSE("GPL");
3049 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3050 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);