drivers/net/ethernet/marvell/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * Copyright (C) 2013 Michael Stapelberg <michael@stapelberg.de>
  24  *
  25  * This program is free software; you can redistribute it and/or
  26  * modify it under the terms of the GNU General Public License
  27  * as published by the Free Software Foundation; either version 2
  28  * of the License, or (at your option) any later version.
  29  *
  30  * This program is distributed in the hope that it will be useful,
  31  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  32  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  33  * GNU General Public License for more details.
  34  *
  35  * You should have received a copy of the GNU General Public License
  36  * along with this program; if not, write to the Free Software
  37  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  38  */
  39
  40 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  41
  42 #include <linux/init.h>
  43 #include <linux/dma-mapping.h>
  44 #include <linux/in.h>
  45 #include <linux/ip.h>
  46 #include <linux/tcp.h>
  47 #include <linux/udp.h>
  48 #include <linux/etherdevice.h>
  49 #include <linux/delay.h>
  50 #include <linux/ethtool.h>
  51 #include <linux/platform_device.h>
  52 #include <linux/module.h>
  53 #include <linux/kernel.h>
  54 #include <linux/spinlock.h>
  55 #include <linux/workqueue.h>
  56 #include <linux/phy.h>
  57 #include <linux/mv643xx_eth.h>
  58 #include <linux/io.h>
  59 #include <linux/types.h>
  60 #include <linux/inet_lro.h>
  61 #include <linux/slab.h>
  62 #include <linux/clk.h>
  63
  64 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  65 static char mv643xx_eth_driver_version[] = "1.4";
  66
  67
  68 /*
  69  * Registers shared between all ports.
  70  */
  71 #define PHY_ADDR                        0x0000
  72 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  73 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  74 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  75 #define WINDOW_BAR_ENABLE               0x0290
  76 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  77
  78 /*
  79  * Main per-port registers.  These live at offset 0x0400 for
  80  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  81  */
  82 #define PORT_CONFIG                     0x0000
  83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  84 #define PORT_CONFIG_EXT                 0x0004
  85 #define MAC_ADDR_LOW                    0x0014
  86 #define MAC_ADDR_HIGH                   0x0018
  87 #define SDMA_CONFIG                     0x001c
  88 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  89 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  90 #define  BLM_TX_NO_SWAP                 0x00000020
  91 #define  BLM_RX_NO_SWAP                 0x00000010
  92 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  93 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  94 #define PORT_SERIAL_CONTROL             0x003c
  95 #define  SET_MII_SPEED_TO_100           0x01000000
  96 #define  SET_GMII_SPEED_TO_1000         0x00800000
  97 #define  SET_FULL_DUPLEX_MODE           0x00200000
  98 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
  99 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 100 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 101 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 102 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 103 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 104 #define  FORCE_LINK_PASS                0x00000002
 105 #define  SERIAL_PORT_ENABLE             0x00000001
 106 #define PORT_STATUS                     0x0044
 107 #define  TX_FIFO_EMPTY                  0x00000400
 108 #define  TX_IN_PROGRESS                 0x00000080
 109 #define  PORT_SPEED_MASK                0x00000030
 110 #define  PORT_SPEED_1000                0x00000010
 111 #define  PORT_SPEED_100                 0x00000020
 112 #define  PORT_SPEED_10                  0x00000000
 113 #define  FLOW_CONTROL_ENABLED           0x00000008
 114 #define  FULL_DUPLEX                    0x00000004
 115 #define  LINK_UP                        0x00000002
 116 #define TXQ_COMMAND                     0x0048
 117 #define TXQ_FIX_PRIO_CONF               0x004c
 118 #define TX_BW_RATE                      0x0050
 119 #define TX_BW_MTU                       0x0058
 120 #define TX_BW_BURST                     0x005c
 121 #define INT_CAUSE                       0x0060
 122 #define  INT_TX_END                     0x07f80000
 123 #define  INT_TX_END_0                   0x00080000
 124 #define  INT_RX                         0x000003fc
 125 #define  INT_RX_0                       0x00000004
 126 #define  INT_EXT                        0x00000002
 127 #define INT_CAUSE_EXT                   0x0064
 128 #define  INT_EXT_LINK_PHY               0x00110000
 129 #define  INT_EXT_TX                     0x000000ff
 130 #define INT_MASK                        0x0068
 131 #define INT_MASK_EXT                    0x006c
 132 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 133 #define RX_DISCARD_FRAME_CNT            0x0084
 134 #define RX_OVERRUN_FRAME_CNT            0x0088
 135 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 136 #define TX_BW_RATE_MOVED                0x00e0
 137 #define TX_BW_MTU_MOVED                 0x00e8
 138 #define TX_BW_BURST_MOVED               0x00ec
 139 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 140 #define RXQ_COMMAND                     0x0280
 141 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 142 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 143 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 144 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 145
 146 /*
 147  * Misc per-port registers.
 148  */
 149 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 150 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 151 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 152 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 153
 154
 155 /*
 156  * SDMA configuration register default value.
 157  */
 158 #if defined(__BIG_ENDIAN)
 159 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 160                 (RX_BURST_SIZE_4_64BIT  |       \
 161                  TX_BURST_SIZE_4_64BIT)
 162 #elif defined(__LITTLE_ENDIAN)
 163 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 164                 (RX_BURST_SIZE_4_64BIT  |       \
 165                  BLM_RX_NO_SWAP         |       \
 166                  BLM_TX_NO_SWAP         |       \
 167                  TX_BURST_SIZE_4_64BIT)
 168 #else
 169 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 170 #endif
 171
 172
 173 /*
 174  * Misc definitions.
 175  */
 176 #define DEFAULT_RX_QUEUE_SIZE   128
 177 #define DEFAULT_TX_QUEUE_SIZE   256
 178 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 179
 180
 181 /*
 182  * RX/TX descriptors.
 183  */
 184 #if defined(__BIG_ENDIAN)
 185 struct rx_desc {
 186         u16 byte_cnt;           /* Descriptor buffer byte count         */
 187         u16 buf_size;           /* Buffer size                          */
 188         u32 cmd_sts;            /* Descriptor command status            */
 189         u32 next_desc_ptr;      /* Next descriptor pointer              */
 190         u32 buf_ptr;            /* Descriptor buffer pointer            */
 191 };
 192
 193 struct tx_desc {
 194         u16 byte_cnt;           /* buffer byte count                    */
 195         u16 l4i_chk;            /* CPU provided TCP checksum            */
 196         u32 cmd_sts;            /* Command/status field                 */
 197         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 198         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 199 };
 200 #elif defined(__LITTLE_ENDIAN)
 201 struct rx_desc {
 202         u32 cmd_sts;            /* Descriptor command status            */
 203         u16 buf_size;           /* Buffer size                          */
 204         u16 byte_cnt;           /* Descriptor buffer byte count         */
 205         u32 buf_ptr;            /* Descriptor buffer pointer            */
 206         u32 next_desc_ptr;      /* Next descriptor pointer              */
 207 };
 208
 209 struct tx_desc {
 210         u32 cmd_sts;            /* Command/status field                 */
 211         u16 l4i_chk;            /* CPU provided TCP checksum            */
 212         u16 byte_cnt;           /* buffer byte count                    */
 213         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 214         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 215 };
 216 #else
 217 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 218 #endif
 219
 220 /* RX & TX descriptor command */
 221 #define BUFFER_OWNED_BY_DMA             0x80000000
 222
 223 /* RX & TX descriptor status */
 224 #define ERROR_SUMMARY                   0x00000001
 225
 226 /* RX descriptor status */
 227 #define LAYER_4_CHECKSUM_OK             0x40000000
 228 #define RX_ENABLE_INTERRUPT             0x20000000
 229 #define RX_FIRST_DESC                   0x08000000
 230 #define RX_LAST_DESC                    0x04000000
 231 #define RX_IP_HDR_OK                    0x02000000
 232 #define RX_PKT_IS_IPV4                  0x01000000
 233 #define RX_PKT_IS_ETHERNETV2            0x00800000
 234 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 235 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 236 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 237
 238 /* TX descriptor command */
 239 #define TX_ENABLE_INTERRUPT             0x00800000
 240 #define GEN_CRC                         0x00400000
 241 #define TX_FIRST_DESC                   0x00200000
 242 #define TX_LAST_DESC                    0x00100000
 243 #define ZERO_PADDING                    0x00080000
 244 #define GEN_IP_V4_CHECKSUM              0x00040000
 245 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 246 #define UDP_FRAME                       0x00010000
 247 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 248 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 249
 250 #define TX_IHL_SHIFT                    11
 251
 252
 253 /* global *******************************************************************/
 254 struct mv643xx_eth_shared_private {
 255         /*
 256          * Ethernet controller base address.
 257          */
 258         void __iomem *base;
 259
 260         /*
 261          * Per-port MBUS window access register value.
 262          */
 263         u32 win_protect;
 264
 265         /*
 266          * Hardware-specific parameters.
 267          */
 268         int extended_rx_coal_limit;
 269         int tx_bw_control;
 270         int tx_csum_limit;
 271         struct clk *clk;
 272 };
 273
 274 #define TX_BW_CONTROL_ABSENT            0
 275 #define TX_BW_CONTROL_OLD_LAYOUT        1
 276 #define TX_BW_CONTROL_NEW_LAYOUT        2
 277
 278 static int mv643xx_eth_open(struct net_device *dev);
 279 static int mv643xx_eth_stop(struct net_device *dev);
 280
 281
 282 /* per-port *****************************************************************/
 283 struct mib_counters {
 284         u64 good_octets_received;
 285         u32 bad_octets_received;
 286         u32 internal_mac_transmit_err;
 287         u32 good_frames_received;
 288         u32 bad_frames_received;
 289         u32 broadcast_frames_received;
 290         u32 multicast_frames_received;
 291         u32 frames_64_octets;
 292         u32 frames_65_to_127_octets;
 293         u32 frames_128_to_255_octets;
 294         u32 frames_256_to_511_octets;
 295         u32 frames_512_to_1023_octets;
 296         u32 frames_1024_to_max_octets;
 297         u64 good_octets_sent;
 298         u32 good_frames_sent;
 299         u32 excessive_collision;
 300         u32 multicast_frames_sent;
 301         u32 broadcast_frames_sent;
 302         u32 unrec_mac_control_received;
 303         u32 fc_sent;
 304         u32 good_fc_received;
 305         u32 bad_fc_received;
 306         u32 undersize_received;
 307         u32 fragments_received;
 308         u32 oversize_received;
 309         u32 jabber_received;
 310         u32 mac_receive_error;
 311         u32 bad_crc_event;
 312         u32 collision;
 313         u32 late_collision;
 314         /* Non MIB hardware counters */
 315         u32 rx_discard;
 316         u32 rx_overrun;
 317 };
 318
 319 struct lro_counters {
 320         u32 lro_aggregated;
 321         u32 lro_flushed;
 322         u32 lro_no_desc;
 323 };
 324
 325 struct rx_queue {
 326         int index;
 327
 328         int rx_ring_size;
 329
 330         int rx_desc_count;
 331         int rx_curr_desc;
 332         int rx_used_desc;
 333
 334         struct rx_desc *rx_desc_area;
 335         dma_addr_t rx_desc_dma;
 336         int rx_desc_area_size;
 337         struct sk_buff **rx_skb;
 338
 339         struct net_lro_mgr lro_mgr;
 340         struct net_lro_desc lro_arr[8];
 341 };
 342
 343 struct tx_queue {
 344         int index;
 345
 346         int tx_ring_size;
 347
 348         int tx_desc_count;
 349         int tx_curr_desc;
 350         int tx_used_desc;
 351
 352         struct tx_desc *tx_desc_area;
 353         dma_addr_t tx_desc_dma;
 354         int tx_desc_area_size;
 355
 356         struct sk_buff_head tx_skb;
 357
 358         unsigned long tx_packets;
 359         unsigned long tx_bytes;
 360         unsigned long tx_dropped;
 361 };
 362
 363 struct mv643xx_eth_private {
 364         struct mv643xx_eth_shared_private *shared;
 365         void __iomem *base;
 366         int port_num;
 367
 368         struct net_device *dev;
 369
 370         struct phy_device *phy;
 371
 372         struct timer_list mib_counters_timer;
 373         spinlock_t mib_counters_lock;
 374         struct mib_counters mib_counters;
 375
 376         struct lro_counters lro_counters;
 377
 378         struct work_struct tx_timeout_task;
 379
 380         struct napi_struct napi;
 381         u32 int_mask;
 382         u8 oom;
 383         u8 work_link;
 384         u8 work_tx;
 385         u8 work_tx_end;
 386         u8 work_rx;
 387         u8 work_rx_refill;
 388
 389         int skb_size;
 390
 391         /*
 392          * RX state.
 393          */
 394         int rx_ring_size;
 395         unsigned long rx_desc_sram_addr;
 396         int rx_desc_sram_size;
 397         int rxq_count;
 398         struct timer_list rx_oom;
 399         struct rx_queue rxq[8];
 400
 401         /*
 402          * TX state.
 403          */
 404         int tx_ring_size;
 405         unsigned long tx_desc_sram_addr;
 406         int tx_desc_sram_size;
 407         int txq_count;
 408         struct tx_queue txq[8];
 409
 410         /*
 411          * Hardware-specific parameters.
 412          */
 413         struct clk *clk;
 414         unsigned int t_clk;
 415 };
 416
 417
 418 /* port register accessors **************************************************/
 419 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 420 {
 421         return readl(mp->shared->base + offset);
 422 }
 423
 424 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 425 {
 426         return readl(mp->base + offset);
 427 }
 428
 429 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 430 {
 431         writel(data, mp->shared->base + offset);
 432 }
 433
 434 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 435 {
 436         writel(data, mp->base + offset);
 437 }
 438
 439
 440 /* rxq/txq helper functions *************************************************/
 441 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 442 {
 443         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 444 }
 445
 446 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 447 {
 448         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 449 }
 450
 451 static void rxq_enable(struct rx_queue *rxq)
 452 {
 453         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 454         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 455 }
 456
 457 static void rxq_disable(struct rx_queue *rxq)
 458 {
 459         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 460         u8 mask = 1 << rxq->index;
 461
 462         wrlp(mp, RXQ_COMMAND, mask << 8);
 463         while (rdlp(mp, RXQ_COMMAND) & mask)
 464                 udelay(10);
 465 }
 466
 467 static void txq_reset_hw_ptr(struct tx_queue *txq)
 468 {
 469         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 470         u32 addr;
 471
 472         addr = (u32)txq->tx_desc_dma;
 473         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 474         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 475 }
 476
 477 static void txq_enable(struct tx_queue *txq)
 478 {
 479         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 480         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 481 }
 482
 483 static void txq_disable(struct tx_queue *txq)
 484 {
 485         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 486         u8 mask = 1 << txq->index;
 487
 488         wrlp(mp, TXQ_COMMAND, mask << 8);
 489         while (rdlp(mp, TXQ_COMMAND) & mask)
 490                 udelay(10);
 491 }
 492
 493 static void txq_maybe_wake(struct tx_queue *txq)
 494 {
 495         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 496         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 497
 498         if (netif_tx_queue_stopped(nq)) {
 499                 __netif_tx_lock(nq, smp_processor_id());
 500                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 501                         netif_tx_wake_queue(nq);
 502                 __netif_tx_unlock(nq);
 503         }
 504 }
 505
 506
 507 /* rx napi ******************************************************************/
 508 static int
 509 mv643xx_get_skb_header(struct sk_buff *skb, void **iphdr, void **tcph,
 510                        u64 *hdr_flags, void *priv)
 511 {
 512         unsigned long cmd_sts = (unsigned long)priv;
 513
 514         /*
 515          * Make sure that this packet is Ethernet II, is not VLAN
 516          * tagged, is IPv4, has a valid IP header, and is TCP.
 517          */
 518         if ((cmd_sts & (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 519                        RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_MASK |
 520                        RX_PKT_IS_VLAN_TAGGED)) !=
 521             (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 522              RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_TCP_IPV4))
 523                 return -1;
 524
 525         skb_reset_network_header(skb);
 526         skb_set_transport_header(skb, ip_hdrlen(skb));
 527         *iphdr = ip_hdr(skb);
 528         *tcph = tcp_hdr(skb);
 529         *hdr_flags = LRO_IPV4 | LRO_TCP;
 530
 531         return 0;
 532 }
 533
 534 static int rxq_process(struct rx_queue *rxq, int budget)
 535 {
 536         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 537         struct net_device_stats *stats = &mp->dev->stats;
 538         int lro_flush_needed;
 539         int rx;
 540
 541         lro_flush_needed = 0;
 542         rx = 0;
 543         while (rx < budget && rxq->rx_desc_count) {
 544                 struct rx_desc *rx_desc;
 545                 unsigned int cmd_sts;
 546                 struct sk_buff *skb;
 547                 u16 byte_cnt;
 548
 549                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 550
 551                 cmd_sts = rx_desc->cmd_sts;
 552                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 553                         break;
 554                 rmb();
 555
 556                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 557                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 558
 559                 rxq->rx_curr_desc++;
 560                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 561                         rxq->rx_curr_desc = 0;
 562
 563                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 564                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 565                 rxq->rx_desc_count--;
 566                 rx++;
 567
 568                 mp->work_rx_refill |= 1 << rxq->index;
 569
 570                 byte_cnt = rx_desc->byte_cnt;
 571
 572                 /*
 573                  * Update statistics.
 574                  *
 575                  * Note that the descriptor byte count includes 2 dummy
 576                  * bytes automatically inserted by the hardware at the
 577                  * start of the packet (which we don't count), and a 4
 578                  * byte CRC at the end of the packet (which we do count).
 579                  */
 580                 stats->rx_packets++;
 581                 stats->rx_bytes += byte_cnt - 2;
 582
 583                 /*
 584                  * In case we received a packet without first / last bits
 585                  * on, or the error summary bit is set, the packet needs
 586                  * to be dropped.
 587                  */
 588                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 589                         != (RX_FIRST_DESC | RX_LAST_DESC))
 590                         goto err;
 591
 592                 /*
 593                  * The -4 is for the CRC in the trailer of the
 594                  * received packet
 595                  */
 596                 skb_put(skb, byte_cnt - 2 - 4);
 597
 598                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 599                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 600                 skb->protocol = eth_type_trans(skb, mp->dev);
 601
 602                 if (skb->dev->features & NETIF_F_LRO &&
 603                     skb->ip_summed == CHECKSUM_UNNECESSARY) {
 604                         lro_receive_skb(&rxq->lro_mgr, skb, (void *)cmd_sts);
 605                         lro_flush_needed = 1;
 606                 } else
 607                         napi_gro_receive(&mp->napi, skb);
 608
 609                 continue;
 610
 611 err:
 612                 stats->rx_dropped++;
 613
 614                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 615                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 616                         if (net_ratelimit())
 617                                 netdev_err(mp->dev,
 618                                            "received packet spanning multiple descriptors\n");
 619                 }
 620
 621                 if (cmd_sts & ERROR_SUMMARY)
 622                         stats->rx_errors++;
 623
 624                 dev_kfree_skb(skb);
 625         }
 626
 627         if (lro_flush_needed)
 628                 lro_flush_all(&rxq->lro_mgr);
 629
 630         if (rx < budget)
 631                 mp->work_rx &= ~(1 << rxq->index);
 632
 633         return rx;
 634 }
 635
 636 static int rxq_refill(struct rx_queue *rxq, int budget)
 637 {
 638         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 639         int refilled;
 640
 641         refilled = 0;
 642         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 643                 struct sk_buff *skb;
 644                 int rx;
 645                 struct rx_desc *rx_desc;
 646                 int size;
 647
 648                 skb = netdev_alloc_skb(mp->dev, mp->skb_size);
 649
 650                 if (skb == NULL) {
 651                         mp->oom = 1;
 652                         goto oom;
 653                 }
 654
 655                 if (SKB_DMA_REALIGN)
 656                         skb_reserve(skb, SKB_DMA_REALIGN);
 657
 658                 refilled++;
 659                 rxq->rx_desc_count++;
 660
 661                 rx = rxq->rx_used_desc++;
 662                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 663                         rxq->rx_used_desc = 0;
 664
 665                 rx_desc = rxq->rx_desc_area + rx;
 666
 667                 size = skb->end - skb->data;
 668                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 669                                                   skb->data, size,
 670                                                   DMA_FROM_DEVICE);
 671                 rx_desc->buf_size = size;
 672                 rxq->rx_skb[rx] = skb;
 673                 wmb();
 674                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 675                 wmb();
 676
 677                 /*
 678                  * The hardware automatically prepends 2 bytes of
 679                  * dummy data to each received packet, so that the
 680                  * IP header ends up 16-byte aligned.
 681                  */
 682                 skb_reserve(skb, 2);
 683         }
 684
 685         if (refilled < budget)
 686                 mp->work_rx_refill &= ~(1 << rxq->index);
 687
 688 oom:
 689         return refilled;
 690 }
 691
 692
 693 /* tx ***********************************************************************/
 694 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 695 {
 696         int frag;
 697
 698         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 699                 const skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 700
 701                 if (skb_frag_size(fragp) <= 8 && fragp->page_offset & 7)
 702                         return 1;
 703         }
 704
 705         return 0;
 706 }
 707
 708 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 709 {
 710         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 711         int nr_frags = skb_shinfo(skb)->nr_frags;
 712         int frag;
 713
 714         for (frag = 0; frag < nr_frags; frag++) {
 715                 skb_frag_t *this_frag;
 716                 int tx_index;
 717                 struct tx_desc *desc;
 718
 719                 this_frag = &skb_shinfo(skb)->frags[frag];
 720                 tx_index = txq->tx_curr_desc++;
 721                 if (txq->tx_curr_desc == txq->tx_ring_size)
 722                         txq->tx_curr_desc = 0;
 723                 desc = &txq->tx_desc_area[tx_index];
 724
 725                 /*
 726                  * The last fragment will generate an interrupt
 727                  * which will free the skb on TX completion.
 728                  */
 729                 if (frag == nr_frags - 1) {
 730                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 731                                         ZERO_PADDING | TX_LAST_DESC |
 732                                         TX_ENABLE_INTERRUPT;
 733                 } else {
 734                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 735                 }
 736
 737                 desc->l4i_chk = 0;
 738                 desc->byte_cnt = skb_frag_size(this_frag);
 739                 desc->buf_ptr = skb_frag_dma_map(mp->dev->dev.parent,
 740                                                  this_frag, 0,
 741                                                  skb_frag_size(this_frag),
 742                                                  DMA_TO_DEVICE);
 743         }
 744 }
 745
 746 static inline __be16 sum16_as_be(__sum16 sum)
 747 {
 748         return (__force __be16)sum;
 749 }
 750
 751 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 752 {
 753         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 754         int nr_frags = skb_shinfo(skb)->nr_frags;
 755         int tx_index;
 756         struct tx_desc *desc;
 757         u32 cmd_sts;
 758         u16 l4i_chk;
 759         int length;
 760
 761         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 762         l4i_chk = 0;
 763
 764         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 765                 int hdr_len;
 766                 int tag_bytes;
 767
 768                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 769                        skb->protocol != htons(ETH_P_8021Q));
 770
 771                 hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
 772                 tag_bytes = hdr_len - ETH_HLEN;
 773                 if (skb->len - hdr_len > mp->shared->tx_csum_limit ||
 774                     unlikely(tag_bytes & ~12)) {
 775                         if (skb_checksum_help(skb) == 0)
 776                                 goto no_csum;
 777                         kfree_skb(skb);
 778                         return 1;
 779                 }
 780
 781                 if (tag_bytes & 4)
 782                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 783                 if (tag_bytes & 8)
 784                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 785
 786                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 787                            GEN_IP_V4_CHECKSUM   |
 788                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 789
 790                 switch (ip_hdr(skb)->protocol) {
 791                 case IPPROTO_UDP:
 792                         cmd_sts |= UDP_FRAME;
 793                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 794                         break;
 795                 case IPPROTO_TCP:
 796                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 797                         break;
 798                 default:
 799                         BUG();
 800                 }
 801         } else {
 802 no_csum:
 803                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 804                 cmd_sts |= 5 << TX_IHL_SHIFT;
 805         }
 806
 807         tx_index = txq->tx_curr_desc++;
 808         if (txq->tx_curr_desc == txq->tx_ring_size)
 809                 txq->tx_curr_desc = 0;
 810         desc = &txq->tx_desc_area[tx_index];
 811
 812         if (nr_frags) {
 813                 txq_submit_frag_skb(txq, skb);
 814                 length = skb_headlen(skb);
 815         } else {
 816                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 817                 length = skb->len;
 818         }
 819
 820         desc->l4i_chk = l4i_chk;
 821         desc->byte_cnt = length;
 822         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 823                                        length, DMA_TO_DEVICE);
 824
 825         __skb_queue_tail(&txq->tx_skb, skb);
 826
 827         skb_tx_timestamp(skb);
 828
 829         /* ensure all other descriptors are written before first cmd_sts */
 830         wmb();
 831         desc->cmd_sts = cmd_sts;
 832
 833         /* clear TX_END status */
 834         mp->work_tx_end &= ~(1 << txq->index);
 835
 836         /* ensure all descriptors are written before poking hardware */
 837         wmb();
 838         txq_enable(txq);
 839
 840         txq->tx_desc_count += nr_frags + 1;
 841
 842         return 0;
 843 }
 844
 845 static netdev_tx_t mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 846 {
 847         struct mv643xx_eth_private *mp = netdev_priv(dev);
 848         int length, queue;
 849         struct tx_queue *txq;
 850         struct netdev_queue *nq;
 851
 852         queue = skb_get_queue_mapping(skb);
 853         txq = mp->txq + queue;
 854         nq = netdev_get_tx_queue(dev, queue);
 855
 856         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 857                 txq->tx_dropped++;
 858                 netdev_printk(KERN_DEBUG, dev,
 859                               "failed to linearize skb with tiny unaligned fragment\n");
 860                 return NETDEV_TX_BUSY;
 861         }
 862
 863         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 864                 if (net_ratelimit())
 865                         netdev_err(dev, "tx queue full?!\n");
 866                 kfree_skb(skb);
 867                 return NETDEV_TX_OK;
 868         }
 869
 870         length = skb->len;
 871
 872         if (!txq_submit_skb(txq, skb)) {
 873                 int entries_left;
 874
 875                 txq->tx_bytes += length;
 876                 txq->tx_packets++;
 877
 878                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 879                 if (entries_left < MAX_SKB_FRAGS + 1)
 880                         netif_tx_stop_queue(nq);
 881         }
 882
 883         return NETDEV_TX_OK;
 884 }
 885
 886
 887 /* tx napi ******************************************************************/
 888 static void txq_kick(struct tx_queue *txq)
 889 {
 890         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 891         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 892         u32 hw_desc_ptr;
 893         u32 expected_ptr;
 894
 895         __netif_tx_lock(nq, smp_processor_id());
 896
 897         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 898                 goto out;
 899
 900         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 901         expected_ptr = (u32)txq->tx_desc_dma +
 902                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 903
 904         if (hw_desc_ptr != expected_ptr)
 905                 txq_enable(txq);
 906
 907 out:
 908         __netif_tx_unlock(nq);
 909
 910         mp->work_tx_end &= ~(1 << txq->index);
 911 }
 912
 913 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 914 {
 915         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 916         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 917         int reclaimed;
 918
 919         __netif_tx_lock(nq, smp_processor_id());
 920
 921         reclaimed = 0;
 922         while (reclaimed < budget && txq->tx_desc_count > 0) {
 923                 int tx_index;
 924                 struct tx_desc *desc;
 925                 u32 cmd_sts;
 926                 struct sk_buff *skb;
 927
 928                 tx_index = txq->tx_used_desc;
 929                 desc = &txq->tx_desc_area[tx_index];
 930                 cmd_sts = desc->cmd_sts;
 931
 932                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 933                         if (!force)
 934                                 break;
 935                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 936                 }
 937
 938                 txq->tx_used_desc = tx_index + 1;
 939                 if (txq->tx_used_desc == txq->tx_ring_size)
 940                         txq->tx_used_desc = 0;
 941
 942                 reclaimed++;
 943                 txq->tx_desc_count--;
 944
 945                 skb = NULL;
 946                 if (cmd_sts & TX_LAST_DESC)
 947                         skb = __skb_dequeue(&txq->tx_skb);
 948
 949                 if (cmd_sts & ERROR_SUMMARY) {
 950                         netdev_info(mp->dev, "tx error\n");
 951                         mp->dev->stats.tx_errors++;
 952                 }
 953
 954                 if (cmd_sts & TX_FIRST_DESC) {
 955                         dma_unmap_single(mp->dev->dev.parent, desc->buf_ptr,
 956                                          desc->byte_cnt, DMA_TO_DEVICE);
 957                 } else {
 958                         dma_unmap_page(mp->dev->dev.parent, desc->buf_ptr,
 959                                        desc->byte_cnt, DMA_TO_DEVICE);
 960                 }
 961
 962                 dev_kfree_skb(skb);
 963         }
 964
 965         __netif_tx_unlock(nq);
 966
 967         if (reclaimed < budget)
 968                 mp->work_tx &= ~(1 << txq->index);
 969
 970         return reclaimed;
 971 }
 972
 973
 974 /* tx rate control **********************************************************/
 975 /*
 976  * Set total maximum TX rate (shared by all TX queues for this port)
 977  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 978  */
 979 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 980 {
 981         int token_rate;
 982         int mtu;
 983         int bucket_size;
 984
 985         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
 986         if (token_rate > 1023)
 987                 token_rate = 1023;
 988
 989         mtu = (mp->dev->mtu + 255) >> 8;
 990         if (mtu > 63)
 991                 mtu = 63;
 992
 993         bucket_size = (burst + 255) >> 8;
 994         if (bucket_size > 65535)
 995                 bucket_size = 65535;
 996
 997         switch (mp->shared->tx_bw_control) {
 998         case TX_BW_CONTROL_OLD_LAYOUT:
 999                 wrlp(mp, TX_BW_RATE, token_rate);
1000                 wrlp(mp, TX_BW_MTU, mtu);
1001                 wrlp(mp, TX_BW_BURST, bucket_size);
1002                 break;
1003         case TX_BW_CONTROL_NEW_LAYOUT:
1004                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
1005                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
1006                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
1007                 break;
1008         }
1009 }
1010
1011 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
1012 {
1013         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1014         int token_rate;
1015         int bucket_size;
1016
1017         token_rate = ((rate / 1000) * 64) / (mp->t_clk / 1000);
1018         if (token_rate > 1023)
1019                 token_rate = 1023;
1020
1021         bucket_size = (burst + 255) >> 8;
1022         if (bucket_size > 65535)
1023                 bucket_size = 65535;
1024
1025         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1026         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1027 }
1028
1029 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1030 {
1031         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1032         int off;
1033         u32 val;
1034
1035         /*
1036          * Turn on fixed priority mode.
1037          */
1038         off = 0;
1039         switch (mp->shared->tx_bw_control) {
1040         case TX_BW_CONTROL_OLD_LAYOUT:
1041                 off = TXQ_FIX_PRIO_CONF;
1042                 break;
1043         case TX_BW_CONTROL_NEW_LAYOUT:
1044                 off = TXQ_FIX_PRIO_CONF_MOVED;
1045                 break;
1046         }
1047
1048         if (off) {
1049                 val = rdlp(mp, off);
1050                 val |= 1 << txq->index;
1051                 wrlp(mp, off, val);
1052         }
1053 }
1054
1055
1056 /* mii management interface *************************************************/
1057 static void mv643xx_adjust_pscr(struct mv643xx_eth_private *mp)
1058 {
1059         u32 pscr = rdlp(mp, PORT_SERIAL_CONTROL);
1060         u32 autoneg_disable = FORCE_LINK_PASS |
1061                      DISABLE_AUTO_NEG_SPEED_GMII |
1062                      DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1063                      DISABLE_AUTO_NEG_FOR_DUPLEX;
1064
1065         if (mp->phy->autoneg == AUTONEG_ENABLE) {
1066                 /* enable auto negotiation */
1067                 pscr &= ~autoneg_disable;
1068                 goto out_write;
1069         }
1070
1071         pscr |= autoneg_disable;
1072
1073         if (mp->phy->speed == SPEED_1000) {
1074                 /* force gigabit, half duplex not supported */
1075                 pscr |= SET_GMII_SPEED_TO_1000;
1076                 pscr |= SET_FULL_DUPLEX_MODE;
1077                 goto out_write;
1078         }
1079
1080         pscr &= ~SET_GMII_SPEED_TO_1000;
1081
1082         if (mp->phy->speed == SPEED_100)
1083                 pscr |= SET_MII_SPEED_TO_100;
1084         else
1085                 pscr &= ~SET_MII_SPEED_TO_100;
1086
1087         if (mp->phy->duplex == DUPLEX_FULL)
1088                 pscr |= SET_FULL_DUPLEX_MODE;
1089         else
1090                 pscr &= ~SET_FULL_DUPLEX_MODE;
1091
1092 out_write:
1093         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
1094 }
1095
1096 /* statistics ***************************************************************/
1097 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1098 {
1099         struct mv643xx_eth_private *mp = netdev_priv(dev);
1100         struct net_device_stats *stats = &dev->stats;
1101         unsigned long tx_packets = 0;
1102         unsigned long tx_bytes = 0;
1103         unsigned long tx_dropped = 0;
1104         int i;
1105
1106         for (i = 0; i < mp->txq_count; i++) {
1107                 struct tx_queue *txq = mp->txq + i;
1108
1109                 tx_packets += txq->tx_packets;
1110                 tx_bytes += txq->tx_bytes;
1111                 tx_dropped += txq->tx_dropped;
1112         }
1113
1114         stats->tx_packets = tx_packets;
1115         stats->tx_bytes = tx_bytes;
1116         stats->tx_dropped = tx_dropped;
1117
1118         return stats;
1119 }
1120
1121 static void mv643xx_eth_grab_lro_stats(struct mv643xx_eth_private *mp)
1122 {
1123         u32 lro_aggregated = 0;
1124         u32 lro_flushed = 0;
1125         u32 lro_no_desc = 0;
1126         int i;
1127
1128         for (i = 0; i < mp->rxq_count; i++) {
1129                 struct rx_queue *rxq = mp->rxq + i;
1130
1131                 lro_aggregated += rxq->lro_mgr.stats.aggregated;
1132                 lro_flushed += rxq->lro_mgr.stats.flushed;
1133                 lro_no_desc += rxq->lro_mgr.stats.no_desc;
1134         }
1135
1136         mp->lro_counters.lro_aggregated = lro_aggregated;
1137         mp->lro_counters.lro_flushed = lro_flushed;
1138         mp->lro_counters.lro_no_desc = lro_no_desc;
1139 }
1140
1141 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1142 {
1143         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1144 }
1145
1146 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1147 {
1148         int i;
1149
1150         for (i = 0; i < 0x80; i += 4)
1151                 mib_read(mp, i);
1152
1153         /* Clear non MIB hw counters also */
1154         rdlp(mp, RX_DISCARD_FRAME_CNT);
1155         rdlp(mp, RX_OVERRUN_FRAME_CNT);
1156 }
1157
1158 static void mib_counters_update(struct mv643xx_eth_private *mp)
1159 {
1160         struct mib_counters *p = &mp->mib_counters;
1161
1162         spin_lock_bh(&mp->mib_counters_lock);
1163         p->good_octets_received += mib_read(mp, 0x00);
1164         p->bad_octets_received += mib_read(mp, 0x08);
1165         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1166         p->good_frames_received += mib_read(mp, 0x10);
1167         p->bad_frames_received += mib_read(mp, 0x14);
1168         p->broadcast_frames_received += mib_read(mp, 0x18);
1169         p->multicast_frames_received += mib_read(mp, 0x1c);
1170         p->frames_64_octets += mib_read(mp, 0x20);
1171         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1172         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1173         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1174         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1175         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1176         p->good_octets_sent += mib_read(mp, 0x38);
1177         p->good_frames_sent += mib_read(mp, 0x40);
1178         p->excessive_collision += mib_read(mp, 0x44);
1179         p->multicast_frames_sent += mib_read(mp, 0x48);
1180         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1181         p->unrec_mac_control_received += mib_read(mp, 0x50);
1182         p->fc_sent += mib_read(mp, 0x54);
1183         p->good_fc_received += mib_read(mp, 0x58);
1184         p->bad_fc_received += mib_read(mp, 0x5c);
1185         p->undersize_received += mib_read(mp, 0x60);
1186         p->fragments_received += mib_read(mp, 0x64);
1187         p->oversize_received += mib_read(mp, 0x68);
1188         p->jabber_received += mib_read(mp, 0x6c);
1189         p->mac_receive_error += mib_read(mp, 0x70);
1190         p->bad_crc_event += mib_read(mp, 0x74);
1191         p->collision += mib_read(mp, 0x78);
1192         p->late_collision += mib_read(mp, 0x7c);
1193         /* Non MIB hardware counters */
1194         p->rx_discard += rdlp(mp, RX_DISCARD_FRAME_CNT);
1195         p->rx_overrun += rdlp(mp, RX_OVERRUN_FRAME_CNT);
1196         spin_unlock_bh(&mp->mib_counters_lock);
1197
1198         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1199 }
1200
1201 static void mib_counters_timer_wrapper(unsigned long _mp)
1202 {
1203         struct mv643xx_eth_private *mp = (void *)_mp;
1204
1205         mib_counters_update(mp);
1206 }
1207
1208
1209 /* interrupt coalescing *****************************************************/
1210 /*
1211  * Hardware coalescing parameters are set in units of 64 t_clk
1212  * cycles.  I.e.:
1213  *
1214  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1215  *
1216  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1217  *
1218  * In the ->set*() methods, we round the computed register value
1219  * to the nearest integer.
1220  */
1221 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1222 {
1223         u32 val = rdlp(mp, SDMA_CONFIG);
1224         u64 temp;
1225
1226         if (mp->shared->extended_rx_coal_limit)
1227                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1228         else
1229                 temp = (val & 0x003fff00) >> 8;
1230
1231         temp *= 64000000;
1232         do_div(temp, mp->t_clk);
1233
1234         return (unsigned int)temp;
1235 }
1236
1237 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1238 {
1239         u64 temp;
1240         u32 val;
1241
1242         temp = (u64)usec * mp->t_clk;
1243         temp += 31999999;
1244         do_div(temp, 64000000);
1245
1246         val = rdlp(mp, SDMA_CONFIG);
1247         if (mp->shared->extended_rx_coal_limit) {
1248                 if (temp > 0xffff)
1249                         temp = 0xffff;
1250                 val &= ~0x023fff80;
1251                 val |= (temp & 0x8000) << 10;
1252                 val |= (temp & 0x7fff) << 7;
1253         } else {
1254                 if (temp > 0x3fff)
1255                         temp = 0x3fff;
1256                 val &= ~0x003fff00;
1257                 val |= (temp & 0x3fff) << 8;
1258         }
1259         wrlp(mp, SDMA_CONFIG, val);
1260 }
1261
1262 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1263 {
1264         u64 temp;
1265
1266         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1267         temp *= 64000000;
1268         do_div(temp, mp->t_clk);
1269
1270         return (unsigned int)temp;
1271 }
1272
1273 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1274 {
1275         u64 temp;
1276
1277         temp = (u64)usec * mp->t_clk;
1278         temp += 31999999;
1279         do_div(temp, 64000000);
1280
1281         if (temp > 0x3fff)
1282                 temp = 0x3fff;
1283
1284         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1285 }
1286
1287
1288 /* ethtool ******************************************************************/
1289 struct mv643xx_eth_stats {
1290         char stat_string[ETH_GSTRING_LEN];
1291         int sizeof_stat;
1292         int netdev_off;
1293         int mp_off;
1294 };
1295
1296 #define SSTAT(m)                                                \
1297         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1298           offsetof(struct net_device, stats.m), -1 }
1299
1300 #define MIBSTAT(m)                                              \
1301         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1302           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1303
1304 #define LROSTAT(m)                                              \
1305         { #m, FIELD_SIZEOF(struct lro_counters, m),             \
1306           -1, offsetof(struct mv643xx_eth_private, lro_counters.m) }
1307
1308 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1309         SSTAT(rx_packets),
1310         SSTAT(tx_packets),
1311         SSTAT(rx_bytes),
1312         SSTAT(tx_bytes),
1313         SSTAT(rx_errors),
1314         SSTAT(tx_errors),
1315         SSTAT(rx_dropped),
1316         SSTAT(tx_dropped),
1317         MIBSTAT(good_octets_received),
1318         MIBSTAT(bad_octets_received),
1319         MIBSTAT(internal_mac_transmit_err),
1320         MIBSTAT(good_frames_received),
1321         MIBSTAT(bad_frames_received),
1322         MIBSTAT(broadcast_frames_received),
1323         MIBSTAT(multicast_frames_received),
1324         MIBSTAT(frames_64_octets),
1325         MIBSTAT(frames_65_to_127_octets),
1326         MIBSTAT(frames_128_to_255_octets),
1327         MIBSTAT(frames_256_to_511_octets),
1328         MIBSTAT(frames_512_to_1023_octets),
1329         MIBSTAT(frames_1024_to_max_octets),
1330         MIBSTAT(good_octets_sent),
1331         MIBSTAT(good_frames_sent),
1332         MIBSTAT(excessive_collision),
1333         MIBSTAT(multicast_frames_sent),
1334         MIBSTAT(broadcast_frames_sent),
1335         MIBSTAT(unrec_mac_control_received),
1336         MIBSTAT(fc_sent),
1337         MIBSTAT(good_fc_received),
1338         MIBSTAT(bad_fc_received),
1339         MIBSTAT(undersize_received),
1340         MIBSTAT(fragments_received),
1341         MIBSTAT(oversize_received),
1342         MIBSTAT(jabber_received),
1343         MIBSTAT(mac_receive_error),
1344         MIBSTAT(bad_crc_event),
1345         MIBSTAT(collision),
1346         MIBSTAT(late_collision),
1347         MIBSTAT(rx_discard),
1348         MIBSTAT(rx_overrun),
1349         LROSTAT(lro_aggregated),
1350         LROSTAT(lro_flushed),
1351         LROSTAT(lro_no_desc),
1352 };
1353
1354 static int
1355 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1356                              struct ethtool_cmd *cmd)
1357 {
1358         int err;
1359
1360         err = phy_read_status(mp->phy);
1361         if (err == 0)
1362                 err = phy_ethtool_gset(mp->phy, cmd);
1363
1364         /*
1365          * The MAC does not support 1000baseT_Half.
1366          */
1367         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1368         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1369
1370         return err;
1371 }
1372
1373 static int
1374 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1375                                  struct ethtool_cmd *cmd)
1376 {
1377         u32 port_status;
1378
1379         port_status = rdlp(mp, PORT_STATUS);
1380
1381         cmd->supported = SUPPORTED_MII;
1382         cmd->advertising = ADVERTISED_MII;
1383         switch (port_status & PORT_SPEED_MASK) {
1384         case PORT_SPEED_10:
1385                 ethtool_cmd_speed_set(cmd, SPEED_10);
1386                 break;
1387         case PORT_SPEED_100:
1388                 ethtool_cmd_speed_set(cmd, SPEED_100);
1389                 break;
1390         case PORT_SPEED_1000:
1391                 ethtool_cmd_speed_set(cmd, SPEED_1000);
1392                 break;
1393         default:
1394                 cmd->speed = -1;
1395                 break;
1396         }
1397         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1398         cmd->port = PORT_MII;
1399         cmd->phy_address = 0;
1400         cmd->transceiver = XCVR_INTERNAL;
1401         cmd->autoneg = AUTONEG_DISABLE;
1402         cmd->maxtxpkt = 1;
1403         cmd->maxrxpkt = 1;
1404
1405         return 0;
1406 }
1407
1408 static void
1409 mv643xx_eth_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1410 {
1411         struct mv643xx_eth_private *mp = netdev_priv(dev);
1412         wol->supported = 0;
1413         wol->wolopts = 0;
1414         if (mp->phy)
1415                 phy_ethtool_get_wol(mp->phy, wol);
1416 }
1417
1418 static int
1419 mv643xx_eth_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1420 {
1421         struct mv643xx_eth_private *mp = netdev_priv(dev);
1422         int err;
1423
1424         if (mp->phy == NULL)
1425                 return -EOPNOTSUPP;
1426
1427         err = phy_ethtool_set_wol(mp->phy, wol);
1428         /* Given that mv643xx_eth works without the marvell-specific PHY driver,
1429          * this debugging hint is useful to have.
1430          */
1431         if (err == -EOPNOTSUPP)
1432                 netdev_info(dev, "The PHY does not support set_wol, was CONFIG_MARVELL_PHY enabled?\n");
1433         return err;
1434 }
1435
1436 static int
1437 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1438 {
1439         struct mv643xx_eth_private *mp = netdev_priv(dev);
1440
1441         if (mp->phy != NULL)
1442                 return mv643xx_eth_get_settings_phy(mp, cmd);
1443         else
1444                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1445 }
1446
1447 static int
1448 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1449 {
1450         struct mv643xx_eth_private *mp = netdev_priv(dev);
1451         int ret;
1452
1453         if (mp->phy == NULL)
1454                 return -EINVAL;
1455
1456         /*
1457          * The MAC does not support 1000baseT_Half.
1458          */
1459         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1460
1461         ret = phy_ethtool_sset(mp->phy, cmd);
1462         if (!ret)
1463                 mv643xx_adjust_pscr(mp);
1464         return ret;
1465 }
1466
1467 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1468                                     struct ethtool_drvinfo *drvinfo)
1469 {
1470         strlcpy(drvinfo->driver, mv643xx_eth_driver_name,
1471                 sizeof(drvinfo->driver));
1472         strlcpy(drvinfo->version, mv643xx_eth_driver_version,
1473                 sizeof(drvinfo->version));
1474         strlcpy(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
1475         strlcpy(drvinfo->bus_info, "platform", sizeof(drvinfo->bus_info));
1476         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1477 }
1478
1479 static int mv643xx_eth_nway_reset(struct net_device *dev)
1480 {
1481         struct mv643xx_eth_private *mp = netdev_priv(dev);
1482
1483         if (mp->phy == NULL)
1484                 return -EINVAL;
1485
1486         return genphy_restart_aneg(mp->phy);
1487 }
1488
1489 static int
1490 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1491 {
1492         struct mv643xx_eth_private *mp = netdev_priv(dev);
1493
1494         ec->rx_coalesce_usecs = get_rx_coal(mp);
1495         ec->tx_coalesce_usecs = get_tx_coal(mp);
1496
1497         return 0;
1498 }
1499
1500 static int
1501 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1502 {
1503         struct mv643xx_eth_private *mp = netdev_priv(dev);
1504
1505         set_rx_coal(mp, ec->rx_coalesce_usecs);
1506         set_tx_coal(mp, ec->tx_coalesce_usecs);
1507
1508         return 0;
1509 }
1510
1511 static void
1512 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1513 {
1514         struct mv643xx_eth_private *mp = netdev_priv(dev);
1515
1516         er->rx_max_pending = 4096;
1517         er->tx_max_pending = 4096;
1518
1519         er->rx_pending = mp->rx_ring_size;
1520         er->tx_pending = mp->tx_ring_size;
1521 }
1522
1523 static int
1524 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1525 {
1526         struct mv643xx_eth_private *mp = netdev_priv(dev);
1527
1528         if (er->rx_mini_pending || er->rx_jumbo_pending)
1529                 return -EINVAL;
1530
1531         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1532         mp->tx_ring_size = er->tx_pending < 4096 ? er->tx_pending : 4096;
1533
1534         if (netif_running(dev)) {
1535                 mv643xx_eth_stop(dev);
1536                 if (mv643xx_eth_open(dev)) {
1537                         netdev_err(dev,
1538                                    "fatal error on re-opening device after ring param change\n");
1539                         return -ENOMEM;
1540                 }
1541         }
1542
1543         return 0;
1544 }
1545
1546
1547 static int
1548 mv643xx_eth_set_features(struct net_device *dev, netdev_features_t features)
1549 {
1550         struct mv643xx_eth_private *mp = netdev_priv(dev);
1551         bool rx_csum = features & NETIF_F_RXCSUM;
1552
1553         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1554
1555         return 0;
1556 }
1557
1558 static void mv643xx_eth_get_strings(struct net_device *dev,
1559                                     uint32_t stringset, uint8_t *data)
1560 {
1561         int i;
1562
1563         if (stringset == ETH_SS_STATS) {
1564                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1565                         memcpy(data + i * ETH_GSTRING_LEN,
1566                                 mv643xx_eth_stats[i].stat_string,
1567                                 ETH_GSTRING_LEN);
1568                 }
1569         }
1570 }
1571
1572 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1573                                           struct ethtool_stats *stats,
1574                                           uint64_t *data)
1575 {
1576         struct mv643xx_eth_private *mp = netdev_priv(dev);
1577         int i;
1578
1579         mv643xx_eth_get_stats(dev);
1580         mib_counters_update(mp);
1581         mv643xx_eth_grab_lro_stats(mp);
1582
1583         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1584                 const struct mv643xx_eth_stats *stat;
1585                 void *p;
1586
1587                 stat = mv643xx_eth_stats + i;
1588
1589                 if (stat->netdev_off >= 0)
1590                         p = ((void *)mp->dev) + stat->netdev_off;
1591                 else
1592                         p = ((void *)mp) + stat->mp_off;
1593
1594                 data[i] = (stat->sizeof_stat == 8) ?
1595                                 *(uint64_t *)p : *(uint32_t *)p;
1596         }
1597 }
1598
1599 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1600 {
1601         if (sset == ETH_SS_STATS)
1602                 return ARRAY_SIZE(mv643xx_eth_stats);
1603
1604         return -EOPNOTSUPP;
1605 }
1606
1607 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1608         .get_settings           = mv643xx_eth_get_settings,
1609         .set_settings           = mv643xx_eth_set_settings,
1610         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1611         .nway_reset             = mv643xx_eth_nway_reset,
1612         .get_link               = ethtool_op_get_link,
1613         .get_coalesce           = mv643xx_eth_get_coalesce,
1614         .set_coalesce           = mv643xx_eth_set_coalesce,
1615         .get_ringparam          = mv643xx_eth_get_ringparam,
1616         .set_ringparam          = mv643xx_eth_set_ringparam,
1617         .get_strings            = mv643xx_eth_get_strings,
1618         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1619         .get_sset_count         = mv643xx_eth_get_sset_count,
1620         .get_ts_info            = ethtool_op_get_ts_info,
1621         .get_wol                = mv643xx_eth_get_wol,
1622         .set_wol                = mv643xx_eth_set_wol,
1623 };
1624
1625
1626 /* address handling *********************************************************/
1627 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1628 {
1629         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1630         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1631
1632         addr[0] = (mac_h >> 24) & 0xff;
1633         addr[1] = (mac_h >> 16) & 0xff;
1634         addr[2] = (mac_h >> 8) & 0xff;
1635         addr[3] = mac_h & 0xff;
1636         addr[4] = (mac_l >> 8) & 0xff;
1637         addr[5] = mac_l & 0xff;
1638 }
1639
1640 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1641 {
1642         wrlp(mp, MAC_ADDR_HIGH,
1643                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1644         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1645 }
1646
1647 static u32 uc_addr_filter_mask(struct net_device *dev)
1648 {
1649         struct netdev_hw_addr *ha;
1650         u32 nibbles;
1651
1652         if (dev->flags & IFF_PROMISC)
1653                 return 0;
1654
1655         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1656         netdev_for_each_uc_addr(ha, dev) {
1657                 if (memcmp(dev->dev_addr, ha->addr, 5))
1658                         return 0;
1659                 if ((dev->dev_addr[5] ^ ha->addr[5]) & 0xf0)
1660                         return 0;
1661
1662                 nibbles |= 1 << (ha->addr[5] & 0x0f);
1663         }
1664
1665         return nibbles;
1666 }
1667
1668 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1669 {
1670         struct mv643xx_eth_private *mp = netdev_priv(dev);
1671         u32 port_config;
1672         u32 nibbles;
1673         int i;
1674
1675         uc_addr_set(mp, dev->dev_addr);
1676
1677         port_config = rdlp(mp, PORT_CONFIG) & ~UNICAST_PROMISCUOUS_MODE;
1678
1679         nibbles = uc_addr_filter_mask(dev);
1680         if (!nibbles) {
1681                 port_config |= UNICAST_PROMISCUOUS_MODE;
1682                 nibbles = 0xffff;
1683         }
1684
1685         for (i = 0; i < 16; i += 4) {
1686                 int off = UNICAST_TABLE(mp->port_num) + i;
1687                 u32 v;
1688
1689                 v = 0;
1690                 if (nibbles & 1)
1691                         v |= 0x00000001;
1692                 if (nibbles & 2)
1693                         v |= 0x00000100;
1694                 if (nibbles & 4)
1695                         v |= 0x00010000;
1696                 if (nibbles & 8)
1697                         v |= 0x01000000;
1698                 nibbles >>= 4;
1699
1700                 wrl(mp, off, v);
1701         }
1702
1703         wrlp(mp, PORT_CONFIG, port_config);
1704 }
1705
1706 static int addr_crc(unsigned char *addr)
1707 {
1708         int crc = 0;
1709         int i;
1710
1711         for (i = 0; i < 6; i++) {
1712                 int j;
1713
1714                 crc = (crc ^ addr[i]) << 8;
1715                 for (j = 7; j >= 0; j--) {
1716                         if (crc & (0x100 << j))
1717                                 crc ^= 0x107 << j;
1718                 }
1719         }
1720
1721         return crc;
1722 }
1723
1724 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1725 {
1726         struct mv643xx_eth_private *mp = netdev_priv(dev);
1727         u32 *mc_spec;
1728         u32 *mc_other;
1729         struct netdev_hw_addr *ha;
1730         int i;
1731
1732         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1733                 int port_num;
1734                 u32 accept;
1735
1736 oom:
1737                 port_num = mp->port_num;
1738                 accept = 0x01010101;
1739                 for (i = 0; i < 0x100; i += 4) {
1740                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1741                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1742                 }
1743                 return;
1744         }
1745
1746         mc_spec = kmalloc(0x200, GFP_ATOMIC);
1747         if (mc_spec == NULL)
1748                 goto oom;
1749         mc_other = mc_spec + (0x100 >> 2);
1750
1751         memset(mc_spec, 0, 0x100);
1752         memset(mc_other, 0, 0x100);
1753
1754         netdev_for_each_mc_addr(ha, dev) {
1755                 u8 *a = ha->addr;
1756                 u32 *table;
1757                 int entry;
1758
1759                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1760                         table = mc_spec;
1761                         entry = a[5];
1762                 } else {
1763                         table = mc_other;
1764                         entry = addr_crc(a);
1765                 }
1766
1767                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1768         }
1769
1770         for (i = 0; i < 0x100; i += 4) {
1771                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1772                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1773         }
1774
1775         kfree(mc_spec);
1776 }
1777
1778 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1779 {
1780         mv643xx_eth_program_unicast_filter(dev);
1781         mv643xx_eth_program_multicast_filter(dev);
1782 }
1783
1784 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1785 {
1786         struct sockaddr *sa = addr;
1787
1788         if (!is_valid_ether_addr(sa->sa_data))
1789                 return -EADDRNOTAVAIL;
1790
1791         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1792
1793         netif_addr_lock_bh(dev);
1794         mv643xx_eth_program_unicast_filter(dev);
1795         netif_addr_unlock_bh(dev);
1796
1797         return 0;
1798 }
1799
1800
1801 /* rx/tx queue initialisation ***********************************************/
1802 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1803 {
1804         struct rx_queue *rxq = mp->rxq + index;
1805         struct rx_desc *rx_desc;
1806         int size;
1807         int i;
1808
1809         rxq->index = index;
1810
1811         rxq->rx_ring_size = mp->rx_ring_size;
1812
1813         rxq->rx_desc_count = 0;
1814         rxq->rx_curr_desc = 0;
1815         rxq->rx_used_desc = 0;
1816
1817         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1818
1819         if (index == 0 && size <= mp->rx_desc_sram_size) {
1820                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1821                                                 mp->rx_desc_sram_size);
1822                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1823         } else {
1824                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1825                                                        size, &rxq->rx_desc_dma,
1826                                                        GFP_KERNEL);
1827         }
1828
1829         if (rxq->rx_desc_area == NULL) {
1830                 netdev_err(mp->dev,
1831                            "can't allocate rx ring (%d bytes)\n", size);
1832                 goto out;
1833         }
1834         memset(rxq->rx_desc_area, 0, size);
1835
1836         rxq->rx_desc_area_size = size;
1837         rxq->rx_skb = kmalloc_array(rxq->rx_ring_size, sizeof(*rxq->rx_skb),
1838                                     GFP_KERNEL);
1839         if (rxq->rx_skb == NULL)
1840                 goto out_free;
1841
1842         rx_desc = rxq->rx_desc_area;
1843         for (i = 0; i < rxq->rx_ring_size; i++) {
1844                 int nexti;
1845
1846                 nexti = i + 1;
1847                 if (nexti == rxq->rx_ring_size)
1848                         nexti = 0;
1849
1850                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1851                                         nexti * sizeof(struct rx_desc);
1852         }
1853
1854         rxq->lro_mgr.dev = mp->dev;
1855         memset(&rxq->lro_mgr.stats, 0, sizeof(rxq->lro_mgr.stats));
1856         rxq->lro_mgr.features = LRO_F_NAPI;
1857         rxq->lro_mgr.ip_summed = CHECKSUM_UNNECESSARY;
1858         rxq->lro_mgr.ip_summed_aggr = CHECKSUM_UNNECESSARY;
1859         rxq->lro_mgr.max_desc = ARRAY_SIZE(rxq->lro_arr);
1860         rxq->lro_mgr.max_aggr = 32;
1861         rxq->lro_mgr.frag_align_pad = 0;
1862         rxq->lro_mgr.lro_arr = rxq->lro_arr;
1863         rxq->lro_mgr.get_skb_header = mv643xx_get_skb_header;
1864
1865         memset(&rxq->lro_arr, 0, sizeof(rxq->lro_arr));
1866
1867         return 0;
1868
1869
1870 out_free:
1871         if (index == 0 && size <= mp->rx_desc_sram_size)
1872                 iounmap(rxq->rx_desc_area);
1873         else
1874                 dma_free_coherent(mp->dev->dev.parent, size,
1875                                   rxq->rx_desc_area,
1876                                   rxq->rx_desc_dma);
1877
1878 out:
1879         return -ENOMEM;
1880 }
1881
1882 static void rxq_deinit(struct rx_queue *rxq)
1883 {
1884         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1885         int i;
1886
1887         rxq_disable(rxq);
1888
1889         for (i = 0; i < rxq->rx_ring_size; i++) {
1890                 if (rxq->rx_skb[i]) {
1891                         dev_kfree_skb(rxq->rx_skb[i]);
1892                         rxq->rx_desc_count--;
1893                 }
1894         }
1895
1896         if (rxq->rx_desc_count) {
1897                 netdev_err(mp->dev, "error freeing rx ring -- %d skbs stuck\n",
1898                            rxq->rx_desc_count);
1899         }
1900
1901         if (rxq->index == 0 &&
1902             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1903                 iounmap(rxq->rx_desc_area);
1904         else
1905                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
1906                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1907
1908         kfree(rxq->rx_skb);
1909 }
1910
1911 static int txq_init(struct mv643xx_eth_private *mp, int index)
1912 {
1913         struct tx_queue *txq = mp->txq + index;
1914         struct tx_desc *tx_desc;
1915         int size;
1916         int i;
1917
1918         txq->index = index;
1919
1920         txq->tx_ring_size = mp->tx_ring_size;
1921
1922         txq->tx_desc_count = 0;
1923         txq->tx_curr_desc = 0;
1924         txq->tx_used_desc = 0;
1925
1926         size = txq->tx_ring_size * sizeof(struct tx_desc);
1927
1928         if (index == 0 && size <= mp->tx_desc_sram_size) {
1929                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1930                                                 mp->tx_desc_sram_size);
1931                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1932         } else {
1933                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1934                                                        size, &txq->tx_desc_dma,
1935                                                        GFP_KERNEL);
1936         }
1937
1938         if (txq->tx_desc_area == NULL) {
1939                 netdev_err(mp->dev,
1940                            "can't allocate tx ring (%d bytes)\n", size);
1941                 return -ENOMEM;
1942         }
1943         memset(txq->tx_desc_area, 0, size);
1944
1945         txq->tx_desc_area_size = size;
1946
1947         tx_desc = txq->tx_desc_area;
1948         for (i = 0; i < txq->tx_ring_size; i++) {
1949                 struct tx_desc *txd = tx_desc + i;
1950                 int nexti;
1951
1952                 nexti = i + 1;
1953                 if (nexti == txq->tx_ring_size)
1954                         nexti = 0;
1955
1956                 txd->cmd_sts = 0;
1957                 txd->next_desc_ptr = txq->tx_desc_dma +
1958                                         nexti * sizeof(struct tx_desc);
1959         }
1960
1961         skb_queue_head_init(&txq->tx_skb);
1962
1963         return 0;
1964 }
1965
1966 static void txq_deinit(struct tx_queue *txq)
1967 {
1968         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1969
1970         txq_disable(txq);
1971         txq_reclaim(txq, txq->tx_ring_size, 1);
1972
1973         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1974
1975         if (txq->index == 0 &&
1976             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1977                 iounmap(txq->tx_desc_area);
1978         else
1979                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
1980                                   txq->tx_desc_area, txq->tx_desc_dma);
1981 }
1982
1983
1984 /* netdev ops and related ***************************************************/
1985 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1986 {
1987         u32 int_cause;
1988         u32 int_cause_ext;
1989
1990         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
1991         if (int_cause == 0)
1992                 return 0;
1993
1994         int_cause_ext = 0;
1995         if (int_cause & INT_EXT) {
1996                 int_cause &= ~INT_EXT;
1997                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
1998         }
1999
2000         if (int_cause) {
2001                 wrlp(mp, INT_CAUSE, ~int_cause);
2002                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
2003                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
2004                 mp->work_rx |= (int_cause & INT_RX) >> 2;
2005         }
2006
2007         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
2008         if (int_cause_ext) {
2009                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
2010                 if (int_cause_ext & INT_EXT_LINK_PHY)
2011                         mp->work_link = 1;
2012                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
2013         }
2014
2015         return 1;
2016 }
2017
2018 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
2019 {
2020         struct net_device *dev = (struct net_device *)dev_id;
2021         struct mv643xx_eth_private *mp = netdev_priv(dev);
2022
2023         if (unlikely(!mv643xx_eth_collect_events(mp)))
2024                 return IRQ_NONE;
2025
2026         wrlp(mp, INT_MASK, 0);
2027         napi_schedule(&mp->napi);
2028
2029         return IRQ_HANDLED;
2030 }
2031
2032 static void handle_link_event(struct mv643xx_eth_private *mp)
2033 {
2034         struct net_device *dev = mp->dev;
2035         u32 port_status;
2036         int speed;
2037         int duplex;
2038         int fc;
2039
2040         port_status = rdlp(mp, PORT_STATUS);
2041         if (!(port_status & LINK_UP)) {
2042                 if (netif_carrier_ok(dev)) {
2043                         int i;
2044
2045                         netdev_info(dev, "link down\n");
2046
2047                         netif_carrier_off(dev);
2048
2049                         for (i = 0; i < mp->txq_count; i++) {
2050                                 struct tx_queue *txq = mp->txq + i;
2051
2052                                 txq_reclaim(txq, txq->tx_ring_size, 1);
2053                                 txq_reset_hw_ptr(txq);
2054                         }
2055                 }
2056                 return;
2057         }
2058
2059         switch (port_status & PORT_SPEED_MASK) {
2060         case PORT_SPEED_10:
2061                 speed = 10;
2062                 break;
2063         case PORT_SPEED_100:
2064                 speed = 100;
2065                 break;
2066         case PORT_SPEED_1000:
2067                 speed = 1000;
2068                 break;
2069         default:
2070                 speed = -1;
2071                 break;
2072         }
2073         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2074         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2075
2076         netdev_info(dev, "link up, %d Mb/s, %s duplex, flow control %sabled\n",
2077                     speed, duplex ? "full" : "half", fc ? "en" : "dis");
2078
2079         if (!netif_carrier_ok(dev))
2080                 netif_carrier_on(dev);
2081 }
2082
2083 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2084 {
2085         struct mv643xx_eth_private *mp;
2086         int work_done;
2087
2088         mp = container_of(napi, struct mv643xx_eth_private, napi);
2089
2090         if (unlikely(mp->oom)) {
2091                 mp->oom = 0;
2092                 del_timer(&mp->rx_oom);
2093         }
2094
2095         work_done = 0;
2096         while (work_done < budget) {
2097                 u8 queue_mask;
2098                 int queue;
2099                 int work_tbd;
2100
2101                 if (mp->work_link) {
2102                         mp->work_link = 0;
2103                         handle_link_event(mp);
2104                         work_done++;
2105                         continue;
2106                 }
2107
2108                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2109                 if (likely(!mp->oom))
2110                         queue_mask |= mp->work_rx_refill;
2111
2112                 if (!queue_mask) {
2113                         if (mv643xx_eth_collect_events(mp))
2114                                 continue;
2115                         break;
2116                 }
2117
2118                 queue = fls(queue_mask) - 1;
2119                 queue_mask = 1 << queue;
2120
2121                 work_tbd = budget - work_done;
2122                 if (work_tbd > 16)
2123                         work_tbd = 16;
2124
2125                 if (mp->work_tx_end & queue_mask) {
2126                         txq_kick(mp->txq + queue);
2127                 } else if (mp->work_tx & queue_mask) {
2128                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2129                         txq_maybe_wake(mp->txq + queue);
2130                 } else if (mp->work_rx & queue_mask) {
2131                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2132                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2133                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2134                 } else {
2135                         BUG();
2136                 }
2137         }
2138
2139         if (work_done < budget) {
2140                 if (mp->oom)
2141                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2142                 napi_complete(napi);
2143                 wrlp(mp, INT_MASK, mp->int_mask);
2144         }
2145
2146         return work_done;
2147 }
2148
2149 static inline void oom_timer_wrapper(unsigned long data)
2150 {
2151         struct mv643xx_eth_private *mp = (void *)data;
2152
2153         napi_schedule(&mp->napi);
2154 }
2155
2156 static void phy_reset(struct mv643xx_eth_private *mp)
2157 {
2158         int data;
2159
2160         data = phy_read(mp->phy, MII_BMCR);
2161         if (data < 0)
2162                 return;
2163
2164         data |= BMCR_RESET;
2165         if (phy_write(mp->phy, MII_BMCR, data) < 0)
2166                 return;
2167
2168         do {
2169                 data = phy_read(mp->phy, MII_BMCR);
2170         } while (data >= 0 && data & BMCR_RESET);
2171 }
2172
2173 static void port_start(struct mv643xx_eth_private *mp)
2174 {
2175         u32 pscr;
2176         int i;
2177
2178         /*
2179          * Perform PHY reset, if there is a PHY.
2180          */
2181         if (mp->phy != NULL) {
2182                 struct ethtool_cmd cmd;
2183
2184                 mv643xx_eth_get_settings(mp->dev, &cmd);
2185                 phy_reset(mp);
2186                 mv643xx_eth_set_settings(mp->dev, &cmd);
2187         }
2188
2189         /*
2190          * Configure basic link parameters.
2191          */
2192         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2193
2194         pscr |= SERIAL_PORT_ENABLE;
2195         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2196
2197         pscr |= DO_NOT_FORCE_LINK_FAIL;
2198         if (mp->phy == NULL)
2199                 pscr |= FORCE_LINK_PASS;
2200         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2201
2202         /*
2203          * Configure TX path and queues.
2204          */
2205         tx_set_rate(mp, 1000000000, 16777216);
2206         for (i = 0; i < mp->txq_count; i++) {
2207                 struct tx_queue *txq = mp->txq + i;
2208
2209                 txq_reset_hw_ptr(txq);
2210                 txq_set_rate(txq, 1000000000, 16777216);
2211                 txq_set_fixed_prio_mode(txq);
2212         }
2213
2214         /*
2215          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2216          * frames to RX queue #0, and include the pseudo-header when
2217          * calculating receive checksums.
2218          */
2219         mv643xx_eth_set_features(mp->dev, mp->dev->features);
2220
2221         /*
2222          * Treat BPDUs as normal multicasts, and disable partition mode.
2223          */
2224         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2225
2226         /*
2227          * Add configured unicast addresses to address filter table.
2228          */
2229         mv643xx_eth_program_unicast_filter(mp->dev);
2230
2231         /*
2232          * Enable the receive queues.
2233          */
2234         for (i = 0; i < mp->rxq_count; i++) {
2235                 struct rx_queue *rxq = mp->rxq + i;
2236                 u32 addr;
2237
2238                 addr = (u32)rxq->rx_desc_dma;
2239                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2240                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2241
2242                 rxq_enable(rxq);
2243         }
2244 }
2245
2246 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2247 {
2248         int skb_size;
2249
2250         /*
2251          * Reserve 2+14 bytes for an ethernet header (the hardware
2252          * automatically prepends 2 bytes of dummy data to each
2253          * received packet), 16 bytes for up to four VLAN tags, and
2254          * 4 bytes for the trailing FCS -- 36 bytes total.
2255          */
2256         skb_size = mp->dev->mtu + 36;
2257
2258         /*
2259          * Make sure that the skb size is a multiple of 8 bytes, as
2260          * the lower three bits of the receive descriptor's buffer
2261          * size field are ignored by the hardware.
2262          */
2263         mp->skb_size = (skb_size + 7) & ~7;
2264
2265         /*
2266          * If NET_SKB_PAD is smaller than a cache line,
2267          * netdev_alloc_skb() will cause skb->data to be misaligned
2268          * to a cache line boundary.  If this is the case, include
2269          * some extra space to allow re-aligning the data area.
2270          */
2271         mp->skb_size += SKB_DMA_REALIGN;
2272 }
2273
2274 static int mv643xx_eth_open(struct net_device *dev)
2275 {
2276         struct mv643xx_eth_private *mp = netdev_priv(dev);
2277         int err;
2278         int i;
2279
2280         wrlp(mp, INT_CAUSE, 0);
2281         wrlp(mp, INT_CAUSE_EXT, 0);
2282         rdlp(mp, INT_CAUSE_EXT);
2283
2284         err = request_irq(dev->irq, mv643xx_eth_irq,
2285                           IRQF_SHARED, dev->name, dev);
2286         if (err) {
2287                 netdev_err(dev, "can't assign irq\n");
2288                 return -EAGAIN;
2289         }
2290
2291         mv643xx_eth_recalc_skb_size(mp);
2292
2293         napi_enable(&mp->napi);
2294
2295         mp->int_mask = INT_EXT;
2296
2297         for (i = 0; i < mp->rxq_count; i++) {
2298                 err = rxq_init(mp, i);
2299                 if (err) {
2300                         while (--i >= 0)
2301                                 rxq_deinit(mp->rxq + i);
2302                         goto out;
2303                 }
2304
2305                 rxq_refill(mp->rxq + i, INT_MAX);
2306                 mp->int_mask |= INT_RX_0 << i;
2307         }
2308
2309         if (mp->oom) {
2310                 mp->rx_oom.expires = jiffies + (HZ / 10);
2311                 add_timer(&mp->rx_oom);
2312         }
2313
2314         for (i = 0; i < mp->txq_count; i++) {
2315                 err = txq_init(mp, i);
2316                 if (err) {
2317                         while (--i >= 0)
2318                                 txq_deinit(mp->txq + i);
2319                         goto out_free;
2320                 }
2321                 mp->int_mask |= INT_TX_END_0 << i;
2322         }
2323
2324         port_start(mp);
2325
2326         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2327         wrlp(mp, INT_MASK, mp->int_mask);
2328
2329         return 0;
2330
2331
2332 out_free:
2333         for (i = 0; i < mp->rxq_count; i++)
2334                 rxq_deinit(mp->rxq + i);
2335 out:
2336         free_irq(dev->irq, dev);
2337
2338         return err;
2339 }
2340
2341 static void port_reset(struct mv643xx_eth_private *mp)
2342 {
2343         unsigned int data;
2344         int i;
2345
2346         for (i = 0; i < mp->rxq_count; i++)
2347                 rxq_disable(mp->rxq + i);
2348         for (i = 0; i < mp->txq_count; i++)
2349                 txq_disable(mp->txq + i);
2350
2351         while (1) {
2352                 u32 ps = rdlp(mp, PORT_STATUS);
2353
2354                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2355                         break;
2356                 udelay(10);
2357         }
2358
2359         /* Reset the Enable bit in the Configuration Register */
2360         data = rdlp(mp, PORT_SERIAL_CONTROL);
2361         data &= ~(SERIAL_PORT_ENABLE            |
2362                   DO_NOT_FORCE_LINK_FAIL        |
2363                   FORCE_LINK_PASS);
2364         wrlp(mp, PORT_SERIAL_CONTROL, data);
2365 }
2366
2367 static int mv643xx_eth_stop(struct net_device *dev)
2368 {
2369         struct mv643xx_eth_private *mp = netdev_priv(dev);
2370         int i;
2371
2372         wrlp(mp, INT_MASK_EXT, 0x00000000);
2373         wrlp(mp, INT_MASK, 0x00000000);
2374         rdlp(mp, INT_MASK);
2375
2376         napi_disable(&mp->napi);
2377
2378         del_timer_sync(&mp->rx_oom);
2379
2380         netif_carrier_off(dev);
2381
2382         free_irq(dev->irq, dev);
2383
2384         port_reset(mp);
2385         mv643xx_eth_get_stats(dev);
2386         mib_counters_update(mp);
2387         del_timer_sync(&mp->mib_counters_timer);
2388
2389         for (i = 0; i < mp->rxq_count; i++)
2390                 rxq_deinit(mp->rxq + i);
2391         for (i = 0; i < mp->txq_count; i++)
2392                 txq_deinit(mp->txq + i);
2393
2394         return 0;
2395 }
2396
2397 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2398 {
2399         struct mv643xx_eth_private *mp = netdev_priv(dev);
2400         int ret;
2401
2402         if (mp->phy == NULL)
2403                 return -ENOTSUPP;
2404
2405         ret = phy_mii_ioctl(mp->phy, ifr, cmd);
2406         if (!ret)
2407                 mv643xx_adjust_pscr(mp);
2408         return ret;
2409 }
2410
2411 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2412 {
2413         struct mv643xx_eth_private *mp = netdev_priv(dev);
2414
2415         if (new_mtu < 64 || new_mtu > 9500)
2416                 return -EINVAL;
2417
2418         dev->mtu = new_mtu;
2419         mv643xx_eth_recalc_skb_size(mp);
2420         tx_set_rate(mp, 1000000000, 16777216);
2421
2422         if (!netif_running(dev))
2423                 return 0;
2424
2425         /*
2426          * Stop and then re-open the interface. This will allocate RX
2427          * skbs of the new MTU.
2428          * There is a possible danger that the open will not succeed,
2429          * due to memory being full.
2430          */
2431         mv643xx_eth_stop(dev);
2432         if (mv643xx_eth_open(dev)) {
2433                 netdev_err(dev,
2434                            "fatal error on re-opening device after MTU change\n");
2435         }
2436
2437         return 0;
2438 }
2439
2440 static void tx_timeout_task(struct work_struct *ugly)
2441 {
2442         struct mv643xx_eth_private *mp;
2443
2444         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2445         if (netif_running(mp->dev)) {
2446                 netif_tx_stop_all_queues(mp->dev);
2447                 port_reset(mp);
2448                 port_start(mp);
2449                 netif_tx_wake_all_queues(mp->dev);
2450         }
2451 }
2452
2453 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2454 {
2455         struct mv643xx_eth_private *mp = netdev_priv(dev);
2456
2457         netdev_info(dev, "tx timeout\n");
2458
2459         schedule_work(&mp->tx_timeout_task);
2460 }
2461
2462 #ifdef CONFIG_NET_POLL_CONTROLLER
2463 static void mv643xx_eth_netpoll(struct net_device *dev)
2464 {
2465         struct mv643xx_eth_private *mp = netdev_priv(dev);
2466
2467         wrlp(mp, INT_MASK, 0x00000000);
2468         rdlp(mp, INT_MASK);
2469
2470         mv643xx_eth_irq(dev->irq, dev);
2471
2472         wrlp(mp, INT_MASK, mp->int_mask);
2473 }
2474 #endif
2475
2476
2477 /* platform glue ************************************************************/
2478 static void
2479 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2480                               const struct mbus_dram_target_info *dram)
2481 {
2482         void __iomem *base = msp->base;
2483         u32 win_enable;
2484         u32 win_protect;
2485         int i;
2486
2487         for (i = 0; i < 6; i++) {
2488                 writel(0, base + WINDOW_BASE(i));
2489                 writel(0, base + WINDOW_SIZE(i));
2490                 if (i < 4)
2491                         writel(0, base + WINDOW_REMAP_HIGH(i));
2492         }
2493
2494         win_enable = 0x3f;
2495         win_protect = 0;
2496
2497         for (i = 0; i < dram->num_cs; i++) {
2498                 const struct mbus_dram_window *cs = dram->cs + i;
2499
2500                 writel((cs->base & 0xffff0000) |
2501                         (cs->mbus_attr << 8) |
2502                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2503                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2504
2505                 win_enable &= ~(1 << i);
2506                 win_protect |= 3 << (2 * i);
2507         }
2508
2509         writel(win_enable, base + WINDOW_BAR_ENABLE);
2510         msp->win_protect = win_protect;
2511 }
2512
2513 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2514 {
2515         /*
2516          * Check whether we have a 14-bit coal limit field in bits
2517          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2518          * SDMA config register.
2519          */
2520         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2521         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2522                 msp->extended_rx_coal_limit = 1;
2523         else
2524                 msp->extended_rx_coal_limit = 0;
2525
2526         /*
2527          * Check whether the MAC supports TX rate control, and if
2528          * yes, whether its associated registers are in the old or
2529          * the new place.
2530          */
2531         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2532         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2533                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2534         } else {
2535                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2536                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2537                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2538                 else
2539                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2540         }
2541 }
2542
2543 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2544 {
2545         static int mv643xx_eth_version_printed;
2546         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2547         struct mv643xx_eth_shared_private *msp;
2548         const struct mbus_dram_target_info *dram;
2549         struct resource *res;
2550
2551         if (!mv643xx_eth_version_printed++)
2552                 pr_notice("MV-643xx 10/100/1000 ethernet driver version %s\n",
2553                           mv643xx_eth_driver_version);
2554
2555         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2556         if (res == NULL)
2557                 return -EINVAL;
2558
2559         msp = devm_kzalloc(&pdev->dev, sizeof(*msp), GFP_KERNEL);
2560         if (msp == NULL)
2561                 return -ENOMEM;
2562
2563         msp->base = ioremap(res->start, resource_size(res));
2564         if (msp->base == NULL)
2565                 return -ENOMEM;
2566
2567         msp->clk = devm_clk_get(&pdev->dev, NULL);
2568         if (!IS_ERR(msp->clk))
2569                 clk_prepare_enable(msp->clk);
2570
2571         /*
2572          * (Re-)program MBUS remapping windows if we are asked to.
2573          */
2574         dram = mv_mbus_dram_info();
2575         if (dram)
2576                 mv643xx_eth_conf_mbus_windows(msp, dram);
2577
2578         msp->tx_csum_limit = (pd != NULL && pd->tx_csum_limit) ?
2579                                         pd->tx_csum_limit : 9 * 1024;
2580         infer_hw_params(msp);
2581
2582         platform_set_drvdata(pdev, msp);
2583
2584         return 0;
2585 }
2586
2587 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2588 {
2589         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2590
2591         iounmap(msp->base);
2592         if (!IS_ERR(msp->clk))
2593                 clk_disable_unprepare(msp->clk);
2594
2595         return 0;
2596 }
2597
2598 static struct platform_driver mv643xx_eth_shared_driver = {
2599         .probe          = mv643xx_eth_shared_probe,
2600         .remove         = mv643xx_eth_shared_remove,
2601         .driver = {
2602                 .name   = MV643XX_ETH_SHARED_NAME,
2603                 .owner  = THIS_MODULE,
2604         },
2605 };
2606
2607 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2608 {
2609         int addr_shift = 5 * mp->port_num;
2610         u32 data;
2611
2612         data = rdl(mp, PHY_ADDR);
2613         data &= ~(0x1f << addr_shift);
2614         data |= (phy_addr & 0x1f) << addr_shift;
2615         wrl(mp, PHY_ADDR, data);
2616 }
2617
2618 static int phy_addr_get(struct mv643xx_eth_private *mp)
2619 {
2620         unsigned int data;
2621
2622         data = rdl(mp, PHY_ADDR);
2623
2624         return (data >> (5 * mp->port_num)) & 0x1f;
2625 }
2626
2627 static void set_params(struct mv643xx_eth_private *mp,
2628                        struct mv643xx_eth_platform_data *pd)
2629 {
2630         struct net_device *dev = mp->dev;
2631
2632         if (is_valid_ether_addr(pd->mac_addr))
2633                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2634         else
2635                 uc_addr_get(mp, dev->dev_addr);
2636
2637         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2638         if (pd->rx_queue_size)
2639                 mp->rx_ring_size = pd->rx_queue_size;
2640         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2641         mp->rx_desc_sram_size = pd->rx_sram_size;
2642
2643         mp->rxq_count = pd->rx_queue_count ? : 1;
2644
2645         mp->tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2646         if (pd->tx_queue_size)
2647                 mp->tx_ring_size = pd->tx_queue_size;
2648         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2649         mp->tx_desc_sram_size = pd->tx_sram_size;
2650
2651         mp->txq_count = pd->tx_queue_count ? : 1;
2652 }
2653
2654 static void mv643xx_eth_adjust_link(struct net_device *dev)
2655 {
2656         struct mv643xx_eth_private *mp = netdev_priv(dev);
2657
2658         mv643xx_adjust_pscr(mp);
2659 }
2660
2661 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2662                                    int phy_addr)
2663 {
2664         struct phy_device *phydev;
2665         int start;
2666         int num;
2667         int i;
2668         char phy_id[MII_BUS_ID_SIZE + 3];
2669
2670         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2671                 start = phy_addr_get(mp) & 0x1f;
2672                 num = 32;
2673         } else {
2674                 start = phy_addr & 0x1f;
2675                 num = 1;
2676         }
2677
2678         /* Attempt to connect to the PHY using orion-mdio */
2679         phydev = ERR_PTR(-ENODEV);
2680         for (i = 0; i < num; i++) {
2681                 int addr = (start + i) & 0x1f;
2682
2683                 snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
2684                                 "orion-mdio-mii", addr);
2685
2686                 phydev = phy_connect(mp->dev, phy_id, mv643xx_eth_adjust_link,
2687                                 PHY_INTERFACE_MODE_GMII);
2688                 if (!IS_ERR(phydev)) {
2689                         phy_addr_set(mp, addr);
2690                         break;
2691                 }
2692         }
2693
2694         return phydev;
2695 }
2696
2697 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2698 {
2699         struct phy_device *phy = mp->phy;
2700
2701         phy_reset(mp);
2702
2703         if (speed == 0) {
2704                 phy->autoneg = AUTONEG_ENABLE;
2705                 phy->speed = 0;
2706                 phy->duplex = 0;
2707                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2708         } else {
2709                 phy->autoneg = AUTONEG_DISABLE;
2710                 phy->advertising = 0;
2711                 phy->speed = speed;
2712                 phy->duplex = duplex;
2713         }
2714         phy_start_aneg(phy);
2715 }
2716
2717 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2718 {
2719         u32 pscr;
2720
2721         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2722         if (pscr & SERIAL_PORT_ENABLE) {
2723                 pscr &= ~SERIAL_PORT_ENABLE;
2724                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2725         }
2726
2727         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2728         if (mp->phy == NULL) {
2729                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2730                 if (speed == SPEED_1000)
2731                         pscr |= SET_GMII_SPEED_TO_1000;
2732                 else if (speed == SPEED_100)
2733                         pscr |= SET_MII_SPEED_TO_100;
2734
2735                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2736
2737                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2738                 if (duplex == DUPLEX_FULL)
2739                         pscr |= SET_FULL_DUPLEX_MODE;
2740         }
2741
2742         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2743 }
2744
2745 static const struct net_device_ops mv643xx_eth_netdev_ops = {
2746         .ndo_open               = mv643xx_eth_open,
2747         .ndo_stop               = mv643xx_eth_stop,
2748         .ndo_start_xmit         = mv643xx_eth_xmit,
2749         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
2750         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
2751         .ndo_validate_addr      = eth_validate_addr,
2752         .ndo_do_ioctl           = mv643xx_eth_ioctl,
2753         .ndo_change_mtu         = mv643xx_eth_change_mtu,
2754         .ndo_set_features       = mv643xx_eth_set_features,
2755         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
2756         .ndo_get_stats          = mv643xx_eth_get_stats,
2757 #ifdef CONFIG_NET_POLL_CONTROLLER
2758         .ndo_poll_controller    = mv643xx_eth_netpoll,
2759 #endif
2760 };
2761
2762 static int mv643xx_eth_probe(struct platform_device *pdev)
2763 {
2764         struct mv643xx_eth_platform_data *pd;
2765         struct mv643xx_eth_private *mp;
2766         struct net_device *dev;
2767         struct resource *res;
2768         int err;
2769
2770         pd = pdev->dev.platform_data;
2771         if (pd == NULL) {
2772                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data\n");
2773                 return -ENODEV;
2774         }
2775
2776         if (pd->shared == NULL) {
2777                 dev_err(&pdev->dev, "no mv643xx_eth_platform_data->shared\n");
2778                 return -ENODEV;
2779         }
2780
2781         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2782         if (!dev)
2783                 return -ENOMEM;
2784
2785         mp = netdev_priv(dev);
2786         platform_set_drvdata(pdev, mp);
2787
2788         mp->shared = platform_get_drvdata(pd->shared);
2789         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2790         mp->port_num = pd->port_number;
2791
2792         mp->dev = dev;
2793
2794         /*
2795          * Start with a default rate, and if there is a clock, allow
2796          * it to override the default.
2797          */
2798         mp->t_clk = 133000000;
2799         mp->clk = devm_clk_get(&pdev->dev, NULL);
2800         if (!IS_ERR(mp->clk)) {
2801                 clk_prepare_enable(mp->clk);
2802                 mp->t_clk = clk_get_rate(mp->clk);
2803         }
2804
2805         set_params(mp, pd);
2806         netif_set_real_num_tx_queues(dev, mp->txq_count);
2807         netif_set_real_num_rx_queues(dev, mp->rxq_count);
2808
2809         if (pd->phy_addr != MV643XX_ETH_PHY_NONE) {
2810                 mp->phy = phy_scan(mp, pd->phy_addr);
2811
2812                 if (IS_ERR(mp->phy)) {
2813                         err = PTR_ERR(mp->phy);
2814                         if (err == -ENODEV)
2815                                 err = -EPROBE_DEFER;
2816                         goto out;
2817                 }
2818                 phy_init(mp, pd->speed, pd->duplex);
2819         }
2820
2821         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2822
2823         init_pscr(mp, pd->speed, pd->duplex);
2824
2825
2826         mib_counters_clear(mp);
2827
2828         init_timer(&mp->mib_counters_timer);
2829         mp->mib_counters_timer.data = (unsigned long)mp;
2830         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2831         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2832         add_timer(&mp->mib_counters_timer);
2833
2834         spin_lock_init(&mp->mib_counters_lock);
2835
2836         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2837
2838         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2839
2840         init_timer(&mp->rx_oom);
2841         mp->rx_oom.data = (unsigned long)mp;
2842         mp->rx_oom.function = oom_timer_wrapper;
2843
2844
2845         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2846         BUG_ON(!res);
2847         dev->irq = res->start;
2848
2849         dev->netdev_ops = &mv643xx_eth_netdev_ops;
2850
2851         dev->watchdog_timeo = 2 * HZ;
2852         dev->base_addr = 0;
2853
2854         dev->hw_features = NETIF_F_SG | NETIF_F_IP_CSUM |
2855                 NETIF_F_RXCSUM | NETIF_F_LRO;
2856         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM | NETIF_F_RXCSUM;
2857         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2858
2859         dev->priv_flags |= IFF_UNICAST_FLT;
2860
2861         SET_NETDEV_DEV(dev, &pdev->dev);
2862
2863         if (mp->shared->win_protect)
2864                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2865
2866         netif_carrier_off(dev);
2867
2868         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2869
2870         set_rx_coal(mp, 250);
2871         set_tx_coal(mp, 0);
2872
2873         err = register_netdev(dev);
2874         if (err)
2875                 goto out;
2876
2877         netdev_notice(dev, "port %d with MAC address %pM\n",
2878                       mp->port_num, dev->dev_addr);
2879
2880         if (mp->tx_desc_sram_size > 0)
2881                 netdev_notice(dev, "configured with sram\n");
2882
2883         return 0;
2884
2885 out:
2886         if (!IS_ERR(mp->clk))
2887                 clk_disable_unprepare(mp->clk);
2888         free_netdev(dev);
2889
2890         return err;
2891 }
2892
2893 static int mv643xx_eth_remove(struct platform_device *pdev)
2894 {
2895         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2896
2897         unregister_netdev(mp->dev);
2898         if (mp->phy != NULL)
2899                 phy_detach(mp->phy);
2900         cancel_work_sync(&mp->tx_timeout_task);
2901
2902         if (!IS_ERR(mp->clk))
2903                 clk_disable_unprepare(mp->clk);
2904
2905         free_netdev(mp->dev);
2906
2907         platform_set_drvdata(pdev, NULL);
2908
2909         return 0;
2910 }
2911
2912 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2913 {
2914         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2915
2916         /* Mask all interrupts on ethernet port */
2917         wrlp(mp, INT_MASK, 0);
2918         rdlp(mp, INT_MASK);
2919
2920         if (netif_running(mp->dev))
2921                 port_reset(mp);
2922 }
2923
2924 static struct platform_driver mv643xx_eth_driver = {
2925         .probe          = mv643xx_eth_probe,
2926         .remove         = mv643xx_eth_remove,
2927         .shutdown       = mv643xx_eth_shutdown,
2928         .driver = {
2929                 .name   = MV643XX_ETH_NAME,
2930                 .owner  = THIS_MODULE,
2931         },
2932 };
2933
2934 static int __init mv643xx_eth_init_module(void)
2935 {
2936         int rc;
2937
2938         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2939         if (!rc) {
2940                 rc = platform_driver_register(&mv643xx_eth_driver);
2941                 if (rc)
2942                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2943         }
2944
2945         return rc;
2946 }
2947 module_init(mv643xx_eth_init_module);
2948
2949 static void __exit mv643xx_eth_cleanup_module(void)
2950 {
2951         platform_driver_unregister(&mv643xx_eth_driver);
2952         platform_driver_unregister(&mv643xx_eth_shared_driver);
2953 }
2954 module_exit(mv643xx_eth_cleanup_module);
2955
2956 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2957               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2958 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2959 MODULE_LICENSE("GPL");
2960 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2961 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);