drivers/net/wireless/rockchip_wlan/rtl8723bs/include/rtl8188e_xmit.h

   1 /******************************************************************************\r
   2  *\r
   3  * Copyright(c) 2007 - 2011 Realtek Corporation. All rights reserved.\r
   4  *\r
   5  * This program is free software; you can redistribute it and/or modify it\r
   6  * under the terms of version 2 of the GNU General Public License as\r
   7  * published by the Free Software Foundation.\r
   8  *\r
   9  * This program is distributed in the hope that it will be useful, but WITHOUT\r
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for\r
  12  * more details.\r
  13  *\r
  14  * You should have received a copy of the GNU General Public License along with\r
  15  * this program; if not, write to the Free Software Foundation, Inc.,\r
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA\r
  17  *\r
  18  *\r
  19  ******************************************************************************/\r
  20 #ifndef __RTL8188E_XMIT_H__\r
  21 #define __RTL8188E_XMIT_H__\r
  22 \r
  23 \r
  24 \r
  25 \r
  26 //For 88e early mode\r
  27 #define SET_EARLYMODE_PKTNUM(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 0, 3, __Value)\r
  28 #define SET_EARLYMODE_LEN0(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 4, 12, __Value)\r
  29 #define SET_EARLYMODE_LEN1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 16, 12, __Value)\r
  30 #define SET_EARLYMODE_LEN2_1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 28, 4, __Value)\r
  31 #define SET_EARLYMODE_LEN2_2(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 0, 8, __Value)\r
  32 #define SET_EARLYMODE_LEN3(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 8, 12, __Value)\r
  33 #define SET_EARLYMODE_LEN4(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 20, 12, __Value)\r
  34 \r
  35 //\r
  36 //defined for TX DESC Operation\r
  37 //\r
  38 \r
  39 #define MAX_TID (15)\r
  40 \r
  41 //OFFSET 0\r
  42 #define OFFSET_SZ       0\r
  43 #define OFFSET_SHT      16\r
  44 #define BMC             BIT(24)\r
  45 #define LSG             BIT(26)\r
  46 #define FSG             BIT(27)\r
  47 #define OWN             BIT(31)\r
  48 \r
  49 \r
  50 //OFFSET 4\r
  51 #define PKT_OFFSET_SZ           0\r
  52 #define QSEL_SHT                        8\r
  53 #define RATE_ID_SHT                     16\r
  54 #define NAVUSEHDR                       BIT(20)\r
  55 #define SEC_TYPE_SHT            22\r
  56 #define PKT_OFFSET_SHT          26\r
  57 \r
  58 //OFFSET 8\r
  59 #define AGG_EN                          BIT(12)\r
  60 #define AGG_BK                                  BIT(16)\r
  61 #define AMPDU_DENSITY_SHT       20\r
  62 #define ANTSEL_A                        BIT(24)\r
  63 #define ANTSEL_B                        BIT(25)\r
  64 #define TX_ANT_CCK_SHT          26\r
  65 #define TX_ANTL_SHT                     28\r
  66 #define TX_ANT_HT_SHT           30\r
  67 \r
  68 //OFFSET 12\r
  69 #define SEQ_SHT                         16\r
  70 #define EN_HWSEQ                        BIT(31)\r
  71 \r
  72 //OFFSET 16\r
  73 #define         QOS                          BIT(6)\r
  74 #define HW_SSN                          BIT(7)\r
  75 #define         USERATE                 BIT(8)\r
  76 #define         DISDATAFB                       BIT(10)\r
  77 #define   CTS_2_SELF                    BIT(11)\r
  78 #define RTS_EN                          BIT(12)\r
  79 #define HW_RTS_EN                       BIT(13)\r
  80 #define         DATA_SHORT                      BIT(24)\r
  81 #define         PWR_STATUS_SHT  15\r
  82 #define         DATA_SC_SHT             20\r
  83 #define         DATA_BW                 BIT(25)\r
  84 \r
  85 //OFFSET 20\r
  86 #define RTY_LMT_EN                      BIT(17)\r
  87 \r
  88 \r
  89 //OFFSET 20\r
  90 #define SGI                                     BIT(6)\r
  91 #define USB_TXAGG_NUM_SHT       24\r
  92 \r
  93 typedef struct txdesc_88e\r
  94 {\r
  95         //Offset 0\r
  96         u32 pktlen:16;\r
  97         u32 offset:8;\r
  98         u32 bmc:1;\r
  99         u32 htc:1;\r
 100         u32 ls:1;\r
 101         u32 fs:1;\r
 102         u32 linip:1;\r
 103         u32 noacm:1;\r
 104         u32 gf:1;\r
 105         u32 own:1;\r
 106 \r
 107         //Offset 4\r
 108         u32 macid:6;\r
 109         u32 rsvd0406:2; \r
 110         u32 qsel:5;\r
 111         u32 rd_nav_ext:1;\r
 112         u32 lsig_txop_en:1;\r
 113         u32 pifs:1;\r
 114         u32 rate_id:4;\r
 115         u32 navusehdr:1;\r
 116         u32 en_desc_id:1;\r
 117         u32 sectype:2;\r
 118         u32 rsvd0424:2;\r
 119         u32 pkt_offset:5;       // unit: 8 bytes\r
 120         u32 rsvd0431:1;\r
 121 \r
 122         //Offset 8\r
 123         u32 rts_rc:6;\r
 124         u32 data_rc:6;\r
 125         u32 agg_en:1;\r
 126         u32 rd_en:1;\r
 127         u32 bar_rty_th:2;\r
 128         u32 bk:1;\r
 129         u32 morefrag:1;\r
 130         u32 raw:1;\r
 131         u32 ccx:1;\r
 132         u32 ampdu_density:3;\r
 133         u32 bt_null:1;\r
 134         u32 ant_sel_a:1;\r
 135         u32 ant_sel_b:1;\r
 136         u32 tx_ant_cck:2;\r
 137         u32 tx_antl:2;\r
 138         u32 tx_ant_ht:2;\r
 139 \r
 140         //Offset 12\r
 141         u32 nextheadpage:8;\r
 142         u32 tailpage:8;\r
 143         u32 seq:12;\r
 144         u32 cpu_handle:1;\r
 145         u32 tag1:1;\r
 146         u32 trigger_int:1;\r
 147         u32 hwseq_en:1;\r
 148 \r
 149         //Offset 16\r
 150         u32 rtsrate:5;\r
 151         u32 ap_dcfe:1;\r
 152         u32 hwseq_sel:2;\r
 153         u32 userate:1;\r
 154         u32 disrtsfb:1;\r
 155         u32 disdatafb:1;\r
 156         u32 cts2self:1;\r
 157         u32 rtsen:1;\r
 158         u32 hw_rts_en:1;\r
 159         u32 port_id:1;  \r
 160         u32 pwr_status:3;\r
 161         u32 wait_dcts:1;\r
 162         u32 cts2ap_en:1;\r
 163         u32 data_sc:2;\r
 164         u32 data_stbc:2;\r
 165         u32 data_short:1;\r
 166         u32 data_bw:1;\r
 167         u32 rts_short:1;\r
 168         u32 rts_bw:1;\r
 169         u32 rts_sc:2;\r
 170         u32 vcs_stbc:2;\r
 171 \r
 172         //Offset 20\r
 173         u32 datarate:6;\r
 174         u32 sgi:1;\r
 175         u32 try_rate:1;\r
 176         u32 data_ratefb_lmt:5;\r
 177         u32 rts_ratefb_lmt:4;\r
 178         u32 rty_lmt_en:1;\r
 179         u32 data_rt_lmt:6;\r
 180         u32 usb_txagg_num:8;\r
 181 \r
 182         //Offset 24\r
 183         u32 txagg_a:5;\r
 184         u32 txagg_b:5;\r
 185         u32 use_max_len:1;\r
 186         u32 max_agg_num:5;\r
 187         u32 mcsg1_max_len:4;\r
 188         u32 mcsg2_max_len:4;\r
 189         u32 mcsg3_max_len:4;\r
 190         u32 mcs7_sgi_max_len:4;\r
 191 \r
 192         //Offset 28\r
 193         u32 checksum:16;        // TxBuffSize(PCIe)/CheckSum(USB)\r
 194         u32 sw0:8; /* offset 30 */\r
 195         u32 sw1:4;\r
 196         u32 mcs15_sgi_max_len:4;\r
 197 }TXDESC_8188E, *PTXDESC_8188E;\r
 198 \r
 199 #define txdesc_set_ccx_sw_88e(txdesc, value) \\r
 200         do { \\r
 201                 ((struct txdesc_88e *)(txdesc))->sw1 = (((value)>>8) & 0x0f); \\r
 202                 ((struct txdesc_88e *)(txdesc))->sw0 = ((value) & 0xff); \\r
 203         } while (0)\r
 204 \r
 205 struct txrpt_ccx_88e {\r
 206         /* offset 0 */\r
 207         u8 tag1:1;\r
 208         u8 pkt_num:3;\r
 209         u8 txdma_underflow:1;\r
 210         u8 int_bt:1;\r
 211         u8 int_tri:1;\r
 212         u8 int_ccx:1;\r
 213 \r
 214         /* offset 1 */\r
 215         u8 mac_id:6;\r
 216         u8 pkt_ok:1;\r
 217         u8 bmc:1;\r
 218 \r
 219         /* offset 2 */\r
 220         u8 retry_cnt:6;\r
 221         u8 lifetime_over:1;\r
 222         u8 retry_over:1;\r
 223 \r
 224         /* offset 3 */\r
 225         u8 ccx_qtime0;\r
 226         u8 ccx_qtime1;\r
 227 \r
 228         /* offset 5 */\r
 229         u8 final_data_rate;\r
 230 \r
 231         /* offset 6 */\r
 232         u8 sw1:4;\r
 233         u8 qsel:4;\r
 234 \r
 235         /* offset 7 */\r
 236         u8 sw0;\r
 237 };\r
 238 \r
 239 #define txrpt_ccx_sw_88e(txrpt_ccx) ((txrpt_ccx)->sw0 + ((txrpt_ccx)->sw1<<8))\r
 240 #define txrpt_ccx_qtime_88e(txrpt_ccx) ((txrpt_ccx)->ccx_qtime0+((txrpt_ccx)->ccx_qtime1<<8))\r
 241 \r
 242 #define SET_TX_DESC_SEC_TYPE_8188E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 22, 2, __Value)\r
 243 \r
 244 void rtl8188e_fill_fake_txdesc(PADAPTER padapter,u8*pDesc,u32 BufferLen,\r
 245                 u8 IsPsPoll,u8  IsBTQosNull, u8 bDataFrame);\r
 246 void rtl8188e_cal_txdesc_chksum(struct tx_desc  *ptxdesc);\r
 247 \r
 248 #if defined(CONFIG_SDIO_HCI)||defined (CONFIG_GSPI_HCI)\r
 249 s32 rtl8188es_init_xmit_priv(PADAPTER padapter);\r
 250 void rtl8188es_free_xmit_priv(PADAPTER padapter);\r
 251 s32 rtl8188es_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);\r
 252 s32 rtl8188es_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);\r
 253 s32     rtl8188es_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);\r
 254 thread_return rtl8188es_xmit_thread(thread_context context);\r
 255 s32 rtl8188es_xmit_buf_handler(PADAPTER padapter);\r
 256 \r
 257 #ifdef CONFIG_SDIO_TX_TASKLET\r
 258 void rtl8188es_xmit_tasklet(void *priv);\r
 259 #endif\r
 260 #endif\r
 261 \r
 262 #ifdef CONFIG_USB_HCI\r
 263 s32 rtl8188eu_init_xmit_priv(PADAPTER padapter);\r
 264 void rtl8188eu_free_xmit_priv(PADAPTER padapter);\r
 265 s32 rtl8188eu_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);\r
 266 s32 rtl8188eu_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);\r
 267 s32     rtl8188eu_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);\r
 268 s32 rtl8188eu_xmit_buf_handler(PADAPTER padapter);\r
 269 void rtl8188eu_xmit_tasklet(void *priv);\r
 270 s32 rtl8188eu_xmitframe_complete(_adapter *padapter, struct xmit_priv *pxmitpriv, struct xmit_buf *pxmitbuf);\r
 271 #endif\r
 272 \r
 273 #ifdef CONFIG_PCI_HCI\r
 274 s32 rtl8188ee_init_xmit_priv(PADAPTER padapter);\r
 275 void rtl8188ee_free_xmit_priv(PADAPTER padapter);\r
 276 void    rtl8188ee_xmitframe_resume(_adapter *padapter);\r
 277 s32 rtl8188ee_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);\r
 278 s32 rtl8188ee_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);\r
 279 s32     rtl8188ee_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);\r
 280 void rtl8188ee_xmit_tasklet(void *priv);\r
 281 #endif\r
 282 \r
 283 \r
 284 \r
 285 #ifdef CONFIG_TX_EARLY_MODE\r
 286 void UpdateEarlyModeInfo8188E(struct xmit_priv *pxmitpriv,struct xmit_buf *pxmitbuf );\r
 287 #endif\r
 288 \r
 289 #ifdef CONFIG_XMIT_ACK\r
 290 void dump_txrpt_ccx_88e(void *buf);\r
 291 void handle_txrpt_ccx_88e(_adapter *adapter, u8 *buf);\r
 292 #else\r
 293 #define dump_txrpt_ccx_88e(buf) do {} while(0)\r
 294 #define handle_txrpt_ccx_88e(adapter, buf) do {} while(0)\r
 295 #endif //CONFIG_XMIT_ACK\r
 296 \r
 297 void _dbg_dump_tx_info(_adapter *padapter,int frame_tag,struct tx_desc *ptxdesc);\r
 298 #endif //__RTL8188E_XMIT_H__\r
 299 \r