drivers/net/wireless/rockchip_wlan/rtl8723bs/include/rtl8192e_xmit.h

   1 /******************************************************************************\r
   2  *\r
   3  * Copyright(c) 2007 - 2013 Realtek Corporation. All rights reserved.\r
   4  *\r
   5  * This program is free software; you can redistribute it and/or modify it\r
   6  * under the terms of version 2 of the GNU General Public License as\r
   7  * published by the Free Software Foundation.\r
   8  *\r
   9  * This program is distributed in the hope that it will be useful, but WITHOUT\r
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or\r
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for\r
  12  * more details.\r
  13  *\r
  14  * You should have received a copy of the GNU General Public License along with\r
  15  * this program; if not, write to the Free Software Foundation, Inc.,\r
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA\r
  17  *\r
  18  *\r
  19  ******************************************************************************/\r
  20 #ifndef __RTL8192E_XMIT_H__\r
  21 #define __RTL8192E_XMIT_H__\r
  22 \r
  23 typedef struct txdescriptor_8192e\r
  24 {\r
  25         //Offset 0\r
  26         u32 pktlen:16;\r
  27         u32 offset:8;\r
  28         u32 bmc:1;\r
  29         u32 htc:1;\r
  30         u32 ls:1;\r
  31         u32 fs:1;\r
  32         u32 linip:1;\r
  33         u32 noacm:1;\r
  34         u32 gf:1;\r
  35         u32 own:1;\r
  36 \r
  37         //Offset 4\r
  38         u32 macid:6;\r
  39         u32 rsvd0406:2; \r
  40         u32 qsel:5;\r
  41         u32 rd_nav_ext:1;\r
  42         u32 lsig_txop_en:1;\r
  43         u32 pifs:1;\r
  44         u32 rate_id:4;\r
  45         u32 navusehdr:1;\r
  46         u32 en_desc_id:1;\r
  47         u32 sectype:2;\r
  48         u32 rsvd0424:2;\r
  49         u32 pkt_offset:5;       // unit: 8 bytes\r
  50         u32 rsvd0431:1;\r
  51 \r
  52         //Offset 8\r
  53         u32 rts_rc:6;\r
  54         u32 data_rc:6;\r
  55         u32 agg_en:1;\r
  56         u32 rd_en:1;\r
  57         u32 bar_rty_th:2;\r
  58         u32 bk:1;\r
  59         u32 morefrag:1;\r
  60         u32 raw:1;\r
  61         u32 ccx:1;\r
  62         u32 ampdu_density:3;\r
  63         u32 bt_null:1;\r
  64         u32 ant_sel_a:1;\r
  65         u32 ant_sel_b:1;\r
  66         u32 tx_ant_cck:2;\r
  67         u32 tx_antl:2;\r
  68         u32 tx_ant_ht:2;\r
  69 \r
  70         //Offset 12\r
  71         u32 nextheadpage:8;\r
  72         u32 tailpage:8;\r
  73         u32 seq:12;\r
  74         u32 cpu_handle:1;\r
  75         u32 tag1:1;\r
  76         u32 trigger_int:1;\r
  77         u32 hwseq_en:1;\r
  78 \r
  79         //Offset 16\r
  80         u32 rtsrate:5;\r
  81         u32 ap_dcfe:1;\r
  82         u32 hwseq_sel:2;\r
  83         u32 userate:1;\r
  84         u32 disrtsfb:1;\r
  85         u32 disdatafb:1;\r
  86         u32 cts2self:1;\r
  87         u32 rtsen:1;\r
  88         u32 hw_rts_en:1;\r
  89         u32 port_id:1;  \r
  90         u32 pwr_status:3;\r
  91         u32 wait_dcts:1;\r
  92         u32 cts2ap_en:1;\r
  93         u32 data_sc:2;\r
  94         u32 data_stbc:2;\r
  95         u32 data_short:1;\r
  96         u32 data_bw:1;\r
  97         u32 rts_short:1;\r
  98         u32 rts_bw:1;\r
  99         u32 rts_sc:2;\r
 100         u32 vcs_stbc:2;\r
 101 \r
 102         //Offset 20\r
 103         u32 datarate:6;\r
 104         u32 sgi:1;\r
 105         u32 try_rate:1;\r
 106         u32 data_ratefb_lmt:5;\r
 107         u32 rts_ratefb_lmt:4;\r
 108         u32 rty_lmt_en:1;\r
 109         u32 data_rt_lmt:6;\r
 110         u32 usb_txagg_num:8;\r
 111 \r
 112         //Offset 24\r
 113         u32 txagg_a:5;\r
 114         u32 txagg_b:5;\r
 115         u32 use_max_len:1;\r
 116         u32 max_agg_num:5;\r
 117         u32 mcsg1_max_len:4;\r
 118         u32 mcsg2_max_len:4;\r
 119         u32 mcsg3_max_len:4;\r
 120         u32 mcs7_sgi_max_len:4;\r
 121 \r
 122         //Offset 28\r
 123         u32 checksum:16;        // TxBuffSize(PCIe)/CheckSum(USB)\r
 124         u32 mcsg4_max_len:4;\r
 125         u32 mcsg5_max_len:4;\r
 126         u32 mcsg6_max_len:4;\r
 127         u32 mcs15_sgi_max_len:4;\r
 128 }TXDESC_8192E, *PTXDESC_8192E; \r
 129 \r
 130 //\r
 131 // Queue Select Value in TxDesc\r
 132 //\r
 133 #define QSLT_BK                                                 0x2//0x01\r
 134 #define QSLT_BE                                                 0x0\r
 135 #define QSLT_VI                                                 0x5//0x4\r
 136 #define QSLT_VO                                                 0x7//0x6\r
 137 #define QSLT_BEACON                                     0x10\r
 138 #define QSLT_HIGH                                               0x11\r
 139 #define QSLT_MGNT                                               0x12\r
 140 #define QSLT_CMD                                                0x13\r
 141 \r
 142 //For 88e early mode\r
 143 #define SET_EARLYMODE_PKTNUM(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 0, 3, __Value)\r
 144 #define SET_EARLYMODE_LEN0(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 4, 12, __Value)\r
 145 #define SET_EARLYMODE_LEN1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 16, 12, __Value)\r
 146 #define SET_EARLYMODE_LEN2_1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 28, 4, __Value)\r
 147 #define SET_EARLYMODE_LEN2_2(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 0, 8, __Value)\r
 148 #define SET_EARLYMODE_LEN3(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 8, 12, __Value)\r
 149 #define SET_EARLYMODE_LEN4(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 20, 12, __Value)\r
 150 \r
 151 //\r
 152 //defined for TX DESC Operation\r
 153 //\r
 154 \r
 155 #define MAX_TID (15)\r
 156 \r
 157 //OFFSET 0\r
 158 #define OFFSET_SZ       0\r
 159 #define OFFSET_SHT      16\r
 160 #define BMC             BIT(24)\r
 161 #define LSG             BIT(26)\r
 162 #define FSG             BIT(27)\r
 163 #define OWN             BIT(31)\r
 164 \r
 165 \r
 166 //OFFSET 4\r
 167 #define PKT_OFFSET_SZ           0\r
 168 #define QSEL_SHT                        8\r
 169 #define RATE_ID_SHT                     16\r
 170 #define NAVUSEHDR                       BIT(20)\r
 171 #define SEC_TYPE_SHT            22\r
 172 #define PKT_OFFSET_SHT          26\r
 173 \r
 174 //OFFSET 8\r
 175 #define AGG_EN                          BIT(12)\r
 176 #define AGG_BK                                  BIT(16)\r
 177 #define AMPDU_DENSITY_SHT       20\r
 178 #define ANTSEL_A                        BIT(24)\r
 179 #define ANTSEL_B                        BIT(25)\r
 180 #define TX_ANT_CCK_SHT          26\r
 181 #define TX_ANTL_SHT                     28\r
 182 #define TX_ANT_HT_SHT           30\r
 183 \r
 184 //OFFSET 12\r
 185 #define SEQ_SHT                         16\r
 186 #define EN_HWSEQ                        BIT(31)\r
 187 \r
 188 //OFFSET 16\r
 189 #define         QOS                          BIT(6)\r
 190 #define HW_SSN                          BIT(7)\r
 191 #define         USERATE                 BIT(8)\r
 192 #define         DISDATAFB                       BIT(10)\r
 193 #define   CTS_2_SELF                    BIT(11)\r
 194 #define RTS_EN                          BIT(12)\r
 195 #define HW_RTS_EN                       BIT(13)\r
 196 #define         DATA_SHORT                      BIT(24)\r
 197 #define         PWR_STATUS_SHT  15\r
 198 #define         DATA_SC_SHT             20\r
 199 #define         DATA_BW                 BIT(25)\r
 200 \r
 201 //OFFSET 20\r
 202 #define RTY_LMT_EN                      BIT(17)\r
 203 \r
 204 \r
 205 //OFFSET 20\r
 206 #define SGI                                     BIT(6)\r
 207 #define USB_TXAGG_NUM_SHT       24\r
 208 \r
 209 \r
 210 //=====Tx Desc Buffer content\r
 211 \r
 212 // config element for each tx buffer \r
 213 /*\r
 214 #define SET_TXBUFFER_DESC_LEN_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16), 0, 16, __Valeu)\r
 215 #define SET_TXBUFFER_DESC_AMSDU_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16), 31, 1, __Valeu)\r
 216 #define SET_TXBUFFER_DESC_ADD_LOW_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+4, 0, 32, __Valeu)\r
 217 #define SET_TXBUFFER_DESC_ADD_HIGT_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+8, 0, 32, __Valeu)\r
 218 */\r
 219 #define SET_TXBUFFER_DESC_LEN_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8), 0, 16, __Valeu)\r
 220 #define SET_TXBUFFER_DESC_AMSDU_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8), 31, 1, __Valeu)\r
 221 #define SET_TXBUFFER_DESC_ADD_LOW_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8)+4, 0, 32, __Valeu)\r
 222 #define SET_TXBUFFER_DESC_ADD_HIGT_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+8, 0, 32, __Valeu)\r
 223 \r
 224 \r
 225 // Dword 0\r
 226 #define SET_TX_BUFF_DESC_LEN_0_92E(__pTxDesc, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc, 0, 14, __Valeu)\r
 227 #define SET_TX_BUFF_DESC_PSB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 16, 15, __Value)\r
 228 #define SET_TX_BUFF_DESC_OWN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 31, 1, __Value)\r
 229 // Dword 1\r
 230 #define SET_TX_BUFF_DESC_ADDR_LOW_0_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 0, 32, __Value)\r
 231 #define GET_TX_DESC_TX_BUFFER_ADDRESS_92E(__pTxDesc) LE_BITS_TO_4BYTE(__pTxDesc+4, 0,32)\r
 232 \r
 233 \r
 234 // Dword 2\r
 235 #define SET_TX_BUFF_DESC_ADDR_HIGH_0_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 0, 32, __Value)\r
 236 // Dword 3, RESERVED \r
 237 \r
 238 \r
 239 //=====Tx Desc content\r
 240 // Dword 0\r
 241 #define SET_TX_DESC_PKT_SIZE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 0, 16, __Value)\r
 242 #define SET_TX_DESC_OFFSET_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 16, 8, __Value)\r
 243 #define SET_TX_DESC_BMC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 24, 1, __Value)\r
 244 #define SET_TX_DESC_HTC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 25, 1, __Value)\r
 245 #define SET_TX_DESC_LAST_SEG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 26, 1, __Value)\r
 246 #define SET_TX_DESC_FIRST_SEG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 27, 1, __Value)\r
 247 #define SET_TX_DESC_LINIP_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 28, 1, __Value)\r
 248 #define SET_TX_DESC_NO_ACM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 29, 1, __Value)\r
 249 #define SET_TX_DESC_GF_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 30, 1, __Value)\r
 250 #define SET_TX_DESC_OWN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 31, 1, __Value)\r
 251 #define GET_TX_DESC_OWN_92E(__pTxDesc) LE_BITS_TO_4BYTE(__pTxDesc, 31, 1)\r
 252 \r
 253 // Dword 1\r
 254 #define SET_TX_DESC_MACID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 0, 7, __Value)\r
 255 #define SET_TX_DESC_QUEUE_SEL_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 8, 5, __Value)\r
 256 #define SET_TX_DESC_RDG_NAV_EXT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 13, 1, __Value)\r
 257 #define SET_TX_DESC_LSIG_TXOP_EN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 14, 1, __Value)\r
 258 #define SET_TX_DESC_PIFS_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 15, 1, __Value)\r
 259 #define SET_TX_DESC_RATE_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 16, 5, __Value)\r
 260 #define SET_TX_DESC_EN_DESC_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 21, 1, __Value)\r
 261 #define SET_TX_DESC_SEC_TYPE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 22, 2, __Value)\r
 262 #define SET_TX_DESC_PKT_OFFSET_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 24, 5, __Value)\r
 263 #define SET_TX_DESC_MORE_DATA_92E(__pTxDesc, __Value)           SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 29, 1, __Value)\r
 264 #define SET_TX_DESC_TXOP_PS_CAP_92E(__pTxDesc, __Value)                 SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 30, 1, __Value)\r
 265 #define SET_TX_DESC_TXOP_PS_MODE_92E(__pTxDesc, __Value)                SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 31, 1, __Value)\r
 266 \r
 267 \r
 268 // Dword 2\r
 269 #define SET_TX_DESC_PAID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 0,  9, __Value) \r
 270 #define SET_TX_DESC_CCA_RTS_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 10, 2, __Value)\r
 271 #define SET_TX_DESC_AGG_ENABLE_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 12, 1, __Value)\r
 272 #define SET_TX_DESC_RDG_ENABLE_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 13, 1, __Value)\r
 273 #define SET_TX_DESC_NULL_0_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 14, 1, __Value)\r
 274 #define SET_TX_DESC_NULL_1_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 15, 1, __Value)\r
 275 #define SET_TX_DESC_BK_92E(__pTxDesc, __Value)                          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 16, 1, __Value)\r
 276 #define SET_TX_DESC_MORE_FRAG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 17, 1, __Value)\r
 277 #define SET_TX_DESC_RAW_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 18, 1, __Value)\r
 278 #define GET_TX_DESC_MORE_FRAG_92E(__pTxDesc)                            LE_BITS_TO_4BYTE( __pTxDesc+8, 17, 1)\r
 279 #define SET_TX_DESC_SPE_RPT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 19, 1, __Value)\r
 280 #define SET_TX_DESC_AMPDU_DENSITY_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 20, 3, __Value)\r
 281 #define SET_TX_DESC_BT_NULL_92E(__pTxDesc, __Value)                     SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 23, 1, __Value)\r
 282 #define SET_TX_DESC_GID_92E(__pTxDesc, __Value)                         SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 24, 6, __Value)\r
 283 \r
 284 \r
 285 // Dword 3\r
 286 #define SET_TX_DESC_WHEADER_LEN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 0, 4, __Value)\r
 287 #define SET_TX_DESC_CHK_EN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 4, 1, __Value)\r
 288 #define SET_TX_DESC_EARLY_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 5, 1, __Value)\r
 289 #define SET_TX_DESC_HWSEQ_SEL_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 6, 2, __Value)\r
 290 #define SET_TX_DESC_USE_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 8, 1, __Value)\r
 291 #define SET_TX_DESC_DISABLE_RTS_FB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 9, 1, __Value)\r
 292 #define SET_TX_DESC_DISABLE_FB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 10, 1, __Value)\r
 293 #define SET_TX_DESC_CTS2SELF_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 11, 1, __Value)\r
 294 #define SET_TX_DESC_RTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 12, 1, __Value)\r
 295 #define SET_TX_DESC_HW_RTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 13, 1, __Value)\r
 296 #define SET_TX_DESC_HW_PORT_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 14, 1, __Value)\r
 297 #define SET_TX_DESC_NAV_USE_HDR_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 15, 1, __Value)\r
 298 #define SET_TX_DESC_USE_MAX_LEN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 16, 1, __Value)\r
 299 #define SET_TX_DESC_MAX_AGG_NUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 17, 5, __Value)\r
 300 #define SET_TX_DESC_NDPA_92E(__pTxDesc, __Value)                SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 22, 2, __Value)\r
 301 #define SET_TX_DESC_AMPDU_MAX_TIME_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 24, 8, __Value)\r
 302 \r
 303 // Dword 4\r
 304 #define SET_TX_DESC_TX_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 0, 7, __Value)\r
 305 #define SET_TX_DESC_TRY_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 7, 1, __Value)\r
 306 #define SET_TX_DESC_DATA_RATE_FB_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 8, 5, __Value)\r
 307 #define SET_TX_DESC_RTS_RATE_FB_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 13, 4, __Value)\r
 308 #define SET_TX_DESC_RETRY_LIMIT_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 17, 1, __Value)\r
 309 #define SET_TX_DESC_DATA_RETRY_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 18, 6, __Value)\r
 310 #define SET_TX_DESC_RTS_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 24, 5, __Value)\r
 311 #define SET_TX_DESC_PCTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 29, 1, __Value)\r
 312 #define SET_TX_DESC_PCTS_MASK_IDX_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 30, 2, __Value)\r
 313 \r
 314 \r
 315 // Dword 5\r
 316 #define SET_TX_DESC_DATA_SC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 0, 4, __Value)\r
 317 #define SET_TX_DESC_DATA_SHORT_92E(__pTxDesc, __Value)  SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 4, 1, __Value)\r
 318 #define SET_TX_DESC_DATA_BW_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 5, 2, __Value)\r
 319 #define SET_TX_DESC_DATA_LDPC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 7, 1, __Value)\r
 320 #define SET_TX_DESC_DATA_STBC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 8, 2, __Value)\r
 321 #define SET_TX_DESC_VCS_STBC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 10, 2, __Value)\r
 322 #define SET_TX_DESC_RTS_SHORT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 12, 1, __Value)\r
 323 #define SET_TX_DESC_RTS_SC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 13, 4, __Value)\r
 324 #define SET_TX_DESC_TX_ANT_92E(__pTxDesc,__Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 24, 4, __Value)\r
 325 #define SET_TX_DESC_TX_POWER_0_PSET_92E(__pTxDesc,__Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 28, 3, __Value)\r
 326 \r
 327 // Dword 6\r
 328 #define SET_TX_DESC_SW_DEFINE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 0, 12, __Value)\r
 329 #define SET_TX_DESC_MBSSID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 12, 4, __Value)\r
 330 #define SET_TX_DESC_ANTSEL_A_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 16, 3, __Value)\r
 331 #define SET_TX_DESC_ANTSEL_B_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 19, 3, __Value)\r
 332 #define SET_TX_DESC_ANTSEL_C_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 22, 3, __Value)\r
 333 #define SET_TX_DESC_ANTSEL_D_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 25, 3, __Value)\r
 334 \r
 335 // Dword 7\r
 336 #if(DEV_BUS_TYPE == RT_PCI_INTERFACE)\r
 337 #define SET_TX_DESC_TX_BUFFER_SIZE_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 0, 16, __Value)\r
 338 #else\r
 339 #define SET_TX_DESC_TX_DESC_CHECKSUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 0, 16, __Value)\r
 340 #endif\r
 341 #define SET_TX_DESC_USB_TXAGG_NUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 24, 8, __Value)\r
 342 \r
 343 \r
 344 //#define SET_TX_DESC_HWSEQ_EN_92E(__pTxDesc, __Value)                  SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 15, 1, __Value)\r
 345 // Dword 8\r
 346 \r
 347 #define SET_TX_DESC_RTS_RC_92E(__pTxDesc, __Value)                      SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 0, 6, __Value)\r
 348 #define SET_TX_DESC_BAR_RTY_TH_92E(__pTxDesc, __Value)                  SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 6, 2, __Value)\r
 349 #define SET_TX_DESC_DATA_RC_92E(__pTxDesc, __Value)                     SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 8, 6, __Value)\r
 350 #define SET_TX_DESC_EN_HWSEQ_92E(__pTxDesc, __Value)                    SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 15, 1, __Value)\r
 351 #define SET_TX_DESC_NEXT_HEAD_PAGE_92E(__pTxDesc,__Value)(__pTxDesc, __Value)   SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 16, 8, __Value)\r
 352 #define SET_TX_DESC_TAIL_PAGE_92E(__pTxDesc,__Value)(__pTxDesc, __Value)        SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 24, 8, __Value)\r
 353 \r
 354 // Dword 9\r
 355 #define SET_TX_DESC_PADDING_LENGTH_92E(__pTxDesc, __Value)                                      SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 0, 11, __Value)\r
 356 #define SET_TX_DESC_TXBF_PATH_92E(__pTxDesc, __Value)                                   SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 11, 1, __Value)\r
 357 #define SET_TX_DESC_SEQ_92E(__pTxDesc, __Value)                                         SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 12, 12, __Value)\r
 358 #define SET_TX_DESC_FINAL_DATA_RATE_92E(__pTxDesc, __Value)                                     SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 24, 8, __Value)\r
 359 \r
 360 \r
 361 #define SET_EARLYMODE_PKTNUM_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr, 0, 4, __Value)\r
 362 #define SET_EARLYMODE_LEN0_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr, 4, 15, __Value)\r
 363 #define SET_EARLYMODE_LEN1_1_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr, 19, 13, __Value)\r
 364 #define SET_EARLYMODE_LEN1_2_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr+4, 0, 2, __Value)\r
 365 #define SET_EARLYMODE_LEN2_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr+4, 2, 15,  __Value)\r
 366 #define SET_EARLYMODE_LEN3_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr+4, 17, 15, __Value)\r
 367 \r
 368 \r
 369 \r
 370 void rtl8192e_fill_fake_txdesc(PADAPTER padapter,u8*pDesc,u32 BufferLen,u8 IsPsPoll,u8  IsBTQosNull);\r
 371 \r
 372 #ifdef CONFIG_USB_HCI\r
 373 s32 rtl8192eu_init_xmit_priv(PADAPTER padapter);\r
 374 void rtl8192eu_free_xmit_priv(PADAPTER padapter);\r
 375 s32 rtl8192eu_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);\r
 376 s32 rtl8192eu_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);\r
 377 s32     rtl8192eu_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);\r
 378 s32 rtl8192eu_xmit_buf_handler(PADAPTER padapter);\r
 379 #define hal_xmit_handler rtl8192eu_xmit_buf_handler\r
 380 void rtl8192eu_xmit_tasklet(void *priv);\r
 381 s32 rtl8192eu_xmitframe_complete(_adapter *padapter, struct xmit_priv *pxmitpriv, struct xmit_buf *pxmitbuf);\r
 382 #endif\r
 383 \r
 384 #ifdef CONFIG_PCI_HCI\r
 385 s32 rtl8192ee_init_xmit_priv(PADAPTER padapter);\r
 386 void rtl8192ee_free_xmit_priv(PADAPTER padapter);\r
 387 struct xmit_buf *rtl8192ee_dequeue_xmitbuf(struct rtw_tx_ring *ring);\r
 388 s32     rtl8192ee_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);\r
 389 void    rtl8192ee_xmitframe_resume(_adapter *padapter);\r
 390 s32 rtl8192ee_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);\r
 391 s32 rtl8192ee_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);\r
 392 void rtl8192ee_xmit_tasklet(void *priv);\r
 393 #endif\r
 394 \r
 395 \r
 396 struct txrpt_ccx_92e {\r
 397         /* offset 0 */\r
 398         u8 tag1:1;\r
 399         u8 pkt_num:3;\r
 400         u8 txdma_underflow:1;\r
 401         u8 int_bt:1;\r
 402         u8 int_tri:1;\r
 403         u8 int_ccx:1;\r
 404 \r
 405         /* offset 1 */\r
 406         u8 mac_id:6;\r
 407         u8 pkt_ok:1;\r
 408         u8 bmc:1;\r
 409 \r
 410         /* offset 2 */\r
 411         u8 retry_cnt:6;\r
 412         u8 lifetime_over:1;\r
 413         u8 retry_over:1;\r
 414 \r
 415         /* offset 3 */\r
 416         u8 ccx_qtime0;\r
 417         u8 ccx_qtime1;\r
 418 \r
 419         /* offset 5 */\r
 420         u8 final_data_rate;\r
 421 \r
 422         /* offset 6 */\r
 423         u8 sw1:4;\r
 424         u8 qsel:4;\r
 425 \r
 426         /* offset 7 */\r
 427         u8 sw0;\r
 428 };\r
 429 \r
 430 #ifdef CONFIG_TX_EARLY_MODE\r
 431 void UpdateEarlyModeInfo8192E(struct xmit_priv *pxmitpriv,struct xmit_buf *pxmitbuf );\r
 432 #endif\r
 433 \r
 434 void _dbg_dump_tx_info(_adapter *padapter,int frame_tag,u8 *ptxdesc);\r
 435 \r
 436 u8      BWMapping_92E(PADAPTER Adapter, struct pkt_attrib *pattrib);\r
 437 \r
 438 u8      SCMapping_92E(PADAPTER Adapter, struct pkt_attrib       *pattrib);\r
 439 \r
 440 #endif //__RTL8192E_XMIT_H__\r
 441 \r