drivers/net/wireless/rockchip_wlan/rtl8723cs/include/rtl8192e_xmit.h

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2007 - 2013 Realtek Corporation. All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of version 2 of the GNU General Public License as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program; if not, write to the Free Software Foundation, Inc.,
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  17  *
  18  *
  19  ******************************************************************************/
  20 #ifndef __RTL8192E_XMIT_H__
  21 #define __RTL8192E_XMIT_H__
  22
  23 typedef struct txdescriptor_8192e {
  24         /* Offset 0 */
  25         u32 pktlen:16;
  26         u32 offset:8;
  27         u32 bmc:1;
  28         u32 htc:1;
  29         u32 ls:1;
  30         u32 fs:1;
  31         u32 linip:1;
  32         u32 noacm:1;
  33         u32 gf:1;
  34         u32 own:1;
  35
  36         /* Offset 4 */
  37         u32 macid:6;
  38         u32 rsvd0406:2;
  39         u32 qsel:5;
  40         u32 rd_nav_ext:1;
  41         u32 lsig_txop_en:1;
  42         u32 pifs:1;
  43         u32 rate_id:4;
  44         u32 navusehdr:1;
  45         u32 en_desc_id:1;
  46         u32 sectype:2;
  47         u32 rsvd0424:2;
  48         u32 pkt_offset:5;       /* unit: 8 bytes */
  49         u32 rsvd0431:1;
  50
  51         /* Offset 8 */
  52         u32 rts_rc:6;
  53         u32 data_rc:6;
  54         u32 agg_en:1;
  55         u32 rd_en:1;
  56         u32 bar_rty_th:2;
  57         u32 bk:1;
  58         u32 morefrag:1;
  59         u32 raw:1;
  60         u32 ccx:1;
  61         u32 ampdu_density:3;
  62         u32 bt_null:1;
  63         u32 ant_sel_a:1;
  64         u32 ant_sel_b:1;
  65         u32 tx_ant_cck:2;
  66         u32 tx_antl:2;
  67         u32 tx_ant_ht:2;
  68
  69         /* Offset 12 */
  70         u32 nextheadpage:8;
  71         u32 tailpage:8;
  72         u32 seq:12;
  73         u32 cpu_handle:1;
  74         u32 tag1:1;
  75         u32 trigger_int:1;
  76         u32 hwseq_en:1;
  77
  78         /* Offset 16 */
  79         u32 rtsrate:5;
  80         u32 ap_dcfe:1;
  81         u32 hwseq_sel:2;
  82         u32 userate:1;
  83         u32 disrtsfb:1;
  84         u32 disdatafb:1;
  85         u32 cts2self:1;
  86         u32 rtsen:1;
  87         u32 hw_rts_en:1;
  88         u32 port_id:1;
  89         u32 pwr_status:3;
  90         u32 wait_dcts:1;
  91         u32 cts2ap_en:1;
  92         u32 data_sc:2;
  93         u32 data_stbc:2;
  94         u32 data_short:1;
  95         u32 data_bw:1;
  96         u32 rts_short:1;
  97         u32 rts_bw:1;
  98         u32 rts_sc:2;
  99         u32 vcs_stbc:2;
 100
 101         /* Offset 20 */
 102         u32 datarate:6;
 103         u32 sgi:1;
 104         u32 try_rate:1;
 105         u32 data_ratefb_lmt:5;
 106         u32 rts_ratefb_lmt:4;
 107         u32 rty_lmt_en:1;
 108         u32 data_rt_lmt:6;
 109         u32 usb_txagg_num:8;
 110
 111         /* Offset 24 */
 112         u32 txagg_a:5;
 113         u32 txagg_b:5;
 114         u32 use_max_len:1;
 115         u32 max_agg_num:5;
 116         u32 mcsg1_max_len:4;
 117         u32 mcsg2_max_len:4;
 118         u32 mcsg3_max_len:4;
 119         u32 mcs7_sgi_max_len:4;
 120
 121         /* Offset 28 */
 122         u32 checksum:16;        /* TxBuffSize(PCIe)/CheckSum(USB) */
 123         u32 mcsg4_max_len:4;
 124         u32 mcsg5_max_len:4;
 125         u32 mcsg6_max_len:4;
 126         u32 mcs15_sgi_max_len:4;
 127 } TXDESC_8192E, *PTXDESC_8192E;
 128
 129
 130
 131 /* For 88e early mode */
 132 #define SET_EARLYMODE_PKTNUM(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 0, 3, __Value)
 133 #define SET_EARLYMODE_LEN0(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 4, 12, __Value)
 134 #define SET_EARLYMODE_LEN1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 16, 12, __Value)
 135 #define SET_EARLYMODE_LEN2_1(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr, 28, 4, __Value)
 136 #define SET_EARLYMODE_LEN2_2(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 0, 8, __Value)
 137 #define SET_EARLYMODE_LEN3(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 8, 12, __Value)
 138 #define SET_EARLYMODE_LEN4(__pAddr, __Value) SET_BITS_TO_LE_4BYTE(__pAddr+4, 20, 12, __Value)
 139
 140 /*
 141  * defined for TX DESC Operation
 142  *   */
 143
 144 #define MAX_TID (15)
 145
 146 /* OFFSET 0 */
 147 #define OFFSET_SZ       0
 148 #define OFFSET_SHT      16
 149 #define BMC             BIT(24)
 150 #define LSG             BIT(26)
 151 #define FSG             BIT(27)
 152 #define OWN             BIT(31)
 153
 154
 155 /* OFFSET 4 */
 156 #define PKT_OFFSET_SZ           0
 157 #define QSEL_SHT                        8
 158 #define RATE_ID_SHT                     16
 159 #define NAVUSEHDR                       BIT(20)
 160 #define SEC_TYPE_SHT            22
 161 #define PKT_OFFSET_SHT          26
 162
 163 /* OFFSET 8 */
 164 #define AGG_EN                          BIT(12)
 165 #define AGG_BK                                  BIT(16)
 166 #define AMPDU_DENSITY_SHT       20
 167 #define ANTSEL_A                        BIT(24)
 168 #define ANTSEL_B                        BIT(25)
 169 #define TX_ANT_CCK_SHT          26
 170 #define TX_ANTL_SHT                     28
 171 #define TX_ANT_HT_SHT           30
 172
 173 /* OFFSET 12 */
 174 #define SEQ_SHT                         16
 175 #define EN_HWSEQ                        BIT(31)
 176
 177 /* OFFSET 16 */
 178 #define QOS                          BIT(6)
 179 #define HW_SSN                          BIT(7)
 180 #define USERATE                 BIT(8)
 181 #define DISDATAFB                       BIT(10)
 182 #define   CTS_2_SELF                    BIT(11)
 183 #define RTS_EN                          BIT(12)
 184 #define HW_RTS_EN                       BIT(13)
 185 #define DATA_SHORT                      BIT(24)
 186 #define PWR_STATUS_SHT  15
 187 #define DATA_SC_SHT             20
 188 #define DATA_BW                 BIT(25)
 189
 190 /* OFFSET 20 */
 191 #define RTY_LMT_EN                      BIT(17)
 192
 193
 194 /* OFFSET 20 */
 195 #define SGI                                     BIT(6)
 196 #define USB_TXAGG_NUM_SHT       24
 197
 198
 199 /* *****Tx Desc Buffer content */
 200
 201 /* config element for each tx buffer
 202  *
 203 #define SET_TXBUFFER_DESC_LEN_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16), 0, 16, __Valeu)
 204 #define SET_TXBUFFER_DESC_AMSDU_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16), 31, 1, __Valeu)
 205 #define SET_TXBUFFER_DESC_ADD_LOW_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+4, 0, 32, __Valeu)
 206 #define SET_TXBUFFER_DESC_ADD_HIGT_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+8, 0, 32, __Valeu)
 207 */
 208 #define SET_TXBUFFER_DESC_LEN_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8), 0, 16, __Valeu)
 209 #define SET_TXBUFFER_DESC_AMSDU_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8), 31, 1, __Valeu)
 210 #define SET_TXBUFFER_DESC_ADD_LOW_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*8)+4, 0, 32, __Valeu)
 211 #define SET_TXBUFFER_DESC_ADD_HIGT_WITH_OFFSET(__pTxDesc, __Offset, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc+(__Offset*16)+8, 0, 32, __Valeu)
 212
 213
 214 /* Dword 0 */
 215 #define SET_TX_BUFF_DESC_LEN_0_92E(__pTxDesc, __Valeu) SET_BITS_TO_LE_4BYTE(__pTxDesc, 0, 14, __Valeu)
 216 #define SET_TX_BUFF_DESC_PSB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 16, 15, __Value)
 217 #define SET_TX_BUFF_DESC_OWN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 31, 1, __Value)
 218 /* Dword 1 */
 219 #define SET_TX_BUFF_DESC_ADDR_LOW_0_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 0, 32, __Value)
 220 #define GET_TX_DESC_TX_BUFFER_ADDRESS_92E(__pTxDesc) LE_BITS_TO_4BYTE(__pTxDesc+4, 0, 32)
 221
 222
 223 /* Dword 2 */
 224 #define SET_TX_BUFF_DESC_ADDR_HIGH_0_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 0, 32, __Value)
 225 /* Dword 3, RESERVED */
 226
 227
 228 /* *****Tx Desc content
 229  * Dword 0 */
 230 #define SET_TX_DESC_PKT_SIZE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 0, 16, __Value)
 231 #define SET_TX_DESC_OFFSET_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 16, 8, __Value)
 232 #define SET_TX_DESC_BMC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 24, 1, __Value)
 233 #define SET_TX_DESC_HTC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 25, 1, __Value)
 234 #define SET_TX_DESC_LAST_SEG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 26, 1, __Value)
 235 #define SET_TX_DESC_FIRST_SEG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 27, 1, __Value)
 236 #define SET_TX_DESC_LINIP_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 28, 1, __Value)
 237 #define SET_TX_DESC_NO_ACM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 29, 1, __Value)
 238 #define SET_TX_DESC_GF_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 30, 1, __Value)
 239 #define SET_TX_DESC_OWN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc, 31, 1, __Value)
 240 #define GET_TX_DESC_OWN_92E(__pTxDesc) LE_BITS_TO_4BYTE(__pTxDesc, 31, 1)
 241
 242 /* Dword 1 */
 243 #define SET_TX_DESC_MACID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 0, 7, __Value)
 244 #define SET_TX_DESC_QUEUE_SEL_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 8, 5, __Value)
 245 #define SET_TX_DESC_RDG_NAV_EXT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 13, 1, __Value)
 246 #define SET_TX_DESC_LSIG_TXOP_EN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 14, 1, __Value)
 247 #define SET_TX_DESC_PIFS_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 15, 1, __Value)
 248 #define SET_TX_DESC_RATE_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 16, 5, __Value)
 249 #define SET_TX_DESC_EN_DESC_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 21, 1, __Value)
 250 #define SET_TX_DESC_SEC_TYPE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 22, 2, __Value)
 251 #define SET_TX_DESC_PKT_OFFSET_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 24, 5, __Value)
 252 #define SET_TX_DESC_MORE_DATA_92E(__pTxDesc, __Value)           SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 29, 1, __Value)
 253 #define SET_TX_DESC_TXOP_PS_CAP_92E(__pTxDesc, __Value)         SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 30, 1, __Value)
 254 #define SET_TX_DESC_TXOP_PS_MODE_92E(__pTxDesc, __Value)                SET_BITS_TO_LE_4BYTE(__pTxDesc+4, 31, 1, __Value)
 255
 256
 257 /* Dword 2 */
 258 #define SET_TX_DESC_PAID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 0,  9, __Value)
 259 #define SET_TX_DESC_CCA_RTS_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 10, 2, __Value)
 260 #define SET_TX_DESC_AGG_ENABLE_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 12, 1, __Value)
 261 #define SET_TX_DESC_RDG_ENABLE_92E(__pTxDesc, __Value)          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 13, 1, __Value)
 262 #define SET_TX_DESC_NULL_0_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 14, 1, __Value)
 263 #define SET_TX_DESC_NULL_1_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 15, 1, __Value)
 264 #define SET_TX_DESC_BK_92E(__pTxDesc, __Value)                          SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 16, 1, __Value)
 265 #define SET_TX_DESC_MORE_FRAG_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 17, 1, __Value)
 266 #define SET_TX_DESC_RAW_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 18, 1, __Value)
 267 #define GET_TX_DESC_MORE_FRAG_92E(__pTxDesc)                            LE_BITS_TO_4BYTE(__pTxDesc+8, 17, 1)
 268 #define SET_TX_DESC_SPE_RPT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 19, 1, __Value)
 269 #define SET_TX_DESC_AMPDU_DENSITY_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 20, 3, __Value)
 270 #define SET_TX_DESC_BT_NULL_92E(__pTxDesc, __Value)                     SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 23, 1, __Value)
 271 #define SET_TX_DESC_GID_92E(__pTxDesc, __Value)                 SET_BITS_TO_LE_4BYTE(__pTxDesc+8, 24, 6, __Value)
 272
 273
 274 /* Dword 3 */
 275 #define SET_TX_DESC_WHEADER_LEN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 0, 4, __Value)
 276 #define SET_TX_DESC_CHK_EN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 4, 1, __Value)
 277 #define SET_TX_DESC_EARLY_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 5, 1, __Value)
 278 #define SET_TX_DESC_HWSEQ_SEL_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 6, 2, __Value)
 279 #define SET_TX_DESC_USE_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 8, 1, __Value)
 280 #define SET_TX_DESC_DISABLE_RTS_FB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 9, 1, __Value)
 281 #define SET_TX_DESC_DISABLE_FB_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 10, 1, __Value)
 282 #define SET_TX_DESC_CTS2SELF_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 11, 1, __Value)
 283 #define SET_TX_DESC_RTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 12, 1, __Value)
 284 #define SET_TX_DESC_HW_RTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 13, 1, __Value)
 285 #define SET_TX_DESC_HW_PORT_ID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 14, 1, __Value)
 286 #define SET_TX_DESC_NAV_USE_HDR_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 15, 1, __Value)
 287 #define SET_TX_DESC_USE_MAX_LEN_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 16, 1, __Value)
 288 #define SET_TX_DESC_MAX_AGG_NUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 17, 5, __Value)
 289 #define SET_TX_DESC_NDPA_92E(__pTxDesc, __Value)                SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 22, 2, __Value)
 290 #define SET_TX_DESC_AMPDU_MAX_TIME_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+12, 24, 8, __Value)
 291
 292 /* Dword 4 */
 293 #define SET_TX_DESC_TX_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 0, 7, __Value)
 294 #define SET_TX_DESC_TRY_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 7, 1, __Value)
 295 #define SET_TX_DESC_DATA_RATE_FB_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 8, 5, __Value)
 296 #define SET_TX_DESC_RTS_RATE_FB_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 13, 4, __Value)
 297 #define SET_TX_DESC_RETRY_LIMIT_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 17, 1, __Value)
 298 #define SET_TX_DESC_DATA_RETRY_LIMIT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 18, 6, __Value)
 299 #define SET_TX_DESC_RTS_RATE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 24, 5, __Value)
 300 #define SET_TX_DESC_PCTS_ENABLE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 29, 1, __Value)
 301 #define SET_TX_DESC_PCTS_MASK_IDX_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+16, 30, 2, __Value)
 302
 303
 304 /* Dword 5 */
 305 #define SET_TX_DESC_DATA_SC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 0, 4, __Value)
 306 #define SET_TX_DESC_DATA_SHORT_92E(__pTxDesc, __Value)  SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 4, 1, __Value)
 307 #define SET_TX_DESC_DATA_BW_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 5, 2, __Value)
 308 #define SET_TX_DESC_DATA_LDPC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 7, 1, __Value)
 309 #define SET_TX_DESC_DATA_STBC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 8, 2, __Value)
 310 #define SET_TX_DESC_VCS_STBC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 10, 2, __Value)
 311 #define SET_TX_DESC_RTS_SHORT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 12, 1, __Value)
 312 #define SET_TX_DESC_RTS_SC_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 13, 4, __Value)
 313 #define SET_TX_DESC_TX_ANT_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 24, 4, __Value)
 314 #define SET_TX_DESC_TX_POWER_0_PSET_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+20, 28, 3, __Value)
 315
 316 /* Dword 6 */
 317 #define SET_TX_DESC_SW_DEFINE_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 0, 12, __Value)
 318 #define SET_TX_DESC_MBSSID_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 12, 4, __Value)
 319 #define SET_TX_DESC_ANTSEL_A_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 16, 3, __Value)
 320 #define SET_TX_DESC_ANTSEL_B_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 19, 3, __Value)
 321 #define SET_TX_DESC_ANTSEL_C_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 22, 3, __Value)
 322 #define SET_TX_DESC_ANTSEL_D_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+24, 25, 3, __Value)
 323
 324 /* Dword 7 */
 325 #if (DEV_BUS_TYPE == RT_PCI_INTERFACE)
 326         #define SET_TX_DESC_TX_BUFFER_SIZE_92E(__pTxDesc, __Value)              SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 0, 16, __Value)
 327 #else
 328         #define SET_TX_DESC_TX_DESC_CHECKSUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 0, 16, __Value)
 329 #endif
 330 #define SET_TX_DESC_USB_TXAGG_NUM_92E(__pTxDesc, __Value) SET_BITS_TO_LE_4BYTE(__pTxDesc+28, 24, 8, __Value)
 331
 332
 333 /* #define SET_TX_DESC_HWSEQ_EN_92E(__pTxDesc, __Value)                 SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 15, 1, __Value) */
 334 /* Dword 8 */
 335
 336 #define SET_TX_DESC_RTS_RC_92E(__pTxDesc, __Value)                      SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 0, 6, __Value)
 337 #define SET_TX_DESC_BAR_RTY_TH_92E(__pTxDesc, __Value)                  SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 6, 2, __Value)
 338 #define SET_TX_DESC_DATA_RC_92E(__pTxDesc, __Value)                     SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 8, 6, __Value)
 339 #define SET_TX_DESC_EN_HWSEQ_92E(__pTxDesc, __Value)                    SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 15, 1, __Value)
 340 #define SET_TX_DESC_NEXT_HEAD_PAGE_92E(__pTxDesc, __Value)(__pTxDesc, __Value)  SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 16, 8, __Value)
 341 #define SET_TX_DESC_TAIL_PAGE_92E(__pTxDesc, __Value)(__pTxDesc, __Value)       SET_BITS_TO_LE_4BYTE(__pTxDesc+32, 24, 8, __Value)
 342
 343 /* Dword 9 */
 344 #define SET_TX_DESC_PADDING_LENGTH_92E(__pTxDesc, __Value)                                      SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 0, 11, __Value)
 345 #define SET_TX_DESC_TXBF_PATH_92E(__pTxDesc, __Value)                                   SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 11, 1, __Value)
 346 #define SET_TX_DESC_SEQ_92E(__pTxDesc, __Value)                                 SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 12, 12, __Value)
 347 #define SET_TX_DESC_FINAL_DATA_RATE_92E(__pTxDesc, __Value)                                     SET_BITS_TO_LE_4BYTE(__pTxDesc+36, 24, 8, __Value)
 348
 349
 350 #define SET_EARLYMODE_PKTNUM_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr, 0, 4, __Value)
 351 #define SET_EARLYMODE_LEN0_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr, 4, 15, __Value)
 352 #define SET_EARLYMODE_LEN1_1_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr, 19, 13, __Value)
 353 #define SET_EARLYMODE_LEN1_2_92E(__pAddr, __Value)                                      SET_BITS_TO_LE_4BYTE(__pAddr+4, 0, 2, __Value)
 354 #define SET_EARLYMODE_LEN2_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr+4, 2, 15,  __Value)
 355 #define SET_EARLYMODE_LEN3_92E(__pAddr, __Value)                                        SET_BITS_TO_LE_4BYTE(__pAddr+4, 17, 15, __Value)
 356
 357 void rtl8192e_cal_txdesc_chksum(u8 *ptxdesc);
 358
 359 #ifdef CONFIG_USB_HCI
 360         s32 rtl8192eu_init_xmit_priv(PADAPTER padapter);
 361         void rtl8192eu_free_xmit_priv(PADAPTER padapter);
 362         s32 rtl8192eu_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);
 363         s32 rtl8192eu_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);
 364         s32     rtl8192eu_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);
 365         s32 rtl8192eu_xmit_buf_handler(PADAPTER padapter);
 366         #define hal_xmit_handler rtl8192eu_xmit_buf_handler
 367         void rtl8192eu_xmit_tasklet(void *priv);
 368         s32 rtl8192eu_xmitframe_complete(_adapter *padapter, struct xmit_priv *pxmitpriv, struct xmit_buf *pxmitbuf);
 369 #endif
 370
 371 #ifdef CONFIG_PCI_HCI
 372         s32 rtl8192ee_init_xmit_priv(PADAPTER padapter);
 373         void rtl8192ee_free_xmit_priv(PADAPTER padapter);
 374         struct xmit_buf *rtl8192ee_dequeue_xmitbuf(struct rtw_tx_ring *ring);
 375         s32     rtl8192ee_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);
 376         void    rtl8192ee_xmitframe_resume(_adapter *padapter);
 377         s32 rtl8192ee_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);
 378         s32 rtl8192ee_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);
 379         void rtl8192ee_xmit_tasklet(void *priv);
 380 #endif
 381
 382 #if defined(CONFIG_SDIO_HCI) || defined(CONFIG_GSPI_HCI)
 383         s32 rtl8192es_init_xmit_priv(PADAPTER padapter);
 384         void rtl8192es_free_xmit_priv(PADAPTER padapter);
 385
 386         s32 rtl8192es_hal_xmit(PADAPTER padapter, struct xmit_frame *pxmitframe);
 387         s32 rtl8192es_mgnt_xmit(PADAPTER padapter, struct xmit_frame *pmgntframe);
 388         s32     rtl8192es_hal_xmitframe_enqueue(_adapter *padapter, struct xmit_frame *pxmitframe);
 389         thread_return rtl8192es_xmit_thread(thread_context context);
 390         s32 rtl8192es_xmit_buf_handler(PADAPTER padapter);
 391
 392         #ifdef CONFIG_SDIO_TX_TASKLET
 393                 void rtl8192es_xmit_tasklet(void *priv);
 394         #endif
 395 #endif
 396
 397 struct txrpt_ccx_92e {
 398         /* offset 0 */
 399         u8 tag1:1;
 400         u8 pkt_num:3;
 401         u8 txdma_underflow:1;
 402         u8 int_bt:1;
 403         u8 int_tri:1;
 404         u8 int_ccx:1;
 405
 406         /* offset 1 */
 407         u8 mac_id:6;
 408         u8 pkt_ok:1;
 409         u8 bmc:1;
 410
 411         /* offset 2 */
 412         u8 retry_cnt:6;
 413         u8 lifetime_over:1;
 414         u8 retry_over:1;
 415
 416         /* offset 3 */
 417         u8 ccx_qtime0;
 418         u8 ccx_qtime1;
 419
 420         /* offset 5 */
 421         u8 final_data_rate;
 422
 423         /* offset 6 */
 424         u8 sw1:4;
 425         u8 qsel:4;
 426
 427         /* offset 7 */
 428         u8 sw0;
 429 };
 430
 431 #ifdef CONFIG_TX_EARLY_MODE
 432         void UpdateEarlyModeInfo8192E(struct xmit_priv *pxmitpriv, struct xmit_buf *pxmitbuf);
 433 #endif
 434 s32     rtl8192e_init_xmit_priv(_adapter *padapter);
 435 void _dbg_dump_tx_info(_adapter *padapter, int frame_tag, u8 *ptxdesc);
 436
 437 void rtl8192e_fill_fake_txdesc(PADAPTER padapter, u8 *pDesc, u32 BufferLen,
 438                                u8 IsPsPoll, u8  IsBTQosNull, u8 bDataFrame);
 439 void rtl8192e_cal_txdesc_chksum(u8 *ptxdesc);
 440
 441 u8      BWMapping_92E(PADAPTER Adapter, struct pkt_attrib *pattrib);
 442 u8      SCMapping_92E(PADAPTER Adapter, struct pkt_attrib       *pattrib);
 443 void fill_txdesc_phy(PADAPTER padapter, struct pkt_attrib *pattrib, u8 *ptxdesc);
 444 void fill_txdesc_vcs(struct pkt_attrib *pattrib, u8 *ptxdesc);
 445 #if defined(CONFIG_CONCURRENT_MODE)
 446         void fill_txdesc_force_bmc_camid(struct pkt_attrib *pattrib, u8 *ptxdesc);
 447 #endif
 448 void fill_txdesc_sectype(struct pkt_attrib *pattrib, u8 *ptxdesc);
 449 void rtl8192e_fixed_rate(_adapter *padapter, u8 *ptxdesc);
 450
 451 #endif /* __RTL8192E_XMIT_H__ */