drivers/net/wireless/rockchip_wlan/rtl8723ds/hal/phydm/rtl8723d/phydm_regconfig8723d.c

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2007 - 2011 Realtek Corporation. All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of version 2 of the GNU General Public License as
   7  * published by the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program; if not, write to the Free Software Foundation, Inc.,
  16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  17  *
  18  *
  19  ******************************************************************************/
  20
  21 #include "Mp_Precomp.h"
  22 #include "../phydm_precomp.h"
  23
  24 #if (RTL8723D_SUPPORT == 1)
  25
  26 void
  27 odm_ConfigRFReg_8723D(
  28         IN      PDM_ODM_T                               pDM_Odm,
  29         IN      u4Byte                                  Addr,
  30         IN      u4Byte                                  Data,
  31         IN  ODM_RF_RADIO_PATH_E     RF_PATH,
  32         IN      u4Byte                              RegAddr
  33         )
  34 {
  35     if(Addr == 0xfe || Addr == 0xffe)
  36         {
  37                 #ifdef CONFIG_LONG_DELAY_ISSUE
  38                 ODM_sleep_ms(50);
  39                 #else
  40                 ODM_delay_ms(50);
  41                 #endif
  42         }
  43         else
  44         {
  45                 ODM_SetRFReg(pDM_Odm, RF_PATH, RegAddr, bRFRegOffsetMask, Data);
  46                 // Add 1us delay between BB/RF register setting.
  47                 ODM_delay_us(1);
  48         }
  49 }
  50
  51
  52 void
  53 odm_ConfigRF_RadioA_8723D(
  54         IN      PDM_ODM_T                               pDM_Odm,
  55         IN      u4Byte                                  Addr,
  56         IN      u4Byte                                  Data
  57         )
  58 {
  59         u4Byte  content = 0x1000; // RF_Content: radioa_txt
  60         u4Byte  maskforPhySet= (u4Byte)(content&0xE000);
  61
  62     odm_ConfigRFReg_8723D(pDM_Odm, Addr, Data, ODM_RF_PATH_A, Addr|maskforPhySet);
  63
  64     ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigRFWithHeaderFile: [RadioA] %08X %08X\n", Addr, Data));
  65 }
  66
  67 void
  68 odm_ConfigRF_RadioB_8723D(
  69         IN      PDM_ODM_T                               pDM_Odm,
  70         IN      u4Byte                                  Addr,
  71         IN      u4Byte                                  Data
  72         )
  73 {
  74         u4Byte  content = 0x1001; // RF_Content: radiob_txt
  75         u4Byte  maskforPhySet= (u4Byte)(content&0xE000);
  76
  77     odm_ConfigRFReg_8723D(pDM_Odm, Addr, Data, ODM_RF_PATH_B, Addr|maskforPhySet);
  78
  79         ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigRFWithHeaderFile: [RadioB] %08X %08X\n", Addr, Data));
  80
  81 }
  82
  83 void
  84 odm_ConfigMAC_8723D(
  85         IN      PDM_ODM_T       pDM_Odm,
  86         IN      u4Byte          Addr,
  87         IN      u1Byte          Data
  88         )
  89 {
  90         ODM_Write1Byte(pDM_Odm, Addr, Data);
  91     ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigMACWithHeaderFile: [MAC_REG] %08X %08X\n", Addr, Data));
  92 }
  93
  94 void
  95 odm_ConfigBB_AGC_8723D(
  96     IN  PDM_ODM_T       pDM_Odm,
  97     IN  u4Byte          Addr,
  98     IN  u4Byte          Bitmask,
  99     IN  u4Byte          Data
 100     )
 101 {
 102         ODM_SetBBReg(pDM_Odm, Addr, Bitmask, Data);
 103         // Add 1us delay between BB/RF register setting.
 104         ODM_delay_us(1);
 105
 106     ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigBBWithHeaderFile: [AGC_TAB] %08X %08X\n", Addr, Data));
 107 }
 108
 109 void
 110 odm_ConfigBB_PHY_REG_PG_8723D(
 111         IN      PDM_ODM_T       pDM_Odm,
 112         IN      u4Byte          Band,
 113         IN      u4Byte          RfPath,
 114         IN      u4Byte          TxNum,
 115     IN  u4Byte          Addr,
 116     IN  u4Byte          Bitmask,
 117     IN  u4Byte          Data
 118     )
 119 {
 120         if (Addr == 0xfe || Addr == 0xffe)
 121                 #ifdef CONFIG_LONG_DELAY_ISSUE
 122                 ODM_sleep_ms(50);
 123                 #else
 124                 ODM_delay_ms(50);
 125                 #endif
 126     else
 127     {
 128 #if     !(DM_ODM_SUPPORT_TYPE&ODM_AP)
 129             PHY_StoreTxPowerByRate(pDM_Odm->Adapter, Band, RfPath, TxNum, Addr, Bitmask, Data);
 130 #endif
 131     }
 132         ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_LOUD, ("===> ODM_ConfigBBWithHeaderFile: [PHY_REG] %08X %08X %08X\n", Addr, Bitmask, Data));
 133 }
 134
 135 void
 136 odm_ConfigBB_PHY_8723D(
 137         IN      PDM_ODM_T       pDM_Odm,
 138     IN  u4Byte          Addr,
 139     IN  u4Byte          Bitmask,
 140     IN  u4Byte          Data
 141     )
 142 {
 143 /*DbgPrint("odm_ConfigBB_PHY_8723D(), Addr = 0x%x, data = 0x%x\n", Addr, Data);*/
 144         if (Addr == 0xfe)
 145                 #ifdef CONFIG_LONG_DELAY_ISSUE
 146                 ODM_sleep_ms(50);
 147                 #else
 148                 ODM_delay_ms(50);
 149                 #endif
 150         else if (Addr == 0xfd)
 151                 ODM_delay_ms(5);
 152         else if (Addr == 0xfc)
 153                 ODM_delay_ms(1);
 154         else if (Addr == 0xfb)
 155                 ODM_delay_us(50);
 156         else if (Addr == 0xfa)
 157                 ODM_delay_us(5);
 158         else if (Addr == 0xf9)
 159                 ODM_delay_us(1);
 160         else
 161         {
 162                 ODM_SetBBReg(pDM_Odm, Addr, Bitmask, Data);
 163         }
 164
 165         // Add 1us delay between BB/RF register setting.
 166         ODM_delay_us(1);
 167     ODM_RT_TRACE(pDM_Odm,ODM_COMP_INIT, ODM_DBG_TRACE, ("===> ODM_ConfigBBWithHeaderFile: [PHY_REG] %08X %08X\n", Addr, Data));
 168 }
 169
 170 void
 171 odm_ConfigBB_TXPWR_LMT_8723D(
 172         IN      PDM_ODM_T       pDM_Odm,
 173         IN      pu1Byte         Regulation,
 174         IN      pu1Byte         Band,
 175         IN      pu1Byte         Bandwidth,
 176         IN      pu1Byte         RateSection,
 177         IN      pu1Byte         RfPath,
 178         IN      pu1Byte         Channel,
 179         IN      pu1Byte         PowerLimit
 180     )
 181 {
 182 #if (DM_ODM_SUPPORT_TYPE & (ODM_WIN|ODM_CE))
 183         PHY_SetTxPowerLimit(pDM_Odm, Regulation, Band,
 184                 Bandwidth, RateSection, RfPath, Channel, PowerLimit);
 185 #endif
 186 }
 187
 188 #endif
 189