drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/slab.h>
  16 #include <linux/io.h>
  17 #include <linux/ioport.h>
  18 #include <linux/irq.h>
  19 #include <linux/errno.h>
  20 #include <linux/interrupt.h>
  21 #include <linux/platform_device.h>
  22 #include <linux/dma-mapping.h>
  23 #include <linux/spi/spi.h>
  24 #include <linux/workqueue.h>
  25
  26 #include <asm/dma.h>
  27 #include <asm/portmux.h>
  28 #include <asm/bfin5xx_spi.h>
  29 #include <asm/cacheflush.h>
  30
  31 #define DRV_NAME        "bfin-spi"
  32 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  33 #define DRV_DESC        "Blackfin on-chip SPI Controller Driver"
  34 #define DRV_VERSION     "1.0"
  35
  36 MODULE_AUTHOR(DRV_AUTHOR);
  37 MODULE_DESCRIPTION(DRV_DESC);
  38 MODULE_LICENSE("GPL");
  39
  40 #define START_STATE     ((void *)0)
  41 #define RUNNING_STATE   ((void *)1)
  42 #define DONE_STATE      ((void *)2)
  43 #define ERROR_STATE     ((void *)-1)
  44
  45 struct driver_data {
  46         /* Driver model hookup */
  47         struct platform_device *pdev;
  48
  49         /* SPI framework hookup */
  50         struct spi_master *master;
  51
  52         /* Regs base of SPI controller */
  53         void __iomem *regs_base;
  54
  55         /* Pin request list */
  56         u16 *pin_req;
  57
  58         /* BFIN hookup */
  59         struct bfin5xx_spi_master *master_info;
  60
  61         /* Driver message queue */
  62         struct workqueue_struct *workqueue;
  63         struct work_struct pump_messages;
  64         spinlock_t lock;
  65         struct list_head queue;
  66         int busy;
  67         bool running;
  68
  69         /* Message Transfer pump */
  70         struct tasklet_struct pump_transfers;
  71
  72         /* Current message transfer state info */
  73         struct spi_message *cur_msg;
  74         struct spi_transfer *cur_transfer;
  75         struct chip_data *cur_chip;
  76         size_t len_in_bytes;
  77         size_t len;
  78         void *tx;
  79         void *tx_end;
  80         void *rx;
  81         void *rx_end;
  82
  83         /* DMA stuffs */
  84         int dma_channel;
  85         int dma_mapped;
  86         int dma_requested;
  87         dma_addr_t rx_dma;
  88         dma_addr_t tx_dma;
  89
  90         int irq_requested;
  91         int spi_irq;
  92
  93         size_t rx_map_len;
  94         size_t tx_map_len;
  95         u8 n_bytes;
  96         int cs_change;
  97         void (*write) (struct driver_data *);
  98         void (*read) (struct driver_data *);
  99         void (*duplex) (struct driver_data *);
 100 };
 101
 102 struct chip_data {
 103         u16 ctl_reg;
 104         u16 baud;
 105         u16 flag;
 106
 107         u8 chip_select_num;
 108         u8 n_bytes;
 109         u8 width;               /* 0 or 1 */
 110         u8 enable_dma;
 111         u8 bits_per_word;       /* 8 or 16 */
 112         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 113         u32 cs_gpio;
 114         u16 idle_tx_val;
 115         u8 pio_interrupt;       /* use spi data irq */
 116         void (*write) (struct driver_data *);
 117         void (*read) (struct driver_data *);
 118         void (*duplex) (struct driver_data *);
 119 };
 120
 121 #define DEFINE_SPI_REG(reg, off) \
 122 static inline u16 read_##reg(struct driver_data *drv_data) \
 123         { return bfin_read16(drv_data->regs_base + off); } \
 124 static inline void write_##reg(struct driver_data *drv_data, u16 v) \
 125         { bfin_write16(drv_data->regs_base + off, v); }
 126
 127 DEFINE_SPI_REG(CTRL, 0x00)
 128 DEFINE_SPI_REG(FLAG, 0x04)
 129 DEFINE_SPI_REG(STAT, 0x08)
 130 DEFINE_SPI_REG(TDBR, 0x0C)
 131 DEFINE_SPI_REG(RDBR, 0x10)
 132 DEFINE_SPI_REG(BAUD, 0x14)
 133 DEFINE_SPI_REG(SHAW, 0x18)
 134
 135 static void bfin_spi_enable(struct driver_data *drv_data)
 136 {
 137         u16 cr;
 138
 139         cr = read_CTRL(drv_data);
 140         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 141 }
 142
 143 static void bfin_spi_disable(struct driver_data *drv_data)
 144 {
 145         u16 cr;
 146
 147         cr = read_CTRL(drv_data);
 148         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 149 }
 150
 151 /* Caculate the SPI_BAUD register value based on input HZ */
 152 static u16 hz_to_spi_baud(u32 speed_hz)
 153 {
 154         u_long sclk = get_sclk();
 155         u16 spi_baud = (sclk / (2 * speed_hz));
 156
 157         if ((sclk % (2 * speed_hz)) > 0)
 158                 spi_baud++;
 159
 160         if (spi_baud < MIN_SPI_BAUD_VAL)
 161                 spi_baud = MIN_SPI_BAUD_VAL;
 162
 163         return spi_baud;
 164 }
 165
 166 static int bfin_spi_flush(struct driver_data *drv_data)
 167 {
 168         unsigned long limit = loops_per_jiffy << 1;
 169
 170         /* wait for stop and clear stat */
 171         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && --limit)
 172                 cpu_relax();
 173
 174         write_STAT(drv_data, BIT_STAT_CLR);
 175
 176         return limit;
 177 }
 178
 179 /* Chip select operation functions for cs_change flag */
 180 static void bfin_spi_cs_active(struct driver_data *drv_data, struct chip_data *chip)
 181 {
 182         if (likely(chip->chip_select_num)) {
 183                 u16 flag = read_FLAG(drv_data);
 184
 185                 flag &= ~chip->flag;
 186
 187                 write_FLAG(drv_data, flag);
 188         } else {
 189                 gpio_set_value(chip->cs_gpio, 0);
 190         }
 191 }
 192
 193 static void bfin_spi_cs_deactive(struct driver_data *drv_data, struct chip_data *chip)
 194 {
 195         if (likely(chip->chip_select_num)) {
 196                 u16 flag = read_FLAG(drv_data);
 197
 198                 flag |= chip->flag;
 199
 200                 write_FLAG(drv_data, flag);
 201         } else {
 202                 gpio_set_value(chip->cs_gpio, 1);
 203         }
 204
 205         /* Move delay here for consistency */
 206         if (chip->cs_chg_udelay)
 207                 udelay(chip->cs_chg_udelay);
 208 }
 209
 210 /* enable or disable the pin muxed by GPIO and SPI CS to work as SPI CS */
 211 static inline void bfin_spi_cs_enable(struct driver_data *drv_data, struct chip_data *chip)
 212 {
 213         u16 flag = read_FLAG(drv_data);
 214
 215         flag |= (chip->flag >> 8);
 216
 217         write_FLAG(drv_data, flag);
 218 }
 219
 220 static inline void bfin_spi_cs_disable(struct driver_data *drv_data, struct chip_data *chip)
 221 {
 222         u16 flag = read_FLAG(drv_data);
 223
 224         flag &= ~(chip->flag >> 8);
 225
 226         write_FLAG(drv_data, flag);
 227 }
 228
 229 /* stop controller and re-config current chip*/
 230 static void bfin_spi_restore_state(struct driver_data *drv_data)
 231 {
 232         struct chip_data *chip = drv_data->cur_chip;
 233
 234         /* Clear status and disable clock */
 235         write_STAT(drv_data, BIT_STAT_CLR);
 236         bfin_spi_disable(drv_data);
 237         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 238
 239         /* Load the registers */
 240         write_CTRL(drv_data, chip->ctl_reg);
 241         write_BAUD(drv_data, chip->baud);
 242
 243         bfin_spi_enable(drv_data);
 244         bfin_spi_cs_active(drv_data, chip);
 245 }
 246
 247 /* used to kick off transfer in rx mode and read unwanted RX data */
 248 static inline void bfin_spi_dummy_read(struct driver_data *drv_data)
 249 {
 250         (void) read_RDBR(drv_data);
 251 }
 252
 253 static void bfin_spi_u8_writer(struct driver_data *drv_data)
 254 {
 255         /* clear RXS (we check for RXS inside the loop) */
 256         bfin_spi_dummy_read(drv_data);
 257
 258         while (drv_data->tx < drv_data->tx_end) {
 259                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 260                 /* wait until transfer finished.
 261                    checking SPIF or TXS may not guarantee transfer completion */
 262                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 263                         cpu_relax();
 264                 /* discard RX data and clear RXS */
 265                 bfin_spi_dummy_read(drv_data);
 266         }
 267 }
 268
 269 static void bfin_spi_u8_reader(struct driver_data *drv_data)
 270 {
 271         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 272
 273         /* discard old RX data and clear RXS */
 274         bfin_spi_dummy_read(drv_data);
 275
 276         while (drv_data->rx < drv_data->rx_end) {
 277                 write_TDBR(drv_data, tx_val);
 278                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 279                         cpu_relax();
 280                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 281         }
 282 }
 283
 284 static void bfin_spi_u8_duplex(struct driver_data *drv_data)
 285 {
 286         /* discard old RX data and clear RXS */
 287         bfin_spi_dummy_read(drv_data);
 288
 289         while (drv_data->rx < drv_data->rx_end) {
 290                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx++)));
 291                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 292                         cpu_relax();
 293                 *(u8 *) (drv_data->rx++) = read_RDBR(drv_data);
 294         }
 295 }
 296
 297 static void bfin_spi_u16_writer(struct driver_data *drv_data)
 298 {
 299         /* clear RXS (we check for RXS inside the loop) */
 300         bfin_spi_dummy_read(drv_data);
 301
 302         while (drv_data->tx < drv_data->tx_end) {
 303                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 304                 drv_data->tx += 2;
 305                 /* wait until transfer finished.
 306                    checking SPIF or TXS may not guarantee transfer completion */
 307                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 308                         cpu_relax();
 309                 /* discard RX data and clear RXS */
 310                 bfin_spi_dummy_read(drv_data);
 311         }
 312 }
 313
 314 static void bfin_spi_u16_reader(struct driver_data *drv_data)
 315 {
 316         u16 tx_val = drv_data->cur_chip->idle_tx_val;
 317
 318         /* discard old RX data and clear RXS */
 319         bfin_spi_dummy_read(drv_data);
 320
 321         while (drv_data->rx < drv_data->rx_end) {
 322                 write_TDBR(drv_data, tx_val);
 323                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 324                         cpu_relax();
 325                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 326                 drv_data->rx += 2;
 327         }
 328 }
 329
 330 static void bfin_spi_u16_duplex(struct driver_data *drv_data)
 331 {
 332         /* discard old RX data and clear RXS */
 333         bfin_spi_dummy_read(drv_data);
 334
 335         while (drv_data->rx < drv_data->rx_end) {
 336                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 337                 drv_data->tx += 2;
 338                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 339                         cpu_relax();
 340                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 341                 drv_data->rx += 2;
 342         }
 343 }
 344
 345 /* test if ther is more transfer to be done */
 346 static void *bfin_spi_next_transfer(struct driver_data *drv_data)
 347 {
 348         struct spi_message *msg = drv_data->cur_msg;
 349         struct spi_transfer *trans = drv_data->cur_transfer;
 350
 351         /* Move to next transfer */
 352         if (trans->transfer_list.next != &msg->transfers) {
 353                 drv_data->cur_transfer =
 354                     list_entry(trans->transfer_list.next,
 355                                struct spi_transfer, transfer_list);
 356                 return RUNNING_STATE;
 357         } else
 358                 return DONE_STATE;
 359 }
 360
 361 /*
 362  * caller already set message->status;
 363  * dma and pio irqs are blocked give finished message back
 364  */
 365 static void bfin_spi_giveback(struct driver_data *drv_data)
 366 {
 367         struct chip_data *chip = drv_data->cur_chip;
 368         struct spi_transfer *last_transfer;
 369         unsigned long flags;
 370         struct spi_message *msg;
 371
 372         spin_lock_irqsave(&drv_data->lock, flags);
 373         msg = drv_data->cur_msg;
 374         drv_data->cur_msg = NULL;
 375         drv_data->cur_transfer = NULL;
 376         drv_data->cur_chip = NULL;
 377         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 378         spin_unlock_irqrestore(&drv_data->lock, flags);
 379
 380         last_transfer = list_entry(msg->transfers.prev,
 381                                    struct spi_transfer, transfer_list);
 382
 383         msg->state = NULL;
 384
 385         if (!drv_data->cs_change)
 386                 bfin_spi_cs_deactive(drv_data, chip);
 387
 388         /* Not stop spi in autobuffer mode */
 389         if (drv_data->tx_dma != 0xFFFF)
 390                 bfin_spi_disable(drv_data);
 391
 392         if (msg->complete)
 393                 msg->complete(msg->context);
 394 }
 395
 396 /* spi data irq handler */
 397 static irqreturn_t bfin_spi_pio_irq_handler(int irq, void *dev_id)
 398 {
 399         struct driver_data *drv_data = dev_id;
 400         struct chip_data *chip = drv_data->cur_chip;
 401         struct spi_message *msg = drv_data->cur_msg;
 402         int n_bytes = drv_data->n_bytes;
 403
 404         /* wait until transfer finished. */
 405         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 406                 cpu_relax();
 407
 408         if ((drv_data->tx && drv_data->tx >= drv_data->tx_end) ||
 409                 (drv_data->rx && drv_data->rx >= (drv_data->rx_end - n_bytes))) {
 410                 /* last read */
 411                 if (drv_data->rx) {
 412                         dev_dbg(&drv_data->pdev->dev, "last read\n");
 413                         if (n_bytes == 2)
 414                                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 415                         else if (n_bytes == 1)
 416                                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 417                         drv_data->rx += n_bytes;
 418                 }
 419
 420                 msg->actual_length += drv_data->len_in_bytes;
 421                 if (drv_data->cs_change)
 422                         bfin_spi_cs_deactive(drv_data, chip);
 423                 /* Move to next transfer */
 424                 msg->state = bfin_spi_next_transfer(drv_data);
 425
 426                 disable_irq(drv_data->spi_irq);
 427
 428                 /* Schedule transfer tasklet */
 429                 tasklet_schedule(&drv_data->pump_transfers);
 430                 return IRQ_HANDLED;
 431         }
 432
 433         if (drv_data->rx && drv_data->tx) {
 434                 /* duplex */
 435                 dev_dbg(&drv_data->pdev->dev, "duplex: write_TDBR\n");
 436                 if (drv_data->n_bytes == 2) {
 437                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 438                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 439                 } else if (drv_data->n_bytes == 1) {
 440                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 441                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 442                 }
 443         } else if (drv_data->rx) {
 444                 /* read */
 445                 dev_dbg(&drv_data->pdev->dev, "read: write_TDBR\n");
 446                 if (drv_data->n_bytes == 2)
 447                         *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 448                 else if (drv_data->n_bytes == 1)
 449                         *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 450                 write_TDBR(drv_data, chip->idle_tx_val);
 451         } else if (drv_data->tx) {
 452                 /* write */
 453                 dev_dbg(&drv_data->pdev->dev, "write: write_TDBR\n");
 454                 bfin_spi_dummy_read(drv_data);
 455                 if (drv_data->n_bytes == 2)
 456                         write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 457                 else if (drv_data->n_bytes == 1)
 458                         write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 459         }
 460
 461         if (drv_data->tx)
 462                 drv_data->tx += n_bytes;
 463         if (drv_data->rx)
 464                 drv_data->rx += n_bytes;
 465
 466         return IRQ_HANDLED;
 467 }
 468
 469 static irqreturn_t bfin_spi_dma_irq_handler(int irq, void *dev_id)
 470 {
 471         struct driver_data *drv_data = dev_id;
 472         struct chip_data *chip = drv_data->cur_chip;
 473         struct spi_message *msg = drv_data->cur_msg;
 474         unsigned long timeout;
 475         unsigned short dmastat = get_dma_curr_irqstat(drv_data->dma_channel);
 476         u16 spistat = read_STAT(drv_data);
 477
 478         dev_dbg(&drv_data->pdev->dev,
 479                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 480                 dmastat, spistat);
 481
 482         clear_dma_irqstat(drv_data->dma_channel);
 483
 484         /*
 485          * wait for the last transaction shifted out.  HRM states:
 486          * at this point there may still be data in the SPI DMA FIFO waiting
 487          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 488          * register until it goes low for 2 successive reads
 489          */
 490         if (drv_data->tx != NULL) {
 491                 while ((read_STAT(drv_data) & TXS) ||
 492                        (read_STAT(drv_data) & TXS))
 493                         cpu_relax();
 494         }
 495
 496         dev_dbg(&drv_data->pdev->dev,
 497                 "in dma_irq_handler dmastat:0x%x spistat:0x%x\n",
 498                 dmastat, read_STAT(drv_data));
 499
 500         timeout = jiffies + HZ;
 501         while (!(read_STAT(drv_data) & SPIF))
 502                 if (!time_before(jiffies, timeout)) {
 503                         dev_warn(&drv_data->pdev->dev, "timeout waiting for SPIF");
 504                         break;
 505                 } else
 506                         cpu_relax();
 507
 508         if ((dmastat & DMA_ERR) && (spistat & RBSY)) {
 509                 msg->state = ERROR_STATE;
 510                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 511         } else {
 512                 msg->actual_length += drv_data->len_in_bytes;
 513
 514                 if (drv_data->cs_change)
 515                         bfin_spi_cs_deactive(drv_data, chip);
 516
 517                 /* Move to next transfer */
 518                 msg->state = bfin_spi_next_transfer(drv_data);
 519         }
 520
 521         /* Schedule transfer tasklet */
 522         tasklet_schedule(&drv_data->pump_transfers);
 523
 524         /* free the irq handler before next transfer */
 525         dev_dbg(&drv_data->pdev->dev,
 526                 "disable dma channel irq%d\n",
 527                 drv_data->dma_channel);
 528         dma_disable_irq(drv_data->dma_channel);
 529
 530         return IRQ_HANDLED;
 531 }
 532
 533 static void bfin_spi_pump_transfers(unsigned long data)
 534 {
 535         struct driver_data *drv_data = (struct driver_data *)data;
 536         struct spi_message *message = NULL;
 537         struct spi_transfer *transfer = NULL;
 538         struct spi_transfer *previous = NULL;
 539         struct chip_data *chip = NULL;
 540         u8 width;
 541         u16 cr, dma_width, dma_config;
 542         u32 tranf_success = 1;
 543         u8 full_duplex = 0;
 544
 545         /* Get current state information */
 546         message = drv_data->cur_msg;
 547         transfer = drv_data->cur_transfer;
 548         chip = drv_data->cur_chip;
 549
 550         /*
 551          * if msg is error or done, report it back using complete() callback
 552          */
 553
 554          /* Handle for abort */
 555         if (message->state == ERROR_STATE) {
 556                 dev_dbg(&drv_data->pdev->dev, "transfer: we've hit an error\n");
 557                 message->status = -EIO;
 558                 bfin_spi_giveback(drv_data);
 559                 return;
 560         }
 561
 562         /* Handle end of message */
 563         if (message->state == DONE_STATE) {
 564                 dev_dbg(&drv_data->pdev->dev, "transfer: all done!\n");
 565                 message->status = 0;
 566                 bfin_spi_giveback(drv_data);
 567                 return;
 568         }
 569
 570         /* Delay if requested at end of transfer */
 571         if (message->state == RUNNING_STATE) {
 572                 dev_dbg(&drv_data->pdev->dev, "transfer: still running ...\n");
 573                 previous = list_entry(transfer->transfer_list.prev,
 574                                       struct spi_transfer, transfer_list);
 575                 if (previous->delay_usecs)
 576                         udelay(previous->delay_usecs);
 577         }
 578
 579         /* Flush any existing transfers that may be sitting in the hardware */
 580         if (bfin_spi_flush(drv_data) == 0) {
 581                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 582                 message->status = -EIO;
 583                 bfin_spi_giveback(drv_data);
 584                 return;
 585         }
 586
 587         if (transfer->len == 0) {
 588                 /* Move to next transfer of this msg */
 589                 message->state = bfin_spi_next_transfer(drv_data);
 590                 /* Schedule next transfer tasklet */
 591                 tasklet_schedule(&drv_data->pump_transfers);
 592         }
 593
 594         if (transfer->tx_buf != NULL) {
 595                 drv_data->tx = (void *)transfer->tx_buf;
 596                 drv_data->tx_end = drv_data->tx + transfer->len;
 597                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 598                         transfer->tx_buf, drv_data->tx_end);
 599         } else {
 600                 drv_data->tx = NULL;
 601         }
 602
 603         if (transfer->rx_buf != NULL) {
 604                 full_duplex = transfer->tx_buf != NULL;
 605                 drv_data->rx = transfer->rx_buf;
 606                 drv_data->rx_end = drv_data->rx + transfer->len;
 607                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 608                         transfer->rx_buf, drv_data->rx_end);
 609         } else {
 610                 drv_data->rx = NULL;
 611         }
 612
 613         drv_data->rx_dma = transfer->rx_dma;
 614         drv_data->tx_dma = transfer->tx_dma;
 615         drv_data->len_in_bytes = transfer->len;
 616         drv_data->cs_change = transfer->cs_change;
 617
 618         /* Bits per word setup */
 619         switch (transfer->bits_per_word) {
 620         case 8:
 621                 drv_data->n_bytes = 1;
 622                 width = CFG_SPI_WORDSIZE8;
 623                 drv_data->read = bfin_spi_u8_reader;
 624                 drv_data->write = bfin_spi_u8_writer;
 625                 drv_data->duplex = bfin_spi_u8_duplex;
 626                 break;
 627
 628         case 16:
 629                 drv_data->n_bytes = 2;
 630                 width = CFG_SPI_WORDSIZE16;
 631                 drv_data->read = bfin_spi_u16_reader;
 632                 drv_data->write = bfin_spi_u16_writer;
 633                 drv_data->duplex = bfin_spi_u16_duplex;
 634                 break;
 635
 636         default:
 637                 /* No change, the same as default setting */
 638                 transfer->bits_per_word = chip->bits_per_word;
 639                 drv_data->n_bytes = chip->n_bytes;
 640                 width = chip->width;
 641                 drv_data->write = chip->write;
 642                 drv_data->read = chip->read;
 643                 drv_data->duplex = chip->duplex;
 644                 break;
 645         }
 646         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 647         cr |= (width << 8);
 648         write_CTRL(drv_data, cr);
 649
 650         if (width == CFG_SPI_WORDSIZE16) {
 651                 drv_data->len = (transfer->len) >> 1;
 652         } else {
 653                 drv_data->len = transfer->len;
 654         }
 655         dev_dbg(&drv_data->pdev->dev,
 656                 "transfer: drv_data->write is %p, chip->write is %p\n",
 657                 drv_data->write, chip->write);
 658
 659         message->state = RUNNING_STATE;
 660         dma_config = 0;
 661
 662         /* Speed setup (surely valid because already checked) */
 663         if (transfer->speed_hz)
 664                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 665         else
 666                 write_BAUD(drv_data, chip->baud);
 667
 668         write_STAT(drv_data, BIT_STAT_CLR);
 669         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 670         if (drv_data->cs_change)
 671                 bfin_spi_cs_active(drv_data, chip);
 672
 673         dev_dbg(&drv_data->pdev->dev,
 674                 "now pumping a transfer: width is %d, len is %d\n",
 675                 width, transfer->len);
 676
 677         /*
 678          * Try to map dma buffer and do a dma transfer.  If successful use,
 679          * different way to r/w according to the enable_dma settings and if
 680          * we are not doing a full duplex transfer (since the hardware does
 681          * not support full duplex DMA transfers).
 682          */
 683         if (!full_duplex && drv_data->cur_chip->enable_dma
 684                                 && drv_data->len > 6) {
 685
 686                 unsigned long dma_start_addr, flags;
 687
 688                 disable_dma(drv_data->dma_channel);
 689                 clear_dma_irqstat(drv_data->dma_channel);
 690
 691                 /* config dma channel */
 692                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 693                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 694                 if (width == CFG_SPI_WORDSIZE16) {
 695                         set_dma_x_modify(drv_data->dma_channel, 2);
 696                         dma_width = WDSIZE_16;
 697                 } else {
 698                         set_dma_x_modify(drv_data->dma_channel, 1);
 699                         dma_width = WDSIZE_8;
 700                 }
 701
 702                 /* poll for SPI completion before start */
 703                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 704                         cpu_relax();
 705
 706                 /* dirty hack for autobuffer DMA mode */
 707                 if (drv_data->tx_dma == 0xFFFF) {
 708                         dev_dbg(&drv_data->pdev->dev,
 709                                 "doing autobuffer DMA out.\n");
 710
 711                         /* no irq in autobuffer mode */
 712                         dma_config =
 713                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 714                         set_dma_config(drv_data->dma_channel, dma_config);
 715                         set_dma_start_addr(drv_data->dma_channel,
 716                                         (unsigned long)drv_data->tx);
 717                         enable_dma(drv_data->dma_channel);
 718
 719                         /* start SPI transfer */
 720                         write_CTRL(drv_data, cr | BIT_CTL_TIMOD_DMA_TX);
 721
 722                         /* just return here, there can only be one transfer
 723                          * in this mode
 724                          */
 725                         message->status = 0;
 726                         bfin_spi_giveback(drv_data);
 727                         return;
 728                 }
 729
 730                 /* In dma mode, rx or tx must be NULL in one transfer */
 731                 dma_config = (RESTART | dma_width | DI_EN);
 732                 if (drv_data->rx != NULL) {
 733                         /* set transfer mode, and enable SPI */
 734                         dev_dbg(&drv_data->pdev->dev, "doing DMA in to %p (size %zx)\n",
 735                                 drv_data->rx, drv_data->len_in_bytes);
 736
 737                         /* invalidate caches, if needed */
 738                         if (bfin_addr_dcacheable((unsigned long) drv_data->rx))
 739                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 740                                                         (unsigned long) (drv_data->rx +
 741                                                         drv_data->len_in_bytes));
 742
 743                         dma_config |= WNR;
 744                         dma_start_addr = (unsigned long)drv_data->rx;
 745                         cr |= BIT_CTL_TIMOD_DMA_RX | BIT_CTL_SENDOPT;
 746
 747                 } else if (drv_data->tx != NULL) {
 748                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 749
 750                         /* flush caches, if needed */
 751                         if (bfin_addr_dcacheable((unsigned long) drv_data->tx))
 752                                 flush_dcache_range((unsigned long) drv_data->tx,
 753                                                 (unsigned long) (drv_data->tx +
 754                                                 drv_data->len_in_bytes));
 755
 756                         dma_start_addr = (unsigned long)drv_data->tx;
 757                         cr |= BIT_CTL_TIMOD_DMA_TX;
 758
 759                 } else
 760                         BUG();
 761
 762                 /* oh man, here there be monsters ... and i dont mean the
 763                  * fluffy cute ones from pixar, i mean the kind that'll eat
 764                  * your data, kick your dog, and love it all.  do *not* try
 765                  * and change these lines unless you (1) heavily test DMA
 766                  * with SPI flashes on a loaded system (e.g. ping floods),
 767                  * (2) know just how broken the DMA engine interaction with
 768                  * the SPI peripheral is, and (3) have someone else to blame
 769                  * when you screw it all up anyways.
 770                  */
 771                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 772                 set_dma_config(drv_data->dma_channel, dma_config);
 773                 local_irq_save(flags);
 774                 SSYNC();
 775                 write_CTRL(drv_data, cr);
 776                 enable_dma(drv_data->dma_channel);
 777                 dma_enable_irq(drv_data->dma_channel);
 778                 local_irq_restore(flags);
 779
 780                 return;
 781         }
 782
 783         if (chip->pio_interrupt) {
 784                 /* use write mode. spi irq should have been disabled */
 785                 cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 786                 write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 787
 788                 /* discard old RX data and clear RXS */
 789                 bfin_spi_dummy_read(drv_data);
 790
 791                 /* start transfer */
 792                 if (drv_data->tx == NULL)
 793                         write_TDBR(drv_data, chip->idle_tx_val);
 794                 else {
 795                         if (transfer->bits_per_word == 8)
 796                                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 797                         else if (transfer->bits_per_word == 16)
 798                                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 799                         drv_data->tx += drv_data->n_bytes;
 800                 }
 801
 802                 /* once TDBR is empty, interrupt is triggered */
 803                 enable_irq(drv_data->spi_irq);
 804                 return;
 805         }
 806
 807         /* IO mode */
 808         dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 809
 810         /* we always use SPI_WRITE mode. SPI_READ mode
 811            seems to have problems with setting up the
 812            output value in TDBR prior to the transfer. */
 813         write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 814
 815         if (full_duplex) {
 816                 /* full duplex mode */
 817                 BUG_ON((drv_data->tx_end - drv_data->tx) !=
 818                        (drv_data->rx_end - drv_data->rx));
 819                 dev_dbg(&drv_data->pdev->dev,
 820                         "IO duplex: cr is 0x%x\n", cr);
 821
 822                 drv_data->duplex(drv_data);
 823
 824                 if (drv_data->tx != drv_data->tx_end)
 825                         tranf_success = 0;
 826         } else if (drv_data->tx != NULL) {
 827                 /* write only half duplex */
 828                 dev_dbg(&drv_data->pdev->dev,
 829                         "IO write: cr is 0x%x\n", cr);
 830
 831                 drv_data->write(drv_data);
 832
 833                 if (drv_data->tx != drv_data->tx_end)
 834                         tranf_success = 0;
 835         } else if (drv_data->rx != NULL) {
 836                 /* read only half duplex */
 837                 dev_dbg(&drv_data->pdev->dev,
 838                         "IO read: cr is 0x%x\n", cr);
 839
 840                 drv_data->read(drv_data);
 841                 if (drv_data->rx != drv_data->rx_end)
 842                         tranf_success = 0;
 843         }
 844
 845         if (!tranf_success) {
 846                 dev_dbg(&drv_data->pdev->dev,
 847                         "IO write error!\n");
 848                 message->state = ERROR_STATE;
 849         } else {
 850                 /* Update total byte transfered */
 851                 message->actual_length += drv_data->len_in_bytes;
 852                 /* Move to next transfer of this msg */
 853                 message->state = bfin_spi_next_transfer(drv_data);
 854                 if (drv_data->cs_change)
 855                         bfin_spi_cs_deactive(drv_data, chip);
 856         }
 857
 858         /* Schedule next transfer tasklet */
 859         tasklet_schedule(&drv_data->pump_transfers);
 860 }
 861
 862 /* pop a msg from queue and kick off real transfer */
 863 static void bfin_spi_pump_messages(struct work_struct *work)
 864 {
 865         struct driver_data *drv_data;
 866         unsigned long flags;
 867
 868         drv_data = container_of(work, struct driver_data, pump_messages);
 869
 870         /* Lock queue and check for queue work */
 871         spin_lock_irqsave(&drv_data->lock, flags);
 872         if (list_empty(&drv_data->queue) || !drv_data->running) {
 873                 /* pumper kicked off but no work to do */
 874                 drv_data->busy = 0;
 875                 spin_unlock_irqrestore(&drv_data->lock, flags);
 876                 return;
 877         }
 878
 879         /* Make sure we are not already running a message */
 880         if (drv_data->cur_msg) {
 881                 spin_unlock_irqrestore(&drv_data->lock, flags);
 882                 return;
 883         }
 884
 885         /* Extract head of queue */
 886         drv_data->cur_msg = list_entry(drv_data->queue.next,
 887                                        struct spi_message, queue);
 888
 889         /* Setup the SSP using the per chip configuration */
 890         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 891         bfin_spi_restore_state(drv_data);
 892
 893         list_del_init(&drv_data->cur_msg->queue);
 894
 895         /* Initial message state */
 896         drv_data->cur_msg->state = START_STATE;
 897         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 898                                             struct spi_transfer, transfer_list);
 899
 900         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 901                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 902                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 903                 drv_data->cur_chip->ctl_reg);
 904
 905         dev_dbg(&drv_data->pdev->dev,
 906                 "the first transfer len is %d\n",
 907                 drv_data->cur_transfer->len);
 908
 909         /* Mark as busy and launch transfers */
 910         tasklet_schedule(&drv_data->pump_transfers);
 911
 912         drv_data->busy = 1;
 913         spin_unlock_irqrestore(&drv_data->lock, flags);
 914 }
 915
 916 /*
 917  * got a msg to transfer, queue it in drv_data->queue.
 918  * And kick off message pumper
 919  */
 920 static int bfin_spi_transfer(struct spi_device *spi, struct spi_message *msg)
 921 {
 922         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 923         unsigned long flags;
 924
 925         spin_lock_irqsave(&drv_data->lock, flags);
 926
 927         if (!drv_data->running) {
 928                 spin_unlock_irqrestore(&drv_data->lock, flags);
 929                 return -ESHUTDOWN;
 930         }
 931
 932         msg->actual_length = 0;
 933         msg->status = -EINPROGRESS;
 934         msg->state = START_STATE;
 935
 936         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 937         list_add_tail(&msg->queue, &drv_data->queue);
 938
 939         if (drv_data->running && !drv_data->busy)
 940                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 941
 942         spin_unlock_irqrestore(&drv_data->lock, flags);
 943
 944         return 0;
 945 }
 946
 947 #define MAX_SPI_SSEL    7
 948
 949 static u16 ssel[][MAX_SPI_SSEL] = {
 950         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 951         P_SPI0_SSEL4, P_SPI0_SSEL5,
 952         P_SPI0_SSEL6, P_SPI0_SSEL7},
 953
 954         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
 955         P_SPI1_SSEL4, P_SPI1_SSEL5,
 956         P_SPI1_SSEL6, P_SPI1_SSEL7},
 957
 958         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
 959         P_SPI2_SSEL4, P_SPI2_SSEL5,
 960         P_SPI2_SSEL6, P_SPI2_SSEL7},
 961 };
 962
 963 /* setup for devices (may be called multiple times -- not just first setup) */
 964 static int bfin_spi_setup(struct spi_device *spi)
 965 {
 966         struct bfin5xx_spi_chip *chip_info;
 967         struct chip_data *chip = NULL;
 968         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 969         int ret = -EINVAL;
 970
 971         if (spi->bits_per_word != 8 && spi->bits_per_word != 16)
 972                 goto error;
 973
 974         /* Only alloc (or use chip_info) on first setup */
 975         chip_info = NULL;
 976         chip = spi_get_ctldata(spi);
 977         if (chip == NULL) {
 978                 chip = kzalloc(sizeof(*chip), GFP_KERNEL);
 979                 if (!chip) {
 980                         dev_err(&spi->dev, "cannot allocate chip data\n");
 981                         ret = -ENOMEM;
 982                         goto error;
 983                 }
 984
 985                 chip->enable_dma = 0;
 986                 chip_info = spi->controller_data;
 987         }
 988
 989         /* chip_info isn't always needed */
 990         if (chip_info) {
 991                 /* Make sure people stop trying to set fields via ctl_reg
 992                  * when they should actually be using common SPI framework.
 993                  * Currently we let through: WOM EMISO PSSE GM SZ TIMOD.
 994                  * Not sure if a user actually needs/uses any of these,
 995                  * but let's assume (for now) they do.
 996                  */
 997                 if (chip_info->ctl_reg & (SPE|MSTR|CPOL|CPHA|LSBF|SIZE)) {
 998                         dev_err(&spi->dev, "do not set bits in ctl_reg "
 999                                 "that the SPI framework manages\n");
1000                         goto error;
1001                 }
1002
1003                 chip->enable_dma = chip_info->enable_dma != 0
1004                     && drv_data->master_info->enable_dma;
1005                 chip->ctl_reg = chip_info->ctl_reg;
1006                 chip->bits_per_word = chip_info->bits_per_word;
1007                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1008                 chip->cs_gpio = chip_info->cs_gpio;
1009                 chip->idle_tx_val = chip_info->idle_tx_val;
1010                 chip->pio_interrupt = chip_info->pio_interrupt;
1011         }
1012
1013         /* translate common spi framework into our register */
1014         if (spi->mode & SPI_CPOL)
1015                 chip->ctl_reg |= CPOL;
1016         if (spi->mode & SPI_CPHA)
1017                 chip->ctl_reg |= CPHA;
1018         if (spi->mode & SPI_LSB_FIRST)
1019                 chip->ctl_reg |= LSBF;
1020         /* we dont support running in slave mode (yet?) */
1021         chip->ctl_reg |= MSTR;
1022
1023         /*
1024          * Notice: for blackfin, the speed_hz is the value of register
1025          * SPI_BAUD, not the real baudrate
1026          */
1027         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1028         chip->flag = (1 << (spi->chip_select)) << 8;
1029         chip->chip_select_num = spi->chip_select;
1030
1031         switch (chip->bits_per_word) {
1032         case 8:
1033                 chip->n_bytes = 1;
1034                 chip->width = CFG_SPI_WORDSIZE8;
1035                 chip->read = bfin_spi_u8_reader;
1036                 chip->write = bfin_spi_u8_writer;
1037                 chip->duplex = bfin_spi_u8_duplex;
1038                 break;
1039
1040         case 16:
1041                 chip->n_bytes = 2;
1042                 chip->width = CFG_SPI_WORDSIZE16;
1043                 chip->read = bfin_spi_u16_reader;
1044                 chip->write = bfin_spi_u16_writer;
1045                 chip->duplex = bfin_spi_u16_duplex;
1046                 break;
1047
1048         default:
1049                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1050                                 chip->bits_per_word);
1051                 goto error;
1052         }
1053
1054         if (chip->enable_dma && chip->pio_interrupt) {
1055                 dev_err(&spi->dev, "enable_dma is set, "
1056                                 "do not set pio_interrupt\n");
1057                 goto error;
1058         }
1059         /*
1060          * if any one SPI chip is registered and wants DMA, request the
1061          * DMA channel for it
1062          */
1063         if (chip->enable_dma && !drv_data->dma_requested) {
1064                 /* register dma irq handler */
1065                 ret = request_dma(drv_data->dma_channel, "BFIN_SPI_DMA");
1066                 if (ret) {
1067                         dev_err(&spi->dev,
1068                                 "Unable to request BlackFin SPI DMA channel\n");
1069                         goto error;
1070                 }
1071                 drv_data->dma_requested = 1;
1072
1073                 ret = set_dma_callback(drv_data->dma_channel,
1074                         bfin_spi_dma_irq_handler, drv_data);
1075                 if (ret) {
1076                         dev_err(&spi->dev, "Unable to set dma callback\n");
1077                         goto error;
1078                 }
1079                 dma_disable_irq(drv_data->dma_channel);
1080         }
1081
1082         if (chip->pio_interrupt && !drv_data->irq_requested) {
1083                 ret = request_irq(drv_data->spi_irq, bfin_spi_pio_irq_handler,
1084                         IRQF_DISABLED, "BFIN_SPI", drv_data);
1085                 if (ret) {
1086                         dev_err(&spi->dev, "Unable to register spi IRQ\n");
1087                         goto error;
1088                 }
1089                 drv_data->irq_requested = 1;
1090                 /* we use write mode, spi irq has to be disabled here */
1091                 disable_irq(drv_data->spi_irq);
1092         }
1093
1094         if (chip->chip_select_num == 0) {
1095                 ret = gpio_request(chip->cs_gpio, spi->modalias);
1096                 if (ret) {
1097                         dev_err(&spi->dev, "gpio_request() error\n");
1098                         goto pin_error;
1099                 }
1100                 gpio_direction_output(chip->cs_gpio, 1);
1101         }
1102
1103         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1104                         spi->modalias, chip->width, chip->enable_dma);
1105         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1106                         chip->ctl_reg, chip->flag);
1107
1108         spi_set_ctldata(spi, chip);
1109
1110         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1111         if (chip->chip_select_num > 0 &&
1112             chip->chip_select_num <= spi->master->num_chipselect) {
1113                 ret = peripheral_request(ssel[spi->master->bus_num]
1114                                          [chip->chip_select_num-1], spi->modalias);
1115                 if (ret) {
1116                         dev_err(&spi->dev, "peripheral_request() error\n");
1117                         goto pin_error;
1118                 }
1119         }
1120
1121         bfin_spi_cs_enable(drv_data, chip);
1122         bfin_spi_cs_deactive(drv_data, chip);
1123
1124         return 0;
1125
1126  pin_error:
1127         if (chip->chip_select_num == 0)
1128                 gpio_free(chip->cs_gpio);
1129         else
1130                 peripheral_free(ssel[spi->master->bus_num]
1131                         [chip->chip_select_num - 1]);
1132  error:
1133         if (chip) {
1134                 if (drv_data->dma_requested)
1135                         free_dma(drv_data->dma_channel);
1136                 drv_data->dma_requested = 0;
1137
1138                 kfree(chip);
1139                 /* prevent free 'chip' twice */
1140                 spi_set_ctldata(spi, NULL);
1141         }
1142
1143         return ret;
1144 }
1145
1146 /*
1147  * callback for spi framework.
1148  * clean driver specific data
1149  */
1150 static void bfin_spi_cleanup(struct spi_device *spi)
1151 {
1152         struct chip_data *chip = spi_get_ctldata(spi);
1153         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1154
1155         if (!chip)
1156                 return;
1157
1158         if ((chip->chip_select_num > 0)
1159                 && (chip->chip_select_num <= spi->master->num_chipselect)) {
1160                 peripheral_free(ssel[spi->master->bus_num]
1161                                         [chip->chip_select_num-1]);
1162                 bfin_spi_cs_disable(drv_data, chip);
1163         }
1164
1165         if (chip->chip_select_num == 0)
1166                 gpio_free(chip->cs_gpio);
1167
1168         kfree(chip);
1169         /* prevent free 'chip' twice */
1170         spi_set_ctldata(spi, NULL);
1171 }
1172
1173 static inline int bfin_spi_init_queue(struct driver_data *drv_data)
1174 {
1175         INIT_LIST_HEAD(&drv_data->queue);
1176         spin_lock_init(&drv_data->lock);
1177
1178         drv_data->running = false;
1179         drv_data->busy = 0;
1180
1181         /* init transfer tasklet */
1182         tasklet_init(&drv_data->pump_transfers,
1183                      bfin_spi_pump_transfers, (unsigned long)drv_data);
1184
1185         /* init messages workqueue */
1186         INIT_WORK(&drv_data->pump_messages, bfin_spi_pump_messages);
1187         drv_data->workqueue = create_singlethread_workqueue(
1188                                 dev_name(drv_data->master->dev.parent));
1189         if (drv_data->workqueue == NULL)
1190                 return -EBUSY;
1191
1192         return 0;
1193 }
1194
1195 static inline int bfin_spi_start_queue(struct driver_data *drv_data)
1196 {
1197         unsigned long flags;
1198
1199         spin_lock_irqsave(&drv_data->lock, flags);
1200
1201         if (drv_data->running || drv_data->busy) {
1202                 spin_unlock_irqrestore(&drv_data->lock, flags);
1203                 return -EBUSY;
1204         }
1205
1206         drv_data->running = true;
1207         drv_data->cur_msg = NULL;
1208         drv_data->cur_transfer = NULL;
1209         drv_data->cur_chip = NULL;
1210         spin_unlock_irqrestore(&drv_data->lock, flags);
1211
1212         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1213
1214         return 0;
1215 }
1216
1217 static inline int bfin_spi_stop_queue(struct driver_data *drv_data)
1218 {
1219         unsigned long flags;
1220         unsigned limit = 500;
1221         int status = 0;
1222
1223         spin_lock_irqsave(&drv_data->lock, flags);
1224
1225         /*
1226          * This is a bit lame, but is optimized for the common execution path.
1227          * A wait_queue on the drv_data->busy could be used, but then the common
1228          * execution path (pump_messages) would be required to call wake_up or
1229          * friends on every SPI message. Do this instead
1230          */
1231         drv_data->running = false;
1232         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1233                 spin_unlock_irqrestore(&drv_data->lock, flags);
1234                 msleep(10);
1235                 spin_lock_irqsave(&drv_data->lock, flags);
1236         }
1237
1238         if (!list_empty(&drv_data->queue) || drv_data->busy)
1239                 status = -EBUSY;
1240
1241         spin_unlock_irqrestore(&drv_data->lock, flags);
1242
1243         return status;
1244 }
1245
1246 static inline int bfin_spi_destroy_queue(struct driver_data *drv_data)
1247 {
1248         int status;
1249
1250         status = bfin_spi_stop_queue(drv_data);
1251         if (status != 0)
1252                 return status;
1253
1254         destroy_workqueue(drv_data->workqueue);
1255
1256         return 0;
1257 }
1258
1259 static int __init bfin_spi_probe(struct platform_device *pdev)
1260 {
1261         struct device *dev = &pdev->dev;
1262         struct bfin5xx_spi_master *platform_info;
1263         struct spi_master *master;
1264         struct driver_data *drv_data = 0;
1265         struct resource *res;
1266         int status = 0;
1267
1268         platform_info = dev->platform_data;
1269
1270         /* Allocate master with space for drv_data */
1271         master = spi_alloc_master(dev, sizeof(struct driver_data) + 16);
1272         if (!master) {
1273                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1274                 return -ENOMEM;
1275         }
1276
1277         drv_data = spi_master_get_devdata(master);
1278         drv_data->master = master;
1279         drv_data->master_info = platform_info;
1280         drv_data->pdev = pdev;
1281         drv_data->pin_req = platform_info->pin_req;
1282
1283         /* the spi->mode bits supported by this driver: */
1284         master->mode_bits = SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST;
1285
1286         master->bus_num = pdev->id;
1287         master->num_chipselect = platform_info->num_chipselect;
1288         master->cleanup = bfin_spi_cleanup;
1289         master->setup = bfin_spi_setup;
1290         master->transfer = bfin_spi_transfer;
1291
1292         /* Find and map our resources */
1293         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1294         if (res == NULL) {
1295                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1296                 status = -ENOENT;
1297                 goto out_error_get_res;
1298         }
1299
1300         drv_data->regs_base = ioremap(res->start, resource_size(res));
1301         if (drv_data->regs_base == NULL) {
1302                 dev_err(dev, "Cannot map IO\n");
1303                 status = -ENXIO;
1304                 goto out_error_ioremap;
1305         }
1306
1307         res = platform_get_resource(pdev, IORESOURCE_DMA, 0);
1308         if (res == NULL) {
1309                 dev_err(dev, "No DMA channel specified\n");
1310                 status = -ENOENT;
1311                 goto out_error_free_io;
1312         }
1313         drv_data->dma_channel = res->start;
1314
1315         drv_data->spi_irq = platform_get_irq(pdev, 0);
1316         if (drv_data->spi_irq < 0) {
1317                 dev_err(dev, "No spi pio irq specified\n");
1318                 status = -ENOENT;
1319                 goto out_error_free_io;
1320         }
1321
1322         /* Initial and start queue */
1323         status = bfin_spi_init_queue(drv_data);
1324         if (status != 0) {
1325                 dev_err(dev, "problem initializing queue\n");
1326                 goto out_error_queue_alloc;
1327         }
1328
1329         status = bfin_spi_start_queue(drv_data);
1330         if (status != 0) {
1331                 dev_err(dev, "problem starting queue\n");
1332                 goto out_error_queue_alloc;
1333         }
1334
1335         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1336         if (status != 0) {
1337                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1338                 goto out_error_queue_alloc;
1339         }
1340
1341         /* Reset SPI registers. If these registers were used by the boot loader,
1342          * the sky may fall on your head if you enable the dma controller.
1343          */
1344         write_CTRL(drv_data, BIT_CTL_CPHA | BIT_CTL_MASTER);
1345         write_FLAG(drv_data, 0xFF00);
1346
1347         /* Register with the SPI framework */
1348         platform_set_drvdata(pdev, drv_data);
1349         status = spi_register_master(master);
1350         if (status != 0) {
1351                 dev_err(dev, "problem registering spi master\n");
1352                 goto out_error_queue_alloc;
1353         }
1354
1355         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1356                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1357                 drv_data->dma_channel);
1358         return status;
1359
1360 out_error_queue_alloc:
1361         bfin_spi_destroy_queue(drv_data);
1362 out_error_free_io:
1363         iounmap((void *) drv_data->regs_base);
1364 out_error_ioremap:
1365 out_error_get_res:
1366         spi_master_put(master);
1367
1368         return status;
1369 }
1370
1371 /* stop hardware and remove the driver */
1372 static int __devexit bfin_spi_remove(struct platform_device *pdev)
1373 {
1374         struct driver_data *drv_data = platform_get_drvdata(pdev);
1375         int status = 0;
1376
1377         if (!drv_data)
1378                 return 0;
1379
1380         /* Remove the queue */
1381         status = bfin_spi_destroy_queue(drv_data);
1382         if (status != 0)
1383                 return status;
1384
1385         /* Disable the SSP at the peripheral and SOC level */
1386         bfin_spi_disable(drv_data);
1387
1388         /* Release DMA */
1389         if (drv_data->master_info->enable_dma) {
1390                 if (dma_channel_active(drv_data->dma_channel))
1391                         free_dma(drv_data->dma_channel);
1392         }
1393
1394         if (drv_data->irq_requested) {
1395                 free_irq(drv_data->spi_irq, drv_data);
1396                 drv_data->irq_requested = 0;
1397         }
1398
1399         /* Disconnect from the SPI framework */
1400         spi_unregister_master(drv_data->master);
1401
1402         peripheral_free_list(drv_data->pin_req);
1403
1404         /* Prevent double remove */
1405         platform_set_drvdata(pdev, NULL);
1406
1407         return 0;
1408 }
1409
1410 #ifdef CONFIG_PM
1411 static int bfin_spi_suspend(struct platform_device *pdev, pm_message_t state)
1412 {
1413         struct driver_data *drv_data = platform_get_drvdata(pdev);
1414         int status = 0;
1415
1416         status = bfin_spi_stop_queue(drv_data);
1417         if (status != 0)
1418                 return status;
1419
1420         /* stop hardware */
1421         bfin_spi_disable(drv_data);
1422
1423         return 0;
1424 }
1425
1426 static int bfin_spi_resume(struct platform_device *pdev)
1427 {
1428         struct driver_data *drv_data = platform_get_drvdata(pdev);
1429         int status = 0;
1430
1431         /* Enable the SPI interface */
1432         bfin_spi_enable(drv_data);
1433
1434         /* Start the queue running */
1435         status = bfin_spi_start_queue(drv_data);
1436         if (status != 0) {
1437                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1438                 return status;
1439         }
1440
1441         return 0;
1442 }
1443 #else
1444 #define bfin_spi_suspend NULL
1445 #define bfin_spi_resume NULL
1446 #endif                          /* CONFIG_PM */
1447
1448 MODULE_ALIAS("platform:bfin-spi");
1449 static struct platform_driver bfin_spi_driver = {
1450         .driver = {
1451                 .name   = DRV_NAME,
1452                 .owner  = THIS_MODULE,
1453         },
1454         .suspend        = bfin_spi_suspend,
1455         .resume         = bfin_spi_resume,
1456         .remove         = __devexit_p(bfin_spi_remove),
1457 };
1458
1459 static int __init bfin_spi_init(void)
1460 {
1461         return platform_driver_probe(&bfin_spi_driver, bfin_spi_probe);
1462 }
1463 module_init(bfin_spi_init);
1464
1465 static void __exit bfin_spi_exit(void)
1466 {
1467         platform_driver_unregister(&bfin_spi_driver);
1468 }
1469 module_exit(bfin_spi_exit);