drivers/staging/comedi/drivers/ni_65xx.c

   1 /*
   2     comedi/drivers/ni_6514.c
   3     driver for National Instruments PCI-6514
   4
   5     Copyright (C) 2006 Jon Grierson <jd@renko.co.uk>
   6     Copyright (C) 2006 Frank Mori Hess <fmhess@users.sourceforge.net>
   7
   8     COMEDI - Linux Control and Measurement Device Interface
   9     Copyright (C) 1999,2002,2003 David A. Schleef <ds@schleef.org>
  10
  11     This program is free software; you can redistribute it and/or modify
  12     it under the terms of the GNU General Public License as published by
  13     the Free Software Foundation; either version 2 of the License, or
  14     (at your option) any later version.
  15
  16     This program is distributed in the hope that it will be useful,
  17     but WITHOUT ANY WARRANTY; without even the implied warranty of
  18     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19     GNU General Public License for more details.
  20 */
  21 /*
  22 Driver: ni_65xx
  23 Description: National Instruments 65xx static dio boards
  24 Author: Jon Grierson <jd@renko.co.uk>,
  25         Frank Mori Hess <fmhess@users.sourceforge.net>
  26 Status: testing
  27 Devices: [National Instruments] PCI-6509 (ni_65xx), PXI-6509, PCI-6510,
  28   PCI-6511, PXI-6511, PCI-6512, PXI-6512, PCI-6513, PXI-6513, PCI-6514,
  29   PXI-6514, PCI-6515, PXI-6515, PCI-6516, PCI-6517, PCI-6518, PCI-6519,
  30   PCI-6520, PCI-6521, PXI-6521, PCI-6528, PXI-6528
  31 Updated: Wed Oct 18 08:59:11 EDT 2006
  32
  33 Based on the PCI-6527 driver by ds.
  34 The interrupt subdevice (subdevice 3) is probably broken for all boards
  35 except maybe the 6514.
  36
  37 */
  38
  39 /*
  40    Manuals (available from ftp://ftp.natinst.com/support/manuals)
  41
  42         370106b.pdf     6514 Register Level Programmer Manual
  43
  44  */
  45
  46 #include <linux/module.h>
  47 #include <linux/pci.h>
  48 #include <linux/interrupt.h>
  49
  50 #include "../comedidev.h"
  51
  52 #include "comedi_fc.h"
  53
  54 /*
  55  * PCI BAR1 Register Map
  56  */
  57
  58 /* Non-recurring Registers (8-bit except where noted) */
  59 #define NI_65XX_ID_REG                  0x00
  60 #define NI_65XX_CLR_REG                 0x01
  61 #define NI_65XX_CLR_WDOG_INT            (1 << 6)
  62 #define NI_65XX_CLR_WDOG_PING           (1 << 5)
  63 #define NI_65XX_CLR_WDOG_EXP            (1 << 4)
  64 #define NI_65XX_CLR_EDGE_INT            (1 << 3)
  65 #define NI_65XX_CLR_OVERFLOW_INT        (1 << 2)
  66 #define NI_65XX_STATUS_REG              0x02
  67 #define NI_65XX_STATUS_WDOG_INT         (1 << 5)
  68 #define NI_65XX_STATUS_FALL_EDGE        (1 << 4)
  69 #define NI_65XX_STATUS_RISE_EDGE        (1 << 3)
  70 #define NI_65XX_STATUS_INT              (1 << 2)
  71 #define NI_65XX_STATUS_OVERFLOW_INT     (1 << 1)
  72 #define NI_65XX_STATUS_EDGE_INT         (1 << 0)
  73 #define NI_65XX_CTRL_REG                0x03
  74 #define NI_65XX_CTRL_WDOG_ENA           (1 << 5)
  75 #define NI_65XX_CTRL_FALL_EDGE_ENA      (1 << 4)
  76 #define NI_65XX_CTRL_RISE_EDGE_ENA      (1 << 3)
  77 #define NI_65XX_CTRL_INT_ENA            (1 << 2)
  78 #define NI_65XX_CTRL_OVERFLOW_ENA       (1 << 1)
  79 #define NI_65XX_CTRL_EDGE_ENA           (1 << 0)
  80 #define NI_65XX_REV_REG                 0x04 /* 32-bit */
  81 #define NI_65XX_FILTER_REG              0x08 /* 32-bit */
  82 #define NI_65XX_RTSI_ROUTE_REG          0x0c /* 16-bit */
  83 #define NI_65XX_RTSI_EDGE_REG           0x0e /* 16-bit */
  84 #define NI_65XX_RTSI_WDOG_REG           0x10 /* 16-bit */
  85 #define NI_65XX_RTSI_TRIG_REG           0x12 /* 16-bit */
  86 #define NI_65XX_AUTO_CLK_SEL_REG        0x14 /* PXI-6528 only */
  87 #define NI_65XX_AUTO_CLK_SEL_STATUS     (1 << 1)
  88 #define NI_65XX_AUTO_CLK_SEL_DISABLE    (1 << 0)
  89 #define NI_65XX_WDOG_CTRL_REG           0x15
  90 #define NI_65XX_WDOG_CTRL_ENA           (1 << 0)
  91 #define NI_65XX_RTSI_CFG_REG            0x16
  92 #define NI_65XX_RTSI_CFG_RISE_SENSE     (1 << 2)
  93 #define NI_65XX_RTSI_CFG_FALL_SENSE     (1 << 1)
  94 #define NI_65XX_RTSI_CFG_SYNC_DETECT    (1 << 0)
  95 #define NI_65XX_WDOG_STATUS_REG         0x17
  96 #define NI_65XX_WDOG_STATUS_EXP         (1 << 0)
  97 #define NI_65XX_WDOG_INTERVAL_REG       0x18 /* 32-bit */
  98
  99 /* Recurring port registers (8-bit) */
 100 #define NI_65XX_PORT(x)                 ((x) * 0x10)
 101 #define NI_65XX_IO_DATA_REG(x)          (0x40 + NI_65XX_PORT(x))
 102 #define NI_65XX_IO_SEL_REG(x)           (0x41 + NI_65XX_PORT(x))
 103 #define NI_65XX_IO_SEL_OUTPUT           (0 << 0)
 104 #define NI_65XX_IO_SEL_INPUT            (1 << 0)
 105 #define NI_65XX_RISE_EDGE_ENA_REG(x)    (0x42 + NI_65XX_PORT(x))
 106 #define NI_65XX_FALL_EDGE_ENA_REG(x)    (0x43 + NI_65XX_PORT(x))
 107 #define NI_65XX_FILTER_ENA(x)           (0x44 + NI_65XX_PORT(x))
 108 #define NI_65XX_WDOG_HIZ_REG(x)         (0x46 + NI_65XX_PORT(x))
 109 #define NI_65XX_WDOG_ENA(x)             (0x47 + NI_65XX_PORT(x))
 110 #define NI_65XX_WDOG_HI_LO_REG(x)       (0x48 + NI_65XX_PORT(x))
 111 #define NI_65XX_RTSI_ENA(x)             (0x49 + NI_65XX_PORT(x))
 112
 113 #define NI_65XX_MAX_NUM_PORTS 12
 114 static const unsigned ni_65xx_channels_per_port = 8;
 115
 116 enum ni_65xx_boardid {
 117         BOARD_PCI6509,
 118         BOARD_PXI6509,
 119         BOARD_PCI6510,
 120         BOARD_PCI6511,
 121         BOARD_PXI6511,
 122         BOARD_PCI6512,
 123         BOARD_PXI6512,
 124         BOARD_PCI6513,
 125         BOARD_PXI6513,
 126         BOARD_PCI6514,
 127         BOARD_PXI6514,
 128         BOARD_PCI6515,
 129         BOARD_PXI6515,
 130         BOARD_PCI6516,
 131         BOARD_PCI6517,
 132         BOARD_PCI6518,
 133         BOARD_PCI6519,
 134         BOARD_PCI6520,
 135         BOARD_PCI6521,
 136         BOARD_PXI6521,
 137         BOARD_PCI6528,
 138         BOARD_PXI6528,
 139 };
 140
 141 struct ni_65xx_board {
 142         const char *name;
 143         unsigned num_dio_ports;
 144         unsigned num_di_ports;
 145         unsigned num_do_ports;
 146         unsigned invert_outputs:1;
 147 };
 148
 149 static const struct ni_65xx_board ni_65xx_boards[] = {
 150         [BOARD_PCI6509] = {
 151                 .name           = "pci-6509",
 152                 .num_dio_ports  = 12,
 153         },
 154         [BOARD_PXI6509] = {
 155                 .name           = "pxi-6509",
 156                 .num_dio_ports  = 12,
 157         },
 158         [BOARD_PCI6510] = {
 159                 .name           = "pci-6510",
 160                 .num_di_ports   = 4,
 161         },
 162         [BOARD_PCI6511] = {
 163                 .name           = "pci-6511",
 164                 .num_di_ports   = 8,
 165         },
 166         [BOARD_PXI6511] = {
 167                 .name           = "pxi-6511",
 168                 .num_di_ports   = 8,
 169         },
 170         [BOARD_PCI6512] = {
 171                 .name           = "pci-6512",
 172                 .num_do_ports   = 8,
 173         },
 174         [BOARD_PXI6512] = {
 175                 .name           = "pxi-6512",
 176                 .num_do_ports   = 8,
 177         },
 178         [BOARD_PCI6513] = {
 179                 .name           = "pci-6513",
 180                 .num_do_ports   = 8,
 181                 .invert_outputs = 1,
 182         },
 183         [BOARD_PXI6513] = {
 184                 .name           = "pxi-6513",
 185                 .num_do_ports   = 8,
 186                 .invert_outputs = 1,
 187         },
 188         [BOARD_PCI6514] = {
 189                 .name           = "pci-6514",
 190                 .num_di_ports   = 4,
 191                 .num_do_ports   = 4,
 192                 .invert_outputs = 1,
 193         },
 194         [BOARD_PXI6514] = {
 195                 .name           = "pxi-6514",
 196                 .num_di_ports   = 4,
 197                 .num_do_ports   = 4,
 198                 .invert_outputs = 1,
 199         },
 200         [BOARD_PCI6515] = {
 201                 .name           = "pci-6515",
 202                 .num_di_ports   = 4,
 203                 .num_do_ports   = 4,
 204                 .invert_outputs = 1,
 205         },
 206         [BOARD_PXI6515] = {
 207                 .name           = "pxi-6515",
 208                 .num_di_ports   = 4,
 209                 .num_do_ports   = 4,
 210                 .invert_outputs = 1,
 211         },
 212         [BOARD_PCI6516] = {
 213                 .name           = "pci-6516",
 214                 .num_do_ports   = 4,
 215                 .invert_outputs = 1,
 216         },
 217         [BOARD_PCI6517] = {
 218                 .name           = "pci-6517",
 219                 .num_do_ports   = 4,
 220                 .invert_outputs = 1,
 221         },
 222         [BOARD_PCI6518] = {
 223                 .name           = "pci-6518",
 224                 .num_di_ports   = 2,
 225                 .num_do_ports   = 2,
 226                 .invert_outputs = 1,
 227         },
 228         [BOARD_PCI6519] = {
 229                 .name           = "pci-6519",
 230                 .num_di_ports   = 2,
 231                 .num_do_ports   = 2,
 232                 .invert_outputs = 1,
 233         },
 234         [BOARD_PCI6520] = {
 235                 .name           = "pci-6520",
 236                 .num_di_ports   = 1,
 237                 .num_do_ports   = 1,
 238         },
 239         [BOARD_PCI6521] = {
 240                 .name           = "pci-6521",
 241                 .num_di_ports   = 1,
 242                 .num_do_ports   = 1,
 243         },
 244         [BOARD_PXI6521] = {
 245                 .name           = "pxi-6521",
 246                 .num_di_ports   = 1,
 247                 .num_do_ports   = 1,
 248         },
 249         [BOARD_PCI6528] = {
 250                 .name           = "pci-6528",
 251                 .num_di_ports   = 3,
 252                 .num_do_ports   = 3,
 253         },
 254         [BOARD_PXI6528] = {
 255                 .name           = "pxi-6528",
 256                 .num_di_ports   = 3,
 257                 .num_do_ports   = 3,
 258         },
 259 };
 260
 261 static inline unsigned ni_65xx_port_by_channel(unsigned channel)
 262 {
 263         return channel / ni_65xx_channels_per_port;
 264 }
 265
 266 static inline unsigned ni_65xx_total_num_ports(const struct ni_65xx_board
 267                                                *board)
 268 {
 269         return board->num_dio_ports + board->num_di_ports + board->num_do_ports;
 270 }
 271
 272 struct ni_65xx_private {
 273         void __iomem *mmio;
 274         unsigned short output_bits[NI_65XX_MAX_NUM_PORTS];
 275 };
 276
 277 static int ni_65xx_dio_insn_config(struct comedi_device *dev,
 278                                    struct comedi_subdevice *s,
 279                                    struct comedi_insn *insn,
 280                                    unsigned int *data)
 281 {
 282         struct ni_65xx_private *devpriv = dev->private;
 283         unsigned long base_port = (unsigned long)s->private;
 284         unsigned int chan = CR_CHAN(insn->chanspec);
 285         unsigned int chan_mask = 1 << (chan % ni_65xx_channels_per_port);
 286         unsigned port = base_port + ni_65xx_port_by_channel(chan);
 287         unsigned int interval;
 288         unsigned int val;
 289
 290         switch (data[0]) {
 291         case INSN_CONFIG_FILTER:
 292                 /*
 293                  * The deglitch filter interval is specified in nanoseconds.
 294                  * The hardware supports intervals in 200ns increments. Round
 295                  * the user values up and return the actual interval.
 296                  */
 297                 interval = (data[1] + 100) / 200;
 298                 if (interval > 0xfffff)
 299                         interval = 0xfffff;
 300                 data[1] = interval * 200;
 301
 302                 /*
 303                  * Enable/disable the channel for deglitch filtering. Note
 304                  * that the filter interval is never set to '0'. This is done
 305                  * because other channels might still be enabled for filtering.
 306                  */
 307                 val = readb(devpriv->mmio + NI_65XX_FILTER_ENA(port));
 308                 if (interval) {
 309                         writel(interval, devpriv->mmio + NI_65XX_FILTER_REG);
 310                         val |= chan_mask;
 311                 } else {
 312                         val &= ~chan_mask;
 313                 }
 314                 writeb(val, devpriv->mmio + NI_65XX_FILTER_ENA(port));
 315                 break;
 316
 317         case INSN_CONFIG_DIO_OUTPUT:
 318                 if (s->type != COMEDI_SUBD_DIO)
 319                         return -EINVAL;
 320                 writeb(NI_65XX_IO_SEL_OUTPUT,
 321                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 322                 break;
 323
 324         case INSN_CONFIG_DIO_INPUT:
 325                 if (s->type != COMEDI_SUBD_DIO)
 326                         return -EINVAL;
 327                 writeb(NI_65XX_IO_SEL_INPUT,
 328                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 329                 break;
 330
 331         case INSN_CONFIG_DIO_QUERY:
 332                 if (s->type != COMEDI_SUBD_DIO)
 333                         return -EINVAL;
 334                 val = readb(devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 335                 data[1] = (val == NI_65XX_IO_SEL_INPUT) ? COMEDI_INPUT
 336                                                         : COMEDI_OUTPUT;
 337                 break;
 338
 339         default:
 340                 return -EINVAL;
 341         }
 342
 343         return insn->n;
 344 }
 345
 346 static int ni_65xx_dio_insn_bits(struct comedi_device *dev,
 347                                  struct comedi_subdevice *s,
 348                                  struct comedi_insn *insn, unsigned int *data)
 349 {
 350         const struct ni_65xx_board *board = comedi_board(dev);
 351         unsigned long base_port = (unsigned long)s->private;
 352         struct ni_65xx_private *devpriv = dev->private;
 353         int base_bitfield_channel;
 354         unsigned read_bits = 0;
 355         int last_port_offset = ni_65xx_port_by_channel(s->n_chan - 1);
 356         int port_offset;
 357
 358         base_bitfield_channel = CR_CHAN(insn->chanspec);
 359         for (port_offset = ni_65xx_port_by_channel(base_bitfield_channel);
 360              port_offset <= last_port_offset; port_offset++) {
 361                 unsigned port = base_port + port_offset;
 362                 int base_port_channel = port_offset * ni_65xx_channels_per_port;
 363                 unsigned port_mask, port_data, port_read_bits;
 364                 int bitshift = base_port_channel - base_bitfield_channel;
 365
 366                 if (bitshift >= 32)
 367                         break;
 368                 port_mask = data[0];
 369                 port_data = data[1];
 370                 if (bitshift > 0) {
 371                         port_mask >>= bitshift;
 372                         port_data >>= bitshift;
 373                 } else {
 374                         port_mask <<= -bitshift;
 375                         port_data <<= -bitshift;
 376                 }
 377                 port_mask &= 0xff;
 378                 port_data &= 0xff;
 379                 if (port_mask) {
 380                         unsigned bits;
 381                         devpriv->output_bits[port] &= ~port_mask;
 382                         devpriv->output_bits[port] |=
 383                             port_data & port_mask;
 384                         bits = devpriv->output_bits[port];
 385                         if (board->invert_outputs)
 386                                 bits = ~bits;
 387                         writeb(bits, devpriv->mmio + NI_65XX_IO_DATA_REG(port));
 388                 }
 389                 port_read_bits = readb(devpriv->mmio +
 390                                        NI_65XX_IO_DATA_REG(port));
 391                 if (s->type == COMEDI_SUBD_DO && board->invert_outputs) {
 392                         /* Outputs inverted, so invert value read back from
 393                          * DO subdevice.  (Does not apply to boards with DIO
 394                          * subdevice.) */
 395                         port_read_bits ^= 0xFF;
 396                 }
 397                 if (bitshift > 0)
 398                         port_read_bits <<= bitshift;
 399                 else
 400                         port_read_bits >>= -bitshift;
 401
 402                 read_bits |= port_read_bits;
 403         }
 404         data[1] = read_bits;
 405         return insn->n;
 406 }
 407
 408 static irqreturn_t ni_65xx_interrupt(int irq, void *d)
 409 {
 410         struct comedi_device *dev = d;
 411         struct ni_65xx_private *devpriv = dev->private;
 412         struct comedi_subdevice *s = dev->read_subdev;
 413         unsigned int status;
 414
 415         status = readb(devpriv->mmio + NI_65XX_STATUS_REG);
 416         if ((status & NI_65XX_STATUS_INT) == 0)
 417                 return IRQ_NONE;
 418         if ((status & NI_65XX_STATUS_EDGE_INT) == 0)
 419                 return IRQ_NONE;
 420
 421         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 422                devpriv->mmio + NI_65XX_CLR_REG);
 423
 424         comedi_buf_put(s, 0);
 425         s->async->events |= COMEDI_CB_EOS;
 426         comedi_event(dev, s);
 427         return IRQ_HANDLED;
 428 }
 429
 430 static int ni_65xx_intr_cmdtest(struct comedi_device *dev,
 431                                 struct comedi_subdevice *s,
 432                                 struct comedi_cmd *cmd)
 433 {
 434         int err = 0;
 435
 436         /* Step 1 : check if triggers are trivially valid */
 437
 438         err |= cfc_check_trigger_src(&cmd->start_src, TRIG_NOW);
 439         err |= cfc_check_trigger_src(&cmd->scan_begin_src, TRIG_OTHER);
 440         err |= cfc_check_trigger_src(&cmd->convert_src, TRIG_FOLLOW);
 441         err |= cfc_check_trigger_src(&cmd->scan_end_src, TRIG_COUNT);
 442         err |= cfc_check_trigger_src(&cmd->stop_src, TRIG_COUNT);
 443
 444         if (err)
 445                 return 1;
 446
 447         /* Step 2a : make sure trigger sources are unique */
 448         /* Step 2b : and mutually compatible */
 449
 450         if (err)
 451                 return 2;
 452
 453         /* Step 3: check if arguments are trivially valid */
 454
 455         err |= cfc_check_trigger_arg_is(&cmd->start_arg, 0);
 456         err |= cfc_check_trigger_arg_is(&cmd->scan_begin_arg, 0);
 457         err |= cfc_check_trigger_arg_is(&cmd->convert_arg, 0);
 458         err |= cfc_check_trigger_arg_is(&cmd->scan_end_arg, cmd->chanlist_len);
 459         err |= cfc_check_trigger_arg_is(&cmd->stop_arg, 0);
 460
 461         if (err)
 462                 return 3;
 463
 464         /* step 4: fix up any arguments */
 465
 466         if (err)
 467                 return 4;
 468
 469         return 0;
 470 }
 471
 472 static int ni_65xx_intr_cmd(struct comedi_device *dev,
 473                             struct comedi_subdevice *s)
 474 {
 475         struct ni_65xx_private *devpriv = dev->private;
 476
 477         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 478                devpriv->mmio + NI_65XX_CLR_REG);
 479         writeb(NI_65XX_CTRL_FALL_EDGE_ENA | NI_65XX_CTRL_RISE_EDGE_ENA |
 480                NI_65XX_CTRL_INT_ENA | NI_65XX_CTRL_EDGE_ENA,
 481                devpriv->mmio + NI_65XX_CTRL_REG);
 482
 483         return 0;
 484 }
 485
 486 static int ni_65xx_intr_cancel(struct comedi_device *dev,
 487                                struct comedi_subdevice *s)
 488 {
 489         struct ni_65xx_private *devpriv = dev->private;
 490
 491         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 492
 493         return 0;
 494 }
 495
 496 static int ni_65xx_intr_insn_bits(struct comedi_device *dev,
 497                                   struct comedi_subdevice *s,
 498                                   struct comedi_insn *insn, unsigned int *data)
 499 {
 500         data[1] = 0;
 501         return insn->n;
 502 }
 503
 504 static int ni_65xx_intr_insn_config(struct comedi_device *dev,
 505                                     struct comedi_subdevice *s,
 506                                     struct comedi_insn *insn,
 507                                     unsigned int *data)
 508 {
 509         struct ni_65xx_private *devpriv = dev->private;
 510
 511         if (insn->n < 1)
 512                 return -EINVAL;
 513         if (data[0] != INSN_CONFIG_CHANGE_NOTIFY)
 514                 return -EINVAL;
 515
 516         writeb(data[1], devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0));
 517         writeb(data[1] >> 8, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x10));
 518         writeb(data[1] >> 16, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x20));
 519         writeb(data[1] >> 24, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x30));
 520
 521         writeb(data[2], devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0));
 522         writeb(data[2] >> 8, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x10));
 523         writeb(data[2] >> 16, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x20));
 524         writeb(data[2] >> 24, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x30));
 525
 526         return 2;
 527 }
 528
 529 /* ripped from mite.h and mite_setup2() to avoid mite dependancy */
 530 #define MITE_IODWBSR    0xc0     /* IO Device Window Base Size Register */
 531 #define WENAB           (1 << 7) /* window enable */
 532
 533 static int ni_65xx_mite_init(struct pci_dev *pcidev)
 534 {
 535         void __iomem *mite_base;
 536         u32 main_phys_addr;
 537
 538         /* ioremap the MITE registers (BAR 0) temporarily */
 539         mite_base = pci_ioremap_bar(pcidev, 0);
 540         if (!mite_base)
 541                 return -ENOMEM;
 542
 543         /* set data window to main registers (BAR 1) */
 544         main_phys_addr = pci_resource_start(pcidev, 1);
 545         writel(main_phys_addr | WENAB, mite_base + MITE_IODWBSR);
 546
 547         /* finished with MITE registers */
 548         iounmap(mite_base);
 549         return 0;
 550 }
 551
 552 static int ni_65xx_auto_attach(struct comedi_device *dev,
 553                                unsigned long context)
 554 {
 555         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
 556         const struct ni_65xx_board *board = NULL;
 557         struct ni_65xx_private *devpriv;
 558         struct comedi_subdevice *s;
 559         unsigned i;
 560         int ret;
 561
 562         if (context < ARRAY_SIZE(ni_65xx_boards))
 563                 board = &ni_65xx_boards[context];
 564         if (!board)
 565                 return -ENODEV;
 566         dev->board_ptr = board;
 567         dev->board_name = board->name;
 568
 569         ret = comedi_pci_enable(dev);
 570         if (ret)
 571                 return ret;
 572
 573         devpriv = comedi_alloc_devpriv(dev, sizeof(*devpriv));
 574         if (!devpriv)
 575                 return -ENOMEM;
 576
 577         ret = ni_65xx_mite_init(pcidev);
 578         if (ret)
 579                 return ret;
 580
 581         devpriv->mmio = pci_ioremap_bar(pcidev, 1);
 582         if (!devpriv->mmio)
 583                 return -ENOMEM;
 584
 585         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 586                devpriv->mmio + NI_65XX_CLR_REG);
 587         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 588
 589         if (pcidev->irq) {
 590                 ret = request_irq(pcidev->irq, ni_65xx_interrupt, IRQF_SHARED,
 591                                   dev->board_name, dev);
 592                 if (ret == 0)
 593                         dev->irq = pcidev->irq;
 594         }
 595
 596         dev_info(dev->class_dev, "board: %s, ID=0x%02x", dev->board_name,
 597                readb(devpriv->mmio + NI_65XX_ID_REG));
 598
 599         ret = comedi_alloc_subdevices(dev, 4);
 600         if (ret)
 601                 return ret;
 602
 603         s = &dev->subdevices[0];
 604         if (board->num_di_ports) {
 605                 s->type = COMEDI_SUBD_DI;
 606                 s->subdev_flags = SDF_READABLE;
 607                 s->n_chan =
 608                     board->num_di_ports * ni_65xx_channels_per_port;
 609                 s->range_table = &range_digital;
 610                 s->maxdata = 1;
 611                 s->insn_config = ni_65xx_dio_insn_config;
 612                 s->insn_bits = ni_65xx_dio_insn_bits;
 613
 614                 /* the input ports always start at port 0 */
 615                 s->private = (void *)0;
 616         } else {
 617                 s->type = COMEDI_SUBD_UNUSED;
 618         }
 619
 620         s = &dev->subdevices[1];
 621         if (board->num_do_ports) {
 622                 s->type = COMEDI_SUBD_DO;
 623                 s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 624                 s->n_chan =
 625                     board->num_do_ports * ni_65xx_channels_per_port;
 626                 s->range_table = &range_digital;
 627                 s->maxdata = 1;
 628                 s->insn_bits = ni_65xx_dio_insn_bits;
 629
 630                 /* the output ports always start after the input ports */
 631                 s->private = (void *)(unsigned long)board->num_di_ports;
 632         } else {
 633                 s->type = COMEDI_SUBD_UNUSED;
 634         }
 635
 636         s = &dev->subdevices[2];
 637         if (board->num_dio_ports) {
 638                 s->type = COMEDI_SUBD_DIO;
 639                 s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 640                 s->n_chan =
 641                     board->num_dio_ports * ni_65xx_channels_per_port;
 642                 s->range_table = &range_digital;
 643                 s->maxdata = 1;
 644                 s->insn_config = ni_65xx_dio_insn_config;
 645                 s->insn_bits = ni_65xx_dio_insn_bits;
 646
 647                 /* the input/output ports always start at port 0 */
 648                 s->private = (void *)0;
 649
 650                 /* configure all ports for input */
 651                 for (i = 0; i < board->num_dio_ports; ++i) {
 652                         writeb(NI_65XX_IO_SEL_INPUT,
 653                                devpriv->mmio + NI_65XX_IO_SEL_REG(i));
 654                 }
 655         } else {
 656                 s->type = COMEDI_SUBD_UNUSED;
 657         }
 658
 659         s = &dev->subdevices[3];
 660         s->type         = COMEDI_SUBD_DI;
 661         s->subdev_flags = SDF_READABLE;
 662         s->n_chan       = 1;
 663         s->maxdata      = 1;
 664         s->range_table  = &range_digital;
 665         s->insn_bits    = ni_65xx_intr_insn_bits;
 666         if (dev->irq) {
 667                 dev->read_subdev = s;
 668                 s->subdev_flags |= SDF_CMD_READ;
 669                 s->len_chanlist = 1;
 670                 s->insn_config  = ni_65xx_intr_insn_config;
 671                 s->do_cmdtest   = ni_65xx_intr_cmdtest;
 672                 s->do_cmd       = ni_65xx_intr_cmd;
 673                 s->cancel       = ni_65xx_intr_cancel;
 674         }
 675
 676         for (i = 0; i < ni_65xx_total_num_ports(board); ++i) {
 677                 writeb(0x00, devpriv->mmio + NI_65XX_FILTER_ENA(i));
 678                 if (board->invert_outputs)
 679                         writeb(0x01, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 680                 else
 681                         writeb(0x00, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 682         }
 683
 684         /* Set filter interval to 0  (32bit reg) */
 685         writel(0x00000000, devpriv->mmio + NI_65XX_FILTER_REG);
 686
 687         return 0;
 688 }
 689
 690 static void ni_65xx_detach(struct comedi_device *dev)
 691 {
 692         struct ni_65xx_private *devpriv = dev->private;
 693
 694         if (devpriv && devpriv->mmio) {
 695                 writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 696                 iounmap(devpriv->mmio);
 697         }
 698         if (dev->irq)
 699                 free_irq(dev->irq, dev);
 700         comedi_pci_disable(dev);
 701 }
 702
 703 static struct comedi_driver ni_65xx_driver = {
 704         .driver_name = "ni_65xx",
 705         .module = THIS_MODULE,
 706         .auto_attach = ni_65xx_auto_attach,
 707         .detach = ni_65xx_detach,
 708 };
 709
 710 static int ni_65xx_pci_probe(struct pci_dev *dev,
 711                              const struct pci_device_id *id)
 712 {
 713         return comedi_pci_auto_config(dev, &ni_65xx_driver, id->driver_data);
 714 }
 715
 716 static const struct pci_device_id ni_65xx_pci_table[] = {
 717         { PCI_VDEVICE(NI, 0x1710), BOARD_PXI6509 },
 718         { PCI_VDEVICE(NI, 0x7085), BOARD_PCI6509 },
 719         { PCI_VDEVICE(NI, 0x7086), BOARD_PXI6528 },
 720         { PCI_VDEVICE(NI, 0x7087), BOARD_PCI6515 },
 721         { PCI_VDEVICE(NI, 0x7088), BOARD_PCI6514 },
 722         { PCI_VDEVICE(NI, 0x70a9), BOARD_PCI6528 },
 723         { PCI_VDEVICE(NI, 0x70c3), BOARD_PCI6511 },
 724         { PCI_VDEVICE(NI, 0x70c8), BOARD_PCI6513 },
 725         { PCI_VDEVICE(NI, 0x70c9), BOARD_PXI6515 },
 726         { PCI_VDEVICE(NI, 0x70cc), BOARD_PCI6512 },
 727         { PCI_VDEVICE(NI, 0x70cd), BOARD_PXI6514 },
 728         { PCI_VDEVICE(NI, 0x70d1), BOARD_PXI6513 },
 729         { PCI_VDEVICE(NI, 0x70d2), BOARD_PXI6512 },
 730         { PCI_VDEVICE(NI, 0x70d3), BOARD_PXI6511 },
 731         { PCI_VDEVICE(NI, 0x7124), BOARD_PCI6510 },
 732         { PCI_VDEVICE(NI, 0x7125), BOARD_PCI6516 },
 733         { PCI_VDEVICE(NI, 0x7126), BOARD_PCI6517 },
 734         { PCI_VDEVICE(NI, 0x7127), BOARD_PCI6518 },
 735         { PCI_VDEVICE(NI, 0x7128), BOARD_PCI6519 },
 736         { PCI_VDEVICE(NI, 0x718b), BOARD_PCI6521 },
 737         { PCI_VDEVICE(NI, 0x718c), BOARD_PXI6521 },
 738         { PCI_VDEVICE(NI, 0x71c5), BOARD_PCI6520 },
 739         { 0 }
 740 };
 741 MODULE_DEVICE_TABLE(pci, ni_65xx_pci_table);
 742
 743 static struct pci_driver ni_65xx_pci_driver = {
 744         .name           = "ni_65xx",
 745         .id_table       = ni_65xx_pci_table,
 746         .probe          = ni_65xx_pci_probe,
 747         .remove         = comedi_pci_auto_unconfig,
 748 };
 749 module_comedi_pci_driver(ni_65xx_driver, ni_65xx_pci_driver);
 750
 751 MODULE_AUTHOR("Comedi http://www.comedi.org");
 752 MODULE_DESCRIPTION("Comedi low-level driver");
 753 MODULE_LICENSE("GPL");