drivers/staging/comedi/drivers/ni_65xx.c

   1 /*
   2     comedi/drivers/ni_6514.c
   3     driver for National Instruments PCI-6514
   4
   5     Copyright (C) 2006 Jon Grierson <jd@renko.co.uk>
   6     Copyright (C) 2006 Frank Mori Hess <fmhess@users.sourceforge.net>
   7
   8     COMEDI - Linux Control and Measurement Device Interface
   9     Copyright (C) 1999,2002,2003 David A. Schleef <ds@schleef.org>
  10
  11     This program is free software; you can redistribute it and/or modify
  12     it under the terms of the GNU General Public License as published by
  13     the Free Software Foundation; either version 2 of the License, or
  14     (at your option) any later version.
  15
  16     This program is distributed in the hope that it will be useful,
  17     but WITHOUT ANY WARRANTY; without even the implied warranty of
  18     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19     GNU General Public License for more details.
  20 */
  21 /*
  22 Driver: ni_65xx
  23 Description: National Instruments 65xx static dio boards
  24 Author: Jon Grierson <jd@renko.co.uk>,
  25         Frank Mori Hess <fmhess@users.sourceforge.net>
  26 Status: testing
  27 Devices: [National Instruments] PCI-6509 (ni_65xx), PXI-6509, PCI-6510,
  28   PCI-6511, PXI-6511, PCI-6512, PXI-6512, PCI-6513, PXI-6513, PCI-6514,
  29   PXI-6514, PCI-6515, PXI-6515, PCI-6516, PCI-6517, PCI-6518, PCI-6519,
  30   PCI-6520, PCI-6521, PXI-6521, PCI-6528, PXI-6528
  31 Updated: Wed Oct 18 08:59:11 EDT 2006
  32
  33 Based on the PCI-6527 driver by ds.
  34 The interrupt subdevice (subdevice 3) is probably broken for all boards
  35 except maybe the 6514.
  36
  37 */
  38
  39 /*
  40    Manuals (available from ftp://ftp.natinst.com/support/manuals)
  41
  42         370106b.pdf     6514 Register Level Programmer Manual
  43
  44  */
  45
  46 #include <linux/module.h>
  47 #include <linux/pci.h>
  48 #include <linux/interrupt.h>
  49
  50 #include "../comedidev.h"
  51
  52 #include "comedi_fc.h"
  53
  54 /*
  55  * PCI BAR1 Register Map
  56  */
  57
  58 /* Non-recurring Registers (8-bit except where noted) */
  59 #define NI_65XX_ID_REG                  0x00
  60 #define NI_65XX_CLR_REG                 0x01
  61 #define NI_65XX_CLR_WDOG_INT            (1 << 6)
  62 #define NI_65XX_CLR_WDOG_PING           (1 << 5)
  63 #define NI_65XX_CLR_WDOG_EXP            (1 << 4)
  64 #define NI_65XX_CLR_EDGE_INT            (1 << 3)
  65 #define NI_65XX_CLR_OVERFLOW_INT        (1 << 2)
  66 #define NI_65XX_STATUS_REG              0x02
  67 #define NI_65XX_STATUS_WDOG_INT         (1 << 5)
  68 #define NI_65XX_STATUS_FALL_EDGE        (1 << 4)
  69 #define NI_65XX_STATUS_RISE_EDGE        (1 << 3)
  70 #define NI_65XX_STATUS_INT              (1 << 2)
  71 #define NI_65XX_STATUS_OVERFLOW_INT     (1 << 1)
  72 #define NI_65XX_STATUS_EDGE_INT         (1 << 0)
  73 #define NI_65XX_CTRL_REG                0x03
  74 #define NI_65XX_CTRL_WDOG_ENA           (1 << 5)
  75 #define NI_65XX_CTRL_FALL_EDGE_ENA      (1 << 4)
  76 #define NI_65XX_CTRL_RISE_EDGE_ENA      (1 << 3)
  77 #define NI_65XX_CTRL_INT_ENA            (1 << 2)
  78 #define NI_65XX_CTRL_OVERFLOW_ENA       (1 << 1)
  79 #define NI_65XX_CTRL_EDGE_ENA           (1 << 0)
  80 #define NI_65XX_REV_REG                 0x04 /* 32-bit */
  81 #define NI_65XX_FILTER_REG              0x08 /* 32-bit */
  82 #define NI_65XX_RTSI_ROUTE_REG          0x0c /* 16-bit */
  83 #define NI_65XX_RTSI_EDGE_REG           0x0e /* 16-bit */
  84 #define NI_65XX_RTSI_WDOG_REG           0x10 /* 16-bit */
  85 #define NI_65XX_RTSI_TRIG_REG           0x12 /* 16-bit */
  86 #define NI_65XX_AUTO_CLK_SEL_REG        0x14 /* PXI-6528 only */
  87 #define NI_65XX_AUTO_CLK_SEL_STATUS     (1 << 1)
  88 #define NI_65XX_AUTO_CLK_SEL_DISABLE    (1 << 0)
  89 #define NI_65XX_WDOG_CTRL_REG           0x15
  90 #define NI_65XX_WDOG_CTRL_ENA           (1 << 0)
  91 #define NI_65XX_RTSI_CFG_REG            0x16
  92 #define NI_65XX_RTSI_CFG_RISE_SENSE     (1 << 2)
  93 #define NI_65XX_RTSI_CFG_FALL_SENSE     (1 << 1)
  94 #define NI_65XX_RTSI_CFG_SYNC_DETECT    (1 << 0)
  95 #define NI_65XX_WDOG_STATUS_REG         0x17
  96 #define NI_65XX_WDOG_STATUS_EXP         (1 << 0)
  97 #define NI_65XX_WDOG_INTERVAL_REG       0x18 /* 32-bit */
  98
  99 /* Recurring port registers (8-bit) */
 100 #define NI_65XX_PORT(x)                 ((x) * 0x10)
 101 #define NI_65XX_IO_DATA_REG(x)          (0x40 + NI_65XX_PORT(x))
 102 #define NI_65XX_IO_SEL_REG(x)           (0x41 + NI_65XX_PORT(x))
 103 #define NI_65XX_IO_SEL_OUTPUT           (0 << 0)
 104 #define NI_65XX_IO_SEL_INPUT            (1 << 0)
 105 #define NI_65XX_RISE_EDGE_ENA_REG(x)    (0x42 + NI_65XX_PORT(x))
 106 #define NI_65XX_FALL_EDGE_ENA_REG(x)    (0x43 + NI_65XX_PORT(x))
 107 #define NI_65XX_FILTER_ENA(x)           (0x44 + NI_65XX_PORT(x))
 108 #define NI_65XX_WDOG_HIZ_REG(x)         (0x46 + NI_65XX_PORT(x))
 109 #define NI_65XX_WDOG_ENA(x)             (0x47 + NI_65XX_PORT(x))
 110 #define NI_65XX_WDOG_HI_LO_REG(x)       (0x48 + NI_65XX_PORT(x))
 111 #define NI_65XX_RTSI_ENA(x)             (0x49 + NI_65XX_PORT(x))
 112
 113 #define NI_65XX_MAX_NUM_PORTS 12
 114 static const unsigned ni_65xx_channels_per_port = 8;
 115
 116 enum ni_65xx_boardid {
 117         BOARD_PCI6509,
 118         BOARD_PXI6509,
 119         BOARD_PCI6510,
 120         BOARD_PCI6511,
 121         BOARD_PXI6511,
 122         BOARD_PCI6512,
 123         BOARD_PXI6512,
 124         BOARD_PCI6513,
 125         BOARD_PXI6513,
 126         BOARD_PCI6514,
 127         BOARD_PXI6514,
 128         BOARD_PCI6515,
 129         BOARD_PXI6515,
 130         BOARD_PCI6516,
 131         BOARD_PCI6517,
 132         BOARD_PCI6518,
 133         BOARD_PCI6519,
 134         BOARD_PCI6520,
 135         BOARD_PCI6521,
 136         BOARD_PXI6521,
 137         BOARD_PCI6528,
 138         BOARD_PXI6528,
 139 };
 140
 141 struct ni_65xx_board {
 142         const char *name;
 143         unsigned num_dio_ports;
 144         unsigned num_di_ports;
 145         unsigned num_do_ports;
 146         unsigned invert_outputs:1;
 147 };
 148
 149 static const struct ni_65xx_board ni_65xx_boards[] = {
 150         [BOARD_PCI6509] = {
 151                 .name           = "pci-6509",
 152                 .num_dio_ports  = 12,
 153         },
 154         [BOARD_PXI6509] = {
 155                 .name           = "pxi-6509",
 156                 .num_dio_ports  = 12,
 157         },
 158         [BOARD_PCI6510] = {
 159                 .name           = "pci-6510",
 160                 .num_di_ports   = 4,
 161         },
 162         [BOARD_PCI6511] = {
 163                 .name           = "pci-6511",
 164                 .num_di_ports   = 8,
 165         },
 166         [BOARD_PXI6511] = {
 167                 .name           = "pxi-6511",
 168                 .num_di_ports   = 8,
 169         },
 170         [BOARD_PCI6512] = {
 171                 .name           = "pci-6512",
 172                 .num_do_ports   = 8,
 173         },
 174         [BOARD_PXI6512] = {
 175                 .name           = "pxi-6512",
 176                 .num_do_ports   = 8,
 177         },
 178         [BOARD_PCI6513] = {
 179                 .name           = "pci-6513",
 180                 .num_do_ports   = 8,
 181                 .invert_outputs = 1,
 182         },
 183         [BOARD_PXI6513] = {
 184                 .name           = "pxi-6513",
 185                 .num_do_ports   = 8,
 186                 .invert_outputs = 1,
 187         },
 188         [BOARD_PCI6514] = {
 189                 .name           = "pci-6514",
 190                 .num_di_ports   = 4,
 191                 .num_do_ports   = 4,
 192                 .invert_outputs = 1,
 193         },
 194         [BOARD_PXI6514] = {
 195                 .name           = "pxi-6514",
 196                 .num_di_ports   = 4,
 197                 .num_do_ports   = 4,
 198                 .invert_outputs = 1,
 199         },
 200         [BOARD_PCI6515] = {
 201                 .name           = "pci-6515",
 202                 .num_di_ports   = 4,
 203                 .num_do_ports   = 4,
 204                 .invert_outputs = 1,
 205         },
 206         [BOARD_PXI6515] = {
 207                 .name           = "pxi-6515",
 208                 .num_di_ports   = 4,
 209                 .num_do_ports   = 4,
 210                 .invert_outputs = 1,
 211         },
 212         [BOARD_PCI6516] = {
 213                 .name           = "pci-6516",
 214                 .num_do_ports   = 4,
 215                 .invert_outputs = 1,
 216         },
 217         [BOARD_PCI6517] = {
 218                 .name           = "pci-6517",
 219                 .num_do_ports   = 4,
 220                 .invert_outputs = 1,
 221         },
 222         [BOARD_PCI6518] = {
 223                 .name           = "pci-6518",
 224                 .num_di_ports   = 2,
 225                 .num_do_ports   = 2,
 226                 .invert_outputs = 1,
 227         },
 228         [BOARD_PCI6519] = {
 229                 .name           = "pci-6519",
 230                 .num_di_ports   = 2,
 231                 .num_do_ports   = 2,
 232                 .invert_outputs = 1,
 233         },
 234         [BOARD_PCI6520] = {
 235                 .name           = "pci-6520",
 236                 .num_di_ports   = 1,
 237                 .num_do_ports   = 1,
 238         },
 239         [BOARD_PCI6521] = {
 240                 .name           = "pci-6521",
 241                 .num_di_ports   = 1,
 242                 .num_do_ports   = 1,
 243         },
 244         [BOARD_PXI6521] = {
 245                 .name           = "pxi-6521",
 246                 .num_di_ports   = 1,
 247                 .num_do_ports   = 1,
 248         },
 249         [BOARD_PCI6528] = {
 250                 .name           = "pci-6528",
 251                 .num_di_ports   = 3,
 252                 .num_do_ports   = 3,
 253         },
 254         [BOARD_PXI6528] = {
 255                 .name           = "pxi-6528",
 256                 .num_di_ports   = 3,
 257                 .num_do_ports   = 3,
 258         },
 259 };
 260
 261 static inline unsigned ni_65xx_port_by_channel(unsigned channel)
 262 {
 263         return channel / ni_65xx_channels_per_port;
 264 }
 265
 266 static inline unsigned ni_65xx_total_num_ports(const struct ni_65xx_board
 267                                                *board)
 268 {
 269         return board->num_dio_ports + board->num_di_ports + board->num_do_ports;
 270 }
 271
 272 struct ni_65xx_private {
 273         void __iomem *mmio;
 274         unsigned int filter_interval;
 275         unsigned short filter_enable[NI_65XX_MAX_NUM_PORTS];
 276         unsigned short output_bits[NI_65XX_MAX_NUM_PORTS];
 277         unsigned short dio_direction[NI_65XX_MAX_NUM_PORTS];
 278 };
 279
 280 struct ni_65xx_subdevice_private {
 281         unsigned base_port;
 282 };
 283
 284 static inline struct ni_65xx_subdevice_private *sprivate(struct comedi_subdevice
 285                                                          *subdev)
 286 {
 287         return subdev->private;
 288 }
 289
 290 static int ni_65xx_config_filter(struct comedi_device *dev,
 291                                  struct comedi_subdevice *s,
 292                                  struct comedi_insn *insn, unsigned int *data)
 293 {
 294         struct ni_65xx_private *devpriv = dev->private;
 295         const unsigned chan = CR_CHAN(insn->chanspec);
 296         const unsigned port =
 297             sprivate(s)->base_port + ni_65xx_port_by_channel(chan);
 298
 299         if (data[0] != INSN_CONFIG_FILTER)
 300                 return -EINVAL;
 301         if (data[1]) {
 302                 static const unsigned filter_resolution_ns = 200;
 303                 static const unsigned max_filter_interval = 0xfffff;
 304                 unsigned interval =
 305                     (data[1] +
 306                      (filter_resolution_ns / 2)) / filter_resolution_ns;
 307                 if (interval > max_filter_interval)
 308                         interval = max_filter_interval;
 309                 data[1] = interval * filter_resolution_ns;
 310
 311                 if (interval != devpriv->filter_interval) {
 312                         writel(interval, devpriv->mmio + NI_65XX_FILTER_REG);
 313                         devpriv->filter_interval = interval;
 314                 }
 315
 316                 devpriv->filter_enable[port] |=
 317                     1 << (chan % ni_65xx_channels_per_port);
 318         } else {
 319                 devpriv->filter_enable[port] &=
 320                     ~(1 << (chan % ni_65xx_channels_per_port));
 321         }
 322
 323         writeb(devpriv->filter_enable[port],
 324                devpriv->mmio + NI_65XX_FILTER_ENA(port));
 325
 326         return 2;
 327 }
 328
 329 static int ni_65xx_dio_insn_config(struct comedi_device *dev,
 330                                    struct comedi_subdevice *s,
 331                                    struct comedi_insn *insn, unsigned int *data)
 332 {
 333         struct ni_65xx_private *devpriv = dev->private;
 334         unsigned port;
 335
 336         if (insn->n < 1)
 337                 return -EINVAL;
 338         port = sprivate(s)->base_port +
 339             ni_65xx_port_by_channel(CR_CHAN(insn->chanspec));
 340         switch (data[0]) {
 341         case INSN_CONFIG_FILTER:
 342                 return ni_65xx_config_filter(dev, s, insn, data);
 343                 break;
 344         case INSN_CONFIG_DIO_OUTPUT:
 345                 if (s->type != COMEDI_SUBD_DIO)
 346                         return -EINVAL;
 347                 devpriv->dio_direction[port] = COMEDI_OUTPUT;
 348                 writeb(NI_65XX_IO_SEL_OUTPUT,
 349                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 350                 return 1;
 351                 break;
 352         case INSN_CONFIG_DIO_INPUT:
 353                 if (s->type != COMEDI_SUBD_DIO)
 354                         return -EINVAL;
 355                 devpriv->dio_direction[port] = COMEDI_INPUT;
 356                 writeb(NI_65XX_IO_SEL_INPUT,
 357                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 358                 return 1;
 359                 break;
 360         case INSN_CONFIG_DIO_QUERY:
 361                 if (s->type != COMEDI_SUBD_DIO)
 362                         return -EINVAL;
 363                 data[1] = devpriv->dio_direction[port];
 364                 return insn->n;
 365                 break;
 366         default:
 367                 break;
 368         }
 369         return -EINVAL;
 370 }
 371
 372 static int ni_65xx_dio_insn_bits(struct comedi_device *dev,
 373                                  struct comedi_subdevice *s,
 374                                  struct comedi_insn *insn, unsigned int *data)
 375 {
 376         const struct ni_65xx_board *board = comedi_board(dev);
 377         struct ni_65xx_private *devpriv = dev->private;
 378         int base_bitfield_channel;
 379         unsigned read_bits = 0;
 380         int last_port_offset = ni_65xx_port_by_channel(s->n_chan - 1);
 381         int port_offset;
 382
 383         base_bitfield_channel = CR_CHAN(insn->chanspec);
 384         for (port_offset = ni_65xx_port_by_channel(base_bitfield_channel);
 385              port_offset <= last_port_offset; port_offset++) {
 386                 unsigned port = sprivate(s)->base_port + port_offset;
 387                 int base_port_channel = port_offset * ni_65xx_channels_per_port;
 388                 unsigned port_mask, port_data, port_read_bits;
 389                 int bitshift = base_port_channel - base_bitfield_channel;
 390
 391                 if (bitshift >= 32)
 392                         break;
 393                 port_mask = data[0];
 394                 port_data = data[1];
 395                 if (bitshift > 0) {
 396                         port_mask >>= bitshift;
 397                         port_data >>= bitshift;
 398                 } else {
 399                         port_mask <<= -bitshift;
 400                         port_data <<= -bitshift;
 401                 }
 402                 port_mask &= 0xff;
 403                 port_data &= 0xff;
 404                 if (port_mask) {
 405                         unsigned bits;
 406                         devpriv->output_bits[port] &= ~port_mask;
 407                         devpriv->output_bits[port] |=
 408                             port_data & port_mask;
 409                         bits = devpriv->output_bits[port];
 410                         if (board->invert_outputs)
 411                                 bits = ~bits;
 412                         writeb(bits, devpriv->mmio + NI_65XX_IO_DATA_REG(port));
 413                 }
 414                 port_read_bits = readb(devpriv->mmio +
 415                                        NI_65XX_IO_DATA_REG(port));
 416                 if (s->type == COMEDI_SUBD_DO && board->invert_outputs) {
 417                         /* Outputs inverted, so invert value read back from
 418                          * DO subdevice.  (Does not apply to boards with DIO
 419                          * subdevice.) */
 420                         port_read_bits ^= 0xFF;
 421                 }
 422                 if (bitshift > 0)
 423                         port_read_bits <<= bitshift;
 424                 else
 425                         port_read_bits >>= -bitshift;
 426
 427                 read_bits |= port_read_bits;
 428         }
 429         data[1] = read_bits;
 430         return insn->n;
 431 }
 432
 433 static irqreturn_t ni_65xx_interrupt(int irq, void *d)
 434 {
 435         struct comedi_device *dev = d;
 436         struct ni_65xx_private *devpriv = dev->private;
 437         struct comedi_subdevice *s = dev->read_subdev;
 438         unsigned int status;
 439
 440         status = readb(devpriv->mmio + NI_65XX_STATUS_REG);
 441         if ((status & NI_65XX_STATUS_INT) == 0)
 442                 return IRQ_NONE;
 443         if ((status & NI_65XX_STATUS_EDGE_INT) == 0)
 444                 return IRQ_NONE;
 445
 446         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 447                devpriv->mmio + NI_65XX_CLR_REG);
 448
 449         comedi_buf_put(s, 0);
 450         s->async->events |= COMEDI_CB_EOS;
 451         comedi_event(dev, s);
 452         return IRQ_HANDLED;
 453 }
 454
 455 static int ni_65xx_intr_cmdtest(struct comedi_device *dev,
 456                                 struct comedi_subdevice *s,
 457                                 struct comedi_cmd *cmd)
 458 {
 459         int err = 0;
 460
 461         /* Step 1 : check if triggers are trivially valid */
 462
 463         err |= cfc_check_trigger_src(&cmd->start_src, TRIG_NOW);
 464         err |= cfc_check_trigger_src(&cmd->scan_begin_src, TRIG_OTHER);
 465         err |= cfc_check_trigger_src(&cmd->convert_src, TRIG_FOLLOW);
 466         err |= cfc_check_trigger_src(&cmd->scan_end_src, TRIG_COUNT);
 467         err |= cfc_check_trigger_src(&cmd->stop_src, TRIG_COUNT);
 468
 469         if (err)
 470                 return 1;
 471
 472         /* Step 2a : make sure trigger sources are unique */
 473         /* Step 2b : and mutually compatible */
 474
 475         if (err)
 476                 return 2;
 477
 478         /* Step 3: check if arguments are trivially valid */
 479
 480         err |= cfc_check_trigger_arg_is(&cmd->start_arg, 0);
 481         err |= cfc_check_trigger_arg_is(&cmd->scan_begin_arg, 0);
 482         err |= cfc_check_trigger_arg_is(&cmd->convert_arg, 0);
 483         err |= cfc_check_trigger_arg_is(&cmd->scan_end_arg, cmd->chanlist_len);
 484         err |= cfc_check_trigger_arg_is(&cmd->stop_arg, 0);
 485
 486         if (err)
 487                 return 3;
 488
 489         /* step 4: fix up any arguments */
 490
 491         if (err)
 492                 return 4;
 493
 494         return 0;
 495 }
 496
 497 static int ni_65xx_intr_cmd(struct comedi_device *dev,
 498                             struct comedi_subdevice *s)
 499 {
 500         struct ni_65xx_private *devpriv = dev->private;
 501
 502         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 503                devpriv->mmio + NI_65XX_CLR_REG);
 504         writeb(NI_65XX_CTRL_FALL_EDGE_ENA | NI_65XX_CTRL_RISE_EDGE_ENA |
 505                NI_65XX_CTRL_INT_ENA | NI_65XX_CTRL_EDGE_ENA,
 506                devpriv->mmio + NI_65XX_CTRL_REG);
 507
 508         return 0;
 509 }
 510
 511 static int ni_65xx_intr_cancel(struct comedi_device *dev,
 512                                struct comedi_subdevice *s)
 513 {
 514         struct ni_65xx_private *devpriv = dev->private;
 515
 516         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 517
 518         return 0;
 519 }
 520
 521 static int ni_65xx_intr_insn_bits(struct comedi_device *dev,
 522                                   struct comedi_subdevice *s,
 523                                   struct comedi_insn *insn, unsigned int *data)
 524 {
 525         data[1] = 0;
 526         return insn->n;
 527 }
 528
 529 static int ni_65xx_intr_insn_config(struct comedi_device *dev,
 530                                     struct comedi_subdevice *s,
 531                                     struct comedi_insn *insn,
 532                                     unsigned int *data)
 533 {
 534         struct ni_65xx_private *devpriv = dev->private;
 535
 536         if (insn->n < 1)
 537                 return -EINVAL;
 538         if (data[0] != INSN_CONFIG_CHANGE_NOTIFY)
 539                 return -EINVAL;
 540
 541         writeb(data[1], devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0));
 542         writeb(data[1] >> 8, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x10));
 543         writeb(data[1] >> 16, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x20));
 544         writeb(data[1] >> 24, devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0x30));
 545
 546         writeb(data[2], devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0));
 547         writeb(data[2] >> 8, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x10));
 548         writeb(data[2] >> 16, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x20));
 549         writeb(data[2] >> 24, devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0x30));
 550
 551         return 2;
 552 }
 553
 554 /* ripped from mite.h and mite_setup2() to avoid mite dependancy */
 555 #define MITE_IODWBSR    0xc0     /* IO Device Window Base Size Register */
 556 #define WENAB           (1 << 7) /* window enable */
 557
 558 static int ni_65xx_mite_init(struct pci_dev *pcidev)
 559 {
 560         void __iomem *mite_base;
 561         u32 main_phys_addr;
 562
 563         /* ioremap the MITE registers (BAR 0) temporarily */
 564         mite_base = pci_ioremap_bar(pcidev, 0);
 565         if (!mite_base)
 566                 return -ENOMEM;
 567
 568         /* set data window to main registers (BAR 1) */
 569         main_phys_addr = pci_resource_start(pcidev, 1);
 570         writel(main_phys_addr | WENAB, mite_base + MITE_IODWBSR);
 571
 572         /* finished with MITE registers */
 573         iounmap(mite_base);
 574         return 0;
 575 }
 576
 577 static int ni_65xx_auto_attach(struct comedi_device *dev,
 578                                unsigned long context)
 579 {
 580         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
 581         const struct ni_65xx_board *board = NULL;
 582         struct ni_65xx_private *devpriv;
 583         struct ni_65xx_subdevice_private *spriv;
 584         struct comedi_subdevice *s;
 585         unsigned i;
 586         int ret;
 587
 588         if (context < ARRAY_SIZE(ni_65xx_boards))
 589                 board = &ni_65xx_boards[context];
 590         if (!board)
 591                 return -ENODEV;
 592         dev->board_ptr = board;
 593         dev->board_name = board->name;
 594
 595         ret = comedi_pci_enable(dev);
 596         if (ret)
 597                 return ret;
 598
 599         devpriv = comedi_alloc_devpriv(dev, sizeof(*devpriv));
 600         if (!devpriv)
 601                 return -ENOMEM;
 602
 603         ret = ni_65xx_mite_init(pcidev);
 604         if (ret)
 605                 return ret;
 606
 607         devpriv->mmio = pci_ioremap_bar(pcidev, 1);
 608         if (!devpriv->mmio)
 609                 return -ENOMEM;
 610
 611         dev->irq = pcidev->irq;
 612         dev_info(dev->class_dev, "board: %s, ID=0x%02x", dev->board_name,
 613                readb(devpriv->mmio + NI_65XX_ID_REG));
 614
 615         ret = comedi_alloc_subdevices(dev, 4);
 616         if (ret)
 617                 return ret;
 618
 619         s = &dev->subdevices[0];
 620         if (board->num_di_ports) {
 621                 s->type = COMEDI_SUBD_DI;
 622                 s->subdev_flags = SDF_READABLE;
 623                 s->n_chan =
 624                     board->num_di_ports * ni_65xx_channels_per_port;
 625                 s->range_table = &range_digital;
 626                 s->maxdata = 1;
 627                 s->insn_config = ni_65xx_dio_insn_config;
 628                 s->insn_bits = ni_65xx_dio_insn_bits;
 629                 spriv = comedi_alloc_spriv(s, sizeof(*spriv));
 630                 if (!spriv)
 631                         return -ENOMEM;
 632                 spriv->base_port = 0;
 633         } else {
 634                 s->type = COMEDI_SUBD_UNUSED;
 635         }
 636
 637         s = &dev->subdevices[1];
 638         if (board->num_do_ports) {
 639                 s->type = COMEDI_SUBD_DO;
 640                 s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 641                 s->n_chan =
 642                     board->num_do_ports * ni_65xx_channels_per_port;
 643                 s->range_table = &range_digital;
 644                 s->maxdata = 1;
 645                 s->insn_bits = ni_65xx_dio_insn_bits;
 646                 spriv = comedi_alloc_spriv(s, sizeof(*spriv));
 647                 if (!spriv)
 648                         return -ENOMEM;
 649                 spriv->base_port = board->num_di_ports;
 650         } else {
 651                 s->type = COMEDI_SUBD_UNUSED;
 652         }
 653
 654         s = &dev->subdevices[2];
 655         if (board->num_dio_ports) {
 656                 s->type = COMEDI_SUBD_DIO;
 657                 s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 658                 s->n_chan =
 659                     board->num_dio_ports * ni_65xx_channels_per_port;
 660                 s->range_table = &range_digital;
 661                 s->maxdata = 1;
 662                 s->insn_config = ni_65xx_dio_insn_config;
 663                 s->insn_bits = ni_65xx_dio_insn_bits;
 664                 spriv = comedi_alloc_spriv(s, sizeof(*spriv));
 665                 if (!spriv)
 666                         return -ENOMEM;
 667                 spriv->base_port = 0;
 668                 /* configure all ports for input */
 669                 for (i = 0; i < board->num_dio_ports; ++i) {
 670                         writeb(NI_65XX_IO_SEL_INPUT,
 671                                devpriv->mmio + NI_65XX_IO_SEL_REG(i));
 672                 }
 673         } else {
 674                 s->type = COMEDI_SUBD_UNUSED;
 675         }
 676
 677         s = &dev->subdevices[3];
 678         dev->read_subdev = s;
 679         s->type = COMEDI_SUBD_DI;
 680         s->subdev_flags = SDF_READABLE | SDF_CMD_READ;
 681         s->n_chan = 1;
 682         s->range_table = &range_unknown;
 683         s->maxdata = 1;
 684         s->len_chanlist = 1;
 685         s->do_cmdtest = ni_65xx_intr_cmdtest;
 686         s->do_cmd = ni_65xx_intr_cmd;
 687         s->cancel = ni_65xx_intr_cancel;
 688         s->insn_bits = ni_65xx_intr_insn_bits;
 689         s->insn_config = ni_65xx_intr_insn_config;
 690
 691         for (i = 0; i < ni_65xx_total_num_ports(board); ++i) {
 692                 writeb(0x00, devpriv->mmio + NI_65XX_FILTER_ENA(i));
 693                 if (board->invert_outputs)
 694                         writeb(0x01, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 695                 else
 696                         writeb(0x00, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 697         }
 698         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 699                devpriv->mmio + NI_65XX_CLR_REG);
 700         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 701
 702         /* Set filter interval to 0  (32bit reg) */
 703         writel(0x00000000, devpriv->mmio + NI_65XX_FILTER_REG);
 704
 705         ret = request_irq(dev->irq, ni_65xx_interrupt, IRQF_SHARED,
 706                           "ni_65xx", dev);
 707         if (ret < 0) {
 708                 dev->irq = 0;
 709                 dev_warn(dev->class_dev, "irq not available\n");
 710         }
 711
 712         return 0;
 713 }
 714
 715 static void ni_65xx_detach(struct comedi_device *dev)
 716 {
 717         struct ni_65xx_private *devpriv = dev->private;
 718
 719         if (devpriv && devpriv->mmio) {
 720                 writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 721                 iounmap(devpriv->mmio);
 722         }
 723         if (dev->irq)
 724                 free_irq(dev->irq, dev);
 725         comedi_pci_disable(dev);
 726 }
 727
 728 static struct comedi_driver ni_65xx_driver = {
 729         .driver_name = "ni_65xx",
 730         .module = THIS_MODULE,
 731         .auto_attach = ni_65xx_auto_attach,
 732         .detach = ni_65xx_detach,
 733 };
 734
 735 static int ni_65xx_pci_probe(struct pci_dev *dev,
 736                              const struct pci_device_id *id)
 737 {
 738         return comedi_pci_auto_config(dev, &ni_65xx_driver, id->driver_data);
 739 }
 740
 741 static const struct pci_device_id ni_65xx_pci_table[] = {
 742         { PCI_VDEVICE(NI, 0x1710), BOARD_PXI6509 },
 743         { PCI_VDEVICE(NI, 0x7085), BOARD_PCI6509 },
 744         { PCI_VDEVICE(NI, 0x7086), BOARD_PXI6528 },
 745         { PCI_VDEVICE(NI, 0x7087), BOARD_PCI6515 },
 746         { PCI_VDEVICE(NI, 0x7088), BOARD_PCI6514 },
 747         { PCI_VDEVICE(NI, 0x70a9), BOARD_PCI6528 },
 748         { PCI_VDEVICE(NI, 0x70c3), BOARD_PCI6511 },
 749         { PCI_VDEVICE(NI, 0x70c8), BOARD_PCI6513 },
 750         { PCI_VDEVICE(NI, 0x70c9), BOARD_PXI6515 },
 751         { PCI_VDEVICE(NI, 0x70cc), BOARD_PCI6512 },
 752         { PCI_VDEVICE(NI, 0x70cd), BOARD_PXI6514 },
 753         { PCI_VDEVICE(NI, 0x70d1), BOARD_PXI6513 },
 754         { PCI_VDEVICE(NI, 0x70d2), BOARD_PXI6512 },
 755         { PCI_VDEVICE(NI, 0x70d3), BOARD_PXI6511 },
 756         { PCI_VDEVICE(NI, 0x7124), BOARD_PCI6510 },
 757         { PCI_VDEVICE(NI, 0x7125), BOARD_PCI6516 },
 758         { PCI_VDEVICE(NI, 0x7126), BOARD_PCI6517 },
 759         { PCI_VDEVICE(NI, 0x7127), BOARD_PCI6518 },
 760         { PCI_VDEVICE(NI, 0x7128), BOARD_PCI6519 },
 761         { PCI_VDEVICE(NI, 0x718b), BOARD_PCI6521 },
 762         { PCI_VDEVICE(NI, 0x718c), BOARD_PXI6521 },
 763         { PCI_VDEVICE(NI, 0x71c5), BOARD_PCI6520 },
 764         { 0 }
 765 };
 766 MODULE_DEVICE_TABLE(pci, ni_65xx_pci_table);
 767
 768 static struct pci_driver ni_65xx_pci_driver = {
 769         .name           = "ni_65xx",
 770         .id_table       = ni_65xx_pci_table,
 771         .probe          = ni_65xx_pci_probe,
 772         .remove         = comedi_pci_auto_unconfig,
 773 };
 774 module_comedi_pci_driver(ni_65xx_driver, ni_65xx_pci_driver);
 775
 776 MODULE_AUTHOR("Comedi http://www.comedi.org");
 777 MODULE_DESCRIPTION("Comedi low-level driver");
 778 MODULE_LICENSE("GPL");