drivers/staging/comedi/drivers/ni_65xx.c

   1 /*
   2  * ni_65xx.c
   3  * Comedi driver for National Instruments PCI-65xx static dio boards
   4  *
   5  * Copyright (C) 2006 Jon Grierson <jd@renko.co.uk>
   6  * Copyright (C) 2006 Frank Mori Hess <fmhess@users.sourceforge.net>
   7  *
   8  * COMEDI - Linux Control and Measurement Device Interface
   9  * Copyright (C) 1999,2002,2003 David A. Schleef <ds@schleef.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  */
  21
  22 /*
  23  * Driver: ni_65xx
  24  * Description: National Instruments 65xx static dio boards
  25  * Author: Jon Grierson <jd@renko.co.uk>,
  26  *         Frank Mori Hess <fmhess@users.sourceforge.net>
  27  * Status: testing
  28  * Devices: (National Instruments) PCI-6509 [ni_65xx]
  29  *          (National Instruments) PXI-6509 [ni_65xx]
  30  *          (National Instruments) PCI-6510 [ni_65xx]
  31  *          (National Instruments) PCI-6511 [ni_65xx]
  32  *          (National Instruments) PXI-6511 [ni_65xx]
  33  *          (National Instruments) PCI-6512 [ni_65xx]
  34  *          (National Instruments) PXI-6512 [ni_65xx]
  35  *          (National Instruments) PCI-6513 [ni_65xx]
  36  *          (National Instruments) PXI-6513 [ni_65xx]
  37  *          (National Instruments) PCI-6514 [ni_65xx]
  38  *          (National Instruments) PXI-6514 [ni_65xx]
  39  *          (National Instruments) PCI-6515 [ni_65xx]
  40  *          (National Instruments) PXI-6515 [ni_65xx]
  41  *          (National Instruments) PCI-6516 [ni_65xx]
  42  *          (National Instruments) PCI-6517 [ni_65xx]
  43  *          (National Instruments) PCI-6518 [ni_65xx]
  44  *          (National Instruments) PCI-6519 [ni_65xx]
  45  *          (National Instruments) PCI-6520 [ni_65xx]
  46  *          (National Instruments) PCI-6521 [ni_65xx]
  47  *          (National Instruments) PXI-6521 [ni_65xx]
  48  *          (National Instruments) PCI-6528 [ni_65xx]
  49  *          (National Instruments) PXI-6528 [ni_65xx]
  50  * Updated: Wed Oct 18 08:59:11 EDT 2006
  51  *
  52  * Configuration Options: not applicable, uses PCI auto config
  53  *
  54  * Based on the PCI-6527 driver by ds.
  55  * The interrupt subdevice (subdevice 3) is probably broken for all
  56  * boards except maybe the 6514.
  57  */
  58
  59 /*
  60  * Manuals (available from ftp://ftp.natinst.com/support/manuals)
  61  *
  62  *      370106b.pdf     6514 Register Level Programmer Manual
  63  */
  64
  65 #include <linux/module.h>
  66 #include <linux/pci.h>
  67 #include <linux/interrupt.h>
  68
  69 #include "../comedidev.h"
  70
  71 #include "comedi_fc.h"
  72
  73 /*
  74  * PCI BAR1 Register Map
  75  */
  76
  77 /* Non-recurring Registers (8-bit except where noted) */
  78 #define NI_65XX_ID_REG                  0x00
  79 #define NI_65XX_CLR_REG                 0x01
  80 #define NI_65XX_CLR_WDOG_INT            (1 << 6)
  81 #define NI_65XX_CLR_WDOG_PING           (1 << 5)
  82 #define NI_65XX_CLR_WDOG_EXP            (1 << 4)
  83 #define NI_65XX_CLR_EDGE_INT            (1 << 3)
  84 #define NI_65XX_CLR_OVERFLOW_INT        (1 << 2)
  85 #define NI_65XX_STATUS_REG              0x02
  86 #define NI_65XX_STATUS_WDOG_INT         (1 << 5)
  87 #define NI_65XX_STATUS_FALL_EDGE        (1 << 4)
  88 #define NI_65XX_STATUS_RISE_EDGE        (1 << 3)
  89 #define NI_65XX_STATUS_INT              (1 << 2)
  90 #define NI_65XX_STATUS_OVERFLOW_INT     (1 << 1)
  91 #define NI_65XX_STATUS_EDGE_INT         (1 << 0)
  92 #define NI_65XX_CTRL_REG                0x03
  93 #define NI_65XX_CTRL_WDOG_ENA           (1 << 5)
  94 #define NI_65XX_CTRL_FALL_EDGE_ENA      (1 << 4)
  95 #define NI_65XX_CTRL_RISE_EDGE_ENA      (1 << 3)
  96 #define NI_65XX_CTRL_INT_ENA            (1 << 2)
  97 #define NI_65XX_CTRL_OVERFLOW_ENA       (1 << 1)
  98 #define NI_65XX_CTRL_EDGE_ENA           (1 << 0)
  99 #define NI_65XX_REV_REG                 0x04 /* 32-bit */
 100 #define NI_65XX_FILTER_REG              0x08 /* 32-bit */
 101 #define NI_65XX_RTSI_ROUTE_REG          0x0c /* 16-bit */
 102 #define NI_65XX_RTSI_EDGE_REG           0x0e /* 16-bit */
 103 #define NI_65XX_RTSI_WDOG_REG           0x10 /* 16-bit */
 104 #define NI_65XX_RTSI_TRIG_REG           0x12 /* 16-bit */
 105 #define NI_65XX_AUTO_CLK_SEL_REG        0x14 /* PXI-6528 only */
 106 #define NI_65XX_AUTO_CLK_SEL_STATUS     (1 << 1)
 107 #define NI_65XX_AUTO_CLK_SEL_DISABLE    (1 << 0)
 108 #define NI_65XX_WDOG_CTRL_REG           0x15
 109 #define NI_65XX_WDOG_CTRL_ENA           (1 << 0)
 110 #define NI_65XX_RTSI_CFG_REG            0x16
 111 #define NI_65XX_RTSI_CFG_RISE_SENSE     (1 << 2)
 112 #define NI_65XX_RTSI_CFG_FALL_SENSE     (1 << 1)
 113 #define NI_65XX_RTSI_CFG_SYNC_DETECT    (1 << 0)
 114 #define NI_65XX_WDOG_STATUS_REG         0x17
 115 #define NI_65XX_WDOG_STATUS_EXP         (1 << 0)
 116 #define NI_65XX_WDOG_INTERVAL_REG       0x18 /* 32-bit */
 117
 118 /* Recurring port registers (8-bit) */
 119 #define NI_65XX_PORT(x)                 ((x) * 0x10)
 120 #define NI_65XX_IO_DATA_REG(x)          (0x40 + NI_65XX_PORT(x))
 121 #define NI_65XX_IO_SEL_REG(x)           (0x41 + NI_65XX_PORT(x))
 122 #define NI_65XX_IO_SEL_OUTPUT           (0 << 0)
 123 #define NI_65XX_IO_SEL_INPUT            (1 << 0)
 124 #define NI_65XX_RISE_EDGE_ENA_REG(x)    (0x42 + NI_65XX_PORT(x))
 125 #define NI_65XX_FALL_EDGE_ENA_REG(x)    (0x43 + NI_65XX_PORT(x))
 126 #define NI_65XX_FILTER_ENA(x)           (0x44 + NI_65XX_PORT(x))
 127 #define NI_65XX_WDOG_HIZ_REG(x)         (0x46 + NI_65XX_PORT(x))
 128 #define NI_65XX_WDOG_ENA(x)             (0x47 + NI_65XX_PORT(x))
 129 #define NI_65XX_WDOG_HI_LO_REG(x)       (0x48 + NI_65XX_PORT(x))
 130 #define NI_65XX_RTSI_ENA(x)             (0x49 + NI_65XX_PORT(x))
 131
 132 #define NI_65XX_MAX_NUM_PORTS           12
 133 #define NI_65XX_PORT_TO_CHAN(x)         ((x) * 8)
 134 #define NI_65XX_CHAN_TO_PORT(x)         ((x) / 8)
 135 #define NI_65XX_CHAN_TO_MASK(x)         (1 << ((x) % 8))
 136
 137 enum ni_65xx_boardid {
 138         BOARD_PCI6509,
 139         BOARD_PXI6509,
 140         BOARD_PCI6510,
 141         BOARD_PCI6511,
 142         BOARD_PXI6511,
 143         BOARD_PCI6512,
 144         BOARD_PXI6512,
 145         BOARD_PCI6513,
 146         BOARD_PXI6513,
 147         BOARD_PCI6514,
 148         BOARD_PXI6514,
 149         BOARD_PCI6515,
 150         BOARD_PXI6515,
 151         BOARD_PCI6516,
 152         BOARD_PCI6517,
 153         BOARD_PCI6518,
 154         BOARD_PCI6519,
 155         BOARD_PCI6520,
 156         BOARD_PCI6521,
 157         BOARD_PXI6521,
 158         BOARD_PCI6528,
 159         BOARD_PXI6528,
 160 };
 161
 162 struct ni_65xx_board {
 163         const char *name;
 164         unsigned num_dio_ports;
 165         unsigned num_di_ports;
 166         unsigned num_do_ports;
 167         unsigned invert_outputs:1;
 168 };
 169
 170 static const struct ni_65xx_board ni_65xx_boards[] = {
 171         [BOARD_PCI6509] = {
 172                 .name           = "pci-6509",
 173                 .num_dio_ports  = 12,
 174         },
 175         [BOARD_PXI6509] = {
 176                 .name           = "pxi-6509",
 177                 .num_dio_ports  = 12,
 178         },
 179         [BOARD_PCI6510] = {
 180                 .name           = "pci-6510",
 181                 .num_di_ports   = 4,
 182         },
 183         [BOARD_PCI6511] = {
 184                 .name           = "pci-6511",
 185                 .num_di_ports   = 8,
 186         },
 187         [BOARD_PXI6511] = {
 188                 .name           = "pxi-6511",
 189                 .num_di_ports   = 8,
 190         },
 191         [BOARD_PCI6512] = {
 192                 .name           = "pci-6512",
 193                 .num_do_ports   = 8,
 194         },
 195         [BOARD_PXI6512] = {
 196                 .name           = "pxi-6512",
 197                 .num_do_ports   = 8,
 198         },
 199         [BOARD_PCI6513] = {
 200                 .name           = "pci-6513",
 201                 .num_do_ports   = 8,
 202                 .invert_outputs = 1,
 203         },
 204         [BOARD_PXI6513] = {
 205                 .name           = "pxi-6513",
 206                 .num_do_ports   = 8,
 207                 .invert_outputs = 1,
 208         },
 209         [BOARD_PCI6514] = {
 210                 .name           = "pci-6514",
 211                 .num_di_ports   = 4,
 212                 .num_do_ports   = 4,
 213                 .invert_outputs = 1,
 214         },
 215         [BOARD_PXI6514] = {
 216                 .name           = "pxi-6514",
 217                 .num_di_ports   = 4,
 218                 .num_do_ports   = 4,
 219                 .invert_outputs = 1,
 220         },
 221         [BOARD_PCI6515] = {
 222                 .name           = "pci-6515",
 223                 .num_di_ports   = 4,
 224                 .num_do_ports   = 4,
 225                 .invert_outputs = 1,
 226         },
 227         [BOARD_PXI6515] = {
 228                 .name           = "pxi-6515",
 229                 .num_di_ports   = 4,
 230                 .num_do_ports   = 4,
 231                 .invert_outputs = 1,
 232         },
 233         [BOARD_PCI6516] = {
 234                 .name           = "pci-6516",
 235                 .num_do_ports   = 4,
 236                 .invert_outputs = 1,
 237         },
 238         [BOARD_PCI6517] = {
 239                 .name           = "pci-6517",
 240                 .num_do_ports   = 4,
 241                 .invert_outputs = 1,
 242         },
 243         [BOARD_PCI6518] = {
 244                 .name           = "pci-6518",
 245                 .num_di_ports   = 2,
 246                 .num_do_ports   = 2,
 247                 .invert_outputs = 1,
 248         },
 249         [BOARD_PCI6519] = {
 250                 .name           = "pci-6519",
 251                 .num_di_ports   = 2,
 252                 .num_do_ports   = 2,
 253                 .invert_outputs = 1,
 254         },
 255         [BOARD_PCI6520] = {
 256                 .name           = "pci-6520",
 257                 .num_di_ports   = 1,
 258                 .num_do_ports   = 1,
 259         },
 260         [BOARD_PCI6521] = {
 261                 .name           = "pci-6521",
 262                 .num_di_ports   = 1,
 263                 .num_do_ports   = 1,
 264         },
 265         [BOARD_PXI6521] = {
 266                 .name           = "pxi-6521",
 267                 .num_di_ports   = 1,
 268                 .num_do_ports   = 1,
 269         },
 270         [BOARD_PCI6528] = {
 271                 .name           = "pci-6528",
 272                 .num_di_ports   = 3,
 273                 .num_do_ports   = 3,
 274         },
 275         [BOARD_PXI6528] = {
 276                 .name           = "pxi-6528",
 277                 .num_di_ports   = 3,
 278                 .num_do_ports   = 3,
 279         },
 280 };
 281
 282 static inline unsigned ni_65xx_total_num_ports(const struct ni_65xx_board
 283                                                *board)
 284 {
 285         return board->num_dio_ports + board->num_di_ports + board->num_do_ports;
 286 }
 287
 288 struct ni_65xx_private {
 289         void __iomem *mmio;
 290         unsigned short output_bits[NI_65XX_MAX_NUM_PORTS];
 291 };
 292
 293 static int ni_65xx_dio_insn_config(struct comedi_device *dev,
 294                                    struct comedi_subdevice *s,
 295                                    struct comedi_insn *insn,
 296                                    unsigned int *data)
 297 {
 298         struct ni_65xx_private *devpriv = dev->private;
 299         unsigned long base_port = (unsigned long)s->private;
 300         unsigned int chan = CR_CHAN(insn->chanspec);
 301         unsigned int chan_mask = NI_65XX_CHAN_TO_MASK(chan);
 302         unsigned port = base_port + NI_65XX_CHAN_TO_PORT(chan);
 303         unsigned int interval;
 304         unsigned int val;
 305
 306         switch (data[0]) {
 307         case INSN_CONFIG_FILTER:
 308                 /*
 309                  * The deglitch filter interval is specified in nanoseconds.
 310                  * The hardware supports intervals in 200ns increments. Round
 311                  * the user values up and return the actual interval.
 312                  */
 313                 interval = (data[1] + 100) / 200;
 314                 if (interval > 0xfffff)
 315                         interval = 0xfffff;
 316                 data[1] = interval * 200;
 317
 318                 /*
 319                  * Enable/disable the channel for deglitch filtering. Note
 320                  * that the filter interval is never set to '0'. This is done
 321                  * because other channels might still be enabled for filtering.
 322                  */
 323                 val = readb(devpriv->mmio + NI_65XX_FILTER_ENA(port));
 324                 if (interval) {
 325                         writel(interval, devpriv->mmio + NI_65XX_FILTER_REG);
 326                         val |= chan_mask;
 327                 } else {
 328                         val &= ~chan_mask;
 329                 }
 330                 writeb(val, devpriv->mmio + NI_65XX_FILTER_ENA(port));
 331                 break;
 332
 333         case INSN_CONFIG_DIO_OUTPUT:
 334                 if (s->type != COMEDI_SUBD_DIO)
 335                         return -EINVAL;
 336                 writeb(NI_65XX_IO_SEL_OUTPUT,
 337                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 338                 break;
 339
 340         case INSN_CONFIG_DIO_INPUT:
 341                 if (s->type != COMEDI_SUBD_DIO)
 342                         return -EINVAL;
 343                 writeb(NI_65XX_IO_SEL_INPUT,
 344                        devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 345                 break;
 346
 347         case INSN_CONFIG_DIO_QUERY:
 348                 if (s->type != COMEDI_SUBD_DIO)
 349                         return -EINVAL;
 350                 val = readb(devpriv->mmio + NI_65XX_IO_SEL_REG(port));
 351                 data[1] = (val == NI_65XX_IO_SEL_INPUT) ? COMEDI_INPUT
 352                                                         : COMEDI_OUTPUT;
 353                 break;
 354
 355         default:
 356                 return -EINVAL;
 357         }
 358
 359         return insn->n;
 360 }
 361
 362 static int ni_65xx_dio_insn_bits(struct comedi_device *dev,
 363                                  struct comedi_subdevice *s,
 364                                  struct comedi_insn *insn,
 365                                  unsigned int *data)
 366 {
 367         const struct ni_65xx_board *board = comedi_board(dev);
 368         struct ni_65xx_private *devpriv = dev->private;
 369         unsigned long base_port = (unsigned long)s->private;
 370         unsigned int base_chan = CR_CHAN(insn->chanspec);
 371         int last_port_offset = NI_65XX_CHAN_TO_PORT(s->n_chan - 1);
 372         unsigned read_bits = 0;
 373         int port_offset;
 374
 375         for (port_offset = NI_65XX_CHAN_TO_PORT(base_chan);
 376              port_offset <= last_port_offset; port_offset++) {
 377                 unsigned port = base_port + port_offset;
 378                 int base_port_channel = NI_65XX_PORT_TO_CHAN(port_offset);
 379                 unsigned port_mask, port_data, port_read_bits;
 380                 int bitshift = base_port_channel - base_chan;
 381
 382                 if (bitshift >= 32)
 383                         break;
 384                 port_mask = data[0];
 385                 port_data = data[1];
 386                 if (bitshift > 0) {
 387                         port_mask >>= bitshift;
 388                         port_data >>= bitshift;
 389                 } else {
 390                         port_mask <<= -bitshift;
 391                         port_data <<= -bitshift;
 392                 }
 393                 port_mask &= 0xff;
 394                 port_data &= 0xff;
 395                 if (port_mask) {
 396                         unsigned bits;
 397                         devpriv->output_bits[port] &= ~port_mask;
 398                         devpriv->output_bits[port] |=
 399                             port_data & port_mask;
 400                         bits = devpriv->output_bits[port];
 401                         if (board->invert_outputs)
 402                                 bits = ~bits;
 403                         writeb(bits, devpriv->mmio + NI_65XX_IO_DATA_REG(port));
 404                 }
 405                 port_read_bits = readb(devpriv->mmio +
 406                                        NI_65XX_IO_DATA_REG(port));
 407                 if (s->type == COMEDI_SUBD_DO && board->invert_outputs) {
 408                         /* Outputs inverted, so invert value read back from
 409                          * DO subdevice.  (Does not apply to boards with DIO
 410                          * subdevice.) */
 411                         port_read_bits ^= 0xFF;
 412                 }
 413                 if (bitshift > 0)
 414                         port_read_bits <<= bitshift;
 415                 else
 416                         port_read_bits >>= -bitshift;
 417
 418                 read_bits |= port_read_bits;
 419         }
 420         data[1] = read_bits;
 421         return insn->n;
 422 }
 423
 424 static irqreturn_t ni_65xx_interrupt(int irq, void *d)
 425 {
 426         struct comedi_device *dev = d;
 427         struct ni_65xx_private *devpriv = dev->private;
 428         struct comedi_subdevice *s = dev->read_subdev;
 429         unsigned int status;
 430
 431         status = readb(devpriv->mmio + NI_65XX_STATUS_REG);
 432         if ((status & NI_65XX_STATUS_INT) == 0)
 433                 return IRQ_NONE;
 434         if ((status & NI_65XX_STATUS_EDGE_INT) == 0)
 435                 return IRQ_NONE;
 436
 437         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 438                devpriv->mmio + NI_65XX_CLR_REG);
 439
 440         comedi_buf_put(s, 0);
 441         s->async->events |= COMEDI_CB_EOS;
 442         comedi_event(dev, s);
 443         return IRQ_HANDLED;
 444 }
 445
 446 static int ni_65xx_intr_cmdtest(struct comedi_device *dev,
 447                                 struct comedi_subdevice *s,
 448                                 struct comedi_cmd *cmd)
 449 {
 450         int err = 0;
 451
 452         /* Step 1 : check if triggers are trivially valid */
 453
 454         err |= cfc_check_trigger_src(&cmd->start_src, TRIG_NOW);
 455         err |= cfc_check_trigger_src(&cmd->scan_begin_src, TRIG_OTHER);
 456         err |= cfc_check_trigger_src(&cmd->convert_src, TRIG_FOLLOW);
 457         err |= cfc_check_trigger_src(&cmd->scan_end_src, TRIG_COUNT);
 458         err |= cfc_check_trigger_src(&cmd->stop_src, TRIG_COUNT);
 459
 460         if (err)
 461                 return 1;
 462
 463         /* Step 2a : make sure trigger sources are unique */
 464         /* Step 2b : and mutually compatible */
 465
 466         if (err)
 467                 return 2;
 468
 469         /* Step 3: check if arguments are trivially valid */
 470
 471         err |= cfc_check_trigger_arg_is(&cmd->start_arg, 0);
 472         err |= cfc_check_trigger_arg_is(&cmd->scan_begin_arg, 0);
 473         err |= cfc_check_trigger_arg_is(&cmd->convert_arg, 0);
 474         err |= cfc_check_trigger_arg_is(&cmd->scan_end_arg, cmd->chanlist_len);
 475         err |= cfc_check_trigger_arg_is(&cmd->stop_arg, 0);
 476
 477         if (err)
 478                 return 3;
 479
 480         /* step 4: fix up any arguments */
 481
 482         if (err)
 483                 return 4;
 484
 485         return 0;
 486 }
 487
 488 static int ni_65xx_intr_cmd(struct comedi_device *dev,
 489                             struct comedi_subdevice *s)
 490 {
 491         struct ni_65xx_private *devpriv = dev->private;
 492
 493         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 494                devpriv->mmio + NI_65XX_CLR_REG);
 495         writeb(NI_65XX_CTRL_FALL_EDGE_ENA | NI_65XX_CTRL_RISE_EDGE_ENA |
 496                NI_65XX_CTRL_INT_ENA | NI_65XX_CTRL_EDGE_ENA,
 497                devpriv->mmio + NI_65XX_CTRL_REG);
 498
 499         return 0;
 500 }
 501
 502 static int ni_65xx_intr_cancel(struct comedi_device *dev,
 503                                struct comedi_subdevice *s)
 504 {
 505         struct ni_65xx_private *devpriv = dev->private;
 506
 507         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 508
 509         return 0;
 510 }
 511
 512 static int ni_65xx_intr_insn_bits(struct comedi_device *dev,
 513                                   struct comedi_subdevice *s,
 514                                   struct comedi_insn *insn,
 515                                   unsigned int *data)
 516 {
 517         data[1] = 0;
 518         return insn->n;
 519 }
 520
 521 static int ni_65xx_intr_insn_config(struct comedi_device *dev,
 522                                     struct comedi_subdevice *s,
 523                                     struct comedi_insn *insn,
 524                                     unsigned int *data)
 525 {
 526         struct ni_65xx_private *devpriv = dev->private;
 527
 528         switch (data[0]) {
 529         case INSN_CONFIG_CHANGE_NOTIFY:
 530                 /* add instruction to check_insn_config_length() */
 531                 if (insn->n != 3)
 532                         return -EINVAL;
 533
 534                 /*
 535                  * This only works for the first 4 ports (32 channels)!
 536                  */
 537
 538                 /* set the channels to monitor for rising edges */
 539                 writeb(data[1] & 0xff,
 540                        devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(0));
 541                 writeb((data[1] >> 8) & 0xff,
 542                        devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(1));
 543                 writeb((data[1] >> 16) & 0xff,
 544                        devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(2));
 545                 writeb((data[1] >> 24) & 0xff,
 546                        devpriv->mmio + NI_65XX_RISE_EDGE_ENA_REG(3));
 547
 548                 /* set the channels to monitor for falling edges */
 549                 writeb(data[2] & 0xff,
 550                        devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(0));
 551                 writeb((data[2] >> 8) & 0xff,
 552                        devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(1));
 553                 writeb((data[2] >> 16) & 0xff,
 554                        devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(2));
 555                 writeb((data[2] >> 24) & 0xff,
 556                        devpriv->mmio + NI_65XX_FALL_EDGE_ENA_REG(3));
 557                 break;
 558         default:
 559                 return -EINVAL;
 560         }
 561
 562         return insn->n;
 563 }
 564
 565 /* ripped from mite.h and mite_setup2() to avoid mite dependancy */
 566 #define MITE_IODWBSR    0xc0     /* IO Device Window Base Size Register */
 567 #define WENAB           (1 << 7) /* window enable */
 568
 569 static int ni_65xx_mite_init(struct pci_dev *pcidev)
 570 {
 571         void __iomem *mite_base;
 572         u32 main_phys_addr;
 573
 574         /* ioremap the MITE registers (BAR 0) temporarily */
 575         mite_base = pci_ioremap_bar(pcidev, 0);
 576         if (!mite_base)
 577                 return -ENOMEM;
 578
 579         /* set data window to main registers (BAR 1) */
 580         main_phys_addr = pci_resource_start(pcidev, 1);
 581         writel(main_phys_addr | WENAB, mite_base + MITE_IODWBSR);
 582
 583         /* finished with MITE registers */
 584         iounmap(mite_base);
 585         return 0;
 586 }
 587
 588 static int ni_65xx_auto_attach(struct comedi_device *dev,
 589                                unsigned long context)
 590 {
 591         struct pci_dev *pcidev = comedi_to_pci_dev(dev);
 592         const struct ni_65xx_board *board = NULL;
 593         struct ni_65xx_private *devpriv;
 594         struct comedi_subdevice *s;
 595         unsigned i;
 596         int ret;
 597
 598         if (context < ARRAY_SIZE(ni_65xx_boards))
 599                 board = &ni_65xx_boards[context];
 600         if (!board)
 601                 return -ENODEV;
 602         dev->board_ptr = board;
 603         dev->board_name = board->name;
 604
 605         ret = comedi_pci_enable(dev);
 606         if (ret)
 607                 return ret;
 608
 609         devpriv = comedi_alloc_devpriv(dev, sizeof(*devpriv));
 610         if (!devpriv)
 611                 return -ENOMEM;
 612
 613         ret = ni_65xx_mite_init(pcidev);
 614         if (ret)
 615                 return ret;
 616
 617         devpriv->mmio = pci_ioremap_bar(pcidev, 1);
 618         if (!devpriv->mmio)
 619                 return -ENOMEM;
 620
 621         writeb(NI_65XX_CLR_EDGE_INT | NI_65XX_CLR_OVERFLOW_INT,
 622                devpriv->mmio + NI_65XX_CLR_REG);
 623         writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 624
 625         if (pcidev->irq) {
 626                 ret = request_irq(pcidev->irq, ni_65xx_interrupt, IRQF_SHARED,
 627                                   dev->board_name, dev);
 628                 if (ret == 0)
 629                         dev->irq = pcidev->irq;
 630         }
 631
 632         dev_info(dev->class_dev, "board: %s, ID=0x%02x", dev->board_name,
 633                readb(devpriv->mmio + NI_65XX_ID_REG));
 634
 635         ret = comedi_alloc_subdevices(dev, 4);
 636         if (ret)
 637                 return ret;
 638
 639         s = &dev->subdevices[0];
 640         if (board->num_di_ports) {
 641                 s->type         = COMEDI_SUBD_DI;
 642                 s->subdev_flags = SDF_READABLE;
 643                 s->n_chan       = NI_65XX_PORT_TO_CHAN(board->num_di_ports);
 644                 s->maxdata      = 1;
 645                 s->range_table  = &range_digital;
 646                 s->insn_bits    = ni_65xx_dio_insn_bits;
 647                 s->insn_config  = ni_65xx_dio_insn_config;
 648
 649                 /* the input ports always start at port 0 */
 650                 s->private = (void *)0;
 651         } else {
 652                 s->type         = COMEDI_SUBD_UNUSED;
 653         }
 654
 655         s = &dev->subdevices[1];
 656         if (board->num_do_ports) {
 657                 s->type         = COMEDI_SUBD_DO;
 658                 s->subdev_flags = SDF_WRITABLE;
 659                 s->n_chan       = NI_65XX_PORT_TO_CHAN(board->num_do_ports);
 660                 s->maxdata      = 1;
 661                 s->range_table  = &range_digital;
 662                 s->insn_bits    = ni_65xx_dio_insn_bits;
 663
 664                 /* the output ports always start after the input ports */
 665                 s->private = (void *)(unsigned long)board->num_di_ports;
 666         } else {
 667                 s->type         = COMEDI_SUBD_UNUSED;
 668         }
 669
 670         s = &dev->subdevices[2];
 671         if (board->num_dio_ports) {
 672                 s->type         = COMEDI_SUBD_DIO;
 673                 s->subdev_flags = SDF_READABLE | SDF_WRITABLE;
 674                 s->n_chan       = NI_65XX_PORT_TO_CHAN(board->num_dio_ports);
 675                 s->maxdata      = 1;
 676                 s->range_table  = &range_digital;
 677                 s->insn_bits    = ni_65xx_dio_insn_bits;
 678                 s->insn_config  = ni_65xx_dio_insn_config;
 679
 680                 /* the input/output ports always start at port 0 */
 681                 s->private = (void *)0;
 682
 683                 /* configure all ports for input */
 684                 for (i = 0; i < board->num_dio_ports; ++i) {
 685                         writeb(NI_65XX_IO_SEL_INPUT,
 686                                devpriv->mmio + NI_65XX_IO_SEL_REG(i));
 687                 }
 688         } else {
 689                 s->type         = COMEDI_SUBD_UNUSED;
 690         }
 691
 692         s = &dev->subdevices[3];
 693         s->type         = COMEDI_SUBD_DI;
 694         s->subdev_flags = SDF_READABLE;
 695         s->n_chan       = 1;
 696         s->maxdata      = 1;
 697         s->range_table  = &range_digital;
 698         s->insn_bits    = ni_65xx_intr_insn_bits;
 699         if (dev->irq) {
 700                 dev->read_subdev = s;
 701                 s->subdev_flags |= SDF_CMD_READ;
 702                 s->len_chanlist = 1;
 703                 s->insn_config  = ni_65xx_intr_insn_config;
 704                 s->do_cmdtest   = ni_65xx_intr_cmdtest;
 705                 s->do_cmd       = ni_65xx_intr_cmd;
 706                 s->cancel       = ni_65xx_intr_cancel;
 707         }
 708
 709         for (i = 0; i < ni_65xx_total_num_ports(board); ++i) {
 710                 writeb(0x00, devpriv->mmio + NI_65XX_FILTER_ENA(i));
 711                 if (board->invert_outputs)
 712                         writeb(0x01, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 713                 else
 714                         writeb(0x00, devpriv->mmio + NI_65XX_IO_DATA_REG(i));
 715         }
 716
 717         /* Set filter interval to 0  (32bit reg) */
 718         writel(0x00000000, devpriv->mmio + NI_65XX_FILTER_REG);
 719
 720         return 0;
 721 }
 722
 723 static void ni_65xx_detach(struct comedi_device *dev)
 724 {
 725         struct ni_65xx_private *devpriv = dev->private;
 726
 727         if (devpriv && devpriv->mmio) {
 728                 writeb(0x00, devpriv->mmio + NI_65XX_CTRL_REG);
 729                 iounmap(devpriv->mmio);
 730         }
 731         if (dev->irq)
 732                 free_irq(dev->irq, dev);
 733         comedi_pci_disable(dev);
 734 }
 735
 736 static struct comedi_driver ni_65xx_driver = {
 737         .driver_name    = "ni_65xx",
 738         .module         = THIS_MODULE,
 739         .auto_attach    = ni_65xx_auto_attach,
 740         .detach         = ni_65xx_detach,
 741 };
 742
 743 static int ni_65xx_pci_probe(struct pci_dev *dev,
 744                              const struct pci_device_id *id)
 745 {
 746         return comedi_pci_auto_config(dev, &ni_65xx_driver, id->driver_data);
 747 }
 748
 749 static const struct pci_device_id ni_65xx_pci_table[] = {
 750         { PCI_VDEVICE(NI, 0x1710), BOARD_PXI6509 },
 751         { PCI_VDEVICE(NI, 0x7085), BOARD_PCI6509 },
 752         { PCI_VDEVICE(NI, 0x7086), BOARD_PXI6528 },
 753         { PCI_VDEVICE(NI, 0x7087), BOARD_PCI6515 },
 754         { PCI_VDEVICE(NI, 0x7088), BOARD_PCI6514 },
 755         { PCI_VDEVICE(NI, 0x70a9), BOARD_PCI6528 },
 756         { PCI_VDEVICE(NI, 0x70c3), BOARD_PCI6511 },
 757         { PCI_VDEVICE(NI, 0x70c8), BOARD_PCI6513 },
 758         { PCI_VDEVICE(NI, 0x70c9), BOARD_PXI6515 },
 759         { PCI_VDEVICE(NI, 0x70cc), BOARD_PCI6512 },
 760         { PCI_VDEVICE(NI, 0x70cd), BOARD_PXI6514 },
 761         { PCI_VDEVICE(NI, 0x70d1), BOARD_PXI6513 },
 762         { PCI_VDEVICE(NI, 0x70d2), BOARD_PXI6512 },
 763         { PCI_VDEVICE(NI, 0x70d3), BOARD_PXI6511 },
 764         { PCI_VDEVICE(NI, 0x7124), BOARD_PCI6510 },
 765         { PCI_VDEVICE(NI, 0x7125), BOARD_PCI6516 },
 766         { PCI_VDEVICE(NI, 0x7126), BOARD_PCI6517 },
 767         { PCI_VDEVICE(NI, 0x7127), BOARD_PCI6518 },
 768         { PCI_VDEVICE(NI, 0x7128), BOARD_PCI6519 },
 769         { PCI_VDEVICE(NI, 0x718b), BOARD_PCI6521 },
 770         { PCI_VDEVICE(NI, 0x718c), BOARD_PXI6521 },
 771         { PCI_VDEVICE(NI, 0x71c5), BOARD_PCI6520 },
 772         { 0 }
 773 };
 774 MODULE_DEVICE_TABLE(pci, ni_65xx_pci_table);
 775
 776 static struct pci_driver ni_65xx_pci_driver = {
 777         .name           = "ni_65xx",
 778         .id_table       = ni_65xx_pci_table,
 779         .probe          = ni_65xx_pci_probe,
 780         .remove         = comedi_pci_auto_unconfig,
 781 };
 782 module_comedi_pci_driver(ni_65xx_driver, ni_65xx_pci_driver);
 783
 784 MODULE_AUTHOR("Comedi http://www.comedi.org");
 785 MODULE_DESCRIPTION("Comedi driver for NI PCI-65xx static dio boards");
 786 MODULE_LICENSE("GPL");