drivers/tty/serial/imx.c

   1 /*
   2  *  Driver for Motorola IMX serial ports
   3  *
   4  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   5  *
   6  *  Author: Sascha Hauer <sascha@saschahauer.de>
   7  *  Copyright (C) 2004 Pengutronix
   8  *
   9  *  Copyright (C) 2009 emlix GmbH
  10  *  Author: Fabian Godehardt (added IrDA support for iMX)
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License as published by
  14  * the Free Software Foundation; either version 2 of the License, or
  15  * (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  25  *
  26  * [29-Mar-2005] Mike Lee
  27  * Added hardware handshake
  28  */
  29
  30 #if defined(CONFIG_SERIAL_IMX_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  31 #define SUPPORT_SYSRQ
  32 #endif
  33
  34 #include <linux/module.h>
  35 #include <linux/ioport.h>
  36 #include <linux/init.h>
  37 #include <linux/console.h>
  38 #include <linux/sysrq.h>
  39 #include <linux/platform_device.h>
  40 #include <linux/tty.h>
  41 #include <linux/tty_flip.h>
  42 #include <linux/serial_core.h>
  43 #include <linux/serial.h>
  44 #include <linux/clk.h>
  45 #include <linux/delay.h>
  46 #include <linux/rational.h>
  47 #include <linux/slab.h>
  48 #include <linux/of.h>
  49 #include <linux/of_device.h>
  50 #include <linux/io.h>
  51 #include <linux/dma-mapping.h>
  52
  53 #include <asm/irq.h>
  54 #include <linux/platform_data/serial-imx.h>
  55 #include <linux/platform_data/dma-imx.h>
  56
  57 /* Register definitions */
  58 #define URXD0 0x0  /* Receiver Register */
  59 #define URTX0 0x40 /* Transmitter Register */
  60 #define UCR1  0x80 /* Control Register 1 */
  61 #define UCR2  0x84 /* Control Register 2 */
  62 #define UCR3  0x88 /* Control Register 3 */
  63 #define UCR4  0x8c /* Control Register 4 */
  64 #define UFCR  0x90 /* FIFO Control Register */
  65 #define USR1  0x94 /* Status Register 1 */
  66 #define USR2  0x98 /* Status Register 2 */
  67 #define UESC  0x9c /* Escape Character Register */
  68 #define UTIM  0xa0 /* Escape Timer Register */
  69 #define UBIR  0xa4 /* BRM Incremental Register */
  70 #define UBMR  0xa8 /* BRM Modulator Register */
  71 #define UBRC  0xac /* Baud Rate Count Register */
  72 #define IMX21_ONEMS 0xb0 /* One Millisecond register */
  73 #define IMX1_UTS 0xd0 /* UART Test Register on i.mx1 */
  74 #define IMX21_UTS 0xb4 /* UART Test Register on all other i.mx*/
  75
  76 /* UART Control Register Bit Fields.*/
  77 #define URXD_DUMMY_READ (1<<16)
  78 #define URXD_CHARRDY    (1<<15)
  79 #define URXD_ERR        (1<<14)
  80 #define URXD_OVRRUN     (1<<13)
  81 #define URXD_FRMERR     (1<<12)
  82 #define URXD_BRK        (1<<11)
  83 #define URXD_PRERR      (1<<10)
  84 #define URXD_RX_DATA    (0xFF<<0)
  85 #define UCR1_ADEN       (1<<15) /* Auto detect interrupt */
  86 #define UCR1_ADBR       (1<<14) /* Auto detect baud rate */
  87 #define UCR1_TRDYEN     (1<<13) /* Transmitter ready interrupt enable */
  88 #define UCR1_IDEN       (1<<12) /* Idle condition interrupt */
  89 #define UCR1_ICD_REG(x) (((x) & 3) << 10) /* idle condition detect */
  90 #define UCR1_RRDYEN     (1<<9)  /* Recv ready interrupt enable */
  91 #define UCR1_RDMAEN     (1<<8)  /* Recv ready DMA enable */
  92 #define UCR1_IREN       (1<<7)  /* Infrared interface enable */
  93 #define UCR1_TXMPTYEN   (1<<6)  /* Transimitter empty interrupt enable */
  94 #define UCR1_RTSDEN     (1<<5)  /* RTS delta interrupt enable */
  95 #define UCR1_SNDBRK     (1<<4)  /* Send break */
  96 #define UCR1_TDMAEN     (1<<3)  /* Transmitter ready DMA enable */
  97 #define IMX1_UCR1_UARTCLKEN (1<<2) /* UART clock enabled, i.mx1 only */
  98 #define UCR1_ATDMAEN    (1<<2)  /* Aging DMA Timer Enable */
  99 #define UCR1_DOZE       (1<<1)  /* Doze */
 100 #define UCR1_UARTEN     (1<<0)  /* UART enabled */
 101 #define UCR2_ESCI       (1<<15) /* Escape seq interrupt enable */
 102 #define UCR2_IRTS       (1<<14) /* Ignore RTS pin */
 103 #define UCR2_CTSC       (1<<13) /* CTS pin control */
 104 #define UCR2_CTS        (1<<12) /* Clear to send */
 105 #define UCR2_ESCEN      (1<<11) /* Escape enable */
 106 #define UCR2_PREN       (1<<8)  /* Parity enable */
 107 #define UCR2_PROE       (1<<7)  /* Parity odd/even */
 108 #define UCR2_STPB       (1<<6)  /* Stop */
 109 #define UCR2_WS         (1<<5)  /* Word size */
 110 #define UCR2_RTSEN      (1<<4)  /* Request to send interrupt enable */
 111 #define UCR2_ATEN       (1<<3)  /* Aging Timer Enable */
 112 #define UCR2_TXEN       (1<<2)  /* Transmitter enabled */
 113 #define UCR2_RXEN       (1<<1)  /* Receiver enabled */
 114 #define UCR2_SRST       (1<<0)  /* SW reset */
 115 #define UCR3_DTREN      (1<<13) /* DTR interrupt enable */
 116 #define UCR3_PARERREN   (1<<12) /* Parity enable */
 117 #define UCR3_FRAERREN   (1<<11) /* Frame error interrupt enable */
 118 #define UCR3_DSR        (1<<10) /* Data set ready */
 119 #define UCR3_DCD        (1<<9)  /* Data carrier detect */
 120 #define UCR3_RI         (1<<8)  /* Ring indicator */
 121 #define UCR3_ADNIMP     (1<<7)  /* Autobaud Detection Not Improved */
 122 #define UCR3_RXDSEN     (1<<6)  /* Receive status interrupt enable */
 123 #define UCR3_AIRINTEN   (1<<5)  /* Async IR wake interrupt enable */
 124 #define UCR3_AWAKEN     (1<<4)  /* Async wake interrupt enable */
 125 #define IMX21_UCR3_RXDMUXSEL    (1<<2)  /* RXD Muxed Input Select */
 126 #define UCR3_INVT       (1<<1)  /* Inverted Infrared transmission */
 127 #define UCR3_BPEN       (1<<0)  /* Preset registers enable */
 128 #define UCR4_CTSTL_SHF  10      /* CTS trigger level shift */
 129 #define UCR4_CTSTL_MASK 0x3F    /* CTS trigger is 6 bits wide */
 130 #define UCR4_INVR       (1<<9)  /* Inverted infrared reception */
 131 #define UCR4_ENIRI      (1<<8)  /* Serial infrared interrupt enable */
 132 #define UCR4_WKEN       (1<<7)  /* Wake interrupt enable */
 133 #define UCR4_REF16      (1<<6)  /* Ref freq 16 MHz */
 134 #define UCR4_IDDMAEN    (1<<6)  /* DMA IDLE Condition Detected */
 135 #define UCR4_IRSC       (1<<5)  /* IR special case */
 136 #define UCR4_TCEN       (1<<3)  /* Transmit complete interrupt enable */
 137 #define UCR4_BKEN       (1<<2)  /* Break condition interrupt enable */
 138 #define UCR4_OREN       (1<<1)  /* Receiver overrun interrupt enable */
 139 #define UCR4_DREN       (1<<0)  /* Recv data ready interrupt enable */
 140 #define UFCR_RXTL_SHF   0       /* Receiver trigger level shift */
 141 #define UFCR_DCEDTE     (1<<6)  /* DCE/DTE mode select */
 142 #define UFCR_RFDIV      (7<<7)  /* Reference freq divider mask */
 143 #define UFCR_RFDIV_REG(x)       (((x) < 7 ? 6 - (x) : 6) << 7)
 144 #define UFCR_TXTL_SHF   10      /* Transmitter trigger level shift */
 145 #define USR1_PARITYERR  (1<<15) /* Parity error interrupt flag */
 146 #define USR1_RTSS       (1<<14) /* RTS pin status */
 147 #define USR1_TRDY       (1<<13) /* Transmitter ready interrupt/dma flag */
 148 #define USR1_RTSD       (1<<12) /* RTS delta */
 149 #define USR1_ESCF       (1<<11) /* Escape seq interrupt flag */
 150 #define USR1_FRAMERR    (1<<10) /* Frame error interrupt flag */
 151 #define USR1_RRDY       (1<<9)   /* Receiver ready interrupt/dma flag */
 152 #define USR1_TIMEOUT    (1<<7)   /* Receive timeout interrupt status */
 153 #define USR1_RXDS        (1<<6)  /* Receiver idle interrupt flag */
 154 #define USR1_AIRINT      (1<<5)  /* Async IR wake interrupt flag */
 155 #define USR1_AWAKE       (1<<4)  /* Aysnc wake interrupt flag */
 156 #define USR2_ADET        (1<<15) /* Auto baud rate detect complete */
 157 #define USR2_TXFE        (1<<14) /* Transmit buffer FIFO empty */
 158 #define USR2_DTRF        (1<<13) /* DTR edge interrupt flag */
 159 #define USR2_IDLE        (1<<12) /* Idle condition */
 160 #define USR2_IRINT       (1<<8)  /* Serial infrared interrupt flag */
 161 #define USR2_WAKE        (1<<7)  /* Wake */
 162 #define USR2_RTSF        (1<<4)  /* RTS edge interrupt flag */
 163 #define USR2_TXDC        (1<<3)  /* Transmitter complete */
 164 #define USR2_BRCD        (1<<2)  /* Break condition */
 165 #define USR2_ORE        (1<<1)   /* Overrun error */
 166 #define USR2_RDR        (1<<0)   /* Recv data ready */
 167 #define UTS_FRCPERR     (1<<13) /* Force parity error */
 168 #define UTS_LOOP        (1<<12)  /* Loop tx and rx */
 169 #define UTS_TXEMPTY      (1<<6)  /* TxFIFO empty */
 170 #define UTS_RXEMPTY      (1<<5)  /* RxFIFO empty */
 171 #define UTS_TXFULL       (1<<4)  /* TxFIFO full */
 172 #define UTS_RXFULL       (1<<3)  /* RxFIFO full */
 173 #define UTS_SOFTRST      (1<<0)  /* Software reset */
 174
 175 /* We've been assigned a range on the "Low-density serial ports" major */
 176 #define SERIAL_IMX_MAJOR        207
 177 #define MINOR_START             16
 178 #define DEV_NAME                "ttymxc"
 179
 180 /*
 181  * This determines how often we check the modem status signals
 182  * for any change.  They generally aren't connected to an IRQ
 183  * so we have to poll them.  We also check immediately before
 184  * filling the TX fifo incase CTS has been dropped.
 185  */
 186 #define MCTRL_TIMEOUT   (250*HZ/1000)
 187
 188 #define DRIVER_NAME "IMX-uart"
 189
 190 #define UART_NR 8
 191
 192 /* i.mx21 type uart runs on all i.mx except i.mx1 */
 193 enum imx_uart_type {
 194         IMX1_UART,
 195         IMX21_UART,
 196         IMX6Q_UART,
 197 };
 198
 199 /* device type dependent stuff */
 200 struct imx_uart_data {
 201         unsigned uts_reg;
 202         enum imx_uart_type devtype;
 203 };
 204
 205 struct imx_port {
 206         struct uart_port        port;
 207         struct timer_list       timer;
 208         unsigned int            old_status;
 209         int                     txirq, rxirq, rtsirq;
 210         unsigned int            have_rtscts:1;
 211         unsigned int            dte_mode:1;
 212         unsigned int            use_irda:1;
 213         unsigned int            irda_inv_rx:1;
 214         unsigned int            irda_inv_tx:1;
 215         unsigned short          trcv_delay; /* transceiver delay */
 216         struct clk              *clk_ipg;
 217         struct clk              *clk_per;
 218         const struct imx_uart_data *devdata;
 219
 220         /* DMA fields */
 221         unsigned int            dma_is_inited:1;
 222         unsigned int            dma_is_enabled:1;
 223         unsigned int            dma_is_rxing:1;
 224         unsigned int            dma_is_txing:1;
 225         struct dma_chan         *dma_chan_rx, *dma_chan_tx;
 226         struct scatterlist      rx_sgl, tx_sgl[2];
 227         void                    *rx_buf;
 228         unsigned int            tx_bytes;
 229         unsigned int            dma_tx_nents;
 230         wait_queue_head_t       dma_wait;
 231 };
 232
 233 struct imx_port_ucrs {
 234         unsigned int    ucr1;
 235         unsigned int    ucr2;
 236         unsigned int    ucr3;
 237 };
 238
 239 #ifdef CONFIG_IRDA
 240 #define USE_IRDA(sport) ((sport)->use_irda)
 241 #else
 242 #define USE_IRDA(sport) (0)
 243 #endif
 244
 245 static struct imx_uart_data imx_uart_devdata[] = {
 246         [IMX1_UART] = {
 247                 .uts_reg = IMX1_UTS,
 248                 .devtype = IMX1_UART,
 249         },
 250         [IMX21_UART] = {
 251                 .uts_reg = IMX21_UTS,
 252                 .devtype = IMX21_UART,
 253         },
 254         [IMX6Q_UART] = {
 255                 .uts_reg = IMX21_UTS,
 256                 .devtype = IMX6Q_UART,
 257         },
 258 };
 259
 260 static struct platform_device_id imx_uart_devtype[] = {
 261         {
 262                 .name = "imx1-uart",
 263                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX1_UART],
 264         }, {
 265                 .name = "imx21-uart",
 266                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX21_UART],
 267         }, {
 268                 .name = "imx6q-uart",
 269                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX6Q_UART],
 270         }, {
 271                 /* sentinel */
 272         }
 273 };
 274 MODULE_DEVICE_TABLE(platform, imx_uart_devtype);
 275
 276 static struct of_device_id imx_uart_dt_ids[] = {
 277         { .compatible = "fsl,imx6q-uart", .data = &imx_uart_devdata[IMX6Q_UART], },
 278         { .compatible = "fsl,imx1-uart", .data = &imx_uart_devdata[IMX1_UART], },
 279         { .compatible = "fsl,imx21-uart", .data = &imx_uart_devdata[IMX21_UART], },
 280         { /* sentinel */ }
 281 };
 282 MODULE_DEVICE_TABLE(of, imx_uart_dt_ids);
 283
 284 static inline unsigned uts_reg(struct imx_port *sport)
 285 {
 286         return sport->devdata->uts_reg;
 287 }
 288
 289 static inline int is_imx1_uart(struct imx_port *sport)
 290 {
 291         return sport->devdata->devtype == IMX1_UART;
 292 }
 293
 294 static inline int is_imx21_uart(struct imx_port *sport)
 295 {
 296         return sport->devdata->devtype == IMX21_UART;
 297 }
 298
 299 static inline int is_imx6q_uart(struct imx_port *sport)
 300 {
 301         return sport->devdata->devtype == IMX6Q_UART;
 302 }
 303 /*
 304  * Save and restore functions for UCR1, UCR2 and UCR3 registers
 305  */
 306 #if defined(CONFIG_SERIAL_IMX_CONSOLE)
 307 static void imx_port_ucrs_save(struct uart_port *port,
 308                                struct imx_port_ucrs *ucr)
 309 {
 310         /* save control registers */
 311         ucr->ucr1 = readl(port->membase + UCR1);
 312         ucr->ucr2 = readl(port->membase + UCR2);
 313         ucr->ucr3 = readl(port->membase + UCR3);
 314 }
 315
 316 static void imx_port_ucrs_restore(struct uart_port *port,
 317                                   struct imx_port_ucrs *ucr)
 318 {
 319         /* restore control registers */
 320         writel(ucr->ucr1, port->membase + UCR1);
 321         writel(ucr->ucr2, port->membase + UCR2);
 322         writel(ucr->ucr3, port->membase + UCR3);
 323 }
 324 #endif
 325
 326 /*
 327  * Handle any change of modem status signal since we were last called.
 328  */
 329 static void imx_mctrl_check(struct imx_port *sport)
 330 {
 331         unsigned int status, changed;
 332
 333         status = sport->port.ops->get_mctrl(&sport->port);
 334         changed = status ^ sport->old_status;
 335
 336         if (changed == 0)
 337                 return;
 338
 339         sport->old_status = status;
 340
 341         if (changed & TIOCM_RI)
 342                 sport->port.icount.rng++;
 343         if (changed & TIOCM_DSR)
 344                 sport->port.icount.dsr++;
 345         if (changed & TIOCM_CAR)
 346                 uart_handle_dcd_change(&sport->port, status & TIOCM_CAR);
 347         if (changed & TIOCM_CTS)
 348                 uart_handle_cts_change(&sport->port, status & TIOCM_CTS);
 349
 350         wake_up_interruptible(&sport->port.state->port.delta_msr_wait);
 351 }
 352
 353 /*
 354  * This is our per-port timeout handler, for checking the
 355  * modem status signals.
 356  */
 357 static void imx_timeout(unsigned long data)
 358 {
 359         struct imx_port *sport = (struct imx_port *)data;
 360         unsigned long flags;
 361
 362         if (sport->port.state) {
 363                 spin_lock_irqsave(&sport->port.lock, flags);
 364                 imx_mctrl_check(sport);
 365                 spin_unlock_irqrestore(&sport->port.lock, flags);
 366
 367                 mod_timer(&sport->timer, jiffies + MCTRL_TIMEOUT);
 368         }
 369 }
 370
 371 /*
 372  * interrupts disabled on entry
 373  */
 374 static void imx_stop_tx(struct uart_port *port)
 375 {
 376         struct imx_port *sport = (struct imx_port *)port;
 377         unsigned long temp;
 378
 379         if (USE_IRDA(sport)) {
 380                 /* half duplex - wait for end of transmission */
 381                 int n = 256;
 382                 while ((--n > 0) &&
 383                       !(readl(sport->port.membase + USR2) & USR2_TXDC)) {
 384                         udelay(5);
 385                         barrier();
 386                 }
 387                 /*
 388                  * irda transceiver - wait a bit more to avoid
 389                  * cutoff, hardware dependent
 390                  */
 391                 udelay(sport->trcv_delay);
 392
 393                 /*
 394                  * half duplex - reactivate receive mode,
 395                  * flush receive pipe echo crap
 396                  */
 397                 if (readl(sport->port.membase + USR2) & USR2_TXDC) {
 398                         temp = readl(sport->port.membase + UCR1);
 399                         temp &= ~(UCR1_TXMPTYEN | UCR1_TRDYEN);
 400                         writel(temp, sport->port.membase + UCR1);
 401
 402                         temp = readl(sport->port.membase + UCR4);
 403                         temp &= ~(UCR4_TCEN);
 404                         writel(temp, sport->port.membase + UCR4);
 405
 406                         while (readl(sport->port.membase + URXD0) &
 407                                URXD_CHARRDY)
 408                                 barrier();
 409
 410                         temp = readl(sport->port.membase + UCR1);
 411                         temp |= UCR1_RRDYEN;
 412                         writel(temp, sport->port.membase + UCR1);
 413
 414                         temp = readl(sport->port.membase + UCR4);
 415                         temp |= UCR4_DREN;
 416                         writel(temp, sport->port.membase + UCR4);
 417                 }
 418                 return;
 419         }
 420
 421         /*
 422          * We are maybe in the SMP context, so if the DMA TX thread is running
 423          * on other cpu, we have to wait for it to finish.
 424          */
 425         if (sport->dma_is_enabled && sport->dma_is_txing)
 426                 return;
 427
 428         temp = readl(sport->port.membase + UCR1);
 429         writel(temp & ~UCR1_TXMPTYEN, sport->port.membase + UCR1);
 430 }
 431
 432 /*
 433  * interrupts disabled on entry
 434  */
 435 static void imx_stop_rx(struct uart_port *port)
 436 {
 437         struct imx_port *sport = (struct imx_port *)port;
 438         unsigned long temp;
 439
 440         if (sport->dma_is_enabled && sport->dma_is_rxing) {
 441                 if (sport->port.suspended) {
 442                         dmaengine_terminate_all(sport->dma_chan_rx);
 443                         sport->dma_is_rxing = 0;
 444                 } else {
 445                         return;
 446                 }
 447         }
 448
 449         temp = readl(sport->port.membase + UCR2);
 450         writel(temp & ~UCR2_RXEN, sport->port.membase + UCR2);
 451
 452         /* disable the `Receiver Ready Interrrupt` */
 453         temp = readl(sport->port.membase + UCR1);
 454         writel(temp & ~UCR1_RRDYEN, sport->port.membase + UCR1);
 455 }
 456
 457 /*
 458  * Set the modem control timer to fire immediately.
 459  */
 460 static void imx_enable_ms(struct uart_port *port)
 461 {
 462         struct imx_port *sport = (struct imx_port *)port;
 463
 464         mod_timer(&sport->timer, jiffies);
 465 }
 466
 467 static inline void imx_transmit_buffer(struct imx_port *sport)
 468 {
 469         struct circ_buf *xmit = &sport->port.state->xmit;
 470
 471         if (sport->port.x_char) {
 472                 /* Send next char */
 473                 writel(sport->port.x_char, sport->port.membase + URTX0);
 474                 return;
 475         }
 476
 477         if (uart_circ_empty(xmit) || uart_tx_stopped(&sport->port)) {
 478                 imx_stop_tx(&sport->port);
 479                 return;
 480         }
 481
 482         while (!uart_circ_empty(xmit) &&
 483                !(readl(sport->port.membase + uts_reg(sport)) & UTS_TXFULL)) {
 484                 /* send xmit->buf[xmit->tail]
 485                  * out the port here */
 486                 writel(xmit->buf[xmit->tail], sport->port.membase + URTX0);
 487                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 488                 sport->port.icount.tx++;
 489         }
 490
 491         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 492                 uart_write_wakeup(&sport->port);
 493
 494         if (uart_circ_empty(xmit))
 495                 imx_stop_tx(&sport->port);
 496 }
 497
 498 static void dma_tx_callback(void *data)
 499 {
 500         struct imx_port *sport = data;
 501         struct scatterlist *sgl = &sport->tx_sgl[0];
 502         struct circ_buf *xmit = &sport->port.state->xmit;
 503         unsigned long flags;
 504
 505         dma_unmap_sg(sport->port.dev, sgl, sport->dma_tx_nents, DMA_TO_DEVICE);
 506
 507         sport->dma_is_txing = 0;
 508
 509         /* update the stat */
 510         spin_lock_irqsave(&sport->port.lock, flags);
 511         xmit->tail = (xmit->tail + sport->tx_bytes) & (UART_XMIT_SIZE - 1);
 512         sport->port.icount.tx += sport->tx_bytes;
 513         spin_unlock_irqrestore(&sport->port.lock, flags);
 514
 515         dev_dbg(sport->port.dev, "we finish the TX DMA.\n");
 516
 517         uart_write_wakeup(&sport->port);
 518
 519         if (waitqueue_active(&sport->dma_wait)) {
 520                 wake_up(&sport->dma_wait);
 521                 dev_dbg(sport->port.dev, "exit in %s.\n", __func__);
 522                 return;
 523         }
 524 }
 525
 526 static void imx_dma_tx(struct imx_port *sport)
 527 {
 528         struct circ_buf *xmit = &sport->port.state->xmit;
 529         struct scatterlist *sgl = sport->tx_sgl;
 530         struct dma_async_tx_descriptor *desc;
 531         struct dma_chan *chan = sport->dma_chan_tx;
 532         struct device *dev = sport->port.dev;
 533         enum dma_status status;
 534         int ret;
 535
 536         status = dmaengine_tx_status(chan, (dma_cookie_t)0, NULL);
 537         if (DMA_IN_PROGRESS == status)
 538                 return;
 539
 540         sport->tx_bytes = uart_circ_chars_pending(xmit);
 541
 542         if (xmit->tail > xmit->head && xmit->head > 0) {
 543                 sport->dma_tx_nents = 2;
 544                 sg_init_table(sgl, 2);
 545                 sg_set_buf(sgl, xmit->buf + xmit->tail,
 546                                 UART_XMIT_SIZE - xmit->tail);
 547                 sg_set_buf(sgl + 1, xmit->buf, xmit->head);
 548         } else {
 549                 sport->dma_tx_nents = 1;
 550                 sg_init_one(sgl, xmit->buf + xmit->tail, sport->tx_bytes);
 551         }
 552
 553         ret = dma_map_sg(dev, sgl, sport->dma_tx_nents, DMA_TO_DEVICE);
 554         if (ret == 0) {
 555                 dev_err(dev, "DMA mapping error for TX.\n");
 556                 return;
 557         }
 558         desc = dmaengine_prep_slave_sg(chan, sgl, sport->dma_tx_nents,
 559                                         DMA_MEM_TO_DEV, DMA_PREP_INTERRUPT);
 560         if (!desc) {
 561                 dev_err(dev, "We cannot prepare for the TX slave dma!\n");
 562                 return;
 563         }
 564         desc->callback = dma_tx_callback;
 565         desc->callback_param = sport;
 566
 567         dev_dbg(dev, "TX: prepare to send %lu bytes by DMA.\n",
 568                         uart_circ_chars_pending(xmit));
 569         /* fire it */
 570         sport->dma_is_txing = 1;
 571         dmaengine_submit(desc);
 572         dma_async_issue_pending(chan);
 573         return;
 574 }
 575
 576 /*
 577  * interrupts disabled on entry
 578  */
 579 static void imx_start_tx(struct uart_port *port)
 580 {
 581         struct imx_port *sport = (struct imx_port *)port;
 582         unsigned long temp;
 583
 584         if (USE_IRDA(sport)) {
 585                 /* half duplex in IrDA mode; have to disable receive mode */
 586                 temp = readl(sport->port.membase + UCR4);
 587                 temp &= ~(UCR4_DREN);
 588                 writel(temp, sport->port.membase + UCR4);
 589
 590                 temp = readl(sport->port.membase + UCR1);
 591                 temp &= ~(UCR1_RRDYEN);
 592                 writel(temp, sport->port.membase + UCR1);
 593         }
 594         /* Clear any pending ORE flag before enabling interrupt */
 595         temp = readl(sport->port.membase + USR2);
 596         writel(temp | USR2_ORE, sport->port.membase + USR2);
 597
 598         temp = readl(sport->port.membase + UCR4);
 599         temp |= UCR4_OREN;
 600         writel(temp, sport->port.membase + UCR4);
 601
 602         if (!sport->dma_is_enabled) {
 603                 temp = readl(sport->port.membase + UCR1);
 604                 writel(temp | UCR1_TXMPTYEN, sport->port.membase + UCR1);
 605         }
 606
 607         if (USE_IRDA(sport)) {
 608                 temp = readl(sport->port.membase + UCR1);
 609                 temp |= UCR1_TRDYEN;
 610                 writel(temp, sport->port.membase + UCR1);
 611
 612                 temp = readl(sport->port.membase + UCR4);
 613                 temp |= UCR4_TCEN;
 614                 writel(temp, sport->port.membase + UCR4);
 615         }
 616
 617         if (sport->dma_is_enabled) {
 618                 /* FIXME: port->x_char must be transmitted if != 0 */
 619                 if (!uart_circ_empty(&port->state->xmit) &&
 620                     !uart_tx_stopped(port))
 621                         imx_dma_tx(sport);
 622                 return;
 623         }
 624 }
 625
 626 static irqreturn_t imx_rtsint(int irq, void *dev_id)
 627 {
 628         struct imx_port *sport = dev_id;
 629         unsigned int val;
 630         unsigned long flags;
 631
 632         spin_lock_irqsave(&sport->port.lock, flags);
 633
 634         writel(USR1_RTSD, sport->port.membase + USR1);
 635         val = readl(sport->port.membase + USR1) & USR1_RTSS;
 636         uart_handle_cts_change(&sport->port, !!val);
 637         wake_up_interruptible(&sport->port.state->port.delta_msr_wait);
 638
 639         spin_unlock_irqrestore(&sport->port.lock, flags);
 640         return IRQ_HANDLED;
 641 }
 642
 643 static irqreturn_t imx_txint(int irq, void *dev_id)
 644 {
 645         struct imx_port *sport = dev_id;
 646         unsigned long flags;
 647
 648         spin_lock_irqsave(&sport->port.lock, flags);
 649         imx_transmit_buffer(sport);
 650         spin_unlock_irqrestore(&sport->port.lock, flags);
 651         return IRQ_HANDLED;
 652 }
 653
 654 static irqreturn_t imx_rxint(int irq, void *dev_id)
 655 {
 656         struct imx_port *sport = dev_id;
 657         unsigned int rx, flg, ignored = 0;
 658         struct tty_port *port = &sport->port.state->port;
 659         unsigned long flags, temp;
 660
 661         spin_lock_irqsave(&sport->port.lock, flags);
 662
 663         while (readl(sport->port.membase + USR2) & USR2_RDR) {
 664                 flg = TTY_NORMAL;
 665                 sport->port.icount.rx++;
 666
 667                 rx = readl(sport->port.membase + URXD0);
 668
 669                 temp = readl(sport->port.membase + USR2);
 670                 if (temp & USR2_BRCD) {
 671                         writel(USR2_BRCD, sport->port.membase + USR2);
 672                         if (uart_handle_break(&sport->port))
 673                                 continue;
 674                 }
 675
 676                 if (uart_handle_sysrq_char(&sport->port, (unsigned char)rx))
 677                         continue;
 678
 679                 if (unlikely(rx & URXD_ERR)) {
 680                         if (rx & URXD_BRK)
 681                                 sport->port.icount.brk++;
 682                         else if (rx & URXD_PRERR)
 683                                 sport->port.icount.parity++;
 684                         else if (rx & URXD_FRMERR)
 685                                 sport->port.icount.frame++;
 686                         if (rx & URXD_OVRRUN)
 687                                 sport->port.icount.overrun++;
 688
 689                         if (rx & sport->port.ignore_status_mask) {
 690                                 if (++ignored > 100)
 691                                         goto out;
 692                                 continue;
 693                         }
 694
 695                         rx &= sport->port.read_status_mask;
 696
 697                         if (rx & URXD_BRK)
 698                                 flg = TTY_BREAK;
 699                         else if (rx & URXD_PRERR)
 700                                 flg = TTY_PARITY;
 701                         else if (rx & URXD_FRMERR)
 702                                 flg = TTY_FRAME;
 703                         if (rx & URXD_OVRRUN)
 704                                 flg = TTY_OVERRUN;
 705
 706 #ifdef SUPPORT_SYSRQ
 707                         sport->port.sysrq = 0;
 708 #endif
 709                 }
 710
 711                 if (sport->port.ignore_status_mask & URXD_DUMMY_READ)
 712                         goto out;
 713
 714                 tty_insert_flip_char(port, rx, flg);
 715         }
 716
 717 out:
 718         spin_unlock_irqrestore(&sport->port.lock, flags);
 719         tty_flip_buffer_push(port);
 720         return IRQ_HANDLED;
 721 }
 722
 723 static int start_rx_dma(struct imx_port *sport);
 724 /*
 725  * If the RXFIFO is filled with some data, and then we
 726  * arise a DMA operation to receive them.
 727  */
 728 static void imx_dma_rxint(struct imx_port *sport)
 729 {
 730         unsigned long temp;
 731         unsigned long flags;
 732
 733         spin_lock_irqsave(&sport->port.lock, flags);
 734
 735         temp = readl(sport->port.membase + USR2);
 736         if ((temp & USR2_RDR) && !sport->dma_is_rxing) {
 737                 sport->dma_is_rxing = 1;
 738
 739                 /* disable the `Recerver Ready Interrrupt` */
 740                 temp = readl(sport->port.membase + UCR1);
 741                 temp &= ~(UCR1_RRDYEN);
 742                 writel(temp, sport->port.membase + UCR1);
 743
 744                 /* tell the DMA to receive the data. */
 745                 start_rx_dma(sport);
 746         }
 747
 748         spin_unlock_irqrestore(&sport->port.lock, flags);
 749 }
 750
 751 static irqreturn_t imx_int(int irq, void *dev_id)
 752 {
 753         struct imx_port *sport = dev_id;
 754         unsigned int sts;
 755         unsigned int sts2;
 756
 757         sts = readl(sport->port.membase + USR1);
 758
 759         if (sts & USR1_RRDY) {
 760                 if (sport->dma_is_enabled)
 761                         imx_dma_rxint(sport);
 762                 else
 763                         imx_rxint(irq, dev_id);
 764         }
 765
 766         if (sts & USR1_TRDY &&
 767                         readl(sport->port.membase + UCR1) & UCR1_TXMPTYEN)
 768                 imx_txint(irq, dev_id);
 769
 770         if (sts & USR1_RTSD)
 771                 imx_rtsint(irq, dev_id);
 772
 773         if (sts & USR1_AWAKE)
 774                 writel(USR1_AWAKE, sport->port.membase + USR1);
 775
 776         sts2 = readl(sport->port.membase + USR2);
 777         if (sts2 & USR2_ORE) {
 778                 dev_err(sport->port.dev, "Rx FIFO overrun\n");
 779                 sport->port.icount.overrun++;
 780                 writel(sts2 | USR2_ORE, sport->port.membase + USR2);
 781         }
 782
 783         return IRQ_HANDLED;
 784 }
 785
 786 /*
 787  * Return TIOCSER_TEMT when transmitter is not busy.
 788  */
 789 static unsigned int imx_tx_empty(struct uart_port *port)
 790 {
 791         struct imx_port *sport = (struct imx_port *)port;
 792         unsigned int ret;
 793
 794         ret = (readl(sport->port.membase + USR2) & USR2_TXDC) ?  TIOCSER_TEMT : 0;
 795
 796         /* If the TX DMA is working, return 0. */
 797         if (sport->dma_is_enabled && sport->dma_is_txing)
 798                 ret = 0;
 799
 800         return ret;
 801 }
 802
 803 /*
 804  * We have a modem side uart, so the meanings of RTS and CTS are inverted.
 805  */
 806 static unsigned int imx_get_mctrl(struct uart_port *port)
 807 {
 808         struct imx_port *sport = (struct imx_port *)port;
 809         unsigned int tmp = TIOCM_DSR | TIOCM_CAR;
 810
 811         if (readl(sport->port.membase + USR1) & USR1_RTSS)
 812                 tmp |= TIOCM_CTS;
 813
 814         if (readl(sport->port.membase + UCR2) & UCR2_CTS)
 815                 tmp |= TIOCM_RTS;
 816
 817         if (readl(sport->port.membase + uts_reg(sport)) & UTS_LOOP)
 818                 tmp |= TIOCM_LOOP;
 819
 820         return tmp;
 821 }
 822
 823 static void imx_set_mctrl(struct uart_port *port, unsigned int mctrl)
 824 {
 825         struct imx_port *sport = (struct imx_port *)port;
 826         unsigned long temp;
 827
 828         temp = readl(sport->port.membase + UCR2) & ~(UCR2_CTS | UCR2_CTSC);
 829         if (mctrl & TIOCM_RTS)
 830                 temp |= UCR2_CTS | UCR2_CTSC;
 831
 832         writel(temp, sport->port.membase + UCR2);
 833
 834         temp = readl(sport->port.membase + uts_reg(sport)) & ~UTS_LOOP;
 835         if (mctrl & TIOCM_LOOP)
 836                 temp |= UTS_LOOP;
 837         writel(temp, sport->port.membase + uts_reg(sport));
 838 }
 839
 840 /*
 841  * Interrupts always disabled.
 842  */
 843 static void imx_break_ctl(struct uart_port *port, int break_state)
 844 {
 845         struct imx_port *sport = (struct imx_port *)port;
 846         unsigned long flags, temp;
 847
 848         spin_lock_irqsave(&sport->port.lock, flags);
 849
 850         temp = readl(sport->port.membase + UCR1) & ~UCR1_SNDBRK;
 851
 852         if (break_state != 0)
 853                 temp |= UCR1_SNDBRK;
 854
 855         writel(temp, sport->port.membase + UCR1);
 856
 857         spin_unlock_irqrestore(&sport->port.lock, flags);
 858 }
 859
 860 #define TXTL 2 /* reset default */
 861 #define RXTL 1 /* reset default */
 862
 863 static int imx_setup_ufcr(struct imx_port *sport, unsigned int mode)
 864 {
 865         unsigned int val;
 866
 867         /* set receiver / transmitter trigger level */
 868         val = readl(sport->port.membase + UFCR) & (UFCR_RFDIV | UFCR_DCEDTE);
 869         val |= TXTL << UFCR_TXTL_SHF | RXTL;
 870         writel(val, sport->port.membase + UFCR);
 871         return 0;
 872 }
 873
 874 #define RX_BUF_SIZE     (PAGE_SIZE)
 875 static void imx_rx_dma_done(struct imx_port *sport)
 876 {
 877         unsigned long temp;
 878         unsigned long flags;
 879
 880         spin_lock_irqsave(&sport->port.lock, flags);
 881
 882         /* Enable this interrupt when the RXFIFO is empty. */
 883         temp = readl(sport->port.membase + UCR1);
 884         temp |= UCR1_RRDYEN;
 885         writel(temp, sport->port.membase + UCR1);
 886
 887         sport->dma_is_rxing = 0;
 888
 889         /* Is the shutdown waiting for us? */
 890         if (waitqueue_active(&sport->dma_wait))
 891                 wake_up(&sport->dma_wait);
 892
 893         spin_unlock_irqrestore(&sport->port.lock, flags);
 894 }
 895
 896 /*
 897  * There are three kinds of RX DMA interrupts(such as in the MX6Q):
 898  *   [1] the RX DMA buffer is full.
 899  *   [2] the Aging timer expires(wait for 8 bytes long)
 900  *   [3] the Idle Condition Detect(enabled the UCR4_IDDMAEN).
 901  *
 902  * The [2] is trigger when a character was been sitting in the FIFO
 903  * meanwhile [3] can wait for 32 bytes long when the RX line is
 904  * on IDLE state and RxFIFO is empty.
 905  */
 906 static void dma_rx_callback(void *data)
 907 {
 908         struct imx_port *sport = data;
 909         struct dma_chan *chan = sport->dma_chan_rx;
 910         struct scatterlist *sgl = &sport->rx_sgl;
 911         struct tty_port *port = &sport->port.state->port;
 912         struct dma_tx_state state;
 913         enum dma_status status;
 914         unsigned int count;
 915
 916         /* unmap it first */
 917         dma_unmap_sg(sport->port.dev, sgl, 1, DMA_FROM_DEVICE);
 918
 919         status = dmaengine_tx_status(chan, (dma_cookie_t)0, &state);
 920         count = RX_BUF_SIZE - state.residue;
 921         dev_dbg(sport->port.dev, "We get %d bytes.\n", count);
 922
 923         if (count) {
 924                 if (!(sport->port.ignore_status_mask & URXD_DUMMY_READ))
 925                         tty_insert_flip_string(port, sport->rx_buf, count);
 926                 tty_flip_buffer_push(port);
 927
 928                 start_rx_dma(sport);
 929         } else
 930                 imx_rx_dma_done(sport);
 931 }
 932
 933 static int start_rx_dma(struct imx_port *sport)
 934 {
 935         struct scatterlist *sgl = &sport->rx_sgl;
 936         struct dma_chan *chan = sport->dma_chan_rx;
 937         struct device *dev = sport->port.dev;
 938         struct dma_async_tx_descriptor *desc;
 939         int ret;
 940
 941         sg_init_one(sgl, sport->rx_buf, RX_BUF_SIZE);
 942         ret = dma_map_sg(dev, sgl, 1, DMA_FROM_DEVICE);
 943         if (ret == 0) {
 944                 dev_err(dev, "DMA mapping error for RX.\n");
 945                 return -EINVAL;
 946         }
 947         desc = dmaengine_prep_slave_sg(chan, sgl, 1, DMA_DEV_TO_MEM,
 948                                         DMA_PREP_INTERRUPT);
 949         if (!desc) {
 950                 dev_err(dev, "We cannot prepare for the RX slave dma!\n");
 951                 return -EINVAL;
 952         }
 953         desc->callback = dma_rx_callback;
 954         desc->callback_param = sport;
 955
 956         dev_dbg(dev, "RX: prepare for the DMA.\n");
 957         dmaengine_submit(desc);
 958         dma_async_issue_pending(chan);
 959         return 0;
 960 }
 961
 962 static void imx_uart_dma_exit(struct imx_port *sport)
 963 {
 964         if (sport->dma_chan_rx) {
 965                 dma_release_channel(sport->dma_chan_rx);
 966                 sport->dma_chan_rx = NULL;
 967
 968                 kfree(sport->rx_buf);
 969                 sport->rx_buf = NULL;
 970         }
 971
 972         if (sport->dma_chan_tx) {
 973                 dma_release_channel(sport->dma_chan_tx);
 974                 sport->dma_chan_tx = NULL;
 975         }
 976
 977         sport->dma_is_inited = 0;
 978 }
 979
 980 static int imx_uart_dma_init(struct imx_port *sport)
 981 {
 982         struct dma_slave_config slave_config = {};
 983         struct device *dev = sport->port.dev;
 984         int ret;
 985
 986         /* Prepare for RX : */
 987         sport->dma_chan_rx = dma_request_slave_channel(dev, "rx");
 988         if (!sport->dma_chan_rx) {
 989                 dev_dbg(dev, "cannot get the DMA channel.\n");
 990                 ret = -EINVAL;
 991                 goto err;
 992         }
 993
 994         slave_config.direction = DMA_DEV_TO_MEM;
 995         slave_config.src_addr = sport->port.mapbase + URXD0;
 996         slave_config.src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
 997         slave_config.src_maxburst = RXTL;
 998         ret = dmaengine_slave_config(sport->dma_chan_rx, &slave_config);
 999         if (ret) {
1000                 dev_err(dev, "error in RX dma configuration.\n");
1001                 goto err;
1002         }
1003
1004         sport->rx_buf = kzalloc(PAGE_SIZE, GFP_KERNEL);
1005         if (!sport->rx_buf) {
1006                 ret = -ENOMEM;
1007                 goto err;
1008         }
1009
1010         /* Prepare for TX : */
1011         sport->dma_chan_tx = dma_request_slave_channel(dev, "tx");
1012         if (!sport->dma_chan_tx) {
1013                 dev_err(dev, "cannot get the TX DMA channel!\n");
1014                 ret = -EINVAL;
1015                 goto err;
1016         }
1017
1018         slave_config.direction = DMA_MEM_TO_DEV;
1019         slave_config.dst_addr = sport->port.mapbase + URTX0;
1020         slave_config.dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
1021         slave_config.dst_maxburst = TXTL;
1022         ret = dmaengine_slave_config(sport->dma_chan_tx, &slave_config);
1023         if (ret) {
1024                 dev_err(dev, "error in TX dma configuration.");
1025                 goto err;
1026         }
1027
1028         sport->dma_is_inited = 1;
1029
1030         return 0;
1031 err:
1032         imx_uart_dma_exit(sport);
1033         return ret;
1034 }
1035
1036 static void imx_enable_dma(struct imx_port *sport)
1037 {
1038         unsigned long temp;
1039
1040         init_waitqueue_head(&sport->dma_wait);
1041
1042         /* set UCR1 */
1043         temp = readl(sport->port.membase + UCR1);
1044         temp |= UCR1_RDMAEN | UCR1_TDMAEN | UCR1_ATDMAEN |
1045                 /* wait for 32 idle frames for IDDMA interrupt */
1046                 UCR1_ICD_REG(3);
1047         writel(temp, sport->port.membase + UCR1);
1048
1049         /* set UCR4 */
1050         temp = readl(sport->port.membase + UCR4);
1051         temp |= UCR4_IDDMAEN;
1052         writel(temp, sport->port.membase + UCR4);
1053
1054         sport->dma_is_enabled = 1;
1055 }
1056
1057 static void imx_disable_dma(struct imx_port *sport)
1058 {
1059         unsigned long temp;
1060
1061         /* clear UCR1 */
1062         temp = readl(sport->port.membase + UCR1);
1063         temp &= ~(UCR1_RDMAEN | UCR1_TDMAEN | UCR1_ATDMAEN);
1064         writel(temp, sport->port.membase + UCR1);
1065
1066         /* clear UCR2 */
1067         temp = readl(sport->port.membase + UCR2);
1068         temp &= ~(UCR2_CTSC | UCR2_CTS);
1069         writel(temp, sport->port.membase + UCR2);
1070
1071         /* clear UCR4 */
1072         temp = readl(sport->port.membase + UCR4);
1073         temp &= ~UCR4_IDDMAEN;
1074         writel(temp, sport->port.membase + UCR4);
1075
1076         sport->dma_is_enabled = 0;
1077 }
1078
1079 /* half the RX buffer size */
1080 #define CTSTL 16
1081
1082 static int imx_startup(struct uart_port *port)
1083 {
1084         struct imx_port *sport = (struct imx_port *)port;
1085         int retval, i;
1086         unsigned long flags, temp;
1087
1088         retval = clk_prepare_enable(sport->clk_per);
1089         if (retval)
1090                 return retval;
1091         retval = clk_prepare_enable(sport->clk_ipg);
1092         if (retval) {
1093                 clk_disable_unprepare(sport->clk_per);
1094                 return retval;
1095         }
1096
1097         imx_setup_ufcr(sport, 0);
1098
1099         /* disable the DREN bit (Data Ready interrupt enable) before
1100          * requesting IRQs
1101          */
1102         temp = readl(sport->port.membase + UCR4);
1103
1104         if (USE_IRDA(sport))
1105                 temp |= UCR4_IRSC;
1106
1107         /* set the trigger level for CTS */
1108         temp &= ~(UCR4_CTSTL_MASK << UCR4_CTSTL_SHF);
1109         temp |= CTSTL << UCR4_CTSTL_SHF;
1110
1111         writel(temp & ~UCR4_DREN, sport->port.membase + UCR4);
1112
1113         /* Reset fifo's and state machines */
1114         i = 100;
1115
1116         temp = readl(sport->port.membase + UCR2);
1117         temp &= ~UCR2_SRST;
1118         writel(temp, sport->port.membase + UCR2);
1119
1120         while (!(readl(sport->port.membase + UCR2) & UCR2_SRST) && (--i > 0))
1121                 udelay(1);
1122
1123         spin_lock_irqsave(&sport->port.lock, flags);
1124         /*
1125          * Finally, clear and enable interrupts
1126          */
1127         writel(USR1_RTSD, sport->port.membase + USR1);
1128
1129         temp = readl(sport->port.membase + UCR1);
1130         temp |= UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN;
1131
1132         if (USE_IRDA(sport)) {
1133                 temp |= UCR1_IREN;
1134                 temp &= ~(UCR1_RTSDEN);
1135         }
1136
1137         writel(temp, sport->port.membase + UCR1);
1138
1139         temp = readl(sport->port.membase + UCR2);
1140         temp |= (UCR2_RXEN | UCR2_TXEN);
1141         if (!sport->have_rtscts)
1142                 temp |= UCR2_IRTS;
1143         writel(temp, sport->port.membase + UCR2);
1144
1145         if (!is_imx1_uart(sport)) {
1146                 temp = readl(sport->port.membase + UCR3);
1147                 temp |= IMX21_UCR3_RXDMUXSEL | UCR3_ADNIMP;
1148                 writel(temp, sport->port.membase + UCR3);
1149         }
1150
1151         if (USE_IRDA(sport)) {
1152                 temp = readl(sport->port.membase + UCR4);
1153                 if (sport->irda_inv_rx)
1154                         temp |= UCR4_INVR;
1155                 else
1156                         temp &= ~(UCR4_INVR);
1157                 writel(temp | UCR4_DREN, sport->port.membase + UCR4);
1158
1159                 temp = readl(sport->port.membase + UCR3);
1160                 if (sport->irda_inv_tx)
1161                         temp |= UCR3_INVT;
1162                 else
1163                         temp &= ~(UCR3_INVT);
1164                 writel(temp, sport->port.membase + UCR3);
1165         }
1166
1167         /*
1168          * Enable modem status interrupts
1169          */
1170         imx_enable_ms(&sport->port);
1171         spin_unlock_irqrestore(&sport->port.lock, flags);
1172
1173         if (USE_IRDA(sport)) {
1174                 struct imxuart_platform_data *pdata;
1175                 pdata = dev_get_platdata(sport->port.dev);
1176                 sport->irda_inv_rx = pdata->irda_inv_rx;
1177                 sport->irda_inv_tx = pdata->irda_inv_tx;
1178                 sport->trcv_delay = pdata->transceiver_delay;
1179                 if (pdata->irda_enable)
1180                         pdata->irda_enable(1);
1181         }
1182
1183         return 0;
1184 }
1185
1186 static void imx_shutdown(struct uart_port *port)
1187 {
1188         struct imx_port *sport = (struct imx_port *)port;
1189         unsigned long temp;
1190         unsigned long flags;
1191
1192         if (sport->dma_is_enabled) {
1193                 int ret;
1194
1195                 /* We have to wait for the DMA to finish. */
1196                 ret = wait_event_interruptible(sport->dma_wait,
1197                         !sport->dma_is_rxing && !sport->dma_is_txing);
1198                 if (ret != 0) {
1199                         sport->dma_is_rxing = 0;
1200                         sport->dma_is_txing = 0;
1201                         dmaengine_terminate_all(sport->dma_chan_tx);
1202                         dmaengine_terminate_all(sport->dma_chan_rx);
1203                 }
1204                 spin_lock_irqsave(&sport->port.lock, flags);
1205                 imx_stop_tx(port);
1206                 imx_stop_rx(port);
1207                 imx_disable_dma(sport);
1208                 spin_unlock_irqrestore(&sport->port.lock, flags);
1209                 imx_uart_dma_exit(sport);
1210         }
1211
1212         spin_lock_irqsave(&sport->port.lock, flags);
1213         temp = readl(sport->port.membase + UCR2);
1214         temp &= ~(UCR2_TXEN);
1215         writel(temp, sport->port.membase + UCR2);
1216         spin_unlock_irqrestore(&sport->port.lock, flags);
1217
1218         if (USE_IRDA(sport)) {
1219                 struct imxuart_platform_data *pdata;
1220                 pdata = dev_get_platdata(sport->port.dev);
1221                 if (pdata->irda_enable)
1222                         pdata->irda_enable(0);
1223         }
1224
1225         /*
1226          * Stop our timer.
1227          */
1228         del_timer_sync(&sport->timer);
1229
1230         /*
1231          * Disable all interrupts, port and break condition.
1232          */
1233
1234         spin_lock_irqsave(&sport->port.lock, flags);
1235         temp = readl(sport->port.membase + UCR1);
1236         temp &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN);
1237         if (USE_IRDA(sport))
1238                 temp &= ~(UCR1_IREN);
1239
1240         writel(temp, sport->port.membase + UCR1);
1241         spin_unlock_irqrestore(&sport->port.lock, flags);
1242
1243         clk_disable_unprepare(sport->clk_per);
1244         clk_disable_unprepare(sport->clk_ipg);
1245 }
1246
1247 static void imx_flush_buffer(struct uart_port *port)
1248 {
1249         struct imx_port *sport = (struct imx_port *)port;
1250
1251         if (sport->dma_is_enabled) {
1252                 sport->tx_bytes = 0;
1253                 dmaengine_terminate_all(sport->dma_chan_tx);
1254         }
1255 }
1256
1257 static void
1258 imx_set_termios(struct uart_port *port, struct ktermios *termios,
1259                    struct ktermios *old)
1260 {
1261         struct imx_port *sport = (struct imx_port *)port;
1262         unsigned long flags;
1263         unsigned int ucr2, old_ucr1, old_txrxen, baud, quot;
1264         unsigned int old_csize = old ? old->c_cflag & CSIZE : CS8;
1265         unsigned int div, ufcr;
1266         unsigned long num, denom;
1267         uint64_t tdiv64;
1268
1269         /*
1270          * If we don't support modem control lines, don't allow
1271          * these to be set.
1272          */
1273         if (0) {
1274                 termios->c_cflag &= ~(HUPCL | CRTSCTS | CMSPAR);
1275                 termios->c_cflag |= CLOCAL;
1276         }
1277
1278         /*
1279          * We only support CS7 and CS8.
1280          */
1281         while ((termios->c_cflag & CSIZE) != CS7 &&
1282                (termios->c_cflag & CSIZE) != CS8) {
1283                 termios->c_cflag &= ~CSIZE;
1284                 termios->c_cflag |= old_csize;
1285                 old_csize = CS8;
1286         }
1287
1288         if ((termios->c_cflag & CSIZE) == CS8)
1289                 ucr2 = UCR2_WS | UCR2_SRST | UCR2_IRTS;
1290         else
1291                 ucr2 = UCR2_SRST | UCR2_IRTS;
1292
1293         if (termios->c_cflag & CRTSCTS) {
1294                 if (sport->have_rtscts) {
1295                         ucr2 &= ~UCR2_IRTS;
1296                         ucr2 |= UCR2_CTSC;
1297
1298                         /* Can we enable the DMA support? */
1299                         if (is_imx6q_uart(sport) && !uart_console(port)
1300                                 && !sport->dma_is_inited)
1301                                 imx_uart_dma_init(sport);
1302                 } else {
1303                         termios->c_cflag &= ~CRTSCTS;
1304                 }
1305         }
1306
1307         if (termios->c_cflag & CSTOPB)
1308                 ucr2 |= UCR2_STPB;
1309         if (termios->c_cflag & PARENB) {
1310                 ucr2 |= UCR2_PREN;
1311                 if (termios->c_cflag & PARODD)
1312                         ucr2 |= UCR2_PROE;
1313         }
1314
1315         del_timer_sync(&sport->timer);
1316
1317         /*
1318          * Ask the core to calculate the divisor for us.
1319          */
1320         baud = uart_get_baud_rate(port, termios, old, 50, port->uartclk / 16);
1321         quot = uart_get_divisor(port, baud);
1322
1323         spin_lock_irqsave(&sport->port.lock, flags);
1324
1325         sport->port.read_status_mask = 0;
1326         if (termios->c_iflag & INPCK)
1327                 sport->port.read_status_mask |= (URXD_FRMERR | URXD_PRERR);
1328         if (termios->c_iflag & (BRKINT | PARMRK))
1329                 sport->port.read_status_mask |= URXD_BRK;
1330
1331         /*
1332          * Characters to ignore
1333          */
1334         sport->port.ignore_status_mask = 0;
1335         if (termios->c_iflag & IGNPAR)
1336                 sport->port.ignore_status_mask |= URXD_PRERR;
1337         if (termios->c_iflag & IGNBRK) {
1338                 sport->port.ignore_status_mask |= URXD_BRK;
1339                 /*
1340                  * If we're ignoring parity and break indicators,
1341                  * ignore overruns too (for real raw support).
1342                  */
1343                 if (termios->c_iflag & IGNPAR)
1344                         sport->port.ignore_status_mask |= URXD_OVRRUN;
1345         }
1346
1347         if ((termios->c_cflag & CREAD) == 0)
1348                 sport->port.ignore_status_mask |= URXD_DUMMY_READ;
1349
1350         /*
1351          * Update the per-port timeout.
1352          */
1353         uart_update_timeout(port, termios->c_cflag, baud);
1354
1355         /*
1356          * disable interrupts and drain transmitter
1357          */
1358         old_ucr1 = readl(sport->port.membase + UCR1);
1359         writel(old_ucr1 & ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
1360                         sport->port.membase + UCR1);
1361
1362         while (!(readl(sport->port.membase + USR2) & USR2_TXDC))
1363                 barrier();
1364
1365         /* then, disable everything */
1366         old_txrxen = readl(sport->port.membase + UCR2);
1367         writel(old_txrxen & ~(UCR2_TXEN | UCR2_RXEN),
1368                         sport->port.membase + UCR2);
1369         old_txrxen &= (UCR2_TXEN | UCR2_RXEN);
1370
1371         if (USE_IRDA(sport)) {
1372                 /*
1373                  * use maximum available submodule frequency to
1374                  * avoid missing short pulses due to low sampling rate
1375                  */
1376                 div = 1;
1377         } else {
1378                 /* custom-baudrate handling */
1379                 div = sport->port.uartclk / (baud * 16);
1380                 if (baud == 38400 && quot != div)
1381                         baud = sport->port.uartclk / (quot * 16);
1382
1383                 div = sport->port.uartclk / (baud * 16);
1384                 if (div > 7)
1385                         div = 7;
1386                 if (!div)
1387                         div = 1;
1388         }
1389
1390         rational_best_approximation(16 * div * baud, sport->port.uartclk,
1391                 1 << 16, 1 << 16, &num, &denom);
1392
1393         tdiv64 = sport->port.uartclk;
1394         tdiv64 *= num;
1395         do_div(tdiv64, denom * 16 * div);
1396         tty_termios_encode_baud_rate(termios,
1397                                 (speed_t)tdiv64, (speed_t)tdiv64);
1398
1399         num -= 1;
1400         denom -= 1;
1401
1402         ufcr = readl(sport->port.membase + UFCR);
1403         ufcr = (ufcr & (~UFCR_RFDIV)) | UFCR_RFDIV_REG(div);
1404         if (sport->dte_mode)
1405                 ufcr |= UFCR_DCEDTE;
1406         writel(ufcr, sport->port.membase + UFCR);
1407
1408         writel(num, sport->port.membase + UBIR);
1409         writel(denom, sport->port.membase + UBMR);
1410
1411         if (!is_imx1_uart(sport))
1412                 writel(sport->port.uartclk / div / 1000,
1413                                 sport->port.membase + IMX21_ONEMS);
1414
1415         writel(old_ucr1, sport->port.membase + UCR1);
1416
1417         /* set the parity, stop bits and data size */
1418         writel(ucr2 | old_txrxen, sport->port.membase + UCR2);
1419
1420         if (UART_ENABLE_MS(&sport->port, termios->c_cflag))
1421                 imx_enable_ms(&sport->port);
1422
1423         if (sport->dma_is_inited && !sport->dma_is_enabled)
1424                 imx_enable_dma(sport);
1425         spin_unlock_irqrestore(&sport->port.lock, flags);
1426 }
1427
1428 static const char *imx_type(struct uart_port *port)
1429 {
1430         struct imx_port *sport = (struct imx_port *)port;
1431
1432         return sport->port.type == PORT_IMX ? "IMX" : NULL;
1433 }
1434
1435 /*
1436  * Configure/autoconfigure the port.
1437  */
1438 static void imx_config_port(struct uart_port *port, int flags)
1439 {
1440         struct imx_port *sport = (struct imx_port *)port;
1441
1442         if (flags & UART_CONFIG_TYPE)
1443                 sport->port.type = PORT_IMX;
1444 }
1445
1446 /*
1447  * Verify the new serial_struct (for TIOCSSERIAL).
1448  * The only change we allow are to the flags and type, and
1449  * even then only between PORT_IMX and PORT_UNKNOWN
1450  */
1451 static int
1452 imx_verify_port(struct uart_port *port, struct serial_struct *ser)
1453 {
1454         struct imx_port *sport = (struct imx_port *)port;
1455         int ret = 0;
1456
1457         if (ser->type != PORT_UNKNOWN && ser->type != PORT_IMX)
1458                 ret = -EINVAL;
1459         if (sport->port.irq != ser->irq)
1460                 ret = -EINVAL;
1461         if (ser->io_type != UPIO_MEM)
1462                 ret = -EINVAL;
1463         if (sport->port.uartclk / 16 != ser->baud_base)
1464                 ret = -EINVAL;
1465         if (sport->port.mapbase != (unsigned long)ser->iomem_base)
1466                 ret = -EINVAL;
1467         if (sport->port.iobase != ser->port)
1468                 ret = -EINVAL;
1469         if (ser->hub6 != 0)
1470                 ret = -EINVAL;
1471         return ret;
1472 }
1473
1474 #if defined(CONFIG_CONSOLE_POLL)
1475
1476 static int imx_poll_init(struct uart_port *port)
1477 {
1478         struct imx_port *sport = (struct imx_port *)port;
1479         unsigned long flags;
1480         unsigned long temp;
1481         int retval;
1482
1483         retval = clk_prepare_enable(sport->clk_ipg);
1484         if (retval)
1485                 return retval;
1486         retval = clk_prepare_enable(sport->clk_per);
1487         if (retval)
1488                 clk_disable_unprepare(sport->clk_ipg);
1489
1490         imx_setup_ufcr(sport, 0);
1491
1492         spin_lock_irqsave(&sport->port.lock, flags);
1493
1494         temp = readl(sport->port.membase + UCR1);
1495         if (is_imx1_uart(sport))
1496                 temp |= IMX1_UCR1_UARTCLKEN;
1497         temp |= UCR1_UARTEN | UCR1_RRDYEN;
1498         temp &= ~(UCR1_TXMPTYEN | UCR1_RTSDEN);
1499         writel(temp, sport->port.membase + UCR1);
1500
1501         temp = readl(sport->port.membase + UCR2);
1502         temp |= UCR2_RXEN;
1503         writel(temp, sport->port.membase + UCR2);
1504
1505         spin_unlock_irqrestore(&sport->port.lock, flags);
1506
1507         return 0;
1508 }
1509
1510 static int imx_poll_get_char(struct uart_port *port)
1511 {
1512         if (!(readl_relaxed(port->membase + USR2) & USR2_RDR))
1513                 return NO_POLL_CHAR;
1514
1515         return readl_relaxed(port->membase + URXD0) & URXD_RX_DATA;
1516 }
1517
1518 static void imx_poll_put_char(struct uart_port *port, unsigned char c)
1519 {
1520         unsigned int status;
1521
1522         /* drain */
1523         do {
1524                 status = readl_relaxed(port->membase + USR1);
1525         } while (~status & USR1_TRDY);
1526
1527         /* write */
1528         writel_relaxed(c, port->membase + URTX0);
1529
1530         /* flush */
1531         do {
1532                 status = readl_relaxed(port->membase + USR2);
1533         } while (~status & USR2_TXDC);
1534 }
1535 #endif
1536
1537 static struct uart_ops imx_pops = {
1538         .tx_empty       = imx_tx_empty,
1539         .set_mctrl      = imx_set_mctrl,
1540         .get_mctrl      = imx_get_mctrl,
1541         .stop_tx        = imx_stop_tx,
1542         .start_tx       = imx_start_tx,
1543         .stop_rx        = imx_stop_rx,
1544         .enable_ms      = imx_enable_ms,
1545         .break_ctl      = imx_break_ctl,
1546         .startup        = imx_startup,
1547         .shutdown       = imx_shutdown,
1548         .flush_buffer   = imx_flush_buffer,
1549         .set_termios    = imx_set_termios,
1550         .type           = imx_type,
1551         .config_port    = imx_config_port,
1552         .verify_port    = imx_verify_port,
1553 #if defined(CONFIG_CONSOLE_POLL)
1554         .poll_init      = imx_poll_init,
1555         .poll_get_char  = imx_poll_get_char,
1556         .poll_put_char  = imx_poll_put_char,
1557 #endif
1558 };
1559
1560 static struct imx_port *imx_ports[UART_NR];
1561
1562 #ifdef CONFIG_SERIAL_IMX_CONSOLE
1563 static void imx_console_putchar(struct uart_port *port, int ch)
1564 {
1565         struct imx_port *sport = (struct imx_port *)port;
1566
1567         while (readl(sport->port.membase + uts_reg(sport)) & UTS_TXFULL)
1568                 barrier();
1569
1570         writel(ch, sport->port.membase + URTX0);
1571 }
1572
1573 /*
1574  * Interrupts are disabled on entering
1575  */
1576 static void
1577 imx_console_write(struct console *co, const char *s, unsigned int count)
1578 {
1579         struct imx_port *sport = imx_ports[co->index];
1580         struct imx_port_ucrs old_ucr;
1581         unsigned int ucr1;
1582         unsigned long flags = 0;
1583         int locked = 1;
1584         int retval;
1585
1586         retval = clk_enable(sport->clk_per);
1587         if (retval)
1588                 return;
1589         retval = clk_enable(sport->clk_ipg);
1590         if (retval) {
1591                 clk_disable(sport->clk_per);
1592                 return;
1593         }
1594
1595         if (sport->port.sysrq)
1596                 locked = 0;
1597         else if (oops_in_progress)
1598                 locked = spin_trylock_irqsave(&sport->port.lock, flags);
1599         else
1600                 spin_lock_irqsave(&sport->port.lock, flags);
1601
1602         /*
1603          *      First, save UCR1/2/3 and then disable interrupts
1604          */
1605         imx_port_ucrs_save(&sport->port, &old_ucr);
1606         ucr1 = old_ucr.ucr1;
1607
1608         if (is_imx1_uart(sport))
1609                 ucr1 |= IMX1_UCR1_UARTCLKEN;
1610         ucr1 |= UCR1_UARTEN;
1611         ucr1 &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN);
1612
1613         writel(ucr1, sport->port.membase + UCR1);
1614
1615         writel(old_ucr.ucr2 | UCR2_TXEN, sport->port.membase + UCR2);
1616
1617         uart_console_write(&sport->port, s, count, imx_console_putchar);
1618
1619         /*
1620          *      Finally, wait for transmitter to become empty
1621          *      and restore UCR1/2/3
1622          */
1623         while (!(readl(sport->port.membase + USR2) & USR2_TXDC));
1624
1625         imx_port_ucrs_restore(&sport->port, &old_ucr);
1626
1627         if (locked)
1628                 spin_unlock_irqrestore(&sport->port.lock, flags);
1629
1630         clk_disable(sport->clk_ipg);
1631         clk_disable(sport->clk_per);
1632 }
1633
1634 /*
1635  * If the port was already initialised (eg, by a boot loader),
1636  * try to determine the current setup.
1637  */
1638 static void __init
1639 imx_console_get_options(struct imx_port *sport, int *baud,
1640                            int *parity, int *bits)
1641 {
1642
1643         if (readl(sport->port.membase + UCR1) & UCR1_UARTEN) {
1644                 /* ok, the port was enabled */
1645                 unsigned int ucr2, ubir, ubmr, uartclk;
1646                 unsigned int baud_raw;
1647                 unsigned int ucfr_rfdiv;
1648
1649                 ucr2 = readl(sport->port.membase + UCR2);
1650
1651                 *parity = 'n';
1652                 if (ucr2 & UCR2_PREN) {
1653                         if (ucr2 & UCR2_PROE)
1654                                 *parity = 'o';
1655                         else
1656                                 *parity = 'e';
1657                 }
1658
1659                 if (ucr2 & UCR2_WS)
1660                         *bits = 8;
1661                 else
1662                         *bits = 7;
1663
1664                 ubir = readl(sport->port.membase + UBIR) & 0xffff;
1665                 ubmr = readl(sport->port.membase + UBMR) & 0xffff;
1666
1667                 ucfr_rfdiv = (readl(sport->port.membase + UFCR) & UFCR_RFDIV) >> 7;
1668                 if (ucfr_rfdiv == 6)
1669                         ucfr_rfdiv = 7;
1670                 else
1671                         ucfr_rfdiv = 6 - ucfr_rfdiv;
1672
1673                 uartclk = clk_get_rate(sport->clk_per);
1674                 uartclk /= ucfr_rfdiv;
1675
1676                 {       /*
1677                          * The next code provides exact computation of
1678                          *   baud_raw = round(((uartclk/16) * (ubir + 1)) / (ubmr + 1))
1679                          * without need of float support or long long division,
1680                          * which would be required to prevent 32bit arithmetic overflow
1681                          */
1682                         unsigned int mul = ubir + 1;
1683                         unsigned int div = 16 * (ubmr + 1);
1684                         unsigned int rem = uartclk % div;
1685
1686                         baud_raw = (uartclk / div) * mul;
1687                         baud_raw += (rem * mul + div / 2) / div;
1688                         *baud = (baud_raw + 50) / 100 * 100;
1689                 }
1690
1691                 if (*baud != baud_raw)
1692                         pr_info("Console IMX rounded baud rate from %d to %d\n",
1693                                 baud_raw, *baud);
1694         }
1695 }
1696
1697 static int __init
1698 imx_console_setup(struct console *co, char *options)
1699 {
1700         struct imx_port *sport;
1701         int baud = 9600;
1702         int bits = 8;
1703         int parity = 'n';
1704         int flow = 'n';
1705         int retval;
1706
1707         /*
1708          * Check whether an invalid uart number has been specified, and
1709          * if so, search for the first available port that does have
1710          * console support.
1711          */
1712         if (co->index == -1 || co->index >= ARRAY_SIZE(imx_ports))
1713                 co->index = 0;
1714         sport = imx_ports[co->index];
1715         if (sport == NULL)
1716                 return -ENODEV;
1717
1718         /* For setting the registers, we only need to enable the ipg clock. */
1719         retval = clk_prepare_enable(sport->clk_ipg);
1720         if (retval)
1721                 goto error_console;
1722
1723         if (options)
1724                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1725         else
1726                 imx_console_get_options(sport, &baud, &parity, &bits);
1727
1728         imx_setup_ufcr(sport, 0);
1729
1730         retval = uart_set_options(&sport->port, co, baud, parity, bits, flow);
1731
1732         clk_disable(sport->clk_ipg);
1733         if (retval) {
1734                 clk_unprepare(sport->clk_ipg);
1735                 goto error_console;
1736         }
1737
1738         retval = clk_prepare(sport->clk_per);
1739         if (retval)
1740                 clk_disable_unprepare(sport->clk_ipg);
1741
1742 error_console:
1743         return retval;
1744 }
1745
1746 static struct uart_driver imx_reg;
1747 static struct console imx_console = {
1748         .name           = DEV_NAME,
1749         .write          = imx_console_write,
1750         .device         = uart_console_device,
1751         .setup          = imx_console_setup,
1752         .flags          = CON_PRINTBUFFER,
1753         .index          = -1,
1754         .data           = &imx_reg,
1755 };
1756
1757 #define IMX_CONSOLE     &imx_console
1758 #else
1759 #define IMX_CONSOLE     NULL
1760 #endif
1761
1762 static struct uart_driver imx_reg = {
1763         .owner          = THIS_MODULE,
1764         .driver_name    = DRIVER_NAME,
1765         .dev_name       = DEV_NAME,
1766         .major          = SERIAL_IMX_MAJOR,
1767         .minor          = MINOR_START,
1768         .nr             = ARRAY_SIZE(imx_ports),
1769         .cons           = IMX_CONSOLE,
1770 };
1771
1772 static int serial_imx_suspend(struct platform_device *dev, pm_message_t state)
1773 {
1774         struct imx_port *sport = platform_get_drvdata(dev);
1775         unsigned int val;
1776
1777         /* enable wakeup from i.MX UART */
1778         val = readl(sport->port.membase + UCR3);
1779         val |= UCR3_AWAKEN;
1780         writel(val, sport->port.membase + UCR3);
1781
1782         uart_suspend_port(&imx_reg, &sport->port);
1783
1784         return 0;
1785 }
1786
1787 static int serial_imx_resume(struct platform_device *dev)
1788 {
1789         struct imx_port *sport = platform_get_drvdata(dev);
1790         unsigned int val;
1791
1792         /* disable wakeup from i.MX UART */
1793         val = readl(sport->port.membase + UCR3);
1794         val &= ~UCR3_AWAKEN;
1795         writel(val, sport->port.membase + UCR3);
1796
1797         uart_resume_port(&imx_reg, &sport->port);
1798
1799         return 0;
1800 }
1801
1802 #ifdef CONFIG_OF
1803 /*
1804  * This function returns 1 iff pdev isn't a device instatiated by dt, 0 iff it
1805  * could successfully get all information from dt or a negative errno.
1806  */
1807 static int serial_imx_probe_dt(struct imx_port *sport,
1808                 struct platform_device *pdev)
1809 {
1810         struct device_node *np = pdev->dev.of_node;
1811         const struct of_device_id *of_id =
1812                         of_match_device(imx_uart_dt_ids, &pdev->dev);
1813         int ret;
1814
1815         if (!np)
1816                 /* no device tree device */
1817                 return 1;
1818
1819         ret = of_alias_get_id(np, "serial");
1820         if (ret < 0) {
1821                 dev_err(&pdev->dev, "failed to get alias id, errno %d\n", ret);
1822                 return ret;
1823         }
1824         sport->port.line = ret;
1825
1826         if (of_get_property(np, "fsl,uart-has-rtscts", NULL))
1827                 sport->have_rtscts = 1;
1828
1829         if (of_get_property(np, "fsl,irda-mode", NULL))
1830                 sport->use_irda = 1;
1831
1832         if (of_get_property(np, "fsl,dte-mode", NULL))
1833                 sport->dte_mode = 1;
1834
1835         sport->devdata = of_id->data;
1836
1837         return 0;
1838 }
1839 #else
1840 static inline int serial_imx_probe_dt(struct imx_port *sport,
1841                 struct platform_device *pdev)
1842 {
1843         return 1;
1844 }
1845 #endif
1846
1847 static void serial_imx_probe_pdata(struct imx_port *sport,
1848                 struct platform_device *pdev)
1849 {
1850         struct imxuart_platform_data *pdata = dev_get_platdata(&pdev->dev);
1851
1852         sport->port.line = pdev->id;
1853         sport->devdata = (struct imx_uart_data  *) pdev->id_entry->driver_data;
1854
1855         if (!pdata)
1856                 return;
1857
1858         if (pdata->flags & IMXUART_HAVE_RTSCTS)
1859                 sport->have_rtscts = 1;
1860
1861         if (pdata->flags & IMXUART_IRDA)
1862                 sport->use_irda = 1;
1863 }
1864
1865 static int serial_imx_probe(struct platform_device *pdev)
1866 {
1867         struct imx_port *sport;
1868         void __iomem *base;
1869         int ret = 0;
1870         struct resource *res;
1871
1872         sport = devm_kzalloc(&pdev->dev, sizeof(*sport), GFP_KERNEL);
1873         if (!sport)
1874                 return -ENOMEM;
1875
1876         ret = serial_imx_probe_dt(sport, pdev);
1877         if (ret > 0)
1878                 serial_imx_probe_pdata(sport, pdev);
1879         else if (ret < 0)
1880                 return ret;
1881
1882         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1883         base = devm_ioremap_resource(&pdev->dev, res);
1884         if (IS_ERR(base))
1885                 return PTR_ERR(base);
1886
1887         sport->port.dev = &pdev->dev;
1888         sport->port.mapbase = res->start;
1889         sport->port.membase = base;
1890         sport->port.type = PORT_IMX,
1891         sport->port.iotype = UPIO_MEM;
1892         sport->port.irq = platform_get_irq(pdev, 0);
1893         sport->rxirq = platform_get_irq(pdev, 0);
1894         sport->txirq = platform_get_irq(pdev, 1);
1895         sport->rtsirq = platform_get_irq(pdev, 2);
1896         sport->port.fifosize = 32;
1897         sport->port.ops = &imx_pops;
1898         sport->port.flags = UPF_BOOT_AUTOCONF;
1899         init_timer(&sport->timer);
1900         sport->timer.function = imx_timeout;
1901         sport->timer.data     = (unsigned long)sport;
1902
1903         sport->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
1904         if (IS_ERR(sport->clk_ipg)) {
1905                 ret = PTR_ERR(sport->clk_ipg);
1906                 dev_err(&pdev->dev, "failed to get ipg clk: %d\n", ret);
1907                 return ret;
1908         }
1909
1910         sport->clk_per = devm_clk_get(&pdev->dev, "per");
1911         if (IS_ERR(sport->clk_per)) {
1912                 ret = PTR_ERR(sport->clk_per);
1913                 dev_err(&pdev->dev, "failed to get per clk: %d\n", ret);
1914                 return ret;
1915         }
1916
1917         sport->port.uartclk = clk_get_rate(sport->clk_per);
1918
1919         /*
1920          * Allocate the IRQ(s) i.MX1 has three interrupts whereas later
1921          * chips only have one interrupt.
1922          */
1923         if (sport->txirq > 0) {
1924                 ret = devm_request_irq(&pdev->dev, sport->rxirq, imx_rxint, 0,
1925                                        dev_name(&pdev->dev), sport);
1926                 if (ret)
1927                         return ret;
1928
1929                 ret = devm_request_irq(&pdev->dev, sport->txirq, imx_txint, 0,
1930                                        dev_name(&pdev->dev), sport);
1931                 if (ret)
1932                         return ret;
1933
1934                 /* do not use RTS IRQ on IrDA */
1935                 if (!USE_IRDA(sport)) {
1936                         ret = devm_request_irq(&pdev->dev, sport->rtsirq,
1937                                                imx_rtsint, 0,
1938                                                dev_name(&pdev->dev), sport);
1939                         if (ret)
1940                                 return ret;
1941                 }
1942         } else {
1943                 ret = devm_request_irq(&pdev->dev, sport->port.irq, imx_int, 0,
1944                                        dev_name(&pdev->dev), sport);
1945                 if (ret)
1946                         return ret;
1947         }
1948
1949         imx_ports[sport->port.line] = sport;
1950
1951         platform_set_drvdata(pdev, sport);
1952
1953         return uart_add_one_port(&imx_reg, &sport->port);
1954 }
1955
1956 static int serial_imx_remove(struct platform_device *pdev)
1957 {
1958         struct imx_port *sport = platform_get_drvdata(pdev);
1959
1960         return uart_remove_one_port(&imx_reg, &sport->port);
1961 }
1962
1963 static struct platform_driver serial_imx_driver = {
1964         .probe          = serial_imx_probe,
1965         .remove         = serial_imx_remove,
1966
1967         .suspend        = serial_imx_suspend,
1968         .resume         = serial_imx_resume,
1969         .id_table       = imx_uart_devtype,
1970         .driver         = {
1971                 .name   = "imx-uart",
1972                 .of_match_table = imx_uart_dt_ids,
1973         },
1974 };
1975
1976 static int __init imx_serial_init(void)
1977 {
1978         int ret = uart_register_driver(&imx_reg);
1979
1980         if (ret)
1981                 return ret;
1982
1983         ret = platform_driver_register(&serial_imx_driver);
1984         if (ret != 0)
1985                 uart_unregister_driver(&imx_reg);
1986
1987         return ret;
1988 }
1989
1990 static void __exit imx_serial_exit(void)
1991 {
1992         platform_driver_unregister(&serial_imx_driver);
1993         uart_unregister_driver(&imx_reg);
1994 }
1995
1996 module_init(imx_serial_init);
1997 module_exit(imx_serial_exit);
1998
1999 MODULE_AUTHOR("Sascha Hauer");
2000 MODULE_DESCRIPTION("IMX generic serial port driver");
2001 MODULE_LICENSE("GPL");
2002 MODULE_ALIAS("platform:imx-uart");