drivers/tty/serial/imx.c

   1 /*
   2  *  Driver for Motorola IMX serial ports
   3  *
   4  *  Based on drivers/char/serial.c, by Linus Torvalds, Theodore Ts'o.
   5  *
   6  *  Author: Sascha Hauer <sascha@saschahauer.de>
   7  *  Copyright (C) 2004 Pengutronix
   8  *
   9  *  Copyright (C) 2009 emlix GmbH
  10  *  Author: Fabian Godehardt (added IrDA support for iMX)
  11  *
  12  * This program is free software; you can redistribute it and/or modify
  13  * it under the terms of the GNU General Public License as published by
  14  * the Free Software Foundation; either version 2 of the License, or
  15  * (at your option) any later version.
  16  *
  17  * This program is distributed in the hope that it will be useful,
  18  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  19  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20  * GNU General Public License for more details.
  21  *
  22  * You should have received a copy of the GNU General Public License
  23  * along with this program; if not, write to the Free Software
  24  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  25  *
  26  * [29-Mar-2005] Mike Lee
  27  * Added hardware handshake
  28  */
  29
  30 #if defined(CONFIG_SERIAL_IMX_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  31 #define SUPPORT_SYSRQ
  32 #endif
  33
  34 #include <linux/module.h>
  35 #include <linux/ioport.h>
  36 #include <linux/init.h>
  37 #include <linux/console.h>
  38 #include <linux/sysrq.h>
  39 #include <linux/platform_device.h>
  40 #include <linux/tty.h>
  41 #include <linux/tty_flip.h>
  42 #include <linux/serial_core.h>
  43 #include <linux/serial.h>
  44 #include <linux/clk.h>
  45 #include <linux/delay.h>
  46 #include <linux/rational.h>
  47 #include <linux/slab.h>
  48 #include <linux/of.h>
  49 #include <linux/of_device.h>
  50 #include <linux/io.h>
  51 #include <linux/dma-mapping.h>
  52
  53 #include <asm/irq.h>
  54 #include <linux/platform_data/serial-imx.h>
  55 #include <linux/platform_data/dma-imx.h>
  56
  57 /* Register definitions */
  58 #define URXD0 0x0  /* Receiver Register */
  59 #define URTX0 0x40 /* Transmitter Register */
  60 #define UCR1  0x80 /* Control Register 1 */
  61 #define UCR2  0x84 /* Control Register 2 */
  62 #define UCR3  0x88 /* Control Register 3 */
  63 #define UCR4  0x8c /* Control Register 4 */
  64 #define UFCR  0x90 /* FIFO Control Register */
  65 #define USR1  0x94 /* Status Register 1 */
  66 #define USR2  0x98 /* Status Register 2 */
  67 #define UESC  0x9c /* Escape Character Register */
  68 #define UTIM  0xa0 /* Escape Timer Register */
  69 #define UBIR  0xa4 /* BRM Incremental Register */
  70 #define UBMR  0xa8 /* BRM Modulator Register */
  71 #define UBRC  0xac /* Baud Rate Count Register */
  72 #define IMX21_ONEMS 0xb0 /* One Millisecond register */
  73 #define IMX1_UTS 0xd0 /* UART Test Register on i.mx1 */
  74 #define IMX21_UTS 0xb4 /* UART Test Register on all other i.mx*/
  75
  76 /* UART Control Register Bit Fields.*/
  77 #define URXD_DUMMY_READ (1<<16)
  78 #define URXD_CHARRDY    (1<<15)
  79 #define URXD_ERR        (1<<14)
  80 #define URXD_OVRRUN     (1<<13)
  81 #define URXD_FRMERR     (1<<12)
  82 #define URXD_BRK        (1<<11)
  83 #define URXD_PRERR      (1<<10)
  84 #define URXD_RX_DATA    (0xFF<<0)
  85 #define UCR1_ADEN       (1<<15) /* Auto detect interrupt */
  86 #define UCR1_ADBR       (1<<14) /* Auto detect baud rate */
  87 #define UCR1_TRDYEN     (1<<13) /* Transmitter ready interrupt enable */
  88 #define UCR1_IDEN       (1<<12) /* Idle condition interrupt */
  89 #define UCR1_ICD_REG(x) (((x) & 3) << 10) /* idle condition detect */
  90 #define UCR1_RRDYEN     (1<<9)  /* Recv ready interrupt enable */
  91 #define UCR1_RDMAEN     (1<<8)  /* Recv ready DMA enable */
  92 #define UCR1_IREN       (1<<7)  /* Infrared interface enable */
  93 #define UCR1_TXMPTYEN   (1<<6)  /* Transimitter empty interrupt enable */
  94 #define UCR1_RTSDEN     (1<<5)  /* RTS delta interrupt enable */
  95 #define UCR1_SNDBRK     (1<<4)  /* Send break */
  96 #define UCR1_TDMAEN     (1<<3)  /* Transmitter ready DMA enable */
  97 #define IMX1_UCR1_UARTCLKEN (1<<2) /* UART clock enabled, i.mx1 only */
  98 #define UCR1_ATDMAEN    (1<<2)  /* Aging DMA Timer Enable */
  99 #define UCR1_DOZE       (1<<1)  /* Doze */
 100 #define UCR1_UARTEN     (1<<0)  /* UART enabled */
 101 #define UCR2_ESCI       (1<<15) /* Escape seq interrupt enable */
 102 #define UCR2_IRTS       (1<<14) /* Ignore RTS pin */
 103 #define UCR2_CTSC       (1<<13) /* CTS pin control */
 104 #define UCR2_CTS        (1<<12) /* Clear to send */
 105 #define UCR2_ESCEN      (1<<11) /* Escape enable */
 106 #define UCR2_PREN       (1<<8)  /* Parity enable */
 107 #define UCR2_PROE       (1<<7)  /* Parity odd/even */
 108 #define UCR2_STPB       (1<<6)  /* Stop */
 109 #define UCR2_WS         (1<<5)  /* Word size */
 110 #define UCR2_RTSEN      (1<<4)  /* Request to send interrupt enable */
 111 #define UCR2_ATEN       (1<<3)  /* Aging Timer Enable */
 112 #define UCR2_TXEN       (1<<2)  /* Transmitter enabled */
 113 #define UCR2_RXEN       (1<<1)  /* Receiver enabled */
 114 #define UCR2_SRST       (1<<0)  /* SW reset */
 115 #define UCR3_DTREN      (1<<13) /* DTR interrupt enable */
 116 #define UCR3_PARERREN   (1<<12) /* Parity enable */
 117 #define UCR3_FRAERREN   (1<<11) /* Frame error interrupt enable */
 118 #define UCR3_DSR        (1<<10) /* Data set ready */
 119 #define UCR3_DCD        (1<<9)  /* Data carrier detect */
 120 #define UCR3_RI         (1<<8)  /* Ring indicator */
 121 #define UCR3_ADNIMP     (1<<7)  /* Autobaud Detection Not Improved */
 122 #define UCR3_RXDSEN     (1<<6)  /* Receive status interrupt enable */
 123 #define UCR3_AIRINTEN   (1<<5)  /* Async IR wake interrupt enable */
 124 #define UCR3_AWAKEN     (1<<4)  /* Async wake interrupt enable */
 125 #define IMX21_UCR3_RXDMUXSEL    (1<<2)  /* RXD Muxed Input Select */
 126 #define UCR3_INVT       (1<<1)  /* Inverted Infrared transmission */
 127 #define UCR3_BPEN       (1<<0)  /* Preset registers enable */
 128 #define UCR4_CTSTL_SHF  10      /* CTS trigger level shift */
 129 #define UCR4_CTSTL_MASK 0x3F    /* CTS trigger is 6 bits wide */
 130 #define UCR4_INVR       (1<<9)  /* Inverted infrared reception */
 131 #define UCR4_ENIRI      (1<<8)  /* Serial infrared interrupt enable */
 132 #define UCR4_WKEN       (1<<7)  /* Wake interrupt enable */
 133 #define UCR4_REF16      (1<<6)  /* Ref freq 16 MHz */
 134 #define UCR4_IDDMAEN    (1<<6)  /* DMA IDLE Condition Detected */
 135 #define UCR4_IRSC       (1<<5)  /* IR special case */
 136 #define UCR4_TCEN       (1<<3)  /* Transmit complete interrupt enable */
 137 #define UCR4_BKEN       (1<<2)  /* Break condition interrupt enable */
 138 #define UCR4_OREN       (1<<1)  /* Receiver overrun interrupt enable */
 139 #define UCR4_DREN       (1<<0)  /* Recv data ready interrupt enable */
 140 #define UFCR_RXTL_SHF   0       /* Receiver trigger level shift */
 141 #define UFCR_DCEDTE     (1<<6)  /* DCE/DTE mode select */
 142 #define UFCR_RFDIV      (7<<7)  /* Reference freq divider mask */
 143 #define UFCR_RFDIV_REG(x)       (((x) < 7 ? 6 - (x) : 6) << 7)
 144 #define UFCR_TXTL_SHF   10      /* Transmitter trigger level shift */
 145 #define USR1_PARITYERR  (1<<15) /* Parity error interrupt flag */
 146 #define USR1_RTSS       (1<<14) /* RTS pin status */
 147 #define USR1_TRDY       (1<<13) /* Transmitter ready interrupt/dma flag */
 148 #define USR1_RTSD       (1<<12) /* RTS delta */
 149 #define USR1_ESCF       (1<<11) /* Escape seq interrupt flag */
 150 #define USR1_FRAMERR    (1<<10) /* Frame error interrupt flag */
 151 #define USR1_RRDY       (1<<9)   /* Receiver ready interrupt/dma flag */
 152 #define USR1_TIMEOUT    (1<<7)   /* Receive timeout interrupt status */
 153 #define USR1_RXDS        (1<<6)  /* Receiver idle interrupt flag */
 154 #define USR1_AIRINT      (1<<5)  /* Async IR wake interrupt flag */
 155 #define USR1_AWAKE       (1<<4)  /* Aysnc wake interrupt flag */
 156 #define USR2_ADET        (1<<15) /* Auto baud rate detect complete */
 157 #define USR2_TXFE        (1<<14) /* Transmit buffer FIFO empty */
 158 #define USR2_DTRF        (1<<13) /* DTR edge interrupt flag */
 159 #define USR2_IDLE        (1<<12) /* Idle condition */
 160 #define USR2_IRINT       (1<<8)  /* Serial infrared interrupt flag */
 161 #define USR2_WAKE        (1<<7)  /* Wake */
 162 #define USR2_RTSF        (1<<4)  /* RTS edge interrupt flag */
 163 #define USR2_TXDC        (1<<3)  /* Transmitter complete */
 164 #define USR2_BRCD        (1<<2)  /* Break condition */
 165 #define USR2_ORE        (1<<1)   /* Overrun error */
 166 #define USR2_RDR        (1<<0)   /* Recv data ready */
 167 #define UTS_FRCPERR     (1<<13) /* Force parity error */
 168 #define UTS_LOOP        (1<<12)  /* Loop tx and rx */
 169 #define UTS_TXEMPTY      (1<<6)  /* TxFIFO empty */
 170 #define UTS_RXEMPTY      (1<<5)  /* RxFIFO empty */
 171 #define UTS_TXFULL       (1<<4)  /* TxFIFO full */
 172 #define UTS_RXFULL       (1<<3)  /* RxFIFO full */
 173 #define UTS_SOFTRST      (1<<0)  /* Software reset */
 174
 175 /* We've been assigned a range on the "Low-density serial ports" major */
 176 #define SERIAL_IMX_MAJOR        207
 177 #define MINOR_START             16
 178 #define DEV_NAME                "ttymxc"
 179
 180 /*
 181  * This determines how often we check the modem status signals
 182  * for any change.  They generally aren't connected to an IRQ
 183  * so we have to poll them.  We also check immediately before
 184  * filling the TX fifo incase CTS has been dropped.
 185  */
 186 #define MCTRL_TIMEOUT   (250*HZ/1000)
 187
 188 #define DRIVER_NAME "IMX-uart"
 189
 190 #define UART_NR 8
 191
 192 /* i.mx21 type uart runs on all i.mx except i.mx1 */
 193 enum imx_uart_type {
 194         IMX1_UART,
 195         IMX21_UART,
 196         IMX6Q_UART,
 197 };
 198
 199 /* device type dependent stuff */
 200 struct imx_uart_data {
 201         unsigned uts_reg;
 202         enum imx_uart_type devtype;
 203 };
 204
 205 struct imx_port {
 206         struct uart_port        port;
 207         struct timer_list       timer;
 208         unsigned int            old_status;
 209         int                     txirq, rxirq, rtsirq;
 210         unsigned int            have_rtscts:1;
 211         unsigned int            dte_mode:1;
 212         unsigned int            use_irda:1;
 213         unsigned int            irda_inv_rx:1;
 214         unsigned int            irda_inv_tx:1;
 215         unsigned short          trcv_delay; /* transceiver delay */
 216         struct clk              *clk_ipg;
 217         struct clk              *clk_per;
 218         const struct imx_uart_data *devdata;
 219
 220         /* DMA fields */
 221         unsigned int            dma_is_inited:1;
 222         unsigned int            dma_is_enabled:1;
 223         unsigned int            dma_is_rxing:1;
 224         unsigned int            dma_is_txing:1;
 225         struct dma_chan         *dma_chan_rx, *dma_chan_tx;
 226         struct scatterlist      rx_sgl, tx_sgl[2];
 227         void                    *rx_buf;
 228         unsigned int            tx_bytes;
 229         unsigned int            dma_tx_nents;
 230         wait_queue_head_t       dma_wait;
 231 };
 232
 233 struct imx_port_ucrs {
 234         unsigned int    ucr1;
 235         unsigned int    ucr2;
 236         unsigned int    ucr3;
 237 };
 238
 239 #ifdef CONFIG_IRDA
 240 #define USE_IRDA(sport) ((sport)->use_irda)
 241 #else
 242 #define USE_IRDA(sport) (0)
 243 #endif
 244
 245 static struct imx_uart_data imx_uart_devdata[] = {
 246         [IMX1_UART] = {
 247                 .uts_reg = IMX1_UTS,
 248                 .devtype = IMX1_UART,
 249         },
 250         [IMX21_UART] = {
 251                 .uts_reg = IMX21_UTS,
 252                 .devtype = IMX21_UART,
 253         },
 254         [IMX6Q_UART] = {
 255                 .uts_reg = IMX21_UTS,
 256                 .devtype = IMX6Q_UART,
 257         },
 258 };
 259
 260 static struct platform_device_id imx_uart_devtype[] = {
 261         {
 262                 .name = "imx1-uart",
 263                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX1_UART],
 264         }, {
 265                 .name = "imx21-uart",
 266                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX21_UART],
 267         }, {
 268                 .name = "imx6q-uart",
 269                 .driver_data = (kernel_ulong_t) &imx_uart_devdata[IMX6Q_UART],
 270         }, {
 271                 /* sentinel */
 272         }
 273 };
 274 MODULE_DEVICE_TABLE(platform, imx_uart_devtype);
 275
 276 static struct of_device_id imx_uart_dt_ids[] = {
 277         { .compatible = "fsl,imx6q-uart", .data = &imx_uart_devdata[IMX6Q_UART], },
 278         { .compatible = "fsl,imx1-uart", .data = &imx_uart_devdata[IMX1_UART], },
 279         { .compatible = "fsl,imx21-uart", .data = &imx_uart_devdata[IMX21_UART], },
 280         { /* sentinel */ }
 281 };
 282 MODULE_DEVICE_TABLE(of, imx_uart_dt_ids);
 283
 284 static inline unsigned uts_reg(struct imx_port *sport)
 285 {
 286         return sport->devdata->uts_reg;
 287 }
 288
 289 static inline int is_imx1_uart(struct imx_port *sport)
 290 {
 291         return sport->devdata->devtype == IMX1_UART;
 292 }
 293
 294 static inline int is_imx21_uart(struct imx_port *sport)
 295 {
 296         return sport->devdata->devtype == IMX21_UART;
 297 }
 298
 299 static inline int is_imx6q_uart(struct imx_port *sport)
 300 {
 301         return sport->devdata->devtype == IMX6Q_UART;
 302 }
 303 /*
 304  * Save and restore functions for UCR1, UCR2 and UCR3 registers
 305  */
 306 #if defined(CONFIG_SERIAL_IMX_CONSOLE)
 307 static void imx_port_ucrs_save(struct uart_port *port,
 308                                struct imx_port_ucrs *ucr)
 309 {
 310         /* save control registers */
 311         ucr->ucr1 = readl(port->membase + UCR1);
 312         ucr->ucr2 = readl(port->membase + UCR2);
 313         ucr->ucr3 = readl(port->membase + UCR3);
 314 }
 315
 316 static void imx_port_ucrs_restore(struct uart_port *port,
 317                                   struct imx_port_ucrs *ucr)
 318 {
 319         /* restore control registers */
 320         writel(ucr->ucr1, port->membase + UCR1);
 321         writel(ucr->ucr2, port->membase + UCR2);
 322         writel(ucr->ucr3, port->membase + UCR3);
 323 }
 324 #endif
 325
 326 /*
 327  * Handle any change of modem status signal since we were last called.
 328  */
 329 static void imx_mctrl_check(struct imx_port *sport)
 330 {
 331         unsigned int status, changed;
 332
 333         status = sport->port.ops->get_mctrl(&sport->port);
 334         changed = status ^ sport->old_status;
 335
 336         if (changed == 0)
 337                 return;
 338
 339         sport->old_status = status;
 340
 341         if (changed & TIOCM_RI)
 342                 sport->port.icount.rng++;
 343         if (changed & TIOCM_DSR)
 344                 sport->port.icount.dsr++;
 345         if (changed & TIOCM_CAR)
 346                 uart_handle_dcd_change(&sport->port, status & TIOCM_CAR);
 347         if (changed & TIOCM_CTS)
 348                 uart_handle_cts_change(&sport->port, status & TIOCM_CTS);
 349
 350         wake_up_interruptible(&sport->port.state->port.delta_msr_wait);
 351 }
 352
 353 /*
 354  * This is our per-port timeout handler, for checking the
 355  * modem status signals.
 356  */
 357 static void imx_timeout(unsigned long data)
 358 {
 359         struct imx_port *sport = (struct imx_port *)data;
 360         unsigned long flags;
 361
 362         if (sport->port.state) {
 363                 spin_lock_irqsave(&sport->port.lock, flags);
 364                 imx_mctrl_check(sport);
 365                 spin_unlock_irqrestore(&sport->port.lock, flags);
 366
 367                 mod_timer(&sport->timer, jiffies + MCTRL_TIMEOUT);
 368         }
 369 }
 370
 371 /*
 372  * interrupts disabled on entry
 373  */
 374 static void imx_stop_tx(struct uart_port *port)
 375 {
 376         struct imx_port *sport = (struct imx_port *)port;
 377         unsigned long temp;
 378
 379         if (USE_IRDA(sport)) {
 380                 /* half duplex - wait for end of transmission */
 381                 int n = 256;
 382                 while ((--n > 0) &&
 383                       !(readl(sport->port.membase + USR2) & USR2_TXDC)) {
 384                         udelay(5);
 385                         barrier();
 386                 }
 387                 /*
 388                  * irda transceiver - wait a bit more to avoid
 389                  * cutoff, hardware dependent
 390                  */
 391                 udelay(sport->trcv_delay);
 392
 393                 /*
 394                  * half duplex - reactivate receive mode,
 395                  * flush receive pipe echo crap
 396                  */
 397                 if (readl(sport->port.membase + USR2) & USR2_TXDC) {
 398                         temp = readl(sport->port.membase + UCR1);
 399                         temp &= ~(UCR1_TXMPTYEN | UCR1_TRDYEN);
 400                         writel(temp, sport->port.membase + UCR1);
 401
 402                         temp = readl(sport->port.membase + UCR4);
 403                         temp &= ~(UCR4_TCEN);
 404                         writel(temp, sport->port.membase + UCR4);
 405
 406                         while (readl(sport->port.membase + URXD0) &
 407                                URXD_CHARRDY)
 408                                 barrier();
 409
 410                         temp = readl(sport->port.membase + UCR1);
 411                         temp |= UCR1_RRDYEN;
 412                         writel(temp, sport->port.membase + UCR1);
 413
 414                         temp = readl(sport->port.membase + UCR4);
 415                         temp |= UCR4_DREN;
 416                         writel(temp, sport->port.membase + UCR4);
 417                 }
 418                 return;
 419         }
 420
 421         /*
 422          * We are maybe in the SMP context, so if the DMA TX thread is running
 423          * on other cpu, we have to wait for it to finish.
 424          */
 425         if (sport->dma_is_enabled && sport->dma_is_txing)
 426                 return;
 427
 428         temp = readl(sport->port.membase + UCR1);
 429         writel(temp & ~UCR1_TXMPTYEN, sport->port.membase + UCR1);
 430 }
 431
 432 /*
 433  * interrupts disabled on entry
 434  */
 435 static void imx_stop_rx(struct uart_port *port)
 436 {
 437         struct imx_port *sport = (struct imx_port *)port;
 438         unsigned long temp;
 439
 440         if (sport->dma_is_enabled && sport->dma_is_rxing) {
 441                 if (sport->port.suspended) {
 442                         dmaengine_terminate_all(sport->dma_chan_rx);
 443                         sport->dma_is_rxing = 0;
 444                 } else {
 445                         return;
 446                 }
 447         }
 448
 449         temp = readl(sport->port.membase + UCR2);
 450         writel(temp & ~UCR2_RXEN, sport->port.membase + UCR2);
 451
 452         /* disable the `Receiver Ready Interrrupt` */
 453         temp = readl(sport->port.membase + UCR1);
 454         writel(temp & ~UCR1_RRDYEN, sport->port.membase + UCR1);
 455 }
 456
 457 /*
 458  * Set the modem control timer to fire immediately.
 459  */
 460 static void imx_enable_ms(struct uart_port *port)
 461 {
 462         struct imx_port *sport = (struct imx_port *)port;
 463
 464         mod_timer(&sport->timer, jiffies);
 465 }
 466
 467 static inline void imx_transmit_buffer(struct imx_port *sport)
 468 {
 469         struct circ_buf *xmit = &sport->port.state->xmit;
 470
 471         if (sport->port.x_char) {
 472                 /* Send next char */
 473                 writel(sport->port.x_char, sport->port.membase + URTX0);
 474                 return;
 475         }
 476
 477         if (uart_circ_empty(xmit) || uart_tx_stopped(&sport->port)) {
 478                 imx_stop_tx(&sport->port);
 479                 return;
 480         }
 481
 482         while (!uart_circ_empty(xmit) &&
 483                !(readl(sport->port.membase + uts_reg(sport)) & UTS_TXFULL)) {
 484                 /* send xmit->buf[xmit->tail]
 485                  * out the port here */
 486                 writel(xmit->buf[xmit->tail], sport->port.membase + URTX0);
 487                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 488                 sport->port.icount.tx++;
 489         }
 490
 491         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 492                 uart_write_wakeup(&sport->port);
 493
 494         if (uart_circ_empty(xmit))
 495                 imx_stop_tx(&sport->port);
 496 }
 497
 498 static void dma_tx_callback(void *data)
 499 {
 500         struct imx_port *sport = data;
 501         struct scatterlist *sgl = &sport->tx_sgl[0];
 502         struct circ_buf *xmit = &sport->port.state->xmit;
 503         unsigned long flags;
 504
 505         dma_unmap_sg(sport->port.dev, sgl, sport->dma_tx_nents, DMA_TO_DEVICE);
 506
 507         sport->dma_is_txing = 0;
 508
 509         /* update the stat */
 510         spin_lock_irqsave(&sport->port.lock, flags);
 511         xmit->tail = (xmit->tail + sport->tx_bytes) & (UART_XMIT_SIZE - 1);
 512         sport->port.icount.tx += sport->tx_bytes;
 513         spin_unlock_irqrestore(&sport->port.lock, flags);
 514
 515         dev_dbg(sport->port.dev, "we finish the TX DMA.\n");
 516
 517         uart_write_wakeup(&sport->port);
 518
 519         if (waitqueue_active(&sport->dma_wait)) {
 520                 wake_up(&sport->dma_wait);
 521                 dev_dbg(sport->port.dev, "exit in %s.\n", __func__);
 522                 return;
 523         }
 524 }
 525
 526 static void imx_dma_tx(struct imx_port *sport)
 527 {
 528         struct circ_buf *xmit = &sport->port.state->xmit;
 529         struct scatterlist *sgl = sport->tx_sgl;
 530         struct dma_async_tx_descriptor *desc;
 531         struct dma_chan *chan = sport->dma_chan_tx;
 532         struct device *dev = sport->port.dev;
 533         enum dma_status status;
 534         int ret;
 535
 536         status = dmaengine_tx_status(chan, (dma_cookie_t)0, NULL);
 537         if (DMA_IN_PROGRESS == status)
 538                 return;
 539
 540         sport->tx_bytes = uart_circ_chars_pending(xmit);
 541
 542         if (xmit->tail < xmit->head) {
 543                 sport->dma_tx_nents = 1;
 544                 sg_init_one(sgl, xmit->buf + xmit->tail, sport->tx_bytes);
 545         } else {
 546                 sport->dma_tx_nents = 2;
 547                 sg_init_table(sgl, 2);
 548                 sg_set_buf(sgl, xmit->buf + xmit->tail,
 549                                 UART_XMIT_SIZE - xmit->tail);
 550                 sg_set_buf(sgl + 1, xmit->buf, xmit->head);
 551         }
 552
 553         ret = dma_map_sg(dev, sgl, sport->dma_tx_nents, DMA_TO_DEVICE);
 554         if (ret == 0) {
 555                 dev_err(dev, "DMA mapping error for TX.\n");
 556                 return;
 557         }
 558         desc = dmaengine_prep_slave_sg(chan, sgl, sport->dma_tx_nents,
 559                                         DMA_MEM_TO_DEV, DMA_PREP_INTERRUPT);
 560         if (!desc) {
 561                 dma_unmap_sg(dev, sgl, sport->dma_tx_nents,
 562                              DMA_TO_DEVICE);
 563                 dev_err(dev, "We cannot prepare for the TX slave dma!\n");
 564                 return;
 565         }
 566         desc->callback = dma_tx_callback;
 567         desc->callback_param = sport;
 568
 569         dev_dbg(dev, "TX: prepare to send %lu bytes by DMA.\n",
 570                         uart_circ_chars_pending(xmit));
 571         /* fire it */
 572         sport->dma_is_txing = 1;
 573         dmaengine_submit(desc);
 574         dma_async_issue_pending(chan);
 575         return;
 576 }
 577
 578 /*
 579  * interrupts disabled on entry
 580  */
 581 static void imx_start_tx(struct uart_port *port)
 582 {
 583         struct imx_port *sport = (struct imx_port *)port;
 584         unsigned long temp;
 585
 586         if (USE_IRDA(sport)) {
 587                 /* half duplex in IrDA mode; have to disable receive mode */
 588                 temp = readl(sport->port.membase + UCR4);
 589                 temp &= ~(UCR4_DREN);
 590                 writel(temp, sport->port.membase + UCR4);
 591
 592                 temp = readl(sport->port.membase + UCR1);
 593                 temp &= ~(UCR1_RRDYEN);
 594                 writel(temp, sport->port.membase + UCR1);
 595         }
 596         /* Clear any pending ORE flag before enabling interrupt */
 597         temp = readl(sport->port.membase + USR2);
 598         writel(temp | USR2_ORE, sport->port.membase + USR2);
 599
 600         temp = readl(sport->port.membase + UCR4);
 601         temp |= UCR4_OREN;
 602         writel(temp, sport->port.membase + UCR4);
 603
 604         if (!sport->dma_is_enabled) {
 605                 temp = readl(sport->port.membase + UCR1);
 606                 writel(temp | UCR1_TXMPTYEN, sport->port.membase + UCR1);
 607         }
 608
 609         if (USE_IRDA(sport)) {
 610                 temp = readl(sport->port.membase + UCR1);
 611                 temp |= UCR1_TRDYEN;
 612                 writel(temp, sport->port.membase + UCR1);
 613
 614                 temp = readl(sport->port.membase + UCR4);
 615                 temp |= UCR4_TCEN;
 616                 writel(temp, sport->port.membase + UCR4);
 617         }
 618
 619         if (sport->dma_is_enabled) {
 620                 /* FIXME: port->x_char must be transmitted if != 0 */
 621                 if (!uart_circ_empty(&port->state->xmit) &&
 622                     !uart_tx_stopped(port))
 623                         imx_dma_tx(sport);
 624                 return;
 625         }
 626 }
 627
 628 static irqreturn_t imx_rtsint(int irq, void *dev_id)
 629 {
 630         struct imx_port *sport = dev_id;
 631         unsigned int val;
 632         unsigned long flags;
 633
 634         spin_lock_irqsave(&sport->port.lock, flags);
 635
 636         writel(USR1_RTSD, sport->port.membase + USR1);
 637         val = readl(sport->port.membase + USR1) & USR1_RTSS;
 638         uart_handle_cts_change(&sport->port, !!val);
 639         wake_up_interruptible(&sport->port.state->port.delta_msr_wait);
 640
 641         spin_unlock_irqrestore(&sport->port.lock, flags);
 642         return IRQ_HANDLED;
 643 }
 644
 645 static irqreturn_t imx_txint(int irq, void *dev_id)
 646 {
 647         struct imx_port *sport = dev_id;
 648         unsigned long flags;
 649
 650         spin_lock_irqsave(&sport->port.lock, flags);
 651         imx_transmit_buffer(sport);
 652         spin_unlock_irqrestore(&sport->port.lock, flags);
 653         return IRQ_HANDLED;
 654 }
 655
 656 static irqreturn_t imx_rxint(int irq, void *dev_id)
 657 {
 658         struct imx_port *sport = dev_id;
 659         unsigned int rx, flg, ignored = 0;
 660         struct tty_port *port = &sport->port.state->port;
 661         unsigned long flags, temp;
 662
 663         spin_lock_irqsave(&sport->port.lock, flags);
 664
 665         while (readl(sport->port.membase + USR2) & USR2_RDR) {
 666                 flg = TTY_NORMAL;
 667                 sport->port.icount.rx++;
 668
 669                 rx = readl(sport->port.membase + URXD0);
 670
 671                 temp = readl(sport->port.membase + USR2);
 672                 if (temp & USR2_BRCD) {
 673                         writel(USR2_BRCD, sport->port.membase + USR2);
 674                         if (uart_handle_break(&sport->port))
 675                                 continue;
 676                 }
 677
 678                 if (uart_handle_sysrq_char(&sport->port, (unsigned char)rx))
 679                         continue;
 680
 681                 if (unlikely(rx & URXD_ERR)) {
 682                         if (rx & URXD_BRK)
 683                                 sport->port.icount.brk++;
 684                         else if (rx & URXD_PRERR)
 685                                 sport->port.icount.parity++;
 686                         else if (rx & URXD_FRMERR)
 687                                 sport->port.icount.frame++;
 688                         if (rx & URXD_OVRRUN)
 689                                 sport->port.icount.overrun++;
 690
 691                         if (rx & sport->port.ignore_status_mask) {
 692                                 if (++ignored > 100)
 693                                         goto out;
 694                                 continue;
 695                         }
 696
 697                         rx &= sport->port.read_status_mask;
 698
 699                         if (rx & URXD_BRK)
 700                                 flg = TTY_BREAK;
 701                         else if (rx & URXD_PRERR)
 702                                 flg = TTY_PARITY;
 703                         else if (rx & URXD_FRMERR)
 704                                 flg = TTY_FRAME;
 705                         if (rx & URXD_OVRRUN)
 706                                 flg = TTY_OVERRUN;
 707
 708 #ifdef SUPPORT_SYSRQ
 709                         sport->port.sysrq = 0;
 710 #endif
 711                 }
 712
 713                 if (sport->port.ignore_status_mask & URXD_DUMMY_READ)
 714                         goto out;
 715
 716                 tty_insert_flip_char(port, rx, flg);
 717         }
 718
 719 out:
 720         spin_unlock_irqrestore(&sport->port.lock, flags);
 721         tty_flip_buffer_push(port);
 722         return IRQ_HANDLED;
 723 }
 724
 725 static int start_rx_dma(struct imx_port *sport);
 726 /*
 727  * If the RXFIFO is filled with some data, and then we
 728  * arise a DMA operation to receive them.
 729  */
 730 static void imx_dma_rxint(struct imx_port *sport)
 731 {
 732         unsigned long temp;
 733         unsigned long flags;
 734
 735         spin_lock_irqsave(&sport->port.lock, flags);
 736
 737         temp = readl(sport->port.membase + USR2);
 738         if ((temp & USR2_RDR) && !sport->dma_is_rxing) {
 739                 sport->dma_is_rxing = 1;
 740
 741                 /* disable the `Recerver Ready Interrrupt` */
 742                 temp = readl(sport->port.membase + UCR1);
 743                 temp &= ~(UCR1_RRDYEN);
 744                 writel(temp, sport->port.membase + UCR1);
 745
 746                 /* tell the DMA to receive the data. */
 747                 start_rx_dma(sport);
 748         }
 749
 750         spin_unlock_irqrestore(&sport->port.lock, flags);
 751 }
 752
 753 static irqreturn_t imx_int(int irq, void *dev_id)
 754 {
 755         struct imx_port *sport = dev_id;
 756         unsigned int sts;
 757         unsigned int sts2;
 758
 759         sts = readl(sport->port.membase + USR1);
 760
 761         if (sts & USR1_RRDY) {
 762                 if (sport->dma_is_enabled)
 763                         imx_dma_rxint(sport);
 764                 else
 765                         imx_rxint(irq, dev_id);
 766         }
 767
 768         if (sts & USR1_TRDY &&
 769                         readl(sport->port.membase + UCR1) & UCR1_TXMPTYEN)
 770                 imx_txint(irq, dev_id);
 771
 772         if (sts & USR1_RTSD)
 773                 imx_rtsint(irq, dev_id);
 774
 775         if (sts & USR1_AWAKE)
 776                 writel(USR1_AWAKE, sport->port.membase + USR1);
 777
 778         sts2 = readl(sport->port.membase + USR2);
 779         if (sts2 & USR2_ORE) {
 780                 dev_err(sport->port.dev, "Rx FIFO overrun\n");
 781                 sport->port.icount.overrun++;
 782                 writel(sts2 | USR2_ORE, sport->port.membase + USR2);
 783         }
 784
 785         return IRQ_HANDLED;
 786 }
 787
 788 /*
 789  * Return TIOCSER_TEMT when transmitter is not busy.
 790  */
 791 static unsigned int imx_tx_empty(struct uart_port *port)
 792 {
 793         struct imx_port *sport = (struct imx_port *)port;
 794         unsigned int ret;
 795
 796         ret = (readl(sport->port.membase + USR2) & USR2_TXDC) ?  TIOCSER_TEMT : 0;
 797
 798         /* If the TX DMA is working, return 0. */
 799         if (sport->dma_is_enabled && sport->dma_is_txing)
 800                 ret = 0;
 801
 802         return ret;
 803 }
 804
 805 /*
 806  * We have a modem side uart, so the meanings of RTS and CTS are inverted.
 807  */
 808 static unsigned int imx_get_mctrl(struct uart_port *port)
 809 {
 810         struct imx_port *sport = (struct imx_port *)port;
 811         unsigned int tmp = TIOCM_DSR | TIOCM_CAR;
 812
 813         if (readl(sport->port.membase + USR1) & USR1_RTSS)
 814                 tmp |= TIOCM_CTS;
 815
 816         if (readl(sport->port.membase + UCR2) & UCR2_CTS)
 817                 tmp |= TIOCM_RTS;
 818
 819         if (readl(sport->port.membase + uts_reg(sport)) & UTS_LOOP)
 820                 tmp |= TIOCM_LOOP;
 821
 822         return tmp;
 823 }
 824
 825 static void imx_set_mctrl(struct uart_port *port, unsigned int mctrl)
 826 {
 827         struct imx_port *sport = (struct imx_port *)port;
 828         unsigned long temp;
 829
 830         temp = readl(sport->port.membase + UCR2) & ~(UCR2_CTS | UCR2_CTSC);
 831         if (mctrl & TIOCM_RTS)
 832                 temp |= UCR2_CTS | UCR2_CTSC;
 833
 834         writel(temp, sport->port.membase + UCR2);
 835
 836         temp = readl(sport->port.membase + uts_reg(sport)) & ~UTS_LOOP;
 837         if (mctrl & TIOCM_LOOP)
 838                 temp |= UTS_LOOP;
 839         writel(temp, sport->port.membase + uts_reg(sport));
 840 }
 841
 842 /*
 843  * Interrupts always disabled.
 844  */
 845 static void imx_break_ctl(struct uart_port *port, int break_state)
 846 {
 847         struct imx_port *sport = (struct imx_port *)port;
 848         unsigned long flags, temp;
 849
 850         spin_lock_irqsave(&sport->port.lock, flags);
 851
 852         temp = readl(sport->port.membase + UCR1) & ~UCR1_SNDBRK;
 853
 854         if (break_state != 0)
 855                 temp |= UCR1_SNDBRK;
 856
 857         writel(temp, sport->port.membase + UCR1);
 858
 859         spin_unlock_irqrestore(&sport->port.lock, flags);
 860 }
 861
 862 #define TXTL 2 /* reset default */
 863 #define RXTL 1 /* reset default */
 864
 865 static int imx_setup_ufcr(struct imx_port *sport, unsigned int mode)
 866 {
 867         unsigned int val;
 868
 869         /* set receiver / transmitter trigger level */
 870         val = readl(sport->port.membase + UFCR) & (UFCR_RFDIV | UFCR_DCEDTE);
 871         val |= TXTL << UFCR_TXTL_SHF | RXTL;
 872         writel(val, sport->port.membase + UFCR);
 873         return 0;
 874 }
 875
 876 #define RX_BUF_SIZE     (PAGE_SIZE)
 877 static void imx_rx_dma_done(struct imx_port *sport)
 878 {
 879         unsigned long temp;
 880         unsigned long flags;
 881
 882         spin_lock_irqsave(&sport->port.lock, flags);
 883
 884         /* Enable this interrupt when the RXFIFO is empty. */
 885         temp = readl(sport->port.membase + UCR1);
 886         temp |= UCR1_RRDYEN;
 887         writel(temp, sport->port.membase + UCR1);
 888
 889         sport->dma_is_rxing = 0;
 890
 891         /* Is the shutdown waiting for us? */
 892         if (waitqueue_active(&sport->dma_wait))
 893                 wake_up(&sport->dma_wait);
 894
 895         spin_unlock_irqrestore(&sport->port.lock, flags);
 896 }
 897
 898 /*
 899  * There are three kinds of RX DMA interrupts(such as in the MX6Q):
 900  *   [1] the RX DMA buffer is full.
 901  *   [2] the Aging timer expires(wait for 8 bytes long)
 902  *   [3] the Idle Condition Detect(enabled the UCR4_IDDMAEN).
 903  *
 904  * The [2] is trigger when a character was been sitting in the FIFO
 905  * meanwhile [3] can wait for 32 bytes long when the RX line is
 906  * on IDLE state and RxFIFO is empty.
 907  */
 908 static void dma_rx_callback(void *data)
 909 {
 910         struct imx_port *sport = data;
 911         struct dma_chan *chan = sport->dma_chan_rx;
 912         struct scatterlist *sgl = &sport->rx_sgl;
 913         struct tty_port *port = &sport->port.state->port;
 914         struct dma_tx_state state;
 915         enum dma_status status;
 916         unsigned int count;
 917
 918         /* unmap it first */
 919         dma_unmap_sg(sport->port.dev, sgl, 1, DMA_FROM_DEVICE);
 920
 921         status = dmaengine_tx_status(chan, (dma_cookie_t)0, &state);
 922         count = RX_BUF_SIZE - state.residue;
 923         dev_dbg(sport->port.dev, "We get %d bytes.\n", count);
 924
 925         if (count) {
 926                 if (!(sport->port.ignore_status_mask & URXD_DUMMY_READ))
 927                         tty_insert_flip_string(port, sport->rx_buf, count);
 928                 tty_flip_buffer_push(port);
 929
 930                 start_rx_dma(sport);
 931         } else
 932                 imx_rx_dma_done(sport);
 933 }
 934
 935 static int start_rx_dma(struct imx_port *sport)
 936 {
 937         struct scatterlist *sgl = &sport->rx_sgl;
 938         struct dma_chan *chan = sport->dma_chan_rx;
 939         struct device *dev = sport->port.dev;
 940         struct dma_async_tx_descriptor *desc;
 941         int ret;
 942
 943         sg_init_one(sgl, sport->rx_buf, RX_BUF_SIZE);
 944         ret = dma_map_sg(dev, sgl, 1, DMA_FROM_DEVICE);
 945         if (ret == 0) {
 946                 dev_err(dev, "DMA mapping error for RX.\n");
 947                 return -EINVAL;
 948         }
 949         desc = dmaengine_prep_slave_sg(chan, sgl, 1, DMA_DEV_TO_MEM,
 950                                         DMA_PREP_INTERRUPT);
 951         if (!desc) {
 952                 dma_unmap_sg(dev, sgl, 1, DMA_FROM_DEVICE);
 953                 dev_err(dev, "We cannot prepare for the RX slave dma!\n");
 954                 return -EINVAL;
 955         }
 956         desc->callback = dma_rx_callback;
 957         desc->callback_param = sport;
 958
 959         dev_dbg(dev, "RX: prepare for the DMA.\n");
 960         dmaengine_submit(desc);
 961         dma_async_issue_pending(chan);
 962         return 0;
 963 }
 964
 965 static void imx_uart_dma_exit(struct imx_port *sport)
 966 {
 967         if (sport->dma_chan_rx) {
 968                 dma_release_channel(sport->dma_chan_rx);
 969                 sport->dma_chan_rx = NULL;
 970
 971                 kfree(sport->rx_buf);
 972                 sport->rx_buf = NULL;
 973         }
 974
 975         if (sport->dma_chan_tx) {
 976                 dma_release_channel(sport->dma_chan_tx);
 977                 sport->dma_chan_tx = NULL;
 978         }
 979
 980         sport->dma_is_inited = 0;
 981 }
 982
 983 static int imx_uart_dma_init(struct imx_port *sport)
 984 {
 985         struct dma_slave_config slave_config = {};
 986         struct device *dev = sport->port.dev;
 987         int ret;
 988
 989         /* Prepare for RX : */
 990         sport->dma_chan_rx = dma_request_slave_channel(dev, "rx");
 991         if (!sport->dma_chan_rx) {
 992                 dev_dbg(dev, "cannot get the DMA channel.\n");
 993                 ret = -EINVAL;
 994                 goto err;
 995         }
 996
 997         slave_config.direction = DMA_DEV_TO_MEM;
 998         slave_config.src_addr = sport->port.mapbase + URXD0;
 999         slave_config.src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
1000         slave_config.src_maxburst = RXTL;
1001         ret = dmaengine_slave_config(sport->dma_chan_rx, &slave_config);
1002         if (ret) {
1003                 dev_err(dev, "error in RX dma configuration.\n");
1004                 goto err;
1005         }
1006
1007         sport->rx_buf = kzalloc(PAGE_SIZE, GFP_KERNEL);
1008         if (!sport->rx_buf) {
1009                 ret = -ENOMEM;
1010                 goto err;
1011         }
1012
1013         /* Prepare for TX : */
1014         sport->dma_chan_tx = dma_request_slave_channel(dev, "tx");
1015         if (!sport->dma_chan_tx) {
1016                 dev_err(dev, "cannot get the TX DMA channel!\n");
1017                 ret = -EINVAL;
1018                 goto err;
1019         }
1020
1021         slave_config.direction = DMA_MEM_TO_DEV;
1022         slave_config.dst_addr = sport->port.mapbase + URTX0;
1023         slave_config.dst_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE;
1024         slave_config.dst_maxburst = TXTL;
1025         ret = dmaengine_slave_config(sport->dma_chan_tx, &slave_config);
1026         if (ret) {
1027                 dev_err(dev, "error in TX dma configuration.");
1028                 goto err;
1029         }
1030
1031         sport->dma_is_inited = 1;
1032
1033         return 0;
1034 err:
1035         imx_uart_dma_exit(sport);
1036         return ret;
1037 }
1038
1039 static void imx_enable_dma(struct imx_port *sport)
1040 {
1041         unsigned long temp;
1042
1043         init_waitqueue_head(&sport->dma_wait);
1044
1045         /* set UCR1 */
1046         temp = readl(sport->port.membase + UCR1);
1047         temp |= UCR1_RDMAEN | UCR1_TDMAEN | UCR1_ATDMAEN |
1048                 /* wait for 32 idle frames for IDDMA interrupt */
1049                 UCR1_ICD_REG(3);
1050         writel(temp, sport->port.membase + UCR1);
1051
1052         /* set UCR4 */
1053         temp = readl(sport->port.membase + UCR4);
1054         temp |= UCR4_IDDMAEN;
1055         writel(temp, sport->port.membase + UCR4);
1056
1057         sport->dma_is_enabled = 1;
1058 }
1059
1060 static void imx_disable_dma(struct imx_port *sport)
1061 {
1062         unsigned long temp;
1063
1064         /* clear UCR1 */
1065         temp = readl(sport->port.membase + UCR1);
1066         temp &= ~(UCR1_RDMAEN | UCR1_TDMAEN | UCR1_ATDMAEN);
1067         writel(temp, sport->port.membase + UCR1);
1068
1069         /* clear UCR2 */
1070         temp = readl(sport->port.membase + UCR2);
1071         temp &= ~(UCR2_CTSC | UCR2_CTS);
1072         writel(temp, sport->port.membase + UCR2);
1073
1074         /* clear UCR4 */
1075         temp = readl(sport->port.membase + UCR4);
1076         temp &= ~UCR4_IDDMAEN;
1077         writel(temp, sport->port.membase + UCR4);
1078
1079         sport->dma_is_enabled = 0;
1080 }
1081
1082 /* half the RX buffer size */
1083 #define CTSTL 16
1084
1085 static int imx_startup(struct uart_port *port)
1086 {
1087         struct imx_port *sport = (struct imx_port *)port;
1088         int retval, i;
1089         unsigned long flags, temp;
1090
1091         retval = clk_prepare_enable(sport->clk_per);
1092         if (retval)
1093                 return retval;
1094         retval = clk_prepare_enable(sport->clk_ipg);
1095         if (retval) {
1096                 clk_disable_unprepare(sport->clk_per);
1097                 return retval;
1098         }
1099
1100         imx_setup_ufcr(sport, 0);
1101
1102         /* disable the DREN bit (Data Ready interrupt enable) before
1103          * requesting IRQs
1104          */
1105         temp = readl(sport->port.membase + UCR4);
1106
1107         if (USE_IRDA(sport))
1108                 temp |= UCR4_IRSC;
1109
1110         /* set the trigger level for CTS */
1111         temp &= ~(UCR4_CTSTL_MASK << UCR4_CTSTL_SHF);
1112         temp |= CTSTL << UCR4_CTSTL_SHF;
1113
1114         writel(temp & ~UCR4_DREN, sport->port.membase + UCR4);
1115
1116         /* Reset fifo's and state machines */
1117         i = 100;
1118
1119         temp = readl(sport->port.membase + UCR2);
1120         temp &= ~UCR2_SRST;
1121         writel(temp, sport->port.membase + UCR2);
1122
1123         while (!(readl(sport->port.membase + UCR2) & UCR2_SRST) && (--i > 0))
1124                 udelay(1);
1125
1126         spin_lock_irqsave(&sport->port.lock, flags);
1127         /*
1128          * Finally, clear and enable interrupts
1129          */
1130         writel(USR1_RTSD, sport->port.membase + USR1);
1131
1132         temp = readl(sport->port.membase + UCR1);
1133         temp |= UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN;
1134
1135         if (USE_IRDA(sport)) {
1136                 temp |= UCR1_IREN;
1137                 temp &= ~(UCR1_RTSDEN);
1138         }
1139
1140         writel(temp, sport->port.membase + UCR1);
1141
1142         temp = readl(sport->port.membase + UCR2);
1143         temp |= (UCR2_RXEN | UCR2_TXEN);
1144         if (!sport->have_rtscts)
1145                 temp |= UCR2_IRTS;
1146         writel(temp, sport->port.membase + UCR2);
1147
1148         if (!is_imx1_uart(sport)) {
1149                 temp = readl(sport->port.membase + UCR3);
1150                 temp |= IMX21_UCR3_RXDMUXSEL | UCR3_ADNIMP;
1151                 writel(temp, sport->port.membase + UCR3);
1152         }
1153
1154         if (USE_IRDA(sport)) {
1155                 temp = readl(sport->port.membase + UCR4);
1156                 if (sport->irda_inv_rx)
1157                         temp |= UCR4_INVR;
1158                 else
1159                         temp &= ~(UCR4_INVR);
1160                 writel(temp | UCR4_DREN, sport->port.membase + UCR4);
1161
1162                 temp = readl(sport->port.membase + UCR3);
1163                 if (sport->irda_inv_tx)
1164                         temp |= UCR3_INVT;
1165                 else
1166                         temp &= ~(UCR3_INVT);
1167                 writel(temp, sport->port.membase + UCR3);
1168         }
1169
1170         /*
1171          * Enable modem status interrupts
1172          */
1173         imx_enable_ms(&sport->port);
1174         spin_unlock_irqrestore(&sport->port.lock, flags);
1175
1176         if (USE_IRDA(sport)) {
1177                 struct imxuart_platform_data *pdata;
1178                 pdata = dev_get_platdata(sport->port.dev);
1179                 sport->irda_inv_rx = pdata->irda_inv_rx;
1180                 sport->irda_inv_tx = pdata->irda_inv_tx;
1181                 sport->trcv_delay = pdata->transceiver_delay;
1182                 if (pdata->irda_enable)
1183                         pdata->irda_enable(1);
1184         }
1185
1186         return 0;
1187 }
1188
1189 static void imx_shutdown(struct uart_port *port)
1190 {
1191         struct imx_port *sport = (struct imx_port *)port;
1192         unsigned long temp;
1193         unsigned long flags;
1194
1195         if (sport->dma_is_enabled) {
1196                 int ret;
1197
1198                 /* We have to wait for the DMA to finish. */
1199                 ret = wait_event_interruptible(sport->dma_wait,
1200                         !sport->dma_is_rxing && !sport->dma_is_txing);
1201                 if (ret != 0) {
1202                         sport->dma_is_rxing = 0;
1203                         sport->dma_is_txing = 0;
1204                         dmaengine_terminate_all(sport->dma_chan_tx);
1205                         dmaengine_terminate_all(sport->dma_chan_rx);
1206                 }
1207                 spin_lock_irqsave(&sport->port.lock, flags);
1208                 imx_stop_tx(port);
1209                 imx_stop_rx(port);
1210                 imx_disable_dma(sport);
1211                 spin_unlock_irqrestore(&sport->port.lock, flags);
1212                 imx_uart_dma_exit(sport);
1213         }
1214
1215         spin_lock_irqsave(&sport->port.lock, flags);
1216         temp = readl(sport->port.membase + UCR2);
1217         temp &= ~(UCR2_TXEN);
1218         writel(temp, sport->port.membase + UCR2);
1219         spin_unlock_irqrestore(&sport->port.lock, flags);
1220
1221         if (USE_IRDA(sport)) {
1222                 struct imxuart_platform_data *pdata;
1223                 pdata = dev_get_platdata(sport->port.dev);
1224                 if (pdata->irda_enable)
1225                         pdata->irda_enable(0);
1226         }
1227
1228         /*
1229          * Stop our timer.
1230          */
1231         del_timer_sync(&sport->timer);
1232
1233         /*
1234          * Disable all interrupts, port and break condition.
1235          */
1236
1237         spin_lock_irqsave(&sport->port.lock, flags);
1238         temp = readl(sport->port.membase + UCR1);
1239         temp &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN | UCR1_UARTEN);
1240         if (USE_IRDA(sport))
1241                 temp &= ~(UCR1_IREN);
1242
1243         writel(temp, sport->port.membase + UCR1);
1244         spin_unlock_irqrestore(&sport->port.lock, flags);
1245
1246         clk_disable_unprepare(sport->clk_per);
1247         clk_disable_unprepare(sport->clk_ipg);
1248 }
1249
1250 static void imx_flush_buffer(struct uart_port *port)
1251 {
1252         struct imx_port *sport = (struct imx_port *)port;
1253
1254         if (sport->dma_is_enabled) {
1255                 sport->tx_bytes = 0;
1256                 dmaengine_terminate_all(sport->dma_chan_tx);
1257         }
1258 }
1259
1260 static void
1261 imx_set_termios(struct uart_port *port, struct ktermios *termios,
1262                    struct ktermios *old)
1263 {
1264         struct imx_port *sport = (struct imx_port *)port;
1265         unsigned long flags;
1266         unsigned int ucr2, old_ucr1, old_txrxen, baud, quot;
1267         unsigned int old_csize = old ? old->c_cflag & CSIZE : CS8;
1268         unsigned int div, ufcr;
1269         unsigned long num, denom;
1270         uint64_t tdiv64;
1271
1272         /*
1273          * If we don't support modem control lines, don't allow
1274          * these to be set.
1275          */
1276         if (0) {
1277                 termios->c_cflag &= ~(HUPCL | CRTSCTS | CMSPAR);
1278                 termios->c_cflag |= CLOCAL;
1279         }
1280
1281         /*
1282          * We only support CS7 and CS8.
1283          */
1284         while ((termios->c_cflag & CSIZE) != CS7 &&
1285                (termios->c_cflag & CSIZE) != CS8) {
1286                 termios->c_cflag &= ~CSIZE;
1287                 termios->c_cflag |= old_csize;
1288                 old_csize = CS8;
1289         }
1290
1291         if ((termios->c_cflag & CSIZE) == CS8)
1292                 ucr2 = UCR2_WS | UCR2_SRST | UCR2_IRTS;
1293         else
1294                 ucr2 = UCR2_SRST | UCR2_IRTS;
1295
1296         if (termios->c_cflag & CRTSCTS) {
1297                 if (sport->have_rtscts) {
1298                         ucr2 &= ~UCR2_IRTS;
1299                         ucr2 |= UCR2_CTSC;
1300
1301                         /* Can we enable the DMA support? */
1302                         if (is_imx6q_uart(sport) && !uart_console(port)
1303                                 && !sport->dma_is_inited)
1304                                 imx_uart_dma_init(sport);
1305                 } else {
1306                         termios->c_cflag &= ~CRTSCTS;
1307                 }
1308         }
1309
1310         if (termios->c_cflag & CSTOPB)
1311                 ucr2 |= UCR2_STPB;
1312         if (termios->c_cflag & PARENB) {
1313                 ucr2 |= UCR2_PREN;
1314                 if (termios->c_cflag & PARODD)
1315                         ucr2 |= UCR2_PROE;
1316         }
1317
1318         del_timer_sync(&sport->timer);
1319
1320         /*
1321          * Ask the core to calculate the divisor for us.
1322          */
1323         baud = uart_get_baud_rate(port, termios, old, 50, port->uartclk / 16);
1324         quot = uart_get_divisor(port, baud);
1325
1326         spin_lock_irqsave(&sport->port.lock, flags);
1327
1328         sport->port.read_status_mask = 0;
1329         if (termios->c_iflag & INPCK)
1330                 sport->port.read_status_mask |= (URXD_FRMERR | URXD_PRERR);
1331         if (termios->c_iflag & (BRKINT | PARMRK))
1332                 sport->port.read_status_mask |= URXD_BRK;
1333
1334         /*
1335          * Characters to ignore
1336          */
1337         sport->port.ignore_status_mask = 0;
1338         if (termios->c_iflag & IGNPAR)
1339                 sport->port.ignore_status_mask |= URXD_PRERR;
1340         if (termios->c_iflag & IGNBRK) {
1341                 sport->port.ignore_status_mask |= URXD_BRK;
1342                 /*
1343                  * If we're ignoring parity and break indicators,
1344                  * ignore overruns too (for real raw support).
1345                  */
1346                 if (termios->c_iflag & IGNPAR)
1347                         sport->port.ignore_status_mask |= URXD_OVRRUN;
1348         }
1349
1350         if ((termios->c_cflag & CREAD) == 0)
1351                 sport->port.ignore_status_mask |= URXD_DUMMY_READ;
1352
1353         /*
1354          * Update the per-port timeout.
1355          */
1356         uart_update_timeout(port, termios->c_cflag, baud);
1357
1358         /*
1359          * disable interrupts and drain transmitter
1360          */
1361         old_ucr1 = readl(sport->port.membase + UCR1);
1362         writel(old_ucr1 & ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN),
1363                         sport->port.membase + UCR1);
1364
1365         while (!(readl(sport->port.membase + USR2) & USR2_TXDC))
1366                 barrier();
1367
1368         /* then, disable everything */
1369         old_txrxen = readl(sport->port.membase + UCR2);
1370         writel(old_txrxen & ~(UCR2_TXEN | UCR2_RXEN),
1371                         sport->port.membase + UCR2);
1372         old_txrxen &= (UCR2_TXEN | UCR2_RXEN);
1373
1374         if (USE_IRDA(sport)) {
1375                 /*
1376                  * use maximum available submodule frequency to
1377                  * avoid missing short pulses due to low sampling rate
1378                  */
1379                 div = 1;
1380         } else {
1381                 /* custom-baudrate handling */
1382                 div = sport->port.uartclk / (baud * 16);
1383                 if (baud == 38400 && quot != div)
1384                         baud = sport->port.uartclk / (quot * 16);
1385
1386                 div = sport->port.uartclk / (baud * 16);
1387                 if (div > 7)
1388                         div = 7;
1389                 if (!div)
1390                         div = 1;
1391         }
1392
1393         rational_best_approximation(16 * div * baud, sport->port.uartclk,
1394                 1 << 16, 1 << 16, &num, &denom);
1395
1396         tdiv64 = sport->port.uartclk;
1397         tdiv64 *= num;
1398         do_div(tdiv64, denom * 16 * div);
1399         tty_termios_encode_baud_rate(termios,
1400                                 (speed_t)tdiv64, (speed_t)tdiv64);
1401
1402         num -= 1;
1403         denom -= 1;
1404
1405         ufcr = readl(sport->port.membase + UFCR);
1406         ufcr = (ufcr & (~UFCR_RFDIV)) | UFCR_RFDIV_REG(div);
1407         if (sport->dte_mode)
1408                 ufcr |= UFCR_DCEDTE;
1409         writel(ufcr, sport->port.membase + UFCR);
1410
1411         writel(num, sport->port.membase + UBIR);
1412         writel(denom, sport->port.membase + UBMR);
1413
1414         if (!is_imx1_uart(sport))
1415                 writel(sport->port.uartclk / div / 1000,
1416                                 sport->port.membase + IMX21_ONEMS);
1417
1418         writel(old_ucr1, sport->port.membase + UCR1);
1419
1420         /* set the parity, stop bits and data size */
1421         writel(ucr2 | old_txrxen, sport->port.membase + UCR2);
1422
1423         if (UART_ENABLE_MS(&sport->port, termios->c_cflag))
1424                 imx_enable_ms(&sport->port);
1425
1426         if (sport->dma_is_inited && !sport->dma_is_enabled)
1427                 imx_enable_dma(sport);
1428         spin_unlock_irqrestore(&sport->port.lock, flags);
1429 }
1430
1431 static const char *imx_type(struct uart_port *port)
1432 {
1433         struct imx_port *sport = (struct imx_port *)port;
1434
1435         return sport->port.type == PORT_IMX ? "IMX" : NULL;
1436 }
1437
1438 /*
1439  * Configure/autoconfigure the port.
1440  */
1441 static void imx_config_port(struct uart_port *port, int flags)
1442 {
1443         struct imx_port *sport = (struct imx_port *)port;
1444
1445         if (flags & UART_CONFIG_TYPE)
1446                 sport->port.type = PORT_IMX;
1447 }
1448
1449 /*
1450  * Verify the new serial_struct (for TIOCSSERIAL).
1451  * The only change we allow are to the flags and type, and
1452  * even then only between PORT_IMX and PORT_UNKNOWN
1453  */
1454 static int
1455 imx_verify_port(struct uart_port *port, struct serial_struct *ser)
1456 {
1457         struct imx_port *sport = (struct imx_port *)port;
1458         int ret = 0;
1459
1460         if (ser->type != PORT_UNKNOWN && ser->type != PORT_IMX)
1461                 ret = -EINVAL;
1462         if (sport->port.irq != ser->irq)
1463                 ret = -EINVAL;
1464         if (ser->io_type != UPIO_MEM)
1465                 ret = -EINVAL;
1466         if (sport->port.uartclk / 16 != ser->baud_base)
1467                 ret = -EINVAL;
1468         if (sport->port.mapbase != (unsigned long)ser->iomem_base)
1469                 ret = -EINVAL;
1470         if (sport->port.iobase != ser->port)
1471                 ret = -EINVAL;
1472         if (ser->hub6 != 0)
1473                 ret = -EINVAL;
1474         return ret;
1475 }
1476
1477 #if defined(CONFIG_CONSOLE_POLL)
1478
1479 static int imx_poll_init(struct uart_port *port)
1480 {
1481         struct imx_port *sport = (struct imx_port *)port;
1482         unsigned long flags;
1483         unsigned long temp;
1484         int retval;
1485
1486         retval = clk_prepare_enable(sport->clk_ipg);
1487         if (retval)
1488                 return retval;
1489         retval = clk_prepare_enable(sport->clk_per);
1490         if (retval)
1491                 clk_disable_unprepare(sport->clk_ipg);
1492
1493         imx_setup_ufcr(sport, 0);
1494
1495         spin_lock_irqsave(&sport->port.lock, flags);
1496
1497         temp = readl(sport->port.membase + UCR1);
1498         if (is_imx1_uart(sport))
1499                 temp |= IMX1_UCR1_UARTCLKEN;
1500         temp |= UCR1_UARTEN | UCR1_RRDYEN;
1501         temp &= ~(UCR1_TXMPTYEN | UCR1_RTSDEN);
1502         writel(temp, sport->port.membase + UCR1);
1503
1504         temp = readl(sport->port.membase + UCR2);
1505         temp |= UCR2_RXEN;
1506         writel(temp, sport->port.membase + UCR2);
1507
1508         spin_unlock_irqrestore(&sport->port.lock, flags);
1509
1510         return 0;
1511 }
1512
1513 static int imx_poll_get_char(struct uart_port *port)
1514 {
1515         if (!(readl_relaxed(port->membase + USR2) & USR2_RDR))
1516                 return NO_POLL_CHAR;
1517
1518         return readl_relaxed(port->membase + URXD0) & URXD_RX_DATA;
1519 }
1520
1521 static void imx_poll_put_char(struct uart_port *port, unsigned char c)
1522 {
1523         unsigned int status;
1524
1525         /* drain */
1526         do {
1527                 status = readl_relaxed(port->membase + USR1);
1528         } while (~status & USR1_TRDY);
1529
1530         /* write */
1531         writel_relaxed(c, port->membase + URTX0);
1532
1533         /* flush */
1534         do {
1535                 status = readl_relaxed(port->membase + USR2);
1536         } while (~status & USR2_TXDC);
1537 }
1538 #endif
1539
1540 static struct uart_ops imx_pops = {
1541         .tx_empty       = imx_tx_empty,
1542         .set_mctrl      = imx_set_mctrl,
1543         .get_mctrl      = imx_get_mctrl,
1544         .stop_tx        = imx_stop_tx,
1545         .start_tx       = imx_start_tx,
1546         .stop_rx        = imx_stop_rx,
1547         .enable_ms      = imx_enable_ms,
1548         .break_ctl      = imx_break_ctl,
1549         .startup        = imx_startup,
1550         .shutdown       = imx_shutdown,
1551         .flush_buffer   = imx_flush_buffer,
1552         .set_termios    = imx_set_termios,
1553         .type           = imx_type,
1554         .config_port    = imx_config_port,
1555         .verify_port    = imx_verify_port,
1556 #if defined(CONFIG_CONSOLE_POLL)
1557         .poll_init      = imx_poll_init,
1558         .poll_get_char  = imx_poll_get_char,
1559         .poll_put_char  = imx_poll_put_char,
1560 #endif
1561 };
1562
1563 static struct imx_port *imx_ports[UART_NR];
1564
1565 #ifdef CONFIG_SERIAL_IMX_CONSOLE
1566 static void imx_console_putchar(struct uart_port *port, int ch)
1567 {
1568         struct imx_port *sport = (struct imx_port *)port;
1569
1570         while (readl(sport->port.membase + uts_reg(sport)) & UTS_TXFULL)
1571                 barrier();
1572
1573         writel(ch, sport->port.membase + URTX0);
1574 }
1575
1576 /*
1577  * Interrupts are disabled on entering
1578  */
1579 static void
1580 imx_console_write(struct console *co, const char *s, unsigned int count)
1581 {
1582         struct imx_port *sport = imx_ports[co->index];
1583         struct imx_port_ucrs old_ucr;
1584         unsigned int ucr1;
1585         unsigned long flags = 0;
1586         int locked = 1;
1587         int retval;
1588
1589         retval = clk_enable(sport->clk_per);
1590         if (retval)
1591                 return;
1592         retval = clk_enable(sport->clk_ipg);
1593         if (retval) {
1594                 clk_disable(sport->clk_per);
1595                 return;
1596         }
1597
1598         if (sport->port.sysrq)
1599                 locked = 0;
1600         else if (oops_in_progress)
1601                 locked = spin_trylock_irqsave(&sport->port.lock, flags);
1602         else
1603                 spin_lock_irqsave(&sport->port.lock, flags);
1604
1605         /*
1606          *      First, save UCR1/2/3 and then disable interrupts
1607          */
1608         imx_port_ucrs_save(&sport->port, &old_ucr);
1609         ucr1 = old_ucr.ucr1;
1610
1611         if (is_imx1_uart(sport))
1612                 ucr1 |= IMX1_UCR1_UARTCLKEN;
1613         ucr1 |= UCR1_UARTEN;
1614         ucr1 &= ~(UCR1_TXMPTYEN | UCR1_RRDYEN | UCR1_RTSDEN);
1615
1616         writel(ucr1, sport->port.membase + UCR1);
1617
1618         writel(old_ucr.ucr2 | UCR2_TXEN, sport->port.membase + UCR2);
1619
1620         uart_console_write(&sport->port, s, count, imx_console_putchar);
1621
1622         /*
1623          *      Finally, wait for transmitter to become empty
1624          *      and restore UCR1/2/3
1625          */
1626         while (!(readl(sport->port.membase + USR2) & USR2_TXDC));
1627
1628         imx_port_ucrs_restore(&sport->port, &old_ucr);
1629
1630         if (locked)
1631                 spin_unlock_irqrestore(&sport->port.lock, flags);
1632
1633         clk_disable(sport->clk_ipg);
1634         clk_disable(sport->clk_per);
1635 }
1636
1637 /*
1638  * If the port was already initialised (eg, by a boot loader),
1639  * try to determine the current setup.
1640  */
1641 static void __init
1642 imx_console_get_options(struct imx_port *sport, int *baud,
1643                            int *parity, int *bits)
1644 {
1645
1646         if (readl(sport->port.membase + UCR1) & UCR1_UARTEN) {
1647                 /* ok, the port was enabled */
1648                 unsigned int ucr2, ubir, ubmr, uartclk;
1649                 unsigned int baud_raw;
1650                 unsigned int ucfr_rfdiv;
1651
1652                 ucr2 = readl(sport->port.membase + UCR2);
1653
1654                 *parity = 'n';
1655                 if (ucr2 & UCR2_PREN) {
1656                         if (ucr2 & UCR2_PROE)
1657                                 *parity = 'o';
1658                         else
1659                                 *parity = 'e';
1660                 }
1661
1662                 if (ucr2 & UCR2_WS)
1663                         *bits = 8;
1664                 else
1665                         *bits = 7;
1666
1667                 ubir = readl(sport->port.membase + UBIR) & 0xffff;
1668                 ubmr = readl(sport->port.membase + UBMR) & 0xffff;
1669
1670                 ucfr_rfdiv = (readl(sport->port.membase + UFCR) & UFCR_RFDIV) >> 7;
1671                 if (ucfr_rfdiv == 6)
1672                         ucfr_rfdiv = 7;
1673                 else
1674                         ucfr_rfdiv = 6 - ucfr_rfdiv;
1675
1676                 uartclk = clk_get_rate(sport->clk_per);
1677                 uartclk /= ucfr_rfdiv;
1678
1679                 {       /*
1680                          * The next code provides exact computation of
1681                          *   baud_raw = round(((uartclk/16) * (ubir + 1)) / (ubmr + 1))
1682                          * without need of float support or long long division,
1683                          * which would be required to prevent 32bit arithmetic overflow
1684                          */
1685                         unsigned int mul = ubir + 1;
1686                         unsigned int div = 16 * (ubmr + 1);
1687                         unsigned int rem = uartclk % div;
1688
1689                         baud_raw = (uartclk / div) * mul;
1690                         baud_raw += (rem * mul + div / 2) / div;
1691                         *baud = (baud_raw + 50) / 100 * 100;
1692                 }
1693
1694                 if (*baud != baud_raw)
1695                         pr_info("Console IMX rounded baud rate from %d to %d\n",
1696                                 baud_raw, *baud);
1697         }
1698 }
1699
1700 static int __init
1701 imx_console_setup(struct console *co, char *options)
1702 {
1703         struct imx_port *sport;
1704         int baud = 9600;
1705         int bits = 8;
1706         int parity = 'n';
1707         int flow = 'n';
1708         int retval;
1709
1710         /*
1711          * Check whether an invalid uart number has been specified, and
1712          * if so, search for the first available port that does have
1713          * console support.
1714          */
1715         if (co->index == -1 || co->index >= ARRAY_SIZE(imx_ports))
1716                 co->index = 0;
1717         sport = imx_ports[co->index];
1718         if (sport == NULL)
1719                 return -ENODEV;
1720
1721         /* For setting the registers, we only need to enable the ipg clock. */
1722         retval = clk_prepare_enable(sport->clk_ipg);
1723         if (retval)
1724                 goto error_console;
1725
1726         if (options)
1727                 uart_parse_options(options, &baud, &parity, &bits, &flow);
1728         else
1729                 imx_console_get_options(sport, &baud, &parity, &bits);
1730
1731         imx_setup_ufcr(sport, 0);
1732
1733         retval = uart_set_options(&sport->port, co, baud, parity, bits, flow);
1734
1735         clk_disable(sport->clk_ipg);
1736         if (retval) {
1737                 clk_unprepare(sport->clk_ipg);
1738                 goto error_console;
1739         }
1740
1741         retval = clk_prepare(sport->clk_per);
1742         if (retval)
1743                 clk_disable_unprepare(sport->clk_ipg);
1744
1745 error_console:
1746         return retval;
1747 }
1748
1749 static struct uart_driver imx_reg;
1750 static struct console imx_console = {
1751         .name           = DEV_NAME,
1752         .write          = imx_console_write,
1753         .device         = uart_console_device,
1754         .setup          = imx_console_setup,
1755         .flags          = CON_PRINTBUFFER,
1756         .index          = -1,
1757         .data           = &imx_reg,
1758 };
1759
1760 #define IMX_CONSOLE     &imx_console
1761 #else
1762 #define IMX_CONSOLE     NULL
1763 #endif
1764
1765 static struct uart_driver imx_reg = {
1766         .owner          = THIS_MODULE,
1767         .driver_name    = DRIVER_NAME,
1768         .dev_name       = DEV_NAME,
1769         .major          = SERIAL_IMX_MAJOR,
1770         .minor          = MINOR_START,
1771         .nr             = ARRAY_SIZE(imx_ports),
1772         .cons           = IMX_CONSOLE,
1773 };
1774
1775 static int serial_imx_suspend(struct platform_device *dev, pm_message_t state)
1776 {
1777         struct imx_port *sport = platform_get_drvdata(dev);
1778         unsigned int val;
1779
1780         /* enable wakeup from i.MX UART */
1781         val = readl(sport->port.membase + UCR3);
1782         val |= UCR3_AWAKEN;
1783         writel(val, sport->port.membase + UCR3);
1784
1785         uart_suspend_port(&imx_reg, &sport->port);
1786
1787         return 0;
1788 }
1789
1790 static int serial_imx_resume(struct platform_device *dev)
1791 {
1792         struct imx_port *sport = platform_get_drvdata(dev);
1793         unsigned int val;
1794
1795         /* disable wakeup from i.MX UART */
1796         val = readl(sport->port.membase + UCR3);
1797         val &= ~UCR3_AWAKEN;
1798         writel(val, sport->port.membase + UCR3);
1799
1800         uart_resume_port(&imx_reg, &sport->port);
1801
1802         return 0;
1803 }
1804
1805 #ifdef CONFIG_OF
1806 /*
1807  * This function returns 1 iff pdev isn't a device instatiated by dt, 0 iff it
1808  * could successfully get all information from dt or a negative errno.
1809  */
1810 static int serial_imx_probe_dt(struct imx_port *sport,
1811                 struct platform_device *pdev)
1812 {
1813         struct device_node *np = pdev->dev.of_node;
1814         const struct of_device_id *of_id =
1815                         of_match_device(imx_uart_dt_ids, &pdev->dev);
1816         int ret;
1817
1818         if (!np)
1819                 /* no device tree device */
1820                 return 1;
1821
1822         ret = of_alias_get_id(np, "serial");
1823         if (ret < 0) {
1824                 dev_err(&pdev->dev, "failed to get alias id, errno %d\n", ret);
1825                 return ret;
1826         }
1827         sport->port.line = ret;
1828
1829         if (of_get_property(np, "fsl,uart-has-rtscts", NULL))
1830                 sport->have_rtscts = 1;
1831
1832         if (of_get_property(np, "fsl,irda-mode", NULL))
1833                 sport->use_irda = 1;
1834
1835         if (of_get_property(np, "fsl,dte-mode", NULL))
1836                 sport->dte_mode = 1;
1837
1838         sport->devdata = of_id->data;
1839
1840         return 0;
1841 }
1842 #else
1843 static inline int serial_imx_probe_dt(struct imx_port *sport,
1844                 struct platform_device *pdev)
1845 {
1846         return 1;
1847 }
1848 #endif
1849
1850 static void serial_imx_probe_pdata(struct imx_port *sport,
1851                 struct platform_device *pdev)
1852 {
1853         struct imxuart_platform_data *pdata = dev_get_platdata(&pdev->dev);
1854
1855         sport->port.line = pdev->id;
1856         sport->devdata = (struct imx_uart_data  *) pdev->id_entry->driver_data;
1857
1858         if (!pdata)
1859                 return;
1860
1861         if (pdata->flags & IMXUART_HAVE_RTSCTS)
1862                 sport->have_rtscts = 1;
1863
1864         if (pdata->flags & IMXUART_IRDA)
1865                 sport->use_irda = 1;
1866 }
1867
1868 static int serial_imx_probe(struct platform_device *pdev)
1869 {
1870         struct imx_port *sport;
1871         void __iomem *base;
1872         int ret = 0;
1873         struct resource *res;
1874
1875         sport = devm_kzalloc(&pdev->dev, sizeof(*sport), GFP_KERNEL);
1876         if (!sport)
1877                 return -ENOMEM;
1878
1879         ret = serial_imx_probe_dt(sport, pdev);
1880         if (ret > 0)
1881                 serial_imx_probe_pdata(sport, pdev);
1882         else if (ret < 0)
1883                 return ret;
1884
1885         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1886         base = devm_ioremap_resource(&pdev->dev, res);
1887         if (IS_ERR(base))
1888                 return PTR_ERR(base);
1889
1890         sport->port.dev = &pdev->dev;
1891         sport->port.mapbase = res->start;
1892         sport->port.membase = base;
1893         sport->port.type = PORT_IMX,
1894         sport->port.iotype = UPIO_MEM;
1895         sport->port.irq = platform_get_irq(pdev, 0);
1896         sport->rxirq = platform_get_irq(pdev, 0);
1897         sport->txirq = platform_get_irq(pdev, 1);
1898         sport->rtsirq = platform_get_irq(pdev, 2);
1899         sport->port.fifosize = 32;
1900         sport->port.ops = &imx_pops;
1901         sport->port.flags = UPF_BOOT_AUTOCONF;
1902         init_timer(&sport->timer);
1903         sport->timer.function = imx_timeout;
1904         sport->timer.data     = (unsigned long)sport;
1905
1906         sport->clk_ipg = devm_clk_get(&pdev->dev, "ipg");
1907         if (IS_ERR(sport->clk_ipg)) {
1908                 ret = PTR_ERR(sport->clk_ipg);
1909                 dev_err(&pdev->dev, "failed to get ipg clk: %d\n", ret);
1910                 return ret;
1911         }
1912
1913         sport->clk_per = devm_clk_get(&pdev->dev, "per");
1914         if (IS_ERR(sport->clk_per)) {
1915                 ret = PTR_ERR(sport->clk_per);
1916                 dev_err(&pdev->dev, "failed to get per clk: %d\n", ret);
1917                 return ret;
1918         }
1919
1920         sport->port.uartclk = clk_get_rate(sport->clk_per);
1921
1922         /*
1923          * Allocate the IRQ(s) i.MX1 has three interrupts whereas later
1924          * chips only have one interrupt.
1925          */
1926         if (sport->txirq > 0) {
1927                 ret = devm_request_irq(&pdev->dev, sport->rxirq, imx_rxint, 0,
1928                                        dev_name(&pdev->dev), sport);
1929                 if (ret)
1930                         return ret;
1931
1932                 ret = devm_request_irq(&pdev->dev, sport->txirq, imx_txint, 0,
1933                                        dev_name(&pdev->dev), sport);
1934                 if (ret)
1935                         return ret;
1936
1937                 /* do not use RTS IRQ on IrDA */
1938                 if (!USE_IRDA(sport)) {
1939                         ret = devm_request_irq(&pdev->dev, sport->rtsirq,
1940                                                imx_rtsint, 0,
1941                                                dev_name(&pdev->dev), sport);
1942                         if (ret)
1943                                 return ret;
1944                 }
1945         } else {
1946                 ret = devm_request_irq(&pdev->dev, sport->port.irq, imx_int, 0,
1947                                        dev_name(&pdev->dev), sport);
1948                 if (ret)
1949                         return ret;
1950         }
1951
1952         imx_ports[sport->port.line] = sport;
1953
1954         platform_set_drvdata(pdev, sport);
1955
1956         return uart_add_one_port(&imx_reg, &sport->port);
1957 }
1958
1959 static int serial_imx_remove(struct platform_device *pdev)
1960 {
1961         struct imx_port *sport = platform_get_drvdata(pdev);
1962
1963         return uart_remove_one_port(&imx_reg, &sport->port);
1964 }
1965
1966 static struct platform_driver serial_imx_driver = {
1967         .probe          = serial_imx_probe,
1968         .remove         = serial_imx_remove,
1969
1970         .suspend        = serial_imx_suspend,
1971         .resume         = serial_imx_resume,
1972         .id_table       = imx_uart_devtype,
1973         .driver         = {
1974                 .name   = "imx-uart",
1975                 .of_match_table = imx_uart_dt_ids,
1976         },
1977 };
1978
1979 static int __init imx_serial_init(void)
1980 {
1981         int ret = uart_register_driver(&imx_reg);
1982
1983         if (ret)
1984                 return ret;
1985
1986         ret = platform_driver_register(&serial_imx_driver);
1987         if (ret != 0)
1988                 uart_unregister_driver(&imx_reg);
1989
1990         return ret;
1991 }
1992
1993 static void __exit imx_serial_exit(void)
1994 {
1995         platform_driver_unregister(&serial_imx_driver);
1996         uart_unregister_driver(&imx_reg);
1997 }
1998
1999 module_init(imx_serial_init);
2000 module_exit(imx_serial_exit);
2001
2002 MODULE_AUTHOR("Sascha Hauer");
2003 MODULE_DESCRIPTION("IMX generic serial port driver");
2004 MODULE_LICENSE("GPL");
2005 MODULE_ALIAS("platform:imx-uart");