drivers/tty/serial/sccnxp.c

   1 /*
   2  *  NXP (Philips) SCC+++(SCN+++) serial driver
   3  *
   4  *  Copyright (C) 2012 Alexander Shiyan <shc_work@mail.ru>
   5  *
   6  *  Based on sc26xx.c, by Thomas Bogendörfer (tsbogend@alpha.franken.de)
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2 of the License, or
  11  * (at your option) any later version.
  12  */
  13
  14 #if defined(CONFIG_SERIAL_SCCNXP_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  15 #define SUPPORT_SYSRQ
  16 #endif
  17
  18 #include <linux/module.h>
  19 #include <linux/device.h>
  20 #include <linux/console.h>
  21 #include <linux/serial_core.h>
  22 #include <linux/serial.h>
  23 #include <linux/io.h>
  24 #include <linux/tty.h>
  25 #include <linux/tty_flip.h>
  26 #include <linux/platform_device.h>
  27 #include <linux/platform_data/sccnxp.h>
  28
  29 #define SCCNXP_NAME                     "uart-sccnxp"
  30 #define SCCNXP_MAJOR                    204
  31 #define SCCNXP_MINOR                    205
  32
  33 #define SCCNXP_MR_REG                   (0x00)
  34 #       define MR0_BAUD_NORMAL          (0 << 0)
  35 #       define MR0_BAUD_EXT1            (1 << 0)
  36 #       define MR0_BAUD_EXT2            (5 << 0)
  37 #       define MR0_FIFO                 (1 << 3)
  38 #       define MR0_TXLVL                (1 << 4)
  39 #       define MR1_BITS_5               (0 << 0)
  40 #       define MR1_BITS_6               (1 << 0)
  41 #       define MR1_BITS_7               (2 << 0)
  42 #       define MR1_BITS_8               (3 << 0)
  43 #       define MR1_PAR_EVN              (0 << 2)
  44 #       define MR1_PAR_ODD              (1 << 2)
  45 #       define MR1_PAR_NO               (4 << 2)
  46 #       define MR2_STOP1                (7 << 0)
  47 #       define MR2_STOP2                (0xf << 0)
  48 #define SCCNXP_SR_REG                   (0x01)
  49 #define SCCNXP_CSR_REG                  SCCNXP_SR_REG
  50 #       define SR_RXRDY                 (1 << 0)
  51 #       define SR_FULL                  (1 << 1)
  52 #       define SR_TXRDY                 (1 << 2)
  53 #       define SR_TXEMT                 (1 << 3)
  54 #       define SR_OVR                   (1 << 4)
  55 #       define SR_PE                    (1 << 5)
  56 #       define SR_FE                    (1 << 6)
  57 #       define SR_BRK                   (1 << 7)
  58 #define SCCNXP_CR_REG                   (0x02)
  59 #       define CR_RX_ENABLE             (1 << 0)
  60 #       define CR_RX_DISABLE            (1 << 1)
  61 #       define CR_TX_ENABLE             (1 << 2)
  62 #       define CR_TX_DISABLE            (1 << 3)
  63 #       define CR_CMD_MRPTR1            (0x01 << 4)
  64 #       define CR_CMD_RX_RESET          (0x02 << 4)
  65 #       define CR_CMD_TX_RESET          (0x03 << 4)
  66 #       define CR_CMD_STATUS_RESET      (0x04 << 4)
  67 #       define CR_CMD_BREAK_RESET       (0x05 << 4)
  68 #       define CR_CMD_START_BREAK       (0x06 << 4)
  69 #       define CR_CMD_STOP_BREAK        (0x07 << 4)
  70 #       define CR_CMD_MRPTR0            (0x0b << 4)
  71 #define SCCNXP_RHR_REG                  (0x03)
  72 #define SCCNXP_THR_REG                  SCCNXP_RHR_REG
  73 #define SCCNXP_IPCR_REG                 (0x04)
  74 #define SCCNXP_ACR_REG                  SCCNXP_IPCR_REG
  75 #       define ACR_BAUD0                (0 << 7)
  76 #       define ACR_BAUD1                (1 << 7)
  77 #       define ACR_TIMER_MODE           (6 << 4)
  78 #define SCCNXP_ISR_REG                  (0x05)
  79 #define SCCNXP_IMR_REG                  SCCNXP_ISR_REG
  80 #       define IMR_TXRDY                (1 << 0)
  81 #       define IMR_RXRDY                (1 << 1)
  82 #       define ISR_TXRDY(x)             (1 << ((x * 4) + 0))
  83 #       define ISR_RXRDY(x)             (1 << ((x * 4) + 1))
  84 #define SCCNXP_IPR_REG                  (0x0d)
  85 #define SCCNXP_OPCR_REG                 SCCNXP_IPR_REG
  86 #define SCCNXP_SOP_REG                  (0x0e)
  87 #define SCCNXP_ROP_REG                  (0x0f)
  88
  89 /* Route helpers */
  90 #define MCTRL_MASK(sig)                 (0xf << (sig))
  91 #define MCTRL_IBIT(cfg, sig)            ((((cfg) >> (sig)) & 0xf) - LINE_IP0)
  92 #define MCTRL_OBIT(cfg, sig)            ((((cfg) >> (sig)) & 0xf) - LINE_OP0)
  93
  94 /* Supported chip types */
  95 enum {
  96         SCCNXP_TYPE_SC2681      = 2681,
  97         SCCNXP_TYPE_SC2691      = 2691,
  98         SCCNXP_TYPE_SC2692      = 2692,
  99         SCCNXP_TYPE_SC2891      = 2891,
 100         SCCNXP_TYPE_SC2892      = 2892,
 101         SCCNXP_TYPE_SC28202     = 28202,
 102         SCCNXP_TYPE_SC68681     = 68681,
 103         SCCNXP_TYPE_SC68692     = 68692,
 104 };
 105
 106 struct sccnxp_port {
 107         struct uart_driver      uart;
 108         struct uart_port        port[SCCNXP_MAX_UARTS];
 109
 110         const char              *name;
 111         int                     irq;
 112
 113         u8                      imr;
 114         u8                      addr_mask;
 115         int                     freq_std;
 116
 117         int                     flags;
 118 #define SCCNXP_HAVE_IO          0x00000001
 119 #define SCCNXP_HAVE_MR0         0x00000002
 120
 121 #ifdef CONFIG_SERIAL_SCCNXP_CONSOLE
 122         struct console          console;
 123 #endif
 124
 125         struct mutex            sccnxp_mutex;
 126
 127         struct sccnxp_pdata     pdata;
 128 };
 129
 130 static inline u8 sccnxp_raw_read(void __iomem *base, u8 reg, u8 shift)
 131 {
 132         return readb(base + (reg << shift));
 133 }
 134
 135 static inline void sccnxp_raw_write(void __iomem *base, u8 reg, u8 shift, u8 v)
 136 {
 137         writeb(v, base + (reg << shift));
 138 }
 139
 140 static inline u8 sccnxp_read(struct uart_port *port, u8 reg)
 141 {
 142         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 143
 144         return sccnxp_raw_read(port->membase, reg & s->addr_mask,
 145                                port->regshift);
 146 }
 147
 148 static inline void sccnxp_write(struct uart_port *port, u8 reg, u8 v)
 149 {
 150         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 151
 152         sccnxp_raw_write(port->membase, reg & s->addr_mask, port->regshift, v);
 153 }
 154
 155 static inline u8 sccnxp_port_read(struct uart_port *port, u8 reg)
 156 {
 157         return sccnxp_read(port, (port->line << 3) + reg);
 158 }
 159
 160 static inline void sccnxp_port_write(struct uart_port *port, u8 reg, u8 v)
 161 {
 162         sccnxp_write(port, (port->line << 3) + reg, v);
 163 }
 164
 165 static int sccnxp_update_best_err(int a, int b, int *besterr)
 166 {
 167         int err = abs(a - b);
 168
 169         if ((*besterr < 0) || (*besterr > err)) {
 170                 *besterr = err;
 171                 return 0;
 172         }
 173
 174         return 1;
 175 }
 176
 177 struct baud_table {
 178         u8      csr;
 179         u8      acr;
 180         u8      mr0;
 181         int     baud;
 182 };
 183
 184 const struct baud_table baud_std[] = {
 185         { 0,    ACR_BAUD0,      MR0_BAUD_NORMAL,        50, },
 186         { 0,    ACR_BAUD1,      MR0_BAUD_NORMAL,        75, },
 187         { 1,    ACR_BAUD0,      MR0_BAUD_NORMAL,        110, },
 188         { 2,    ACR_BAUD0,      MR0_BAUD_NORMAL,        134, },
 189         { 3,    ACR_BAUD1,      MR0_BAUD_NORMAL,        150, },
 190         { 3,    ACR_BAUD0,      MR0_BAUD_NORMAL,        200, },
 191         { 4,    ACR_BAUD0,      MR0_BAUD_NORMAL,        300, },
 192         { 0,    ACR_BAUD1,      MR0_BAUD_EXT1,          450, },
 193         { 1,    ACR_BAUD0,      MR0_BAUD_EXT2,          880, },
 194         { 3,    ACR_BAUD1,      MR0_BAUD_EXT1,          900, },
 195         { 5,    ACR_BAUD0,      MR0_BAUD_NORMAL,        600, },
 196         { 7,    ACR_BAUD0,      MR0_BAUD_NORMAL,        1050, },
 197         { 2,    ACR_BAUD0,      MR0_BAUD_EXT2,          1076, },
 198         { 6,    ACR_BAUD0,      MR0_BAUD_NORMAL,        1200, },
 199         { 10,   ACR_BAUD1,      MR0_BAUD_NORMAL,        1800, },
 200         { 7,    ACR_BAUD1,      MR0_BAUD_NORMAL,        2000, },
 201         { 8,    ACR_BAUD0,      MR0_BAUD_NORMAL,        2400, },
 202         { 5,    ACR_BAUD1,      MR0_BAUD_EXT1,          3600, },
 203         { 9,    ACR_BAUD0,      MR0_BAUD_NORMAL,        4800, },
 204         { 10,   ACR_BAUD0,      MR0_BAUD_NORMAL,        7200, },
 205         { 11,   ACR_BAUD0,      MR0_BAUD_NORMAL,        9600, },
 206         { 8,    ACR_BAUD0,      MR0_BAUD_EXT1,          14400, },
 207         { 12,   ACR_BAUD1,      MR0_BAUD_NORMAL,        19200, },
 208         { 9,    ACR_BAUD0,      MR0_BAUD_EXT1,          28800, },
 209         { 12,   ACR_BAUD0,      MR0_BAUD_NORMAL,        38400, },
 210         { 11,   ACR_BAUD0,      MR0_BAUD_EXT1,          57600, },
 211         { 12,   ACR_BAUD1,      MR0_BAUD_EXT1,          115200, },
 212         { 12,   ACR_BAUD0,      MR0_BAUD_EXT1,          230400, },
 213         { 0, 0, 0, 0 }
 214 };
 215
 216 static int sccnxp_set_baud(struct uart_port *port, int baud)
 217 {
 218         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 219         int div_std, tmp_baud, bestbaud = baud, besterr = -1;
 220         u8 i, acr = 0, csr = 0, mr0 = 0;
 221
 222         /* Find best baud from table */
 223         for (i = 0; baud_std[i].baud && besterr; i++) {
 224                 if (baud_std[i].mr0 && !(s->flags & SCCNXP_HAVE_MR0))
 225                         continue;
 226                 div_std = DIV_ROUND_CLOSEST(s->freq_std, baud_std[i].baud);
 227                 tmp_baud = DIV_ROUND_CLOSEST(port->uartclk, div_std);
 228                 if (!sccnxp_update_best_err(baud, tmp_baud, &besterr)) {
 229                         acr = baud_std[i].acr;
 230                         csr = baud_std[i].csr;
 231                         mr0 = baud_std[i].mr0;
 232                         bestbaud = tmp_baud;
 233                 }
 234         }
 235
 236         if (s->flags & SCCNXP_HAVE_MR0) {
 237                 /* Enable FIFO, set half level for TX */
 238                 mr0 |= MR0_FIFO | MR0_TXLVL;
 239                 /* Update MR0 */
 240                 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR0);
 241                 sccnxp_port_write(port, SCCNXP_MR_REG, mr0);
 242         }
 243
 244         sccnxp_port_write(port, SCCNXP_ACR_REG, acr | ACR_TIMER_MODE);
 245         sccnxp_port_write(port, SCCNXP_CSR_REG, (csr << 4) | csr);
 246
 247         if (baud != bestbaud)
 248                 dev_dbg(port->dev, "Baudrate desired: %i, calculated: %i\n",
 249                         baud, bestbaud);
 250
 251         return bestbaud;
 252 }
 253
 254 static void sccnxp_enable_irq(struct uart_port *port, int mask)
 255 {
 256         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 257
 258         s->imr |= mask << (port->line * 4);
 259         sccnxp_write(port, SCCNXP_IMR_REG, s->imr);
 260 }
 261
 262 static void sccnxp_disable_irq(struct uart_port *port, int mask)
 263 {
 264         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 265
 266         s->imr &= ~(mask << (port->line * 4));
 267         sccnxp_write(port, SCCNXP_IMR_REG, s->imr);
 268 }
 269
 270 static void sccnxp_set_bit(struct uart_port *port, int sig, int state)
 271 {
 272         u8 bitmask;
 273         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 274
 275         if (s->pdata.mctrl_cfg[port->line] & MCTRL_MASK(sig)) {
 276                 bitmask = 1 << MCTRL_OBIT(s->pdata.mctrl_cfg[port->line], sig);
 277                 if (state)
 278                         sccnxp_write(port, SCCNXP_SOP_REG, bitmask);
 279                 else
 280                         sccnxp_write(port, SCCNXP_ROP_REG, bitmask);
 281         }
 282 }
 283
 284 static void sccnxp_handle_rx(struct uart_port *port)
 285 {
 286         u8 sr;
 287         unsigned int ch, flag;
 288
 289         for (;;) {
 290                 sr = sccnxp_port_read(port, SCCNXP_SR_REG);
 291                 if (!(sr & SR_RXRDY))
 292                         break;
 293                 sr &= SR_PE | SR_FE | SR_OVR | SR_BRK;
 294
 295                 ch = sccnxp_port_read(port, SCCNXP_RHR_REG);
 296
 297                 port->icount.rx++;
 298                 flag = TTY_NORMAL;
 299
 300                 if (unlikely(sr)) {
 301                         if (sr & SR_BRK) {
 302                                 port->icount.brk++;
 303                                 if (uart_handle_break(port))
 304                                         continue;
 305                         } else if (sr & SR_PE)
 306                                 port->icount.parity++;
 307                         else if (sr & SR_FE)
 308                                 port->icount.frame++;
 309                         else if (sr & SR_OVR)
 310                                 port->icount.overrun++;
 311
 312                         sr &= port->read_status_mask;
 313                         if (sr & SR_BRK)
 314                                 flag = TTY_BREAK;
 315                         else if (sr & SR_PE)
 316                                 flag = TTY_PARITY;
 317                         else if (sr & SR_FE)
 318                                 flag = TTY_FRAME;
 319                         else if (sr & SR_OVR)
 320                                 flag = TTY_OVERRUN;
 321                 }
 322
 323                 if (uart_handle_sysrq_char(port, ch))
 324                         continue;
 325
 326                 if (sr & port->ignore_status_mask)
 327                         continue;
 328
 329                 uart_insert_char(port, sr, SR_OVR, ch, flag);
 330         }
 331
 332         tty_flip_buffer_push(&port->state->port);
 333 }
 334
 335 static void sccnxp_handle_tx(struct uart_port *port)
 336 {
 337         u8 sr;
 338         struct circ_buf *xmit = &port->state->xmit;
 339         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 340
 341         if (unlikely(port->x_char)) {
 342                 sccnxp_port_write(port, SCCNXP_THR_REG, port->x_char);
 343                 port->icount.tx++;
 344                 port->x_char = 0;
 345                 return;
 346         }
 347
 348         if (uart_circ_empty(xmit) || uart_tx_stopped(port)) {
 349                 /* Disable TX if FIFO is empty */
 350                 if (sccnxp_port_read(port, SCCNXP_SR_REG) & SR_TXEMT) {
 351                         sccnxp_disable_irq(port, IMR_TXRDY);
 352
 353                         /* Set direction to input */
 354                         if (s->flags & SCCNXP_HAVE_IO)
 355                                 sccnxp_set_bit(port, DIR_OP, 0);
 356                 }
 357                 return;
 358         }
 359
 360         while (!uart_circ_empty(xmit)) {
 361                 sr = sccnxp_port_read(port, SCCNXP_SR_REG);
 362                 if (!(sr & SR_TXRDY))
 363                         break;
 364
 365                 sccnxp_port_write(port, SCCNXP_THR_REG, xmit->buf[xmit->tail]);
 366                 xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 367                 port->icount.tx++;
 368         }
 369
 370         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 371                 uart_write_wakeup(port);
 372 }
 373
 374 static irqreturn_t sccnxp_ist(int irq, void *dev_id)
 375 {
 376         int i;
 377         u8 isr;
 378         struct sccnxp_port *s = (struct sccnxp_port *)dev_id;
 379
 380         mutex_lock(&s->sccnxp_mutex);
 381
 382         for (;;) {
 383                 isr = sccnxp_read(&s->port[0], SCCNXP_ISR_REG);
 384                 isr &= s->imr;
 385                 if (!isr)
 386                         break;
 387
 388                 dev_dbg(s->port[0].dev, "IRQ status: 0x%02x\n", isr);
 389
 390                 for (i = 0; i < s->uart.nr; i++) {
 391                         if (isr & ISR_RXRDY(i))
 392                                 sccnxp_handle_rx(&s->port[i]);
 393                         if (isr & ISR_TXRDY(i))
 394                                 sccnxp_handle_tx(&s->port[i]);
 395                 }
 396         }
 397
 398         mutex_unlock(&s->sccnxp_mutex);
 399
 400         return IRQ_HANDLED;
 401 }
 402
 403 static void sccnxp_start_tx(struct uart_port *port)
 404 {
 405         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 406
 407         mutex_lock(&s->sccnxp_mutex);
 408
 409         /* Set direction to output */
 410         if (s->flags & SCCNXP_HAVE_IO)
 411                 sccnxp_set_bit(port, DIR_OP, 1);
 412
 413         sccnxp_enable_irq(port, IMR_TXRDY);
 414
 415         mutex_unlock(&s->sccnxp_mutex);
 416 }
 417
 418 static void sccnxp_stop_tx(struct uart_port *port)
 419 {
 420         /* Do nothing */
 421 }
 422
 423 static void sccnxp_stop_rx(struct uart_port *port)
 424 {
 425         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 426
 427         mutex_lock(&s->sccnxp_mutex);
 428         sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE);
 429         mutex_unlock(&s->sccnxp_mutex);
 430 }
 431
 432 static unsigned int sccnxp_tx_empty(struct uart_port *port)
 433 {
 434         u8 val;
 435         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 436
 437         mutex_lock(&s->sccnxp_mutex);
 438         val = sccnxp_port_read(port, SCCNXP_SR_REG);
 439         mutex_unlock(&s->sccnxp_mutex);
 440
 441         return (val & SR_TXEMT) ? TIOCSER_TEMT : 0;
 442 }
 443
 444 static void sccnxp_enable_ms(struct uart_port *port)
 445 {
 446         /* Do nothing */
 447 }
 448
 449 static void sccnxp_set_mctrl(struct uart_port *port, unsigned int mctrl)
 450 {
 451         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 452
 453         if (!(s->flags & SCCNXP_HAVE_IO))
 454                 return;
 455
 456         mutex_lock(&s->sccnxp_mutex);
 457
 458         sccnxp_set_bit(port, DTR_OP, mctrl & TIOCM_DTR);
 459         sccnxp_set_bit(port, RTS_OP, mctrl & TIOCM_RTS);
 460
 461         mutex_unlock(&s->sccnxp_mutex);
 462 }
 463
 464 static unsigned int sccnxp_get_mctrl(struct uart_port *port)
 465 {
 466         u8 bitmask, ipr;
 467         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 468         unsigned int mctrl = TIOCM_DSR | TIOCM_CTS | TIOCM_CAR;
 469
 470         if (!(s->flags & SCCNXP_HAVE_IO))
 471                 return mctrl;
 472
 473         mutex_lock(&s->sccnxp_mutex);
 474
 475         ipr = ~sccnxp_read(port, SCCNXP_IPCR_REG);
 476
 477         if (s->pdata.mctrl_cfg[port->line] & MCTRL_MASK(DSR_IP)) {
 478                 bitmask = 1 << MCTRL_IBIT(s->pdata.mctrl_cfg[port->line],
 479                                           DSR_IP);
 480                 mctrl &= ~TIOCM_DSR;
 481                 mctrl |= (ipr & bitmask) ? TIOCM_DSR : 0;
 482         }
 483         if (s->pdata.mctrl_cfg[port->line] & MCTRL_MASK(CTS_IP)) {
 484                 bitmask = 1 << MCTRL_IBIT(s->pdata.mctrl_cfg[port->line],
 485                                           CTS_IP);
 486                 mctrl &= ~TIOCM_CTS;
 487                 mctrl |= (ipr & bitmask) ? TIOCM_CTS : 0;
 488         }
 489         if (s->pdata.mctrl_cfg[port->line] & MCTRL_MASK(DCD_IP)) {
 490                 bitmask = 1 << MCTRL_IBIT(s->pdata.mctrl_cfg[port->line],
 491                                           DCD_IP);
 492                 mctrl &= ~TIOCM_CAR;
 493                 mctrl |= (ipr & bitmask) ? TIOCM_CAR : 0;
 494         }
 495         if (s->pdata.mctrl_cfg[port->line] & MCTRL_MASK(RNG_IP)) {
 496                 bitmask = 1 << MCTRL_IBIT(s->pdata.mctrl_cfg[port->line],
 497                                           RNG_IP);
 498                 mctrl &= ~TIOCM_RNG;
 499                 mctrl |= (ipr & bitmask) ? TIOCM_RNG : 0;
 500         }
 501
 502         mutex_unlock(&s->sccnxp_mutex);
 503
 504         return mctrl;
 505 }
 506
 507 static void sccnxp_break_ctl(struct uart_port *port, int break_state)
 508 {
 509         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 510
 511         mutex_lock(&s->sccnxp_mutex);
 512         sccnxp_port_write(port, SCCNXP_CR_REG, break_state ?
 513                           CR_CMD_START_BREAK : CR_CMD_STOP_BREAK);
 514         mutex_unlock(&s->sccnxp_mutex);
 515 }
 516
 517 static void sccnxp_set_termios(struct uart_port *port,
 518                                struct ktermios *termios, struct ktermios *old)
 519 {
 520         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 521         u8 mr1, mr2;
 522         int baud;
 523
 524         mutex_lock(&s->sccnxp_mutex);
 525
 526         /* Mask termios capabilities we don't support */
 527         termios->c_cflag &= ~CMSPAR;
 528
 529         /* Disable RX & TX, reset break condition, status and FIFOs */
 530         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET |
 531                                                CR_RX_DISABLE | CR_TX_DISABLE);
 532         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
 533         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
 534         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
 535
 536         /* Word size */
 537         switch (termios->c_cflag & CSIZE) {
 538         case CS5:
 539                 mr1 = MR1_BITS_5;
 540                 break;
 541         case CS6:
 542                 mr1 = MR1_BITS_6;
 543                 break;
 544         case CS7:
 545                 mr1 = MR1_BITS_7;
 546                 break;
 547         case CS8:
 548         default:
 549                 mr1 = MR1_BITS_8;
 550                 break;
 551         }
 552
 553         /* Parity */
 554         if (termios->c_cflag & PARENB) {
 555                 if (termios->c_cflag & PARODD)
 556                         mr1 |= MR1_PAR_ODD;
 557         } else
 558                 mr1 |= MR1_PAR_NO;
 559
 560         /* Stop bits */
 561         mr2 = (termios->c_cflag & CSTOPB) ? MR2_STOP2 : MR2_STOP1;
 562
 563         /* Update desired format */
 564         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR1);
 565         sccnxp_port_write(port, SCCNXP_MR_REG, mr1);
 566         sccnxp_port_write(port, SCCNXP_MR_REG, mr2);
 567
 568         /* Set read status mask */
 569         port->read_status_mask = SR_OVR;
 570         if (termios->c_iflag & INPCK)
 571                 port->read_status_mask |= SR_PE | SR_FE;
 572         if (termios->c_iflag & (BRKINT | PARMRK))
 573                 port->read_status_mask |= SR_BRK;
 574
 575         /* Set status ignore mask */
 576         port->ignore_status_mask = 0;
 577         if (termios->c_iflag & IGNBRK)
 578                 port->ignore_status_mask |= SR_BRK;
 579         if (!(termios->c_cflag & CREAD))
 580                 port->ignore_status_mask |= SR_PE | SR_OVR | SR_FE | SR_BRK;
 581
 582         /* Setup baudrate */
 583         baud = uart_get_baud_rate(port, termios, old, 50,
 584                                   (s->flags & SCCNXP_HAVE_MR0) ?
 585                                   230400 : 38400);
 586         baud = sccnxp_set_baud(port, baud);
 587
 588         /* Update timeout according to new baud rate */
 589         uart_update_timeout(port, termios->c_cflag, baud);
 590
 591         if (tty_termios_baud_rate(termios))
 592                 tty_termios_encode_baud_rate(termios, baud, baud);
 593
 594         /* Enable RX & TX */
 595         sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
 596
 597         mutex_unlock(&s->sccnxp_mutex);
 598 }
 599
 600 static int sccnxp_startup(struct uart_port *port)
 601 {
 602         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 603
 604         mutex_lock(&s->sccnxp_mutex);
 605
 606         if (s->flags & SCCNXP_HAVE_IO) {
 607                 /* Outputs are controlled manually */
 608                 sccnxp_write(port, SCCNXP_OPCR_REG, 0);
 609         }
 610
 611         /* Reset break condition, status and FIFOs */
 612         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET);
 613         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
 614         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
 615         sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
 616
 617         /* Enable RX & TX */
 618         sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
 619
 620         /* Enable RX interrupt */
 621         sccnxp_enable_irq(port, IMR_RXRDY);
 622
 623         mutex_unlock(&s->sccnxp_mutex);
 624
 625         return 0;
 626 }
 627
 628 static void sccnxp_shutdown(struct uart_port *port)
 629 {
 630         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 631
 632         mutex_lock(&s->sccnxp_mutex);
 633
 634         /* Disable interrupts */
 635         sccnxp_disable_irq(port, IMR_TXRDY | IMR_RXRDY);
 636
 637         /* Disable TX & RX */
 638         sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE | CR_TX_DISABLE);
 639
 640         /* Leave direction to input */
 641         if (s->flags & SCCNXP_HAVE_IO)
 642                 sccnxp_set_bit(port, DIR_OP, 0);
 643
 644         mutex_unlock(&s->sccnxp_mutex);
 645 }
 646
 647 static const char *sccnxp_type(struct uart_port *port)
 648 {
 649         struct sccnxp_port *s = dev_get_drvdata(port->dev);
 650
 651         return (port->type == PORT_SC26XX) ? s->name : NULL;
 652 }
 653
 654 static void sccnxp_release_port(struct uart_port *port)
 655 {
 656         /* Do nothing */
 657 }
 658
 659 static int sccnxp_request_port(struct uart_port *port)
 660 {
 661         /* Do nothing */
 662         return 0;
 663 }
 664
 665 static void sccnxp_config_port(struct uart_port *port, int flags)
 666 {
 667         if (flags & UART_CONFIG_TYPE)
 668                 port->type = PORT_SC26XX;
 669 }
 670
 671 static int sccnxp_verify_port(struct uart_port *port, struct serial_struct *s)
 672 {
 673         if ((s->type == PORT_UNKNOWN) || (s->type == PORT_SC26XX))
 674                 return 0;
 675         if (s->irq == port->irq)
 676                 return 0;
 677
 678         return -EINVAL;
 679 }
 680
 681 static const struct uart_ops sccnxp_ops = {
 682         .tx_empty       = sccnxp_tx_empty,
 683         .set_mctrl      = sccnxp_set_mctrl,
 684         .get_mctrl      = sccnxp_get_mctrl,
 685         .stop_tx        = sccnxp_stop_tx,
 686         .start_tx       = sccnxp_start_tx,
 687         .stop_rx        = sccnxp_stop_rx,
 688         .enable_ms      = sccnxp_enable_ms,
 689         .break_ctl      = sccnxp_break_ctl,
 690         .startup        = sccnxp_startup,
 691         .shutdown       = sccnxp_shutdown,
 692         .set_termios    = sccnxp_set_termios,
 693         .type           = sccnxp_type,
 694         .release_port   = sccnxp_release_port,
 695         .request_port   = sccnxp_request_port,
 696         .config_port    = sccnxp_config_port,
 697         .verify_port    = sccnxp_verify_port,
 698 };
 699
 700 #ifdef CONFIG_SERIAL_SCCNXP_CONSOLE
 701 static void sccnxp_console_putchar(struct uart_port *port, int c)
 702 {
 703         int tryes = 100000;
 704
 705         while (tryes--) {
 706                 if (sccnxp_port_read(port, SCCNXP_SR_REG) & SR_TXRDY) {
 707                         sccnxp_port_write(port, SCCNXP_THR_REG, c);
 708                         break;
 709                 }
 710                 barrier();
 711         }
 712 }
 713
 714 static void sccnxp_console_write(struct console *co, const char *c, unsigned n)
 715 {
 716         struct sccnxp_port *s = (struct sccnxp_port *)co->data;
 717         struct uart_port *port = &s->port[co->index];
 718
 719         mutex_lock(&s->sccnxp_mutex);
 720         uart_console_write(port, c, n, sccnxp_console_putchar);
 721         mutex_unlock(&s->sccnxp_mutex);
 722 }
 723
 724 static int sccnxp_console_setup(struct console *co, char *options)
 725 {
 726         struct sccnxp_port *s = (struct sccnxp_port *)co->data;
 727         struct uart_port *port = &s->port[(co->index > 0) ? co->index : 0];
 728         int baud = 9600, bits = 8, parity = 'n', flow = 'n';
 729
 730         if (options)
 731                 uart_parse_options(options, &baud, &parity, &bits, &flow);
 732
 733         return uart_set_options(port, co, baud, parity, bits, flow);
 734 }
 735 #endif
 736
 737 static int sccnxp_probe(struct platform_device *pdev)
 738 {
 739         struct resource *res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 740         int chiptype = pdev->id_entry->driver_data;
 741         struct sccnxp_pdata *pdata = dev_get_platdata(&pdev->dev);
 742         int i, ret, fifosize, freq_min, freq_max;
 743         struct sccnxp_port *s;
 744         void __iomem *membase;
 745
 746         if (!res) {
 747                 dev_err(&pdev->dev, "Missing memory resource data\n");
 748                 return -EADDRNOTAVAIL;
 749         }
 750
 751         dev_set_name(&pdev->dev, SCCNXP_NAME);
 752
 753         s = devm_kzalloc(&pdev->dev, sizeof(struct sccnxp_port), GFP_KERNEL);
 754         if (!s) {
 755                 dev_err(&pdev->dev, "Error allocating port structure\n");
 756                 return -ENOMEM;
 757         }
 758         platform_set_drvdata(pdev, s);
 759
 760         mutex_init(&s->sccnxp_mutex);
 761
 762         /* Individual chip settings */
 763         switch (chiptype) {
 764         case SCCNXP_TYPE_SC2681:
 765                 s->name         = "SC2681";
 766                 s->uart.nr      = 2;
 767                 s->freq_std     = 3686400;
 768                 s->addr_mask    = 0x0f;
 769                 s->flags        = SCCNXP_HAVE_IO;
 770                 fifosize        = 3;
 771                 freq_min        = 1000000;
 772                 freq_max        = 4000000;
 773                 break;
 774         case SCCNXP_TYPE_SC2691:
 775                 s->name         = "SC2691";
 776                 s->uart.nr      = 1;
 777                 s->freq_std     = 3686400;
 778                 s->addr_mask    = 0x07;
 779                 s->flags        = 0;
 780                 fifosize        = 3;
 781                 freq_min        = 1000000;
 782                 freq_max        = 4000000;
 783                 break;
 784         case SCCNXP_TYPE_SC2692:
 785                 s->name         = "SC2692";
 786                 s->uart.nr      = 2;
 787                 s->freq_std     = 3686400;
 788                 s->addr_mask    = 0x0f;
 789                 s->flags        = SCCNXP_HAVE_IO;
 790                 fifosize        = 3;
 791                 freq_min        = 1000000;
 792                 freq_max        = 4000000;
 793                 break;
 794         case SCCNXP_TYPE_SC2891:
 795                 s->name         = "SC2891";
 796                 s->uart.nr      = 1;
 797                 s->freq_std     = 3686400;
 798                 s->addr_mask    = 0x0f;
 799                 s->flags        = SCCNXP_HAVE_IO | SCCNXP_HAVE_MR0;
 800                 fifosize        = 16;
 801                 freq_min        = 100000;
 802                 freq_max        = 8000000;
 803                 break;
 804         case SCCNXP_TYPE_SC2892:
 805                 s->name         = "SC2892";
 806                 s->uart.nr      = 2;
 807                 s->freq_std     = 3686400;
 808                 s->addr_mask    = 0x0f;
 809                 s->flags        = SCCNXP_HAVE_IO | SCCNXP_HAVE_MR0;
 810                 fifosize        = 16;
 811                 freq_min        = 100000;
 812                 freq_max        = 8000000;
 813                 break;
 814         case SCCNXP_TYPE_SC28202:
 815                 s->name         = "SC28202";
 816                 s->uart.nr      = 2;
 817                 s->freq_std     = 14745600;
 818                 s->addr_mask    = 0x7f;
 819                 s->flags        = SCCNXP_HAVE_IO | SCCNXP_HAVE_MR0;
 820                 fifosize        = 256;
 821                 freq_min        = 1000000;
 822                 freq_max        = 50000000;
 823                 break;
 824         case SCCNXP_TYPE_SC68681:
 825                 s->name         = "SC68681";
 826                 s->uart.nr      = 2;
 827                 s->freq_std     = 3686400;
 828                 s->addr_mask    = 0x0f;
 829                 s->flags        = SCCNXP_HAVE_IO;
 830                 fifosize        = 3;
 831                 freq_min        = 1000000;
 832                 freq_max        = 4000000;
 833                 break;
 834         case SCCNXP_TYPE_SC68692:
 835                 s->name         = "SC68692";
 836                 s->uart.nr      = 2;
 837                 s->freq_std     = 3686400;
 838                 s->addr_mask    = 0x0f;
 839                 s->flags        = SCCNXP_HAVE_IO;
 840                 fifosize        = 3;
 841                 freq_min        = 1000000;
 842                 freq_max        = 4000000;
 843                 break;
 844         default:
 845                 dev_err(&pdev->dev, "Unsupported chip type %i\n", chiptype);
 846                 ret = -ENOTSUPP;
 847                 goto err_out;
 848         }
 849
 850         if (!pdata) {
 851                 dev_warn(&pdev->dev,
 852                          "No platform data supplied, using defaults\n");
 853                 s->pdata.frequency = s->freq_std;
 854         } else
 855                 memcpy(&s->pdata, pdata, sizeof(struct sccnxp_pdata));
 856
 857         s->irq = platform_get_irq(pdev, 0);
 858         if (s->irq <= 0) {
 859                 dev_err(&pdev->dev, "Missing irq resource data\n");
 860                 ret = -ENXIO;
 861                 goto err_out;
 862         }
 863
 864         /* Check input frequency */
 865         if ((s->pdata.frequency < freq_min) ||
 866             (s->pdata.frequency > freq_max)) {
 867                 dev_err(&pdev->dev, "Frequency out of bounds\n");
 868                 ret = -EINVAL;
 869                 goto err_out;
 870         }
 871
 872         membase = devm_request_and_ioremap(&pdev->dev, res);
 873         if (!membase) {
 874                 dev_err(&pdev->dev, "Failed to ioremap\n");
 875                 ret = -EIO;
 876                 goto err_out;
 877         }
 878
 879         s->uart.owner           = THIS_MODULE;
 880         s->uart.dev_name        = "ttySC";
 881         s->uart.major           = SCCNXP_MAJOR;
 882         s->uart.minor           = SCCNXP_MINOR;
 883 #ifdef CONFIG_SERIAL_SCCNXP_CONSOLE
 884         s->uart.cons            = &s->console;
 885         s->uart.cons->device    = uart_console_device;
 886         s->uart.cons->write     = sccnxp_console_write;
 887         s->uart.cons->setup     = sccnxp_console_setup;
 888         s->uart.cons->flags     = CON_PRINTBUFFER;
 889         s->uart.cons->index     = -1;
 890         s->uart.cons->data      = s;
 891         strcpy(s->uart.cons->name, "ttySC");
 892 #endif
 893         ret = uart_register_driver(&s->uart);
 894         if (ret) {
 895                 dev_err(&pdev->dev, "Registering UART driver failed\n");
 896                 goto err_out;
 897         }
 898
 899         for (i = 0; i < s->uart.nr; i++) {
 900                 s->port[i].line         = i;
 901                 s->port[i].dev          = &pdev->dev;
 902                 s->port[i].irq          = s->irq;
 903                 s->port[i].type         = PORT_SC26XX;
 904                 s->port[i].fifosize     = fifosize;
 905                 s->port[i].flags        = UPF_SKIP_TEST | UPF_FIXED_TYPE;
 906                 s->port[i].iotype       = UPIO_MEM;
 907                 s->port[i].mapbase      = res->start;
 908                 s->port[i].membase      = membase;
 909                 s->port[i].regshift     = s->pdata.reg_shift;
 910                 s->port[i].uartclk      = s->pdata.frequency;
 911                 s->port[i].ops          = &sccnxp_ops;
 912                 uart_add_one_port(&s->uart, &s->port[i]);
 913                 /* Set direction to input */
 914                 if (s->flags & SCCNXP_HAVE_IO)
 915                         sccnxp_set_bit(&s->port[i], DIR_OP, 0);
 916         }
 917
 918         /* Disable interrupts */
 919         s->imr = 0;
 920         sccnxp_write(&s->port[0], SCCNXP_IMR_REG, 0);
 921
 922         /* Board specific configure */
 923         if (s->pdata.init)
 924                 s->pdata.init();
 925
 926         ret = devm_request_threaded_irq(&pdev->dev, s->irq, NULL, sccnxp_ist,
 927                                         IRQF_TRIGGER_FALLING | IRQF_ONESHOT,
 928                                         dev_name(&pdev->dev), s);
 929         if (!ret)
 930                 return 0;
 931
 932         dev_err(&pdev->dev, "Unable to reguest IRQ %i\n", s->irq);
 933
 934 err_out:
 935         platform_set_drvdata(pdev, NULL);
 936
 937         return ret;
 938 }
 939
 940 static int sccnxp_remove(struct platform_device *pdev)
 941 {
 942         int i;
 943         struct sccnxp_port *s = platform_get_drvdata(pdev);
 944
 945         devm_free_irq(&pdev->dev, s->irq, s);
 946
 947         for (i = 0; i < s->uart.nr; i++)
 948                 uart_remove_one_port(&s->uart, &s->port[i]);
 949
 950         uart_unregister_driver(&s->uart);
 951         platform_set_drvdata(pdev, NULL);
 952
 953         if (s->pdata.exit)
 954                 s->pdata.exit();
 955
 956         return 0;
 957 }
 958
 959 static const struct platform_device_id sccnxp_id_table[] = {
 960         { "sc2681",     SCCNXP_TYPE_SC2681 },
 961         { "sc2691",     SCCNXP_TYPE_SC2691 },
 962         { "sc2692",     SCCNXP_TYPE_SC2692 },
 963         { "sc2891",     SCCNXP_TYPE_SC2891 },
 964         { "sc2892",     SCCNXP_TYPE_SC2892 },
 965         { "sc28202",    SCCNXP_TYPE_SC28202 },
 966         { "sc68681",    SCCNXP_TYPE_SC68681 },
 967         { "sc68692",    SCCNXP_TYPE_SC68692 },
 968         { },
 969 };
 970 MODULE_DEVICE_TABLE(platform, sccnxp_id_table);
 971
 972 static struct platform_driver sccnxp_uart_driver = {
 973         .driver = {
 974                 .name   = SCCNXP_NAME,
 975                 .owner  = THIS_MODULE,
 976         },
 977         .probe          = sccnxp_probe,
 978         .remove         = sccnxp_remove,
 979         .id_table       = sccnxp_id_table,
 980 };
 981 module_platform_driver(sccnxp_uart_driver);
 982
 983 MODULE_LICENSE("GPL v2");
 984 MODULE_AUTHOR("Alexander Shiyan <shc_work@mail.ru>");
 985 MODULE_DESCRIPTION("SCCNXP serial driver");