drivers/tty/serial/sh-sci.c

   1 /*
   2  * SuperH on-chip serial module support.  (SCI with no FIFO / with FIFO)
   3  *
   4  *  Copyright (C) 2002 - 2011  Paul Mundt
   5  *  Modified to support SH7720 SCIF. Markus Brunner, Mark Jonas (Jul 2007).
   6  *
   7  * based off of the old drivers/char/sh-sci.c by:
   8  *
   9  *   Copyright (C) 1999, 2000  Niibe Yutaka
  10  *   Copyright (C) 2000  Sugioka Toshinobu
  11  *   Modified to support multiple serial ports. Stuart Menefy (May 2000).
  12  *   Modified to support SecureEdge. David McCullough (2002)
  13  *   Modified to support SH7300 SCIF. Takashi Kusuda (Jun 2003).
  14  *   Removed SH7300 support (Jul 2007).
  15  *
  16  * This file is subject to the terms and conditions of the GNU General Public
  17  * License.  See the file "COPYING" in the main directory of this archive
  18  * for more details.
  19  */
  20 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  21 #define SUPPORT_SYSRQ
  22 #endif
  23
  24 #undef DEBUG
  25
  26 #include <linux/clk.h>
  27 #include <linux/console.h>
  28 #include <linux/ctype.h>
  29 #include <linux/cpufreq.h>
  30 #include <linux/delay.h>
  31 #include <linux/dmaengine.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/err.h>
  34 #include <linux/errno.h>
  35 #include <linux/init.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/ioport.h>
  38 #include <linux/major.h>
  39 #include <linux/module.h>
  40 #include <linux/mm.h>
  41 #include <linux/notifier.h>
  42 #include <linux/of.h>
  43 #include <linux/platform_device.h>
  44 #include <linux/pm_runtime.h>
  45 #include <linux/scatterlist.h>
  46 #include <linux/serial.h>
  47 #include <linux/serial_sci.h>
  48 #include <linux/sh_dma.h>
  49 #include <linux/slab.h>
  50 #include <linux/string.h>
  51 #include <linux/sysrq.h>
  52 #include <linux/timer.h>
  53 #include <linux/tty.h>
  54 #include <linux/tty_flip.h>
  55
  56 #ifdef CONFIG_SUPERH
  57 #include <asm/sh_bios.h>
  58 #endif
  59
  60 #include "sh-sci.h"
  61
  62 /* Offsets into the sci_port->irqs array */
  63 enum {
  64         SCIx_ERI_IRQ,
  65         SCIx_RXI_IRQ,
  66         SCIx_TXI_IRQ,
  67         SCIx_BRI_IRQ,
  68         SCIx_NR_IRQS,
  69
  70         SCIx_MUX_IRQ = SCIx_NR_IRQS,    /* special case */
  71 };
  72
  73 #define SCIx_IRQ_IS_MUXED(port)                 \
  74         ((port)->irqs[SCIx_ERI_IRQ] ==  \
  75          (port)->irqs[SCIx_RXI_IRQ]) || \
  76         ((port)->irqs[SCIx_ERI_IRQ] &&  \
  77          ((port)->irqs[SCIx_RXI_IRQ] < 0))
  78
  79 struct sci_port {
  80         struct uart_port        port;
  81
  82         /* Platform configuration */
  83         struct plat_sci_port    *cfg;
  84         unsigned int            overrun_reg;
  85         unsigned int            overrun_mask;
  86         unsigned int            error_mask;
  87         unsigned int            error_clear;
  88         unsigned int            sampling_rate;
  89         resource_size_t         reg_size;
  90
  91         /* Break timer */
  92         struct timer_list       break_timer;
  93         int                     break_flag;
  94
  95         /* Interface clock */
  96         struct clk              *iclk;
  97         /* Function clock */
  98         struct clk              *fclk;
  99
 100         int                     irqs[SCIx_NR_IRQS];
 101         char                    *irqstr[SCIx_NR_IRQS];
 102
 103         struct dma_chan                 *chan_tx;
 104         struct dma_chan                 *chan_rx;
 105
 106 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 107         dma_cookie_t                    cookie_tx;
 108         dma_cookie_t                    cookie_rx[2];
 109         dma_cookie_t                    active_rx;
 110         dma_addr_t                      tx_dma_addr;
 111         unsigned int                    tx_dma_len;
 112         struct scatterlist              sg_rx[2];
 113         void                            *rx_buf[2];
 114         size_t                          buf_len_rx;
 115         struct sh_dmae_slave            param_tx;
 116         struct sh_dmae_slave            param_rx;
 117         struct work_struct              work_tx;
 118         struct timer_list               rx_timer;
 119         unsigned int                    rx_timeout;
 120 #endif
 121
 122         struct notifier_block           freq_transition;
 123 };
 124
 125 #define SCI_NPORTS CONFIG_SERIAL_SH_SCI_NR_UARTS
 126
 127 static struct sci_port sci_ports[SCI_NPORTS];
 128 static struct uart_driver sci_uart_driver;
 129
 130 static inline struct sci_port *
 131 to_sci_port(struct uart_port *uart)
 132 {
 133         return container_of(uart, struct sci_port, port);
 134 }
 135
 136 struct plat_sci_reg {
 137         u8 offset, size;
 138 };
 139
 140 /* Helper for invalidating specific entries of an inherited map. */
 141 #define sci_reg_invalid { .offset = 0, .size = 0 }
 142
 143 static const struct plat_sci_reg sci_regmap[SCIx_NR_REGTYPES][SCIx_NR_REGS] = {
 144         [SCIx_PROBE_REGTYPE] = {
 145                 [0 ... SCIx_NR_REGS - 1] = sci_reg_invalid,
 146         },
 147
 148         /*
 149          * Common SCI definitions, dependent on the port's regshift
 150          * value.
 151          */
 152         [SCIx_SCI_REGTYPE] = {
 153                 [SCSMR]         = { 0x00,  8 },
 154                 [SCBRR]         = { 0x01,  8 },
 155                 [SCSCR]         = { 0x02,  8 },
 156                 [SCxTDR]        = { 0x03,  8 },
 157                 [SCxSR]         = { 0x04,  8 },
 158                 [SCxRDR]        = { 0x05,  8 },
 159                 [SCFCR]         = sci_reg_invalid,
 160                 [SCFDR]         = sci_reg_invalid,
 161                 [SCTFDR]        = sci_reg_invalid,
 162                 [SCRFDR]        = sci_reg_invalid,
 163                 [SCSPTR]        = sci_reg_invalid,
 164                 [SCLSR]         = sci_reg_invalid,
 165                 [HSSRR]         = sci_reg_invalid,
 166                 [SCPCR]         = sci_reg_invalid,
 167                 [SCPDR]         = sci_reg_invalid,
 168         },
 169
 170         /*
 171          * Common definitions for legacy IrDA ports, dependent on
 172          * regshift value.
 173          */
 174         [SCIx_IRDA_REGTYPE] = {
 175                 [SCSMR]         = { 0x00,  8 },
 176                 [SCBRR]         = { 0x01,  8 },
 177                 [SCSCR]         = { 0x02,  8 },
 178                 [SCxTDR]        = { 0x03,  8 },
 179                 [SCxSR]         = { 0x04,  8 },
 180                 [SCxRDR]        = { 0x05,  8 },
 181                 [SCFCR]         = { 0x06,  8 },
 182                 [SCFDR]         = { 0x07, 16 },
 183                 [SCTFDR]        = sci_reg_invalid,
 184                 [SCRFDR]        = sci_reg_invalid,
 185                 [SCSPTR]        = sci_reg_invalid,
 186                 [SCLSR]         = sci_reg_invalid,
 187                 [HSSRR]         = sci_reg_invalid,
 188                 [SCPCR]         = sci_reg_invalid,
 189                 [SCPDR]         = sci_reg_invalid,
 190         },
 191
 192         /*
 193          * Common SCIFA definitions.
 194          */
 195         [SCIx_SCIFA_REGTYPE] = {
 196                 [SCSMR]         = { 0x00, 16 },
 197                 [SCBRR]         = { 0x04,  8 },
 198                 [SCSCR]         = { 0x08, 16 },
 199                 [SCxTDR]        = { 0x20,  8 },
 200                 [SCxSR]         = { 0x14, 16 },
 201                 [SCxRDR]        = { 0x24,  8 },
 202                 [SCFCR]         = { 0x18, 16 },
 203                 [SCFDR]         = { 0x1c, 16 },
 204                 [SCTFDR]        = sci_reg_invalid,
 205                 [SCRFDR]        = sci_reg_invalid,
 206                 [SCSPTR]        = sci_reg_invalid,
 207                 [SCLSR]         = sci_reg_invalid,
 208                 [HSSRR]         = sci_reg_invalid,
 209                 [SCPCR]         = { 0x30, 16 },
 210                 [SCPDR]         = { 0x34, 16 },
 211         },
 212
 213         /*
 214          * Common SCIFB definitions.
 215          */
 216         [SCIx_SCIFB_REGTYPE] = {
 217                 [SCSMR]         = { 0x00, 16 },
 218                 [SCBRR]         = { 0x04,  8 },
 219                 [SCSCR]         = { 0x08, 16 },
 220                 [SCxTDR]        = { 0x40,  8 },
 221                 [SCxSR]         = { 0x14, 16 },
 222                 [SCxRDR]        = { 0x60,  8 },
 223                 [SCFCR]         = { 0x18, 16 },
 224                 [SCFDR]         = sci_reg_invalid,
 225                 [SCTFDR]        = { 0x38, 16 },
 226                 [SCRFDR]        = { 0x3c, 16 },
 227                 [SCSPTR]        = sci_reg_invalid,
 228                 [SCLSR]         = sci_reg_invalid,
 229                 [HSSRR]         = sci_reg_invalid,
 230                 [SCPCR]         = { 0x30, 16 },
 231                 [SCPDR]         = { 0x34, 16 },
 232         },
 233
 234         /*
 235          * Common SH-2(A) SCIF definitions for ports with FIFO data
 236          * count registers.
 237          */
 238         [SCIx_SH2_SCIF_FIFODATA_REGTYPE] = {
 239                 [SCSMR]         = { 0x00, 16 },
 240                 [SCBRR]         = { 0x04,  8 },
 241                 [SCSCR]         = { 0x08, 16 },
 242                 [SCxTDR]        = { 0x0c,  8 },
 243                 [SCxSR]         = { 0x10, 16 },
 244                 [SCxRDR]        = { 0x14,  8 },
 245                 [SCFCR]         = { 0x18, 16 },
 246                 [SCFDR]         = { 0x1c, 16 },
 247                 [SCTFDR]        = sci_reg_invalid,
 248                 [SCRFDR]        = sci_reg_invalid,
 249                 [SCSPTR]        = { 0x20, 16 },
 250                 [SCLSR]         = { 0x24, 16 },
 251                 [HSSRR]         = sci_reg_invalid,
 252                 [SCPCR]         = sci_reg_invalid,
 253                 [SCPDR]         = sci_reg_invalid,
 254         },
 255
 256         /*
 257          * Common SH-3 SCIF definitions.
 258          */
 259         [SCIx_SH3_SCIF_REGTYPE] = {
 260                 [SCSMR]         = { 0x00,  8 },
 261                 [SCBRR]         = { 0x02,  8 },
 262                 [SCSCR]         = { 0x04,  8 },
 263                 [SCxTDR]        = { 0x06,  8 },
 264                 [SCxSR]         = { 0x08, 16 },
 265                 [SCxRDR]        = { 0x0a,  8 },
 266                 [SCFCR]         = { 0x0c,  8 },
 267                 [SCFDR]         = { 0x0e, 16 },
 268                 [SCTFDR]        = sci_reg_invalid,
 269                 [SCRFDR]        = sci_reg_invalid,
 270                 [SCSPTR]        = sci_reg_invalid,
 271                 [SCLSR]         = sci_reg_invalid,
 272                 [HSSRR]         = sci_reg_invalid,
 273                 [SCPCR]         = sci_reg_invalid,
 274                 [SCPDR]         = sci_reg_invalid,
 275         },
 276
 277         /*
 278          * Common SH-4(A) SCIF(B) definitions.
 279          */
 280         [SCIx_SH4_SCIF_REGTYPE] = {
 281                 [SCSMR]         = { 0x00, 16 },
 282                 [SCBRR]         = { 0x04,  8 },
 283                 [SCSCR]         = { 0x08, 16 },
 284                 [SCxTDR]        = { 0x0c,  8 },
 285                 [SCxSR]         = { 0x10, 16 },
 286                 [SCxRDR]        = { 0x14,  8 },
 287                 [SCFCR]         = { 0x18, 16 },
 288                 [SCFDR]         = { 0x1c, 16 },
 289                 [SCTFDR]        = sci_reg_invalid,
 290                 [SCRFDR]        = sci_reg_invalid,
 291                 [SCSPTR]        = { 0x20, 16 },
 292                 [SCLSR]         = { 0x24, 16 },
 293                 [HSSRR]         = sci_reg_invalid,
 294                 [SCPCR]         = sci_reg_invalid,
 295                 [SCPDR]         = sci_reg_invalid,
 296         },
 297
 298         /*
 299          * Common HSCIF definitions.
 300          */
 301         [SCIx_HSCIF_REGTYPE] = {
 302                 [SCSMR]         = { 0x00, 16 },
 303                 [SCBRR]         = { 0x04,  8 },
 304                 [SCSCR]         = { 0x08, 16 },
 305                 [SCxTDR]        = { 0x0c,  8 },
 306                 [SCxSR]         = { 0x10, 16 },
 307                 [SCxRDR]        = { 0x14,  8 },
 308                 [SCFCR]         = { 0x18, 16 },
 309                 [SCFDR]         = { 0x1c, 16 },
 310                 [SCTFDR]        = sci_reg_invalid,
 311                 [SCRFDR]        = sci_reg_invalid,
 312                 [SCSPTR]        = { 0x20, 16 },
 313                 [SCLSR]         = { 0x24, 16 },
 314                 [HSSRR]         = { 0x40, 16 },
 315                 [SCPCR]         = sci_reg_invalid,
 316                 [SCPDR]         = sci_reg_invalid,
 317         },
 318
 319         /*
 320          * Common SH-4(A) SCIF(B) definitions for ports without an SCSPTR
 321          * register.
 322          */
 323         [SCIx_SH4_SCIF_NO_SCSPTR_REGTYPE] = {
 324                 [SCSMR]         = { 0x00, 16 },
 325                 [SCBRR]         = { 0x04,  8 },
 326                 [SCSCR]         = { 0x08, 16 },
 327                 [SCxTDR]        = { 0x0c,  8 },
 328                 [SCxSR]         = { 0x10, 16 },
 329                 [SCxRDR]        = { 0x14,  8 },
 330                 [SCFCR]         = { 0x18, 16 },
 331                 [SCFDR]         = { 0x1c, 16 },
 332                 [SCTFDR]        = sci_reg_invalid,
 333                 [SCRFDR]        = sci_reg_invalid,
 334                 [SCSPTR]        = sci_reg_invalid,
 335                 [SCLSR]         = { 0x24, 16 },
 336                 [HSSRR]         = sci_reg_invalid,
 337                 [SCPCR]         = sci_reg_invalid,
 338                 [SCPDR]         = sci_reg_invalid,
 339         },
 340
 341         /*
 342          * Common SH-4(A) SCIF(B) definitions for ports with FIFO data
 343          * count registers.
 344          */
 345         [SCIx_SH4_SCIF_FIFODATA_REGTYPE] = {
 346                 [SCSMR]         = { 0x00, 16 },
 347                 [SCBRR]         = { 0x04,  8 },
 348                 [SCSCR]         = { 0x08, 16 },
 349                 [SCxTDR]        = { 0x0c,  8 },
 350                 [SCxSR]         = { 0x10, 16 },
 351                 [SCxRDR]        = { 0x14,  8 },
 352                 [SCFCR]         = { 0x18, 16 },
 353                 [SCFDR]         = { 0x1c, 16 },
 354                 [SCTFDR]        = { 0x1c, 16 }, /* aliased to SCFDR */
 355                 [SCRFDR]        = { 0x20, 16 },
 356                 [SCSPTR]        = { 0x24, 16 },
 357                 [SCLSR]         = { 0x28, 16 },
 358                 [HSSRR]         = sci_reg_invalid,
 359                 [SCPCR]         = sci_reg_invalid,
 360                 [SCPDR]         = sci_reg_invalid,
 361         },
 362
 363         /*
 364          * SH7705-style SCIF(B) ports, lacking both SCSPTR and SCLSR
 365          * registers.
 366          */
 367         [SCIx_SH7705_SCIF_REGTYPE] = {
 368                 [SCSMR]         = { 0x00, 16 },
 369                 [SCBRR]         = { 0x04,  8 },
 370                 [SCSCR]         = { 0x08, 16 },
 371                 [SCxTDR]        = { 0x20,  8 },
 372                 [SCxSR]         = { 0x14, 16 },
 373                 [SCxRDR]        = { 0x24,  8 },
 374                 [SCFCR]         = { 0x18, 16 },
 375                 [SCFDR]         = { 0x1c, 16 },
 376                 [SCTFDR]        = sci_reg_invalid,
 377                 [SCRFDR]        = sci_reg_invalid,
 378                 [SCSPTR]        = sci_reg_invalid,
 379                 [SCLSR]         = sci_reg_invalid,
 380                 [HSSRR]         = sci_reg_invalid,
 381                 [SCPCR]         = sci_reg_invalid,
 382                 [SCPDR]         = sci_reg_invalid,
 383         },
 384 };
 385
 386 #define sci_getreg(up, offset)          (sci_regmap[to_sci_port(up)->cfg->regtype] + offset)
 387
 388 /*
 389  * The "offset" here is rather misleading, in that it refers to an enum
 390  * value relative to the port mapping rather than the fixed offset
 391  * itself, which needs to be manually retrieved from the platform's
 392  * register map for the given port.
 393  */
 394 static unsigned int sci_serial_in(struct uart_port *p, int offset)
 395 {
 396         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 397
 398         if (reg->size == 8)
 399                 return ioread8(p->membase + (reg->offset << p->regshift));
 400         else if (reg->size == 16)
 401                 return ioread16(p->membase + (reg->offset << p->regshift));
 402         else
 403                 WARN(1, "Invalid register access\n");
 404
 405         return 0;
 406 }
 407
 408 static void sci_serial_out(struct uart_port *p, int offset, int value)
 409 {
 410         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 411
 412         if (reg->size == 8)
 413                 iowrite8(value, p->membase + (reg->offset << p->regshift));
 414         else if (reg->size == 16)
 415                 iowrite16(value, p->membase + (reg->offset << p->regshift));
 416         else
 417                 WARN(1, "Invalid register access\n");
 418 }
 419
 420 static int sci_probe_regmap(struct plat_sci_port *cfg)
 421 {
 422         switch (cfg->type) {
 423         case PORT_SCI:
 424                 cfg->regtype = SCIx_SCI_REGTYPE;
 425                 break;
 426         case PORT_IRDA:
 427                 cfg->regtype = SCIx_IRDA_REGTYPE;
 428                 break;
 429         case PORT_SCIFA:
 430                 cfg->regtype = SCIx_SCIFA_REGTYPE;
 431                 break;
 432         case PORT_SCIFB:
 433                 cfg->regtype = SCIx_SCIFB_REGTYPE;
 434                 break;
 435         case PORT_SCIF:
 436                 /*
 437                  * The SH-4 is a bit of a misnomer here, although that's
 438                  * where this particular port layout originated. This
 439                  * configuration (or some slight variation thereof)
 440                  * remains the dominant model for all SCIFs.
 441                  */
 442                 cfg->regtype = SCIx_SH4_SCIF_REGTYPE;
 443                 break;
 444         case PORT_HSCIF:
 445                 cfg->regtype = SCIx_HSCIF_REGTYPE;
 446                 break;
 447         default:
 448                 pr_err("Can't probe register map for given port\n");
 449                 return -EINVAL;
 450         }
 451
 452         return 0;
 453 }
 454
 455 static void sci_port_enable(struct sci_port *sci_port)
 456 {
 457         if (!sci_port->port.dev)
 458                 return;
 459
 460         pm_runtime_get_sync(sci_port->port.dev);
 461
 462         clk_prepare_enable(sci_port->iclk);
 463         sci_port->port.uartclk = clk_get_rate(sci_port->iclk);
 464         clk_prepare_enable(sci_port->fclk);
 465 }
 466
 467 static void sci_port_disable(struct sci_port *sci_port)
 468 {
 469         if (!sci_port->port.dev)
 470                 return;
 471
 472         /* Cancel the break timer to ensure that the timer handler will not try
 473          * to access the hardware with clocks and power disabled. Reset the
 474          * break flag to make the break debouncing state machine ready for the
 475          * next break.
 476          */
 477         del_timer_sync(&sci_port->break_timer);
 478         sci_port->break_flag = 0;
 479
 480         clk_disable_unprepare(sci_port->fclk);
 481         clk_disable_unprepare(sci_port->iclk);
 482
 483         pm_runtime_put_sync(sci_port->port.dev);
 484 }
 485
 486 static inline unsigned long port_rx_irq_mask(struct uart_port *port)
 487 {
 488         /*
 489          * Not all ports (such as SCIFA) will support REIE. Rather than
 490          * special-casing the port type, we check the port initialization
 491          * IRQ enable mask to see whether the IRQ is desired at all. If
 492          * it's unset, it's logically inferred that there's no point in
 493          * testing for it.
 494          */
 495         return SCSCR_RIE | (to_sci_port(port)->cfg->scscr & SCSCR_REIE);
 496 }
 497
 498 static void sci_start_tx(struct uart_port *port)
 499 {
 500         struct sci_port *s = to_sci_port(port);
 501         unsigned short ctrl;
 502
 503 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 504         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 505                 u16 new, scr = serial_port_in(port, SCSCR);
 506                 if (s->chan_tx)
 507                         new = scr | SCSCR_TDRQE;
 508                 else
 509                         new = scr & ~SCSCR_TDRQE;
 510                 if (new != scr)
 511                         serial_port_out(port, SCSCR, new);
 512         }
 513
 514         if (s->chan_tx && !uart_circ_empty(&s->port.state->xmit) &&
 515             dma_submit_error(s->cookie_tx)) {
 516                 s->cookie_tx = 0;
 517                 schedule_work(&s->work_tx);
 518         }
 519 #endif
 520
 521         if (!s->chan_tx || port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 522                 /* Set TIE (Transmit Interrupt Enable) bit in SCSCR */
 523                 ctrl = serial_port_in(port, SCSCR);
 524                 serial_port_out(port, SCSCR, ctrl | SCSCR_TIE);
 525         }
 526 }
 527
 528 static void sci_stop_tx(struct uart_port *port)
 529 {
 530         unsigned short ctrl;
 531
 532         /* Clear TIE (Transmit Interrupt Enable) bit in SCSCR */
 533         ctrl = serial_port_in(port, SCSCR);
 534
 535         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 536                 ctrl &= ~SCSCR_TDRQE;
 537
 538         ctrl &= ~SCSCR_TIE;
 539
 540         serial_port_out(port, SCSCR, ctrl);
 541 }
 542
 543 static void sci_start_rx(struct uart_port *port)
 544 {
 545         unsigned short ctrl;
 546
 547         ctrl = serial_port_in(port, SCSCR) | port_rx_irq_mask(port);
 548
 549         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 550                 ctrl &= ~SCSCR_RDRQE;
 551
 552         serial_port_out(port, SCSCR, ctrl);
 553 }
 554
 555 static void sci_stop_rx(struct uart_port *port)
 556 {
 557         unsigned short ctrl;
 558
 559         ctrl = serial_port_in(port, SCSCR);
 560
 561         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 562                 ctrl &= ~SCSCR_RDRQE;
 563
 564         ctrl &= ~port_rx_irq_mask(port);
 565
 566         serial_port_out(port, SCSCR, ctrl);
 567 }
 568
 569 static void sci_clear_SCxSR(struct uart_port *port, unsigned int mask)
 570 {
 571         if (port->type == PORT_SCI) {
 572                 /* Just store the mask */
 573                 serial_port_out(port, SCxSR, mask);
 574         } else if (to_sci_port(port)->overrun_mask == SCIFA_ORER) {
 575                 /* SCIFA/SCIFB and SCIF on SH7705/SH7720/SH7721 */
 576                 /* Only clear the status bits we want to clear */
 577                 serial_port_out(port, SCxSR,
 578                                 serial_port_in(port, SCxSR) & mask);
 579         } else {
 580                 /* Store the mask, clear parity/framing errors */
 581                 serial_port_out(port, SCxSR, mask & ~(SCIF_FERC | SCIF_PERC));
 582         }
 583 }
 584
 585 #if defined(CONFIG_CONSOLE_POLL) || defined(CONFIG_SERIAL_SH_SCI_CONSOLE)
 586
 587 #ifdef CONFIG_CONSOLE_POLL
 588 static int sci_poll_get_char(struct uart_port *port)
 589 {
 590         unsigned short status;
 591         int c;
 592
 593         do {
 594                 status = serial_port_in(port, SCxSR);
 595                 if (status & SCxSR_ERRORS(port)) {
 596                         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
 597                         continue;
 598                 }
 599                 break;
 600         } while (1);
 601
 602         if (!(status & SCxSR_RDxF(port)))
 603                 return NO_POLL_CHAR;
 604
 605         c = serial_port_in(port, SCxRDR);
 606
 607         /* Dummy read */
 608         serial_port_in(port, SCxSR);
 609         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 610
 611         return c;
 612 }
 613 #endif
 614
 615 static void sci_poll_put_char(struct uart_port *port, unsigned char c)
 616 {
 617         unsigned short status;
 618
 619         do {
 620                 status = serial_port_in(port, SCxSR);
 621         } while (!(status & SCxSR_TDxE(port)));
 622
 623         serial_port_out(port, SCxTDR, c);
 624         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port) & ~SCxSR_TEND(port));
 625 }
 626 #endif /* CONFIG_CONSOLE_POLL || CONFIG_SERIAL_SH_SCI_CONSOLE */
 627
 628 static void sci_init_pins(struct uart_port *port, unsigned int cflag)
 629 {
 630         struct sci_port *s = to_sci_port(port);
 631         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
 632
 633         /*
 634          * Use port-specific handler if provided.
 635          */
 636         if (s->cfg->ops && s->cfg->ops->init_pins) {
 637                 s->cfg->ops->init_pins(port, cflag);
 638                 return;
 639         }
 640
 641         /*
 642          * For the generic path SCSPTR is necessary. Bail out if that's
 643          * unavailable, too.
 644          */
 645         if (!reg->size)
 646                 return;
 647
 648         if ((s->cfg->capabilities & SCIx_HAVE_RTSCTS) &&
 649             ((!(cflag & CRTSCTS)))) {
 650                 unsigned short status;
 651
 652                 status = serial_port_in(port, SCSPTR);
 653                 status &= ~SCSPTR_CTSIO;
 654                 status |= SCSPTR_RTSIO;
 655                 serial_port_out(port, SCSPTR, status); /* Set RTS = 1 */
 656         }
 657 }
 658
 659 static int sci_txfill(struct uart_port *port)
 660 {
 661         const struct plat_sci_reg *reg;
 662
 663         reg = sci_getreg(port, SCTFDR);
 664         if (reg->size)
 665                 return serial_port_in(port, SCTFDR) & ((port->fifosize << 1) - 1);
 666
 667         reg = sci_getreg(port, SCFDR);
 668         if (reg->size)
 669                 return serial_port_in(port, SCFDR) >> 8;
 670
 671         return !(serial_port_in(port, SCxSR) & SCI_TDRE);
 672 }
 673
 674 static int sci_txroom(struct uart_port *port)
 675 {
 676         return port->fifosize - sci_txfill(port);
 677 }
 678
 679 static int sci_rxfill(struct uart_port *port)
 680 {
 681         const struct plat_sci_reg *reg;
 682
 683         reg = sci_getreg(port, SCRFDR);
 684         if (reg->size)
 685                 return serial_port_in(port, SCRFDR) & ((port->fifosize << 1) - 1);
 686
 687         reg = sci_getreg(port, SCFDR);
 688         if (reg->size)
 689                 return serial_port_in(port, SCFDR) & ((port->fifosize << 1) - 1);
 690
 691         return (serial_port_in(port, SCxSR) & SCxSR_RDxF(port)) != 0;
 692 }
 693
 694 /*
 695  * SCI helper for checking the state of the muxed port/RXD pins.
 696  */
 697 static inline int sci_rxd_in(struct uart_port *port)
 698 {
 699         struct sci_port *s = to_sci_port(port);
 700
 701         if (s->cfg->port_reg <= 0)
 702                 return 1;
 703
 704         /* Cast for ARM damage */
 705         return !!__raw_readb((void __iomem *)(uintptr_t)s->cfg->port_reg);
 706 }
 707
 708 /* ********************************************************************** *
 709  *                   the interrupt related routines                       *
 710  * ********************************************************************** */
 711
 712 static void sci_transmit_chars(struct uart_port *port)
 713 {
 714         struct circ_buf *xmit = &port->state->xmit;
 715         unsigned int stopped = uart_tx_stopped(port);
 716         unsigned short status;
 717         unsigned short ctrl;
 718         int count;
 719
 720         status = serial_port_in(port, SCxSR);
 721         if (!(status & SCxSR_TDxE(port))) {
 722                 ctrl = serial_port_in(port, SCSCR);
 723                 if (uart_circ_empty(xmit))
 724                         ctrl &= ~SCSCR_TIE;
 725                 else
 726                         ctrl |= SCSCR_TIE;
 727                 serial_port_out(port, SCSCR, ctrl);
 728                 return;
 729         }
 730
 731         count = sci_txroom(port);
 732
 733         do {
 734                 unsigned char c;
 735
 736                 if (port->x_char) {
 737                         c = port->x_char;
 738                         port->x_char = 0;
 739                 } else if (!uart_circ_empty(xmit) && !stopped) {
 740                         c = xmit->buf[xmit->tail];
 741                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 742                 } else {
 743                         break;
 744                 }
 745
 746                 serial_port_out(port, SCxTDR, c);
 747
 748                 port->icount.tx++;
 749         } while (--count > 0);
 750
 751         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 752
 753         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 754                 uart_write_wakeup(port);
 755         if (uart_circ_empty(xmit)) {
 756                 sci_stop_tx(port);
 757         } else {
 758                 ctrl = serial_port_in(port, SCSCR);
 759
 760                 if (port->type != PORT_SCI) {
 761                         serial_port_in(port, SCxSR); /* Dummy read */
 762                         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 763                 }
 764
 765                 ctrl |= SCSCR_TIE;
 766                 serial_port_out(port, SCSCR, ctrl);
 767         }
 768 }
 769
 770 /* On SH3, SCIF may read end-of-break as a space->mark char */
 771 #define STEPFN(c)  ({int __c = (c); (((__c-1)|(__c)) == -1); })
 772
 773 static void sci_receive_chars(struct uart_port *port)
 774 {
 775         struct sci_port *sci_port = to_sci_port(port);
 776         struct tty_port *tport = &port->state->port;
 777         int i, count, copied = 0;
 778         unsigned short status;
 779         unsigned char flag;
 780
 781         status = serial_port_in(port, SCxSR);
 782         if (!(status & SCxSR_RDxF(port)))
 783                 return;
 784
 785         while (1) {
 786                 /* Don't copy more bytes than there is room for in the buffer */
 787                 count = tty_buffer_request_room(tport, sci_rxfill(port));
 788
 789                 /* If for any reason we can't copy more data, we're done! */
 790                 if (count == 0)
 791                         break;
 792
 793                 if (port->type == PORT_SCI) {
 794                         char c = serial_port_in(port, SCxRDR);
 795                         if (uart_handle_sysrq_char(port, c) ||
 796                             sci_port->break_flag)
 797                                 count = 0;
 798                         else
 799                                 tty_insert_flip_char(tport, c, TTY_NORMAL);
 800                 } else {
 801                         for (i = 0; i < count; i++) {
 802                                 char c = serial_port_in(port, SCxRDR);
 803
 804                                 status = serial_port_in(port, SCxSR);
 805 #if defined(CONFIG_CPU_SH3)
 806                                 /* Skip "chars" during break */
 807                                 if (sci_port->break_flag) {
 808                                         if ((c == 0) &&
 809                                             (status & SCxSR_FER(port))) {
 810                                                 count--; i--;
 811                                                 continue;
 812                                         }
 813
 814                                         /* Nonzero => end-of-break */
 815                                         dev_dbg(port->dev, "debounce<%02x>\n", c);
 816                                         sci_port->break_flag = 0;
 817
 818                                         if (STEPFN(c)) {
 819                                                 count--; i--;
 820                                                 continue;
 821                                         }
 822                                 }
 823 #endif /* CONFIG_CPU_SH3 */
 824                                 if (uart_handle_sysrq_char(port, c)) {
 825                                         count--; i--;
 826                                         continue;
 827                                 }
 828
 829                                 /* Store data and status */
 830                                 if (status & SCxSR_FER(port)) {
 831                                         flag = TTY_FRAME;
 832                                         port->icount.frame++;
 833                                         dev_notice(port->dev, "frame error\n");
 834                                 } else if (status & SCxSR_PER(port)) {
 835                                         flag = TTY_PARITY;
 836                                         port->icount.parity++;
 837                                         dev_notice(port->dev, "parity error\n");
 838                                 } else
 839                                         flag = TTY_NORMAL;
 840
 841                                 tty_insert_flip_char(tport, c, flag);
 842                         }
 843                 }
 844
 845                 serial_port_in(port, SCxSR); /* dummy read */
 846                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 847
 848                 copied += count;
 849                 port->icount.rx += count;
 850         }
 851
 852         if (copied) {
 853                 /* Tell the rest of the system the news. New characters! */
 854                 tty_flip_buffer_push(tport);
 855         } else {
 856                 serial_port_in(port, SCxSR); /* dummy read */
 857                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 858         }
 859 }
 860
 861 #define SCI_BREAK_JIFFIES (HZ/20)
 862
 863 /*
 864  * The sci generates interrupts during the break,
 865  * 1 per millisecond or so during the break period, for 9600 baud.
 866  * So dont bother disabling interrupts.
 867  * But dont want more than 1 break event.
 868  * Use a kernel timer to periodically poll the rx line until
 869  * the break is finished.
 870  */
 871 static inline void sci_schedule_break_timer(struct sci_port *port)
 872 {
 873         mod_timer(&port->break_timer, jiffies + SCI_BREAK_JIFFIES);
 874 }
 875
 876 /* Ensure that two consecutive samples find the break over. */
 877 static void sci_break_timer(unsigned long data)
 878 {
 879         struct sci_port *port = (struct sci_port *)data;
 880
 881         if (sci_rxd_in(&port->port) == 0) {
 882                 port->break_flag = 1;
 883                 sci_schedule_break_timer(port);
 884         } else if (port->break_flag == 1) {
 885                 /* break is over. */
 886                 port->break_flag = 2;
 887                 sci_schedule_break_timer(port);
 888         } else
 889                 port->break_flag = 0;
 890 }
 891
 892 static int sci_handle_errors(struct uart_port *port)
 893 {
 894         int copied = 0;
 895         unsigned short status = serial_port_in(port, SCxSR);
 896         struct tty_port *tport = &port->state->port;
 897         struct sci_port *s = to_sci_port(port);
 898
 899         /* Handle overruns */
 900         if (status & s->overrun_mask) {
 901                 port->icount.overrun++;
 902
 903                 /* overrun error */
 904                 if (tty_insert_flip_char(tport, 0, TTY_OVERRUN))
 905                         copied++;
 906
 907                 dev_notice(port->dev, "overrun error\n");
 908         }
 909
 910         if (status & SCxSR_FER(port)) {
 911                 if (sci_rxd_in(port) == 0) {
 912                         /* Notify of BREAK */
 913                         struct sci_port *sci_port = to_sci_port(port);
 914
 915                         if (!sci_port->break_flag) {
 916                                 port->icount.brk++;
 917
 918                                 sci_port->break_flag = 1;
 919                                 sci_schedule_break_timer(sci_port);
 920
 921                                 /* Do sysrq handling. */
 922                                 if (uart_handle_break(port))
 923                                         return 0;
 924
 925                                 dev_dbg(port->dev, "BREAK detected\n");
 926
 927                                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 928                                         copied++;
 929                         }
 930
 931                 } else {
 932                         /* frame error */
 933                         port->icount.frame++;
 934
 935                         if (tty_insert_flip_char(tport, 0, TTY_FRAME))
 936                                 copied++;
 937
 938                         dev_notice(port->dev, "frame error\n");
 939                 }
 940         }
 941
 942         if (status & SCxSR_PER(port)) {
 943                 /* parity error */
 944                 port->icount.parity++;
 945
 946                 if (tty_insert_flip_char(tport, 0, TTY_PARITY))
 947                         copied++;
 948
 949                 dev_notice(port->dev, "parity error\n");
 950         }
 951
 952         if (copied)
 953                 tty_flip_buffer_push(tport);
 954
 955         return copied;
 956 }
 957
 958 static int sci_handle_fifo_overrun(struct uart_port *port)
 959 {
 960         struct tty_port *tport = &port->state->port;
 961         struct sci_port *s = to_sci_port(port);
 962         const struct plat_sci_reg *reg;
 963         int copied = 0;
 964         u16 status;
 965
 966         reg = sci_getreg(port, s->overrun_reg);
 967         if (!reg->size)
 968                 return 0;
 969
 970         status = serial_port_in(port, s->overrun_reg);
 971         if (status & s->overrun_mask) {
 972                 status &= ~s->overrun_mask;
 973                 serial_port_out(port, s->overrun_reg, status);
 974
 975                 port->icount.overrun++;
 976
 977                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 978                 tty_flip_buffer_push(tport);
 979
 980                 dev_dbg(port->dev, "overrun error\n");
 981                 copied++;
 982         }
 983
 984         return copied;
 985 }
 986
 987 static int sci_handle_breaks(struct uart_port *port)
 988 {
 989         int copied = 0;
 990         unsigned short status = serial_port_in(port, SCxSR);
 991         struct tty_port *tport = &port->state->port;
 992         struct sci_port *s = to_sci_port(port);
 993
 994         if (uart_handle_break(port))
 995                 return 0;
 996
 997         if (!s->break_flag && status & SCxSR_BRK(port)) {
 998 #if defined(CONFIG_CPU_SH3)
 999                 /* Debounce break */
1000                 s->break_flag = 1;
1001 #endif
1002
1003                 port->icount.brk++;
1004
1005                 /* Notify of BREAK */
1006                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
1007                         copied++;
1008
1009                 dev_dbg(port->dev, "BREAK detected\n");
1010         }
1011
1012         if (copied)
1013                 tty_flip_buffer_push(tport);
1014
1015         copied += sci_handle_fifo_overrun(port);
1016
1017         return copied;
1018 }
1019
1020 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1021 static void sci_dma_tx_complete(void *arg)
1022 {
1023         struct sci_port *s = arg;
1024         struct uart_port *port = &s->port;
1025         struct circ_buf *xmit = &port->state->xmit;
1026         unsigned long flags;
1027
1028         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1029
1030         spin_lock_irqsave(&port->lock, flags);
1031
1032         xmit->tail += s->tx_dma_len;
1033         xmit->tail &= UART_XMIT_SIZE - 1;
1034
1035         port->icount.tx += s->tx_dma_len;
1036
1037         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1038                 uart_write_wakeup(port);
1039
1040         if (!uart_circ_empty(xmit)) {
1041                 s->cookie_tx = 0;
1042                 schedule_work(&s->work_tx);
1043         } else {
1044                 s->cookie_tx = -EINVAL;
1045                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1046                         u16 ctrl = serial_port_in(port, SCSCR);
1047                         serial_port_out(port, SCSCR, ctrl & ~SCSCR_TIE);
1048                 }
1049         }
1050
1051         spin_unlock_irqrestore(&port->lock, flags);
1052 }
1053
1054 /* Locking: called with port lock held */
1055 static int sci_dma_rx_push(struct sci_port *s, void *buf, size_t count)
1056 {
1057         struct uart_port *port = &s->port;
1058         struct tty_port *tport = &port->state->port;
1059         int copied;
1060
1061         copied = tty_insert_flip_string(tport, buf, count);
1062         if (copied < count) {
1063                 dev_warn(port->dev, "Rx overrun: dropping %zu bytes\n",
1064                          count - copied);
1065                 port->icount.buf_overrun++;
1066         }
1067
1068         port->icount.rx += copied;
1069
1070         return copied;
1071 }
1072
1073 static int sci_dma_rx_find_active(struct sci_port *s)
1074 {
1075         unsigned int i;
1076
1077         for (i = 0; i < ARRAY_SIZE(s->cookie_rx); i++)
1078                 if (s->active_rx == s->cookie_rx[i])
1079                         return i;
1080
1081         dev_err(s->port.dev, "%s: Rx cookie %d not found!\n", __func__,
1082                 s->active_rx);
1083         return -1;
1084 }
1085
1086 static void sci_rx_dma_release(struct sci_port *s, bool enable_pio)
1087 {
1088         struct dma_chan *chan = s->chan_rx;
1089         struct uart_port *port = &s->port;
1090         unsigned long flags;
1091
1092         spin_lock_irqsave(&port->lock, flags);
1093         s->chan_rx = NULL;
1094         s->cookie_rx[0] = s->cookie_rx[1] = -EINVAL;
1095         spin_unlock_irqrestore(&port->lock, flags);
1096         dmaengine_terminate_all(chan);
1097         dma_free_coherent(chan->device->dev, s->buf_len_rx * 2, s->rx_buf[0],
1098                           sg_dma_address(&s->sg_rx[0]));
1099         dma_release_channel(chan);
1100         if (enable_pio)
1101                 sci_start_rx(port);
1102 }
1103
1104 static void sci_dma_rx_complete(void *arg)
1105 {
1106         struct sci_port *s = arg;
1107         struct uart_port *port = &s->port;
1108         struct dma_async_tx_descriptor *desc;
1109         unsigned long flags;
1110         int active, count = 0;
1111
1112         dev_dbg(port->dev, "%s(%d) active cookie %d\n", __func__, port->line,
1113                 s->active_rx);
1114
1115         spin_lock_irqsave(&port->lock, flags);
1116
1117         active = sci_dma_rx_find_active(s);
1118         if (active >= 0)
1119                 count = sci_dma_rx_push(s, s->rx_buf[active], s->buf_len_rx);
1120
1121         mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1122
1123         if (count)
1124                 tty_flip_buffer_push(&port->state->port);
1125
1126         desc = dmaengine_prep_slave_sg(s->chan_rx, &s->sg_rx[active], 1,
1127                                        DMA_DEV_TO_MEM,
1128                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1129         if (!desc)
1130                 goto fail;
1131
1132         desc->callback = sci_dma_rx_complete;
1133         desc->callback_param = s;
1134         s->cookie_rx[active] = dmaengine_submit(desc);
1135         if (dma_submit_error(s->cookie_rx[active]))
1136                 goto fail;
1137
1138         s->active_rx = s->cookie_rx[!active];
1139
1140         dev_dbg(port->dev, "%s: cookie %d #%d, new active cookie %d\n",
1141                 __func__, s->cookie_rx[active], active, s->active_rx);
1142         spin_unlock_irqrestore(&port->lock, flags);
1143         return;
1144
1145 fail:
1146         spin_unlock_irqrestore(&port->lock, flags);
1147         dev_warn(port->dev, "Failed submitting Rx DMA descriptor\n");
1148         sci_rx_dma_release(s, true);
1149 }
1150
1151 static void sci_tx_dma_release(struct sci_port *s, bool enable_pio)
1152 {
1153         struct dma_chan *chan = s->chan_tx;
1154         struct uart_port *port = &s->port;
1155         unsigned long flags;
1156
1157         spin_lock_irqsave(&port->lock, flags);
1158         s->chan_tx = NULL;
1159         s->cookie_tx = -EINVAL;
1160         spin_unlock_irqrestore(&port->lock, flags);
1161         dmaengine_terminate_all(chan);
1162         dma_unmap_single(chan->device->dev, s->tx_dma_addr, UART_XMIT_SIZE,
1163                          DMA_TO_DEVICE);
1164         dma_release_channel(chan);
1165         if (enable_pio)
1166                 sci_start_tx(port);
1167 }
1168
1169 static void sci_submit_rx(struct sci_port *s)
1170 {
1171         struct dma_chan *chan = s->chan_rx;
1172         int i;
1173
1174         for (i = 0; i < 2; i++) {
1175                 struct scatterlist *sg = &s->sg_rx[i];
1176                 struct dma_async_tx_descriptor *desc;
1177
1178                 desc = dmaengine_prep_slave_sg(chan,
1179                         sg, 1, DMA_DEV_TO_MEM,
1180                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1181                 if (!desc)
1182                         goto fail;
1183
1184                 desc->callback = sci_dma_rx_complete;
1185                 desc->callback_param = s;
1186                 s->cookie_rx[i] = dmaengine_submit(desc);
1187                 if (dma_submit_error(s->cookie_rx[i]))
1188                         goto fail;
1189
1190                 dev_dbg(s->port.dev, "%s(): cookie %d to #%d\n", __func__,
1191                         s->cookie_rx[i], i);
1192         }
1193
1194         s->active_rx = s->cookie_rx[0];
1195
1196         dma_async_issue_pending(chan);
1197         return;
1198
1199 fail:
1200         if (i)
1201                 dmaengine_terminate_all(chan);
1202         for (i = 0; i < 2; i++)
1203                 s->cookie_rx[i] = -EINVAL;
1204         s->active_rx = -EINVAL;
1205         dev_warn(s->port.dev, "Failed to re-start Rx DMA, using PIO\n");
1206         sci_rx_dma_release(s, true);
1207 }
1208
1209 static void work_fn_tx(struct work_struct *work)
1210 {
1211         struct sci_port *s = container_of(work, struct sci_port, work_tx);
1212         struct dma_async_tx_descriptor *desc;
1213         struct dma_chan *chan = s->chan_tx;
1214         struct uart_port *port = &s->port;
1215         struct circ_buf *xmit = &port->state->xmit;
1216         dma_addr_t buf;
1217
1218         /*
1219          * DMA is idle now.
1220          * Port xmit buffer is already mapped, and it is one page... Just adjust
1221          * offsets and lengths. Since it is a circular buffer, we have to
1222          * transmit till the end, and then the rest. Take the port lock to get a
1223          * consistent xmit buffer state.
1224          */
1225         spin_lock_irq(&port->lock);
1226         buf = s->tx_dma_addr + (xmit->tail & (UART_XMIT_SIZE - 1));
1227         s->tx_dma_len = min_t(unsigned int,
1228                 CIRC_CNT(xmit->head, xmit->tail, UART_XMIT_SIZE),
1229                 CIRC_CNT_TO_END(xmit->head, xmit->tail, UART_XMIT_SIZE));
1230         spin_unlock_irq(&port->lock);
1231
1232         desc = dmaengine_prep_slave_single(chan, buf, s->tx_dma_len,
1233                                            DMA_MEM_TO_DEV,
1234                                            DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1235         if (!desc) {
1236                 dev_warn(port->dev, "Failed preparing Tx DMA descriptor\n");
1237                 /* switch to PIO */
1238                 sci_tx_dma_release(s, true);
1239                 return;
1240         }
1241
1242         dma_sync_single_for_device(chan->device->dev, buf, s->tx_dma_len,
1243                                    DMA_TO_DEVICE);
1244
1245         spin_lock_irq(&port->lock);
1246         desc->callback = sci_dma_tx_complete;
1247         desc->callback_param = s;
1248         spin_unlock_irq(&port->lock);
1249         s->cookie_tx = dmaengine_submit(desc);
1250         if (dma_submit_error(s->cookie_tx)) {
1251                 dev_warn(port->dev, "Failed submitting Tx DMA descriptor\n");
1252                 /* switch to PIO */
1253                 sci_tx_dma_release(s, true);
1254                 return;
1255         }
1256
1257         dev_dbg(port->dev, "%s: %p: %d...%d, cookie %d\n",
1258                 __func__, xmit->buf, xmit->tail, xmit->head, s->cookie_tx);
1259
1260         dma_async_issue_pending(chan);
1261 }
1262
1263 static bool filter(struct dma_chan *chan, void *slave)
1264 {
1265         struct sh_dmae_slave *param = slave;
1266
1267         dev_dbg(chan->device->dev, "%s: slave ID %d\n",
1268                 __func__, param->shdma_slave.slave_id);
1269
1270         chan->private = &param->shdma_slave;
1271         return true;
1272 }
1273
1274 static void rx_timer_fn(unsigned long arg)
1275 {
1276         struct sci_port *s = (struct sci_port *)arg;
1277         struct uart_port *port = &s->port;
1278         struct dma_tx_state state;
1279         enum dma_status status;
1280         unsigned long flags;
1281         unsigned int read;
1282         int active, count;
1283         u16 scr;
1284
1285         spin_lock_irqsave(&port->lock, flags);
1286
1287         dev_dbg(port->dev, "DMA Rx timed out\n");
1288         scr = serial_port_in(port, SCSCR);
1289         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1290                 scr &= ~SCSCR_RDRQE;
1291                 enable_irq(s->irqs[SCIx_RXI_IRQ]);
1292         }
1293         serial_port_out(port, SCSCR, scr | SCSCR_RIE);
1294
1295         active = sci_dma_rx_find_active(s);
1296         if (active < 0) {
1297                 spin_unlock_irqrestore(&port->lock, flags);
1298                 return;
1299         }
1300
1301         status = dmaengine_tx_status(s->chan_rx, s->active_rx, &state);
1302         if (status == DMA_COMPLETE)
1303                 dev_dbg(port->dev, "Cookie %d #%d has already completed\n",
1304                         s->active_rx, active);
1305
1306         /* Handle incomplete DMA receive */
1307         dmaengine_terminate_all(s->chan_rx);
1308         read = sg_dma_len(&s->sg_rx[active]) - state.residue;
1309         dev_dbg(port->dev, "Read %u bytes with cookie %d\n", read,
1310                 s->active_rx);
1311
1312         if (read) {
1313                 count = sci_dma_rx_push(s, s->rx_buf[active], read);
1314                 if (count)
1315                         tty_flip_buffer_push(&port->state->port);
1316         }
1317
1318         spin_unlock_irqrestore(&port->lock, flags);
1319
1320         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1321                 sci_submit_rx(s);
1322 }
1323
1324 static void sci_request_dma(struct uart_port *port)
1325 {
1326         struct sci_port *s = to_sci_port(port);
1327         struct sh_dmae_slave *param;
1328         struct dma_chan *chan;
1329         dma_cap_mask_t mask;
1330
1331         dev_dbg(port->dev, "%s: port %d\n", __func__, port->line);
1332
1333         if (s->cfg->dma_slave_tx <= 0 || s->cfg->dma_slave_rx <= 0)
1334                 return;
1335
1336         dma_cap_zero(mask);
1337         dma_cap_set(DMA_SLAVE, mask);
1338
1339         param = &s->param_tx;
1340
1341         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_TX */
1342         param->shdma_slave.slave_id = s->cfg->dma_slave_tx;
1343
1344         s->cookie_tx = -EINVAL;
1345         chan = dma_request_channel(mask, filter, param);
1346         dev_dbg(port->dev, "%s: TX: got channel %p\n", __func__, chan);
1347         if (chan) {
1348                 s->chan_tx = chan;
1349                 /* UART circular tx buffer is an aligned page. */
1350                 s->tx_dma_addr = dma_map_single(chan->device->dev,
1351                                                 port->state->xmit.buf,
1352                                                 UART_XMIT_SIZE,
1353                                                 DMA_TO_DEVICE);
1354                 if (dma_mapping_error(chan->device->dev, s->tx_dma_addr)) {
1355                         dev_warn(port->dev, "Failed mapping Tx DMA descriptor\n");
1356                         dma_release_channel(chan);
1357                         s->chan_tx = NULL;
1358                 } else {
1359                         dev_dbg(port->dev, "%s: mapped %lu@%p to %pad\n",
1360                                 __func__, UART_XMIT_SIZE,
1361                                 port->state->xmit.buf, &s->tx_dma_addr);
1362                 }
1363
1364                 INIT_WORK(&s->work_tx, work_fn_tx);
1365         }
1366
1367         param = &s->param_rx;
1368
1369         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_RX */
1370         param->shdma_slave.slave_id = s->cfg->dma_slave_rx;
1371
1372         chan = dma_request_channel(mask, filter, param);
1373         dev_dbg(port->dev, "%s: RX: got channel %p\n", __func__, chan);
1374         if (chan) {
1375                 unsigned int i;
1376                 dma_addr_t dma;
1377                 void *buf;
1378
1379                 s->chan_rx = chan;
1380
1381                 s->buf_len_rx = 2 * max_t(size_t, 16, port->fifosize);
1382                 buf = dma_alloc_coherent(chan->device->dev, s->buf_len_rx * 2,
1383                                          &dma, GFP_KERNEL);
1384                 if (!buf) {
1385                         dev_warn(port->dev,
1386                                  "Failed to allocate Rx dma buffer, using PIO\n");
1387                         dma_release_channel(chan);
1388                         s->chan_rx = NULL;
1389                         return;
1390                 }
1391
1392                 for (i = 0; i < 2; i++) {
1393                         struct scatterlist *sg = &s->sg_rx[i];
1394
1395                         sg_init_table(sg, 1);
1396                         s->rx_buf[i] = buf;
1397                         sg_dma_address(sg) = dma;
1398                         sg->length = s->buf_len_rx;
1399
1400                         buf += s->buf_len_rx;
1401                         dma += s->buf_len_rx;
1402                 }
1403
1404                 setup_timer(&s->rx_timer, rx_timer_fn, (unsigned long)s);
1405
1406                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1407                         sci_submit_rx(s);
1408         }
1409 }
1410
1411 static void sci_free_dma(struct uart_port *port)
1412 {
1413         struct sci_port *s = to_sci_port(port);
1414
1415         if (s->chan_tx)
1416                 sci_tx_dma_release(s, false);
1417         if (s->chan_rx)
1418                 sci_rx_dma_release(s, false);
1419 }
1420 #else
1421 static inline void sci_request_dma(struct uart_port *port)
1422 {
1423 }
1424
1425 static inline void sci_free_dma(struct uart_port *port)
1426 {
1427 }
1428 #endif
1429
1430 static irqreturn_t sci_rx_interrupt(int irq, void *ptr)
1431 {
1432 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1433         struct uart_port *port = ptr;
1434         struct sci_port *s = to_sci_port(port);
1435
1436         if (s->chan_rx) {
1437                 u16 scr = serial_port_in(port, SCSCR);
1438                 u16 ssr = serial_port_in(port, SCxSR);
1439
1440                 /* Disable future Rx interrupts */
1441                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1442                         disable_irq_nosync(irq);
1443                         scr |= SCSCR_RDRQE;
1444                 } else {
1445                         scr &= ~SCSCR_RIE;
1446                         sci_submit_rx(s);
1447                 }
1448                 serial_port_out(port, SCSCR, scr);
1449                 /* Clear current interrupt */
1450                 serial_port_out(port, SCxSR,
1451                                 ssr & ~(SCIF_DR | SCxSR_RDxF(port)));
1452                 dev_dbg(port->dev, "Rx IRQ %lu: setup t-out in %u jiffies\n",
1453                         jiffies, s->rx_timeout);
1454                 mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1455
1456                 return IRQ_HANDLED;
1457         }
1458 #endif
1459
1460         /* I think sci_receive_chars has to be called irrespective
1461          * of whether the I_IXOFF is set, otherwise, how is the interrupt
1462          * to be disabled?
1463          */
1464         sci_receive_chars(ptr);
1465
1466         return IRQ_HANDLED;
1467 }
1468
1469 static irqreturn_t sci_tx_interrupt(int irq, void *ptr)
1470 {
1471         struct uart_port *port = ptr;
1472         unsigned long flags;
1473
1474         spin_lock_irqsave(&port->lock, flags);
1475         sci_transmit_chars(port);
1476         spin_unlock_irqrestore(&port->lock, flags);
1477
1478         return IRQ_HANDLED;
1479 }
1480
1481 static irqreturn_t sci_er_interrupt(int irq, void *ptr)
1482 {
1483         struct uart_port *port = ptr;
1484         struct sci_port *s = to_sci_port(port);
1485
1486         /* Handle errors */
1487         if (port->type == PORT_SCI) {
1488                 if (sci_handle_errors(port)) {
1489                         /* discard character in rx buffer */
1490                         serial_port_in(port, SCxSR);
1491                         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
1492                 }
1493         } else {
1494                 sci_handle_fifo_overrun(port);
1495                 if (!s->chan_rx)
1496                         sci_receive_chars(ptr);
1497         }
1498
1499         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
1500
1501         /* Kick the transmission */
1502         if (!s->chan_tx)
1503                 sci_tx_interrupt(irq, ptr);
1504
1505         return IRQ_HANDLED;
1506 }
1507
1508 static irqreturn_t sci_br_interrupt(int irq, void *ptr)
1509 {
1510         struct uart_port *port = ptr;
1511
1512         /* Handle BREAKs */
1513         sci_handle_breaks(port);
1514         sci_clear_SCxSR(port, SCxSR_BREAK_CLEAR(port));
1515
1516         return IRQ_HANDLED;
1517 }
1518
1519 static irqreturn_t sci_mpxed_interrupt(int irq, void *ptr)
1520 {
1521         unsigned short ssr_status, scr_status, err_enabled, orer_status = 0;
1522         struct uart_port *port = ptr;
1523         struct sci_port *s = to_sci_port(port);
1524         irqreturn_t ret = IRQ_NONE;
1525
1526         ssr_status = serial_port_in(port, SCxSR);
1527         scr_status = serial_port_in(port, SCSCR);
1528         if (s->overrun_reg == SCxSR)
1529                 orer_status = ssr_status;
1530         else {
1531                 if (sci_getreg(port, s->overrun_reg)->size)
1532                         orer_status = serial_port_in(port, s->overrun_reg);
1533         }
1534
1535         err_enabled = scr_status & port_rx_irq_mask(port);
1536
1537         /* Tx Interrupt */
1538         if ((ssr_status & SCxSR_TDxE(port)) && (scr_status & SCSCR_TIE) &&
1539             !s->chan_tx)
1540                 ret = sci_tx_interrupt(irq, ptr);
1541
1542         /*
1543          * Rx Interrupt: if we're using DMA, the DMA controller clears RDF /
1544          * DR flags
1545          */
1546         if (((ssr_status & SCxSR_RDxF(port)) || s->chan_rx) &&
1547             (scr_status & SCSCR_RIE))
1548                 ret = sci_rx_interrupt(irq, ptr);
1549
1550         /* Error Interrupt */
1551         if ((ssr_status & SCxSR_ERRORS(port)) && err_enabled)
1552                 ret = sci_er_interrupt(irq, ptr);
1553
1554         /* Break Interrupt */
1555         if ((ssr_status & SCxSR_BRK(port)) && err_enabled)
1556                 ret = sci_br_interrupt(irq, ptr);
1557
1558         /* Overrun Interrupt */
1559         if (orer_status & s->overrun_mask) {
1560                 sci_handle_fifo_overrun(port);
1561                 ret = IRQ_HANDLED;
1562         }
1563
1564         return ret;
1565 }
1566
1567 /*
1568  * Here we define a transition notifier so that we can update all of our
1569  * ports' baud rate when the peripheral clock changes.
1570  */
1571 static int sci_notifier(struct notifier_block *self,
1572                         unsigned long phase, void *p)
1573 {
1574         struct sci_port *sci_port;
1575         unsigned long flags;
1576
1577         sci_port = container_of(self, struct sci_port, freq_transition);
1578
1579         if (phase == CPUFREQ_POSTCHANGE) {
1580                 struct uart_port *port = &sci_port->port;
1581
1582                 spin_lock_irqsave(&port->lock, flags);
1583                 port->uartclk = clk_get_rate(sci_port->iclk);
1584                 spin_unlock_irqrestore(&port->lock, flags);
1585         }
1586
1587         return NOTIFY_OK;
1588 }
1589
1590 static const struct sci_irq_desc {
1591         const char      *desc;
1592         irq_handler_t   handler;
1593 } sci_irq_desc[] = {
1594         /*
1595          * Split out handlers, the default case.
1596          */
1597         [SCIx_ERI_IRQ] = {
1598                 .desc = "rx err",
1599                 .handler = sci_er_interrupt,
1600         },
1601
1602         [SCIx_RXI_IRQ] = {
1603                 .desc = "rx full",
1604                 .handler = sci_rx_interrupt,
1605         },
1606
1607         [SCIx_TXI_IRQ] = {
1608                 .desc = "tx empty",
1609                 .handler = sci_tx_interrupt,
1610         },
1611
1612         [SCIx_BRI_IRQ] = {
1613                 .desc = "break",
1614                 .handler = sci_br_interrupt,
1615         },
1616
1617         /*
1618          * Special muxed handler.
1619          */
1620         [SCIx_MUX_IRQ] = {
1621                 .desc = "mux",
1622                 .handler = sci_mpxed_interrupt,
1623         },
1624 };
1625
1626 static int sci_request_irq(struct sci_port *port)
1627 {
1628         struct uart_port *up = &port->port;
1629         int i, j, ret = 0;
1630
1631         for (i = j = 0; i < SCIx_NR_IRQS; i++, j++) {
1632                 const struct sci_irq_desc *desc;
1633                 int irq;
1634
1635                 if (SCIx_IRQ_IS_MUXED(port)) {
1636                         i = SCIx_MUX_IRQ;
1637                         irq = up->irq;
1638                 } else {
1639                         irq = port->irqs[i];
1640
1641                         /*
1642                          * Certain port types won't support all of the
1643                          * available interrupt sources.
1644                          */
1645                         if (unlikely(irq < 0))
1646                                 continue;
1647                 }
1648
1649                 desc = sci_irq_desc + i;
1650                 port->irqstr[j] = kasprintf(GFP_KERNEL, "%s:%s",
1651                                             dev_name(up->dev), desc->desc);
1652                 if (!port->irqstr[j])
1653                         goto out_nomem;
1654
1655                 ret = request_irq(irq, desc->handler, up->irqflags,
1656                                   port->irqstr[j], port);
1657                 if (unlikely(ret)) {
1658                         dev_err(up->dev, "Can't allocate %s IRQ\n", desc->desc);
1659                         goto out_noirq;
1660                 }
1661         }
1662
1663         return 0;
1664
1665 out_noirq:
1666         while (--i >= 0)
1667                 free_irq(port->irqs[i], port);
1668
1669 out_nomem:
1670         while (--j >= 0)
1671                 kfree(port->irqstr[j]);
1672
1673         return ret;
1674 }
1675
1676 static void sci_free_irq(struct sci_port *port)
1677 {
1678         int i;
1679
1680         /*
1681          * Intentionally in reverse order so we iterate over the muxed
1682          * IRQ first.
1683          */
1684         for (i = 0; i < SCIx_NR_IRQS; i++) {
1685                 int irq = port->irqs[i];
1686
1687                 /*
1688                  * Certain port types won't support all of the available
1689                  * interrupt sources.
1690                  */
1691                 if (unlikely(irq < 0))
1692                         continue;
1693
1694                 free_irq(port->irqs[i], port);
1695                 kfree(port->irqstr[i]);
1696
1697                 if (SCIx_IRQ_IS_MUXED(port)) {
1698                         /* If there's only one IRQ, we're done. */
1699                         return;
1700                 }
1701         }
1702 }
1703
1704 static unsigned int sci_tx_empty(struct uart_port *port)
1705 {
1706         unsigned short status = serial_port_in(port, SCxSR);
1707         unsigned short in_tx_fifo = sci_txfill(port);
1708
1709         return (status & SCxSR_TEND(port)) && !in_tx_fifo ? TIOCSER_TEMT : 0;
1710 }
1711
1712 /*
1713  * Modem control is a bit of a mixed bag for SCI(F) ports. Generally
1714  * CTS/RTS is supported in hardware by at least one port and controlled
1715  * via SCSPTR (SCxPCR for SCIFA/B parts), or external pins (presently
1716  * handled via the ->init_pins() op, which is a bit of a one-way street,
1717  * lacking any ability to defer pin control -- this will later be
1718  * converted over to the GPIO framework).
1719  *
1720  * Other modes (such as loopback) are supported generically on certain
1721  * port types, but not others. For these it's sufficient to test for the
1722  * existence of the support register and simply ignore the port type.
1723  */
1724 static void sci_set_mctrl(struct uart_port *port, unsigned int mctrl)
1725 {
1726         if (mctrl & TIOCM_LOOP) {
1727                 const struct plat_sci_reg *reg;
1728
1729                 /*
1730                  * Standard loopback mode for SCFCR ports.
1731                  */
1732                 reg = sci_getreg(port, SCFCR);
1733                 if (reg->size)
1734                         serial_port_out(port, SCFCR,
1735                                         serial_port_in(port, SCFCR) |
1736                                         SCFCR_LOOP);
1737         }
1738 }
1739
1740 static unsigned int sci_get_mctrl(struct uart_port *port)
1741 {
1742         /*
1743          * CTS/RTS is handled in hardware when supported, while nothing
1744          * else is wired up. Keep it simple and simply assert DSR/CAR.
1745          */
1746         return TIOCM_DSR | TIOCM_CAR;
1747 }
1748
1749 static void sci_break_ctl(struct uart_port *port, int break_state)
1750 {
1751         struct sci_port *s = to_sci_port(port);
1752         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
1753         unsigned short scscr, scsptr;
1754
1755         /* check wheter the port has SCSPTR */
1756         if (!reg->size) {
1757                 /*
1758                  * Not supported by hardware. Most parts couple break and rx
1759                  * interrupts together, with break detection always enabled.
1760                  */
1761                 return;
1762         }
1763
1764         scsptr = serial_port_in(port, SCSPTR);
1765         scscr = serial_port_in(port, SCSCR);
1766
1767         if (break_state == -1) {
1768                 scsptr = (scsptr | SCSPTR_SPB2IO) & ~SCSPTR_SPB2DT;
1769                 scscr &= ~SCSCR_TE;
1770         } else {
1771                 scsptr = (scsptr | SCSPTR_SPB2DT) & ~SCSPTR_SPB2IO;
1772                 scscr |= SCSCR_TE;
1773         }
1774
1775         serial_port_out(port, SCSPTR, scsptr);
1776         serial_port_out(port, SCSCR, scscr);
1777 }
1778
1779 static int sci_startup(struct uart_port *port)
1780 {
1781         struct sci_port *s = to_sci_port(port);
1782         unsigned long flags;
1783         int ret;
1784
1785         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1786
1787         ret = sci_request_irq(s);
1788         if (unlikely(ret < 0))
1789                 return ret;
1790
1791         sci_request_dma(port);
1792
1793         spin_lock_irqsave(&port->lock, flags);
1794         sci_start_tx(port);
1795         sci_start_rx(port);
1796         spin_unlock_irqrestore(&port->lock, flags);
1797
1798         return 0;
1799 }
1800
1801 static void sci_shutdown(struct uart_port *port)
1802 {
1803         struct sci_port *s = to_sci_port(port);
1804         unsigned long flags;
1805
1806         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1807
1808         spin_lock_irqsave(&port->lock, flags);
1809         sci_stop_rx(port);
1810         sci_stop_tx(port);
1811         spin_unlock_irqrestore(&port->lock, flags);
1812
1813         sci_free_dma(port);
1814         sci_free_irq(s);
1815 }
1816
1817 static unsigned int sci_scbrr_calc(struct sci_port *s, unsigned int bps,
1818                                    unsigned long freq)
1819 {
1820         if (s->sampling_rate)
1821                 return DIV_ROUND_CLOSEST(freq, s->sampling_rate * bps) - 1;
1822
1823         /* Warn, but use a safe default */
1824         WARN_ON(1);
1825
1826         return ((freq + 16 * bps) / (32 * bps) - 1);
1827 }
1828
1829 /* calculate frame length from SMR */
1830 static int sci_baud_calc_frame_len(unsigned int smr_val)
1831 {
1832         int len = 10;
1833
1834         if (smr_val & SCSMR_CHR)
1835                 len--;
1836         if (smr_val & SCSMR_PE)
1837                 len++;
1838         if (smr_val & SCSMR_STOP)
1839                 len++;
1840
1841         return len;
1842 }
1843
1844
1845 /* calculate sample rate, BRR, and clock select for HSCIF */
1846 static void sci_baud_calc_hscif(unsigned int bps, unsigned long freq,
1847                                 int *brr, unsigned int *srr,
1848                                 unsigned int *cks, int frame_len)
1849 {
1850         int sr, c, br, err, recv_margin;
1851         int min_err = 1000; /* 100% */
1852         int recv_max_margin = 0;
1853
1854         /* Find the combination of sample rate and clock select with the
1855            smallest deviation from the desired baud rate. */
1856         for (sr = 8; sr <= 32; sr++) {
1857                 for (c = 0; c <= 3; c++) {
1858                         /* integerized formulas from HSCIF documentation */
1859                         br = DIV_ROUND_CLOSEST(freq, (sr *
1860                                               (1 << (2 * c + 1)) * bps)) - 1;
1861                         br = clamp(br, 0, 255);
1862                         err = DIV_ROUND_CLOSEST(freq, ((br + 1) * bps * sr *
1863                                                (1 << (2 * c + 1)) / 1000)) -
1864                                                1000;
1865                         /* Calc recv margin
1866                          * M: Receive margin (%)
1867                          * N: Ratio of bit rate to clock (N = sampling rate)
1868                          * D: Clock duty (D = 0 to 1.0)
1869                          * L: Frame length (L = 9 to 12)
1870                          * F: Absolute value of clock frequency deviation
1871                          *
1872                          *  M = |(0.5 - 1 / 2 * N) - ((L - 0.5) * F) -
1873                          *      (|D - 0.5| / N * (1 + F))|
1874                          *  NOTE: Usually, treat D for 0.5, F is 0 by this
1875                          *        calculation.
1876                          */
1877                         recv_margin = abs((500 -
1878                                         DIV_ROUND_CLOSEST(1000, sr << 1)) / 10);
1879                         if (abs(min_err) > abs(err)) {
1880                                 min_err = err;
1881                                 recv_max_margin = recv_margin;
1882                         } else if ((min_err == err) &&
1883                                    (recv_margin > recv_max_margin))
1884                                 recv_max_margin = recv_margin;
1885                         else
1886                                 continue;
1887
1888                         *brr = br;
1889                         *srr = sr - 1;
1890                         *cks = c;
1891                 }
1892         }
1893
1894         if (min_err == 1000) {
1895                 WARN_ON(1);
1896                 /* use defaults */
1897                 *brr = 255;
1898                 *srr = 15;
1899                 *cks = 0;
1900         }
1901 }
1902
1903 static void sci_reset(struct uart_port *port)
1904 {
1905         const struct plat_sci_reg *reg;
1906         unsigned int status;
1907
1908         do {
1909                 status = serial_port_in(port, SCxSR);
1910         } while (!(status & SCxSR_TEND(port)));
1911
1912         serial_port_out(port, SCSCR, 0x00);     /* TE=0, RE=0, CKE1=0 */
1913
1914         reg = sci_getreg(port, SCFCR);
1915         if (reg->size)
1916                 serial_port_out(port, SCFCR, SCFCR_RFRST | SCFCR_TFRST);
1917 }
1918
1919 static void sci_set_termios(struct uart_port *port, struct ktermios *termios,
1920                             struct ktermios *old)
1921 {
1922         struct sci_port *s = to_sci_port(port);
1923         const struct plat_sci_reg *reg;
1924         unsigned int baud, smr_val = 0, max_baud, cks = 0;
1925         int t = -1;
1926         unsigned int srr = 15;
1927
1928         if ((termios->c_cflag & CSIZE) == CS7)
1929                 smr_val |= SCSMR_CHR;
1930         if (termios->c_cflag & PARENB)
1931                 smr_val |= SCSMR_PE;
1932         if (termios->c_cflag & PARODD)
1933                 smr_val |= SCSMR_PE | SCSMR_ODD;
1934         if (termios->c_cflag & CSTOPB)
1935                 smr_val |= SCSMR_STOP;
1936
1937         /*
1938          * earlyprintk comes here early on with port->uartclk set to zero.
1939          * the clock framework is not up and running at this point so here
1940          * we assume that 115200 is the maximum baud rate. please note that
1941          * the baud rate is not programmed during earlyprintk - it is assumed
1942          * that the previous boot loader has enabled required clocks and
1943          * setup the baud rate generator hardware for us already.
1944          */
1945         max_baud = port->uartclk ? port->uartclk / 16 : 115200;
1946
1947         baud = uart_get_baud_rate(port, termios, old, 0, max_baud);
1948         if (likely(baud && port->uartclk)) {
1949                 if (s->cfg->type == PORT_HSCIF) {
1950                         int frame_len = sci_baud_calc_frame_len(smr_val);
1951                         sci_baud_calc_hscif(baud, port->uartclk, &t, &srr,
1952                                             &cks, frame_len);
1953                 } else {
1954                         t = sci_scbrr_calc(s, baud, port->uartclk);
1955                         for (cks = 0; t >= 256 && cks <= 3; cks++)
1956                                 t >>= 2;
1957                 }
1958         }
1959
1960         sci_port_enable(s);
1961
1962         sci_reset(port);
1963
1964         smr_val |= serial_port_in(port, SCSMR) & SCSMR_CKS;
1965
1966         uart_update_timeout(port, termios->c_cflag, baud);
1967
1968         dev_dbg(port->dev, "%s: SMR %x, cks %x, t %x, SCSCR %x\n",
1969                 __func__, smr_val, cks, t, s->cfg->scscr);
1970
1971         if (t >= 0) {
1972                 serial_port_out(port, SCSMR, (smr_val & ~SCSMR_CKS) | cks);
1973                 serial_port_out(port, SCBRR, t);
1974                 reg = sci_getreg(port, HSSRR);
1975                 if (reg->size)
1976                         serial_port_out(port, HSSRR, srr | HSCIF_SRE);
1977                 udelay((1000000+(baud-1)) / baud); /* Wait one bit interval */
1978         } else
1979                 serial_port_out(port, SCSMR, smr_val);
1980
1981         sci_init_pins(port, termios->c_cflag);
1982
1983         reg = sci_getreg(port, SCFCR);
1984         if (reg->size) {
1985                 unsigned short ctrl = serial_port_in(port, SCFCR);
1986
1987                 if (s->cfg->capabilities & SCIx_HAVE_RTSCTS) {
1988                         if (termios->c_cflag & CRTSCTS)
1989                                 ctrl |= SCFCR_MCE;
1990                         else
1991                                 ctrl &= ~SCFCR_MCE;
1992                 }
1993
1994                 /*
1995                  * As we've done a sci_reset() above, ensure we don't
1996                  * interfere with the FIFOs while toggling MCE. As the
1997                  * reset values could still be set, simply mask them out.
1998                  */
1999                 ctrl &= ~(SCFCR_RFRST | SCFCR_TFRST);
2000
2001                 serial_port_out(port, SCFCR, ctrl);
2002         }
2003
2004         serial_port_out(port, SCSCR, s->cfg->scscr);
2005
2006 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2007         /*
2008          * Calculate delay for 2 DMA buffers (4 FIFO).
2009          * See serial_core.c::uart_update_timeout().
2010          * With 10 bits (CS8), 250Hz, 115200 baud and 64 bytes FIFO, the above
2011          * function calculates 1 jiffie for the data plus 5 jiffies for the
2012          * "slop(e)." Then below we calculate 5 jiffies (20ms) for 2 DMA
2013          * buffers (4 FIFO sizes), but when performing a faster transfer, the
2014          * value obtained by this formula is too small. Therefore, if the value
2015          * is smaller than 20ms, use 20ms as the timeout value for DMA.
2016          */
2017         if (s->chan_rx) {
2018                 unsigned int bits;
2019
2020                 /* byte size and parity */
2021                 switch (termios->c_cflag & CSIZE) {
2022                 case CS5:
2023                         bits = 7;
2024                         break;
2025                 case CS6:
2026                         bits = 8;
2027                         break;
2028                 case CS7:
2029                         bits = 9;
2030                         break;
2031                 default:
2032                         bits = 10;
2033                         break;
2034                 }
2035
2036                 if (termios->c_cflag & CSTOPB)
2037                         bits++;
2038                 if (termios->c_cflag & PARENB)
2039                         bits++;
2040                 s->rx_timeout = DIV_ROUND_UP((s->buf_len_rx * 2 * bits * HZ) /
2041                                              (baud / 10), 10);
2042                 dev_dbg(port->dev, "DMA Rx t-out %ums, tty t-out %u jiffies\n",
2043                         s->rx_timeout * 1000 / HZ, port->timeout);
2044                 if (s->rx_timeout < msecs_to_jiffies(20))
2045                         s->rx_timeout = msecs_to_jiffies(20);
2046         }
2047 #endif
2048
2049         if ((termios->c_cflag & CREAD) != 0)
2050                 sci_start_rx(port);
2051
2052         sci_port_disable(s);
2053 }
2054
2055 static void sci_pm(struct uart_port *port, unsigned int state,
2056                    unsigned int oldstate)
2057 {
2058         struct sci_port *sci_port = to_sci_port(port);
2059
2060         switch (state) {
2061         case UART_PM_STATE_OFF:
2062                 sci_port_disable(sci_port);
2063                 break;
2064         default:
2065                 sci_port_enable(sci_port);
2066                 break;
2067         }
2068 }
2069
2070 static const char *sci_type(struct uart_port *port)
2071 {
2072         switch (port->type) {
2073         case PORT_IRDA:
2074                 return "irda";
2075         case PORT_SCI:
2076                 return "sci";
2077         case PORT_SCIF:
2078                 return "scif";
2079         case PORT_SCIFA:
2080                 return "scifa";
2081         case PORT_SCIFB:
2082                 return "scifb";
2083         case PORT_HSCIF:
2084                 return "hscif";
2085         }
2086
2087         return NULL;
2088 }
2089
2090 static int sci_remap_port(struct uart_port *port)
2091 {
2092         struct sci_port *sport = to_sci_port(port);
2093
2094         /*
2095          * Nothing to do if there's already an established membase.
2096          */
2097         if (port->membase)
2098                 return 0;
2099
2100         if (port->flags & UPF_IOREMAP) {
2101                 port->membase = ioremap_nocache(port->mapbase, sport->reg_size);
2102                 if (unlikely(!port->membase)) {
2103                         dev_err(port->dev, "can't remap port#%d\n", port->line);
2104                         return -ENXIO;
2105                 }
2106         } else {
2107                 /*
2108                  * For the simple (and majority of) cases where we don't
2109                  * need to do any remapping, just cast the cookie
2110                  * directly.
2111                  */
2112                 port->membase = (void __iomem *)(uintptr_t)port->mapbase;
2113         }
2114
2115         return 0;
2116 }
2117
2118 static void sci_release_port(struct uart_port *port)
2119 {
2120         struct sci_port *sport = to_sci_port(port);
2121
2122         if (port->flags & UPF_IOREMAP) {
2123                 iounmap(port->membase);
2124                 port->membase = NULL;
2125         }
2126
2127         release_mem_region(port->mapbase, sport->reg_size);
2128 }
2129
2130 static int sci_request_port(struct uart_port *port)
2131 {
2132         struct resource *res;
2133         struct sci_port *sport = to_sci_port(port);
2134         int ret;
2135
2136         res = request_mem_region(port->mapbase, sport->reg_size,
2137                                  dev_name(port->dev));
2138         if (unlikely(res == NULL)) {
2139                 dev_err(port->dev, "request_mem_region failed.");
2140                 return -EBUSY;
2141         }
2142
2143         ret = sci_remap_port(port);
2144         if (unlikely(ret != 0)) {
2145                 release_resource(res);
2146                 return ret;
2147         }
2148
2149         return 0;
2150 }
2151
2152 static void sci_config_port(struct uart_port *port, int flags)
2153 {
2154         if (flags & UART_CONFIG_TYPE) {
2155                 struct sci_port *sport = to_sci_port(port);
2156
2157                 port->type = sport->cfg->type;
2158                 sci_request_port(port);
2159         }
2160 }
2161
2162 static int sci_verify_port(struct uart_port *port, struct serial_struct *ser)
2163 {
2164         if (ser->baud_base < 2400)
2165                 /* No paper tape reader for Mitch.. */
2166                 return -EINVAL;
2167
2168         return 0;
2169 }
2170
2171 static struct uart_ops sci_uart_ops = {
2172         .tx_empty       = sci_tx_empty,
2173         .set_mctrl      = sci_set_mctrl,
2174         .get_mctrl      = sci_get_mctrl,
2175         .start_tx       = sci_start_tx,
2176         .stop_tx        = sci_stop_tx,
2177         .stop_rx        = sci_stop_rx,
2178         .break_ctl      = sci_break_ctl,
2179         .startup        = sci_startup,
2180         .shutdown       = sci_shutdown,
2181         .set_termios    = sci_set_termios,
2182         .pm             = sci_pm,
2183         .type           = sci_type,
2184         .release_port   = sci_release_port,
2185         .request_port   = sci_request_port,
2186         .config_port    = sci_config_port,
2187         .verify_port    = sci_verify_port,
2188 #ifdef CONFIG_CONSOLE_POLL
2189         .poll_get_char  = sci_poll_get_char,
2190         .poll_put_char  = sci_poll_put_char,
2191 #endif
2192 };
2193
2194 static int sci_init_single(struct platform_device *dev,
2195                            struct sci_port *sci_port, unsigned int index,
2196                            struct plat_sci_port *p, bool early)
2197 {
2198         struct uart_port *port = &sci_port->port;
2199         const struct resource *res;
2200         unsigned int i;
2201         int ret;
2202
2203         sci_port->cfg   = p;
2204
2205         port->ops       = &sci_uart_ops;
2206         port->iotype    = UPIO_MEM;
2207         port->line      = index;
2208
2209         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
2210         if (res == NULL)
2211                 return -ENOMEM;
2212
2213         port->mapbase = res->start;
2214         sci_port->reg_size = resource_size(res);
2215
2216         for (i = 0; i < ARRAY_SIZE(sci_port->irqs); ++i)
2217                 sci_port->irqs[i] = platform_get_irq(dev, i);
2218
2219         /* The SCI generates several interrupts. They can be muxed together or
2220          * connected to different interrupt lines. In the muxed case only one
2221          * interrupt resource is specified. In the non-muxed case three or four
2222          * interrupt resources are specified, as the BRI interrupt is optional.
2223          */
2224         if (sci_port->irqs[0] < 0)
2225                 return -ENXIO;
2226
2227         if (sci_port->irqs[1] < 0) {
2228                 sci_port->irqs[1] = sci_port->irqs[0];
2229                 sci_port->irqs[2] = sci_port->irqs[0];
2230                 sci_port->irqs[3] = sci_port->irqs[0];
2231         }
2232
2233         if (p->regtype == SCIx_PROBE_REGTYPE) {
2234                 ret = sci_probe_regmap(p);
2235                 if (unlikely(ret))
2236                         return ret;
2237         }
2238
2239         switch (p->type) {
2240         case PORT_SCIFB:
2241                 port->fifosize = 256;
2242                 sci_port->overrun_reg = SCxSR;
2243                 sci_port->overrun_mask = SCIFA_ORER;
2244                 sci_port->sampling_rate = 16;
2245                 break;
2246         case PORT_HSCIF:
2247                 port->fifosize = 128;
2248                 sci_port->overrun_reg = SCLSR;
2249                 sci_port->overrun_mask = SCLSR_ORER;
2250                 sci_port->sampling_rate = 0;
2251                 break;
2252         case PORT_SCIFA:
2253                 port->fifosize = 64;
2254                 sci_port->overrun_reg = SCxSR;
2255                 sci_port->overrun_mask = SCIFA_ORER;
2256                 sci_port->sampling_rate = 16;
2257                 break;
2258         case PORT_SCIF:
2259                 port->fifosize = 16;
2260                 if (p->regtype == SCIx_SH7705_SCIF_REGTYPE) {
2261                         sci_port->overrun_reg = SCxSR;
2262                         sci_port->overrun_mask = SCIFA_ORER;
2263                         sci_port->sampling_rate = 16;
2264                 } else {
2265                         sci_port->overrun_reg = SCLSR;
2266                         sci_port->overrun_mask = SCLSR_ORER;
2267                         sci_port->sampling_rate = 32;
2268                 }
2269                 break;
2270         default:
2271                 port->fifosize = 1;
2272                 sci_port->overrun_reg = SCxSR;
2273                 sci_port->overrun_mask = SCI_ORER;
2274                 sci_port->sampling_rate = 32;
2275                 break;
2276         }
2277
2278         /* SCIFA on sh7723 and sh7724 need a custom sampling rate that doesn't
2279          * match the SoC datasheet, this should be investigated. Let platform
2280          * data override the sampling rate for now.
2281          */
2282         if (p->sampling_rate)
2283                 sci_port->sampling_rate = p->sampling_rate;
2284
2285         if (!early) {
2286                 sci_port->iclk = clk_get(&dev->dev, "sci_ick");
2287                 if (IS_ERR(sci_port->iclk)) {
2288                         sci_port->iclk = clk_get(&dev->dev, "peripheral_clk");
2289                         if (IS_ERR(sci_port->iclk)) {
2290                                 dev_err(&dev->dev, "can't get iclk\n");
2291                                 return PTR_ERR(sci_port->iclk);
2292                         }
2293                 }
2294
2295                 /*
2296                  * The function clock is optional, ignore it if we can't
2297                  * find it.
2298                  */
2299                 sci_port->fclk = clk_get(&dev->dev, "sci_fck");
2300                 if (IS_ERR(sci_port->fclk))
2301                         sci_port->fclk = NULL;
2302
2303                 port->dev = &dev->dev;
2304
2305                 pm_runtime_enable(&dev->dev);
2306         }
2307
2308         sci_port->break_timer.data = (unsigned long)sci_port;
2309         sci_port->break_timer.function = sci_break_timer;
2310         init_timer(&sci_port->break_timer);
2311
2312         /*
2313          * Establish some sensible defaults for the error detection.
2314          */
2315         if (p->type == PORT_SCI) {
2316                 sci_port->error_mask = SCI_DEFAULT_ERROR_MASK;
2317                 sci_port->error_clear = SCI_ERROR_CLEAR;
2318         } else {
2319                 sci_port->error_mask = SCIF_DEFAULT_ERROR_MASK;
2320                 sci_port->error_clear = SCIF_ERROR_CLEAR;
2321         }
2322
2323         /*
2324          * Make the error mask inclusive of overrun detection, if
2325          * supported.
2326          */
2327         if (sci_port->overrun_reg == SCxSR) {
2328                 sci_port->error_mask |= sci_port->overrun_mask;
2329                 sci_port->error_clear &= ~sci_port->overrun_mask;
2330         }
2331
2332         port->type              = p->type;
2333         port->flags             = UPF_FIXED_PORT | p->flags;
2334         port->regshift          = p->regshift;
2335
2336         /*
2337          * The UART port needs an IRQ value, so we peg this to the RX IRQ
2338          * for the multi-IRQ ports, which is where we are primarily
2339          * concerned with the shutdown path synchronization.
2340          *
2341          * For the muxed case there's nothing more to do.
2342          */
2343         port->irq               = sci_port->irqs[SCIx_RXI_IRQ];
2344         port->irqflags          = 0;
2345
2346         port->serial_in         = sci_serial_in;
2347         port->serial_out        = sci_serial_out;
2348
2349         if (p->dma_slave_tx > 0 && p->dma_slave_rx > 0)
2350                 dev_dbg(port->dev, "DMA tx %d, rx %d\n",
2351                         p->dma_slave_tx, p->dma_slave_rx);
2352
2353         return 0;
2354 }
2355
2356 static void sci_cleanup_single(struct sci_port *port)
2357 {
2358         clk_put(port->iclk);
2359         clk_put(port->fclk);
2360
2361         pm_runtime_disable(port->port.dev);
2362 }
2363
2364 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2365 static void serial_console_putchar(struct uart_port *port, int ch)
2366 {
2367         sci_poll_put_char(port, ch);
2368 }
2369
2370 /*
2371  *      Print a string to the serial port trying not to disturb
2372  *      any possible real use of the port...
2373  */
2374 static void serial_console_write(struct console *co, const char *s,
2375                                  unsigned count)
2376 {
2377         struct sci_port *sci_port = &sci_ports[co->index];
2378         struct uart_port *port = &sci_port->port;
2379         unsigned short bits, ctrl;
2380         unsigned long flags;
2381         int locked = 1;
2382
2383         local_irq_save(flags);
2384         if (port->sysrq)
2385                 locked = 0;
2386         else if (oops_in_progress)
2387                 locked = spin_trylock(&port->lock);
2388         else
2389                 spin_lock(&port->lock);
2390
2391         /* first save the SCSCR then disable the interrupts */
2392         ctrl = serial_port_in(port, SCSCR);
2393         serial_port_out(port, SCSCR, sci_port->cfg->scscr);
2394
2395         uart_console_write(port, s, count, serial_console_putchar);
2396
2397         /* wait until fifo is empty and last bit has been transmitted */
2398         bits = SCxSR_TDxE(port) | SCxSR_TEND(port);
2399         while ((serial_port_in(port, SCxSR) & bits) != bits)
2400                 cpu_relax();
2401
2402         /* restore the SCSCR */
2403         serial_port_out(port, SCSCR, ctrl);
2404
2405         if (locked)
2406                 spin_unlock(&port->lock);
2407         local_irq_restore(flags);
2408 }
2409
2410 static int serial_console_setup(struct console *co, char *options)
2411 {
2412         struct sci_port *sci_port;
2413         struct uart_port *port;
2414         int baud = 115200;
2415         int bits = 8;
2416         int parity = 'n';
2417         int flow = 'n';
2418         int ret;
2419
2420         /*
2421          * Refuse to handle any bogus ports.
2422          */
2423         if (co->index < 0 || co->index >= SCI_NPORTS)
2424                 return -ENODEV;
2425
2426         sci_port = &sci_ports[co->index];
2427         port = &sci_port->port;
2428
2429         /*
2430          * Refuse to handle uninitialized ports.
2431          */
2432         if (!port->ops)
2433                 return -ENODEV;
2434
2435         ret = sci_remap_port(port);
2436         if (unlikely(ret != 0))
2437                 return ret;
2438
2439         if (options)
2440                 uart_parse_options(options, &baud, &parity, &bits, &flow);
2441
2442         return uart_set_options(port, co, baud, parity, bits, flow);
2443 }
2444
2445 static struct console serial_console = {
2446         .name           = "ttySC",
2447         .device         = uart_console_device,
2448         .write          = serial_console_write,
2449         .setup          = serial_console_setup,
2450         .flags          = CON_PRINTBUFFER,
2451         .index          = -1,
2452         .data           = &sci_uart_driver,
2453 };
2454
2455 static struct console early_serial_console = {
2456         .name           = "early_ttySC",
2457         .write          = serial_console_write,
2458         .flags          = CON_PRINTBUFFER,
2459         .index          = -1,
2460 };
2461
2462 static char early_serial_buf[32];
2463
2464 static int sci_probe_earlyprintk(struct platform_device *pdev)
2465 {
2466         struct plat_sci_port *cfg = dev_get_platdata(&pdev->dev);
2467
2468         if (early_serial_console.data)
2469                 return -EEXIST;
2470
2471         early_serial_console.index = pdev->id;
2472
2473         sci_init_single(pdev, &sci_ports[pdev->id], pdev->id, cfg, true);
2474
2475         serial_console_setup(&early_serial_console, early_serial_buf);
2476
2477         if (!strstr(early_serial_buf, "keep"))
2478                 early_serial_console.flags |= CON_BOOT;
2479
2480         register_console(&early_serial_console);
2481         return 0;
2482 }
2483
2484 #define SCI_CONSOLE     (&serial_console)
2485
2486 #else
2487 static inline int sci_probe_earlyprintk(struct platform_device *pdev)
2488 {
2489         return -EINVAL;
2490 }
2491
2492 #define SCI_CONSOLE     NULL
2493
2494 #endif /* CONFIG_SERIAL_SH_SCI_CONSOLE */
2495
2496 static const char banner[] __initconst = "SuperH (H)SCI(F) driver initialized";
2497
2498 static struct uart_driver sci_uart_driver = {
2499         .owner          = THIS_MODULE,
2500         .driver_name    = "sci",
2501         .dev_name       = "ttySC",
2502         .major          = SCI_MAJOR,
2503         .minor          = SCI_MINOR_START,
2504         .nr             = SCI_NPORTS,
2505         .cons           = SCI_CONSOLE,
2506 };
2507
2508 static int sci_remove(struct platform_device *dev)
2509 {
2510         struct sci_port *port = platform_get_drvdata(dev);
2511
2512         cpufreq_unregister_notifier(&port->freq_transition,
2513                                     CPUFREQ_TRANSITION_NOTIFIER);
2514
2515         uart_remove_one_port(&sci_uart_driver, &port->port);
2516
2517         sci_cleanup_single(port);
2518
2519         return 0;
2520 }
2521
2522 struct sci_port_info {
2523         unsigned int type;
2524         unsigned int regtype;
2525 };
2526
2527 static const struct of_device_id of_sci_match[] = {
2528         {
2529                 .compatible = "renesas,scif",
2530                 .data = &(const struct sci_port_info) {
2531                         .type = PORT_SCIF,
2532                         .regtype = SCIx_SH4_SCIF_REGTYPE,
2533                 },
2534         }, {
2535                 .compatible = "renesas,scifa",
2536                 .data = &(const struct sci_port_info) {
2537                         .type = PORT_SCIFA,
2538                         .regtype = SCIx_SCIFA_REGTYPE,
2539                 },
2540         }, {
2541                 .compatible = "renesas,scifb",
2542                 .data = &(const struct sci_port_info) {
2543                         .type = PORT_SCIFB,
2544                         .regtype = SCIx_SCIFB_REGTYPE,
2545                 },
2546         }, {
2547                 .compatible = "renesas,hscif",
2548                 .data = &(const struct sci_port_info) {
2549                         .type = PORT_HSCIF,
2550                         .regtype = SCIx_HSCIF_REGTYPE,
2551                 },
2552         }, {
2553                 .compatible = "renesas,sci",
2554                 .data = &(const struct sci_port_info) {
2555                         .type = PORT_SCI,
2556                         .regtype = SCIx_SCI_REGTYPE,
2557                 },
2558         }, {
2559                 /* Terminator */
2560         },
2561 };
2562 MODULE_DEVICE_TABLE(of, of_sci_match);
2563
2564 static struct plat_sci_port *
2565 sci_parse_dt(struct platform_device *pdev, unsigned int *dev_id)
2566 {
2567         struct device_node *np = pdev->dev.of_node;
2568         const struct of_device_id *match;
2569         const struct sci_port_info *info;
2570         struct plat_sci_port *p;
2571         int id;
2572
2573         if (!IS_ENABLED(CONFIG_OF) || !np)
2574                 return NULL;
2575
2576         match = of_match_node(of_sci_match, pdev->dev.of_node);
2577         if (!match)
2578                 return NULL;
2579
2580         info = match->data;
2581
2582         p = devm_kzalloc(&pdev->dev, sizeof(struct plat_sci_port), GFP_KERNEL);
2583         if (!p)
2584                 return NULL;
2585
2586         /* Get the line number for the aliases node. */
2587         id = of_alias_get_id(np, "serial");
2588         if (id < 0) {
2589                 dev_err(&pdev->dev, "failed to get alias id (%d)\n", id);
2590                 return NULL;
2591         }
2592
2593         *dev_id = id;
2594
2595         p->flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF;
2596         p->type = info->type;
2597         p->regtype = info->regtype;
2598         p->scscr = SCSCR_RE | SCSCR_TE;
2599
2600         return p;
2601 }
2602
2603 static int sci_probe_single(struct platform_device *dev,
2604                                       unsigned int index,
2605                                       struct plat_sci_port *p,
2606                                       struct sci_port *sciport)
2607 {
2608         int ret;
2609
2610         /* Sanity check */
2611         if (unlikely(index >= SCI_NPORTS)) {
2612                 dev_notice(&dev->dev, "Attempting to register port %d when only %d are available\n",
2613                            index+1, SCI_NPORTS);
2614                 dev_notice(&dev->dev, "Consider bumping CONFIG_SERIAL_SH_SCI_NR_UARTS!\n");
2615                 return -EINVAL;
2616         }
2617
2618         ret = sci_init_single(dev, sciport, index, p, false);
2619         if (ret)
2620                 return ret;
2621
2622         ret = uart_add_one_port(&sci_uart_driver, &sciport->port);
2623         if (ret) {
2624                 sci_cleanup_single(sciport);
2625                 return ret;
2626         }
2627
2628         return 0;
2629 }
2630
2631 static int sci_probe(struct platform_device *dev)
2632 {
2633         struct plat_sci_port *p;
2634         struct sci_port *sp;
2635         unsigned int dev_id;
2636         int ret;
2637
2638         /*
2639          * If we've come here via earlyprintk initialization, head off to
2640          * the special early probe. We don't have sufficient device state
2641          * to make it beyond this yet.
2642          */
2643         if (is_early_platform_device(dev))
2644                 return sci_probe_earlyprintk(dev);
2645
2646         if (dev->dev.of_node) {
2647                 p = sci_parse_dt(dev, &dev_id);
2648                 if (p == NULL)
2649                         return -EINVAL;
2650         } else {
2651                 p = dev->dev.platform_data;
2652                 if (p == NULL) {
2653                         dev_err(&dev->dev, "no platform data supplied\n");
2654                         return -EINVAL;
2655                 }
2656
2657                 dev_id = dev->id;
2658         }
2659
2660         sp = &sci_ports[dev_id];
2661         platform_set_drvdata(dev, sp);
2662
2663         ret = sci_probe_single(dev, dev_id, p, sp);
2664         if (ret)
2665                 return ret;
2666
2667         sp->freq_transition.notifier_call = sci_notifier;
2668
2669         ret = cpufreq_register_notifier(&sp->freq_transition,
2670                                         CPUFREQ_TRANSITION_NOTIFIER);
2671         if (unlikely(ret < 0)) {
2672                 uart_remove_one_port(&sci_uart_driver, &sp->port);
2673                 sci_cleanup_single(sp);
2674                 return ret;
2675         }
2676
2677 #ifdef CONFIG_SH_STANDARD_BIOS
2678         sh_bios_gdb_detach();
2679 #endif
2680
2681         return 0;
2682 }
2683
2684 static __maybe_unused int sci_suspend(struct device *dev)
2685 {
2686         struct sci_port *sport = dev_get_drvdata(dev);
2687
2688         if (sport)
2689                 uart_suspend_port(&sci_uart_driver, &sport->port);
2690
2691         return 0;
2692 }
2693
2694 static __maybe_unused int sci_resume(struct device *dev)
2695 {
2696         struct sci_port *sport = dev_get_drvdata(dev);
2697
2698         if (sport)
2699                 uart_resume_port(&sci_uart_driver, &sport->port);
2700
2701         return 0;
2702 }
2703
2704 static SIMPLE_DEV_PM_OPS(sci_dev_pm_ops, sci_suspend, sci_resume);
2705
2706 static struct platform_driver sci_driver = {
2707         .probe          = sci_probe,
2708         .remove         = sci_remove,
2709         .driver         = {
2710                 .name   = "sh-sci",
2711                 .pm     = &sci_dev_pm_ops,
2712                 .of_match_table = of_match_ptr(of_sci_match),
2713         },
2714 };
2715
2716 static int __init sci_init(void)
2717 {
2718         int ret;
2719
2720         pr_info("%s\n", banner);
2721
2722         ret = uart_register_driver(&sci_uart_driver);
2723         if (likely(ret == 0)) {
2724                 ret = platform_driver_register(&sci_driver);
2725                 if (unlikely(ret))
2726                         uart_unregister_driver(&sci_uart_driver);
2727         }
2728
2729         return ret;
2730 }
2731
2732 static void __exit sci_exit(void)
2733 {
2734         platform_driver_unregister(&sci_driver);
2735         uart_unregister_driver(&sci_uart_driver);
2736 }
2737
2738 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2739 early_platform_init_buffer("earlyprintk", &sci_driver,
2740                            early_serial_buf, ARRAY_SIZE(early_serial_buf));
2741 #endif
2742 module_init(sci_init);
2743 module_exit(sci_exit);
2744
2745 MODULE_LICENSE("GPL");
2746 MODULE_ALIAS("platform:sh-sci");
2747 MODULE_AUTHOR("Paul Mundt");
2748 MODULE_DESCRIPTION("SuperH (H)SCI(F) serial driver");