drivers/tty/serial/sh-sci.c

   1 /*
   2  * SuperH on-chip serial module support.  (SCI with no FIFO / with FIFO)
   3  *
   4  *  Copyright (C) 2002 - 2011  Paul Mundt
   5  *  Modified to support SH7720 SCIF. Markus Brunner, Mark Jonas (Jul 2007).
   6  *
   7  * based off of the old drivers/char/sh-sci.c by:
   8  *
   9  *   Copyright (C) 1999, 2000  Niibe Yutaka
  10  *   Copyright (C) 2000  Sugioka Toshinobu
  11  *   Modified to support multiple serial ports. Stuart Menefy (May 2000).
  12  *   Modified to support SecureEdge. David McCullough (2002)
  13  *   Modified to support SH7300 SCIF. Takashi Kusuda (Jun 2003).
  14  *   Removed SH7300 support (Jul 2007).
  15  *
  16  * This file is subject to the terms and conditions of the GNU General Public
  17  * License.  See the file "COPYING" in the main directory of this archive
  18  * for more details.
  19  */
  20 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  21 #define SUPPORT_SYSRQ
  22 #endif
  23
  24 #undef DEBUG
  25
  26 #include <linux/clk.h>
  27 #include <linux/console.h>
  28 #include <linux/ctype.h>
  29 #include <linux/cpufreq.h>
  30 #include <linux/delay.h>
  31 #include <linux/dmaengine.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/err.h>
  34 #include <linux/errno.h>
  35 #include <linux/init.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/ioport.h>
  38 #include <linux/major.h>
  39 #include <linux/module.h>
  40 #include <linux/mm.h>
  41 #include <linux/notifier.h>
  42 #include <linux/of.h>
  43 #include <linux/platform_device.h>
  44 #include <linux/pm_runtime.h>
  45 #include <linux/scatterlist.h>
  46 #include <linux/serial.h>
  47 #include <linux/serial_sci.h>
  48 #include <linux/sh_dma.h>
  49 #include <linux/slab.h>
  50 #include <linux/string.h>
  51 #include <linux/sysrq.h>
  52 #include <linux/timer.h>
  53 #include <linux/tty.h>
  54 #include <linux/tty_flip.h>
  55
  56 #ifdef CONFIG_SUPERH
  57 #include <asm/sh_bios.h>
  58 #endif
  59
  60 #include "sh-sci.h"
  61
  62 /* Offsets into the sci_port->irqs array */
  63 enum {
  64         SCIx_ERI_IRQ,
  65         SCIx_RXI_IRQ,
  66         SCIx_TXI_IRQ,
  67         SCIx_BRI_IRQ,
  68         SCIx_NR_IRQS,
  69
  70         SCIx_MUX_IRQ = SCIx_NR_IRQS,    /* special case */
  71 };
  72
  73 #define SCIx_IRQ_IS_MUXED(port)                 \
  74         ((port)->irqs[SCIx_ERI_IRQ] ==  \
  75          (port)->irqs[SCIx_RXI_IRQ]) || \
  76         ((port)->irqs[SCIx_ERI_IRQ] &&  \
  77          ((port)->irqs[SCIx_RXI_IRQ] < 0))
  78
  79 struct sci_port {
  80         struct uart_port        port;
  81
  82         /* Platform configuration */
  83         struct plat_sci_port    *cfg;
  84         unsigned int            overrun_reg;
  85         unsigned int            overrun_mask;
  86         unsigned int            error_mask;
  87         unsigned int            error_clear;
  88         unsigned int            sampling_rate;
  89         resource_size_t         reg_size;
  90
  91         /* Break timer */
  92         struct timer_list       break_timer;
  93         int                     break_flag;
  94
  95         /* Interface clock */
  96         struct clk              *iclk;
  97         /* Function clock */
  98         struct clk              *fclk;
  99
 100         int                     irqs[SCIx_NR_IRQS];
 101         char                    *irqstr[SCIx_NR_IRQS];
 102
 103         struct dma_chan                 *chan_tx;
 104         struct dma_chan                 *chan_rx;
 105
 106 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 107         dma_cookie_t                    cookie_tx;
 108         dma_cookie_t                    cookie_rx[2];
 109         dma_cookie_t                    active_rx;
 110         dma_addr_t                      tx_dma_addr;
 111         unsigned int                    tx_dma_len;
 112         struct scatterlist              sg_rx[2];
 113         void                            *rx_buf[2];
 114         size_t                          buf_len_rx;
 115         struct sh_dmae_slave            param_tx;
 116         struct sh_dmae_slave            param_rx;
 117         struct work_struct              work_tx;
 118         struct timer_list               rx_timer;
 119         unsigned int                    rx_timeout;
 120 #endif
 121
 122         struct notifier_block           freq_transition;
 123 };
 124
 125 #define SCI_NPORTS CONFIG_SERIAL_SH_SCI_NR_UARTS
 126
 127 static struct sci_port sci_ports[SCI_NPORTS];
 128 static struct uart_driver sci_uart_driver;
 129
 130 static inline struct sci_port *
 131 to_sci_port(struct uart_port *uart)
 132 {
 133         return container_of(uart, struct sci_port, port);
 134 }
 135
 136 struct plat_sci_reg {
 137         u8 offset, size;
 138 };
 139
 140 /* Helper for invalidating specific entries of an inherited map. */
 141 #define sci_reg_invalid { .offset = 0, .size = 0 }
 142
 143 static const struct plat_sci_reg sci_regmap[SCIx_NR_REGTYPES][SCIx_NR_REGS] = {
 144         [SCIx_PROBE_REGTYPE] = {
 145                 [0 ... SCIx_NR_REGS - 1] = sci_reg_invalid,
 146         },
 147
 148         /*
 149          * Common SCI definitions, dependent on the port's regshift
 150          * value.
 151          */
 152         [SCIx_SCI_REGTYPE] = {
 153                 [SCSMR]         = { 0x00,  8 },
 154                 [SCBRR]         = { 0x01,  8 },
 155                 [SCSCR]         = { 0x02,  8 },
 156                 [SCxTDR]        = { 0x03,  8 },
 157                 [SCxSR]         = { 0x04,  8 },
 158                 [SCxRDR]        = { 0x05,  8 },
 159                 [SCFCR]         = sci_reg_invalid,
 160                 [SCFDR]         = sci_reg_invalid,
 161                 [SCTFDR]        = sci_reg_invalid,
 162                 [SCRFDR]        = sci_reg_invalid,
 163                 [SCSPTR]        = sci_reg_invalid,
 164                 [SCLSR]         = sci_reg_invalid,
 165                 [HSSRR]         = sci_reg_invalid,
 166                 [SCPCR]         = sci_reg_invalid,
 167                 [SCPDR]         = sci_reg_invalid,
 168         },
 169
 170         /*
 171          * Common definitions for legacy IrDA ports, dependent on
 172          * regshift value.
 173          */
 174         [SCIx_IRDA_REGTYPE] = {
 175                 [SCSMR]         = { 0x00,  8 },
 176                 [SCBRR]         = { 0x01,  8 },
 177                 [SCSCR]         = { 0x02,  8 },
 178                 [SCxTDR]        = { 0x03,  8 },
 179                 [SCxSR]         = { 0x04,  8 },
 180                 [SCxRDR]        = { 0x05,  8 },
 181                 [SCFCR]         = { 0x06,  8 },
 182                 [SCFDR]         = { 0x07, 16 },
 183                 [SCTFDR]        = sci_reg_invalid,
 184                 [SCRFDR]        = sci_reg_invalid,
 185                 [SCSPTR]        = sci_reg_invalid,
 186                 [SCLSR]         = sci_reg_invalid,
 187                 [HSSRR]         = sci_reg_invalid,
 188                 [SCPCR]         = sci_reg_invalid,
 189                 [SCPDR]         = sci_reg_invalid,
 190         },
 191
 192         /*
 193          * Common SCIFA definitions.
 194          */
 195         [SCIx_SCIFA_REGTYPE] = {
 196                 [SCSMR]         = { 0x00, 16 },
 197                 [SCBRR]         = { 0x04,  8 },
 198                 [SCSCR]         = { 0x08, 16 },
 199                 [SCxTDR]        = { 0x20,  8 },
 200                 [SCxSR]         = { 0x14, 16 },
 201                 [SCxRDR]        = { 0x24,  8 },
 202                 [SCFCR]         = { 0x18, 16 },
 203                 [SCFDR]         = { 0x1c, 16 },
 204                 [SCTFDR]        = sci_reg_invalid,
 205                 [SCRFDR]        = sci_reg_invalid,
 206                 [SCSPTR]        = sci_reg_invalid,
 207                 [SCLSR]         = sci_reg_invalid,
 208                 [HSSRR]         = sci_reg_invalid,
 209                 [SCPCR]         = { 0x30, 16 },
 210                 [SCPDR]         = { 0x34, 16 },
 211         },
 212
 213         /*
 214          * Common SCIFB definitions.
 215          */
 216         [SCIx_SCIFB_REGTYPE] = {
 217                 [SCSMR]         = { 0x00, 16 },
 218                 [SCBRR]         = { 0x04,  8 },
 219                 [SCSCR]         = { 0x08, 16 },
 220                 [SCxTDR]        = { 0x40,  8 },
 221                 [SCxSR]         = { 0x14, 16 },
 222                 [SCxRDR]        = { 0x60,  8 },
 223                 [SCFCR]         = { 0x18, 16 },
 224                 [SCFDR]         = sci_reg_invalid,
 225                 [SCTFDR]        = { 0x38, 16 },
 226                 [SCRFDR]        = { 0x3c, 16 },
 227                 [SCSPTR]        = sci_reg_invalid,
 228                 [SCLSR]         = sci_reg_invalid,
 229                 [HSSRR]         = sci_reg_invalid,
 230                 [SCPCR]         = { 0x30, 16 },
 231                 [SCPDR]         = { 0x34, 16 },
 232         },
 233
 234         /*
 235          * Common SH-2(A) SCIF definitions for ports with FIFO data
 236          * count registers.
 237          */
 238         [SCIx_SH2_SCIF_FIFODATA_REGTYPE] = {
 239                 [SCSMR]         = { 0x00, 16 },
 240                 [SCBRR]         = { 0x04,  8 },
 241                 [SCSCR]         = { 0x08, 16 },
 242                 [SCxTDR]        = { 0x0c,  8 },
 243                 [SCxSR]         = { 0x10, 16 },
 244                 [SCxRDR]        = { 0x14,  8 },
 245                 [SCFCR]         = { 0x18, 16 },
 246                 [SCFDR]         = { 0x1c, 16 },
 247                 [SCTFDR]        = sci_reg_invalid,
 248                 [SCRFDR]        = sci_reg_invalid,
 249                 [SCSPTR]        = { 0x20, 16 },
 250                 [SCLSR]         = { 0x24, 16 },
 251                 [HSSRR]         = sci_reg_invalid,
 252                 [SCPCR]         = sci_reg_invalid,
 253                 [SCPDR]         = sci_reg_invalid,
 254         },
 255
 256         /*
 257          * Common SH-3 SCIF definitions.
 258          */
 259         [SCIx_SH3_SCIF_REGTYPE] = {
 260                 [SCSMR]         = { 0x00,  8 },
 261                 [SCBRR]         = { 0x02,  8 },
 262                 [SCSCR]         = { 0x04,  8 },
 263                 [SCxTDR]        = { 0x06,  8 },
 264                 [SCxSR]         = { 0x08, 16 },
 265                 [SCxRDR]        = { 0x0a,  8 },
 266                 [SCFCR]         = { 0x0c,  8 },
 267                 [SCFDR]         = { 0x0e, 16 },
 268                 [SCTFDR]        = sci_reg_invalid,
 269                 [SCRFDR]        = sci_reg_invalid,
 270                 [SCSPTR]        = sci_reg_invalid,
 271                 [SCLSR]         = sci_reg_invalid,
 272                 [HSSRR]         = sci_reg_invalid,
 273                 [SCPCR]         = sci_reg_invalid,
 274                 [SCPDR]         = sci_reg_invalid,
 275         },
 276
 277         /*
 278          * Common SH-4(A) SCIF(B) definitions.
 279          */
 280         [SCIx_SH4_SCIF_REGTYPE] = {
 281                 [SCSMR]         = { 0x00, 16 },
 282                 [SCBRR]         = { 0x04,  8 },
 283                 [SCSCR]         = { 0x08, 16 },
 284                 [SCxTDR]        = { 0x0c,  8 },
 285                 [SCxSR]         = { 0x10, 16 },
 286                 [SCxRDR]        = { 0x14,  8 },
 287                 [SCFCR]         = { 0x18, 16 },
 288                 [SCFDR]         = { 0x1c, 16 },
 289                 [SCTFDR]        = sci_reg_invalid,
 290                 [SCRFDR]        = sci_reg_invalid,
 291                 [SCSPTR]        = { 0x20, 16 },
 292                 [SCLSR]         = { 0x24, 16 },
 293                 [HSSRR]         = sci_reg_invalid,
 294                 [SCPCR]         = sci_reg_invalid,
 295                 [SCPDR]         = sci_reg_invalid,
 296         },
 297
 298         /*
 299          * Common HSCIF definitions.
 300          */
 301         [SCIx_HSCIF_REGTYPE] = {
 302                 [SCSMR]         = { 0x00, 16 },
 303                 [SCBRR]         = { 0x04,  8 },
 304                 [SCSCR]         = { 0x08, 16 },
 305                 [SCxTDR]        = { 0x0c,  8 },
 306                 [SCxSR]         = { 0x10, 16 },
 307                 [SCxRDR]        = { 0x14,  8 },
 308                 [SCFCR]         = { 0x18, 16 },
 309                 [SCFDR]         = { 0x1c, 16 },
 310                 [SCTFDR]        = sci_reg_invalid,
 311                 [SCRFDR]        = sci_reg_invalid,
 312                 [SCSPTR]        = { 0x20, 16 },
 313                 [SCLSR]         = { 0x24, 16 },
 314                 [HSSRR]         = { 0x40, 16 },
 315                 [SCPCR]         = sci_reg_invalid,
 316                 [SCPDR]         = sci_reg_invalid,
 317         },
 318
 319         /*
 320          * Common SH-4(A) SCIF(B) definitions for ports without an SCSPTR
 321          * register.
 322          */
 323         [SCIx_SH4_SCIF_NO_SCSPTR_REGTYPE] = {
 324                 [SCSMR]         = { 0x00, 16 },
 325                 [SCBRR]         = { 0x04,  8 },
 326                 [SCSCR]         = { 0x08, 16 },
 327                 [SCxTDR]        = { 0x0c,  8 },
 328                 [SCxSR]         = { 0x10, 16 },
 329                 [SCxRDR]        = { 0x14,  8 },
 330                 [SCFCR]         = { 0x18, 16 },
 331                 [SCFDR]         = { 0x1c, 16 },
 332                 [SCTFDR]        = sci_reg_invalid,
 333                 [SCRFDR]        = sci_reg_invalid,
 334                 [SCSPTR]        = sci_reg_invalid,
 335                 [SCLSR]         = { 0x24, 16 },
 336                 [HSSRR]         = sci_reg_invalid,
 337                 [SCPCR]         = sci_reg_invalid,
 338                 [SCPDR]         = sci_reg_invalid,
 339         },
 340
 341         /*
 342          * Common SH-4(A) SCIF(B) definitions for ports with FIFO data
 343          * count registers.
 344          */
 345         [SCIx_SH4_SCIF_FIFODATA_REGTYPE] = {
 346                 [SCSMR]         = { 0x00, 16 },
 347                 [SCBRR]         = { 0x04,  8 },
 348                 [SCSCR]         = { 0x08, 16 },
 349                 [SCxTDR]        = { 0x0c,  8 },
 350                 [SCxSR]         = { 0x10, 16 },
 351                 [SCxRDR]        = { 0x14,  8 },
 352                 [SCFCR]         = { 0x18, 16 },
 353                 [SCFDR]         = { 0x1c, 16 },
 354                 [SCTFDR]        = { 0x1c, 16 }, /* aliased to SCFDR */
 355                 [SCRFDR]        = { 0x20, 16 },
 356                 [SCSPTR]        = { 0x24, 16 },
 357                 [SCLSR]         = { 0x28, 16 },
 358                 [HSSRR]         = sci_reg_invalid,
 359                 [SCPCR]         = sci_reg_invalid,
 360                 [SCPDR]         = sci_reg_invalid,
 361         },
 362
 363         /*
 364          * SH7705-style SCIF(B) ports, lacking both SCSPTR and SCLSR
 365          * registers.
 366          */
 367         [SCIx_SH7705_SCIF_REGTYPE] = {
 368                 [SCSMR]         = { 0x00, 16 },
 369                 [SCBRR]         = { 0x04,  8 },
 370                 [SCSCR]         = { 0x08, 16 },
 371                 [SCxTDR]        = { 0x20,  8 },
 372                 [SCxSR]         = { 0x14, 16 },
 373                 [SCxRDR]        = { 0x24,  8 },
 374                 [SCFCR]         = { 0x18, 16 },
 375                 [SCFDR]         = { 0x1c, 16 },
 376                 [SCTFDR]        = sci_reg_invalid,
 377                 [SCRFDR]        = sci_reg_invalid,
 378                 [SCSPTR]        = sci_reg_invalid,
 379                 [SCLSR]         = sci_reg_invalid,
 380                 [HSSRR]         = sci_reg_invalid,
 381                 [SCPCR]         = sci_reg_invalid,
 382                 [SCPDR]         = sci_reg_invalid,
 383         },
 384 };
 385
 386 #define sci_getreg(up, offset)          (sci_regmap[to_sci_port(up)->cfg->regtype] + offset)
 387
 388 /*
 389  * The "offset" here is rather misleading, in that it refers to an enum
 390  * value relative to the port mapping rather than the fixed offset
 391  * itself, which needs to be manually retrieved from the platform's
 392  * register map for the given port.
 393  */
 394 static unsigned int sci_serial_in(struct uart_port *p, int offset)
 395 {
 396         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 397
 398         if (reg->size == 8)
 399                 return ioread8(p->membase + (reg->offset << p->regshift));
 400         else if (reg->size == 16)
 401                 return ioread16(p->membase + (reg->offset << p->regshift));
 402         else
 403                 WARN(1, "Invalid register access\n");
 404
 405         return 0;
 406 }
 407
 408 static void sci_serial_out(struct uart_port *p, int offset, int value)
 409 {
 410         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 411
 412         if (reg->size == 8)
 413                 iowrite8(value, p->membase + (reg->offset << p->regshift));
 414         else if (reg->size == 16)
 415                 iowrite16(value, p->membase + (reg->offset << p->regshift));
 416         else
 417                 WARN(1, "Invalid register access\n");
 418 }
 419
 420 static int sci_probe_regmap(struct plat_sci_port *cfg)
 421 {
 422         switch (cfg->type) {
 423         case PORT_SCI:
 424                 cfg->regtype = SCIx_SCI_REGTYPE;
 425                 break;
 426         case PORT_IRDA:
 427                 cfg->regtype = SCIx_IRDA_REGTYPE;
 428                 break;
 429         case PORT_SCIFA:
 430                 cfg->regtype = SCIx_SCIFA_REGTYPE;
 431                 break;
 432         case PORT_SCIFB:
 433                 cfg->regtype = SCIx_SCIFB_REGTYPE;
 434                 break;
 435         case PORT_SCIF:
 436                 /*
 437                  * The SH-4 is a bit of a misnomer here, although that's
 438                  * where this particular port layout originated. This
 439                  * configuration (or some slight variation thereof)
 440                  * remains the dominant model for all SCIFs.
 441                  */
 442                 cfg->regtype = SCIx_SH4_SCIF_REGTYPE;
 443                 break;
 444         case PORT_HSCIF:
 445                 cfg->regtype = SCIx_HSCIF_REGTYPE;
 446                 break;
 447         default:
 448                 pr_err("Can't probe register map for given port\n");
 449                 return -EINVAL;
 450         }
 451
 452         return 0;
 453 }
 454
 455 static void sci_port_enable(struct sci_port *sci_port)
 456 {
 457         if (!sci_port->port.dev)
 458                 return;
 459
 460         pm_runtime_get_sync(sci_port->port.dev);
 461
 462         clk_prepare_enable(sci_port->iclk);
 463         sci_port->port.uartclk = clk_get_rate(sci_port->iclk);
 464         clk_prepare_enable(sci_port->fclk);
 465 }
 466
 467 static void sci_port_disable(struct sci_port *sci_port)
 468 {
 469         if (!sci_port->port.dev)
 470                 return;
 471
 472         /* Cancel the break timer to ensure that the timer handler will not try
 473          * to access the hardware with clocks and power disabled. Reset the
 474          * break flag to make the break debouncing state machine ready for the
 475          * next break.
 476          */
 477         del_timer_sync(&sci_port->break_timer);
 478         sci_port->break_flag = 0;
 479
 480         clk_disable_unprepare(sci_port->fclk);
 481         clk_disable_unprepare(sci_port->iclk);
 482
 483         pm_runtime_put_sync(sci_port->port.dev);
 484 }
 485
 486 static inline unsigned long port_rx_irq_mask(struct uart_port *port)
 487 {
 488         /*
 489          * Not all ports (such as SCIFA) will support REIE. Rather than
 490          * special-casing the port type, we check the port initialization
 491          * IRQ enable mask to see whether the IRQ is desired at all. If
 492          * it's unset, it's logically inferred that there's no point in
 493          * testing for it.
 494          */
 495         return SCSCR_RIE | (to_sci_port(port)->cfg->scscr & SCSCR_REIE);
 496 }
 497
 498 static void sci_start_tx(struct uart_port *port)
 499 {
 500         struct sci_port *s = to_sci_port(port);
 501         unsigned short ctrl;
 502
 503 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 504         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 505                 u16 new, scr = serial_port_in(port, SCSCR);
 506                 if (s->chan_tx)
 507                         new = scr | SCSCR_TDRQE;
 508                 else
 509                         new = scr & ~SCSCR_TDRQE;
 510                 if (new != scr)
 511                         serial_port_out(port, SCSCR, new);
 512         }
 513
 514         if (s->chan_tx && !uart_circ_empty(&s->port.state->xmit) &&
 515             dma_submit_error(s->cookie_tx)) {
 516                 s->cookie_tx = 0;
 517                 schedule_work(&s->work_tx);
 518         }
 519 #endif
 520
 521         if (!s->chan_tx || port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 522                 /* Set TIE (Transmit Interrupt Enable) bit in SCSCR */
 523                 ctrl = serial_port_in(port, SCSCR);
 524                 serial_port_out(port, SCSCR, ctrl | SCSCR_TIE);
 525         }
 526 }
 527
 528 static void sci_stop_tx(struct uart_port *port)
 529 {
 530         unsigned short ctrl;
 531
 532         /* Clear TIE (Transmit Interrupt Enable) bit in SCSCR */
 533         ctrl = serial_port_in(port, SCSCR);
 534
 535         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 536                 ctrl &= ~SCSCR_TDRQE;
 537
 538         ctrl &= ~SCSCR_TIE;
 539
 540         serial_port_out(port, SCSCR, ctrl);
 541 }
 542
 543 static void sci_start_rx(struct uart_port *port)
 544 {
 545         unsigned short ctrl;
 546
 547         ctrl = serial_port_in(port, SCSCR) | port_rx_irq_mask(port);
 548
 549         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 550                 ctrl &= ~SCSCR_RDRQE;
 551
 552         serial_port_out(port, SCSCR, ctrl);
 553 }
 554
 555 static void sci_stop_rx(struct uart_port *port)
 556 {
 557         unsigned short ctrl;
 558
 559         ctrl = serial_port_in(port, SCSCR);
 560
 561         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
 562                 ctrl &= ~SCSCR_RDRQE;
 563
 564         ctrl &= ~port_rx_irq_mask(port);
 565
 566         serial_port_out(port, SCSCR, ctrl);
 567 }
 568
 569 static void sci_clear_SCxSR(struct uart_port *port, unsigned int mask)
 570 {
 571         if (port->type == PORT_SCI) {
 572                 /* Just store the mask */
 573                 serial_port_out(port, SCxSR, mask);
 574         } else if (to_sci_port(port)->overrun_mask == SCIFA_ORER) {
 575                 /* SCIFA/SCIFB and SCIF on SH7705/SH7720/SH7721 */
 576                 /* Only clear the status bits we want to clear */
 577                 serial_port_out(port, SCxSR,
 578                                 serial_port_in(port, SCxSR) & mask);
 579         } else {
 580                 /* Store the mask, clear parity/framing errors */
 581                 serial_port_out(port, SCxSR, mask & ~(SCIF_FERC | SCIF_PERC));
 582         }
 583 }
 584
 585 #if defined(CONFIG_CONSOLE_POLL) || defined(CONFIG_SERIAL_SH_SCI_CONSOLE)
 586
 587 #ifdef CONFIG_CONSOLE_POLL
 588 static int sci_poll_get_char(struct uart_port *port)
 589 {
 590         unsigned short status;
 591         int c;
 592
 593         do {
 594                 status = serial_port_in(port, SCxSR);
 595                 if (status & SCxSR_ERRORS(port)) {
 596                         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
 597                         continue;
 598                 }
 599                 break;
 600         } while (1);
 601
 602         if (!(status & SCxSR_RDxF(port)))
 603                 return NO_POLL_CHAR;
 604
 605         c = serial_port_in(port, SCxRDR);
 606
 607         /* Dummy read */
 608         serial_port_in(port, SCxSR);
 609         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 610
 611         return c;
 612 }
 613 #endif
 614
 615 static void sci_poll_put_char(struct uart_port *port, unsigned char c)
 616 {
 617         unsigned short status;
 618
 619         do {
 620                 status = serial_port_in(port, SCxSR);
 621         } while (!(status & SCxSR_TDxE(port)));
 622
 623         serial_port_out(port, SCxTDR, c);
 624         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port) & ~SCxSR_TEND(port));
 625 }
 626 #endif /* CONFIG_CONSOLE_POLL || CONFIG_SERIAL_SH_SCI_CONSOLE */
 627
 628 static void sci_init_pins(struct uart_port *port, unsigned int cflag)
 629 {
 630         struct sci_port *s = to_sci_port(port);
 631         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
 632
 633         /*
 634          * Use port-specific handler if provided.
 635          */
 636         if (s->cfg->ops && s->cfg->ops->init_pins) {
 637                 s->cfg->ops->init_pins(port, cflag);
 638                 return;
 639         }
 640
 641         /*
 642          * For the generic path SCSPTR is necessary. Bail out if that's
 643          * unavailable, too.
 644          */
 645         if (!reg->size)
 646                 return;
 647
 648         if ((s->cfg->capabilities & SCIx_HAVE_RTSCTS) &&
 649             ((!(cflag & CRTSCTS)))) {
 650                 unsigned short status;
 651
 652                 status = serial_port_in(port, SCSPTR);
 653                 status &= ~SCSPTR_CTSIO;
 654                 status |= SCSPTR_RTSIO;
 655                 serial_port_out(port, SCSPTR, status); /* Set RTS = 1 */
 656         }
 657 }
 658
 659 static int sci_txfill(struct uart_port *port)
 660 {
 661         const struct plat_sci_reg *reg;
 662
 663         reg = sci_getreg(port, SCTFDR);
 664         if (reg->size)
 665                 return serial_port_in(port, SCTFDR) & ((port->fifosize << 1) - 1);
 666
 667         reg = sci_getreg(port, SCFDR);
 668         if (reg->size)
 669                 return serial_port_in(port, SCFDR) >> 8;
 670
 671         return !(serial_port_in(port, SCxSR) & SCI_TDRE);
 672 }
 673
 674 static int sci_txroom(struct uart_port *port)
 675 {
 676         return port->fifosize - sci_txfill(port);
 677 }
 678
 679 static int sci_rxfill(struct uart_port *port)
 680 {
 681         const struct plat_sci_reg *reg;
 682
 683         reg = sci_getreg(port, SCRFDR);
 684         if (reg->size)
 685                 return serial_port_in(port, SCRFDR) & ((port->fifosize << 1) - 1);
 686
 687         reg = sci_getreg(port, SCFDR);
 688         if (reg->size)
 689                 return serial_port_in(port, SCFDR) & ((port->fifosize << 1) - 1);
 690
 691         return (serial_port_in(port, SCxSR) & SCxSR_RDxF(port)) != 0;
 692 }
 693
 694 /*
 695  * SCI helper for checking the state of the muxed port/RXD pins.
 696  */
 697 static inline int sci_rxd_in(struct uart_port *port)
 698 {
 699         struct sci_port *s = to_sci_port(port);
 700
 701         if (s->cfg->port_reg <= 0)
 702                 return 1;
 703
 704         /* Cast for ARM damage */
 705         return !!__raw_readb((void __iomem *)(uintptr_t)s->cfg->port_reg);
 706 }
 707
 708 /* ********************************************************************** *
 709  *                   the interrupt related routines                       *
 710  * ********************************************************************** */
 711
 712 static void sci_transmit_chars(struct uart_port *port)
 713 {
 714         struct circ_buf *xmit = &port->state->xmit;
 715         unsigned int stopped = uart_tx_stopped(port);
 716         unsigned short status;
 717         unsigned short ctrl;
 718         int count;
 719
 720         status = serial_port_in(port, SCxSR);
 721         if (!(status & SCxSR_TDxE(port))) {
 722                 ctrl = serial_port_in(port, SCSCR);
 723                 if (uart_circ_empty(xmit))
 724                         ctrl &= ~SCSCR_TIE;
 725                 else
 726                         ctrl |= SCSCR_TIE;
 727                 serial_port_out(port, SCSCR, ctrl);
 728                 return;
 729         }
 730
 731         count = sci_txroom(port);
 732
 733         do {
 734                 unsigned char c;
 735
 736                 if (port->x_char) {
 737                         c = port->x_char;
 738                         port->x_char = 0;
 739                 } else if (!uart_circ_empty(xmit) && !stopped) {
 740                         c = xmit->buf[xmit->tail];
 741                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 742                 } else {
 743                         break;
 744                 }
 745
 746                 serial_port_out(port, SCxTDR, c);
 747
 748                 port->icount.tx++;
 749         } while (--count > 0);
 750
 751         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 752
 753         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 754                 uart_write_wakeup(port);
 755         if (uart_circ_empty(xmit)) {
 756                 sci_stop_tx(port);
 757         } else {
 758                 ctrl = serial_port_in(port, SCSCR);
 759
 760                 if (port->type != PORT_SCI) {
 761                         serial_port_in(port, SCxSR); /* Dummy read */
 762                         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 763                 }
 764
 765                 ctrl |= SCSCR_TIE;
 766                 serial_port_out(port, SCSCR, ctrl);
 767         }
 768 }
 769
 770 /* On SH3, SCIF may read end-of-break as a space->mark char */
 771 #define STEPFN(c)  ({int __c = (c); (((__c-1)|(__c)) == -1); })
 772
 773 static void sci_receive_chars(struct uart_port *port)
 774 {
 775         struct sci_port *sci_port = to_sci_port(port);
 776         struct tty_port *tport = &port->state->port;
 777         int i, count, copied = 0;
 778         unsigned short status;
 779         unsigned char flag;
 780
 781         status = serial_port_in(port, SCxSR);
 782         if (!(status & SCxSR_RDxF(port)))
 783                 return;
 784
 785         while (1) {
 786                 /* Don't copy more bytes than there is room for in the buffer */
 787                 count = tty_buffer_request_room(tport, sci_rxfill(port));
 788
 789                 /* If for any reason we can't copy more data, we're done! */
 790                 if (count == 0)
 791                         break;
 792
 793                 if (port->type == PORT_SCI) {
 794                         char c = serial_port_in(port, SCxRDR);
 795                         if (uart_handle_sysrq_char(port, c) ||
 796                             sci_port->break_flag)
 797                                 count = 0;
 798                         else
 799                                 tty_insert_flip_char(tport, c, TTY_NORMAL);
 800                 } else {
 801                         for (i = 0; i < count; i++) {
 802                                 char c = serial_port_in(port, SCxRDR);
 803
 804                                 status = serial_port_in(port, SCxSR);
 805 #if defined(CONFIG_CPU_SH3)
 806                                 /* Skip "chars" during break */
 807                                 if (sci_port->break_flag) {
 808                                         if ((c == 0) &&
 809                                             (status & SCxSR_FER(port))) {
 810                                                 count--; i--;
 811                                                 continue;
 812                                         }
 813
 814                                         /* Nonzero => end-of-break */
 815                                         dev_dbg(port->dev, "debounce<%02x>\n", c);
 816                                         sci_port->break_flag = 0;
 817
 818                                         if (STEPFN(c)) {
 819                                                 count--; i--;
 820                                                 continue;
 821                                         }
 822                                 }
 823 #endif /* CONFIG_CPU_SH3 */
 824                                 if (uart_handle_sysrq_char(port, c)) {
 825                                         count--; i--;
 826                                         continue;
 827                                 }
 828
 829                                 /* Store data and status */
 830                                 if (status & SCxSR_FER(port)) {
 831                                         flag = TTY_FRAME;
 832                                         port->icount.frame++;
 833                                         dev_notice(port->dev, "frame error\n");
 834                                 } else if (status & SCxSR_PER(port)) {
 835                                         flag = TTY_PARITY;
 836                                         port->icount.parity++;
 837                                         dev_notice(port->dev, "parity error\n");
 838                                 } else
 839                                         flag = TTY_NORMAL;
 840
 841                                 tty_insert_flip_char(tport, c, flag);
 842                         }
 843                 }
 844
 845                 serial_port_in(port, SCxSR); /* dummy read */
 846                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 847
 848                 copied += count;
 849                 port->icount.rx += count;
 850         }
 851
 852         if (copied) {
 853                 /* Tell the rest of the system the news. New characters! */
 854                 tty_flip_buffer_push(tport);
 855         } else {
 856                 serial_port_in(port, SCxSR); /* dummy read */
 857                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 858         }
 859 }
 860
 861 #define SCI_BREAK_JIFFIES (HZ/20)
 862
 863 /*
 864  * The sci generates interrupts during the break,
 865  * 1 per millisecond or so during the break period, for 9600 baud.
 866  * So dont bother disabling interrupts.
 867  * But dont want more than 1 break event.
 868  * Use a kernel timer to periodically poll the rx line until
 869  * the break is finished.
 870  */
 871 static inline void sci_schedule_break_timer(struct sci_port *port)
 872 {
 873         mod_timer(&port->break_timer, jiffies + SCI_BREAK_JIFFIES);
 874 }
 875
 876 /* Ensure that two consecutive samples find the break over. */
 877 static void sci_break_timer(unsigned long data)
 878 {
 879         struct sci_port *port = (struct sci_port *)data;
 880
 881         if (sci_rxd_in(&port->port) == 0) {
 882                 port->break_flag = 1;
 883                 sci_schedule_break_timer(port);
 884         } else if (port->break_flag == 1) {
 885                 /* break is over. */
 886                 port->break_flag = 2;
 887                 sci_schedule_break_timer(port);
 888         } else
 889                 port->break_flag = 0;
 890 }
 891
 892 static int sci_handle_errors(struct uart_port *port)
 893 {
 894         int copied = 0;
 895         unsigned short status = serial_port_in(port, SCxSR);
 896         struct tty_port *tport = &port->state->port;
 897         struct sci_port *s = to_sci_port(port);
 898
 899         /* Handle overruns */
 900         if (status & s->overrun_mask) {
 901                 port->icount.overrun++;
 902
 903                 /* overrun error */
 904                 if (tty_insert_flip_char(tport, 0, TTY_OVERRUN))
 905                         copied++;
 906
 907                 dev_notice(port->dev, "overrun error\n");
 908         }
 909
 910         if (status & SCxSR_FER(port)) {
 911                 if (sci_rxd_in(port) == 0) {
 912                         /* Notify of BREAK */
 913                         struct sci_port *sci_port = to_sci_port(port);
 914
 915                         if (!sci_port->break_flag) {
 916                                 port->icount.brk++;
 917
 918                                 sci_port->break_flag = 1;
 919                                 sci_schedule_break_timer(sci_port);
 920
 921                                 /* Do sysrq handling. */
 922                                 if (uart_handle_break(port))
 923                                         return 0;
 924
 925                                 dev_dbg(port->dev, "BREAK detected\n");
 926
 927                                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 928                                         copied++;
 929                         }
 930
 931                 } else {
 932                         /* frame error */
 933                         port->icount.frame++;
 934
 935                         if (tty_insert_flip_char(tport, 0, TTY_FRAME))
 936                                 copied++;
 937
 938                         dev_notice(port->dev, "frame error\n");
 939                 }
 940         }
 941
 942         if (status & SCxSR_PER(port)) {
 943                 /* parity error */
 944                 port->icount.parity++;
 945
 946                 if (tty_insert_flip_char(tport, 0, TTY_PARITY))
 947                         copied++;
 948
 949                 dev_notice(port->dev, "parity error\n");
 950         }
 951
 952         if (copied)
 953                 tty_flip_buffer_push(tport);
 954
 955         return copied;
 956 }
 957
 958 static int sci_handle_fifo_overrun(struct uart_port *port)
 959 {
 960         struct tty_port *tport = &port->state->port;
 961         struct sci_port *s = to_sci_port(port);
 962         const struct plat_sci_reg *reg;
 963         int copied = 0;
 964         u16 status;
 965
 966         reg = sci_getreg(port, s->overrun_reg);
 967         if (!reg->size)
 968                 return 0;
 969
 970         status = serial_port_in(port, s->overrun_reg);
 971         if (status & s->overrun_mask) {
 972                 status &= ~s->overrun_mask;
 973                 serial_port_out(port, s->overrun_reg, status);
 974
 975                 port->icount.overrun++;
 976
 977                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 978                 tty_flip_buffer_push(tport);
 979
 980                 dev_dbg(port->dev, "overrun error\n");
 981                 copied++;
 982         }
 983
 984         return copied;
 985 }
 986
 987 static int sci_handle_breaks(struct uart_port *port)
 988 {
 989         int copied = 0;
 990         unsigned short status = serial_port_in(port, SCxSR);
 991         struct tty_port *tport = &port->state->port;
 992         struct sci_port *s = to_sci_port(port);
 993
 994         if (uart_handle_break(port))
 995                 return 0;
 996
 997         if (!s->break_flag && status & SCxSR_BRK(port)) {
 998 #if defined(CONFIG_CPU_SH3)
 999                 /* Debounce break */
1000                 s->break_flag = 1;
1001 #endif
1002
1003                 port->icount.brk++;
1004
1005                 /* Notify of BREAK */
1006                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
1007                         copied++;
1008
1009                 dev_dbg(port->dev, "BREAK detected\n");
1010         }
1011
1012         if (copied)
1013                 tty_flip_buffer_push(tport);
1014
1015         copied += sci_handle_fifo_overrun(port);
1016
1017         return copied;
1018 }
1019
1020 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1021 static void sci_dma_tx_complete(void *arg)
1022 {
1023         struct sci_port *s = arg;
1024         struct uart_port *port = &s->port;
1025         struct circ_buf *xmit = &port->state->xmit;
1026         unsigned long flags;
1027
1028         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1029
1030         spin_lock_irqsave(&port->lock, flags);
1031
1032         xmit->tail += s->tx_dma_len;
1033         xmit->tail &= UART_XMIT_SIZE - 1;
1034
1035         port->icount.tx += s->tx_dma_len;
1036
1037         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1038                 uart_write_wakeup(port);
1039
1040         if (!uart_circ_empty(xmit)) {
1041                 s->cookie_tx = 0;
1042                 schedule_work(&s->work_tx);
1043         } else {
1044                 s->cookie_tx = -EINVAL;
1045                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1046                         u16 ctrl = serial_port_in(port, SCSCR);
1047                         serial_port_out(port, SCSCR, ctrl & ~SCSCR_TIE);
1048                 }
1049         }
1050
1051         spin_unlock_irqrestore(&port->lock, flags);
1052 }
1053
1054 /* Locking: called with port lock held */
1055 static int sci_dma_rx_push(struct sci_port *s, void *buf, size_t count)
1056 {
1057         struct uart_port *port = &s->port;
1058         struct tty_port *tport = &port->state->port;
1059         int copied;
1060
1061         copied = tty_insert_flip_string(tport, buf, count);
1062         if (copied < count) {
1063                 dev_warn(port->dev, "Rx overrun: dropping %zu bytes\n",
1064                          count - copied);
1065                 port->icount.buf_overrun++;
1066         }
1067
1068         port->icount.rx += copied;
1069
1070         return copied;
1071 }
1072
1073 static int sci_dma_rx_find_active(struct sci_port *s)
1074 {
1075         unsigned int i;
1076
1077         for (i = 0; i < ARRAY_SIZE(s->cookie_rx); i++)
1078                 if (s->active_rx == s->cookie_rx[i])
1079                         return i;
1080
1081         dev_err(s->port.dev, "%s: Rx cookie %d not found!\n", __func__,
1082                 s->active_rx);
1083         return -1;
1084 }
1085
1086 static void sci_rx_dma_release(struct sci_port *s, bool enable_pio)
1087 {
1088         struct dma_chan *chan = s->chan_rx;
1089         struct uart_port *port = &s->port;
1090         unsigned long flags;
1091
1092         spin_lock_irqsave(&port->lock, flags);
1093         s->chan_rx = NULL;
1094         s->cookie_rx[0] = s->cookie_rx[1] = -EINVAL;
1095         spin_unlock_irqrestore(&port->lock, flags);
1096         dmaengine_terminate_all(chan);
1097         dma_free_coherent(chan->device->dev, s->buf_len_rx * 2, s->rx_buf[0],
1098                           sg_dma_address(&s->sg_rx[0]));
1099         dma_release_channel(chan);
1100         if (enable_pio)
1101                 sci_start_rx(port);
1102 }
1103
1104 static void sci_dma_rx_complete(void *arg)
1105 {
1106         struct sci_port *s = arg;
1107         struct dma_chan *chan = s->chan_rx;
1108         struct uart_port *port = &s->port;
1109         struct dma_async_tx_descriptor *desc;
1110         unsigned long flags;
1111         int active, count = 0;
1112
1113         dev_dbg(port->dev, "%s(%d) active cookie %d\n", __func__, port->line,
1114                 s->active_rx);
1115
1116         spin_lock_irqsave(&port->lock, flags);
1117
1118         active = sci_dma_rx_find_active(s);
1119         if (active >= 0)
1120                 count = sci_dma_rx_push(s, s->rx_buf[active], s->buf_len_rx);
1121
1122         mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1123
1124         if (count)
1125                 tty_flip_buffer_push(&port->state->port);
1126
1127         desc = dmaengine_prep_slave_sg(s->chan_rx, &s->sg_rx[active], 1,
1128                                        DMA_DEV_TO_MEM,
1129                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1130         if (!desc)
1131                 goto fail;
1132
1133         desc->callback = sci_dma_rx_complete;
1134         desc->callback_param = s;
1135         s->cookie_rx[active] = dmaengine_submit(desc);
1136         if (dma_submit_error(s->cookie_rx[active]))
1137                 goto fail;
1138
1139         s->active_rx = s->cookie_rx[!active];
1140
1141         dma_async_issue_pending(chan);
1142
1143         dev_dbg(port->dev, "%s: cookie %d #%d, new active cookie %d\n",
1144                 __func__, s->cookie_rx[active], active, s->active_rx);
1145         spin_unlock_irqrestore(&port->lock, flags);
1146         return;
1147
1148 fail:
1149         spin_unlock_irqrestore(&port->lock, flags);
1150         dev_warn(port->dev, "Failed submitting Rx DMA descriptor\n");
1151         sci_rx_dma_release(s, true);
1152 }
1153
1154 static void sci_tx_dma_release(struct sci_port *s, bool enable_pio)
1155 {
1156         struct dma_chan *chan = s->chan_tx;
1157         struct uart_port *port = &s->port;
1158         unsigned long flags;
1159
1160         spin_lock_irqsave(&port->lock, flags);
1161         s->chan_tx = NULL;
1162         s->cookie_tx = -EINVAL;
1163         spin_unlock_irqrestore(&port->lock, flags);
1164         dmaengine_terminate_all(chan);
1165         dma_unmap_single(chan->device->dev, s->tx_dma_addr, UART_XMIT_SIZE,
1166                          DMA_TO_DEVICE);
1167         dma_release_channel(chan);
1168         if (enable_pio)
1169                 sci_start_tx(port);
1170 }
1171
1172 static void sci_submit_rx(struct sci_port *s)
1173 {
1174         struct dma_chan *chan = s->chan_rx;
1175         int i;
1176
1177         for (i = 0; i < 2; i++) {
1178                 struct scatterlist *sg = &s->sg_rx[i];
1179                 struct dma_async_tx_descriptor *desc;
1180
1181                 desc = dmaengine_prep_slave_sg(chan,
1182                         sg, 1, DMA_DEV_TO_MEM,
1183                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1184                 if (!desc)
1185                         goto fail;
1186
1187                 desc->callback = sci_dma_rx_complete;
1188                 desc->callback_param = s;
1189                 s->cookie_rx[i] = dmaengine_submit(desc);
1190                 if (dma_submit_error(s->cookie_rx[i]))
1191                         goto fail;
1192
1193                 dev_dbg(s->port.dev, "%s(): cookie %d to #%d\n", __func__,
1194                         s->cookie_rx[i], i);
1195         }
1196
1197         s->active_rx = s->cookie_rx[0];
1198
1199         dma_async_issue_pending(chan);
1200         return;
1201
1202 fail:
1203         if (i)
1204                 dmaengine_terminate_all(chan);
1205         for (i = 0; i < 2; i++)
1206                 s->cookie_rx[i] = -EINVAL;
1207         s->active_rx = -EINVAL;
1208         dev_warn(s->port.dev, "Failed to re-start Rx DMA, using PIO\n");
1209         sci_rx_dma_release(s, true);
1210 }
1211
1212 static void work_fn_tx(struct work_struct *work)
1213 {
1214         struct sci_port *s = container_of(work, struct sci_port, work_tx);
1215         struct dma_async_tx_descriptor *desc;
1216         struct dma_chan *chan = s->chan_tx;
1217         struct uart_port *port = &s->port;
1218         struct circ_buf *xmit = &port->state->xmit;
1219         dma_addr_t buf;
1220
1221         /*
1222          * DMA is idle now.
1223          * Port xmit buffer is already mapped, and it is one page... Just adjust
1224          * offsets and lengths. Since it is a circular buffer, we have to
1225          * transmit till the end, and then the rest. Take the port lock to get a
1226          * consistent xmit buffer state.
1227          */
1228         spin_lock_irq(&port->lock);
1229         buf = s->tx_dma_addr + (xmit->tail & (UART_XMIT_SIZE - 1));
1230         s->tx_dma_len = min_t(unsigned int,
1231                 CIRC_CNT(xmit->head, xmit->tail, UART_XMIT_SIZE),
1232                 CIRC_CNT_TO_END(xmit->head, xmit->tail, UART_XMIT_SIZE));
1233         spin_unlock_irq(&port->lock);
1234
1235         desc = dmaengine_prep_slave_single(chan, buf, s->tx_dma_len,
1236                                            DMA_MEM_TO_DEV,
1237                                            DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1238         if (!desc) {
1239                 dev_warn(port->dev, "Failed preparing Tx DMA descriptor\n");
1240                 /* switch to PIO */
1241                 sci_tx_dma_release(s, true);
1242                 return;
1243         }
1244
1245         dma_sync_single_for_device(chan->device->dev, buf, s->tx_dma_len,
1246                                    DMA_TO_DEVICE);
1247
1248         spin_lock_irq(&port->lock);
1249         desc->callback = sci_dma_tx_complete;
1250         desc->callback_param = s;
1251         spin_unlock_irq(&port->lock);
1252         s->cookie_tx = dmaengine_submit(desc);
1253         if (dma_submit_error(s->cookie_tx)) {
1254                 dev_warn(port->dev, "Failed submitting Tx DMA descriptor\n");
1255                 /* switch to PIO */
1256                 sci_tx_dma_release(s, true);
1257                 return;
1258         }
1259
1260         dev_dbg(port->dev, "%s: %p: %d...%d, cookie %d\n",
1261                 __func__, xmit->buf, xmit->tail, xmit->head, s->cookie_tx);
1262
1263         dma_async_issue_pending(chan);
1264 }
1265
1266 static bool filter(struct dma_chan *chan, void *slave)
1267 {
1268         struct sh_dmae_slave *param = slave;
1269
1270         dev_dbg(chan->device->dev, "%s: slave ID %d\n",
1271                 __func__, param->shdma_slave.slave_id);
1272
1273         chan->private = &param->shdma_slave;
1274         return true;
1275 }
1276
1277 static void rx_timer_fn(unsigned long arg)
1278 {
1279         struct sci_port *s = (struct sci_port *)arg;
1280         struct uart_port *port = &s->port;
1281         struct dma_tx_state state;
1282         enum dma_status status;
1283         unsigned long flags;
1284         unsigned int read;
1285         int active, count;
1286         u16 scr;
1287
1288         spin_lock_irqsave(&port->lock, flags);
1289
1290         dev_dbg(port->dev, "DMA Rx timed out\n");
1291
1292         active = sci_dma_rx_find_active(s);
1293         if (active < 0) {
1294                 spin_unlock_irqrestore(&port->lock, flags);
1295                 return;
1296         }
1297
1298         status = dmaengine_tx_status(s->chan_rx, s->active_rx, &state);
1299         if (status == DMA_COMPLETE) {
1300                 dev_dbg(port->dev, "Cookie %d #%d has already completed\n",
1301                         s->active_rx, active);
1302                 spin_unlock_irqrestore(&port->lock, flags);
1303
1304                 /* Let packet complete handler take care of the packet */
1305                 return;
1306         }
1307
1308         /* Handle incomplete DMA receive */
1309         dmaengine_terminate_all(s->chan_rx);
1310         read = sg_dma_len(&s->sg_rx[active]) - state.residue;
1311         dev_dbg(port->dev, "Read %u bytes with cookie %d\n", read,
1312                 s->active_rx);
1313
1314         if (read) {
1315                 count = sci_dma_rx_push(s, s->rx_buf[active], read);
1316                 if (count)
1317                         tty_flip_buffer_push(&port->state->port);
1318         }
1319
1320         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1321                 sci_submit_rx(s);
1322
1323         /* Direct new serial port interrupts back to CPU */
1324         scr = serial_port_in(port, SCSCR);
1325         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1326                 scr &= ~SCSCR_RDRQE;
1327                 enable_irq(s->irqs[SCIx_RXI_IRQ]);
1328         }
1329         serial_port_out(port, SCSCR, scr | SCSCR_RIE);
1330
1331         spin_unlock_irqrestore(&port->lock, flags);
1332 }
1333
1334 static void sci_request_dma(struct uart_port *port)
1335 {
1336         struct sci_port *s = to_sci_port(port);
1337         struct sh_dmae_slave *param;
1338         struct dma_chan *chan;
1339         dma_cap_mask_t mask;
1340
1341         dev_dbg(port->dev, "%s: port %d\n", __func__, port->line);
1342
1343         if (s->cfg->dma_slave_tx <= 0 || s->cfg->dma_slave_rx <= 0)
1344                 return;
1345
1346         dma_cap_zero(mask);
1347         dma_cap_set(DMA_SLAVE, mask);
1348
1349         param = &s->param_tx;
1350
1351         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_TX */
1352         param->shdma_slave.slave_id = s->cfg->dma_slave_tx;
1353
1354         s->cookie_tx = -EINVAL;
1355         chan = dma_request_channel(mask, filter, param);
1356         dev_dbg(port->dev, "%s: TX: got channel %p\n", __func__, chan);
1357         if (chan) {
1358                 s->chan_tx = chan;
1359                 /* UART circular tx buffer is an aligned page. */
1360                 s->tx_dma_addr = dma_map_single(chan->device->dev,
1361                                                 port->state->xmit.buf,
1362                                                 UART_XMIT_SIZE,
1363                                                 DMA_TO_DEVICE);
1364                 if (dma_mapping_error(chan->device->dev, s->tx_dma_addr)) {
1365                         dev_warn(port->dev, "Failed mapping Tx DMA descriptor\n");
1366                         dma_release_channel(chan);
1367                         s->chan_tx = NULL;
1368                 } else {
1369                         dev_dbg(port->dev, "%s: mapped %lu@%p to %pad\n",
1370                                 __func__, UART_XMIT_SIZE,
1371                                 port->state->xmit.buf, &s->tx_dma_addr);
1372                 }
1373
1374                 INIT_WORK(&s->work_tx, work_fn_tx);
1375         }
1376
1377         param = &s->param_rx;
1378
1379         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_RX */
1380         param->shdma_slave.slave_id = s->cfg->dma_slave_rx;
1381
1382         chan = dma_request_channel(mask, filter, param);
1383         dev_dbg(port->dev, "%s: RX: got channel %p\n", __func__, chan);
1384         if (chan) {
1385                 unsigned int i;
1386                 dma_addr_t dma;
1387                 void *buf;
1388
1389                 s->chan_rx = chan;
1390
1391                 s->buf_len_rx = 2 * max_t(size_t, 16, port->fifosize);
1392                 buf = dma_alloc_coherent(chan->device->dev, s->buf_len_rx * 2,
1393                                          &dma, GFP_KERNEL);
1394                 if (!buf) {
1395                         dev_warn(port->dev,
1396                                  "Failed to allocate Rx dma buffer, using PIO\n");
1397                         dma_release_channel(chan);
1398                         s->chan_rx = NULL;
1399                         return;
1400                 }
1401
1402                 for (i = 0; i < 2; i++) {
1403                         struct scatterlist *sg = &s->sg_rx[i];
1404
1405                         sg_init_table(sg, 1);
1406                         s->rx_buf[i] = buf;
1407                         sg_dma_address(sg) = dma;
1408                         sg->length = s->buf_len_rx;
1409
1410                         buf += s->buf_len_rx;
1411                         dma += s->buf_len_rx;
1412                 }
1413
1414                 setup_timer(&s->rx_timer, rx_timer_fn, (unsigned long)s);
1415
1416                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1417                         sci_submit_rx(s);
1418         }
1419 }
1420
1421 static void sci_free_dma(struct uart_port *port)
1422 {
1423         struct sci_port *s = to_sci_port(port);
1424
1425         if (s->chan_tx)
1426                 sci_tx_dma_release(s, false);
1427         if (s->chan_rx)
1428                 sci_rx_dma_release(s, false);
1429 }
1430 #else
1431 static inline void sci_request_dma(struct uart_port *port)
1432 {
1433 }
1434
1435 static inline void sci_free_dma(struct uart_port *port)
1436 {
1437 }
1438 #endif
1439
1440 static irqreturn_t sci_rx_interrupt(int irq, void *ptr)
1441 {
1442 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1443         struct uart_port *port = ptr;
1444         struct sci_port *s = to_sci_port(port);
1445
1446         if (s->chan_rx) {
1447                 u16 scr = serial_port_in(port, SCSCR);
1448                 u16 ssr = serial_port_in(port, SCxSR);
1449
1450                 /* Disable future Rx interrupts */
1451                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1452                         disable_irq_nosync(irq);
1453                         scr |= SCSCR_RDRQE;
1454                 } else {
1455                         scr &= ~SCSCR_RIE;
1456                         sci_submit_rx(s);
1457                 }
1458                 serial_port_out(port, SCSCR, scr);
1459                 /* Clear current interrupt */
1460                 serial_port_out(port, SCxSR,
1461                                 ssr & ~(SCIF_DR | SCxSR_RDxF(port)));
1462                 dev_dbg(port->dev, "Rx IRQ %lu: setup t-out in %u jiffies\n",
1463                         jiffies, s->rx_timeout);
1464                 mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1465
1466                 return IRQ_HANDLED;
1467         }
1468 #endif
1469
1470         /* I think sci_receive_chars has to be called irrespective
1471          * of whether the I_IXOFF is set, otherwise, how is the interrupt
1472          * to be disabled?
1473          */
1474         sci_receive_chars(ptr);
1475
1476         return IRQ_HANDLED;
1477 }
1478
1479 static irqreturn_t sci_tx_interrupt(int irq, void *ptr)
1480 {
1481         struct uart_port *port = ptr;
1482         unsigned long flags;
1483
1484         spin_lock_irqsave(&port->lock, flags);
1485         sci_transmit_chars(port);
1486         spin_unlock_irqrestore(&port->lock, flags);
1487
1488         return IRQ_HANDLED;
1489 }
1490
1491 static irqreturn_t sci_er_interrupt(int irq, void *ptr)
1492 {
1493         struct uart_port *port = ptr;
1494         struct sci_port *s = to_sci_port(port);
1495
1496         /* Handle errors */
1497         if (port->type == PORT_SCI) {
1498                 if (sci_handle_errors(port)) {
1499                         /* discard character in rx buffer */
1500                         serial_port_in(port, SCxSR);
1501                         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
1502                 }
1503         } else {
1504                 sci_handle_fifo_overrun(port);
1505                 if (!s->chan_rx)
1506                         sci_receive_chars(ptr);
1507         }
1508
1509         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
1510
1511         /* Kick the transmission */
1512         if (!s->chan_tx)
1513                 sci_tx_interrupt(irq, ptr);
1514
1515         return IRQ_HANDLED;
1516 }
1517
1518 static irqreturn_t sci_br_interrupt(int irq, void *ptr)
1519 {
1520         struct uart_port *port = ptr;
1521
1522         /* Handle BREAKs */
1523         sci_handle_breaks(port);
1524         sci_clear_SCxSR(port, SCxSR_BREAK_CLEAR(port));
1525
1526         return IRQ_HANDLED;
1527 }
1528
1529 static irqreturn_t sci_mpxed_interrupt(int irq, void *ptr)
1530 {
1531         unsigned short ssr_status, scr_status, err_enabled, orer_status = 0;
1532         struct uart_port *port = ptr;
1533         struct sci_port *s = to_sci_port(port);
1534         irqreturn_t ret = IRQ_NONE;
1535
1536         ssr_status = serial_port_in(port, SCxSR);
1537         scr_status = serial_port_in(port, SCSCR);
1538         if (s->overrun_reg == SCxSR)
1539                 orer_status = ssr_status;
1540         else {
1541                 if (sci_getreg(port, s->overrun_reg)->size)
1542                         orer_status = serial_port_in(port, s->overrun_reg);
1543         }
1544
1545         err_enabled = scr_status & port_rx_irq_mask(port);
1546
1547         /* Tx Interrupt */
1548         if ((ssr_status & SCxSR_TDxE(port)) && (scr_status & SCSCR_TIE) &&
1549             !s->chan_tx)
1550                 ret = sci_tx_interrupt(irq, ptr);
1551
1552         /*
1553          * Rx Interrupt: if we're using DMA, the DMA controller clears RDF /
1554          * DR flags
1555          */
1556         if (((ssr_status & SCxSR_RDxF(port)) || s->chan_rx) &&
1557             (scr_status & SCSCR_RIE))
1558                 ret = sci_rx_interrupt(irq, ptr);
1559
1560         /* Error Interrupt */
1561         if ((ssr_status & SCxSR_ERRORS(port)) && err_enabled)
1562                 ret = sci_er_interrupt(irq, ptr);
1563
1564         /* Break Interrupt */
1565         if ((ssr_status & SCxSR_BRK(port)) && err_enabled)
1566                 ret = sci_br_interrupt(irq, ptr);
1567
1568         /* Overrun Interrupt */
1569         if (orer_status & s->overrun_mask) {
1570                 sci_handle_fifo_overrun(port);
1571                 ret = IRQ_HANDLED;
1572         }
1573
1574         return ret;
1575 }
1576
1577 /*
1578  * Here we define a transition notifier so that we can update all of our
1579  * ports' baud rate when the peripheral clock changes.
1580  */
1581 static int sci_notifier(struct notifier_block *self,
1582                         unsigned long phase, void *p)
1583 {
1584         struct sci_port *sci_port;
1585         unsigned long flags;
1586
1587         sci_port = container_of(self, struct sci_port, freq_transition);
1588
1589         if (phase == CPUFREQ_POSTCHANGE) {
1590                 struct uart_port *port = &sci_port->port;
1591
1592                 spin_lock_irqsave(&port->lock, flags);
1593                 port->uartclk = clk_get_rate(sci_port->iclk);
1594                 spin_unlock_irqrestore(&port->lock, flags);
1595         }
1596
1597         return NOTIFY_OK;
1598 }
1599
1600 static const struct sci_irq_desc {
1601         const char      *desc;
1602         irq_handler_t   handler;
1603 } sci_irq_desc[] = {
1604         /*
1605          * Split out handlers, the default case.
1606          */
1607         [SCIx_ERI_IRQ] = {
1608                 .desc = "rx err",
1609                 .handler = sci_er_interrupt,
1610         },
1611
1612         [SCIx_RXI_IRQ] = {
1613                 .desc = "rx full",
1614                 .handler = sci_rx_interrupt,
1615         },
1616
1617         [SCIx_TXI_IRQ] = {
1618                 .desc = "tx empty",
1619                 .handler = sci_tx_interrupt,
1620         },
1621
1622         [SCIx_BRI_IRQ] = {
1623                 .desc = "break",
1624                 .handler = sci_br_interrupt,
1625         },
1626
1627         /*
1628          * Special muxed handler.
1629          */
1630         [SCIx_MUX_IRQ] = {
1631                 .desc = "mux",
1632                 .handler = sci_mpxed_interrupt,
1633         },
1634 };
1635
1636 static int sci_request_irq(struct sci_port *port)
1637 {
1638         struct uart_port *up = &port->port;
1639         int i, j, ret = 0;
1640
1641         for (i = j = 0; i < SCIx_NR_IRQS; i++, j++) {
1642                 const struct sci_irq_desc *desc;
1643                 int irq;
1644
1645                 if (SCIx_IRQ_IS_MUXED(port)) {
1646                         i = SCIx_MUX_IRQ;
1647                         irq = up->irq;
1648                 } else {
1649                         irq = port->irqs[i];
1650
1651                         /*
1652                          * Certain port types won't support all of the
1653                          * available interrupt sources.
1654                          */
1655                         if (unlikely(irq < 0))
1656                                 continue;
1657                 }
1658
1659                 desc = sci_irq_desc + i;
1660                 port->irqstr[j] = kasprintf(GFP_KERNEL, "%s:%s",
1661                                             dev_name(up->dev), desc->desc);
1662                 if (!port->irqstr[j])
1663                         goto out_nomem;
1664
1665                 ret = request_irq(irq, desc->handler, up->irqflags,
1666                                   port->irqstr[j], port);
1667                 if (unlikely(ret)) {
1668                         dev_err(up->dev, "Can't allocate %s IRQ\n", desc->desc);
1669                         goto out_noirq;
1670                 }
1671         }
1672
1673         return 0;
1674
1675 out_noirq:
1676         while (--i >= 0)
1677                 free_irq(port->irqs[i], port);
1678
1679 out_nomem:
1680         while (--j >= 0)
1681                 kfree(port->irqstr[j]);
1682
1683         return ret;
1684 }
1685
1686 static void sci_free_irq(struct sci_port *port)
1687 {
1688         int i;
1689
1690         /*
1691          * Intentionally in reverse order so we iterate over the muxed
1692          * IRQ first.
1693          */
1694         for (i = 0; i < SCIx_NR_IRQS; i++) {
1695                 int irq = port->irqs[i];
1696
1697                 /*
1698                  * Certain port types won't support all of the available
1699                  * interrupt sources.
1700                  */
1701                 if (unlikely(irq < 0))
1702                         continue;
1703
1704                 free_irq(port->irqs[i], port);
1705                 kfree(port->irqstr[i]);
1706
1707                 if (SCIx_IRQ_IS_MUXED(port)) {
1708                         /* If there's only one IRQ, we're done. */
1709                         return;
1710                 }
1711         }
1712 }
1713
1714 static unsigned int sci_tx_empty(struct uart_port *port)
1715 {
1716         unsigned short status = serial_port_in(port, SCxSR);
1717         unsigned short in_tx_fifo = sci_txfill(port);
1718
1719         return (status & SCxSR_TEND(port)) && !in_tx_fifo ? TIOCSER_TEMT : 0;
1720 }
1721
1722 /*
1723  * Modem control is a bit of a mixed bag for SCI(F) ports. Generally
1724  * CTS/RTS is supported in hardware by at least one port and controlled
1725  * via SCSPTR (SCxPCR for SCIFA/B parts), or external pins (presently
1726  * handled via the ->init_pins() op, which is a bit of a one-way street,
1727  * lacking any ability to defer pin control -- this will later be
1728  * converted over to the GPIO framework).
1729  *
1730  * Other modes (such as loopback) are supported generically on certain
1731  * port types, but not others. For these it's sufficient to test for the
1732  * existence of the support register and simply ignore the port type.
1733  */
1734 static void sci_set_mctrl(struct uart_port *port, unsigned int mctrl)
1735 {
1736         if (mctrl & TIOCM_LOOP) {
1737                 const struct plat_sci_reg *reg;
1738
1739                 /*
1740                  * Standard loopback mode for SCFCR ports.
1741                  */
1742                 reg = sci_getreg(port, SCFCR);
1743                 if (reg->size)
1744                         serial_port_out(port, SCFCR,
1745                                         serial_port_in(port, SCFCR) |
1746                                         SCFCR_LOOP);
1747         }
1748 }
1749
1750 static unsigned int sci_get_mctrl(struct uart_port *port)
1751 {
1752         /*
1753          * CTS/RTS is handled in hardware when supported, while nothing
1754          * else is wired up. Keep it simple and simply assert DSR/CAR.
1755          */
1756         return TIOCM_DSR | TIOCM_CAR;
1757 }
1758
1759 static void sci_break_ctl(struct uart_port *port, int break_state)
1760 {
1761         struct sci_port *s = to_sci_port(port);
1762         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
1763         unsigned short scscr, scsptr;
1764
1765         /* check wheter the port has SCSPTR */
1766         if (!reg->size) {
1767                 /*
1768                  * Not supported by hardware. Most parts couple break and rx
1769                  * interrupts together, with break detection always enabled.
1770                  */
1771                 return;
1772         }
1773
1774         scsptr = serial_port_in(port, SCSPTR);
1775         scscr = serial_port_in(port, SCSCR);
1776
1777         if (break_state == -1) {
1778                 scsptr = (scsptr | SCSPTR_SPB2IO) & ~SCSPTR_SPB2DT;
1779                 scscr &= ~SCSCR_TE;
1780         } else {
1781                 scsptr = (scsptr | SCSPTR_SPB2DT) & ~SCSPTR_SPB2IO;
1782                 scscr |= SCSCR_TE;
1783         }
1784
1785         serial_port_out(port, SCSPTR, scsptr);
1786         serial_port_out(port, SCSCR, scscr);
1787 }
1788
1789 static int sci_startup(struct uart_port *port)
1790 {
1791         struct sci_port *s = to_sci_port(port);
1792         unsigned long flags;
1793         int ret;
1794
1795         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1796
1797         ret = sci_request_irq(s);
1798         if (unlikely(ret < 0))
1799                 return ret;
1800
1801         sci_request_dma(port);
1802
1803         spin_lock_irqsave(&port->lock, flags);
1804         sci_start_tx(port);
1805         sci_start_rx(port);
1806         spin_unlock_irqrestore(&port->lock, flags);
1807
1808         return 0;
1809 }
1810
1811 static void sci_shutdown(struct uart_port *port)
1812 {
1813         struct sci_port *s = to_sci_port(port);
1814         unsigned long flags;
1815
1816         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1817
1818         spin_lock_irqsave(&port->lock, flags);
1819         sci_stop_rx(port);
1820         sci_stop_tx(port);
1821         spin_unlock_irqrestore(&port->lock, flags);
1822
1823 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1824         if (s->chan_rx) {
1825                 dev_dbg(port->dev, "%s(%d) deleting rx_timer\n", __func__,
1826                         port->line);
1827                 del_timer_sync(&s->rx_timer);
1828         }
1829 #endif
1830
1831         sci_free_dma(port);
1832         sci_free_irq(s);
1833 }
1834
1835 static unsigned int sci_scbrr_calc(struct sci_port *s, unsigned int bps,
1836                                    unsigned long freq)
1837 {
1838         if (s->sampling_rate)
1839                 return DIV_ROUND_CLOSEST(freq, s->sampling_rate * bps) - 1;
1840
1841         /* Warn, but use a safe default */
1842         WARN_ON(1);
1843
1844         return ((freq + 16 * bps) / (32 * bps) - 1);
1845 }
1846
1847 /* calculate frame length from SMR */
1848 static int sci_baud_calc_frame_len(unsigned int smr_val)
1849 {
1850         int len = 10;
1851
1852         if (smr_val & SCSMR_CHR)
1853                 len--;
1854         if (smr_val & SCSMR_PE)
1855                 len++;
1856         if (smr_val & SCSMR_STOP)
1857                 len++;
1858
1859         return len;
1860 }
1861
1862
1863 /* calculate sample rate, BRR, and clock select for HSCIF */
1864 static void sci_baud_calc_hscif(unsigned int bps, unsigned long freq,
1865                                 int *brr, unsigned int *srr,
1866                                 unsigned int *cks, int frame_len)
1867 {
1868         int sr, c, br, err, recv_margin;
1869         int min_err = 1000; /* 100% */
1870         int recv_max_margin = 0;
1871
1872         /* Find the combination of sample rate and clock select with the
1873            smallest deviation from the desired baud rate. */
1874         for (sr = 8; sr <= 32; sr++) {
1875                 for (c = 0; c <= 3; c++) {
1876                         /* integerized formulas from HSCIF documentation */
1877                         br = DIV_ROUND_CLOSEST(freq, (sr *
1878                                               (1 << (2 * c + 1)) * bps)) - 1;
1879                         br = clamp(br, 0, 255);
1880                         err = DIV_ROUND_CLOSEST(freq, ((br + 1) * bps * sr *
1881                                                (1 << (2 * c + 1)) / 1000)) -
1882                                                1000;
1883                         /* Calc recv margin
1884                          * M: Receive margin (%)
1885                          * N: Ratio of bit rate to clock (N = sampling rate)
1886                          * D: Clock duty (D = 0 to 1.0)
1887                          * L: Frame length (L = 9 to 12)
1888                          * F: Absolute value of clock frequency deviation
1889                          *
1890                          *  M = |(0.5 - 1 / 2 * N) - ((L - 0.5) * F) -
1891                          *      (|D - 0.5| / N * (1 + F))|
1892                          *  NOTE: Usually, treat D for 0.5, F is 0 by this
1893                          *        calculation.
1894                          */
1895                         recv_margin = abs((500 -
1896                                         DIV_ROUND_CLOSEST(1000, sr << 1)) / 10);
1897                         if (abs(min_err) > abs(err)) {
1898                                 min_err = err;
1899                                 recv_max_margin = recv_margin;
1900                         } else if ((min_err == err) &&
1901                                    (recv_margin > recv_max_margin))
1902                                 recv_max_margin = recv_margin;
1903                         else
1904                                 continue;
1905
1906                         *brr = br;
1907                         *srr = sr - 1;
1908                         *cks = c;
1909                 }
1910         }
1911
1912         if (min_err == 1000) {
1913                 WARN_ON(1);
1914                 /* use defaults */
1915                 *brr = 255;
1916                 *srr = 15;
1917                 *cks = 0;
1918         }
1919 }
1920
1921 static void sci_reset(struct uart_port *port)
1922 {
1923         const struct plat_sci_reg *reg;
1924         unsigned int status;
1925
1926         do {
1927                 status = serial_port_in(port, SCxSR);
1928         } while (!(status & SCxSR_TEND(port)));
1929
1930         serial_port_out(port, SCSCR, 0x00);     /* TE=0, RE=0, CKE1=0 */
1931
1932         reg = sci_getreg(port, SCFCR);
1933         if (reg->size)
1934                 serial_port_out(port, SCFCR, SCFCR_RFRST | SCFCR_TFRST);
1935 }
1936
1937 static void sci_set_termios(struct uart_port *port, struct ktermios *termios,
1938                             struct ktermios *old)
1939 {
1940         struct sci_port *s = to_sci_port(port);
1941         const struct plat_sci_reg *reg;
1942         unsigned int baud, smr_val = 0, max_baud, cks = 0;
1943         int t = -1;
1944         unsigned int srr = 15;
1945
1946         if ((termios->c_cflag & CSIZE) == CS7)
1947                 smr_val |= SCSMR_CHR;
1948         if (termios->c_cflag & PARENB)
1949                 smr_val |= SCSMR_PE;
1950         if (termios->c_cflag & PARODD)
1951                 smr_val |= SCSMR_PE | SCSMR_ODD;
1952         if (termios->c_cflag & CSTOPB)
1953                 smr_val |= SCSMR_STOP;
1954
1955         /*
1956          * earlyprintk comes here early on with port->uartclk set to zero.
1957          * the clock framework is not up and running at this point so here
1958          * we assume that 115200 is the maximum baud rate. please note that
1959          * the baud rate is not programmed during earlyprintk - it is assumed
1960          * that the previous boot loader has enabled required clocks and
1961          * setup the baud rate generator hardware for us already.
1962          */
1963         max_baud = port->uartclk ? port->uartclk / 16 : 115200;
1964
1965         baud = uart_get_baud_rate(port, termios, old, 0, max_baud);
1966         if (likely(baud && port->uartclk)) {
1967                 if (s->cfg->type == PORT_HSCIF) {
1968                         int frame_len = sci_baud_calc_frame_len(smr_val);
1969                         sci_baud_calc_hscif(baud, port->uartclk, &t, &srr,
1970                                             &cks, frame_len);
1971                 } else {
1972                         t = sci_scbrr_calc(s, baud, port->uartclk);
1973                         for (cks = 0; t >= 256 && cks <= 3; cks++)
1974                                 t >>= 2;
1975                 }
1976         }
1977
1978         sci_port_enable(s);
1979
1980         sci_reset(port);
1981
1982         smr_val |= serial_port_in(port, SCSMR) & SCSMR_CKS;
1983
1984         uart_update_timeout(port, termios->c_cflag, baud);
1985
1986         dev_dbg(port->dev, "%s: SMR %x, cks %x, t %x, SCSCR %x\n",
1987                 __func__, smr_val, cks, t, s->cfg->scscr);
1988
1989         if (t >= 0) {
1990                 serial_port_out(port, SCSMR, (smr_val & ~SCSMR_CKS) | cks);
1991                 serial_port_out(port, SCBRR, t);
1992                 reg = sci_getreg(port, HSSRR);
1993                 if (reg->size)
1994                         serial_port_out(port, HSSRR, srr | HSCIF_SRE);
1995                 udelay((1000000+(baud-1)) / baud); /* Wait one bit interval */
1996         } else
1997                 serial_port_out(port, SCSMR, smr_val);
1998
1999         sci_init_pins(port, termios->c_cflag);
2000
2001         reg = sci_getreg(port, SCFCR);
2002         if (reg->size) {
2003                 unsigned short ctrl = serial_port_in(port, SCFCR);
2004
2005                 if (s->cfg->capabilities & SCIx_HAVE_RTSCTS) {
2006                         if (termios->c_cflag & CRTSCTS)
2007                                 ctrl |= SCFCR_MCE;
2008                         else
2009                                 ctrl &= ~SCFCR_MCE;
2010                 }
2011
2012                 /*
2013                  * As we've done a sci_reset() above, ensure we don't
2014                  * interfere with the FIFOs while toggling MCE. As the
2015                  * reset values could still be set, simply mask them out.
2016                  */
2017                 ctrl &= ~(SCFCR_RFRST | SCFCR_TFRST);
2018
2019                 serial_port_out(port, SCFCR, ctrl);
2020         }
2021
2022         serial_port_out(port, SCSCR, s->cfg->scscr);
2023
2024 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2025         /*
2026          * Calculate delay for 2 DMA buffers (4 FIFO).
2027          * See serial_core.c::uart_update_timeout().
2028          * With 10 bits (CS8), 250Hz, 115200 baud and 64 bytes FIFO, the above
2029          * function calculates 1 jiffie for the data plus 5 jiffies for the
2030          * "slop(e)." Then below we calculate 5 jiffies (20ms) for 2 DMA
2031          * buffers (4 FIFO sizes), but when performing a faster transfer, the
2032          * value obtained by this formula is too small. Therefore, if the value
2033          * is smaller than 20ms, use 20ms as the timeout value for DMA.
2034          */
2035         if (s->chan_rx) {
2036                 unsigned int bits;
2037
2038                 /* byte size and parity */
2039                 switch (termios->c_cflag & CSIZE) {
2040                 case CS5:
2041                         bits = 7;
2042                         break;
2043                 case CS6:
2044                         bits = 8;
2045                         break;
2046                 case CS7:
2047                         bits = 9;
2048                         break;
2049                 default:
2050                         bits = 10;
2051                         break;
2052                 }
2053
2054                 if (termios->c_cflag & CSTOPB)
2055                         bits++;
2056                 if (termios->c_cflag & PARENB)
2057                         bits++;
2058                 s->rx_timeout = DIV_ROUND_UP((s->buf_len_rx * 2 * bits * HZ) /
2059                                              (baud / 10), 10);
2060                 dev_dbg(port->dev, "DMA Rx t-out %ums, tty t-out %u jiffies\n",
2061                         s->rx_timeout * 1000 / HZ, port->timeout);
2062                 if (s->rx_timeout < msecs_to_jiffies(20))
2063                         s->rx_timeout = msecs_to_jiffies(20);
2064         }
2065 #endif
2066
2067         if ((termios->c_cflag & CREAD) != 0)
2068                 sci_start_rx(port);
2069
2070         sci_port_disable(s);
2071 }
2072
2073 static void sci_pm(struct uart_port *port, unsigned int state,
2074                    unsigned int oldstate)
2075 {
2076         struct sci_port *sci_port = to_sci_port(port);
2077
2078         switch (state) {
2079         case UART_PM_STATE_OFF:
2080                 sci_port_disable(sci_port);
2081                 break;
2082         default:
2083                 sci_port_enable(sci_port);
2084                 break;
2085         }
2086 }
2087
2088 static const char *sci_type(struct uart_port *port)
2089 {
2090         switch (port->type) {
2091         case PORT_IRDA:
2092                 return "irda";
2093         case PORT_SCI:
2094                 return "sci";
2095         case PORT_SCIF:
2096                 return "scif";
2097         case PORT_SCIFA:
2098                 return "scifa";
2099         case PORT_SCIFB:
2100                 return "scifb";
2101         case PORT_HSCIF:
2102                 return "hscif";
2103         }
2104
2105         return NULL;
2106 }
2107
2108 static int sci_remap_port(struct uart_port *port)
2109 {
2110         struct sci_port *sport = to_sci_port(port);
2111
2112         /*
2113          * Nothing to do if there's already an established membase.
2114          */
2115         if (port->membase)
2116                 return 0;
2117
2118         if (port->flags & UPF_IOREMAP) {
2119                 port->membase = ioremap_nocache(port->mapbase, sport->reg_size);
2120                 if (unlikely(!port->membase)) {
2121                         dev_err(port->dev, "can't remap port#%d\n", port->line);
2122                         return -ENXIO;
2123                 }
2124         } else {
2125                 /*
2126                  * For the simple (and majority of) cases where we don't
2127                  * need to do any remapping, just cast the cookie
2128                  * directly.
2129                  */
2130                 port->membase = (void __iomem *)(uintptr_t)port->mapbase;
2131         }
2132
2133         return 0;
2134 }
2135
2136 static void sci_release_port(struct uart_port *port)
2137 {
2138         struct sci_port *sport = to_sci_port(port);
2139
2140         if (port->flags & UPF_IOREMAP) {
2141                 iounmap(port->membase);
2142                 port->membase = NULL;
2143         }
2144
2145         release_mem_region(port->mapbase, sport->reg_size);
2146 }
2147
2148 static int sci_request_port(struct uart_port *port)
2149 {
2150         struct resource *res;
2151         struct sci_port *sport = to_sci_port(port);
2152         int ret;
2153
2154         res = request_mem_region(port->mapbase, sport->reg_size,
2155                                  dev_name(port->dev));
2156         if (unlikely(res == NULL)) {
2157                 dev_err(port->dev, "request_mem_region failed.");
2158                 return -EBUSY;
2159         }
2160
2161         ret = sci_remap_port(port);
2162         if (unlikely(ret != 0)) {
2163                 release_resource(res);
2164                 return ret;
2165         }
2166
2167         return 0;
2168 }
2169
2170 static void sci_config_port(struct uart_port *port, int flags)
2171 {
2172         if (flags & UART_CONFIG_TYPE) {
2173                 struct sci_port *sport = to_sci_port(port);
2174
2175                 port->type = sport->cfg->type;
2176                 sci_request_port(port);
2177         }
2178 }
2179
2180 static int sci_verify_port(struct uart_port *port, struct serial_struct *ser)
2181 {
2182         if (ser->baud_base < 2400)
2183                 /* No paper tape reader for Mitch.. */
2184                 return -EINVAL;
2185
2186         return 0;
2187 }
2188
2189 static struct uart_ops sci_uart_ops = {
2190         .tx_empty       = sci_tx_empty,
2191         .set_mctrl      = sci_set_mctrl,
2192         .get_mctrl      = sci_get_mctrl,
2193         .start_tx       = sci_start_tx,
2194         .stop_tx        = sci_stop_tx,
2195         .stop_rx        = sci_stop_rx,
2196         .break_ctl      = sci_break_ctl,
2197         .startup        = sci_startup,
2198         .shutdown       = sci_shutdown,
2199         .set_termios    = sci_set_termios,
2200         .pm             = sci_pm,
2201         .type           = sci_type,
2202         .release_port   = sci_release_port,
2203         .request_port   = sci_request_port,
2204         .config_port    = sci_config_port,
2205         .verify_port    = sci_verify_port,
2206 #ifdef CONFIG_CONSOLE_POLL
2207         .poll_get_char  = sci_poll_get_char,
2208         .poll_put_char  = sci_poll_put_char,
2209 #endif
2210 };
2211
2212 static int sci_init_single(struct platform_device *dev,
2213                            struct sci_port *sci_port, unsigned int index,
2214                            struct plat_sci_port *p, bool early)
2215 {
2216         struct uart_port *port = &sci_port->port;
2217         const struct resource *res;
2218         unsigned int i;
2219         int ret;
2220
2221         sci_port->cfg   = p;
2222
2223         port->ops       = &sci_uart_ops;
2224         port->iotype    = UPIO_MEM;
2225         port->line      = index;
2226
2227         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
2228         if (res == NULL)
2229                 return -ENOMEM;
2230
2231         port->mapbase = res->start;
2232         sci_port->reg_size = resource_size(res);
2233
2234         for (i = 0; i < ARRAY_SIZE(sci_port->irqs); ++i)
2235                 sci_port->irqs[i] = platform_get_irq(dev, i);
2236
2237         /* The SCI generates several interrupts. They can be muxed together or
2238          * connected to different interrupt lines. In the muxed case only one
2239          * interrupt resource is specified. In the non-muxed case three or four
2240          * interrupt resources are specified, as the BRI interrupt is optional.
2241          */
2242         if (sci_port->irqs[0] < 0)
2243                 return -ENXIO;
2244
2245         if (sci_port->irqs[1] < 0) {
2246                 sci_port->irqs[1] = sci_port->irqs[0];
2247                 sci_port->irqs[2] = sci_port->irqs[0];
2248                 sci_port->irqs[3] = sci_port->irqs[0];
2249         }
2250
2251         if (p->regtype == SCIx_PROBE_REGTYPE) {
2252                 ret = sci_probe_regmap(p);
2253                 if (unlikely(ret))
2254                         return ret;
2255         }
2256
2257         switch (p->type) {
2258         case PORT_SCIFB:
2259                 port->fifosize = 256;
2260                 sci_port->overrun_reg = SCxSR;
2261                 sci_port->overrun_mask = SCIFA_ORER;
2262                 sci_port->sampling_rate = 16;
2263                 break;
2264         case PORT_HSCIF:
2265                 port->fifosize = 128;
2266                 sci_port->overrun_reg = SCLSR;
2267                 sci_port->overrun_mask = SCLSR_ORER;
2268                 sci_port->sampling_rate = 0;
2269                 break;
2270         case PORT_SCIFA:
2271                 port->fifosize = 64;
2272                 sci_port->overrun_reg = SCxSR;
2273                 sci_port->overrun_mask = SCIFA_ORER;
2274                 sci_port->sampling_rate = 16;
2275                 break;
2276         case PORT_SCIF:
2277                 port->fifosize = 16;
2278                 if (p->regtype == SCIx_SH7705_SCIF_REGTYPE) {
2279                         sci_port->overrun_reg = SCxSR;
2280                         sci_port->overrun_mask = SCIFA_ORER;
2281                         sci_port->sampling_rate = 16;
2282                 } else {
2283                         sci_port->overrun_reg = SCLSR;
2284                         sci_port->overrun_mask = SCLSR_ORER;
2285                         sci_port->sampling_rate = 32;
2286                 }
2287                 break;
2288         default:
2289                 port->fifosize = 1;
2290                 sci_port->overrun_reg = SCxSR;
2291                 sci_port->overrun_mask = SCI_ORER;
2292                 sci_port->sampling_rate = 32;
2293                 break;
2294         }
2295
2296         /* SCIFA on sh7723 and sh7724 need a custom sampling rate that doesn't
2297          * match the SoC datasheet, this should be investigated. Let platform
2298          * data override the sampling rate for now.
2299          */
2300         if (p->sampling_rate)
2301                 sci_port->sampling_rate = p->sampling_rate;
2302
2303         if (!early) {
2304                 sci_port->iclk = clk_get(&dev->dev, "sci_ick");
2305                 if (IS_ERR(sci_port->iclk)) {
2306                         sci_port->iclk = clk_get(&dev->dev, "peripheral_clk");
2307                         if (IS_ERR(sci_port->iclk)) {
2308                                 dev_err(&dev->dev, "can't get iclk\n");
2309                                 return PTR_ERR(sci_port->iclk);
2310                         }
2311                 }
2312
2313                 /*
2314                  * The function clock is optional, ignore it if we can't
2315                  * find it.
2316                  */
2317                 sci_port->fclk = clk_get(&dev->dev, "sci_fck");
2318                 if (IS_ERR(sci_port->fclk))
2319                         sci_port->fclk = NULL;
2320
2321                 port->dev = &dev->dev;
2322
2323                 pm_runtime_enable(&dev->dev);
2324         }
2325
2326         sci_port->break_timer.data = (unsigned long)sci_port;
2327         sci_port->break_timer.function = sci_break_timer;
2328         init_timer(&sci_port->break_timer);
2329
2330         /*
2331          * Establish some sensible defaults for the error detection.
2332          */
2333         if (p->type == PORT_SCI) {
2334                 sci_port->error_mask = SCI_DEFAULT_ERROR_MASK;
2335                 sci_port->error_clear = SCI_ERROR_CLEAR;
2336         } else {
2337                 sci_port->error_mask = SCIF_DEFAULT_ERROR_MASK;
2338                 sci_port->error_clear = SCIF_ERROR_CLEAR;
2339         }
2340
2341         /*
2342          * Make the error mask inclusive of overrun detection, if
2343          * supported.
2344          */
2345         if (sci_port->overrun_reg == SCxSR) {
2346                 sci_port->error_mask |= sci_port->overrun_mask;
2347                 sci_port->error_clear &= ~sci_port->overrun_mask;
2348         }
2349
2350         port->type              = p->type;
2351         port->flags             = UPF_FIXED_PORT | p->flags;
2352         port->regshift          = p->regshift;
2353
2354         /*
2355          * The UART port needs an IRQ value, so we peg this to the RX IRQ
2356          * for the multi-IRQ ports, which is where we are primarily
2357          * concerned with the shutdown path synchronization.
2358          *
2359          * For the muxed case there's nothing more to do.
2360          */
2361         port->irq               = sci_port->irqs[SCIx_RXI_IRQ];
2362         port->irqflags          = 0;
2363
2364         port->serial_in         = sci_serial_in;
2365         port->serial_out        = sci_serial_out;
2366
2367         if (p->dma_slave_tx > 0 && p->dma_slave_rx > 0)
2368                 dev_dbg(port->dev, "DMA tx %d, rx %d\n",
2369                         p->dma_slave_tx, p->dma_slave_rx);
2370
2371         return 0;
2372 }
2373
2374 static void sci_cleanup_single(struct sci_port *port)
2375 {
2376         clk_put(port->iclk);
2377         clk_put(port->fclk);
2378
2379         pm_runtime_disable(port->port.dev);
2380 }
2381
2382 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2383 static void serial_console_putchar(struct uart_port *port, int ch)
2384 {
2385         sci_poll_put_char(port, ch);
2386 }
2387
2388 /*
2389  *      Print a string to the serial port trying not to disturb
2390  *      any possible real use of the port...
2391  */
2392 static void serial_console_write(struct console *co, const char *s,
2393                                  unsigned count)
2394 {
2395         struct sci_port *sci_port = &sci_ports[co->index];
2396         struct uart_port *port = &sci_port->port;
2397         unsigned short bits, ctrl;
2398         unsigned long flags;
2399         int locked = 1;
2400
2401         local_irq_save(flags);
2402         if (port->sysrq)
2403                 locked = 0;
2404         else if (oops_in_progress)
2405                 locked = spin_trylock(&port->lock);
2406         else
2407                 spin_lock(&port->lock);
2408
2409         /* first save the SCSCR then disable the interrupts */
2410         ctrl = serial_port_in(port, SCSCR);
2411         serial_port_out(port, SCSCR, sci_port->cfg->scscr);
2412
2413         uart_console_write(port, s, count, serial_console_putchar);
2414
2415         /* wait until fifo is empty and last bit has been transmitted */
2416         bits = SCxSR_TDxE(port) | SCxSR_TEND(port);
2417         while ((serial_port_in(port, SCxSR) & bits) != bits)
2418                 cpu_relax();
2419
2420         /* restore the SCSCR */
2421         serial_port_out(port, SCSCR, ctrl);
2422
2423         if (locked)
2424                 spin_unlock(&port->lock);
2425         local_irq_restore(flags);
2426 }
2427
2428 static int serial_console_setup(struct console *co, char *options)
2429 {
2430         struct sci_port *sci_port;
2431         struct uart_port *port;
2432         int baud = 115200;
2433         int bits = 8;
2434         int parity = 'n';
2435         int flow = 'n';
2436         int ret;
2437
2438         /*
2439          * Refuse to handle any bogus ports.
2440          */
2441         if (co->index < 0 || co->index >= SCI_NPORTS)
2442                 return -ENODEV;
2443
2444         sci_port = &sci_ports[co->index];
2445         port = &sci_port->port;
2446
2447         /*
2448          * Refuse to handle uninitialized ports.
2449          */
2450         if (!port->ops)
2451                 return -ENODEV;
2452
2453         ret = sci_remap_port(port);
2454         if (unlikely(ret != 0))
2455                 return ret;
2456
2457         if (options)
2458                 uart_parse_options(options, &baud, &parity, &bits, &flow);
2459
2460         return uart_set_options(port, co, baud, parity, bits, flow);
2461 }
2462
2463 static struct console serial_console = {
2464         .name           = "ttySC",
2465         .device         = uart_console_device,
2466         .write          = serial_console_write,
2467         .setup          = serial_console_setup,
2468         .flags          = CON_PRINTBUFFER,
2469         .index          = -1,
2470         .data           = &sci_uart_driver,
2471 };
2472
2473 static struct console early_serial_console = {
2474         .name           = "early_ttySC",
2475         .write          = serial_console_write,
2476         .flags          = CON_PRINTBUFFER,
2477         .index          = -1,
2478 };
2479
2480 static char early_serial_buf[32];
2481
2482 static int sci_probe_earlyprintk(struct platform_device *pdev)
2483 {
2484         struct plat_sci_port *cfg = dev_get_platdata(&pdev->dev);
2485
2486         if (early_serial_console.data)
2487                 return -EEXIST;
2488
2489         early_serial_console.index = pdev->id;
2490
2491         sci_init_single(pdev, &sci_ports[pdev->id], pdev->id, cfg, true);
2492
2493         serial_console_setup(&early_serial_console, early_serial_buf);
2494
2495         if (!strstr(early_serial_buf, "keep"))
2496                 early_serial_console.flags |= CON_BOOT;
2497
2498         register_console(&early_serial_console);
2499         return 0;
2500 }
2501
2502 #define SCI_CONSOLE     (&serial_console)
2503
2504 #else
2505 static inline int sci_probe_earlyprintk(struct platform_device *pdev)
2506 {
2507         return -EINVAL;
2508 }
2509
2510 #define SCI_CONSOLE     NULL
2511
2512 #endif /* CONFIG_SERIAL_SH_SCI_CONSOLE */
2513
2514 static const char banner[] __initconst = "SuperH (H)SCI(F) driver initialized";
2515
2516 static struct uart_driver sci_uart_driver = {
2517         .owner          = THIS_MODULE,
2518         .driver_name    = "sci",
2519         .dev_name       = "ttySC",
2520         .major          = SCI_MAJOR,
2521         .minor          = SCI_MINOR_START,
2522         .nr             = SCI_NPORTS,
2523         .cons           = SCI_CONSOLE,
2524 };
2525
2526 static int sci_remove(struct platform_device *dev)
2527 {
2528         struct sci_port *port = platform_get_drvdata(dev);
2529
2530         cpufreq_unregister_notifier(&port->freq_transition,
2531                                     CPUFREQ_TRANSITION_NOTIFIER);
2532
2533         uart_remove_one_port(&sci_uart_driver, &port->port);
2534
2535         sci_cleanup_single(port);
2536
2537         return 0;
2538 }
2539
2540 struct sci_port_info {
2541         unsigned int type;
2542         unsigned int regtype;
2543 };
2544
2545 static const struct of_device_id of_sci_match[] = {
2546         {
2547                 .compatible = "renesas,scif",
2548                 .data = &(const struct sci_port_info) {
2549                         .type = PORT_SCIF,
2550                         .regtype = SCIx_SH4_SCIF_REGTYPE,
2551                 },
2552         }, {
2553                 .compatible = "renesas,scifa",
2554                 .data = &(const struct sci_port_info) {
2555                         .type = PORT_SCIFA,
2556                         .regtype = SCIx_SCIFA_REGTYPE,
2557                 },
2558         }, {
2559                 .compatible = "renesas,scifb",
2560                 .data = &(const struct sci_port_info) {
2561                         .type = PORT_SCIFB,
2562                         .regtype = SCIx_SCIFB_REGTYPE,
2563                 },
2564         }, {
2565                 .compatible = "renesas,hscif",
2566                 .data = &(const struct sci_port_info) {
2567                         .type = PORT_HSCIF,
2568                         .regtype = SCIx_HSCIF_REGTYPE,
2569                 },
2570         }, {
2571                 .compatible = "renesas,sci",
2572                 .data = &(const struct sci_port_info) {
2573                         .type = PORT_SCI,
2574                         .regtype = SCIx_SCI_REGTYPE,
2575                 },
2576         }, {
2577                 /* Terminator */
2578         },
2579 };
2580 MODULE_DEVICE_TABLE(of, of_sci_match);
2581
2582 static struct plat_sci_port *
2583 sci_parse_dt(struct platform_device *pdev, unsigned int *dev_id)
2584 {
2585         struct device_node *np = pdev->dev.of_node;
2586         const struct of_device_id *match;
2587         const struct sci_port_info *info;
2588         struct plat_sci_port *p;
2589         int id;
2590
2591         if (!IS_ENABLED(CONFIG_OF) || !np)
2592                 return NULL;
2593
2594         match = of_match_node(of_sci_match, pdev->dev.of_node);
2595         if (!match)
2596                 return NULL;
2597
2598         info = match->data;
2599
2600         p = devm_kzalloc(&pdev->dev, sizeof(struct plat_sci_port), GFP_KERNEL);
2601         if (!p)
2602                 return NULL;
2603
2604         /* Get the line number for the aliases node. */
2605         id = of_alias_get_id(np, "serial");
2606         if (id < 0) {
2607                 dev_err(&pdev->dev, "failed to get alias id (%d)\n", id);
2608                 return NULL;
2609         }
2610
2611         *dev_id = id;
2612
2613         p->flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF;
2614         p->type = info->type;
2615         p->regtype = info->regtype;
2616         p->scscr = SCSCR_RE | SCSCR_TE;
2617
2618         return p;
2619 }
2620
2621 static int sci_probe_single(struct platform_device *dev,
2622                                       unsigned int index,
2623                                       struct plat_sci_port *p,
2624                                       struct sci_port *sciport)
2625 {
2626         int ret;
2627
2628         /* Sanity check */
2629         if (unlikely(index >= SCI_NPORTS)) {
2630                 dev_notice(&dev->dev, "Attempting to register port %d when only %d are available\n",
2631                            index+1, SCI_NPORTS);
2632                 dev_notice(&dev->dev, "Consider bumping CONFIG_SERIAL_SH_SCI_NR_UARTS!\n");
2633                 return -EINVAL;
2634         }
2635
2636         ret = sci_init_single(dev, sciport, index, p, false);
2637         if (ret)
2638                 return ret;
2639
2640         ret = uart_add_one_port(&sci_uart_driver, &sciport->port);
2641         if (ret) {
2642                 sci_cleanup_single(sciport);
2643                 return ret;
2644         }
2645
2646         return 0;
2647 }
2648
2649 static int sci_probe(struct platform_device *dev)
2650 {
2651         struct plat_sci_port *p;
2652         struct sci_port *sp;
2653         unsigned int dev_id;
2654         int ret;
2655
2656         /*
2657          * If we've come here via earlyprintk initialization, head off to
2658          * the special early probe. We don't have sufficient device state
2659          * to make it beyond this yet.
2660          */
2661         if (is_early_platform_device(dev))
2662                 return sci_probe_earlyprintk(dev);
2663
2664         if (dev->dev.of_node) {
2665                 p = sci_parse_dt(dev, &dev_id);
2666                 if (p == NULL)
2667                         return -EINVAL;
2668         } else {
2669                 p = dev->dev.platform_data;
2670                 if (p == NULL) {
2671                         dev_err(&dev->dev, "no platform data supplied\n");
2672                         return -EINVAL;
2673                 }
2674
2675                 dev_id = dev->id;
2676         }
2677
2678         sp = &sci_ports[dev_id];
2679         platform_set_drvdata(dev, sp);
2680
2681         ret = sci_probe_single(dev, dev_id, p, sp);
2682         if (ret)
2683                 return ret;
2684
2685         sp->freq_transition.notifier_call = sci_notifier;
2686
2687         ret = cpufreq_register_notifier(&sp->freq_transition,
2688                                         CPUFREQ_TRANSITION_NOTIFIER);
2689         if (unlikely(ret < 0)) {
2690                 uart_remove_one_port(&sci_uart_driver, &sp->port);
2691                 sci_cleanup_single(sp);
2692                 return ret;
2693         }
2694
2695 #ifdef CONFIG_SH_STANDARD_BIOS
2696         sh_bios_gdb_detach();
2697 #endif
2698
2699         return 0;
2700 }
2701
2702 static __maybe_unused int sci_suspend(struct device *dev)
2703 {
2704         struct sci_port *sport = dev_get_drvdata(dev);
2705
2706         if (sport)
2707                 uart_suspend_port(&sci_uart_driver, &sport->port);
2708
2709         return 0;
2710 }
2711
2712 static __maybe_unused int sci_resume(struct device *dev)
2713 {
2714         struct sci_port *sport = dev_get_drvdata(dev);
2715
2716         if (sport)
2717                 uart_resume_port(&sci_uart_driver, &sport->port);
2718
2719         return 0;
2720 }
2721
2722 static SIMPLE_DEV_PM_OPS(sci_dev_pm_ops, sci_suspend, sci_resume);
2723
2724 static struct platform_driver sci_driver = {
2725         .probe          = sci_probe,
2726         .remove         = sci_remove,
2727         .driver         = {
2728                 .name   = "sh-sci",
2729                 .pm     = &sci_dev_pm_ops,
2730                 .of_match_table = of_match_ptr(of_sci_match),
2731         },
2732 };
2733
2734 static int __init sci_init(void)
2735 {
2736         int ret;
2737
2738         pr_info("%s\n", banner);
2739
2740         ret = uart_register_driver(&sci_uart_driver);
2741         if (likely(ret == 0)) {
2742                 ret = platform_driver_register(&sci_driver);
2743                 if (unlikely(ret))
2744                         uart_unregister_driver(&sci_uart_driver);
2745         }
2746
2747         return ret;
2748 }
2749
2750 static void __exit sci_exit(void)
2751 {
2752         platform_driver_unregister(&sci_driver);
2753         uart_unregister_driver(&sci_uart_driver);
2754 }
2755
2756 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2757 early_platform_init_buffer("earlyprintk", &sci_driver,
2758                            early_serial_buf, ARRAY_SIZE(early_serial_buf));
2759 #endif
2760 module_init(sci_init);
2761 module_exit(sci_exit);
2762
2763 MODULE_LICENSE("GPL");
2764 MODULE_ALIAS("platform:sh-sci");
2765 MODULE_AUTHOR("Paul Mundt");
2766 MODULE_DESCRIPTION("SuperH (H)SCI(F) serial driver");