drivers/tty/serial/sh-sci.c

   1 /*
   2  * SuperH on-chip serial module support.  (SCI with no FIFO / with FIFO)
   3  *
   4  *  Copyright (C) 2002 - 2011  Paul Mundt
   5  *  Modified to support SH7720 SCIF. Markus Brunner, Mark Jonas (Jul 2007).
   6  *
   7  * based off of the old drivers/char/sh-sci.c by:
   8  *
   9  *   Copyright (C) 1999, 2000  Niibe Yutaka
  10  *   Copyright (C) 2000  Sugioka Toshinobu
  11  *   Modified to support multiple serial ports. Stuart Menefy (May 2000).
  12  *   Modified to support SecureEdge. David McCullough (2002)
  13  *   Modified to support SH7300 SCIF. Takashi Kusuda (Jun 2003).
  14  *   Removed SH7300 support (Jul 2007).
  15  *
  16  * This file is subject to the terms and conditions of the GNU General Public
  17  * License.  See the file "COPYING" in the main directory of this archive
  18  * for more details.
  19  */
  20 #if defined(CONFIG_SERIAL_SH_SCI_CONSOLE) && defined(CONFIG_MAGIC_SYSRQ)
  21 #define SUPPORT_SYSRQ
  22 #endif
  23
  24 #undef DEBUG
  25
  26 #include <linux/clk.h>
  27 #include <linux/console.h>
  28 #include <linux/ctype.h>
  29 #include <linux/cpufreq.h>
  30 #include <linux/delay.h>
  31 #include <linux/dmaengine.h>
  32 #include <linux/dma-mapping.h>
  33 #include <linux/err.h>
  34 #include <linux/errno.h>
  35 #include <linux/init.h>
  36 #include <linux/interrupt.h>
  37 #include <linux/ioport.h>
  38 #include <linux/major.h>
  39 #include <linux/module.h>
  40 #include <linux/mm.h>
  41 #include <linux/notifier.h>
  42 #include <linux/of.h>
  43 #include <linux/platform_device.h>
  44 #include <linux/pm_runtime.h>
  45 #include <linux/scatterlist.h>
  46 #include <linux/serial.h>
  47 #include <linux/serial_sci.h>
  48 #include <linux/sh_dma.h>
  49 #include <linux/slab.h>
  50 #include <linux/string.h>
  51 #include <linux/sysrq.h>
  52 #include <linux/timer.h>
  53 #include <linux/tty.h>
  54 #include <linux/tty_flip.h>
  55
  56 #ifdef CONFIG_SUPERH
  57 #include <asm/sh_bios.h>
  58 #endif
  59
  60 #include "sh-sci.h"
  61
  62 /* Offsets into the sci_port->irqs array */
  63 enum {
  64         SCIx_ERI_IRQ,
  65         SCIx_RXI_IRQ,
  66         SCIx_TXI_IRQ,
  67         SCIx_BRI_IRQ,
  68         SCIx_NR_IRQS,
  69
  70         SCIx_MUX_IRQ = SCIx_NR_IRQS,    /* special case */
  71 };
  72
  73 #define SCIx_IRQ_IS_MUXED(port)                 \
  74         ((port)->irqs[SCIx_ERI_IRQ] ==  \
  75          (port)->irqs[SCIx_RXI_IRQ]) || \
  76         ((port)->irqs[SCIx_ERI_IRQ] &&  \
  77          ((port)->irqs[SCIx_RXI_IRQ] < 0))
  78
  79 struct sci_port {
  80         struct uart_port        port;
  81
  82         /* Platform configuration */
  83         struct plat_sci_port    *cfg;
  84         unsigned int            overrun_reg;
  85         unsigned int            overrun_mask;
  86         unsigned int            error_mask;
  87         unsigned int            error_clear;
  88         unsigned int            sampling_rate;
  89         resource_size_t         reg_size;
  90
  91         /* Break timer */
  92         struct timer_list       break_timer;
  93         int                     break_flag;
  94
  95         /* Interface clock */
  96         struct clk              *iclk;
  97         /* Function clock */
  98         struct clk              *fclk;
  99
 100         int                     irqs[SCIx_NR_IRQS];
 101         char                    *irqstr[SCIx_NR_IRQS];
 102
 103         struct dma_chan                 *chan_tx;
 104         struct dma_chan                 *chan_rx;
 105
 106 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 107         dma_cookie_t                    cookie_tx;
 108         dma_cookie_t                    cookie_rx[2];
 109         dma_cookie_t                    active_rx;
 110         dma_addr_t                      tx_dma_addr;
 111         unsigned int                    tx_dma_len;
 112         struct scatterlist              sg_rx[2];
 113         void                            *rx_buf[2];
 114         size_t                          buf_len_rx;
 115         struct sh_dmae_slave            param_tx;
 116         struct sh_dmae_slave            param_rx;
 117         struct work_struct              work_tx;
 118         struct work_struct              work_rx;
 119         struct timer_list               rx_timer;
 120         unsigned int                    rx_timeout;
 121 #endif
 122
 123         struct notifier_block           freq_transition;
 124 };
 125
 126 /* Function prototypes */
 127 static void sci_start_tx(struct uart_port *port);
 128 static void sci_stop_tx(struct uart_port *port);
 129 static void sci_start_rx(struct uart_port *port);
 130
 131 #define SCI_NPORTS CONFIG_SERIAL_SH_SCI_NR_UARTS
 132
 133 static struct sci_port sci_ports[SCI_NPORTS];
 134 static struct uart_driver sci_uart_driver;
 135
 136 static inline struct sci_port *
 137 to_sci_port(struct uart_port *uart)
 138 {
 139         return container_of(uart, struct sci_port, port);
 140 }
 141
 142 struct plat_sci_reg {
 143         u8 offset, size;
 144 };
 145
 146 /* Helper for invalidating specific entries of an inherited map. */
 147 #define sci_reg_invalid { .offset = 0, .size = 0 }
 148
 149 static const struct plat_sci_reg sci_regmap[SCIx_NR_REGTYPES][SCIx_NR_REGS] = {
 150         [SCIx_PROBE_REGTYPE] = {
 151                 [0 ... SCIx_NR_REGS - 1] = sci_reg_invalid,
 152         },
 153
 154         /*
 155          * Common SCI definitions, dependent on the port's regshift
 156          * value.
 157          */
 158         [SCIx_SCI_REGTYPE] = {
 159                 [SCSMR]         = { 0x00,  8 },
 160                 [SCBRR]         = { 0x01,  8 },
 161                 [SCSCR]         = { 0x02,  8 },
 162                 [SCxTDR]        = { 0x03,  8 },
 163                 [SCxSR]         = { 0x04,  8 },
 164                 [SCxRDR]        = { 0x05,  8 },
 165                 [SCFCR]         = sci_reg_invalid,
 166                 [SCFDR]         = sci_reg_invalid,
 167                 [SCTFDR]        = sci_reg_invalid,
 168                 [SCRFDR]        = sci_reg_invalid,
 169                 [SCSPTR]        = sci_reg_invalid,
 170                 [SCLSR]         = sci_reg_invalid,
 171                 [HSSRR]         = sci_reg_invalid,
 172                 [SCPCR]         = sci_reg_invalid,
 173                 [SCPDR]         = sci_reg_invalid,
 174         },
 175
 176         /*
 177          * Common definitions for legacy IrDA ports, dependent on
 178          * regshift value.
 179          */
 180         [SCIx_IRDA_REGTYPE] = {
 181                 [SCSMR]         = { 0x00,  8 },
 182                 [SCBRR]         = { 0x01,  8 },
 183                 [SCSCR]         = { 0x02,  8 },
 184                 [SCxTDR]        = { 0x03,  8 },
 185                 [SCxSR]         = { 0x04,  8 },
 186                 [SCxRDR]        = { 0x05,  8 },
 187                 [SCFCR]         = { 0x06,  8 },
 188                 [SCFDR]         = { 0x07, 16 },
 189                 [SCTFDR]        = sci_reg_invalid,
 190                 [SCRFDR]        = sci_reg_invalid,
 191                 [SCSPTR]        = sci_reg_invalid,
 192                 [SCLSR]         = sci_reg_invalid,
 193                 [HSSRR]         = sci_reg_invalid,
 194                 [SCPCR]         = sci_reg_invalid,
 195                 [SCPDR]         = sci_reg_invalid,
 196         },
 197
 198         /*
 199          * Common SCIFA definitions.
 200          */
 201         [SCIx_SCIFA_REGTYPE] = {
 202                 [SCSMR]         = { 0x00, 16 },
 203                 [SCBRR]         = { 0x04,  8 },
 204                 [SCSCR]         = { 0x08, 16 },
 205                 [SCxTDR]        = { 0x20,  8 },
 206                 [SCxSR]         = { 0x14, 16 },
 207                 [SCxRDR]        = { 0x24,  8 },
 208                 [SCFCR]         = { 0x18, 16 },
 209                 [SCFDR]         = { 0x1c, 16 },
 210                 [SCTFDR]        = sci_reg_invalid,
 211                 [SCRFDR]        = sci_reg_invalid,
 212                 [SCSPTR]        = sci_reg_invalid,
 213                 [SCLSR]         = sci_reg_invalid,
 214                 [HSSRR]         = sci_reg_invalid,
 215                 [SCPCR]         = { 0x30, 16 },
 216                 [SCPDR]         = { 0x34, 16 },
 217         },
 218
 219         /*
 220          * Common SCIFB definitions.
 221          */
 222         [SCIx_SCIFB_REGTYPE] = {
 223                 [SCSMR]         = { 0x00, 16 },
 224                 [SCBRR]         = { 0x04,  8 },
 225                 [SCSCR]         = { 0x08, 16 },
 226                 [SCxTDR]        = { 0x40,  8 },
 227                 [SCxSR]         = { 0x14, 16 },
 228                 [SCxRDR]        = { 0x60,  8 },
 229                 [SCFCR]         = { 0x18, 16 },
 230                 [SCFDR]         = sci_reg_invalid,
 231                 [SCTFDR]        = { 0x38, 16 },
 232                 [SCRFDR]        = { 0x3c, 16 },
 233                 [SCSPTR]        = sci_reg_invalid,
 234                 [SCLSR]         = sci_reg_invalid,
 235                 [HSSRR]         = sci_reg_invalid,
 236                 [SCPCR]         = { 0x30, 16 },
 237                 [SCPDR]         = { 0x34, 16 },
 238         },
 239
 240         /*
 241          * Common SH-2(A) SCIF definitions for ports with FIFO data
 242          * count registers.
 243          */
 244         [SCIx_SH2_SCIF_FIFODATA_REGTYPE] = {
 245                 [SCSMR]         = { 0x00, 16 },
 246                 [SCBRR]         = { 0x04,  8 },
 247                 [SCSCR]         = { 0x08, 16 },
 248                 [SCxTDR]        = { 0x0c,  8 },
 249                 [SCxSR]         = { 0x10, 16 },
 250                 [SCxRDR]        = { 0x14,  8 },
 251                 [SCFCR]         = { 0x18, 16 },
 252                 [SCFDR]         = { 0x1c, 16 },
 253                 [SCTFDR]        = sci_reg_invalid,
 254                 [SCRFDR]        = sci_reg_invalid,
 255                 [SCSPTR]        = { 0x20, 16 },
 256                 [SCLSR]         = { 0x24, 16 },
 257                 [HSSRR]         = sci_reg_invalid,
 258                 [SCPCR]         = sci_reg_invalid,
 259                 [SCPDR]         = sci_reg_invalid,
 260         },
 261
 262         /*
 263          * Common SH-3 SCIF definitions.
 264          */
 265         [SCIx_SH3_SCIF_REGTYPE] = {
 266                 [SCSMR]         = { 0x00,  8 },
 267                 [SCBRR]         = { 0x02,  8 },
 268                 [SCSCR]         = { 0x04,  8 },
 269                 [SCxTDR]        = { 0x06,  8 },
 270                 [SCxSR]         = { 0x08, 16 },
 271                 [SCxRDR]        = { 0x0a,  8 },
 272                 [SCFCR]         = { 0x0c,  8 },
 273                 [SCFDR]         = { 0x0e, 16 },
 274                 [SCTFDR]        = sci_reg_invalid,
 275                 [SCRFDR]        = sci_reg_invalid,
 276                 [SCSPTR]        = sci_reg_invalid,
 277                 [SCLSR]         = sci_reg_invalid,
 278                 [HSSRR]         = sci_reg_invalid,
 279                 [SCPCR]         = sci_reg_invalid,
 280                 [SCPDR]         = sci_reg_invalid,
 281         },
 282
 283         /*
 284          * Common SH-4(A) SCIF(B) definitions.
 285          */
 286         [SCIx_SH4_SCIF_REGTYPE] = {
 287                 [SCSMR]         = { 0x00, 16 },
 288                 [SCBRR]         = { 0x04,  8 },
 289                 [SCSCR]         = { 0x08, 16 },
 290                 [SCxTDR]        = { 0x0c,  8 },
 291                 [SCxSR]         = { 0x10, 16 },
 292                 [SCxRDR]        = { 0x14,  8 },
 293                 [SCFCR]         = { 0x18, 16 },
 294                 [SCFDR]         = { 0x1c, 16 },
 295                 [SCTFDR]        = sci_reg_invalid,
 296                 [SCRFDR]        = sci_reg_invalid,
 297                 [SCSPTR]        = { 0x20, 16 },
 298                 [SCLSR]         = { 0x24, 16 },
 299                 [HSSRR]         = sci_reg_invalid,
 300                 [SCPCR]         = sci_reg_invalid,
 301                 [SCPDR]         = sci_reg_invalid,
 302         },
 303
 304         /*
 305          * Common HSCIF definitions.
 306          */
 307         [SCIx_HSCIF_REGTYPE] = {
 308                 [SCSMR]         = { 0x00, 16 },
 309                 [SCBRR]         = { 0x04,  8 },
 310                 [SCSCR]         = { 0x08, 16 },
 311                 [SCxTDR]        = { 0x0c,  8 },
 312                 [SCxSR]         = { 0x10, 16 },
 313                 [SCxRDR]        = { 0x14,  8 },
 314                 [SCFCR]         = { 0x18, 16 },
 315                 [SCFDR]         = { 0x1c, 16 },
 316                 [SCTFDR]        = sci_reg_invalid,
 317                 [SCRFDR]        = sci_reg_invalid,
 318                 [SCSPTR]        = { 0x20, 16 },
 319                 [SCLSR]         = { 0x24, 16 },
 320                 [HSSRR]         = { 0x40, 16 },
 321                 [SCPCR]         = sci_reg_invalid,
 322                 [SCPDR]         = sci_reg_invalid,
 323         },
 324
 325         /*
 326          * Common SH-4(A) SCIF(B) definitions for ports without an SCSPTR
 327          * register.
 328          */
 329         [SCIx_SH4_SCIF_NO_SCSPTR_REGTYPE] = {
 330                 [SCSMR]         = { 0x00, 16 },
 331                 [SCBRR]         = { 0x04,  8 },
 332                 [SCSCR]         = { 0x08, 16 },
 333                 [SCxTDR]        = { 0x0c,  8 },
 334                 [SCxSR]         = { 0x10, 16 },
 335                 [SCxRDR]        = { 0x14,  8 },
 336                 [SCFCR]         = { 0x18, 16 },
 337                 [SCFDR]         = { 0x1c, 16 },
 338                 [SCTFDR]        = sci_reg_invalid,
 339                 [SCRFDR]        = sci_reg_invalid,
 340                 [SCSPTR]        = sci_reg_invalid,
 341                 [SCLSR]         = { 0x24, 16 },
 342                 [HSSRR]         = sci_reg_invalid,
 343                 [SCPCR]         = sci_reg_invalid,
 344                 [SCPDR]         = sci_reg_invalid,
 345         },
 346
 347         /*
 348          * Common SH-4(A) SCIF(B) definitions for ports with FIFO data
 349          * count registers.
 350          */
 351         [SCIx_SH4_SCIF_FIFODATA_REGTYPE] = {
 352                 [SCSMR]         = { 0x00, 16 },
 353                 [SCBRR]         = { 0x04,  8 },
 354                 [SCSCR]         = { 0x08, 16 },
 355                 [SCxTDR]        = { 0x0c,  8 },
 356                 [SCxSR]         = { 0x10, 16 },
 357                 [SCxRDR]        = { 0x14,  8 },
 358                 [SCFCR]         = { 0x18, 16 },
 359                 [SCFDR]         = { 0x1c, 16 },
 360                 [SCTFDR]        = { 0x1c, 16 }, /* aliased to SCFDR */
 361                 [SCRFDR]        = { 0x20, 16 },
 362                 [SCSPTR]        = { 0x24, 16 },
 363                 [SCLSR]         = { 0x28, 16 },
 364                 [HSSRR]         = sci_reg_invalid,
 365                 [SCPCR]         = sci_reg_invalid,
 366                 [SCPDR]         = sci_reg_invalid,
 367         },
 368
 369         /*
 370          * SH7705-style SCIF(B) ports, lacking both SCSPTR and SCLSR
 371          * registers.
 372          */
 373         [SCIx_SH7705_SCIF_REGTYPE] = {
 374                 [SCSMR]         = { 0x00, 16 },
 375                 [SCBRR]         = { 0x04,  8 },
 376                 [SCSCR]         = { 0x08, 16 },
 377                 [SCxTDR]        = { 0x20,  8 },
 378                 [SCxSR]         = { 0x14, 16 },
 379                 [SCxRDR]        = { 0x24,  8 },
 380                 [SCFCR]         = { 0x18, 16 },
 381                 [SCFDR]         = { 0x1c, 16 },
 382                 [SCTFDR]        = sci_reg_invalid,
 383                 [SCRFDR]        = sci_reg_invalid,
 384                 [SCSPTR]        = sci_reg_invalid,
 385                 [SCLSR]         = sci_reg_invalid,
 386                 [HSSRR]         = sci_reg_invalid,
 387                 [SCPCR]         = sci_reg_invalid,
 388                 [SCPDR]         = sci_reg_invalid,
 389         },
 390 };
 391
 392 #define sci_getreg(up, offset)          (sci_regmap[to_sci_port(up)->cfg->regtype] + offset)
 393
 394 /*
 395  * The "offset" here is rather misleading, in that it refers to an enum
 396  * value relative to the port mapping rather than the fixed offset
 397  * itself, which needs to be manually retrieved from the platform's
 398  * register map for the given port.
 399  */
 400 static unsigned int sci_serial_in(struct uart_port *p, int offset)
 401 {
 402         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 403
 404         if (reg->size == 8)
 405                 return ioread8(p->membase + (reg->offset << p->regshift));
 406         else if (reg->size == 16)
 407                 return ioread16(p->membase + (reg->offset << p->regshift));
 408         else
 409                 WARN(1, "Invalid register access\n");
 410
 411         return 0;
 412 }
 413
 414 static void sci_serial_out(struct uart_port *p, int offset, int value)
 415 {
 416         const struct plat_sci_reg *reg = sci_getreg(p, offset);
 417
 418         if (reg->size == 8)
 419                 iowrite8(value, p->membase + (reg->offset << p->regshift));
 420         else if (reg->size == 16)
 421                 iowrite16(value, p->membase + (reg->offset << p->regshift));
 422         else
 423                 WARN(1, "Invalid register access\n");
 424 }
 425
 426 static int sci_probe_regmap(struct plat_sci_port *cfg)
 427 {
 428         switch (cfg->type) {
 429         case PORT_SCI:
 430                 cfg->regtype = SCIx_SCI_REGTYPE;
 431                 break;
 432         case PORT_IRDA:
 433                 cfg->regtype = SCIx_IRDA_REGTYPE;
 434                 break;
 435         case PORT_SCIFA:
 436                 cfg->regtype = SCIx_SCIFA_REGTYPE;
 437                 break;
 438         case PORT_SCIFB:
 439                 cfg->regtype = SCIx_SCIFB_REGTYPE;
 440                 break;
 441         case PORT_SCIF:
 442                 /*
 443                  * The SH-4 is a bit of a misnomer here, although that's
 444                  * where this particular port layout originated. This
 445                  * configuration (or some slight variation thereof)
 446                  * remains the dominant model for all SCIFs.
 447                  */
 448                 cfg->regtype = SCIx_SH4_SCIF_REGTYPE;
 449                 break;
 450         case PORT_HSCIF:
 451                 cfg->regtype = SCIx_HSCIF_REGTYPE;
 452                 break;
 453         default:
 454                 pr_err("Can't probe register map for given port\n");
 455                 return -EINVAL;
 456         }
 457
 458         return 0;
 459 }
 460
 461 static void sci_port_enable(struct sci_port *sci_port)
 462 {
 463         if (!sci_port->port.dev)
 464                 return;
 465
 466         pm_runtime_get_sync(sci_port->port.dev);
 467
 468         clk_prepare_enable(sci_port->iclk);
 469         sci_port->port.uartclk = clk_get_rate(sci_port->iclk);
 470         clk_prepare_enable(sci_port->fclk);
 471 }
 472
 473 static void sci_port_disable(struct sci_port *sci_port)
 474 {
 475         if (!sci_port->port.dev)
 476                 return;
 477
 478         /* Cancel the break timer to ensure that the timer handler will not try
 479          * to access the hardware with clocks and power disabled. Reset the
 480          * break flag to make the break debouncing state machine ready for the
 481          * next break.
 482          */
 483         del_timer_sync(&sci_port->break_timer);
 484         sci_port->break_flag = 0;
 485
 486         clk_disable_unprepare(sci_port->fclk);
 487         clk_disable_unprepare(sci_port->iclk);
 488
 489         pm_runtime_put_sync(sci_port->port.dev);
 490 }
 491
 492 static void sci_clear_SCxSR(struct uart_port *port, unsigned int mask)
 493 {
 494         if (port->type == PORT_SCI) {
 495                 /* Just store the mask */
 496                 serial_port_out(port, SCxSR, mask);
 497         } else if (to_sci_port(port)->overrun_mask == SCIFA_ORER) {
 498                 /* SCIFA/SCIFB and SCIF on SH7705/SH7720/SH7721 */
 499                 /* Only clear the status bits we want to clear */
 500                 serial_port_out(port, SCxSR,
 501                                 serial_port_in(port, SCxSR) & mask);
 502         } else {
 503                 /* Store the mask, clear parity/framing errors */
 504                 serial_port_out(port, SCxSR, mask & ~(SCIF_FERC | SCIF_PERC));
 505         }
 506 }
 507
 508 #if defined(CONFIG_CONSOLE_POLL) || defined(CONFIG_SERIAL_SH_SCI_CONSOLE)
 509
 510 #ifdef CONFIG_CONSOLE_POLL
 511 static int sci_poll_get_char(struct uart_port *port)
 512 {
 513         unsigned short status;
 514         int c;
 515
 516         do {
 517                 status = serial_port_in(port, SCxSR);
 518                 if (status & SCxSR_ERRORS(port)) {
 519                         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
 520                         continue;
 521                 }
 522                 break;
 523         } while (1);
 524
 525         if (!(status & SCxSR_RDxF(port)))
 526                 return NO_POLL_CHAR;
 527
 528         c = serial_port_in(port, SCxRDR);
 529
 530         /* Dummy read */
 531         serial_port_in(port, SCxSR);
 532         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 533
 534         return c;
 535 }
 536 #endif
 537
 538 static void sci_poll_put_char(struct uart_port *port, unsigned char c)
 539 {
 540         unsigned short status;
 541
 542         do {
 543                 status = serial_port_in(port, SCxSR);
 544         } while (!(status & SCxSR_TDxE(port)));
 545
 546         serial_port_out(port, SCxTDR, c);
 547         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port) & ~SCxSR_TEND(port));
 548 }
 549 #endif /* CONFIG_CONSOLE_POLL || CONFIG_SERIAL_SH_SCI_CONSOLE */
 550
 551 static void sci_init_pins(struct uart_port *port, unsigned int cflag)
 552 {
 553         struct sci_port *s = to_sci_port(port);
 554         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
 555
 556         /*
 557          * Use port-specific handler if provided.
 558          */
 559         if (s->cfg->ops && s->cfg->ops->init_pins) {
 560                 s->cfg->ops->init_pins(port, cflag);
 561                 return;
 562         }
 563
 564         /*
 565          * For the generic path SCSPTR is necessary. Bail out if that's
 566          * unavailable, too.
 567          */
 568         if (!reg->size)
 569                 return;
 570
 571         if ((s->cfg->capabilities & SCIx_HAVE_RTSCTS) &&
 572             ((!(cflag & CRTSCTS)))) {
 573                 unsigned short status;
 574
 575                 status = serial_port_in(port, SCSPTR);
 576                 status &= ~SCSPTR_CTSIO;
 577                 status |= SCSPTR_RTSIO;
 578                 serial_port_out(port, SCSPTR, status); /* Set RTS = 1 */
 579         }
 580 }
 581
 582 static int sci_txfill(struct uart_port *port)
 583 {
 584         const struct plat_sci_reg *reg;
 585
 586         reg = sci_getreg(port, SCTFDR);
 587         if (reg->size)
 588                 return serial_port_in(port, SCTFDR) & ((port->fifosize << 1) - 1);
 589
 590         reg = sci_getreg(port, SCFDR);
 591         if (reg->size)
 592                 return serial_port_in(port, SCFDR) >> 8;
 593
 594         return !(serial_port_in(port, SCxSR) & SCI_TDRE);
 595 }
 596
 597 static int sci_txroom(struct uart_port *port)
 598 {
 599         return port->fifosize - sci_txfill(port);
 600 }
 601
 602 static int sci_rxfill(struct uart_port *port)
 603 {
 604         const struct plat_sci_reg *reg;
 605
 606         reg = sci_getreg(port, SCRFDR);
 607         if (reg->size)
 608                 return serial_port_in(port, SCRFDR) & ((port->fifosize << 1) - 1);
 609
 610         reg = sci_getreg(port, SCFDR);
 611         if (reg->size)
 612                 return serial_port_in(port, SCFDR) & ((port->fifosize << 1) - 1);
 613
 614         return (serial_port_in(port, SCxSR) & SCxSR_RDxF(port)) != 0;
 615 }
 616
 617 /*
 618  * SCI helper for checking the state of the muxed port/RXD pins.
 619  */
 620 static inline int sci_rxd_in(struct uart_port *port)
 621 {
 622         struct sci_port *s = to_sci_port(port);
 623
 624         if (s->cfg->port_reg <= 0)
 625                 return 1;
 626
 627         /* Cast for ARM damage */
 628         return !!__raw_readb((void __iomem *)(uintptr_t)s->cfg->port_reg);
 629 }
 630
 631 /* ********************************************************************** *
 632  *                   the interrupt related routines                       *
 633  * ********************************************************************** */
 634
 635 static void sci_transmit_chars(struct uart_port *port)
 636 {
 637         struct circ_buf *xmit = &port->state->xmit;
 638         unsigned int stopped = uart_tx_stopped(port);
 639         unsigned short status;
 640         unsigned short ctrl;
 641         int count;
 642
 643         status = serial_port_in(port, SCxSR);
 644         if (!(status & SCxSR_TDxE(port))) {
 645                 ctrl = serial_port_in(port, SCSCR);
 646                 if (uart_circ_empty(xmit))
 647                         ctrl &= ~SCSCR_TIE;
 648                 else
 649                         ctrl |= SCSCR_TIE;
 650                 serial_port_out(port, SCSCR, ctrl);
 651                 return;
 652         }
 653
 654         count = sci_txroom(port);
 655
 656         do {
 657                 unsigned char c;
 658
 659                 if (port->x_char) {
 660                         c = port->x_char;
 661                         port->x_char = 0;
 662                 } else if (!uart_circ_empty(xmit) && !stopped) {
 663                         c = xmit->buf[xmit->tail];
 664                         xmit->tail = (xmit->tail + 1) & (UART_XMIT_SIZE - 1);
 665                 } else {
 666                         break;
 667                 }
 668
 669                 serial_port_out(port, SCxTDR, c);
 670
 671                 port->icount.tx++;
 672         } while (--count > 0);
 673
 674         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 675
 676         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
 677                 uart_write_wakeup(port);
 678         if (uart_circ_empty(xmit)) {
 679                 sci_stop_tx(port);
 680         } else {
 681                 ctrl = serial_port_in(port, SCSCR);
 682
 683                 if (port->type != PORT_SCI) {
 684                         serial_port_in(port, SCxSR); /* Dummy read */
 685                         sci_clear_SCxSR(port, SCxSR_TDxE_CLEAR(port));
 686                 }
 687
 688                 ctrl |= SCSCR_TIE;
 689                 serial_port_out(port, SCSCR, ctrl);
 690         }
 691 }
 692
 693 /* On SH3, SCIF may read end-of-break as a space->mark char */
 694 #define STEPFN(c)  ({int __c = (c); (((__c-1)|(__c)) == -1); })
 695
 696 static void sci_receive_chars(struct uart_port *port)
 697 {
 698         struct sci_port *sci_port = to_sci_port(port);
 699         struct tty_port *tport = &port->state->port;
 700         int i, count, copied = 0;
 701         unsigned short status;
 702         unsigned char flag;
 703
 704         status = serial_port_in(port, SCxSR);
 705         if (!(status & SCxSR_RDxF(port)))
 706                 return;
 707
 708         while (1) {
 709                 /* Don't copy more bytes than there is room for in the buffer */
 710                 count = tty_buffer_request_room(tport, sci_rxfill(port));
 711
 712                 /* If for any reason we can't copy more data, we're done! */
 713                 if (count == 0)
 714                         break;
 715
 716                 if (port->type == PORT_SCI) {
 717                         char c = serial_port_in(port, SCxRDR);
 718                         if (uart_handle_sysrq_char(port, c) ||
 719                             sci_port->break_flag)
 720                                 count = 0;
 721                         else
 722                                 tty_insert_flip_char(tport, c, TTY_NORMAL);
 723                 } else {
 724                         for (i = 0; i < count; i++) {
 725                                 char c = serial_port_in(port, SCxRDR);
 726
 727                                 status = serial_port_in(port, SCxSR);
 728 #if defined(CONFIG_CPU_SH3)
 729                                 /* Skip "chars" during break */
 730                                 if (sci_port->break_flag) {
 731                                         if ((c == 0) &&
 732                                             (status & SCxSR_FER(port))) {
 733                                                 count--; i--;
 734                                                 continue;
 735                                         }
 736
 737                                         /* Nonzero => end-of-break */
 738                                         dev_dbg(port->dev, "debounce<%02x>\n", c);
 739                                         sci_port->break_flag = 0;
 740
 741                                         if (STEPFN(c)) {
 742                                                 count--; i--;
 743                                                 continue;
 744                                         }
 745                                 }
 746 #endif /* CONFIG_CPU_SH3 */
 747                                 if (uart_handle_sysrq_char(port, c)) {
 748                                         count--; i--;
 749                                         continue;
 750                                 }
 751
 752                                 /* Store data and status */
 753                                 if (status & SCxSR_FER(port)) {
 754                                         flag = TTY_FRAME;
 755                                         port->icount.frame++;
 756                                         dev_notice(port->dev, "frame error\n");
 757                                 } else if (status & SCxSR_PER(port)) {
 758                                         flag = TTY_PARITY;
 759                                         port->icount.parity++;
 760                                         dev_notice(port->dev, "parity error\n");
 761                                 } else
 762                                         flag = TTY_NORMAL;
 763
 764                                 tty_insert_flip_char(tport, c, flag);
 765                         }
 766                 }
 767
 768                 serial_port_in(port, SCxSR); /* dummy read */
 769                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 770
 771                 copied += count;
 772                 port->icount.rx += count;
 773         }
 774
 775         if (copied) {
 776                 /* Tell the rest of the system the news. New characters! */
 777                 tty_flip_buffer_push(tport);
 778         } else {
 779                 serial_port_in(port, SCxSR); /* dummy read */
 780                 sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
 781         }
 782 }
 783
 784 #define SCI_BREAK_JIFFIES (HZ/20)
 785
 786 /*
 787  * The sci generates interrupts during the break,
 788  * 1 per millisecond or so during the break period, for 9600 baud.
 789  * So dont bother disabling interrupts.
 790  * But dont want more than 1 break event.
 791  * Use a kernel timer to periodically poll the rx line until
 792  * the break is finished.
 793  */
 794 static inline void sci_schedule_break_timer(struct sci_port *port)
 795 {
 796         mod_timer(&port->break_timer, jiffies + SCI_BREAK_JIFFIES);
 797 }
 798
 799 /* Ensure that two consecutive samples find the break over. */
 800 static void sci_break_timer(unsigned long data)
 801 {
 802         struct sci_port *port = (struct sci_port *)data;
 803
 804         if (sci_rxd_in(&port->port) == 0) {
 805                 port->break_flag = 1;
 806                 sci_schedule_break_timer(port);
 807         } else if (port->break_flag == 1) {
 808                 /* break is over. */
 809                 port->break_flag = 2;
 810                 sci_schedule_break_timer(port);
 811         } else
 812                 port->break_flag = 0;
 813 }
 814
 815 static int sci_handle_errors(struct uart_port *port)
 816 {
 817         int copied = 0;
 818         unsigned short status = serial_port_in(port, SCxSR);
 819         struct tty_port *tport = &port->state->port;
 820         struct sci_port *s = to_sci_port(port);
 821
 822         /* Handle overruns */
 823         if (status & s->overrun_mask) {
 824                 port->icount.overrun++;
 825
 826                 /* overrun error */
 827                 if (tty_insert_flip_char(tport, 0, TTY_OVERRUN))
 828                         copied++;
 829
 830                 dev_notice(port->dev, "overrun error\n");
 831         }
 832
 833         if (status & SCxSR_FER(port)) {
 834                 if (sci_rxd_in(port) == 0) {
 835                         /* Notify of BREAK */
 836                         struct sci_port *sci_port = to_sci_port(port);
 837
 838                         if (!sci_port->break_flag) {
 839                                 port->icount.brk++;
 840
 841                                 sci_port->break_flag = 1;
 842                                 sci_schedule_break_timer(sci_port);
 843
 844                                 /* Do sysrq handling. */
 845                                 if (uart_handle_break(port))
 846                                         return 0;
 847
 848                                 dev_dbg(port->dev, "BREAK detected\n");
 849
 850                                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 851                                         copied++;
 852                         }
 853
 854                 } else {
 855                         /* frame error */
 856                         port->icount.frame++;
 857
 858                         if (tty_insert_flip_char(tport, 0, TTY_FRAME))
 859                                 copied++;
 860
 861                         dev_notice(port->dev, "frame error\n");
 862                 }
 863         }
 864
 865         if (status & SCxSR_PER(port)) {
 866                 /* parity error */
 867                 port->icount.parity++;
 868
 869                 if (tty_insert_flip_char(tport, 0, TTY_PARITY))
 870                         copied++;
 871
 872                 dev_notice(port->dev, "parity error\n");
 873         }
 874
 875         if (copied)
 876                 tty_flip_buffer_push(tport);
 877
 878         return copied;
 879 }
 880
 881 static int sci_handle_fifo_overrun(struct uart_port *port)
 882 {
 883         struct tty_port *tport = &port->state->port;
 884         struct sci_port *s = to_sci_port(port);
 885         const struct plat_sci_reg *reg;
 886         int copied = 0;
 887         u16 status;
 888
 889         reg = sci_getreg(port, s->overrun_reg);
 890         if (!reg->size)
 891                 return 0;
 892
 893         status = serial_port_in(port, s->overrun_reg);
 894         if (status & s->overrun_mask) {
 895                 status &= ~s->overrun_mask;
 896                 serial_port_out(port, s->overrun_reg, status);
 897
 898                 port->icount.overrun++;
 899
 900                 tty_insert_flip_char(tport, 0, TTY_OVERRUN);
 901                 tty_flip_buffer_push(tport);
 902
 903                 dev_dbg(port->dev, "overrun error\n");
 904                 copied++;
 905         }
 906
 907         return copied;
 908 }
 909
 910 static int sci_handle_breaks(struct uart_port *port)
 911 {
 912         int copied = 0;
 913         unsigned short status = serial_port_in(port, SCxSR);
 914         struct tty_port *tport = &port->state->port;
 915         struct sci_port *s = to_sci_port(port);
 916
 917         if (uart_handle_break(port))
 918                 return 0;
 919
 920         if (!s->break_flag && status & SCxSR_BRK(port)) {
 921 #if defined(CONFIG_CPU_SH3)
 922                 /* Debounce break */
 923                 s->break_flag = 1;
 924 #endif
 925
 926                 port->icount.brk++;
 927
 928                 /* Notify of BREAK */
 929                 if (tty_insert_flip_char(tport, 0, TTY_BREAK))
 930                         copied++;
 931
 932                 dev_dbg(port->dev, "BREAK detected\n");
 933         }
 934
 935         if (copied)
 936                 tty_flip_buffer_push(tport);
 937
 938         copied += sci_handle_fifo_overrun(port);
 939
 940         return copied;
 941 }
 942
 943 static irqreturn_t sci_rx_interrupt(int irq, void *ptr)
 944 {
 945 #ifdef CONFIG_SERIAL_SH_SCI_DMA
 946         struct uart_port *port = ptr;
 947         struct sci_port *s = to_sci_port(port);
 948
 949         if (s->chan_rx) {
 950                 u16 scr = serial_port_in(port, SCSCR);
 951                 u16 ssr = serial_port_in(port, SCxSR);
 952
 953                 /* Disable future Rx interrupts */
 954                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
 955                         disable_irq_nosync(irq);
 956                         scr |= SCSCR_RDRQE;
 957                 } else {
 958                         scr &= ~SCSCR_RIE;
 959                 }
 960                 serial_port_out(port, SCSCR, scr);
 961                 /* Clear current interrupt */
 962                 serial_port_out(port, SCxSR,
 963                                 ssr & ~(SCIF_DR | SCxSR_RDxF(port)));
 964                 dev_dbg(port->dev, "Rx IRQ %lu: setup t-out in %u jiffies\n",
 965                         jiffies, s->rx_timeout);
 966                 mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
 967
 968                 return IRQ_HANDLED;
 969         }
 970 #endif
 971
 972         /* I think sci_receive_chars has to be called irrespective
 973          * of whether the I_IXOFF is set, otherwise, how is the interrupt
 974          * to be disabled?
 975          */
 976         sci_receive_chars(ptr);
 977
 978         return IRQ_HANDLED;
 979 }
 980
 981 static irqreturn_t sci_tx_interrupt(int irq, void *ptr)
 982 {
 983         struct uart_port *port = ptr;
 984         unsigned long flags;
 985
 986         spin_lock_irqsave(&port->lock, flags);
 987         sci_transmit_chars(port);
 988         spin_unlock_irqrestore(&port->lock, flags);
 989
 990         return IRQ_HANDLED;
 991 }
 992
 993 static irqreturn_t sci_er_interrupt(int irq, void *ptr)
 994 {
 995         struct uart_port *port = ptr;
 996         struct sci_port *s = to_sci_port(port);
 997
 998         /* Handle errors */
 999         if (port->type == PORT_SCI) {
1000                 if (sci_handle_errors(port)) {
1001                         /* discard character in rx buffer */
1002                         serial_port_in(port, SCxSR);
1003                         sci_clear_SCxSR(port, SCxSR_RDxF_CLEAR(port));
1004                 }
1005         } else {
1006                 sci_handle_fifo_overrun(port);
1007                 if (!s->chan_rx)
1008                         sci_receive_chars(ptr);
1009         }
1010
1011         sci_clear_SCxSR(port, SCxSR_ERROR_CLEAR(port));
1012
1013         /* Kick the transmission */
1014         sci_tx_interrupt(irq, ptr);
1015
1016         return IRQ_HANDLED;
1017 }
1018
1019 static irqreturn_t sci_br_interrupt(int irq, void *ptr)
1020 {
1021         struct uart_port *port = ptr;
1022
1023         /* Handle BREAKs */
1024         sci_handle_breaks(port);
1025         sci_clear_SCxSR(port, SCxSR_BREAK_CLEAR(port));
1026
1027         return IRQ_HANDLED;
1028 }
1029
1030 static inline unsigned long port_rx_irq_mask(struct uart_port *port)
1031 {
1032         /*
1033          * Not all ports (such as SCIFA) will support REIE. Rather than
1034          * special-casing the port type, we check the port initialization
1035          * IRQ enable mask to see whether the IRQ is desired at all. If
1036          * it's unset, it's logically inferred that there's no point in
1037          * testing for it.
1038          */
1039         return SCSCR_RIE | (to_sci_port(port)->cfg->scscr & SCSCR_REIE);
1040 }
1041
1042 static irqreturn_t sci_mpxed_interrupt(int irq, void *ptr)
1043 {
1044         unsigned short ssr_status, scr_status, err_enabled, orer_status = 0;
1045         struct uart_port *port = ptr;
1046         struct sci_port *s = to_sci_port(port);
1047         irqreturn_t ret = IRQ_NONE;
1048
1049         ssr_status = serial_port_in(port, SCxSR);
1050         scr_status = serial_port_in(port, SCSCR);
1051         if (s->overrun_reg == SCxSR)
1052                 orer_status = ssr_status;
1053         else {
1054                 if (sci_getreg(port, s->overrun_reg)->size)
1055                         orer_status = serial_port_in(port, s->overrun_reg);
1056         }
1057
1058         err_enabled = scr_status & port_rx_irq_mask(port);
1059
1060         /* Tx Interrupt */
1061         if ((ssr_status & SCxSR_TDxE(port)) && (scr_status & SCSCR_TIE) &&
1062             !s->chan_tx)
1063                 ret = sci_tx_interrupt(irq, ptr);
1064
1065         /*
1066          * Rx Interrupt: if we're using DMA, the DMA controller clears RDF /
1067          * DR flags
1068          */
1069         if (((ssr_status & SCxSR_RDxF(port)) || s->chan_rx) &&
1070             (scr_status & SCSCR_RIE))
1071                 ret = sci_rx_interrupt(irq, ptr);
1072
1073         /* Error Interrupt */
1074         if ((ssr_status & SCxSR_ERRORS(port)) && err_enabled)
1075                 ret = sci_er_interrupt(irq, ptr);
1076
1077         /* Break Interrupt */
1078         if ((ssr_status & SCxSR_BRK(port)) && err_enabled)
1079                 ret = sci_br_interrupt(irq, ptr);
1080
1081         /* Overrun Interrupt */
1082         if (orer_status & s->overrun_mask) {
1083                 sci_handle_fifo_overrun(port);
1084                 ret = IRQ_HANDLED;
1085         }
1086
1087         return ret;
1088 }
1089
1090 /*
1091  * Here we define a transition notifier so that we can update all of our
1092  * ports' baud rate when the peripheral clock changes.
1093  */
1094 static int sci_notifier(struct notifier_block *self,
1095                         unsigned long phase, void *p)
1096 {
1097         struct sci_port *sci_port;
1098         unsigned long flags;
1099
1100         sci_port = container_of(self, struct sci_port, freq_transition);
1101
1102         if (phase == CPUFREQ_POSTCHANGE) {
1103                 struct uart_port *port = &sci_port->port;
1104
1105                 spin_lock_irqsave(&port->lock, flags);
1106                 port->uartclk = clk_get_rate(sci_port->iclk);
1107                 spin_unlock_irqrestore(&port->lock, flags);
1108         }
1109
1110         return NOTIFY_OK;
1111 }
1112
1113 static const struct sci_irq_desc {
1114         const char      *desc;
1115         irq_handler_t   handler;
1116 } sci_irq_desc[] = {
1117         /*
1118          * Split out handlers, the default case.
1119          */
1120         [SCIx_ERI_IRQ] = {
1121                 .desc = "rx err",
1122                 .handler = sci_er_interrupt,
1123         },
1124
1125         [SCIx_RXI_IRQ] = {
1126                 .desc = "rx full",
1127                 .handler = sci_rx_interrupt,
1128         },
1129
1130         [SCIx_TXI_IRQ] = {
1131                 .desc = "tx empty",
1132                 .handler = sci_tx_interrupt,
1133         },
1134
1135         [SCIx_BRI_IRQ] = {
1136                 .desc = "break",
1137                 .handler = sci_br_interrupt,
1138         },
1139
1140         /*
1141          * Special muxed handler.
1142          */
1143         [SCIx_MUX_IRQ] = {
1144                 .desc = "mux",
1145                 .handler = sci_mpxed_interrupt,
1146         },
1147 };
1148
1149 static int sci_request_irq(struct sci_port *port)
1150 {
1151         struct uart_port *up = &port->port;
1152         int i, j, ret = 0;
1153
1154         for (i = j = 0; i < SCIx_NR_IRQS; i++, j++) {
1155                 const struct sci_irq_desc *desc;
1156                 int irq;
1157
1158                 if (SCIx_IRQ_IS_MUXED(port)) {
1159                         i = SCIx_MUX_IRQ;
1160                         irq = up->irq;
1161                 } else {
1162                         irq = port->irqs[i];
1163
1164                         /*
1165                          * Certain port types won't support all of the
1166                          * available interrupt sources.
1167                          */
1168                         if (unlikely(irq < 0))
1169                                 continue;
1170                 }
1171
1172                 desc = sci_irq_desc + i;
1173                 port->irqstr[j] = kasprintf(GFP_KERNEL, "%s:%s",
1174                                             dev_name(up->dev), desc->desc);
1175                 if (!port->irqstr[j])
1176                         goto out_nomem;
1177
1178                 ret = request_irq(irq, desc->handler, up->irqflags,
1179                                   port->irqstr[j], port);
1180                 if (unlikely(ret)) {
1181                         dev_err(up->dev, "Can't allocate %s IRQ\n", desc->desc);
1182                         goto out_noirq;
1183                 }
1184         }
1185
1186         return 0;
1187
1188 out_noirq:
1189         while (--i >= 0)
1190                 free_irq(port->irqs[i], port);
1191
1192 out_nomem:
1193         while (--j >= 0)
1194                 kfree(port->irqstr[j]);
1195
1196         return ret;
1197 }
1198
1199 static void sci_free_irq(struct sci_port *port)
1200 {
1201         int i;
1202
1203         /*
1204          * Intentionally in reverse order so we iterate over the muxed
1205          * IRQ first.
1206          */
1207         for (i = 0; i < SCIx_NR_IRQS; i++) {
1208                 int irq = port->irqs[i];
1209
1210                 /*
1211                  * Certain port types won't support all of the available
1212                  * interrupt sources.
1213                  */
1214                 if (unlikely(irq < 0))
1215                         continue;
1216
1217                 free_irq(port->irqs[i], port);
1218                 kfree(port->irqstr[i]);
1219
1220                 if (SCIx_IRQ_IS_MUXED(port)) {
1221                         /* If there's only one IRQ, we're done. */
1222                         return;
1223                 }
1224         }
1225 }
1226
1227 static unsigned int sci_tx_empty(struct uart_port *port)
1228 {
1229         unsigned short status = serial_port_in(port, SCxSR);
1230         unsigned short in_tx_fifo = sci_txfill(port);
1231
1232         return (status & SCxSR_TEND(port)) && !in_tx_fifo ? TIOCSER_TEMT : 0;
1233 }
1234
1235 /*
1236  * Modem control is a bit of a mixed bag for SCI(F) ports. Generally
1237  * CTS/RTS is supported in hardware by at least one port and controlled
1238  * via SCSPTR (SCxPCR for SCIFA/B parts), or external pins (presently
1239  * handled via the ->init_pins() op, which is a bit of a one-way street,
1240  * lacking any ability to defer pin control -- this will later be
1241  * converted over to the GPIO framework).
1242  *
1243  * Other modes (such as loopback) are supported generically on certain
1244  * port types, but not others. For these it's sufficient to test for the
1245  * existence of the support register and simply ignore the port type.
1246  */
1247 static void sci_set_mctrl(struct uart_port *port, unsigned int mctrl)
1248 {
1249         if (mctrl & TIOCM_LOOP) {
1250                 const struct plat_sci_reg *reg;
1251
1252                 /*
1253                  * Standard loopback mode for SCFCR ports.
1254                  */
1255                 reg = sci_getreg(port, SCFCR);
1256                 if (reg->size)
1257                         serial_port_out(port, SCFCR,
1258                                         serial_port_in(port, SCFCR) |
1259                                         SCFCR_LOOP);
1260         }
1261 }
1262
1263 static unsigned int sci_get_mctrl(struct uart_port *port)
1264 {
1265         /*
1266          * CTS/RTS is handled in hardware when supported, while nothing
1267          * else is wired up. Keep it simple and simply assert DSR/CAR.
1268          */
1269         return TIOCM_DSR | TIOCM_CAR;
1270 }
1271
1272 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1273 static void sci_dma_tx_complete(void *arg)
1274 {
1275         struct sci_port *s = arg;
1276         struct uart_port *port = &s->port;
1277         struct circ_buf *xmit = &port->state->xmit;
1278         unsigned long flags;
1279
1280         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1281
1282         spin_lock_irqsave(&port->lock, flags);
1283
1284         xmit->tail += s->tx_dma_len;
1285         xmit->tail &= UART_XMIT_SIZE - 1;
1286
1287         port->icount.tx += s->tx_dma_len;
1288
1289         if (uart_circ_chars_pending(xmit) < WAKEUP_CHARS)
1290                 uart_write_wakeup(port);
1291
1292         if (!uart_circ_empty(xmit)) {
1293                 s->cookie_tx = 0;
1294                 schedule_work(&s->work_tx);
1295         } else {
1296                 s->cookie_tx = -EINVAL;
1297                 if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1298                         u16 ctrl = serial_port_in(port, SCSCR);
1299                         serial_port_out(port, SCSCR, ctrl & ~SCSCR_TIE);
1300                 }
1301         }
1302
1303         spin_unlock_irqrestore(&port->lock, flags);
1304 }
1305
1306 /* Locking: called with port lock held */
1307 static int sci_dma_rx_push(struct sci_port *s, void *buf, size_t count)
1308 {
1309         struct uart_port *port = &s->port;
1310         struct tty_port *tport = &port->state->port;
1311         int copied;
1312
1313         copied = tty_insert_flip_string(tport, buf, count);
1314         if (copied < count) {
1315                 dev_warn(port->dev, "Rx overrun: dropping %zu bytes\n",
1316                          count - copied);
1317                 port->icount.buf_overrun++;
1318         }
1319
1320         port->icount.rx += copied;
1321
1322         return copied;
1323 }
1324
1325 static int sci_dma_rx_find_active(struct sci_port *s)
1326 {
1327         unsigned int i;
1328
1329         for (i = 0; i < ARRAY_SIZE(s->cookie_rx); i++)
1330                 if (s->active_rx == s->cookie_rx[i])
1331                         return i;
1332
1333         dev_err(s->port.dev, "%s: Rx cookie %d not found!\n", __func__,
1334                 s->active_rx);
1335         return -1;
1336 }
1337
1338 static void sci_dma_rx_complete(void *arg)
1339 {
1340         struct sci_port *s = arg;
1341         struct uart_port *port = &s->port;
1342         unsigned long flags;
1343         int active, count = 0;
1344
1345         dev_dbg(port->dev, "%s(%d) active cookie %d\n", __func__, port->line,
1346                 s->active_rx);
1347
1348         spin_lock_irqsave(&port->lock, flags);
1349
1350         active = sci_dma_rx_find_active(s);
1351         if (active >= 0)
1352                 count = sci_dma_rx_push(s, s->rx_buf[active], s->buf_len_rx);
1353
1354         mod_timer(&s->rx_timer, jiffies + s->rx_timeout);
1355
1356         spin_unlock_irqrestore(&port->lock, flags);
1357
1358         if (count)
1359                 tty_flip_buffer_push(&port->state->port);
1360
1361         schedule_work(&s->work_rx);
1362 }
1363
1364 static void sci_rx_dma_release(struct sci_port *s, bool enable_pio)
1365 {
1366         struct dma_chan *chan = s->chan_rx;
1367         struct uart_port *port = &s->port;
1368         unsigned long flags;
1369
1370         spin_lock_irqsave(&port->lock, flags);
1371         s->chan_rx = NULL;
1372         s->cookie_rx[0] = s->cookie_rx[1] = -EINVAL;
1373         spin_unlock_irqrestore(&port->lock, flags);
1374         dmaengine_terminate_all(chan);
1375         dma_free_coherent(chan->device->dev, s->buf_len_rx * 2, s->rx_buf[0],
1376                           sg_dma_address(&s->sg_rx[0]));
1377         dma_release_channel(chan);
1378         if (enable_pio)
1379                 sci_start_rx(port);
1380 }
1381
1382 static void sci_tx_dma_release(struct sci_port *s, bool enable_pio)
1383 {
1384         struct dma_chan *chan = s->chan_tx;
1385         struct uart_port *port = &s->port;
1386         unsigned long flags;
1387
1388         spin_lock_irqsave(&port->lock, flags);
1389         s->chan_tx = NULL;
1390         s->cookie_tx = -EINVAL;
1391         spin_unlock_irqrestore(&port->lock, flags);
1392         dmaengine_terminate_all(chan);
1393         dma_unmap_single(chan->device->dev, s->tx_dma_addr, UART_XMIT_SIZE,
1394                          DMA_TO_DEVICE);
1395         dma_release_channel(chan);
1396         if (enable_pio)
1397                 sci_start_tx(port);
1398 }
1399
1400 static void sci_submit_rx(struct sci_port *s)
1401 {
1402         struct dma_chan *chan = s->chan_rx;
1403         int i;
1404
1405         for (i = 0; i < 2; i++) {
1406                 struct scatterlist *sg = &s->sg_rx[i];
1407                 struct dma_async_tx_descriptor *desc;
1408
1409                 desc = dmaengine_prep_slave_sg(chan,
1410                         sg, 1, DMA_DEV_TO_MEM,
1411                         DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1412                 if (!desc)
1413                         goto fail;
1414
1415                 desc->callback = sci_dma_rx_complete;
1416                 desc->callback_param = s;
1417                 s->cookie_rx[i] = dmaengine_submit(desc);
1418                 if (dma_submit_error(s->cookie_rx[i]))
1419                         goto fail;
1420
1421                 dev_dbg(s->port.dev, "%s(): cookie %d to #%d\n", __func__,
1422                         s->cookie_rx[i], i);
1423         }
1424
1425         s->active_rx = s->cookie_rx[0];
1426
1427         dma_async_issue_pending(chan);
1428         return;
1429
1430 fail:
1431         if (i)
1432                 dmaengine_terminate_all(chan);
1433         for (i = 0; i < 2; i++)
1434                 s->cookie_rx[i] = -EINVAL;
1435         s->active_rx = -EINVAL;
1436         dev_warn(s->port.dev, "Failed to re-start Rx DMA, using PIO\n");
1437         sci_rx_dma_release(s, true);
1438 }
1439
1440 static void work_fn_rx(struct work_struct *work)
1441 {
1442         struct sci_port *s = container_of(work, struct sci_port, work_rx);
1443         struct uart_port *port = &s->port;
1444         struct dma_async_tx_descriptor *desc;
1445         struct dma_tx_state state;
1446         enum dma_status status;
1447         unsigned long flags;
1448         int new;
1449
1450         spin_lock_irqsave(&port->lock, flags);
1451         new = sci_dma_rx_find_active(s);
1452         if (new < 0) {
1453                 spin_unlock_irqrestore(&port->lock, flags);
1454                 return;
1455         }
1456
1457         status = dmaengine_tx_status(s->chan_rx, s->active_rx, &state);
1458         if (status != DMA_COMPLETE) {
1459                 /* Handle incomplete DMA receive */
1460                 struct dma_chan *chan = s->chan_rx;
1461                 unsigned int read;
1462                 int count;
1463
1464                 dmaengine_terminate_all(chan);
1465                 read = sg_dma_len(&s->sg_rx[new]) - state.residue;
1466                 dev_dbg(port->dev, "Read %u bytes with cookie %d\n", read,
1467                         s->active_rx);
1468
1469                 count = sci_dma_rx_push(s, s->rx_buf[new], read);
1470
1471                 if (count)
1472                         tty_flip_buffer_push(&port->state->port);
1473
1474                 spin_unlock_irqrestore(&port->lock, flags);
1475
1476                 sci_submit_rx(s);
1477                 return;
1478         }
1479
1480         desc = dmaengine_prep_slave_sg(s->chan_rx, &s->sg_rx[new], 1,
1481                                        DMA_DEV_TO_MEM,
1482                                        DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1483         if (!desc)
1484                 goto fail;
1485
1486         desc->callback = sci_dma_rx_complete;
1487         desc->callback_param = s;
1488         s->cookie_rx[new] = dmaengine_submit(desc);
1489         if (dma_submit_error(s->cookie_rx[new]))
1490                 goto fail;
1491
1492         s->active_rx = s->cookie_rx[!new];
1493
1494         dev_dbg(port->dev, "%s: cookie %d #%d, new active cookie %d\n",
1495                 __func__, s->cookie_rx[new], new, s->active_rx);
1496         spin_unlock_irqrestore(&port->lock, flags);
1497         return;
1498
1499 fail:
1500         spin_unlock_irqrestore(&port->lock, flags);
1501         dev_warn(port->dev, "Failed submitting Rx DMA descriptor\n");
1502         sci_rx_dma_release(s, true);
1503 }
1504
1505 static void work_fn_tx(struct work_struct *work)
1506 {
1507         struct sci_port *s = container_of(work, struct sci_port, work_tx);
1508         struct dma_async_tx_descriptor *desc;
1509         struct dma_chan *chan = s->chan_tx;
1510         struct uart_port *port = &s->port;
1511         struct circ_buf *xmit = &port->state->xmit;
1512         dma_addr_t buf;
1513
1514         /*
1515          * DMA is idle now.
1516          * Port xmit buffer is already mapped, and it is one page... Just adjust
1517          * offsets and lengths. Since it is a circular buffer, we have to
1518          * transmit till the end, and then the rest. Take the port lock to get a
1519          * consistent xmit buffer state.
1520          */
1521         spin_lock_irq(&port->lock);
1522         buf = s->tx_dma_addr + (xmit->tail & (UART_XMIT_SIZE - 1));
1523         s->tx_dma_len = min_t(unsigned int,
1524                 CIRC_CNT(xmit->head, xmit->tail, UART_XMIT_SIZE),
1525                 CIRC_CNT_TO_END(xmit->head, xmit->tail, UART_XMIT_SIZE));
1526         spin_unlock_irq(&port->lock);
1527
1528         desc = dmaengine_prep_slave_single(chan, buf, s->tx_dma_len,
1529                                            DMA_MEM_TO_DEV,
1530                                            DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
1531         if (!desc) {
1532                 dev_warn(port->dev, "Failed preparing Tx DMA descriptor\n");
1533                 /* switch to PIO */
1534                 sci_tx_dma_release(s, true);
1535                 return;
1536         }
1537
1538         dma_sync_single_for_device(chan->device->dev, buf, s->tx_dma_len,
1539                                    DMA_TO_DEVICE);
1540
1541         spin_lock_irq(&port->lock);
1542         desc->callback = sci_dma_tx_complete;
1543         desc->callback_param = s;
1544         spin_unlock_irq(&port->lock);
1545         s->cookie_tx = dmaengine_submit(desc);
1546         if (dma_submit_error(s->cookie_tx)) {
1547                 dev_warn(port->dev, "Failed submitting Tx DMA descriptor\n");
1548                 /* switch to PIO */
1549                 sci_tx_dma_release(s, true);
1550                 return;
1551         }
1552
1553         dev_dbg(port->dev, "%s: %p: %d...%d, cookie %d\n",
1554                 __func__, xmit->buf, xmit->tail, xmit->head, s->cookie_tx);
1555
1556         dma_async_issue_pending(chan);
1557 }
1558 #endif
1559
1560 static void sci_start_tx(struct uart_port *port)
1561 {
1562         struct sci_port *s = to_sci_port(port);
1563         unsigned short ctrl;
1564
1565 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1566         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1567                 u16 new, scr = serial_port_in(port, SCSCR);
1568                 if (s->chan_tx)
1569                         new = scr | SCSCR_TDRQE;
1570                 else
1571                         new = scr & ~SCSCR_TDRQE;
1572                 if (new != scr)
1573                         serial_port_out(port, SCSCR, new);
1574         }
1575
1576         if (s->chan_tx && !uart_circ_empty(&s->port.state->xmit) &&
1577             dma_submit_error(s->cookie_tx)) {
1578                 s->cookie_tx = 0;
1579                 schedule_work(&s->work_tx);
1580         }
1581 #endif
1582
1583         if (!s->chan_tx || port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1584                 /* Set TIE (Transmit Interrupt Enable) bit in SCSCR */
1585                 ctrl = serial_port_in(port, SCSCR);
1586                 serial_port_out(port, SCSCR, ctrl | SCSCR_TIE);
1587         }
1588 }
1589
1590 static void sci_stop_tx(struct uart_port *port)
1591 {
1592         unsigned short ctrl;
1593
1594         /* Clear TIE (Transmit Interrupt Enable) bit in SCSCR */
1595         ctrl = serial_port_in(port, SCSCR);
1596
1597         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1598                 ctrl &= ~SCSCR_TDRQE;
1599
1600         ctrl &= ~SCSCR_TIE;
1601
1602         serial_port_out(port, SCSCR, ctrl);
1603 }
1604
1605 static void sci_start_rx(struct uart_port *port)
1606 {
1607         unsigned short ctrl;
1608
1609         ctrl = serial_port_in(port, SCSCR) | port_rx_irq_mask(port);
1610
1611         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1612                 ctrl &= ~SCSCR_RDRQE;
1613
1614         serial_port_out(port, SCSCR, ctrl);
1615 }
1616
1617 static void sci_stop_rx(struct uart_port *port)
1618 {
1619         unsigned short ctrl;
1620
1621         ctrl = serial_port_in(port, SCSCR);
1622
1623         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB)
1624                 ctrl &= ~SCSCR_RDRQE;
1625
1626         ctrl &= ~port_rx_irq_mask(port);
1627
1628         serial_port_out(port, SCSCR, ctrl);
1629 }
1630
1631 static void sci_break_ctl(struct uart_port *port, int break_state)
1632 {
1633         struct sci_port *s = to_sci_port(port);
1634         const struct plat_sci_reg *reg = sci_regmap[s->cfg->regtype] + SCSPTR;
1635         unsigned short scscr, scsptr;
1636
1637         /* check wheter the port has SCSPTR */
1638         if (!reg->size) {
1639                 /*
1640                  * Not supported by hardware. Most parts couple break and rx
1641                  * interrupts together, with break detection always enabled.
1642                  */
1643                 return;
1644         }
1645
1646         scsptr = serial_port_in(port, SCSPTR);
1647         scscr = serial_port_in(port, SCSCR);
1648
1649         if (break_state == -1) {
1650                 scsptr = (scsptr | SCSPTR_SPB2IO) & ~SCSPTR_SPB2DT;
1651                 scscr &= ~SCSCR_TE;
1652         } else {
1653                 scsptr = (scsptr | SCSPTR_SPB2DT) & ~SCSPTR_SPB2IO;
1654                 scscr |= SCSCR_TE;
1655         }
1656
1657         serial_port_out(port, SCSPTR, scsptr);
1658         serial_port_out(port, SCSCR, scscr);
1659 }
1660
1661 #ifdef CONFIG_SERIAL_SH_SCI_DMA
1662 static bool filter(struct dma_chan *chan, void *slave)
1663 {
1664         struct sh_dmae_slave *param = slave;
1665
1666         dev_dbg(chan->device->dev, "%s: slave ID %d\n",
1667                 __func__, param->shdma_slave.slave_id);
1668
1669         chan->private = &param->shdma_slave;
1670         return true;
1671 }
1672
1673 static void rx_timer_fn(unsigned long arg)
1674 {
1675         struct sci_port *s = (struct sci_port *)arg;
1676         struct uart_port *port = &s->port;
1677         u16 scr = serial_port_in(port, SCSCR);
1678
1679         if (port->type == PORT_SCIFA || port->type == PORT_SCIFB) {
1680                 scr &= ~SCSCR_RDRQE;
1681                 enable_irq(s->irqs[SCIx_RXI_IRQ]);
1682         }
1683         serial_port_out(port, SCSCR, scr | SCSCR_RIE);
1684         dev_dbg(port->dev, "DMA Rx timed out\n");
1685         schedule_work(&s->work_rx);
1686 }
1687
1688 static void sci_request_dma(struct uart_port *port)
1689 {
1690         struct sci_port *s = to_sci_port(port);
1691         struct sh_dmae_slave *param;
1692         struct dma_chan *chan;
1693         dma_cap_mask_t mask;
1694
1695         dev_dbg(port->dev, "%s: port %d\n", __func__, port->line);
1696
1697         if (s->cfg->dma_slave_tx <= 0 || s->cfg->dma_slave_rx <= 0)
1698                 return;
1699
1700         dma_cap_zero(mask);
1701         dma_cap_set(DMA_SLAVE, mask);
1702
1703         param = &s->param_tx;
1704
1705         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_TX */
1706         param->shdma_slave.slave_id = s->cfg->dma_slave_tx;
1707
1708         s->cookie_tx = -EINVAL;
1709         chan = dma_request_channel(mask, filter, param);
1710         dev_dbg(port->dev, "%s: TX: got channel %p\n", __func__, chan);
1711         if (chan) {
1712                 s->chan_tx = chan;
1713                 /* UART circular tx buffer is an aligned page. */
1714                 s->tx_dma_addr = dma_map_single(chan->device->dev,
1715                                                 port->state->xmit.buf,
1716                                                 UART_XMIT_SIZE,
1717                                                 DMA_TO_DEVICE);
1718                 if (dma_mapping_error(chan->device->dev, s->tx_dma_addr)) {
1719                         dev_warn(port->dev, "Failed mapping Tx DMA descriptor\n");
1720                         dma_release_channel(chan);
1721                         s->chan_tx = NULL;
1722                 } else {
1723                         dev_dbg(port->dev, "%s: mapped %lu@%p to %pad\n",
1724                                 __func__, UART_XMIT_SIZE,
1725                                 port->state->xmit.buf, &s->tx_dma_addr);
1726                 }
1727
1728                 INIT_WORK(&s->work_tx, work_fn_tx);
1729         }
1730
1731         param = &s->param_rx;
1732
1733         /* Slave ID, e.g., SHDMA_SLAVE_SCIF0_RX */
1734         param->shdma_slave.slave_id = s->cfg->dma_slave_rx;
1735
1736         chan = dma_request_channel(mask, filter, param);
1737         dev_dbg(port->dev, "%s: RX: got channel %p\n", __func__, chan);
1738         if (chan) {
1739                 unsigned int i;
1740                 dma_addr_t dma;
1741                 void *buf;
1742
1743                 s->chan_rx = chan;
1744
1745                 s->buf_len_rx = 2 * max_t(size_t, 16, port->fifosize);
1746                 buf = dma_alloc_coherent(chan->device->dev, s->buf_len_rx * 2,
1747                                          &dma, GFP_KERNEL);
1748                 if (!buf) {
1749                         dev_warn(port->dev,
1750                                  "Failed to allocate Rx dma buffer, using PIO\n");
1751                         dma_release_channel(chan);
1752                         s->chan_rx = NULL;
1753                         sci_start_rx(port);
1754                         return;
1755                 }
1756
1757                 for (i = 0; i < 2; i++) {
1758                         struct scatterlist *sg = &s->sg_rx[i];
1759
1760                         sg_init_table(sg, 1);
1761                         s->rx_buf[i] = buf;
1762                         sg_dma_address(sg) = dma;
1763                         sg->length = s->buf_len_rx;
1764
1765                         buf += s->buf_len_rx;
1766                         dma += s->buf_len_rx;
1767                 }
1768
1769                 INIT_WORK(&s->work_rx, work_fn_rx);
1770                 setup_timer(&s->rx_timer, rx_timer_fn, (unsigned long)s);
1771
1772                 sci_submit_rx(s);
1773         }
1774 }
1775
1776 static void sci_free_dma(struct uart_port *port)
1777 {
1778         struct sci_port *s = to_sci_port(port);
1779
1780         if (s->chan_tx)
1781                 sci_tx_dma_release(s, false);
1782         if (s->chan_rx)
1783                 sci_rx_dma_release(s, false);
1784 }
1785 #else
1786 static inline void sci_request_dma(struct uart_port *port)
1787 {
1788 }
1789
1790 static inline void sci_free_dma(struct uart_port *port)
1791 {
1792 }
1793 #endif
1794
1795 static int sci_startup(struct uart_port *port)
1796 {
1797         struct sci_port *s = to_sci_port(port);
1798         unsigned long flags;
1799         int ret;
1800
1801         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1802
1803         ret = sci_request_irq(s);
1804         if (unlikely(ret < 0))
1805                 return ret;
1806
1807         sci_request_dma(port);
1808
1809         spin_lock_irqsave(&port->lock, flags);
1810         sci_start_tx(port);
1811         sci_start_rx(port);
1812         spin_unlock_irqrestore(&port->lock, flags);
1813
1814         return 0;
1815 }
1816
1817 static void sci_shutdown(struct uart_port *port)
1818 {
1819         struct sci_port *s = to_sci_port(port);
1820         unsigned long flags;
1821
1822         dev_dbg(port->dev, "%s(%d)\n", __func__, port->line);
1823
1824         spin_lock_irqsave(&port->lock, flags);
1825         sci_stop_rx(port);
1826         sci_stop_tx(port);
1827         spin_unlock_irqrestore(&port->lock, flags);
1828
1829         sci_free_dma(port);
1830         sci_free_irq(s);
1831 }
1832
1833 static unsigned int sci_scbrr_calc(struct sci_port *s, unsigned int bps,
1834                                    unsigned long freq)
1835 {
1836         if (s->sampling_rate)
1837                 return DIV_ROUND_CLOSEST(freq, s->sampling_rate * bps) - 1;
1838
1839         /* Warn, but use a safe default */
1840         WARN_ON(1);
1841
1842         return ((freq + 16 * bps) / (32 * bps) - 1);
1843 }
1844
1845 /* calculate frame length from SMR */
1846 static int sci_baud_calc_frame_len(unsigned int smr_val)
1847 {
1848         int len = 10;
1849
1850         if (smr_val & SCSMR_CHR)
1851                 len--;
1852         if (smr_val & SCSMR_PE)
1853                 len++;
1854         if (smr_val & SCSMR_STOP)
1855                 len++;
1856
1857         return len;
1858 }
1859
1860
1861 /* calculate sample rate, BRR, and clock select for HSCIF */
1862 static void sci_baud_calc_hscif(unsigned int bps, unsigned long freq,
1863                                 int *brr, unsigned int *srr,
1864                                 unsigned int *cks, int frame_len)
1865 {
1866         int sr, c, br, err, recv_margin;
1867         int min_err = 1000; /* 100% */
1868         int recv_max_margin = 0;
1869
1870         /* Find the combination of sample rate and clock select with the
1871            smallest deviation from the desired baud rate. */
1872         for (sr = 8; sr <= 32; sr++) {
1873                 for (c = 0; c <= 3; c++) {
1874                         /* integerized formulas from HSCIF documentation */
1875                         br = DIV_ROUND_CLOSEST(freq, (sr *
1876                                               (1 << (2 * c + 1)) * bps)) - 1;
1877                         br = clamp(br, 0, 255);
1878                         err = DIV_ROUND_CLOSEST(freq, ((br + 1) * bps * sr *
1879                                                (1 << (2 * c + 1)) / 1000)) -
1880                                                1000;
1881                         /* Calc recv margin
1882                          * M: Receive margin (%)
1883                          * N: Ratio of bit rate to clock (N = sampling rate)
1884                          * D: Clock duty (D = 0 to 1.0)
1885                          * L: Frame length (L = 9 to 12)
1886                          * F: Absolute value of clock frequency deviation
1887                          *
1888                          *  M = |(0.5 - 1 / 2 * N) - ((L - 0.5) * F) -
1889                          *      (|D - 0.5| / N * (1 + F))|
1890                          *  NOTE: Usually, treat D for 0.5, F is 0 by this
1891                          *        calculation.
1892                          */
1893                         recv_margin = abs((500 -
1894                                         DIV_ROUND_CLOSEST(1000, sr << 1)) / 10);
1895                         if (abs(min_err) > abs(err)) {
1896                                 min_err = err;
1897                                 recv_max_margin = recv_margin;
1898                         } else if ((min_err == err) &&
1899                                    (recv_margin > recv_max_margin))
1900                                 recv_max_margin = recv_margin;
1901                         else
1902                                 continue;
1903
1904                         *brr = br;
1905                         *srr = sr - 1;
1906                         *cks = c;
1907                 }
1908         }
1909
1910         if (min_err == 1000) {
1911                 WARN_ON(1);
1912                 /* use defaults */
1913                 *brr = 255;
1914                 *srr = 15;
1915                 *cks = 0;
1916         }
1917 }
1918
1919 static void sci_reset(struct uart_port *port)
1920 {
1921         const struct plat_sci_reg *reg;
1922         unsigned int status;
1923
1924         do {
1925                 status = serial_port_in(port, SCxSR);
1926         } while (!(status & SCxSR_TEND(port)));
1927
1928         serial_port_out(port, SCSCR, 0x00);     /* TE=0, RE=0, CKE1=0 */
1929
1930         reg = sci_getreg(port, SCFCR);
1931         if (reg->size)
1932                 serial_port_out(port, SCFCR, SCFCR_RFRST | SCFCR_TFRST);
1933 }
1934
1935 static void sci_set_termios(struct uart_port *port, struct ktermios *termios,
1936                             struct ktermios *old)
1937 {
1938         struct sci_port *s = to_sci_port(port);
1939         const struct plat_sci_reg *reg;
1940         unsigned int baud, smr_val = 0, max_baud, cks = 0;
1941         int t = -1;
1942         unsigned int srr = 15;
1943
1944         if ((termios->c_cflag & CSIZE) == CS7)
1945                 smr_val |= SCSMR_CHR;
1946         if (termios->c_cflag & PARENB)
1947                 smr_val |= SCSMR_PE;
1948         if (termios->c_cflag & PARODD)
1949                 smr_val |= SCSMR_PE | SCSMR_ODD;
1950         if (termios->c_cflag & CSTOPB)
1951                 smr_val |= SCSMR_STOP;
1952
1953         /*
1954          * earlyprintk comes here early on with port->uartclk set to zero.
1955          * the clock framework is not up and running at this point so here
1956          * we assume that 115200 is the maximum baud rate. please note that
1957          * the baud rate is not programmed during earlyprintk - it is assumed
1958          * that the previous boot loader has enabled required clocks and
1959          * setup the baud rate generator hardware for us already.
1960          */
1961         max_baud = port->uartclk ? port->uartclk / 16 : 115200;
1962
1963         baud = uart_get_baud_rate(port, termios, old, 0, max_baud);
1964         if (likely(baud && port->uartclk)) {
1965                 if (s->cfg->type == PORT_HSCIF) {
1966                         int frame_len = sci_baud_calc_frame_len(smr_val);
1967                         sci_baud_calc_hscif(baud, port->uartclk, &t, &srr,
1968                                             &cks, frame_len);
1969                 } else {
1970                         t = sci_scbrr_calc(s, baud, port->uartclk);
1971                         for (cks = 0; t >= 256 && cks <= 3; cks++)
1972                                 t >>= 2;
1973                 }
1974         }
1975
1976         sci_port_enable(s);
1977
1978         sci_reset(port);
1979
1980         smr_val |= serial_port_in(port, SCSMR) & SCSMR_CKS;
1981
1982         uart_update_timeout(port, termios->c_cflag, baud);
1983
1984         dev_dbg(port->dev, "%s: SMR %x, cks %x, t %x, SCSCR %x\n",
1985                 __func__, smr_val, cks, t, s->cfg->scscr);
1986
1987         if (t >= 0) {
1988                 serial_port_out(port, SCSMR, (smr_val & ~SCSMR_CKS) | cks);
1989                 serial_port_out(port, SCBRR, t);
1990                 reg = sci_getreg(port, HSSRR);
1991                 if (reg->size)
1992                         serial_port_out(port, HSSRR, srr | HSCIF_SRE);
1993                 udelay((1000000+(baud-1)) / baud); /* Wait one bit interval */
1994         } else
1995                 serial_port_out(port, SCSMR, smr_val);
1996
1997         sci_init_pins(port, termios->c_cflag);
1998
1999         reg = sci_getreg(port, SCFCR);
2000         if (reg->size) {
2001                 unsigned short ctrl = serial_port_in(port, SCFCR);
2002
2003                 if (s->cfg->capabilities & SCIx_HAVE_RTSCTS) {
2004                         if (termios->c_cflag & CRTSCTS)
2005                                 ctrl |= SCFCR_MCE;
2006                         else
2007                                 ctrl &= ~SCFCR_MCE;
2008                 }
2009
2010                 /*
2011                  * As we've done a sci_reset() above, ensure we don't
2012                  * interfere with the FIFOs while toggling MCE. As the
2013                  * reset values could still be set, simply mask them out.
2014                  */
2015                 ctrl &= ~(SCFCR_RFRST | SCFCR_TFRST);
2016
2017                 serial_port_out(port, SCFCR, ctrl);
2018         }
2019
2020         serial_port_out(port, SCSCR, s->cfg->scscr);
2021
2022 #ifdef CONFIG_SERIAL_SH_SCI_DMA
2023         /*
2024          * Calculate delay for 2 DMA buffers (4 FIFO).
2025          * See serial_core.c::uart_update_timeout().
2026          * With 10 bits (CS8), 250Hz, 115200 baud and 64 bytes FIFO, the above
2027          * function calculates 1 jiffie for the data plus 5 jiffies for the
2028          * "slop(e)." Then below we calculate 5 jiffies (20ms) for 2 DMA
2029          * buffers (4 FIFO sizes), but when performing a faster transfer, the
2030          * value obtained by this formula is too small. Therefore, if the value
2031          * is smaller than 20ms, use 20ms as the timeout value for DMA.
2032          */
2033         if (s->chan_rx) {
2034                 unsigned int bits;
2035
2036                 /* byte size and parity */
2037                 switch (termios->c_cflag & CSIZE) {
2038                 case CS5:
2039                         bits = 7;
2040                         break;
2041                 case CS6:
2042                         bits = 8;
2043                         break;
2044                 case CS7:
2045                         bits = 9;
2046                         break;
2047                 default:
2048                         bits = 10;
2049                         break;
2050                 }
2051
2052                 if (termios->c_cflag & CSTOPB)
2053                         bits++;
2054                 if (termios->c_cflag & PARENB)
2055                         bits++;
2056                 s->rx_timeout = DIV_ROUND_UP((s->buf_len_rx * 2 * bits * HZ) /
2057                                              (baud / 10), 10);
2058                 dev_dbg(port->dev, "DMA Rx t-out %ums, tty t-out %u jiffies\n",
2059                         s->rx_timeout * 1000 / HZ, port->timeout);
2060                 if (s->rx_timeout < msecs_to_jiffies(20))
2061                         s->rx_timeout = msecs_to_jiffies(20);
2062         }
2063 #endif
2064
2065         if ((termios->c_cflag & CREAD) != 0)
2066                 sci_start_rx(port);
2067
2068         sci_port_disable(s);
2069 }
2070
2071 static void sci_pm(struct uart_port *port, unsigned int state,
2072                    unsigned int oldstate)
2073 {
2074         struct sci_port *sci_port = to_sci_port(port);
2075
2076         switch (state) {
2077         case UART_PM_STATE_OFF:
2078                 sci_port_disable(sci_port);
2079                 break;
2080         default:
2081                 sci_port_enable(sci_port);
2082                 break;
2083         }
2084 }
2085
2086 static const char *sci_type(struct uart_port *port)
2087 {
2088         switch (port->type) {
2089         case PORT_IRDA:
2090                 return "irda";
2091         case PORT_SCI:
2092                 return "sci";
2093         case PORT_SCIF:
2094                 return "scif";
2095         case PORT_SCIFA:
2096                 return "scifa";
2097         case PORT_SCIFB:
2098                 return "scifb";
2099         case PORT_HSCIF:
2100                 return "hscif";
2101         }
2102
2103         return NULL;
2104 }
2105
2106 static int sci_remap_port(struct uart_port *port)
2107 {
2108         struct sci_port *sport = to_sci_port(port);
2109
2110         /*
2111          * Nothing to do if there's already an established membase.
2112          */
2113         if (port->membase)
2114                 return 0;
2115
2116         if (port->flags & UPF_IOREMAP) {
2117                 port->membase = ioremap_nocache(port->mapbase, sport->reg_size);
2118                 if (unlikely(!port->membase)) {
2119                         dev_err(port->dev, "can't remap port#%d\n", port->line);
2120                         return -ENXIO;
2121                 }
2122         } else {
2123                 /*
2124                  * For the simple (and majority of) cases where we don't
2125                  * need to do any remapping, just cast the cookie
2126                  * directly.
2127                  */
2128                 port->membase = (void __iomem *)(uintptr_t)port->mapbase;
2129         }
2130
2131         return 0;
2132 }
2133
2134 static void sci_release_port(struct uart_port *port)
2135 {
2136         struct sci_port *sport = to_sci_port(port);
2137
2138         if (port->flags & UPF_IOREMAP) {
2139                 iounmap(port->membase);
2140                 port->membase = NULL;
2141         }
2142
2143         release_mem_region(port->mapbase, sport->reg_size);
2144 }
2145
2146 static int sci_request_port(struct uart_port *port)
2147 {
2148         struct resource *res;
2149         struct sci_port *sport = to_sci_port(port);
2150         int ret;
2151
2152         res = request_mem_region(port->mapbase, sport->reg_size,
2153                                  dev_name(port->dev));
2154         if (unlikely(res == NULL)) {
2155                 dev_err(port->dev, "request_mem_region failed.");
2156                 return -EBUSY;
2157         }
2158
2159         ret = sci_remap_port(port);
2160         if (unlikely(ret != 0)) {
2161                 release_resource(res);
2162                 return ret;
2163         }
2164
2165         return 0;
2166 }
2167
2168 static void sci_config_port(struct uart_port *port, int flags)
2169 {
2170         if (flags & UART_CONFIG_TYPE) {
2171                 struct sci_port *sport = to_sci_port(port);
2172
2173                 port->type = sport->cfg->type;
2174                 sci_request_port(port);
2175         }
2176 }
2177
2178 static int sci_verify_port(struct uart_port *port, struct serial_struct *ser)
2179 {
2180         if (ser->baud_base < 2400)
2181                 /* No paper tape reader for Mitch.. */
2182                 return -EINVAL;
2183
2184         return 0;
2185 }
2186
2187 static struct uart_ops sci_uart_ops = {
2188         .tx_empty       = sci_tx_empty,
2189         .set_mctrl      = sci_set_mctrl,
2190         .get_mctrl      = sci_get_mctrl,
2191         .start_tx       = sci_start_tx,
2192         .stop_tx        = sci_stop_tx,
2193         .stop_rx        = sci_stop_rx,
2194         .break_ctl      = sci_break_ctl,
2195         .startup        = sci_startup,
2196         .shutdown       = sci_shutdown,
2197         .set_termios    = sci_set_termios,
2198         .pm             = sci_pm,
2199         .type           = sci_type,
2200         .release_port   = sci_release_port,
2201         .request_port   = sci_request_port,
2202         .config_port    = sci_config_port,
2203         .verify_port    = sci_verify_port,
2204 #ifdef CONFIG_CONSOLE_POLL
2205         .poll_get_char  = sci_poll_get_char,
2206         .poll_put_char  = sci_poll_put_char,
2207 #endif
2208 };
2209
2210 static int sci_init_single(struct platform_device *dev,
2211                            struct sci_port *sci_port, unsigned int index,
2212                            struct plat_sci_port *p, bool early)
2213 {
2214         struct uart_port *port = &sci_port->port;
2215         const struct resource *res;
2216         unsigned int i;
2217         int ret;
2218
2219         sci_port->cfg   = p;
2220
2221         port->ops       = &sci_uart_ops;
2222         port->iotype    = UPIO_MEM;
2223         port->line      = index;
2224
2225         res = platform_get_resource(dev, IORESOURCE_MEM, 0);
2226         if (res == NULL)
2227                 return -ENOMEM;
2228
2229         port->mapbase = res->start;
2230         sci_port->reg_size = resource_size(res);
2231
2232         for (i = 0; i < ARRAY_SIZE(sci_port->irqs); ++i)
2233                 sci_port->irqs[i] = platform_get_irq(dev, i);
2234
2235         /* The SCI generates several interrupts. They can be muxed together or
2236          * connected to different interrupt lines. In the muxed case only one
2237          * interrupt resource is specified. In the non-muxed case three or four
2238          * interrupt resources are specified, as the BRI interrupt is optional.
2239          */
2240         if (sci_port->irqs[0] < 0)
2241                 return -ENXIO;
2242
2243         if (sci_port->irqs[1] < 0) {
2244                 sci_port->irqs[1] = sci_port->irqs[0];
2245                 sci_port->irqs[2] = sci_port->irqs[0];
2246                 sci_port->irqs[3] = sci_port->irqs[0];
2247         }
2248
2249         if (p->regtype == SCIx_PROBE_REGTYPE) {
2250                 ret = sci_probe_regmap(p);
2251                 if (unlikely(ret))
2252                         return ret;
2253         }
2254
2255         switch (p->type) {
2256         case PORT_SCIFB:
2257                 port->fifosize = 256;
2258                 sci_port->overrun_reg = SCxSR;
2259                 sci_port->overrun_mask = SCIFA_ORER;
2260                 sci_port->sampling_rate = 16;
2261                 break;
2262         case PORT_HSCIF:
2263                 port->fifosize = 128;
2264                 sci_port->overrun_reg = SCLSR;
2265                 sci_port->overrun_mask = SCLSR_ORER;
2266                 sci_port->sampling_rate = 0;
2267                 break;
2268         case PORT_SCIFA:
2269                 port->fifosize = 64;
2270                 sci_port->overrun_reg = SCxSR;
2271                 sci_port->overrun_mask = SCIFA_ORER;
2272                 sci_port->sampling_rate = 16;
2273                 break;
2274         case PORT_SCIF:
2275                 port->fifosize = 16;
2276                 if (p->regtype == SCIx_SH7705_SCIF_REGTYPE) {
2277                         sci_port->overrun_reg = SCxSR;
2278                         sci_port->overrun_mask = SCIFA_ORER;
2279                         sci_port->sampling_rate = 16;
2280                 } else {
2281                         sci_port->overrun_reg = SCLSR;
2282                         sci_port->overrun_mask = SCLSR_ORER;
2283                         sci_port->sampling_rate = 32;
2284                 }
2285                 break;
2286         default:
2287                 port->fifosize = 1;
2288                 sci_port->overrun_reg = SCxSR;
2289                 sci_port->overrun_mask = SCI_ORER;
2290                 sci_port->sampling_rate = 32;
2291                 break;
2292         }
2293
2294         /* SCIFA on sh7723 and sh7724 need a custom sampling rate that doesn't
2295          * match the SoC datasheet, this should be investigated. Let platform
2296          * data override the sampling rate for now.
2297          */
2298         if (p->sampling_rate)
2299                 sci_port->sampling_rate = p->sampling_rate;
2300
2301         if (!early) {
2302                 sci_port->iclk = clk_get(&dev->dev, "sci_ick");
2303                 if (IS_ERR(sci_port->iclk)) {
2304                         sci_port->iclk = clk_get(&dev->dev, "peripheral_clk");
2305                         if (IS_ERR(sci_port->iclk)) {
2306                                 dev_err(&dev->dev, "can't get iclk\n");
2307                                 return PTR_ERR(sci_port->iclk);
2308                         }
2309                 }
2310
2311                 /*
2312                  * The function clock is optional, ignore it if we can't
2313                  * find it.
2314                  */
2315                 sci_port->fclk = clk_get(&dev->dev, "sci_fck");
2316                 if (IS_ERR(sci_port->fclk))
2317                         sci_port->fclk = NULL;
2318
2319                 port->dev = &dev->dev;
2320
2321                 pm_runtime_enable(&dev->dev);
2322         }
2323
2324         sci_port->break_timer.data = (unsigned long)sci_port;
2325         sci_port->break_timer.function = sci_break_timer;
2326         init_timer(&sci_port->break_timer);
2327
2328         /*
2329          * Establish some sensible defaults for the error detection.
2330          */
2331         if (p->type == PORT_SCI) {
2332                 sci_port->error_mask = SCI_DEFAULT_ERROR_MASK;
2333                 sci_port->error_clear = SCI_ERROR_CLEAR;
2334         } else {
2335                 sci_port->error_mask = SCIF_DEFAULT_ERROR_MASK;
2336                 sci_port->error_clear = SCIF_ERROR_CLEAR;
2337         }
2338
2339         /*
2340          * Make the error mask inclusive of overrun detection, if
2341          * supported.
2342          */
2343         if (sci_port->overrun_reg == SCxSR) {
2344                 sci_port->error_mask |= sci_port->overrun_mask;
2345                 sci_port->error_clear &= ~sci_port->overrun_mask;
2346         }
2347
2348         port->type              = p->type;
2349         port->flags             = UPF_FIXED_PORT | p->flags;
2350         port->regshift          = p->regshift;
2351
2352         /*
2353          * The UART port needs an IRQ value, so we peg this to the RX IRQ
2354          * for the multi-IRQ ports, which is where we are primarily
2355          * concerned with the shutdown path synchronization.
2356          *
2357          * For the muxed case there's nothing more to do.
2358          */
2359         port->irq               = sci_port->irqs[SCIx_RXI_IRQ];
2360         port->irqflags          = 0;
2361
2362         port->serial_in         = sci_serial_in;
2363         port->serial_out        = sci_serial_out;
2364
2365         if (p->dma_slave_tx > 0 && p->dma_slave_rx > 0)
2366                 dev_dbg(port->dev, "DMA tx %d, rx %d\n",
2367                         p->dma_slave_tx, p->dma_slave_rx);
2368
2369         return 0;
2370 }
2371
2372 static void sci_cleanup_single(struct sci_port *port)
2373 {
2374         clk_put(port->iclk);
2375         clk_put(port->fclk);
2376
2377         pm_runtime_disable(port->port.dev);
2378 }
2379
2380 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2381 static void serial_console_putchar(struct uart_port *port, int ch)
2382 {
2383         sci_poll_put_char(port, ch);
2384 }
2385
2386 /*
2387  *      Print a string to the serial port trying not to disturb
2388  *      any possible real use of the port...
2389  */
2390 static void serial_console_write(struct console *co, const char *s,
2391                                  unsigned count)
2392 {
2393         struct sci_port *sci_port = &sci_ports[co->index];
2394         struct uart_port *port = &sci_port->port;
2395         unsigned short bits, ctrl;
2396         unsigned long flags;
2397         int locked = 1;
2398
2399         local_irq_save(flags);
2400         if (port->sysrq)
2401                 locked = 0;
2402         else if (oops_in_progress)
2403                 locked = spin_trylock(&port->lock);
2404         else
2405                 spin_lock(&port->lock);
2406
2407         /* first save the SCSCR then disable the interrupts */
2408         ctrl = serial_port_in(port, SCSCR);
2409         serial_port_out(port, SCSCR, sci_port->cfg->scscr);
2410
2411         uart_console_write(port, s, count, serial_console_putchar);
2412
2413         /* wait until fifo is empty and last bit has been transmitted */
2414         bits = SCxSR_TDxE(port) | SCxSR_TEND(port);
2415         while ((serial_port_in(port, SCxSR) & bits) != bits)
2416                 cpu_relax();
2417
2418         /* restore the SCSCR */
2419         serial_port_out(port, SCSCR, ctrl);
2420
2421         if (locked)
2422                 spin_unlock(&port->lock);
2423         local_irq_restore(flags);
2424 }
2425
2426 static int serial_console_setup(struct console *co, char *options)
2427 {
2428         struct sci_port *sci_port;
2429         struct uart_port *port;
2430         int baud = 115200;
2431         int bits = 8;
2432         int parity = 'n';
2433         int flow = 'n';
2434         int ret;
2435
2436         /*
2437          * Refuse to handle any bogus ports.
2438          */
2439         if (co->index < 0 || co->index >= SCI_NPORTS)
2440                 return -ENODEV;
2441
2442         sci_port = &sci_ports[co->index];
2443         port = &sci_port->port;
2444
2445         /*
2446          * Refuse to handle uninitialized ports.
2447          */
2448         if (!port->ops)
2449                 return -ENODEV;
2450
2451         ret = sci_remap_port(port);
2452         if (unlikely(ret != 0))
2453                 return ret;
2454
2455         if (options)
2456                 uart_parse_options(options, &baud, &parity, &bits, &flow);
2457
2458         return uart_set_options(port, co, baud, parity, bits, flow);
2459 }
2460
2461 static struct console serial_console = {
2462         .name           = "ttySC",
2463         .device         = uart_console_device,
2464         .write          = serial_console_write,
2465         .setup          = serial_console_setup,
2466         .flags          = CON_PRINTBUFFER,
2467         .index          = -1,
2468         .data           = &sci_uart_driver,
2469 };
2470
2471 static struct console early_serial_console = {
2472         .name           = "early_ttySC",
2473         .write          = serial_console_write,
2474         .flags          = CON_PRINTBUFFER,
2475         .index          = -1,
2476 };
2477
2478 static char early_serial_buf[32];
2479
2480 static int sci_probe_earlyprintk(struct platform_device *pdev)
2481 {
2482         struct plat_sci_port *cfg = dev_get_platdata(&pdev->dev);
2483
2484         if (early_serial_console.data)
2485                 return -EEXIST;
2486
2487         early_serial_console.index = pdev->id;
2488
2489         sci_init_single(pdev, &sci_ports[pdev->id], pdev->id, cfg, true);
2490
2491         serial_console_setup(&early_serial_console, early_serial_buf);
2492
2493         if (!strstr(early_serial_buf, "keep"))
2494                 early_serial_console.flags |= CON_BOOT;
2495
2496         register_console(&early_serial_console);
2497         return 0;
2498 }
2499
2500 #define SCI_CONSOLE     (&serial_console)
2501
2502 #else
2503 static inline int sci_probe_earlyprintk(struct platform_device *pdev)
2504 {
2505         return -EINVAL;
2506 }
2507
2508 #define SCI_CONSOLE     NULL
2509
2510 #endif /* CONFIG_SERIAL_SH_SCI_CONSOLE */
2511
2512 static const char banner[] __initconst = "SuperH (H)SCI(F) driver initialized";
2513
2514 static struct uart_driver sci_uart_driver = {
2515         .owner          = THIS_MODULE,
2516         .driver_name    = "sci",
2517         .dev_name       = "ttySC",
2518         .major          = SCI_MAJOR,
2519         .minor          = SCI_MINOR_START,
2520         .nr             = SCI_NPORTS,
2521         .cons           = SCI_CONSOLE,
2522 };
2523
2524 static int sci_remove(struct platform_device *dev)
2525 {
2526         struct sci_port *port = platform_get_drvdata(dev);
2527
2528         cpufreq_unregister_notifier(&port->freq_transition,
2529                                     CPUFREQ_TRANSITION_NOTIFIER);
2530
2531         uart_remove_one_port(&sci_uart_driver, &port->port);
2532
2533         sci_cleanup_single(port);
2534
2535         return 0;
2536 }
2537
2538 struct sci_port_info {
2539         unsigned int type;
2540         unsigned int regtype;
2541 };
2542
2543 static const struct of_device_id of_sci_match[] = {
2544         {
2545                 .compatible = "renesas,scif",
2546                 .data = &(const struct sci_port_info) {
2547                         .type = PORT_SCIF,
2548                         .regtype = SCIx_SH4_SCIF_REGTYPE,
2549                 },
2550         }, {
2551                 .compatible = "renesas,scifa",
2552                 .data = &(const struct sci_port_info) {
2553                         .type = PORT_SCIFA,
2554                         .regtype = SCIx_SCIFA_REGTYPE,
2555                 },
2556         }, {
2557                 .compatible = "renesas,scifb",
2558                 .data = &(const struct sci_port_info) {
2559                         .type = PORT_SCIFB,
2560                         .regtype = SCIx_SCIFB_REGTYPE,
2561                 },
2562         }, {
2563                 .compatible = "renesas,hscif",
2564                 .data = &(const struct sci_port_info) {
2565                         .type = PORT_HSCIF,
2566                         .regtype = SCIx_HSCIF_REGTYPE,
2567                 },
2568         }, {
2569                 .compatible = "renesas,sci",
2570                 .data = &(const struct sci_port_info) {
2571                         .type = PORT_SCI,
2572                         .regtype = SCIx_SCI_REGTYPE,
2573                 },
2574         }, {
2575                 /* Terminator */
2576         },
2577 };
2578 MODULE_DEVICE_TABLE(of, of_sci_match);
2579
2580 static struct plat_sci_port *
2581 sci_parse_dt(struct platform_device *pdev, unsigned int *dev_id)
2582 {
2583         struct device_node *np = pdev->dev.of_node;
2584         const struct of_device_id *match;
2585         const struct sci_port_info *info;
2586         struct plat_sci_port *p;
2587         int id;
2588
2589         if (!IS_ENABLED(CONFIG_OF) || !np)
2590                 return NULL;
2591
2592         match = of_match_node(of_sci_match, pdev->dev.of_node);
2593         if (!match)
2594                 return NULL;
2595
2596         info = match->data;
2597
2598         p = devm_kzalloc(&pdev->dev, sizeof(struct plat_sci_port), GFP_KERNEL);
2599         if (!p)
2600                 return NULL;
2601
2602         /* Get the line number for the aliases node. */
2603         id = of_alias_get_id(np, "serial");
2604         if (id < 0) {
2605                 dev_err(&pdev->dev, "failed to get alias id (%d)\n", id);
2606                 return NULL;
2607         }
2608
2609         *dev_id = id;
2610
2611         p->flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF;
2612         p->type = info->type;
2613         p->regtype = info->regtype;
2614         p->scscr = SCSCR_RE | SCSCR_TE;
2615
2616         return p;
2617 }
2618
2619 static int sci_probe_single(struct platform_device *dev,
2620                                       unsigned int index,
2621                                       struct plat_sci_port *p,
2622                                       struct sci_port *sciport)
2623 {
2624         int ret;
2625
2626         /* Sanity check */
2627         if (unlikely(index >= SCI_NPORTS)) {
2628                 dev_notice(&dev->dev, "Attempting to register port %d when only %d are available\n",
2629                            index+1, SCI_NPORTS);
2630                 dev_notice(&dev->dev, "Consider bumping CONFIG_SERIAL_SH_SCI_NR_UARTS!\n");
2631                 return -EINVAL;
2632         }
2633
2634         ret = sci_init_single(dev, sciport, index, p, false);
2635         if (ret)
2636                 return ret;
2637
2638         ret = uart_add_one_port(&sci_uart_driver, &sciport->port);
2639         if (ret) {
2640                 sci_cleanup_single(sciport);
2641                 return ret;
2642         }
2643
2644         return 0;
2645 }
2646
2647 static int sci_probe(struct platform_device *dev)
2648 {
2649         struct plat_sci_port *p;
2650         struct sci_port *sp;
2651         unsigned int dev_id;
2652         int ret;
2653
2654         /*
2655          * If we've come here via earlyprintk initialization, head off to
2656          * the special early probe. We don't have sufficient device state
2657          * to make it beyond this yet.
2658          */
2659         if (is_early_platform_device(dev))
2660                 return sci_probe_earlyprintk(dev);
2661
2662         if (dev->dev.of_node) {
2663                 p = sci_parse_dt(dev, &dev_id);
2664                 if (p == NULL)
2665                         return -EINVAL;
2666         } else {
2667                 p = dev->dev.platform_data;
2668                 if (p == NULL) {
2669                         dev_err(&dev->dev, "no platform data supplied\n");
2670                         return -EINVAL;
2671                 }
2672
2673                 dev_id = dev->id;
2674         }
2675
2676         sp = &sci_ports[dev_id];
2677         platform_set_drvdata(dev, sp);
2678
2679         ret = sci_probe_single(dev, dev_id, p, sp);
2680         if (ret)
2681                 return ret;
2682
2683         sp->freq_transition.notifier_call = sci_notifier;
2684
2685         ret = cpufreq_register_notifier(&sp->freq_transition,
2686                                         CPUFREQ_TRANSITION_NOTIFIER);
2687         if (unlikely(ret < 0)) {
2688                 uart_remove_one_port(&sci_uart_driver, &sp->port);
2689                 sci_cleanup_single(sp);
2690                 return ret;
2691         }
2692
2693 #ifdef CONFIG_SH_STANDARD_BIOS
2694         sh_bios_gdb_detach();
2695 #endif
2696
2697         return 0;
2698 }
2699
2700 static __maybe_unused int sci_suspend(struct device *dev)
2701 {
2702         struct sci_port *sport = dev_get_drvdata(dev);
2703
2704         if (sport)
2705                 uart_suspend_port(&sci_uart_driver, &sport->port);
2706
2707         return 0;
2708 }
2709
2710 static __maybe_unused int sci_resume(struct device *dev)
2711 {
2712         struct sci_port *sport = dev_get_drvdata(dev);
2713
2714         if (sport)
2715                 uart_resume_port(&sci_uart_driver, &sport->port);
2716
2717         return 0;
2718 }
2719
2720 static SIMPLE_DEV_PM_OPS(sci_dev_pm_ops, sci_suspend, sci_resume);
2721
2722 static struct platform_driver sci_driver = {
2723         .probe          = sci_probe,
2724         .remove         = sci_remove,
2725         .driver         = {
2726                 .name   = "sh-sci",
2727                 .pm     = &sci_dev_pm_ops,
2728                 .of_match_table = of_match_ptr(of_sci_match),
2729         },
2730 };
2731
2732 static int __init sci_init(void)
2733 {
2734         int ret;
2735
2736         pr_info("%s\n", banner);
2737
2738         ret = uart_register_driver(&sci_uart_driver);
2739         if (likely(ret == 0)) {
2740                 ret = platform_driver_register(&sci_driver);
2741                 if (unlikely(ret))
2742                         uart_unregister_driver(&sci_uart_driver);
2743         }
2744
2745         return ret;
2746 }
2747
2748 static void __exit sci_exit(void)
2749 {
2750         platform_driver_unregister(&sci_driver);
2751         uart_unregister_driver(&sci_uart_driver);
2752 }
2753
2754 #ifdef CONFIG_SERIAL_SH_SCI_CONSOLE
2755 early_platform_init_buffer("earlyprintk", &sci_driver,
2756                            early_serial_buf, ARRAY_SIZE(early_serial_buf));
2757 #endif
2758 module_init(sci_init);
2759 module_exit(sci_exit);
2760
2761 MODULE_LICENSE("GPL");
2762 MODULE_ALIAS("platform:sh-sci");
2763 MODULE_AUTHOR("Paul Mundt");
2764 MODULE_DESCRIPTION("SuperH (H)SCI(F) serial driver");