drivers/usb/dwc_otg/dwc_otg_hcd_queue.c

   1 /* ==========================================================================
   2  * $File: //dwh/usb_iip/dev/software/otg_ipmate/linux/drivers/dwc_otg_hcd_queue.c $
   3  * $Revision: #4 $
   4  * $Date: 2005/09/15 $
   5  * $Change: 537387 $
   6  *
   7  * Synopsys HS OTG Linux Software Driver and documentation (hereinafter,
   8  * "Software") is an Unsupported proprietary work of Synopsys, Inc. unless
   9  * otherwise expressly agreed to in writing between Synopsys and you.
  10  *
  11  * The Software IS NOT an item of Licensed Software or Licensed Product under
  12  * any End User Software License Agreement or Agreement for Licensed Product
  13  * with Synopsys or any supplement thereto. You are permitted to use and
  14  * redistribute this Software in source and binary forms, with or without
  15  * modification, provided that redistributions of source code must retain this
  16  * notice. You may not view, use, disclose, copy or distribute this file or
  17  * any information contained herein except pursuant to this license grant from
  18  * Synopsys. If you do not agree with this notice, including the disclaimer
  19  * below, then you are not authorized to use the Software.
  20  *
  21  * THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS" BASIS
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS BE LIABLE FOR ANY DIRECT,
  25  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  26  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  27  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  28  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  30  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH
  31  * DAMAGE.
  32  * ========================================================================== */
  33 #ifndef DWC_DEVICE_ONLY
  34
  35 /**
  36  * @file
  37  *
  38  * This file contains the functions to manage Queue Heads and Queue
  39  * Transfer Descriptors.
  40  */
  41 #include <linux/kernel.h>
  42 #include <linux/module.h>
  43 #include <linux/moduleparam.h>
  44 #include <linux/init.h>
  45 #include <linux/device.h>
  46 #include <linux/errno.h>
  47 #include <linux/list.h>
  48 #include <linux/interrupt.h>
  49 #include <linux/string.h>
  50 #include <linux/irq.h>
  51
  52 #include "dwc_otg_driver.h"
  53 #include "dwc_otg_hcd.h"
  54 #include "dwc_otg_regs.h"
  55
  56 /**
  57  * This function allocates and initializes a QH.
  58  *
  59  * @param _hcd The HCD state structure for the DWC OTG controller.
  60  * @param[in] _urb Holds the information about the device/endpoint that we need
  61  * to initialize the QH.
  62  *
  63  * @return Returns pointer to the newly allocated QH, or NULL on error. */
  64 dwc_otg_qh_t *dwc_otg_hcd_qh_create (dwc_otg_hcd_t *_hcd, struct urb *_urb)
  65 {
  66         dwc_otg_qh_t *qh;
  67
  68         /* Allocate memory */
  69         /** @todo add memflags argument */
  70         qh = dwc_otg_hcd_qh_alloc ();
  71         if (qh == NULL) {
  72                 return NULL;
  73         }
  74
  75         dwc_otg_hcd_qh_init (_hcd, qh, _urb);
  76         return qh;
  77 }
  78
  79 /** Free each QTD in the QH's QTD-list then free the QH.  QH should already be
  80  * removed from a list.  QTD list should already be empty if called from URB
  81  * Dequeue.
  82  *
  83  * @param[in] _qh The QH to free.
  84  */
  85 void dwc_otg_hcd_qh_free (dwc_otg_qh_t *_qh)
  86 {
  87         dwc_otg_qtd_t *qtd;
  88         struct list_head *pos;
  89
  90         /* Free each QTD in the QTD list */
  91         for (pos = _qh->qtd_list.next;
  92              pos != &_qh->qtd_list;
  93              pos = _qh->qtd_list.next)
  94         {
  95                 list_del (pos);
  96                 qtd = dwc_list_to_qtd (pos);
  97                 dwc_otg_hcd_qtd_free (qtd);
  98         }
  99
 100         kfree (_qh);
 101         return;
 102 }
 103
 104 /** Initializes a QH structure.
 105  *
 106  * @param[in] _hcd The HCD state structure for the DWC OTG controller.
 107  * @param[in] _qh The QH to init.
 108  * @param[in] _urb Holds the information about the device/endpoint that we need
 109  * to initialize the QH. */
 110 #define SCHEDULE_SLOP 10
 111 void dwc_otg_hcd_qh_init(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh, struct urb *_urb)
 112 {
 113         memset (_qh, 0, sizeof (dwc_otg_qh_t));
 114         /* Initialize QH */
 115         switch (usb_pipetype(_urb->pipe)) {
 116         case PIPE_CONTROL:
 117                 _qh->ep_type = USB_ENDPOINT_XFER_CONTROL;
 118                 break;
 119         case PIPE_BULK:
 120                 _qh->ep_type = USB_ENDPOINT_XFER_BULK;
 121                 break;
 122         case PIPE_ISOCHRONOUS:
 123                 _qh->ep_type = USB_ENDPOINT_XFER_ISOC;
 124                 break;
 125         case PIPE_INTERRUPT:
 126                 _qh->ep_type = USB_ENDPOINT_XFER_INT;
 127                 break;
 128         }
 129
 130         _qh->ep_is_in = usb_pipein(_urb->pipe) ? 1 : 0;
 131
 132         _qh->data_toggle = DWC_OTG_HC_PID_DATA0;
 133         _qh->maxp = usb_maxpacket(_urb->dev, _urb->pipe, !(usb_pipein(_urb->pipe)));
 134         INIT_LIST_HEAD(&_qh->qtd_list);
 135         INIT_LIST_HEAD(&_qh->qh_list_entry);
 136         _qh->channel = NULL;
 137
 138         /* FS/LS Enpoint on HS Hub
 139          * NOT virtual root hub */
 140         _qh->do_split = 0;
 141
 142         /* yk@rk 20100625
 143          * _urb->dev->tt->hub may be null
 144          */
 145         if((_urb->dev->tt)&&(!_urb->dev->tt->hub))
 146                 DWC_PRINT("%s tt->hub null!\n",__func__);
 147         if (((_urb->dev->speed == USB_SPEED_LOW) ||
 148              (_urb->dev->speed == USB_SPEED_FULL)) &&
 149             (_urb->dev->tt) && (_urb->dev->tt->hub)&&
 150             (_urb->dev->tt->hub->devnum != 1))
 151         {
 152                 DWC_DEBUGPL(DBG_HCD, "QH init: EP %d: TT found at hub addr %d, for port %d\n",
 153                            usb_pipeendpoint(_urb->pipe), _urb->dev->tt->hub->devnum,
 154                            _urb->dev->ttport);
 155                 _qh->do_split = 1;
 156         }
 157
 158         if (_qh->ep_type == USB_ENDPOINT_XFER_INT ||
 159             _qh->ep_type == USB_ENDPOINT_XFER_ISOC) {
 160                 /* Compute scheduling parameters once and save them. */
 161                 hprt0_data_t hprt;
 162
 163                 /** @todo Account for split transfers in the bus time. */
 164                 int bytecount = dwc_hb_mult(_qh->maxp) * dwc_max_packet(_qh->maxp);
 165                 /*
 166                  * The results from usb_calc_bus_time are in nanosecs,
 167                  * so divide the result by 1000 to convert to
 168                  * microsecs expected by this driver
 169                  */
 170                 _qh->usecs = usb_calc_bus_time(_urb->dev->speed,
 171                                                usb_pipein(_urb->pipe),
 172                                                (_qh->ep_type == USB_ENDPOINT_XFER_ISOC),
 173                                                bytecount) / 1000;
 174
 175                 /* Start in a slightly future (micro)frame. */
 176                 _qh->sched_frame = dwc_frame_num_inc(_hcd->frame_number,
 177                                                      SCHEDULE_SLOP);
 178                 _qh->interval = _urb->interval;
 179 #if 0
 180                 /* Increase interrupt polling rate for debugging. */
 181                 if (_qh->ep_type == USB_ENDPOINT_XFER_INT) {
 182                         _qh->interval = 8;
 183                 }
 184 #endif
 185                 hprt.d32 = dwc_read_reg32(_hcd->core_if->host_if->hprt0);
 186                 if ((hprt.b.prtspd == DWC_HPRT0_PRTSPD_HIGH_SPEED) &&
 187                     ((_urb->dev->speed == USB_SPEED_LOW) ||
 188                      (_urb->dev->speed == USB_SPEED_FULL)))
 189                 {
 190                         _qh->interval *= 8;
 191                         _qh->sched_frame |= 0x7;
 192                         _qh->start_split_frame = _qh->sched_frame;
 193                 }
 194
 195         }
 196
 197         DWC_DEBUGPL(DBG_HCD, "DWC OTG HCD QH Initialized\n");
 198         DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH  - qh = %p\n", _qh);
 199         DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH  - Device Address = %d\n",
 200                     _urb->dev->devnum);
 201         DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH  - Endpoint %d, %s\n",
 202                     usb_pipeendpoint(_urb->pipe),
 203                     usb_pipein(_urb->pipe) == USB_DIR_IN ? "IN" : "OUT");
 204         DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH  - Speed = %s\n",
 205                     ({ char *speed; switch (_urb->dev->speed) {
 206                     case USB_SPEED_LOW: speed = "low";  break;
 207                     case USB_SPEED_FULL: speed = "full";        break;
 208                     case USB_SPEED_HIGH: speed = "high";        break;
 209                     default: speed = "?";       break;
 210                     }; speed;}));
 211         DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH  - Type = %s\n",
 212                     ({ char *type; switch (_qh->ep_type) {
 213                     case USB_ENDPOINT_XFER_ISOC: type = "isochronous";  break;
 214                     case USB_ENDPOINT_XFER_INT: type = "interrupt";     break;
 215                     case USB_ENDPOINT_XFER_CONTROL: type = "control";   break;
 216                     case USB_ENDPOINT_XFER_BULK: type = "bulk"; break;
 217                     default: type = "?";        break;
 218                     }; type;}));
 219 #ifdef DEBUG
 220         if (_qh->ep_type == USB_ENDPOINT_XFER_INT) {
 221                 DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH - usecs = %d\n",
 222                             _qh->usecs);
 223                 DWC_DEBUGPL(DBG_HCDV, "DWC OTG HCD QH - interval = %d\n",
 224                             _qh->interval);
 225         }
 226 #endif
 227
 228         return;
 229 }
 230
 231 /**
 232  * Checks that a channel is available for a periodic transfer.
 233  *
 234  * @return 0 if successful, negative error code otherise.
 235  */
 236 static int periodic_channel_available(dwc_otg_hcd_t *_hcd)
 237 {
 238         /*
 239          * Currently assuming that there is a dedicated host channnel for each
 240          * periodic transaction plus at least one host channel for
 241          * non-periodic transactions.
 242          */
 243         int status;
 244         int num_channels;
 245
 246         num_channels = _hcd->core_if->core_params->host_channels;
 247         if ((_hcd->periodic_channels + _hcd->non_periodic_channels < num_channels) &&
 248             (_hcd->periodic_channels < num_channels - 1)) {
 249                 status = 0;
 250         }
 251         else {
 252                 DWC_NOTICE("%s: Total channels: %d, Periodic: %d, Non-periodic: %d\n",
 253                            __func__, num_channels, _hcd->periodic_channels,
 254                            _hcd->non_periodic_channels);
 255                 status = -ENOSPC;
 256         }
 257
 258         return status;
 259 }
 260
 261 /**
 262  * Checks that there is sufficient bandwidth for the specified QH in the
 263  * periodic schedule. For simplicity, this calculation assumes that all the
 264  * transfers in the periodic schedule may occur in the same (micro)frame.
 265  *
 266  * @param _hcd The HCD state structure for the DWC OTG controller.
 267  * @param _qh QH containing periodic bandwidth required.
 268  *
 269  * @return 0 if successful, negative error code otherwise.
 270  */
 271 static int check_periodic_bandwidth(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 272 {
 273         int             status;
 274         uint16_t        max_claimed_usecs;
 275
 276         status = 0;
 277
 278         if (_hcd->core_if->core_params->speed == DWC_SPEED_PARAM_HIGH) {
 279                 /*
 280                  * High speed mode.
 281                  * Max periodic usecs is 80% x 125 usec = 100 usec.
 282                  */
 283                 max_claimed_usecs = 100 - _qh->usecs;
 284         } else {
 285                 /*
 286                  * Full speed mode.
 287                  * Max periodic usecs is 90% x 1000 usec = 900 usec.
 288                  */
 289                 max_claimed_usecs = 900 - _qh->usecs;
 290         }
 291
 292         if (_hcd->periodic_usecs > max_claimed_usecs) {
 293                 DWC_NOTICE("%s: already claimed usecs %d, required usecs %d\n",
 294                            __func__, _hcd->periodic_usecs, _qh->usecs);
 295                 status = -ENOSPC;
 296         }
 297
 298         return status;
 299 }
 300
 301 /**
 302  * Checks that the max transfer size allowed in a host channel is large enough
 303  * to handle the maximum data transfer in a single (micro)frame for a periodic
 304  * transfer.
 305  *
 306  * @param _hcd The HCD state structure for the DWC OTG controller.
 307  * @param _qh QH for a periodic endpoint.
 308  *
 309  * @return 0 if successful, negative error code otherwise.
 310  */
 311 static int check_max_xfer_size(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 312 {
 313         int             status;
 314         uint32_t        max_xfer_size;
 315         uint32_t        max_channel_xfer_size;
 316
 317         status = 0;
 318
 319         max_xfer_size = dwc_max_packet(_qh->maxp) * dwc_hb_mult(_qh->maxp);
 320         max_channel_xfer_size = _hcd->core_if->core_params->max_transfer_size;
 321
 322         if (max_xfer_size > max_channel_xfer_size) {
 323                 DWC_NOTICE("%s: Periodic xfer length %d > "
 324                             "max xfer length for channel %d\n",
 325                             __func__, max_xfer_size, max_channel_xfer_size);
 326                 status = -ENOSPC;
 327         }
 328
 329         return status;
 330 }
 331
 332 /**
 333  * Schedules an interrupt or isochronous transfer in the periodic schedule.
 334  *
 335  * @param _hcd The HCD state structure for the DWC OTG controller.
 336  * @param _qh QH for the periodic transfer. The QH should already contain the
 337  * scheduling information.
 338  *
 339  * @return 0 if successful, negative error code otherwise.
 340  */
 341 static int schedule_periodic(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 342 {
 343         int status = 0;
 344
 345         status = periodic_channel_available(_hcd);
 346         if (status) {
 347                 DWC_NOTICE("%s: No host channel available for periodic "
 348                            "transfer.\n", __func__);
 349                 return status;
 350         }
 351
 352         status = check_periodic_bandwidth(_hcd, _qh);
 353         if (status) {
 354                 DWC_NOTICE("%s: Insufficient periodic bandwidth for "
 355                            "periodic transfer.\n", __func__);
 356                 return status;
 357         }
 358
 359         status = check_max_xfer_size(_hcd, _qh);
 360         if (status) {
 361                 DWC_NOTICE("%s: Channel max transfer size too small "
 362                             "for periodic transfer.\n", __func__);
 363                 return status;
 364         }
 365
 366         /* Always start in the inactive schedule. */
 367         list_add_tail(&_qh->qh_list_entry, &_hcd->periodic_sched_inactive);
 368
 369         /* Reserve the periodic channel. */
 370         _hcd->periodic_channels++;
 371
 372         /* Update claimed usecs per (micro)frame. */
 373         _hcd->periodic_usecs += _qh->usecs;
 374
 375         /* Update average periodic bandwidth claimed and # periodic reqs for usbfs. */
 376         hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_allocated += _qh->usecs / _qh->interval;
 377         if (_qh->ep_type == USB_ENDPOINT_XFER_INT) {
 378                 hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_int_reqs++;
 379                 DWC_DEBUGPL(DBG_HCD, "Scheduled intr: qh %p, usecs %d, period %d\n",
 380                             _qh, _qh->usecs, _qh->interval);
 381         } else {
 382                 hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_isoc_reqs++;
 383                 DWC_DEBUGPL(DBG_HCD, "Scheduled isoc: qh %p, usecs %d, period %d\n",
 384                             _qh, _qh->usecs, _qh->interval);
 385         }
 386
 387         return status;
 388 }
 389
 390 /**
 391  * This function adds a QH to either the non periodic or periodic schedule if
 392  * it is not already in the schedule. If the QH is already in the schedule, no
 393  * action is taken.
 394  *
 395  * @return 0 if successful, negative error code otherwise.
 396  */
 397 int dwc_otg_hcd_qh_add (dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 398 {
 399         int status = 0;
 400
 401         if (!spin_is_locked(&_hcd->global_lock))        {
 402                 //pr_err("%s don't have hcd->global_lock\n", __func__);
 403                 //BUG();
 404         }
 405
 406         if (!list_empty(&_qh->qh_list_entry)) {
 407                 /* QH already in a schedule. */
 408                 goto done;
 409         }
 410
 411         /* Add the new QH to the appropriate schedule */
 412         if (dwc_qh_is_non_per(_qh)) {
 413                 /* Always start in the inactive schedule. */
 414                 list_add_tail(&_qh->qh_list_entry, &_hcd->non_periodic_sched_inactive);
 415         } else {
 416                 status = schedule_periodic(_hcd, _qh);
 417         }
 418
 419  done:
 420         //local_irq_restore(flags);
 421
 422         return status;
 423 }
 424
 425 /**
 426  * Removes an interrupt or isochronous transfer from the periodic schedule.
 427  *
 428  * @param _hcd The HCD state structure for the DWC OTG controller.
 429  * @param _qh QH for the periodic transfer.
 430  */
 431 static void deschedule_periodic(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 432 {
 433         list_del_init(&_qh->qh_list_entry);
 434
 435         /* Release the periodic channel reservation. */
 436         _hcd->periodic_channels--;
 437
 438         /* Update claimed usecs per (micro)frame. */
 439         _hcd->periodic_usecs -= _qh->usecs;
 440
 441         /* Update average periodic bandwidth claimed and # periodic reqs for usbfs. */
 442         hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_allocated -= _qh->usecs / _qh->interval;
 443
 444         if (_qh->ep_type == USB_ENDPOINT_XFER_INT) {
 445                 hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_int_reqs--;
 446                 DWC_DEBUGPL(DBG_HCD, "Descheduled intr: qh %p, usecs %d, period %d\n",
 447                             _qh, _qh->usecs, _qh->interval);
 448         } else {
 449                 hcd_to_bus(dwc_otg_hcd_to_hcd(_hcd))->bandwidth_isoc_reqs--;
 450                 DWC_DEBUGPL(DBG_HCD, "Descheduled isoc: qh %p, usecs %d, period %d\n",
 451                             _qh, _qh->usecs, _qh->interval);
 452         }
 453 }
 454
 455 /**
 456  * Removes a QH from either the non-periodic or periodic schedule.  Memory is
 457  * not freed.
 458  *
 459  * @param[in] _hcd The HCD state structure.
 460  * @param[in] _qh QH to remove from schedule. */
 461 void dwc_otg_hcd_qh_remove (dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh)
 462 {
 463         if (!spin_is_locked(&_hcd->global_lock))        {
 464                 //pr_err("%s don't have hcd->global_lock\n", __func__);
 465                 //BUG();
 466         }
 467
 468         if (list_empty(&_qh->qh_list_entry)) {
 469                 /* QH is not in a schedule. */
 470                 goto done;
 471         }
 472
 473         if (dwc_qh_is_non_per(_qh)) {
 474                 if (_hcd->non_periodic_qh_ptr == &_qh->qh_list_entry) {
 475                         _hcd->non_periodic_qh_ptr = _hcd->non_periodic_qh_ptr->next;
 476                 }
 477                 list_del_init(&_qh->qh_list_entry);
 478         } else {
 479                 deschedule_periodic(_hcd, _qh);
 480         }
 481
 482  done:
 483         ;
 484 }
 485
 486 /**
 487  * Deactivates a QH. For non-periodic QHs, removes the QH from the active
 488  * non-periodic schedule. The QH is added to the inactive non-periodic
 489  * schedule if any QTDs are still attached to the QH.
 490  *
 491  * For periodic QHs, the QH is removed from the periodic queued schedule. If
 492  * there are any QTDs still attached to the QH, the QH is added to either the
 493  * periodic inactive schedule or the periodic ready schedule and its next
 494  * scheduled frame is calculated. The QH is placed in the ready schedule if
 495  * the scheduled frame has been reached already. Otherwise it's placed in the
 496  * inactive schedule. If there are no QTDs attached to the QH, the QH is
 497  * completely removed from the periodic schedule.
 498  */
 499 void dwc_otg_hcd_qh_deactivate(dwc_otg_hcd_t *_hcd, dwc_otg_qh_t *_qh, int sched_next_periodic_split)
 500 {
 501         if (!spin_is_locked(&_hcd->global_lock))        {
 502                 //pr_err("%s don't have hcd->global_lock\n", __func__);
 503                 //BUG();
 504         }
 505         if (dwc_qh_is_non_per(_qh)) {
 506                 dwc_otg_hcd_qh_remove(_hcd, _qh);
 507                 if (!list_empty(&_qh->qtd_list)) {
 508                         /* Add back to inactive non-periodic schedule. */
 509                         dwc_otg_hcd_qh_add(_hcd, _qh);
 510                 return;
 511                 }
 512         } else {
 513                 uint16_t frame_number = dwc_otg_hcd_get_frame_number(dwc_otg_hcd_to_hcd(_hcd));
 514
 515                 if (_qh->do_split) {
 516                         /* Schedule the next continuing periodic split transfer */
 517                         if (sched_next_periodic_split) {
 518
 519                                 _qh->sched_frame = frame_number;
 520                                 if (dwc_frame_num_le(frame_number,
 521                                                      dwc_frame_num_inc(_qh->start_split_frame, 1))) {
 522                                         /*
 523                                          * Allow one frame to elapse after start
 524                                          * split microframe before scheduling
 525                                          * complete split, but DONT if we are
 526                                          * doing the next start split in the
 527                                          * same frame for an ISOC out.
 528                                          */
 529                                         if ((_qh->ep_type != USB_ENDPOINT_XFER_ISOC) || (_qh->ep_is_in != 0)) {
 530                                                 _qh->sched_frame = dwc_frame_num_inc(_qh->sched_frame, 1);
 531                                         }
 532                                 }
 533                         } else {
 534                                 _qh->sched_frame = dwc_frame_num_inc(_qh->start_split_frame,
 535                                                                      _qh->interval);
 536                                 if (dwc_frame_num_le(_qh->sched_frame, frame_number)) {
 537                                         _qh->sched_frame = frame_number;
 538                                 }
 539                                 _qh->sched_frame |= 0x7;
 540                                 _qh->start_split_frame = _qh->sched_frame;
 541                         }
 542                 } else {
 543                         _qh->sched_frame = dwc_frame_num_inc(_qh->sched_frame, _qh->interval);
 544                         if (dwc_frame_num_le(_qh->sched_frame, frame_number)) {
 545                                 _qh->sched_frame = frame_number;
 546                         }
 547                 }
 548
 549                 if (list_empty(&_qh->qtd_list)) {
 550                         dwc_otg_hcd_qh_remove(_hcd, _qh);
 551                 } else {
 552                         /*
 553                          * Remove from periodic_sched_queued and move to
 554                          * appropriate queue.
 555                          */
 556                         if (_qh->sched_frame == frame_number) {
 557                                 list_move(&_qh->qh_list_entry,
 558                                           &_hcd->periodic_sched_ready);
 559                         } else {
 560                                 list_move(&_qh->qh_list_entry,
 561                                           &_hcd->periodic_sched_inactive);
 562                         }
 563                 }
 564         }
 565
 566
 567 }
 568
 569 /**
 570  * This function allocates and initializes a QTD.
 571  *
 572  * @param[in] _urb The URB to create a QTD from.  Each URB-QTD pair will end up
 573  * pointing to each other so each pair should have a unique correlation.
 574  *
 575  * @return Returns pointer to the newly allocated QTD, or NULL on error. */
 576 dwc_otg_qtd_t *dwc_otg_hcd_qtd_create (struct urb *_urb)
 577 {
 578         dwc_otg_qtd_t *qtd;
 579
 580         qtd = dwc_otg_hcd_qtd_alloc ();
 581         if (qtd == NULL) {
 582                 return NULL;
 583         }
 584
 585         dwc_otg_hcd_qtd_init (qtd, _urb);
 586         return qtd;
 587 }
 588
 589 /**
 590  * Initializes a QTD structure.
 591  *
 592  * @param[in] _qtd The QTD to initialize.
 593  * @param[in] _urb The URB to use for initialization.  */
 594 void dwc_otg_hcd_qtd_init (dwc_otg_qtd_t *_qtd, struct urb *_urb)
 595 {
 596         memset (_qtd, 0, sizeof (dwc_otg_qtd_t));
 597         _qtd->urb = _urb;
 598         if (usb_pipecontrol(_urb->pipe)) {
 599                 /*
 600                  * The only time the QTD data toggle is used is on the data
 601                  * phase of control transfers. This phase always starts with
 602                  * DATA1.
 603                  */
 604                 _qtd->data_toggle = DWC_OTG_HC_PID_DATA1;
 605                 _qtd->control_phase = DWC_OTG_CONTROL_SETUP;
 606         }
 607
 608         /* start split */
 609         _qtd->complete_split = 0;
 610         _qtd->isoc_split_pos = DWC_HCSPLIT_XACTPOS_ALL;
 611         _qtd->isoc_split_offset = 0;
 612
 613         /* Store the qtd ptr in the urb to reference what QTD. */
 614         _urb->hcpriv = _qtd;
 615         return;
 616 }
 617
 618 /**
 619  * This function adds a QTD to the QTD-list of a QH.  It will find the correct
 620  * QH to place the QTD into.  If it does not find a QH, then it will create a
 621  * new QH. If the QH to which the QTD is added is not currently scheduled, it
 622  * is placed into the proper schedule based on its EP type.
 623  *
 624  * @param[in] _qtd The QTD to add
 625  * @param[in] _dwc_otg_hcd The DWC HCD structure
 626  *
 627  * @return 0 if successful, negative error code otherwise.
 628  */
 629 int dwc_otg_hcd_qtd_add (dwc_otg_qtd_t *_qtd,
 630                          dwc_otg_hcd_t *_dwc_otg_hcd)
 631 {
 632         struct usb_host_endpoint *ep;
 633         dwc_otg_qh_t *qh;
 634         //unsigned long flags;
 635         int retval = 0;
 636
 637         struct urb *urb = _qtd->urb;
 638
 639         //local_irq_save(flags);
 640
 641         /*
 642          * Get the QH which holds the QTD-list to insert to. Create QH if it
 643          * doesn't exist.
 644          */
 645         ep = dwc_urb_to_endpoint(urb);
 646         qh = (dwc_otg_qh_t *) ep->hcpriv;
 647         if (qh == NULL) {
 648                 qh = dwc_otg_hcd_qh_create (_dwc_otg_hcd, urb);
 649                 if (qh == NULL) {
 650                         retval = -ENOMEM;
 651                         goto done;
 652                 }
 653                 ep->hcpriv = qh;
 654         }
 655
 656         retval = dwc_otg_hcd_qh_add(_dwc_otg_hcd, qh);
 657         if (retval == 0) {
 658                 list_add_tail(&_qtd->qtd_list_entry, &qh->qtd_list);
 659         }
 660
 661  done:
 662         //local_irq_restore(flags);
 663         return retval;
 664 }
 665
 666 #endif /* DWC_DEVICE_ONLY */