drivers/usb/dwc_otg_310/dwc_otg_driver.c

   1 /* ==========================================================================
   2  * $File: //dwh/usb_iip/dev/software/otg/linux/drivers/dwc_otg_driver.c $
   3  * $Revision: #94 $
   4  * $Date: 2012/12/21 $
   5  * $Change: 2131568 $
   6  *
   7  * Synopsys HS OTG Linux Software Driver and documentation (hereinafter,
   8  * "Software") is an Unsupported proprietary work of Synopsys, Inc. unless
   9  * otherwise expressly agreed to in writing between Synopsys and you.
  10  *
  11  * The Software IS NOT an item of Licensed Software or Licensed Product under
  12  * any End User Software License Agreement or Agreement for Licensed Product
  13  * with Synopsys or any supplement thereto. You are permitted to use and
  14  * redistribute this Software in source and binary forms, with or without
  15  * modification, provided that redistributions of source code must retain this
  16  * notice. You may not view, use, disclose, copy or distribute this file or
  17  * any information contained herein except pursuant to this license grant from
  18  * Synopsys. If you do not agree with this notice, including the disclaimer
  19  * below, then you are not authorized to use the Software.
  20  *
  21  * THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS" BASIS
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS BE LIABLE FOR ANY DIRECT,
  25  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  26  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  27  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  28  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  30  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH
  31  * DAMAGE.
  32  * ========================================================================== */
  33
  34 /** @file
  35  * The dwc_otg_driver module provides the initialization and cleanup entry
  36  * points for the DWC_otg driver. This module will be dynamically installed
  37  * after Linux is booted using the insmod command. When the module is
  38  * installed, the dwc_otg_driver_init function is called. When the module is
  39  * removed (using rmmod), the dwc_otg_driver_cleanup function is called.
  40  *
  41  * This module also defines a data structure for the dwc_otg_driver, which is
  42  * used in conjunction with the standard ARM lm_device structure. These
  43  * structures allow the OTG driver to comply with the standard Linux driver
  44  * model in which devices and drivers are registered with a bus driver. This
  45  * has the benefit that Linux can expose attributes of the driver and device
  46  * in its special sysfs file system. Users can then read or write files in
  47  * this file system to perform diagnostics on the driver components or the
  48  * device.
  49  */
  50
  51 #include "dwc_otg_os_dep.h"
  52 #include "common_port/dwc_os.h"
  53 #include "dwc_otg_dbg.h"
  54 #include "dwc_otg_driver.h"
  55 #include "dwc_otg_attr.h"
  56 #include "dwc_otg_core_if.h"
  57 #include "dwc_otg_pcd_if.h"
  58 #include "dwc_otg_hcd_if.h"
  59 #include "dwc_otg_cil.h"
  60 #include "dwc_otg_pcd.h"
  61
  62 #include "usbdev_rk.h"
  63
  64 #define DWC_DRIVER_VERSION      "3.10a 21-DEC-2012"
  65 #define DWC_DRIVER_DESC         "HS OTG USB Controller driver"
  66
  67 static const char dwc_host20_driver_name[] = "usb20_host";
  68 static const char dwc_otg20_driver_name[] = "usb20_otg";
  69
  70 dwc_otg_device_t *g_otgdev;
  71
  72 extern int pcd_init(struct platform_device *_dev);
  73 extern int otg20_hcd_init(struct platform_device *_dev);
  74 extern int host20_hcd_init(struct platform_device *_dev);
  75 extern int pcd_remove(struct platform_device *_dev);
  76 extern void hcd_remove(struct platform_device *_dev);
  77 extern void dwc_otg_adp_start(dwc_otg_core_if_t *core_if, uint8_t is_host);
  78
  79
  80
  81 static u32 usb_to_uart_status;
  82 /*-------------------------------------------------------------------------*/
  83 /* Encapsulate the module parameter settings */
  84
  85 struct dwc_otg_driver_module_params {
  86         int32_t opt;
  87         int32_t otg_cap;
  88         int32_t dma_enable;
  89         int32_t dma_desc_enable;
  90         int32_t dma_burst_size;
  91         int32_t speed;
  92         int32_t host_support_fs_ls_low_power;
  93         int32_t host_ls_low_power_phy_clk;
  94         int32_t enable_dynamic_fifo;
  95         int32_t data_fifo_size;
  96         int32_t dev_rx_fifo_size;
  97         int32_t dev_nperio_tx_fifo_size;
  98         uint32_t dev_perio_tx_fifo_size[MAX_PERIO_FIFOS];
  99         int32_t host_rx_fifo_size;
 100         int32_t host_nperio_tx_fifo_size;
 101         int32_t host_perio_tx_fifo_size;
 102         int32_t max_transfer_size;
 103         int32_t max_packet_count;
 104         int32_t host_channels;
 105         int32_t dev_endpoints;
 106         int32_t phy_type;
 107         int32_t phy_utmi_width;
 108         int32_t phy_ulpi_ddr;
 109         int32_t phy_ulpi_ext_vbus;
 110         int32_t i2c_enable;
 111         int32_t ulpi_fs_ls;
 112         int32_t ts_dline;
 113         int32_t en_multiple_tx_fifo;
 114         uint32_t dev_tx_fifo_size[MAX_TX_FIFOS];
 115         uint32_t thr_ctl;
 116         uint32_t tx_thr_length;
 117         uint32_t rx_thr_length;
 118         int32_t pti_enable;
 119         int32_t mpi_enable;
 120         int32_t lpm_enable;
 121         int32_t besl_enable;
 122         int32_t baseline_besl;
 123         int32_t deep_besl;
 124         int32_t ic_usb_cap;
 125         int32_t ahb_thr_ratio;
 126         int32_t power_down;
 127         int32_t reload_ctl;
 128         int32_t dev_out_nak;
 129         int32_t cont_on_bna;
 130         int32_t ahb_single;
 131         int32_t otg_ver;
 132         int32_t adp_enable;
 133 };
 134
 135 static struct dwc_otg_driver_module_params dwc_otg_module_params = {
 136         .opt = -1,
 137         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 138         .dma_enable = -1,
 139         .dma_desc_enable = 0,
 140         .dma_burst_size = -1,
 141         .speed = -1,
 142         .host_support_fs_ls_low_power = -1,
 143         .host_ls_low_power_phy_clk = -1,
 144         .enable_dynamic_fifo = 1,
 145         .data_fifo_size = -1,
 146         .dev_rx_fifo_size = 0x120,
 147         .dev_nperio_tx_fifo_size = 0x10,
 148         .dev_perio_tx_fifo_size = {
 149                                    /* dev_perio_tx_fifo_size_1 */
 150                                    -1,
 151                                    -1,
 152                                    -1,
 153                                    -1,
 154                                    -1,
 155                                    -1,
 156                                    -1,
 157                                    -1,
 158                                    -1,
 159                                    -1,
 160                                    -1,
 161                                    -1,
 162                                    -1,
 163                                    -1,
 164                                    -1
 165                                    /* 15 */
 166                                    },
 167         .host_rx_fifo_size = -1,
 168         .host_nperio_tx_fifo_size = -1,
 169         .host_perio_tx_fifo_size = -1,
 170         .max_transfer_size = -1,
 171         .max_packet_count = -1,
 172         .host_channels = -1,
 173         .dev_endpoints = -1,
 174         .phy_type = -1,
 175         .phy_utmi_width = -1,
 176         .phy_ulpi_ddr = -1,
 177         .phy_ulpi_ext_vbus = -1,
 178         .i2c_enable = -1,
 179         .ulpi_fs_ls = -1,
 180         .ts_dline = -1,
 181         .en_multiple_tx_fifo = -1,
 182         .dev_tx_fifo_size = {
 183                              /* dev_tx_fifo_size */
 184                              0x100,
 185                              0x80,
 186                              0x80,
 187                              0x60,
 188                              0x10,
 189                              0x10,
 190                              -1,
 191                              -1,
 192                              -1,
 193                              -1,
 194                              -1,
 195                              -1,
 196                              -1,
 197                              -1,
 198                              -1
 199                              /* 15 */
 200                              },
 201         .thr_ctl = -1,
 202         .tx_thr_length = -1,
 203         .rx_thr_length = -1,
 204         .pti_enable = -1,
 205         .mpi_enable = -1,
 206         .lpm_enable = -1,
 207         .besl_enable = -1,
 208         .baseline_besl = -1,
 209         .deep_besl = -1,
 210         .ic_usb_cap = -1,
 211         .ahb_thr_ratio = -1,
 212         .power_down = -1,
 213         .reload_ctl = -1,
 214         .dev_out_nak = -1,
 215         .cont_on_bna = -1,
 216         .ahb_single = -1,
 217         .otg_ver = -1,
 218         .adp_enable = 0,
 219 };
 220
 221 #ifdef CONFIG_USB20_HOST
 222 static struct dwc_otg_driver_module_params dwc_host_module_params = {
 223         .opt = -1,
 224         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 225         .dma_enable = -1,
 226         .dma_desc_enable = 0,
 227         .dma_burst_size = -1,
 228         .speed = -1,
 229         .host_support_fs_ls_low_power = -1,
 230         .host_ls_low_power_phy_clk = -1,
 231         .enable_dynamic_fifo = -1,
 232         .data_fifo_size = -1,
 233         .dev_rx_fifo_size = -1,
 234         .dev_nperio_tx_fifo_size = -1,
 235         .dev_perio_tx_fifo_size = {
 236                                    /* dev_perio_tx_fifo_size_1 */
 237                                    -1,
 238                                    -1,
 239                                    -1,
 240                                    -1,
 241                                    -1,
 242                                    -1,
 243                                    -1,
 244                                    -1,
 245                                    -1,
 246                                    -1,
 247                                    -1,
 248                                    -1,
 249                                    -1,
 250                                    -1,
 251                                    -1
 252                                    /* 15 */
 253                                    },
 254         .host_rx_fifo_size = -1,
 255         .host_nperio_tx_fifo_size = -1,
 256         .host_perio_tx_fifo_size = -1,
 257         .max_transfer_size = -1,
 258         .max_packet_count = -1,
 259         .host_channels = -1,
 260         .dev_endpoints = -1,
 261         .phy_type = -1,
 262         .phy_utmi_width = -1,
 263         .phy_ulpi_ddr = -1,
 264         .phy_ulpi_ext_vbus = -1,
 265         .i2c_enable = -1,
 266         .ulpi_fs_ls = -1,
 267         .ts_dline = -1,
 268         .en_multiple_tx_fifo = -1,
 269         .dev_tx_fifo_size = {
 270                              /* dev_tx_fifo_size */
 271                              -1,
 272                              -1,
 273                              -1,
 274                              -1,
 275                              -1,
 276                              -1,
 277                              -1,
 278                              -1,
 279                              -1,
 280                              -1,
 281                              -1,
 282                              -1,
 283                              -1,
 284                              -1,
 285                              -1
 286                              /* 15 */
 287                              },
 288         .thr_ctl = -1,
 289         .tx_thr_length = -1,
 290         .rx_thr_length = -1,
 291         .pti_enable = -1,
 292         .mpi_enable = -1,
 293         .lpm_enable = -1,
 294         .besl_enable = -1,
 295         .baseline_besl = -1,
 296         .deep_besl = -1,
 297         .ic_usb_cap = -1,
 298         .ahb_thr_ratio = -1,
 299         .power_down = -1,
 300         .reload_ctl = -1,
 301         .dev_out_nak = -1,
 302         .cont_on_bna = -1,
 303         .ahb_single = -1,
 304         .otg_ver = -1,
 305         .adp_enable = 0,
 306 };
 307 #endif
 308
 309 /**
 310  * This function shows the Driver Version.
 311  */
 312 static ssize_t version_show(struct device_driver *dev, char *buf)
 313 {
 314         return snprintf(buf, sizeof(DWC_DRIVER_VERSION) + 2, "%s\n",
 315                         DWC_DRIVER_VERSION);
 316 }
 317
 318 static DRIVER_ATTR(version, S_IRUGO, version_show, NULL);
 319
 320 /**
 321  * Global Debug Level Mask.
 322  */
 323 uint32_t g_dbg_lvl = DBG_OFF;   /* OFF */
 324
 325 /**
 326  * This function shows the driver Debug Level.
 327  */
 328 static ssize_t dbg_level_show(struct device_driver *drv, char *buf)
 329 {
 330         return sprintf(buf, "0x%0x\n", g_dbg_lvl);
 331 }
 332
 333 /**
 334  * This function stores the driver Debug Level.
 335  */
 336 static ssize_t dbg_level_store(struct device_driver *drv, const char *buf,
 337                                size_t count)
 338 {
 339         g_dbg_lvl = simple_strtoul(buf, NULL, 16);
 340         return count;
 341 }
 342
 343 static DRIVER_ATTR(debuglevel, S_IRUGO | S_IWUSR, dbg_level_show,
 344                    dbg_level_store);
 345
 346 extern void hcd_start(dwc_otg_core_if_t *core_if);
 347 extern struct usb_hub *g_dwc_otg_root_hub20;
 348 extern void dwc_otg_hub_disconnect_device(struct usb_hub *hub);
 349
 350 void dwc_otg_force_host(dwc_otg_core_if_t *core_if)
 351 {
 352         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 353         dctl_data_t dctl = {.d32 = 0 };
 354         unsigned long flags;
 355
 356         if (core_if->op_state == A_HOST) {
 357                 printk("dwc_otg_force_host,already in A_HOST mode,everest\n");
 358                 return;
 359         }
 360         core_if->op_state = A_HOST;
 361
 362         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 363         dctl.d32 = DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
 364         dctl.b.sftdiscon = 1;
 365         DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl, dctl.d32);
 366
 367         local_irq_save(flags);
 368         cil_pcd_stop(core_if);
 369         /*
 370          * Initialize the Core for Host mode.
 371          */
 372
 373         dwc_otg_core_init(core_if);
 374         dwc_otg_enable_global_interrupts(core_if);
 375         cil_hcd_start(core_if);
 376         local_irq_restore(flags);
 377 }
 378
 379 void dwc_otg_force_device(dwc_otg_core_if_t *core_if)
 380 {
 381         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 382         unsigned long flags;
 383
 384         local_irq_save(flags);
 385
 386         if (core_if->op_state == B_PERIPHERAL) {
 387                 printk
 388                     ("dwc_otg_force_device,already in B_PERIPHERAL,everest\n");
 389                 return;
 390         }
 391         core_if->op_state = B_PERIPHERAL;
 392         cil_hcd_stop(core_if);
 393         /* dwc_otg_hub_disconnect_device(g_dwc_otg_root_hub20); */
 394         otg_dev->pcd->phy_suspend = 1;
 395         otg_dev->pcd->vbus_status = 0;
 396         dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 397
 398         /* Reset the Controller */
 399         dwc_otg_core_reset(core_if);
 400
 401         dwc_otg_core_init(core_if);
 402         dwc_otg_disable_global_interrupts(core_if);
 403         cil_pcd_start(core_if);
 404
 405         local_irq_restore(flags);
 406 }
 407
 408 static ssize_t force_usb_mode_show(struct device_driver *drv, char *buf)
 409 {
 410         dwc_otg_device_t *otg_dev = g_otgdev;
 411         dwc_otg_core_if_t *core_if = otg_dev->core_if;
 412
 413         return sprintf(buf, "%d\n", core_if->usb_mode);
 414 }
 415
 416 static ssize_t force_usb_mode_store(struct device_driver *drv, const char *buf,
 417                                     size_t count)
 418 {
 419         int new_mode = simple_strtoul(buf, NULL, 16);
 420         dwc_otg_device_t *otg_dev = g_otgdev;
 421         dwc_otg_core_if_t *core_if;
 422         struct dwc_otg_platform_data *pldata;
 423
 424         if (!otg_dev)
 425                 return -EINVAL;
 426
 427         core_if = otg_dev->core_if;
 428         pldata = otg_dev->pldata;
 429
 430         DWC_PRINTF("%s %d->%d\n", __func__, core_if->usb_mode, new_mode);
 431
 432         if (core_if->usb_mode == new_mode) {
 433                 return count;
 434         }
 435
 436         if (pldata->phy_status == USB_PHY_SUSPEND) {
 437                 pldata->clock_enable(pldata, 1);
 438                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 439         }
 440
 441         switch (new_mode) {
 442         case USB_MODE_FORCE_HOST:
 443                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 444                         /* device-->host */
 445                         core_if->usb_mode = new_mode;
 446                         dwc_otg_force_host(core_if);
 447                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 448                         core_if->usb_mode = new_mode;
 449                         if (dwc_otg_is_host_mode(core_if))
 450                                 dwc_otg_set_force_mode(core_if, new_mode);
 451                         else
 452                                 dwc_otg_force_host(core_if);
 453                 }
 454                 break;
 455
 456         case USB_MODE_FORCE_DEVICE:
 457                 if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 458                         core_if->usb_mode = new_mode;
 459                         dwc_otg_force_device(core_if);
 460                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 461                         core_if->usb_mode = new_mode;
 462                         if (dwc_otg_is_device_mode(core_if))
 463                                 dwc_otg_set_force_mode(core_if, new_mode);
 464                         else
 465                                 dwc_otg_force_device(core_if);
 466                 }
 467                 break;
 468
 469         case USB_MODE_NORMAL:
 470                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 471                         core_if->usb_mode = new_mode;
 472                         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 473                         dwc_otg_set_force_mode(core_if, new_mode);
 474                         /* msleep(100); */
 475                         if (dwc_otg_is_host_mode(core_if)) {
 476                                 dwc_otg_force_host(core_if);
 477                         } else {
 478                                 dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 479                         }
 480                 } else if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 481                         core_if->usb_mode = new_mode;
 482                         dwc_otg_set_force_mode(core_if, new_mode);
 483                         /* msleep(100); */
 484                         if (dwc_otg_is_device_mode(core_if)) {
 485                                 dwc_otg_force_device(core_if);
 486                         }
 487                 }
 488                 break;
 489
 490         default:
 491                 break;
 492         }
 493         return count;
 494 }
 495
 496 static DRIVER_ATTR(force_usb_mode, S_IRUGO | S_IWUSR, force_usb_mode_show,
 497                    force_usb_mode_store);
 498
 499 static ssize_t dwc_otg_conn_en_show(struct device_driver *_drv, char *_buf)
 500 {
 501
 502         dwc_otg_device_t *otg_dev = g_otgdev;
 503         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 504         return sprintf(_buf, "%d\n", _pcd->conn_en);
 505
 506 }
 507
 508 static ssize_t dwc_otg_conn_en_store(struct device_driver *_drv,
 509                                      const char *_buf, size_t _count)
 510 {
 511         int enable = simple_strtoul(_buf, NULL, 10);
 512         dwc_otg_device_t *otg_dev = g_otgdev;
 513         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 514         DWC_PRINTF("%s %d->%d\n", __func__, _pcd->conn_en, enable);
 515
 516         _pcd->conn_en = enable;
 517         return _count;
 518 }
 519
 520 static DRIVER_ATTR(dwc_otg_conn_en, S_IRUGO | S_IWUSR, dwc_otg_conn_en_show,
 521                    dwc_otg_conn_en_store);
 522
 523 /* used for product vbus power control, SDK not need.
 524  * If dwc_otg is host mode, enable vbus power.
 525  * If dwc_otg is device mode, disable vbus power.
 526  * return 1 - host mode, 0 - device mode.
 527  */
 528 int dwc_otg_usb_state(void)
 529 {
 530         dwc_otg_device_t *otg_dev = g_otgdev;
 531
 532         if (otg_dev) {
 533                 /* op_state is A_HOST */
 534                 if (1 == otg_dev->core_if->op_state)
 535                         return 1;
 536                 /* op_state is B_PERIPHERAL */
 537                 else if (4 == otg_dev->core_if->op_state)
 538                         return 0;
 539                 else
 540                         return 0;
 541         } else {
 542                 DWC_WARN("g_otgdev is NULL, maybe otg probe is failed!\n");
 543                 return 0;
 544         }
 545 }
 546 EXPORT_SYMBOL(dwc_otg_usb_state);
 547
 548 static ssize_t dwc_otg_op_state_show(struct device_driver *_drv, char *_buf)
 549 {
 550         dwc_otg_device_t *otg_dev = g_otgdev;
 551
 552         if (otg_dev) {
 553                 return sprintf(_buf, "%d\n", otg_dev->core_if->op_state);
 554         } else {
 555                 return sprintf(_buf, "%d\n", 0);
 556         }
 557 }
 558 static DRIVER_ATTR(op_state, S_IRUGO, dwc_otg_op_state_show, NULL);
 559
 560 static ssize_t vbus_status_show(struct device_driver *_drv, char *_buf)
 561 {
 562         dwc_otg_device_t *otg_dev = g_otgdev;
 563         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 564         return sprintf(_buf, "%d\n", _pcd->vbus_status);
 565 }
 566
 567 static DRIVER_ATTR(vbus_status, S_IRUGO, vbus_status_show, NULL);
 568
 569 /**
 570  * This function is called during module intialization
 571  * to pass module parameters to the DWC_OTG CORE.
 572  */
 573 static int set_parameters(dwc_otg_core_if_t *core_if,
 574                           struct dwc_otg_driver_module_params module_params)
 575 {
 576         int retval = 0;
 577         int i;
 578
 579         if (module_params.otg_cap != -1) {
 580                 retval +=
 581                     dwc_otg_set_param_otg_cap(core_if, module_params.otg_cap);
 582         }
 583         if (module_params.dma_enable != -1) {
 584                 retval +=
 585                     dwc_otg_set_param_dma_enable(core_if,
 586                                                  module_params.dma_enable);
 587         }
 588         if (module_params.dma_desc_enable != -1) {
 589                 retval +=
 590                     dwc_otg_set_param_dma_desc_enable(core_if,
 591                                                       module_params.dma_desc_enable);
 592         }
 593         if (module_params.opt != -1) {
 594                 retval += dwc_otg_set_param_opt(core_if, module_params.opt);
 595         }
 596         if (module_params.dma_burst_size != -1) {
 597                 retval +=
 598                     dwc_otg_set_param_dma_burst_size(core_if,
 599                                                      module_params.dma_burst_size);
 600         }
 601         if (module_params.host_support_fs_ls_low_power != -1) {
 602                 retval +=
 603                     dwc_otg_set_param_host_support_fs_ls_low_power(core_if,
 604                                                                    module_params.host_support_fs_ls_low_power);
 605         }
 606         if (module_params.enable_dynamic_fifo != -1) {
 607                 retval +=
 608                     dwc_otg_set_param_enable_dynamic_fifo(core_if,
 609                                                           module_params.enable_dynamic_fifo);
 610         }
 611         if (module_params.data_fifo_size != -1) {
 612                 retval +=
 613                     dwc_otg_set_param_data_fifo_size(core_if,
 614                                                      module_params.data_fifo_size);
 615         }
 616         if (module_params.dev_rx_fifo_size != -1) {
 617                 retval +=
 618                     dwc_otg_set_param_dev_rx_fifo_size(core_if,
 619                                                        module_params.dev_rx_fifo_size);
 620         }
 621         if (module_params.dev_nperio_tx_fifo_size != -1) {
 622                 retval +=
 623                     dwc_otg_set_param_dev_nperio_tx_fifo_size(core_if,
 624                                                               module_params.dev_nperio_tx_fifo_size);
 625         }
 626         if (module_params.host_rx_fifo_size != -1) {
 627                 retval +=
 628                     dwc_otg_set_param_host_rx_fifo_size(core_if,
 629                                                         module_params.
 630                                                         host_rx_fifo_size);
 631         }
 632         if (module_params.host_nperio_tx_fifo_size != -1) {
 633                 retval +=
 634                     dwc_otg_set_param_host_nperio_tx_fifo_size(core_if,
 635                                                                module_params.host_nperio_tx_fifo_size);
 636         }
 637         if (module_params.host_perio_tx_fifo_size != -1) {
 638                 retval +=
 639                     dwc_otg_set_param_host_perio_tx_fifo_size(core_if,
 640                                                               module_params.host_perio_tx_fifo_size);
 641         }
 642         if (module_params.max_transfer_size != -1) {
 643                 retval +=
 644                     dwc_otg_set_param_max_transfer_size(core_if,
 645                                                         module_params.max_transfer_size);
 646         }
 647         if (module_params.max_packet_count != -1) {
 648                 retval +=
 649                     dwc_otg_set_param_max_packet_count(core_if,
 650                                                        module_params.max_packet_count);
 651         }
 652         if (module_params.host_channels != -1) {
 653                 retval +=
 654                     dwc_otg_set_param_host_channels(core_if,
 655                                                     module_params.host_channels);
 656         }
 657         if (module_params.dev_endpoints != -1) {
 658                 retval +=
 659                     dwc_otg_set_param_dev_endpoints(core_if,
 660                                                     module_params.dev_endpoints);
 661         }
 662         if (module_params.phy_type != -1) {
 663                 retval +=
 664                     dwc_otg_set_param_phy_type(core_if, module_params.phy_type);
 665         }
 666         if (module_params.speed != -1) {
 667                 retval += dwc_otg_set_param_speed(core_if, module_params.speed);
 668         }
 669         if (module_params.host_ls_low_power_phy_clk != -1) {
 670                 retval +=
 671                     dwc_otg_set_param_host_ls_low_power_phy_clk(core_if,
 672                                                                 module_params.host_ls_low_power_phy_clk);
 673         }
 674         if (module_params.phy_ulpi_ddr != -1) {
 675                 retval +=
 676                     dwc_otg_set_param_phy_ulpi_ddr(core_if,
 677                                                    module_params.phy_ulpi_ddr);
 678         }
 679         if (module_params.phy_ulpi_ext_vbus != -1) {
 680                 retval +=
 681                     dwc_otg_set_param_phy_ulpi_ext_vbus(core_if,
 682                                                         module_params.phy_ulpi_ext_vbus);
 683         }
 684         if (module_params.phy_utmi_width != -1) {
 685                 retval +=
 686                     dwc_otg_set_param_phy_utmi_width(core_if,
 687                                                      module_params.phy_utmi_width);
 688         }
 689         if (module_params.ulpi_fs_ls != -1) {
 690                 retval +=
 691                     dwc_otg_set_param_ulpi_fs_ls(core_if,
 692                                                  module_params.ulpi_fs_ls);
 693         }
 694         if (module_params.ts_dline != -1) {
 695                 retval +=
 696                     dwc_otg_set_param_ts_dline(core_if, module_params.ts_dline);
 697         }
 698         if (module_params.i2c_enable != -1) {
 699                 retval +=
 700                     dwc_otg_set_param_i2c_enable(core_if,
 701                                                  module_params.i2c_enable);
 702         }
 703         if (module_params.en_multiple_tx_fifo != -1) {
 704                 retval +=
 705                     dwc_otg_set_param_en_multiple_tx_fifo(core_if,
 706                                                           module_params.en_multiple_tx_fifo);
 707         }
 708         for (i = 0; i < 15; i++) {
 709                 if (module_params.dev_perio_tx_fifo_size[i] != -1) {
 710                         retval +=
 711                             dwc_otg_set_param_dev_perio_tx_fifo_size(core_if,
 712                                                                      module_params.dev_perio_tx_fifo_size
 713                                                                      [i], i);
 714                 }
 715         }
 716
 717         for (i = 0; i < 15; i++) {
 718                 if (module_params.dev_tx_fifo_size[i] != -1) {
 719                         retval += dwc_otg_set_param_dev_tx_fifo_size(core_if,
 720                                                                      module_params.dev_tx_fifo_size
 721                                                                      [i], i);
 722                 }
 723         }
 724         if (module_params.thr_ctl != -1) {
 725                 retval +=
 726                     dwc_otg_set_param_thr_ctl(core_if, module_params.thr_ctl);
 727         }
 728         if (module_params.mpi_enable != -1) {
 729                 retval +=
 730                     dwc_otg_set_param_mpi_enable(core_if,
 731                                                  module_params.mpi_enable);
 732         }
 733         if (module_params.pti_enable != -1) {
 734                 retval +=
 735                     dwc_otg_set_param_pti_enable(core_if,
 736                                                  module_params.pti_enable);
 737         }
 738         if (module_params.lpm_enable != -1) {
 739                 retval +=
 740                     dwc_otg_set_param_lpm_enable(core_if,
 741                                                  module_params.lpm_enable);
 742         }
 743         if (module_params.besl_enable != -1) {
 744                 retval +=
 745                     dwc_otg_set_param_besl_enable(core_if,
 746                                                   module_params.besl_enable);
 747         }
 748         if (module_params.baseline_besl != -1) {
 749                 retval +=
 750                     dwc_otg_set_param_baseline_besl(core_if,
 751                                                     module_params.baseline_besl);
 752         }
 753         if (module_params.deep_besl != -1) {
 754                 retval +=
 755                     dwc_otg_set_param_deep_besl(core_if,
 756                                                 module_params.deep_besl);
 757         }
 758         if (module_params.ic_usb_cap != -1) {
 759                 retval +=
 760                     dwc_otg_set_param_ic_usb_cap(core_if,
 761                                                  module_params.ic_usb_cap);
 762         }
 763         if (module_params.tx_thr_length != -1) {
 764                 retval +=
 765                     dwc_otg_set_param_tx_thr_length(core_if,
 766                                                     module_params.
 767                                                     tx_thr_length);
 768         }
 769         if (module_params.rx_thr_length != -1) {
 770                 retval +=
 771                     dwc_otg_set_param_rx_thr_length(core_if,
 772                                                     module_params.rx_thr_length);
 773         }
 774         if (module_params.ahb_thr_ratio != -1) {
 775                 retval +=
 776                     dwc_otg_set_param_ahb_thr_ratio(core_if,
 777                                                     module_params.
 778                                                     ahb_thr_ratio);
 779         }
 780         if (module_params.power_down != -1) {
 781                 retval +=
 782                     dwc_otg_set_param_power_down(core_if,
 783                                                  module_params.power_down);
 784         }
 785         if (module_params.reload_ctl != -1) {
 786                 retval +=
 787                     dwc_otg_set_param_reload_ctl(core_if,
 788                                                  module_params.reload_ctl);
 789         }
 790
 791         if (module_params.dev_out_nak != -1) {
 792                 retval +=
 793                     dwc_otg_set_param_dev_out_nak(core_if,
 794                                                   module_params.dev_out_nak);
 795         }
 796
 797         if (module_params.cont_on_bna != -1) {
 798                 retval +=
 799                     dwc_otg_set_param_cont_on_bna(core_if,
 800                                                   module_params.cont_on_bna);
 801         }
 802
 803         if (module_params.ahb_single != -1) {
 804                 retval +=
 805                     dwc_otg_set_param_ahb_single(core_if,
 806                                                  module_params.ahb_single);
 807         }
 808
 809         if (module_params.otg_ver != -1) {
 810                 retval +=
 811                     dwc_otg_set_param_otg_ver(core_if, module_params.otg_ver);
 812         }
 813         if (module_params.adp_enable != -1) {
 814                 retval +=
 815                     dwc_otg_set_param_adp_enable(core_if,
 816                                                  module_params.adp_enable);
 817         }
 818         return retval;
 819 }
 820
 821 /**
 822  * This function is the top level interrupt handler for the Common
 823  * (Device and host modes) interrupts.
 824  */
 825 static irqreturn_t dwc_otg_common_irq(int irq, void *dev)
 826 {
 827         int32_t retval = IRQ_NONE;
 828
 829         retval = dwc_otg_handle_common_intr(dev);
 830         if (retval != 0) {
 831                 /* S3C2410X_CLEAR_EINTPEND(); */
 832         }
 833         return IRQ_RETVAL(retval);
 834 }
 835
 836 #ifdef CONFIG_USB20_HOST
 837 /**
 838  * This function is called when a lm_device is unregistered with the
 839  * dwc_otg_driver. This happens, for example, when the rmmod command is
 840  * executed. The device may or may not be electrically present. If it is
 841  * present, the driver stops device processing. Any resources used on behalf
 842  * of this device are freed.
 843  *
 844  * @param _dev
 845  */
 846 static int host20_driver_remove(struct platform_device *_dev)
 847 {
 848
 849         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
 850         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
 851
 852         if (!otg_dev) {
 853                 /* Memory allocation for the dwc_otg_device failed. */
 854                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
 855                 return 0;
 856         }
 857 #ifndef DWC_DEVICE_ONLY
 858         if (otg_dev->hcd) {
 859                 hcd_remove(_dev);
 860         } else {
 861                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
 862                 return 0;
 863         }
 864 #endif
 865
 866 #ifndef DWC_HOST_ONLY
 867         if (otg_dev->pcd) {
 868                 pcd_remove(_dev);
 869         } else {
 870                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
 871                 return 0;
 872         }
 873 #endif
 874
 875         /*
 876          * Free the IRQ
 877          */
 878         if (otg_dev->common_irq_installed) {
 879                 /* free_irq(_dev->irq, otg_dev); */
 880                 free_irq(platform_get_irq(_dev, 0), otg_dev);
 881         } else {
 882                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
 883                             __func__);
 884                 return 0;
 885         }
 886
 887         if (otg_dev->core_if) {
 888                 dwc_otg_cil_remove(otg_dev->core_if);
 889         } else {
 890                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
 891                 return 0;
 892         }
 893
 894         /*
 895          * Remove the device attributes
 896          */
 897         dwc_otg_attr_remove(_dev);
 898
 899         /*
 900          * Return the memory.
 901          */
 902         if (otg_dev->os_dep.base) {
 903                 iounmap(otg_dev->os_dep.base);
 904         }
 905         DWC_FREE(otg_dev);
 906
 907         /*
 908          * Clear the drvdata pointer.
 909          */
 910
 911         dwc_set_device_platform_data(_dev, 0);
 912
 913         return 0;
 914 }
 915
 916 static const struct of_device_id usb20_host_of_match[] = {
 917         {
 918          .compatible = "rockchip,rk3188_usb20_host",
 919          .data = &usb20host_pdata_rk3188,
 920          },
 921         {
 922          .compatible = "rockchip,rk3288_usb20_host",
 923          .data = &usb20host_pdata_rk3288,
 924          },
 925         {
 926          .compatible = "rockchip,rk3036_usb20_host",
 927          .data = &usb20host_pdata_rk3036,
 928          },
 929         {
 930          .compatible = "rockchip,rk3126_usb20_host",
 931          .data = &usb20host_pdata_rk3126,
 932          },
 933         {},
 934 };
 935
 936 MODULE_DEVICE_TABLE(of, usb20_host_of_match);
 937
 938 /**
 939  * This function is called when an lm_device is bound to a
 940  * dwc_otg_driver. It creates the driver components required to
 941  * control the device (CIL, HCD, and PCD) and it initializes the
 942  * device. The driver components are stored in a dwc_otg_device
 943  * structure. A reference to the dwc_otg_device is saved in the
 944  * lm_device. This allows the driver to access the dwc_otg_device
 945  * structure on subsequent calls to driver methods for this device.
 946  *
 947  * @param _dev Bus device
 948  */
 949 static int host20_driver_probe(struct platform_device *_dev)
 950 {
 951         int retval = 0;
 952         int irq;
 953         struct resource *res_base;
 954         dwc_otg_device_t *dwc_otg_device;
 955         struct device *dev = &_dev->dev;
 956         struct device_node *node = _dev->dev.of_node;
 957         struct dwc_otg_platform_data *pldata;
 958         const struct of_device_id *match =
 959             of_match_device(of_match_ptr(usb20_host_of_match), &_dev->dev);
 960
 961         if (match && match->data) {
 962                 dev->platform_data = (void *)match->data;
 963         } else {
 964                 dev_err(dev, "usb20host match failed\n");
 965                 return -EINVAL;
 966         }
 967
 968         pldata = dev->platform_data;
 969         pldata->dev = dev;
 970
 971         if (!node) {
 972                 dev_err(dev, "device node not found\n");
 973                 return -EINVAL;
 974         }
 975
 976         if (pldata->hw_init)
 977                 pldata->hw_init();
 978
 979         if (pldata->clock_init) {
 980                 pldata->clock_init(pldata);
 981                 pldata->clock_enable(pldata, 1);
 982         }
 983
 984         if (pldata->phy_suspend)
 985                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 986
 987         if (pldata->soft_reset)
 988                 pldata->soft_reset(pldata, RST_POR);
 989
 990         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
 991
 992         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
 993
 994         if (!dwc_otg_device) {
 995                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
 996                 retval = -ENOMEM;
 997                 goto clk_disable;
 998         }
 999
1000         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1001         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1002
1003         /*
1004          * Map the DWC_otg Core memory into virtual address space.
1005          */
1006
1007         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1008
1009         if (!dwc_otg_device->os_dep.base) {
1010                 dev_err(&_dev->dev, "ioremap() failed\n");
1011                 DWC_FREE(dwc_otg_device);
1012                 retval = -ENOMEM;
1013                 goto clk_disable;
1014         }
1015         dev_dbg(&_dev->dev, "base=0x%08x\n",
1016                 (unsigned)dwc_otg_device->os_dep.base);
1017
1018         /*
1019          * Initialize driver data to point to the global DWC_otg
1020          * Device structure.
1021          */
1022
1023         dwc_set_device_platform_data(_dev, dwc_otg_device);
1024         pldata->privdata = dwc_otg_device;
1025         dwc_otg_device->pldata = (void *)pldata;
1026
1027         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1028
1029         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1030
1031         if (!dwc_otg_device->core_if) {
1032                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1033                 retval = -ENOMEM;
1034                 goto fail;
1035         }
1036
1037         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1038
1039         /*
1040          * Attempt to ensure this device is really a DWC_otg Controller.
1041          * Read and verify the SNPSID register contents. The value should be
1042          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1043          * as in "OTG version 2.XX" or "OTG version 3.XX".
1044          */
1045
1046         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1047              0x4F542000)
1048             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1049                 0x4F543000)) {
1050                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1051                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1052                 retval = -EINVAL;
1053                 goto fail;
1054         }
1055
1056         /*
1057          * Validate parameter values.
1058          */
1059         if (set_parameters(dwc_otg_device->core_if, dwc_host_module_params)) {
1060                 retval = -EINVAL;
1061                 goto fail;
1062         }
1063
1064         /*
1065          * Create Device Attributes in sysfs
1066          */
1067         dwc_otg_attr_create(_dev);
1068
1069         /*
1070          * Disable the global interrupt until all the interrupt
1071          * handlers are installed.
1072          */
1073         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1074
1075         /*
1076          * Install the interrupt handler for the common interrupts before
1077          * enabling common interrupts in core_init below.
1078          */
1079         irq = platform_get_irq(_dev, 0);
1080         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1081         retval = request_irq(irq, dwc_otg_common_irq,
1082                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1083         if (retval) {
1084                 DWC_ERROR("request of irq%d failed\n", irq);
1085                 retval = -EBUSY;
1086                 goto fail;
1087         } else {
1088                 dwc_otg_device->common_irq_installed = 1;
1089         }
1090
1091         /*
1092          * Initialize the DWC_otg core.
1093          * In order to reduce the time of initialization,
1094          * we do core soft reset after connection detected.
1095          */
1096         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1097
1098         /*
1099          * Initialize the HCD
1100          */
1101         retval = host20_hcd_init(_dev);
1102         if (retval != 0) {
1103                 DWC_ERROR("hcd_init failed\n");
1104                 dwc_otg_device->hcd = NULL;
1105                 goto fail;
1106         }
1107
1108         clk_set_rate(pldata->phyclk_480m, 480000000);
1109         /*
1110          * Enable the global interrupt after all the interrupt
1111          * handlers are installed if there is no ADP support else
1112          * perform initial actions required for Internal ADP logic.
1113          */
1114         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1115                 if (pldata->phy_status == USB_PHY_ENABLED) {
1116                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1117                         udelay(3);
1118                         pldata->clock_enable(pldata, 0);
1119                 }
1120                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1121         } else
1122                 dwc_otg_adp_start(dwc_otg_device->core_if,
1123                                   dwc_otg_is_host_mode(dwc_otg_device->
1124                                                        core_if));
1125
1126         return 0;
1127
1128 fail:
1129         host20_driver_remove(_dev);
1130 clk_disable:
1131         if (pldata->clock_enable)
1132                 pldata->clock_enable(pldata, 0);
1133
1134         return retval;
1135 }
1136 #endif
1137
1138 static int dwc_otg_driver_suspend(struct platform_device *_dev,
1139                                   pm_message_t state)
1140 {
1141         return 0;
1142 }
1143
1144 static int dwc_otg_driver_resume(struct platform_device *_dev)
1145 {
1146         return 0;
1147 }
1148
1149 static void dwc_otg_driver_shutdown(struct platform_device *_dev)
1150 {
1151         struct device *dev = &_dev->dev;
1152         struct dwc_otg_platform_data *pldata = dev->platform_data;
1153         dwc_otg_device_t *otg_dev = dev->platform_data;
1154         dwc_otg_core_if_t *core_if = otg_dev->core_if;
1155         dctl_data_t dctl = {.d32 = 0 };
1156
1157         DWC_PRINTF("%s: disconnect USB %s mode\n", __func__,
1158                    dwc_otg_is_host_mode(core_if) ? "host" : "device");
1159
1160     if( pldata->dwc_otg_uart_mode != NULL)
1161         pldata->dwc_otg_uart_mode( pldata, PHY_USB_MODE);
1162     if(pldata->phy_suspend != NULL)
1163         pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1164         if (dwc_otg_is_host_mode(core_if)) {
1165                 if (core_if->hcd_cb && core_if->hcd_cb->stop)
1166                         core_if->hcd_cb->stop(core_if->hcd_cb_p);
1167         } else {
1168                 /* soft disconnect */
1169                 dctl.d32 =
1170                     DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
1171                 dctl.b.sftdiscon = 1;
1172                 DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl,
1173                                 dctl.d32);
1174         }
1175         /* Clear any pending interrupts */
1176         DWC_WRITE_REG32(&core_if->core_global_regs->gintsts, 0xFFFFFFFF);
1177
1178 }
1179
1180 /**
1181  * This structure defines the methods to be called by a bus driver
1182  * during the lifecycle of a device on that bus. Both drivers and
1183  * devices are registered with a bus driver. The bus driver matches
1184  * devices to drivers based on information in the device and driver
1185  * structures.
1186  *
1187  * The probe function is called when the bus driver matches a device
1188  * to this driver. The remove function is called when a device is
1189  * unregistered with the bus driver.
1190  */
1191 #ifdef CONFIG_USB20_HOST
1192 static struct platform_driver dwc_host_driver = {
1193         .driver = {
1194                    .name = (char *)dwc_host20_driver_name,
1195                    .of_match_table = of_match_ptr(usb20_host_of_match),
1196                    },
1197         .probe = host20_driver_probe,
1198         .remove = host20_driver_remove,
1199         .suspend = dwc_otg_driver_suspend,
1200         .resume = dwc_otg_driver_resume,
1201 };
1202 #endif
1203
1204 #ifdef CONFIG_USB20_OTG
1205 /**
1206  * This function is called when a lm_device is unregistered with the
1207  * dwc_otg_driver. This happens, for example, when the rmmod command is
1208  * executed. The device may or may not be electrically present. If it is
1209  * present, the driver stops device processing. Any resources used on behalf
1210  * of this device are freed.
1211  *
1212  * @param _dev
1213  */
1214 static int otg20_driver_remove(struct platform_device *_dev)
1215 {
1216
1217         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
1218         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
1219
1220         if (!otg_dev) {
1221                 /* Memory allocation for the dwc_otg_device failed. */
1222                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
1223                 return 0;
1224         }
1225 #ifndef DWC_DEVICE_ONLY
1226         if (otg_dev->hcd) {
1227                 hcd_remove(_dev);
1228         } else {
1229                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
1230                 return 0;
1231         }
1232 #endif
1233
1234 #ifndef DWC_HOST_ONLY
1235         if (otg_dev->pcd) {
1236                 pcd_remove(_dev);
1237         } else {
1238                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
1239                 return 0;
1240         }
1241 #endif
1242         /*
1243          * Free the IRQ
1244          */
1245         if (otg_dev->common_irq_installed) {
1246                 /* free_irq(_dev->irq, otg_dev); */
1247                 free_irq(platform_get_irq(_dev, 0), otg_dev);
1248         } else {
1249                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
1250                             __func__);
1251                 return 0;
1252         }
1253
1254         if (otg_dev->core_if) {
1255                 dwc_otg_cil_remove(otg_dev->core_if);
1256         } else {
1257                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
1258                 return 0;
1259         }
1260
1261         /*
1262          * Remove the device attributes
1263          */
1264         dwc_otg_attr_remove(_dev);
1265
1266         /*
1267          * Return the memory.
1268          */
1269         if (otg_dev->os_dep.base)
1270                 iounmap(otg_dev->os_dep.base);
1271         DWC_FREE(otg_dev);
1272
1273         /*
1274          * Clear the drvdata pointer.
1275          */
1276
1277         dwc_set_device_platform_data(_dev, 0);
1278
1279         return 0;
1280 }
1281
1282 static const struct of_device_id usb20_otg_of_match[] = {
1283         {
1284          .compatible = "rockchip,rk3188_usb20_otg",
1285          .data = &usb20otg_pdata_rk3188,
1286          },
1287         {
1288          .compatible = "rockchip,rk3288_usb20_otg",
1289          .data = &usb20otg_pdata_rk3288,
1290          },
1291         {
1292          .compatible = "rockchip,rk3036_usb20_otg",
1293          .data = &usb20otg_pdata_rk3036,
1294          },
1295         {
1296          .compatible = "rockchip,rk3126_usb20_otg",
1297          .data = &usb20otg_pdata_rk3126,
1298          },
1299         { },
1300 };
1301
1302 MODULE_DEVICE_TABLE(of, usb20_otg_of_match);
1303
1304 /**
1305  * This function is called when an lm_device is bound to a
1306  * dwc_otg_driver. It creates the driver components required to
1307  * control the device (CIL, HCD, and PCD) and it initializes the
1308  * device. The driver components are stored in a dwc_otg_device
1309  * structure. A reference to the dwc_otg_device is saved in the
1310  * lm_device. This allows the driver to access the dwc_otg_device
1311  * structure on subsequent calls to driver methods for this device.
1312  *
1313  * @param _dev Bus device
1314  */
1315 static int otg20_driver_probe(struct platform_device *_dev)
1316 {
1317         int retval = 0;
1318         int irq;
1319         uint32_t val;
1320         struct resource *res_base;
1321         dwc_otg_device_t *dwc_otg_device;
1322         struct device *dev = &_dev->dev;
1323         struct device_node *node = _dev->dev.of_node;
1324         struct dwc_otg_platform_data *pldata;
1325         const struct of_device_id *match =
1326             of_match_device(of_match_ptr(usb20_otg_of_match), &_dev->dev);
1327
1328         if (match) {
1329                 dev->platform_data = (void *)match->data;
1330         } else {
1331                 dev_err(dev, "usb20otg match failed\n");
1332                 return -EINVAL;
1333         }
1334
1335         pldata = dev->platform_data;
1336         pldata->dev = dev;
1337
1338         if (!node) {
1339                 dev_err(dev, "device node not found\n");
1340                 return -EINVAL;
1341         }
1342         /*todo : move to usbdev_rk-XX.c */
1343         if (pldata->hw_init)
1344                 pldata->hw_init();
1345
1346         if (pldata->clock_init) {
1347                 pldata->clock_init(pldata);
1348                 pldata->clock_enable(pldata, 1);
1349         }
1350
1351         if (pldata->phy_suspend)
1352                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1353
1354         if (pldata->dwc_otg_uart_mode)
1355                 pldata->dwc_otg_uart_mode(pldata, PHY_USB_MODE);
1356
1357         /* do reset later, because reset need about
1358          * 100ms to ensure otg id state change.
1359          */
1360         /*
1361            if(pldata->soft_reset)
1362            pldata->soft_reset();
1363          */
1364         /*end todo */
1365
1366         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
1367
1368         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
1369
1370         if (!dwc_otg_device) {
1371                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
1372                 retval = -ENOMEM;
1373                 goto clk_disable;
1374         }
1375
1376         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1377         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1378
1379         /*
1380          * Map the DWC_otg Core memory into virtual address space.
1381          */
1382
1383         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1384
1385         if (!dwc_otg_device->os_dep.base) {
1386                 dev_err(&_dev->dev, "ioremap() failed\n");
1387                 DWC_FREE(dwc_otg_device);
1388                 retval = -ENOMEM;
1389                 goto clk_disable;
1390         }
1391         dev_dbg(&_dev->dev, "base=0x%08x\n",
1392                 (unsigned)dwc_otg_device->os_dep.base);
1393
1394         /*
1395          * Initialize driver data to point to the global DWC_otg
1396          * Device structure.
1397          */
1398
1399         g_otgdev = dwc_otg_device;
1400         pldata->privdata = dwc_otg_device;
1401         dwc_otg_device->pldata = pldata;
1402
1403         dwc_set_device_platform_data(_dev, dwc_otg_device);
1404
1405         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1406
1407         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1408         if (!dwc_otg_device->core_if) {
1409                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1410                 retval = -ENOMEM;
1411                 goto fail;
1412         }
1413
1414         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1415         /*
1416          * Attempt to ensure this device is really a DWC_otg Controller.
1417          * Read and verify the SNPSID register contents. The value should be
1418          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1419          * as in "OTG version 2.XX" or "OTG version 3.XX".
1420          */
1421
1422         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1423              0x4F542000)
1424             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1425                 0x4F543000)) {
1426                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1427                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1428                 retval = -EINVAL;
1429                 goto fail;
1430         }
1431
1432         /*
1433          * Validate parameter values.
1434          */
1435         if (set_parameters(dwc_otg_device->core_if, dwc_otg_module_params)) {
1436                 retval = -EINVAL;
1437                 goto fail;
1438         }
1439
1440         /*
1441          * Create Device Attributes in sysfs
1442          */
1443         dwc_otg_attr_create(_dev);
1444
1445         /*
1446          * Disable the global interrupt until all the interrupt
1447          * handlers are installed.
1448          */
1449         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1450
1451         /*
1452          * Install the interrupt handler for the common interrupts before
1453          * enabling common interrupts in core_init below.
1454          */
1455         irq = platform_get_irq(_dev, 0);
1456         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1457         retval = request_irq(irq, dwc_otg_common_irq,
1458                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1459         if (retval) {
1460                 DWC_ERROR("request of irq%d failed\n", irq);
1461                 retval = -EBUSY;
1462                 goto fail;
1463         } else {
1464                 dwc_otg_device->common_irq_installed = 1;
1465         }
1466
1467         /*
1468          * Initialize the DWC_otg core.
1469          * In order to reduce the time of initialization,
1470          * we do core soft reset after connection detected.
1471          */
1472         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1473
1474         /* set otg mode
1475          * 0 - USB_MODE_NORMAL
1476          * 1 - USB_MODE_FORCE_HOST
1477          * 2 - USB_MODE_FORCE_DEVICE
1478          */
1479         of_property_read_u32(node, "rockchip,usb-mode", &val);
1480         dwc_otg_device->core_if->usb_mode = val;
1481
1482 #ifndef DWC_HOST_ONLY
1483         /*
1484          * Initialize the PCD
1485          */
1486         retval = pcd_init(_dev);
1487         if (retval != 0) {
1488                 DWC_ERROR("pcd_init failed\n");
1489                 dwc_otg_device->pcd = NULL;
1490                 goto fail;
1491         }
1492 #endif
1493 #ifndef DWC_DEVICE_ONLY
1494         /*
1495          * Initialize the HCD
1496          */
1497         retval = otg20_hcd_init(_dev);
1498         if (retval != 0) {
1499                 DWC_ERROR("hcd_init failed\n");
1500                 dwc_otg_device->hcd = NULL;
1501                 goto fail;
1502         }
1503 #endif
1504         /*
1505          * Enable the global interrupt after all the interrupt
1506          * handlers are installed if there is no ADP support else
1507          * perform initial actions required for Internal ADP logic.
1508          */
1509         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1510                 if (pldata->phy_status == USB_PHY_ENABLED) {
1511                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1512                         udelay(3);
1513                         pldata->clock_enable(pldata, 0);
1514                 }
1515                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1516         } else
1517                 dwc_otg_adp_start(dwc_otg_device->core_if,
1518                                   dwc_otg_is_host_mode(dwc_otg_device->
1519                                                        core_if));
1520
1521         return 0;
1522
1523 fail:
1524         otg20_driver_remove(_dev);
1525
1526 clk_disable:
1527         if (pldata->clock_enable)
1528                 pldata->clock_enable(pldata, 0);
1529
1530         return retval;
1531 }
1532
1533 #ifdef CONFIG_PM
1534 static int dwc_otg_pm_suspend(struct device *dev)
1535 {
1536         dwc_otg_device_t *dwc_otg_device;
1537         struct dwc_otg_platform_data *pdata_otg;
1538
1539         dev_dbg(dev, "dwc_otg PM suspend\n");
1540
1541         dwc_otg_device = dev_get_platdata(dev);
1542         pdata_otg = dwc_otg_device->pldata;
1543         pdata_otg->phy_suspend(pdata_otg, USB_PHY_SUSPEND);
1544
1545         return 0;
1546 }
1547
1548 static int dwc_otg_pm_resume(struct device *dev)
1549 {
1550         dwc_otg_device_t *dwc_otg_device;
1551         struct dwc_otg_platform_data *pdata_otg;
1552
1553         dev_dbg(dev, "dwc_otg PM resume\n");
1554
1555         dwc_otg_device = dev_get_platdata(dev);
1556         pdata_otg = dwc_otg_device->pldata;
1557         pdata_otg->phy_suspend(pdata_otg, USB_PHY_ENABLED);
1558
1559         return 0;
1560 }
1561 #else
1562 #define dwc_otg_pm_suspend     NULL
1563 #define dwc_otg_pm_resume      NULL
1564 #endif
1565
1566 static const struct dev_pm_ops dwc_otg_dev_pm_ops = {
1567         .suspend = dwc_otg_pm_suspend,
1568         .resume = dwc_otg_pm_resume,
1569 };
1570
1571 static struct platform_driver dwc_otg_driver = {
1572         .driver = {
1573                    .name = (char *)dwc_otg20_driver_name,
1574                    .of_match_table = of_match_ptr(usb20_otg_of_match),
1575 #ifdef CONFIG_PM
1576                    .pm = &dwc_otg_dev_pm_ops,
1577 #endif
1578                    },
1579         .probe = otg20_driver_probe,
1580         .remove = otg20_driver_remove,
1581         .suspend = dwc_otg_driver_suspend,
1582         .resume = dwc_otg_driver_resume,
1583         .shutdown = dwc_otg_driver_shutdown,
1584 };
1585 #endif
1586
1587 void rk_usb_power_up(void)
1588 {
1589         struct dwc_otg_platform_data *pldata_otg;
1590         struct dwc_otg_platform_data *pldata_host;
1591         struct rkehci_platform_data *pldata_ehci;
1592         if (cpu_is_rk312x()) {
1593                 pldata_otg = &usb20otg_pdata_rk3126;
1594                 if (usb_to_uart_status)
1595                         pldata_otg->dwc_otg_uart_mode(pldata_otg, PHY_UART_MODE);
1596         }
1597         if (cpu_is_rk3288()) {
1598 #ifdef CONFIG_RK_USB_UART
1599                 /* enable USB bypass UART function  */
1600                 writel_relaxed(0x00c00000 | usb_to_uart_status,
1601                                RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1602
1603 #endif
1604                 /* unset siddq,the analog blocks are powered up */
1605 #ifdef CONFIG_USB20_OTG
1606                 pldata_otg = &usb20otg_pdata_rk3288;
1607                 if (pldata_otg) {
1608                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1609                                 writel_relaxed((0x01 << 13) << 16,
1610                                                RK_GRF_VIRT +
1611                                                RK3288_GRF_UOC0_CON0);
1612                 }
1613 #endif
1614 #ifdef CONFIG_USB20_HOST
1615                 pldata_host = &usb20host_pdata_rk3288;
1616                 if (pldata_host) {
1617                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1618                                 writel_relaxed((0x01 << 13) << 16,
1619                                                RK_GRF_VIRT +
1620                                                RK3288_GRF_UOC2_CON0);
1621                 }
1622 #endif
1623 #ifdef CONFIG_USB_EHCI_RK
1624                 pldata_ehci = &rkehci_pdata_rk3288;
1625                 if (pldata_ehci) {
1626                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1627                                 writel_relaxed((0x01 << 13) << 16,
1628                                                RK_GRF_VIRT +
1629                                                RK3288_GRF_UOC1_CON0);
1630                 }
1631 #endif
1632
1633         }
1634 }
1635
1636 void rk_usb_power_down(void)
1637 {
1638         struct dwc_otg_platform_data *pldata_otg;
1639         struct dwc_otg_platform_data *pldata_host;
1640         struct rkehci_platform_data *pldata_ehci;
1641
1642         if (cpu_is_rk312x()) {
1643                 pldata_otg = &usb20otg_pdata_rk3126;
1644                 usb_to_uart_status = pldata_otg->get_status(USB_STATUS_UARTMODE);
1645                 pldata_otg->dwc_otg_uart_mode(pldata_otg, PHY_USB_MODE);
1646         }
1647         if (cpu_is_rk3288()) {
1648 #ifdef CONFIG_RK_USB_UART
1649                 /* disable USB bypass UART function */
1650                 usb_to_uart_status =
1651                     readl_relaxed(RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1652                 writel_relaxed(0x00c00000, RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1653 #endif
1654                 /* set siddq,the analog blocks are powered down
1655                  * note:
1656                  * 1. Before asserting SIDDQ, ensure that VDATSRCENB0,
1657                  * VDATDETENB0, DCDENB0, BYPASSSEL0, ADPPRBENB0,
1658                  * and TESTBURNIN are set to 1'b0.
1659                  * 2. Before asserting SIDDQ, ensure that phy enter suspend.*/
1660 #ifdef CONFIG_USB20_OTG
1661                 pldata_otg = &usb20otg_pdata_rk3288;
1662                 if (pldata_otg) {
1663                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1664                                 writel_relaxed((0x01 << 13) |
1665                                                ((0x01 << 13) << 16),
1666                                                RK_GRF_VIRT +
1667                                                RK3288_GRF_UOC0_CON0);
1668                 }
1669 #endif
1670 #ifdef CONFIG_USB20_HOST
1671                 pldata_host = &usb20host_pdata_rk3288;
1672                 if (pldata_host) {
1673                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1674                                 writel_relaxed((0x01 << 13) |
1675                                                ((0x01 << 13) << 16),
1676                                                RK_GRF_VIRT +
1677                                                RK3288_GRF_UOC2_CON0);
1678                 }
1679 #endif
1680 #ifdef CONFIG_USB_EHCI_RK
1681                 pldata_ehci = &rkehci_pdata_rk3288;
1682                 if (pldata_ehci) {
1683                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1684                                 writel_relaxed((0x01 << 13) |
1685                                                ((0x01 << 13) << 16),
1686                                                RK_GRF_VIRT +
1687                                                RK3288_GRF_UOC1_CON0);
1688                 }
1689 #endif
1690         }
1691 }
1692
1693 EXPORT_SYMBOL(rk_usb_power_up);
1694 EXPORT_SYMBOL(rk_usb_power_down);
1695 /**
1696  * This function is called when the dwc_otg_driver is installed with the
1697  * insmod command. It registers the dwc_otg_driver structure with the
1698  * appropriate bus driver. This will cause the dwc_otg_driver_probe function
1699  * to be called. In addition, the bus driver will automatically expose
1700  * attributes defined for the device and driver in the special sysfs file
1701  * system.
1702  *
1703  * @return
1704  */
1705 static int __init dwc_otg_driver_init(void)
1706 {
1707         int retval = 0;
1708         int error;
1709
1710 #ifdef CONFIG_USB20_OTG
1711         /* register otg20 */
1712         printk(KERN_INFO "%s: version %s\n", dwc_otg20_driver_name,
1713                DWC_DRIVER_VERSION);
1714
1715         retval = platform_driver_register(&dwc_otg_driver);
1716         if (retval < 0) {
1717                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1718                 return retval;
1719         }
1720
1721         error =
1722             driver_create_file(&dwc_otg_driver.driver, &driver_attr_version);
1723         error =
1724             driver_create_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1725         error =
1726             driver_create_file(&dwc_otg_driver.driver,
1727                                &driver_attr_dwc_otg_conn_en);
1728         error =
1729             driver_create_file(&dwc_otg_driver.driver,
1730                                &driver_attr_vbus_status);
1731         error =
1732             driver_create_file(&dwc_otg_driver.driver,
1733                                &driver_attr_force_usb_mode);
1734         error =
1735             driver_create_file(&dwc_otg_driver.driver,
1736                                &driver_attr_op_state);
1737
1738 #endif
1739
1740         /* register host20 */
1741 #ifdef CONFIG_USB20_HOST
1742         printk(KERN_INFO "%s: version %s\n", dwc_host20_driver_name,
1743                DWC_DRIVER_VERSION);
1744
1745         retval = platform_driver_register(&dwc_host_driver);
1746         if (retval < 0) {
1747                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1748                 return retval;
1749         }
1750
1751         error =
1752             driver_create_file(&dwc_host_driver.driver, &driver_attr_version);
1753         error =
1754             driver_create_file(&dwc_host_driver.driver,
1755                                &driver_attr_debuglevel);
1756 #endif
1757         return retval;
1758 }
1759
1760 module_init(dwc_otg_driver_init);
1761
1762 /**
1763  * This function is called when the driver is removed from the kernel
1764  * with the rmmod command. The driver unregisters itself with its bus
1765  * driver.
1766  *
1767  */
1768 static void __exit dwc_otg_driver_cleanup(void)
1769 {
1770         printk(KERN_DEBUG "dwc_otg_driver_cleanup()\n");
1771
1772 #ifdef CONFIG_USB20_HOST
1773         /*for host20 */
1774         driver_remove_file(&dwc_host_driver.driver, &driver_attr_debuglevel);
1775         driver_remove_file(&dwc_host_driver.driver, &driver_attr_version);
1776         platform_driver_unregister(&dwc_host_driver);
1777         printk(KERN_INFO "%s module removed\n", dwc_host20_driver_name);
1778 #endif
1779
1780 #ifdef CONFIG_USB20_OTG
1781         /*for otg */
1782         driver_remove_file(&dwc_otg_driver.driver,
1783                            &driver_attr_dwc_otg_conn_en);
1784         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1785         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_version);
1786         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_vbus_status);
1787         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_force_usb_mode);
1788         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_op_state);
1789         platform_driver_unregister(&dwc_otg_driver);
1790         printk(KERN_INFO "%s module removed\n", dwc_otg20_driver_name);
1791 #endif
1792 }
1793
1794 module_exit(dwc_otg_driver_cleanup);
1795
1796 MODULE_DESCRIPTION(DWC_DRIVER_DESC);
1797 MODULE_AUTHOR("Synopsys Inc.");
1798 MODULE_LICENSE("GPL");
1799
1800 module_param_named(otg_cap, dwc_otg_module_params.otg_cap, int, 0444);
1801 MODULE_PARM_DESC(otg_cap, "OTG Capabilities 0=HNP&SRP 1=SRP Only 2=None");
1802 module_param_named(opt, dwc_otg_module_params.opt, int, 0444);
1803 MODULE_PARM_DESC(opt, "OPT Mode");
1804 module_param_named(dma_enable, dwc_otg_module_params.dma_enable, int, 0444);
1805 MODULE_PARM_DESC(dma_enable, "DMA Mode 0=Slave 1=DMA enabled");
1806
1807 module_param_named(dma_desc_enable, dwc_otg_module_params.dma_desc_enable, int,
1808                    0444);
1809 MODULE_PARM_DESC(dma_desc_enable,
1810                  "DMA Desc Mode 0=Address DMA 1=DMA Descriptor enabled");
1811
1812 module_param_named(dma_burst_size, dwc_otg_module_params.dma_burst_size, int,
1813                    0444);
1814 MODULE_PARM_DESC(dma_burst_size,
1815                  "DMA Burst Size 1, 4, 8, 16, 32, 64, 128, 256");
1816 module_param_named(speed, dwc_otg_module_params.speed, int, 0444);
1817 MODULE_PARM_DESC(speed, "Speed 0=High Speed 1=Full Speed");
1818 module_param_named(host_support_fs_ls_low_power,
1819                    dwc_otg_module_params.host_support_fs_ls_low_power, int,
1820                    0444);
1821 MODULE_PARM_DESC(host_support_fs_ls_low_power,
1822                  "Support Low Power w/FS or LS 0=Support 1=Don't Support");
1823 module_param_named(host_ls_low_power_phy_clk,
1824                    dwc_otg_module_params.host_ls_low_power_phy_clk, int, 0444);
1825 MODULE_PARM_DESC(host_ls_low_power_phy_clk,
1826                  "Low Speed Low Power Clock 0=48Mhz 1=6Mhz");
1827 module_param_named(enable_dynamic_fifo,
1828                    dwc_otg_module_params.enable_dynamic_fifo, int, 0444);
1829 MODULE_PARM_DESC(enable_dynamic_fifo, "0=cC Setting 1=Allow Dynamic Sizing");
1830 module_param_named(data_fifo_size, dwc_otg_module_params.data_fifo_size, int,
1831                    0444);
1832 MODULE_PARM_DESC(data_fifo_size,
1833                  "Total number of words in the data FIFO memory 32-32768");
1834 module_param_named(dev_rx_fifo_size, dwc_otg_module_params.dev_rx_fifo_size,
1835                    int, 0444);
1836 MODULE_PARM_DESC(dev_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1837 module_param_named(dev_nperio_tx_fifo_size,
1838                    dwc_otg_module_params.dev_nperio_tx_fifo_size, int, 0444);
1839 MODULE_PARM_DESC(dev_nperio_tx_fifo_size,
1840                  "Number of words in the non-periodic Tx FIFO 16-32768");
1841 module_param_named(dev_perio_tx_fifo_size_1,
1842                    dwc_otg_module_params.dev_perio_tx_fifo_size[0], int, 0444);
1843 MODULE_PARM_DESC(dev_perio_tx_fifo_size_1,
1844                  "Number of words in the periodic Tx FIFO 4-768");
1845 module_param_named(dev_perio_tx_fifo_size_2,
1846                    dwc_otg_module_params.dev_perio_tx_fifo_size[1], int, 0444);
1847 MODULE_PARM_DESC(dev_perio_tx_fifo_size_2,
1848                  "Number of words in the periodic Tx FIFO 4-768");
1849 module_param_named(dev_perio_tx_fifo_size_3,
1850                    dwc_otg_module_params.dev_perio_tx_fifo_size[2], int, 0444);
1851 MODULE_PARM_DESC(dev_perio_tx_fifo_size_3,
1852                  "Number of words in the periodic Tx FIFO 4-768");
1853 module_param_named(dev_perio_tx_fifo_size_4,
1854                    dwc_otg_module_params.dev_perio_tx_fifo_size[3], int, 0444);
1855 MODULE_PARM_DESC(dev_perio_tx_fifo_size_4,
1856                  "Number of words in the periodic Tx FIFO 4-768");
1857 module_param_named(dev_perio_tx_fifo_size_5,
1858                    dwc_otg_module_params.dev_perio_tx_fifo_size[4], int, 0444);
1859 MODULE_PARM_DESC(dev_perio_tx_fifo_size_5,
1860                  "Number of words in the periodic Tx FIFO 4-768");
1861 module_param_named(dev_perio_tx_fifo_size_6,
1862                    dwc_otg_module_params.dev_perio_tx_fifo_size[5], int, 0444);
1863 MODULE_PARM_DESC(dev_perio_tx_fifo_size_6,
1864                  "Number of words in the periodic Tx FIFO 4-768");
1865 module_param_named(dev_perio_tx_fifo_size_7,
1866                    dwc_otg_module_params.dev_perio_tx_fifo_size[6], int, 0444);
1867 MODULE_PARM_DESC(dev_perio_tx_fifo_size_7,
1868                  "Number of words in the periodic Tx FIFO 4-768");
1869 module_param_named(dev_perio_tx_fifo_size_8,
1870                    dwc_otg_module_params.dev_perio_tx_fifo_size[7], int, 0444);
1871 MODULE_PARM_DESC(dev_perio_tx_fifo_size_8,
1872                  "Number of words in the periodic Tx FIFO 4-768");
1873 module_param_named(dev_perio_tx_fifo_size_9,
1874                    dwc_otg_module_params.dev_perio_tx_fifo_size[8], int, 0444);
1875 MODULE_PARM_DESC(dev_perio_tx_fifo_size_9,
1876                  "Number of words in the periodic Tx FIFO 4-768");
1877 module_param_named(dev_perio_tx_fifo_size_10,
1878                    dwc_otg_module_params.dev_perio_tx_fifo_size[9], int, 0444);
1879 MODULE_PARM_DESC(dev_perio_tx_fifo_size_10,
1880                  "Number of words in the periodic Tx FIFO 4-768");
1881 module_param_named(dev_perio_tx_fifo_size_11,
1882                    dwc_otg_module_params.dev_perio_tx_fifo_size[10], int, 0444);
1883 MODULE_PARM_DESC(dev_perio_tx_fifo_size_11,
1884                  "Number of words in the periodic Tx FIFO 4-768");
1885 module_param_named(dev_perio_tx_fifo_size_12,
1886                    dwc_otg_module_params.dev_perio_tx_fifo_size[11], int, 0444);
1887 MODULE_PARM_DESC(dev_perio_tx_fifo_size_12,
1888                  "Number of words in the periodic Tx FIFO 4-768");
1889 module_param_named(dev_perio_tx_fifo_size_13,
1890                    dwc_otg_module_params.dev_perio_tx_fifo_size[12], int, 0444);
1891 MODULE_PARM_DESC(dev_perio_tx_fifo_size_13,
1892                  "Number of words in the periodic Tx FIFO 4-768");
1893 module_param_named(dev_perio_tx_fifo_size_14,
1894                    dwc_otg_module_params.dev_perio_tx_fifo_size[13], int, 0444);
1895 MODULE_PARM_DESC(dev_perio_tx_fifo_size_14,
1896                  "Number of words in the periodic Tx FIFO 4-768");
1897 module_param_named(dev_perio_tx_fifo_size_15,
1898                    dwc_otg_module_params.dev_perio_tx_fifo_size[14], int, 0444);
1899 MODULE_PARM_DESC(dev_perio_tx_fifo_size_15,
1900                  "Number of words in the periodic Tx FIFO 4-768");
1901 module_param_named(host_rx_fifo_size, dwc_otg_module_params.host_rx_fifo_size,
1902                    int, 0444);
1903 MODULE_PARM_DESC(host_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1904 module_param_named(host_nperio_tx_fifo_size,
1905                    dwc_otg_module_params.host_nperio_tx_fifo_size, int, 0444);
1906 MODULE_PARM_DESC(host_nperio_tx_fifo_size,
1907                  "Number of words in the non-periodic Tx FIFO 16-32768");
1908 module_param_named(host_perio_tx_fifo_size,
1909                    dwc_otg_module_params.host_perio_tx_fifo_size, int, 0444);
1910 MODULE_PARM_DESC(host_perio_tx_fifo_size,
1911                  "Number of words in the host periodic Tx FIFO 16-32768");
1912 module_param_named(max_transfer_size, dwc_otg_module_params.max_transfer_size,
1913                    int, 0444);
1914 /** @todo Set the max to 512K, modify checks */
1915 MODULE_PARM_DESC(max_transfer_size,
1916                  "The maximum transfer size supported in bytes 2047-65535");
1917 module_param_named(max_packet_count, dwc_otg_module_params.max_packet_count,
1918                    int, 0444);
1919 MODULE_PARM_DESC(max_packet_count,
1920                  "The maximum number of packets in a transfer 15-511");
1921 module_param_named(host_channels, dwc_otg_module_params.host_channels, int,
1922                    0444);
1923 MODULE_PARM_DESC(host_channels,
1924                  "The number of host channel registers to use 1-16");
1925 module_param_named(dev_endpoints, dwc_otg_module_params.dev_endpoints, int,
1926                    0444);
1927 MODULE_PARM_DESC(dev_endpoints,
1928                  "The number of endpoints in addition to EP0 available for device mode 1-15");
1929 module_param_named(phy_type, dwc_otg_module_params.phy_type, int, 0444);
1930 MODULE_PARM_DESC(phy_type, "0=Reserved 1=UTMI+ 2=ULPI");
1931 module_param_named(phy_utmi_width, dwc_otg_module_params.phy_utmi_width, int,
1932                    0444);
1933 MODULE_PARM_DESC(phy_utmi_width, "Specifies the UTMI+ Data Width 8 or 16 bits");
1934 module_param_named(phy_ulpi_ddr, dwc_otg_module_params.phy_ulpi_ddr, int, 0444);
1935 MODULE_PARM_DESC(phy_ulpi_ddr,
1936                  "ULPI at double or single data rate 0=Single 1=Double");
1937 module_param_named(phy_ulpi_ext_vbus, dwc_otg_module_params.phy_ulpi_ext_vbus,
1938                    int, 0444);
1939 MODULE_PARM_DESC(phy_ulpi_ext_vbus,
1940                  "ULPI PHY using internal or external vbus 0=Internal");
1941 module_param_named(i2c_enable, dwc_otg_module_params.i2c_enable, int, 0444);
1942 MODULE_PARM_DESC(i2c_enable, "FS PHY Interface");
1943 module_param_named(ulpi_fs_ls, dwc_otg_module_params.ulpi_fs_ls, int, 0444);
1944 MODULE_PARM_DESC(ulpi_fs_ls, "ULPI PHY FS/LS mode only");
1945 module_param_named(ts_dline, dwc_otg_module_params.ts_dline, int, 0444);
1946 MODULE_PARM_DESC(ts_dline, "Term select Dline pulsing for all PHYs");
1947 module_param_named(debug, g_dbg_lvl, int, 0444);
1948 MODULE_PARM_DESC(debug, "");
1949
1950 module_param_named(en_multiple_tx_fifo,
1951                    dwc_otg_module_params.en_multiple_tx_fifo, int, 0444);
1952 MODULE_PARM_DESC(en_multiple_tx_fifo,
1953                  "Dedicated Non Periodic Tx FIFOs 0=disabled 1=enabled");
1954 module_param_named(dev_tx_fifo_size_1,
1955                    dwc_otg_module_params.dev_tx_fifo_size[0], int, 0444);
1956 MODULE_PARM_DESC(dev_tx_fifo_size_1, "Number of words in the Tx FIFO 4-768");
1957 module_param_named(dev_tx_fifo_size_2,
1958                    dwc_otg_module_params.dev_tx_fifo_size[1], int, 0444);
1959 MODULE_PARM_DESC(dev_tx_fifo_size_2, "Number of words in the Tx FIFO 4-768");
1960 module_param_named(dev_tx_fifo_size_3,
1961                    dwc_otg_module_params.dev_tx_fifo_size[2], int, 0444);
1962 MODULE_PARM_DESC(dev_tx_fifo_size_3, "Number of words in the Tx FIFO 4-768");
1963 module_param_named(dev_tx_fifo_size_4,
1964                    dwc_otg_module_params.dev_tx_fifo_size[3], int, 0444);
1965 MODULE_PARM_DESC(dev_tx_fifo_size_4, "Number of words in the Tx FIFO 4-768");
1966 module_param_named(dev_tx_fifo_size_5,
1967                    dwc_otg_module_params.dev_tx_fifo_size[4], int, 0444);
1968 MODULE_PARM_DESC(dev_tx_fifo_size_5, "Number of words in the Tx FIFO 4-768");
1969 module_param_named(dev_tx_fifo_size_6,
1970                    dwc_otg_module_params.dev_tx_fifo_size[5], int, 0444);
1971 MODULE_PARM_DESC(dev_tx_fifo_size_6, "Number of words in the Tx FIFO 4-768");
1972 module_param_named(dev_tx_fifo_size_7,
1973                    dwc_otg_module_params.dev_tx_fifo_size[6], int, 0444);
1974 MODULE_PARM_DESC(dev_tx_fifo_size_7, "Number of words in the Tx FIFO 4-768");
1975 module_param_named(dev_tx_fifo_size_8,
1976                    dwc_otg_module_params.dev_tx_fifo_size[7], int, 0444);
1977 MODULE_PARM_DESC(dev_tx_fifo_size_8, "Number of words in the Tx FIFO 4-768");
1978 module_param_named(dev_tx_fifo_size_9,
1979                    dwc_otg_module_params.dev_tx_fifo_size[8], int, 0444);
1980 MODULE_PARM_DESC(dev_tx_fifo_size_9, "Number of words in the Tx FIFO 4-768");
1981 module_param_named(dev_tx_fifo_size_10,
1982                    dwc_otg_module_params.dev_tx_fifo_size[9], int, 0444);
1983 MODULE_PARM_DESC(dev_tx_fifo_size_10, "Number of words in the Tx FIFO 4-768");
1984 module_param_named(dev_tx_fifo_size_11,
1985                    dwc_otg_module_params.dev_tx_fifo_size[10], int, 0444);
1986 MODULE_PARM_DESC(dev_tx_fifo_size_11, "Number of words in the Tx FIFO 4-768");
1987 module_param_named(dev_tx_fifo_size_12,
1988                    dwc_otg_module_params.dev_tx_fifo_size[11], int, 0444);
1989 MODULE_PARM_DESC(dev_tx_fifo_size_12, "Number of words in the Tx FIFO 4-768");
1990 module_param_named(dev_tx_fifo_size_13,
1991                    dwc_otg_module_params.dev_tx_fifo_size[12], int, 0444);
1992 MODULE_PARM_DESC(dev_tx_fifo_size_13, "Number of words in the Tx FIFO 4-768");
1993 module_param_named(dev_tx_fifo_size_14,
1994                    dwc_otg_module_params.dev_tx_fifo_size[13], int, 0444);
1995 MODULE_PARM_DESC(dev_tx_fifo_size_14, "Number of words in the Tx FIFO 4-768");
1996 module_param_named(dev_tx_fifo_size_15,
1997                    dwc_otg_module_params.dev_tx_fifo_size[14], int, 0444);
1998 MODULE_PARM_DESC(dev_tx_fifo_size_15, "Number of words in the Tx FIFO 4-768");
1999
2000 module_param_named(thr_ctl, dwc_otg_module_params.thr_ctl, int, 0444);
2001 MODULE_PARM_DESC(thr_ctl,
2002                  "Thresholding enable flag bit 0 - non ISO Tx thr., 1 - ISO Tx thr., 2 - Rx thr.- bit 0=disabled 1=enabled");
2003 module_param_named(tx_thr_length, dwc_otg_module_params.tx_thr_length, int,
2004                    0444);
2005 MODULE_PARM_DESC(tx_thr_length, "Tx Threshold length in 32 bit DWORDs");
2006 module_param_named(rx_thr_length, dwc_otg_module_params.rx_thr_length, int,
2007                    0444);
2008 MODULE_PARM_DESC(rx_thr_length, "Rx Threshold length in 32 bit DWORDs");
2009
2010 module_param_named(pti_enable, dwc_otg_module_params.pti_enable, int, 0444);
2011 module_param_named(mpi_enable, dwc_otg_module_params.mpi_enable, int, 0444);
2012 module_param_named(lpm_enable, dwc_otg_module_params.lpm_enable, int, 0444);
2013 MODULE_PARM_DESC(lpm_enable, "LPM Enable 0=LPM Disabled 1=LPM Enabled");
2014
2015 module_param_named(besl_enable, dwc_otg_module_params.besl_enable, int, 0444);
2016 MODULE_PARM_DESC(besl_enable, "BESL Enable 0=BESL Disabled 1=BESL Enabled");
2017 module_param_named(baseline_besl, dwc_otg_module_params.baseline_besl, int,
2018                    0444);
2019 MODULE_PARM_DESC(baseline_besl, "Set the baseline besl value");
2020 module_param_named(deep_besl, dwc_otg_module_params.deep_besl, int, 0444);
2021 MODULE_PARM_DESC(deep_besl, "Set the deep besl value");
2022
2023 module_param_named(ic_usb_cap, dwc_otg_module_params.ic_usb_cap, int, 0444);
2024 MODULE_PARM_DESC(ic_usb_cap,
2025                  "IC_USB Capability 0=IC_USB Disabled 1=IC_USB Enabled");
2026 module_param_named(ahb_thr_ratio, dwc_otg_module_params.ahb_thr_ratio, int,
2027                    0444);
2028 MODULE_PARM_DESC(ahb_thr_ratio, "AHB Threshold Ratio");
2029 module_param_named(power_down, dwc_otg_module_params.power_down, int, 0444);
2030 MODULE_PARM_DESC(power_down, "Power Down Mode");
2031 module_param_named(reload_ctl, dwc_otg_module_params.reload_ctl, int, 0444);
2032 MODULE_PARM_DESC(reload_ctl, "HFIR Reload Control");
2033 module_param_named(dev_out_nak, dwc_otg_module_params.dev_out_nak, int, 0444);
2034 MODULE_PARM_DESC(dev_out_nak, "Enable Device OUT NAK");
2035 module_param_named(cont_on_bna, dwc_otg_module_params.cont_on_bna, int, 0444);
2036 MODULE_PARM_DESC(cont_on_bna, "Enable Enable Continue on BNA");
2037 module_param_named(ahb_single, dwc_otg_module_params.ahb_single, int, 0444);
2038 MODULE_PARM_DESC(ahb_single, "Enable AHB Single Support");
2039 module_param_named(adp_enable, dwc_otg_module_params.adp_enable, int, 0444);
2040 MODULE_PARM_DESC(adp_enable, "ADP Enable 0=ADP Disabled 1=ADP Enabled");
2041 module_param_named(otg_ver, dwc_otg_module_params.otg_ver, int, 0444);
2042 MODULE_PARM_DESC(otg_ver, "OTG revision supported 0=OTG 1.3 1=OTG 2.0");
2043
2044 /** @page "Module Parameters"
2045  *
2046  * The following parameters may be specified when starting the module.
2047  * These parameters define how the DWC_otg controller should be
2048  * configured. Parameter values are passed to the CIL initialization
2049  * function dwc_otg_cil_init
2050  *
2051  * Example: <code>modprobe dwc_otg speed=1 otg_cap=1</code>
2052  *
2053
2054  <table>
2055  <tr><td>Parameter Name</td><td>Meaning</td></tr>
2056
2057  <tr>
2058  <td>otg_cap</td>
2059  <td>Specifies the OTG capabilities. The driver will automatically detect the
2060  value for this parameter if none is specified.
2061  - 0: HNP and SRP capable (default, if available)
2062  - 1: SRP Only capable
2063  - 2: No HNP/SRP capable
2064  </td></tr>
2065
2066  <tr>
2067  <td>dma_enable</td>
2068  <td>Specifies whether to use slave or DMA mode for accessing the data FIFOs.
2069  The driver will automatically detect the value for this parameter if none is
2070  specified.
2071  - 0: Slave
2072  - 1: DMA (default, if available)
2073  </td></tr>
2074
2075  <tr>
2076  <td>dma_burst_size</td>
2077  <td>The DMA Burst size (applicable only for External DMA Mode).
2078  - Values: 1, 4, 8 16, 32, 64, 128, 256 (default 32)
2079  </td></tr>
2080
2081  <tr>
2082  <td>speed</td>
2083  <td>Specifies the maximum speed of operation in host and device mode. The
2084  actual speed depends on the speed of the attached device and the value of
2085  phy_type.
2086  - 0: High Speed (default)
2087  - 1: Full Speed
2088  </td></tr>
2089
2090  <tr>
2091  <td>host_support_fs_ls_low_power</td>
2092  <td>Specifies whether low power mode is supported when attached to a Full
2093  Speed or Low Speed device in host mode.
2094  - 0: Don't support low power mode (default)
2095  - 1: Support low power mode
2096  </td></tr>
2097
2098  <tr>
2099  <td>host_ls_low_power_phy_clk</td>
2100  <td>Specifies the PHY clock rate in low power mode when connected to a Low
2101  Speed device in host mode. This parameter is applicable only if
2102  HOST_SUPPORT_FS_LS_LOW_POWER is enabled.
2103  - 0: 48 MHz (default)
2104  - 1: 6 MHz
2105  </td></tr>
2106
2107  <tr>
2108  <td>enable_dynamic_fifo</td>
2109  <td> Specifies whether FIFOs may be resized by the driver software.
2110  - 0: Use cC FIFO size parameters
2111  - 1: Allow dynamic FIFO sizing (default)
2112  </td></tr>
2113
2114  <tr>
2115  <td>data_fifo_size</td>
2116  <td>Total number of 4-byte words in the data FIFO memory. This memory
2117  includes the Rx FIFO, non-periodic Tx FIFO, and periodic Tx FIFOs.
2118  - Values: 32 to 32768 (default 8192)
2119
2120  Note: The total FIFO memory depth in the FPGA configuration is 8192.
2121  </td></tr>
2122
2123  <tr>
2124  <td>dev_rx_fifo_size</td>
2125  <td>Number of 4-byte words in the Rx FIFO in device mode when dynamic
2126  FIFO sizing is enabled.
2127  - Values: 16 to 32768 (default 1064)
2128  </td></tr>
2129
2130  <tr>
2131  <td>dev_nperio_tx_fifo_size</td>
2132  <td>Number of 4-byte words in the non-periodic Tx FIFO in device mode when
2133  dynamic FIFO sizing is enabled.
2134  - Values: 16 to 32768 (default 1024)
2135  </td></tr>
2136
2137  <tr>
2138  <td>dev_perio_tx_fifo_size_n (n = 1 to 15)</td>
2139  <td>Number of 4-byte words in each of the periodic Tx FIFOs in device mode
2140  when dynamic FIFO sizing is enabled.
2141  - Values: 4 to 768 (default 256)
2142  </td></tr>
2143
2144  <tr>
2145  <td>host_rx_fifo_size</td>
2146  <td>Number of 4-byte words in the Rx FIFO in host mode when dynamic FIFO
2147  sizing is enabled.
2148  - Values: 16 to 32768 (default 1024)
2149  </td></tr>
2150
2151  <tr>
2152  <td>host_nperio_tx_fifo_size</td>
2153  <td>Number of 4-byte words in the non-periodic Tx FIFO in host mode when
2154  dynamic FIFO sizing is enabled in the core.
2155  - Values: 16 to 32768 (default 1024)
2156  </td></tr>
2157
2158  <tr>
2159  <td>host_perio_tx_fifo_size</td>
2160  <td>Number of 4-byte words in the host periodic Tx FIFO when dynamic FIFO
2161  sizing is enabled.
2162  - Values: 16 to 32768 (default 1024)
2163  </td></tr>
2164
2165  <tr>
2166  <td>max_transfer_size</td>
2167  <td>The maximum transfer size supported in bytes.
2168  - Values: 2047 to 65,535 (default 65,535)
2169  </td></tr>
2170
2171  <tr>
2172  <td>max_packet_count</td>
2173  <td>The maximum number of packets in a transfer.
2174  - Values: 15 to 511 (default 511)
2175  </td></tr>
2176
2177  <tr>
2178  <td>host_channels</td>
2179  <td>The number of host channel registers to use.
2180  - Values: 1 to 16 (default 12)
2181
2182  Note: The FPGA configuration supports a maximum of 12 host channels.
2183  </td></tr>
2184
2185  <tr>
2186  <td>dev_endpoints</td>
2187  <td>The number of endpoints in addition to EP0 available for device mode
2188  operations.
2189  - Values: 1 to 15 (default 6 IN and OUT)
2190
2191  Note: The FPGA configuration supports a maximum of 6 IN and OUT endpoints in
2192  addition to EP0.
2193  </td></tr>
2194
2195  <tr>
2196  <td>phy_type</td>
2197  <td>Specifies the type of PHY interface to use. By default, the driver will
2198  automatically detect the phy_type.
2199  - 0: Full Speed
2200  - 1: UTMI+ (default, if available)
2201  - 2: ULPI
2202  </td></tr>
2203
2204  <tr>
2205  <td>phy_utmi_width</td>
2206  <td>Specifies the UTMI+ Data Width. This parameter is applicable for a
2207  phy_type of UTMI+. Also, this parameter is applicable only if the
2208  OTG_HSPHY_WIDTH cC parameter was set to "8 and 16 bits", meaning that the
2209  core has been configured to work at either data path width.
2210  - Values: 8 or 16 bits (default 16)
2211  </td></tr>
2212
2213  <tr>
2214  <td>phy_ulpi_ddr</td>
2215  <td>Specifies whether the ULPI operates at double or single data rate. This
2216  parameter is only applicable if phy_type is ULPI.
2217  - 0: single data rate ULPI interface with 8 bit wide data bus (default)
2218  - 1: double data rate ULPI interface with 4 bit wide data bus
2219  </td></tr>
2220
2221  <tr>
2222  <td>i2c_enable</td>
2223  <td>Specifies whether to use the I2C interface for full speed PHY. This
2224  parameter is only applicable if PHY_TYPE is FS.
2225  - 0: Disabled (default)
2226  - 1: Enabled
2227  </td></tr>
2228
2229  <tr>
2230  <td>ulpi_fs_ls</td>
2231  <td>Specifies whether to use ULPI FS/LS mode only.
2232  - 0: Disabled (default)
2233  - 1: Enabled
2234  </td></tr>
2235
2236  <tr>
2237  <td>ts_dline</td>
2238  <td>Specifies whether term select D-Line pulsing for all PHYs is enabled.
2239  - 0: Disabled (default)
2240  - 1: Enabled
2241  </td></tr>
2242
2243  <tr>
2244  <td>en_multiple_tx_fifo</td>
2245  <td>Specifies whether dedicatedto tx fifos are enabled for non periodic IN EPs.
2246  The driver will automatically detect the value for this parameter if none is
2247  specified.
2248  - 0: Disabled
2249  - 1: Enabled (default, if available)
2250  </td></tr>
2251
2252  <tr>
2253  <td>dev_tx_fifo_size_n (n = 1 to 15)</td>
2254  <td>Number of 4-byte words in each of the Tx FIFOs in device mode
2255  when dynamic FIFO sizing is enabled.
2256  - Values: 4 to 768 (default 256)
2257  </td></tr>
2258
2259  <tr>
2260  <td>tx_thr_length</td>
2261  <td>Transmit Threshold length in 32 bit double words
2262  - Values: 8 to 128 (default 64)
2263  </td></tr>
2264
2265  <tr>
2266  <td>rx_thr_length</td>
2267  <td>Receive Threshold length in 32 bit double words
2268  - Values: 8 to 128 (default 64)
2269  </td></tr>
2270
2271 <tr>
2272  <td>thr_ctl</td>
2273  <td>Specifies whether to enable Thresholding for Device mode. Bits 0, 1, 2 of
2274  this parmater specifies if thresholding is enabled for non-Iso Tx, Iso Tx and
2275  Rx transfers accordingly.
2276  The driver will automatically detect the value for this parameter if none is
2277  specified.
2278  - Values: 0 to 7 (default 0)
2279  Bit values indicate:
2280  - 0: Thresholding disabled
2281  - 1: Thresholding enabled
2282  </td></tr>
2283
2284 <tr>
2285  <td>dma_desc_enable</td>
2286  <td>Specifies whether to enable Descriptor DMA mode.
2287  The driver will automatically detect the value for this parameter if none is
2288  specified.
2289  - 0: Descriptor DMA disabled
2290  - 1: Descriptor DMA (default, if available)
2291  </td></tr>
2292
2293 <tr>
2294  <td>mpi_enable</td>
2295  <td>Specifies whether to enable MPI enhancement mode.
2296  The driver will automatically detect the value for this parameter if none is
2297  specified.
2298  - 0: MPI disabled (default)
2299  - 1: MPI enable
2300  </td></tr>
2301
2302 <tr>
2303  <td>pti_enable</td>
2304  <td>Specifies whether to enable PTI enhancement support.
2305  The driver will automatically detect the value for this parameter if none is
2306  specified.
2307  - 0: PTI disabled (default)
2308  - 1: PTI enable
2309  </td></tr>
2310
2311 <tr>
2312  <td>lpm_enable</td>
2313  <td>Specifies whether to enable LPM support.
2314  The driver will automatically detect the value for this parameter if none is
2315  specified.
2316  - 0: LPM disabled
2317  - 1: LPM enable (default, if available)
2318  </td></tr>
2319
2320  <tr>
2321  <td>besl_enable</td>
2322  <td>Specifies whether to enable LPM Errata support.
2323  The driver will automatically detect the value for this parameter if none is
2324  specified.
2325  - 0: LPM Errata disabled (default)
2326  - 1: LPM Errata enable
2327  </td></tr>
2328
2329   <tr>
2330  <td>baseline_besl</td>
2331  <td>Specifies the baseline besl value.
2332  - Values: 0 to 15 (default 0)
2333  </td></tr>
2334
2335   <tr>
2336  <td>deep_besl</td>
2337  <td>Specifies the deep besl value.
2338  - Values: 0 to 15 (default 15)
2339  </td></tr>
2340
2341 <tr>
2342  <td>ic_usb_cap</td>
2343  <td>Specifies whether to enable IC_USB capability.
2344  The driver will automatically detect the value for this parameter if none is
2345  specified.
2346  - 0: IC_USB disabled (default, if available)
2347  - 1: IC_USB enable
2348  </td></tr>
2349
2350 <tr>
2351  <td>ahb_thr_ratio</td>
2352  <td>Specifies AHB Threshold ratio.
2353  - Values: 0 to 3 (default 0)
2354  </td></tr>
2355
2356 <tr>
2357  <td>power_down</td>
2358  <td>Specifies Power Down(Hibernation) Mode.
2359  The driver will automatically detect the value for this parameter if none is
2360  specified.
2361  - 0: Power Down disabled (default)
2362  - 2: Power Down enabled
2363  </td></tr>
2364
2365  <tr>
2366  <td>reload_ctl</td>
2367  <td>Specifies whether dynamic reloading of the HFIR register is allowed during
2368  run time. The driver will automatically detect the value for this parameter if
2369  none is specified. In case the HFIR value is reloaded when HFIR.RldCtrl == 1'b0
2370  the core might misbehave.
2371  - 0: Reload Control disabled (default)
2372  - 1: Reload Control enabled
2373  </td></tr>
2374
2375  <tr>
2376  <td>dev_out_nak</td>
2377  <td>Specifies whether  Device OUT NAK enhancement enabled or no.
2378  The driver will automatically detect the value for this parameter if
2379  none is specified. This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2380  - 0: The core does not set NAK after Bulk OUT transfer complete (default)
2381  - 1: The core sets NAK after Bulk OUT transfer complete
2382  </td></tr>
2383
2384  <tr>
2385  <td>cont_on_bna</td>
2386  <td>Specifies whether Enable Continue on BNA enabled or no.
2387  After receiving BNA interrupt the core disables the endpoint,when the
2388  endpoint is re-enabled by the application the
2389  - 0: Core starts processing from the DOEPDMA descriptor (default)
2390  - 1: Core starts processing from the descriptor which received the BNA.
2391  This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2392  </td></tr>
2393
2394  <tr>
2395  <td>ahb_single</td>
2396  <td>This bit when programmed supports SINGLE transfers for remainder data
2397  in a transfer for DMA mode of operation.
2398  - 0: The remainder data will be sent using INCR burst size (default)
2399  - 1: The remainder data will be sent using SINGLE burst size.
2400  </td></tr>
2401
2402 <tr>
2403  <td>adp_enable</td>
2404  <td>Specifies whether ADP feature is enabled.
2405  The driver will automatically detect the value for this parameter if none is
2406  specified.
2407  - 0: ADP feature disabled (default)
2408  - 1: ADP feature enabled
2409  </td></tr>
2410
2411   <tr>
2412  <td>otg_ver</td>
2413  <td>Specifies whether OTG is performing as USB OTG Revision 2.0 or Revision 1.3
2414  USB OTG device.
2415  - 0: OTG 2.0 support disabled (default)
2416  - 1: OTG 2.0 support enabled
2417  </td></tr>
2418
2419 */