drivers/usb/dwc_otg_310/dwc_otg_driver.c

   1 /* ==========================================================================
   2  * $File: //dwh/usb_iip/dev/software/otg/linux/drivers/dwc_otg_driver.c $
   3  * $Revision: #94 $
   4  * $Date: 2012/12/21 $
   5  * $Change: 2131568 $
   6  *
   7  * Synopsys HS OTG Linux Software Driver and documentation (hereinafter,
   8  * "Software") is an Unsupported proprietary work of Synopsys, Inc. unless
   9  * otherwise expressly agreed to in writing between Synopsys and you.
  10  *
  11  * The Software IS NOT an item of Licensed Software or Licensed Product under
  12  * any End User Software License Agreement or Agreement for Licensed Product
  13  * with Synopsys or any supplement thereto. You are permitted to use and
  14  * redistribute this Software in source and binary forms, with or without
  15  * modification, provided that redistributions of source code must retain this
  16  * notice. You may not view, use, disclose, copy or distribute this file or
  17  * any information contained herein except pursuant to this license grant from
  18  * Synopsys. If you do not agree with this notice, including the disclaimer
  19  * below, then you are not authorized to use the Software.
  20  *
  21  * THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS" BASIS
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS BE LIABLE FOR ANY DIRECT,
  25  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  26  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  27  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  28  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  30  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH
  31  * DAMAGE.
  32  * ========================================================================== */
  33
  34 /** @file
  35  * The dwc_otg_driver module provides the initialization and cleanup entry
  36  * points for the DWC_otg driver. This module will be dynamically installed
  37  * after Linux is booted using the insmod command. When the module is
  38  * installed, the dwc_otg_driver_init function is called. When the module is
  39  * removed (using rmmod), the dwc_otg_driver_cleanup function is called.
  40  *
  41  * This module also defines a data structure for the dwc_otg_driver, which is
  42  * used in conjunction with the standard ARM lm_device structure. These
  43  * structures allow the OTG driver to comply with the standard Linux driver
  44  * model in which devices and drivers are registered with a bus driver. This
  45  * has the benefit that Linux can expose attributes of the driver and device
  46  * in its special sysfs file system. Users can then read or write files in
  47  * this file system to perform diagnostics on the driver components or the
  48  * device.
  49  */
  50
  51 #include "dwc_otg_os_dep.h"
  52 #include "common_port/dwc_os.h"
  53 #include "dwc_otg_dbg.h"
  54 #include "dwc_otg_driver.h"
  55 #include "dwc_otg_attr.h"
  56 #include "dwc_otg_core_if.h"
  57 #include "dwc_otg_pcd_if.h"
  58 #include "dwc_otg_hcd_if.h"
  59 #include "dwc_otg_cil.h"
  60 #include "dwc_otg_pcd.h"
  61
  62 #include "usbdev_rk.h"
  63
  64 #define DWC_DRIVER_VERSION      "3.10a 21-DEC-2012"
  65 #define DWC_DRIVER_DESC         "HS OTG USB Controller driver"
  66
  67 static const char dwc_host20_driver_name[] = "usb20_host";
  68 static const char dwc_otg20_driver_name[] = "usb20_otg";
  69
  70 dwc_otg_device_t *g_otgdev;
  71
  72 extern int pcd_init(struct platform_device *_dev);
  73 extern int otg20_hcd_init(struct platform_device *_dev);
  74 extern int host20_hcd_init(struct platform_device *_dev);
  75 extern int pcd_remove(struct platform_device *_dev);
  76 extern void hcd_remove(struct platform_device *_dev);
  77 extern void dwc_otg_adp_start(dwc_otg_core_if_t *core_if, uint8_t is_host);
  78
  79
  80
  81 static u32 usb_to_uart_status;
  82 /*-------------------------------------------------------------------------*/
  83 /* Encapsulate the module parameter settings */
  84
  85 struct dwc_otg_driver_module_params {
  86         int32_t opt;
  87         int32_t otg_cap;
  88         int32_t dma_enable;
  89         int32_t dma_desc_enable;
  90         int32_t dma_burst_size;
  91         int32_t speed;
  92         int32_t host_support_fs_ls_low_power;
  93         int32_t host_ls_low_power_phy_clk;
  94         int32_t enable_dynamic_fifo;
  95         int32_t data_fifo_size;
  96         int32_t dev_rx_fifo_size;
  97         int32_t dev_nperio_tx_fifo_size;
  98         uint32_t dev_perio_tx_fifo_size[MAX_PERIO_FIFOS];
  99         int32_t host_rx_fifo_size;
 100         int32_t host_nperio_tx_fifo_size;
 101         int32_t host_perio_tx_fifo_size;
 102         int32_t max_transfer_size;
 103         int32_t max_packet_count;
 104         int32_t host_channels;
 105         int32_t dev_endpoints;
 106         int32_t phy_type;
 107         int32_t phy_utmi_width;
 108         int32_t phy_ulpi_ddr;
 109         int32_t phy_ulpi_ext_vbus;
 110         int32_t i2c_enable;
 111         int32_t ulpi_fs_ls;
 112         int32_t ts_dline;
 113         int32_t en_multiple_tx_fifo;
 114         uint32_t dev_tx_fifo_size[MAX_TX_FIFOS];
 115         uint32_t thr_ctl;
 116         uint32_t tx_thr_length;
 117         uint32_t rx_thr_length;
 118         int32_t pti_enable;
 119         int32_t mpi_enable;
 120         int32_t lpm_enable;
 121         int32_t besl_enable;
 122         int32_t baseline_besl;
 123         int32_t deep_besl;
 124         int32_t ic_usb_cap;
 125         int32_t ahb_thr_ratio;
 126         int32_t power_down;
 127         int32_t reload_ctl;
 128         int32_t dev_out_nak;
 129         int32_t cont_on_bna;
 130         int32_t ahb_single;
 131         int32_t otg_ver;
 132         int32_t adp_enable;
 133 };
 134
 135 static struct dwc_otg_driver_module_params dwc_otg_module_params = {
 136         .opt = -1,
 137         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 138         .dma_enable = -1,
 139         .dma_desc_enable = 0,
 140         .dma_burst_size = -1,
 141         .speed = -1,
 142         .host_support_fs_ls_low_power = -1,
 143         .host_ls_low_power_phy_clk = -1,
 144         .enable_dynamic_fifo = 1,
 145         .data_fifo_size = -1,
 146         .dev_rx_fifo_size = 0x120,
 147         .dev_nperio_tx_fifo_size = 0x10,
 148         .dev_perio_tx_fifo_size = {
 149                                    /* dev_perio_tx_fifo_size_1 */
 150                                    -1,
 151                                    -1,
 152                                    -1,
 153                                    -1,
 154                                    -1,
 155                                    -1,
 156                                    -1,
 157                                    -1,
 158                                    -1,
 159                                    -1,
 160                                    -1,
 161                                    -1,
 162                                    -1,
 163                                    -1,
 164                                    -1
 165                                    /* 15 */
 166                                    },
 167         .host_rx_fifo_size = -1,
 168         .host_nperio_tx_fifo_size = -1,
 169         .host_perio_tx_fifo_size = -1,
 170         .max_transfer_size = -1,
 171         .max_packet_count = -1,
 172         .host_channels = -1,
 173         .dev_endpoints = -1,
 174         .phy_type = -1,
 175         .phy_utmi_width = -1,
 176         .phy_ulpi_ddr = -1,
 177         .phy_ulpi_ext_vbus = -1,
 178         .i2c_enable = -1,
 179         .ulpi_fs_ls = -1,
 180         .ts_dline = -1,
 181         .en_multiple_tx_fifo = -1,
 182         .dev_tx_fifo_size = {
 183                              /* dev_tx_fifo_size */
 184                              0x100,
 185                              0x80,
 186                              0x80,
 187                              0x60,
 188                              0x10,
 189                              0x10,
 190                              -1,
 191                              -1,
 192                              -1,
 193                              -1,
 194                              -1,
 195                              -1,
 196                              -1,
 197                              -1,
 198                              -1
 199                              /* 15 */
 200                              },
 201         .thr_ctl = -1,
 202         .tx_thr_length = -1,
 203         .rx_thr_length = -1,
 204         .pti_enable = -1,
 205         .mpi_enable = -1,
 206         .lpm_enable = -1,
 207         .besl_enable = -1,
 208         .baseline_besl = -1,
 209         .deep_besl = -1,
 210         .ic_usb_cap = -1,
 211         .ahb_thr_ratio = -1,
 212         .power_down = -1,
 213         .reload_ctl = -1,
 214         .dev_out_nak = -1,
 215         .cont_on_bna = -1,
 216         .ahb_single = -1,
 217         .otg_ver = -1,
 218         .adp_enable = 0,
 219 };
 220
 221 #ifdef CONFIG_USB20_HOST
 222 static struct dwc_otg_driver_module_params dwc_host_module_params = {
 223         .opt = -1,
 224         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 225         .dma_enable = -1,
 226         .dma_desc_enable = 0,
 227         .dma_burst_size = -1,
 228         .speed = -1,
 229         .host_support_fs_ls_low_power = -1,
 230         .host_ls_low_power_phy_clk = -1,
 231         .enable_dynamic_fifo = -1,
 232         .data_fifo_size = -1,
 233         .dev_rx_fifo_size = -1,
 234         .dev_nperio_tx_fifo_size = -1,
 235         .dev_perio_tx_fifo_size = {
 236                                    /* dev_perio_tx_fifo_size_1 */
 237                                    -1,
 238                                    -1,
 239                                    -1,
 240                                    -1,
 241                                    -1,
 242                                    -1,
 243                                    -1,
 244                                    -1,
 245                                    -1,
 246                                    -1,
 247                                    -1,
 248                                    -1,
 249                                    -1,
 250                                    -1,
 251                                    -1
 252                                    /* 15 */
 253                                    },
 254         .host_rx_fifo_size = -1,
 255         .host_nperio_tx_fifo_size = -1,
 256         .host_perio_tx_fifo_size = -1,
 257         .max_transfer_size = -1,
 258         .max_packet_count = -1,
 259         .host_channels = -1,
 260         .dev_endpoints = -1,
 261         .phy_type = -1,
 262         .phy_utmi_width = -1,
 263         .phy_ulpi_ddr = -1,
 264         .phy_ulpi_ext_vbus = -1,
 265         .i2c_enable = -1,
 266         .ulpi_fs_ls = -1,
 267         .ts_dline = -1,
 268         .en_multiple_tx_fifo = -1,
 269         .dev_tx_fifo_size = {
 270                              /* dev_tx_fifo_size */
 271                              -1,
 272                              -1,
 273                              -1,
 274                              -1,
 275                              -1,
 276                              -1,
 277                              -1,
 278                              -1,
 279                              -1,
 280                              -1,
 281                              -1,
 282                              -1,
 283                              -1,
 284                              -1,
 285                              -1
 286                              /* 15 */
 287                              },
 288         .thr_ctl = -1,
 289         .tx_thr_length = -1,
 290         .rx_thr_length = -1,
 291         .pti_enable = -1,
 292         .mpi_enable = -1,
 293         .lpm_enable = -1,
 294         .besl_enable = -1,
 295         .baseline_besl = -1,
 296         .deep_besl = -1,
 297         .ic_usb_cap = -1,
 298         .ahb_thr_ratio = -1,
 299         .power_down = -1,
 300         .reload_ctl = -1,
 301         .dev_out_nak = -1,
 302         .cont_on_bna = -1,
 303         .ahb_single = -1,
 304         .otg_ver = -1,
 305         .adp_enable = 0,
 306 };
 307 #endif
 308
 309 /**
 310  * This function shows the Driver Version.
 311  */
 312 static ssize_t version_show(struct device_driver *dev, char *buf)
 313 {
 314         return snprintf(buf, sizeof(DWC_DRIVER_VERSION) + 2, "%s\n",
 315                         DWC_DRIVER_VERSION);
 316 }
 317
 318 static DRIVER_ATTR(version, S_IRUGO, version_show, NULL);
 319
 320 /**
 321  * Global Debug Level Mask.
 322  */
 323 uint32_t g_dbg_lvl = DBG_OFF;   /* OFF */
 324
 325 /**
 326  * This function shows the driver Debug Level.
 327  */
 328 static ssize_t dbg_level_show(struct device_driver *drv, char *buf)
 329 {
 330         return sprintf(buf, "0x%0x\n", g_dbg_lvl);
 331 }
 332
 333 /**
 334  * This function stores the driver Debug Level.
 335  */
 336 static ssize_t dbg_level_store(struct device_driver *drv, const char *buf,
 337                                size_t count)
 338 {
 339         g_dbg_lvl = simple_strtoul(buf, NULL, 16);
 340         return count;
 341 }
 342
 343 static DRIVER_ATTR(debuglevel, S_IRUGO | S_IWUSR, dbg_level_show,
 344                    dbg_level_store);
 345
 346 extern void hcd_start(dwc_otg_core_if_t *core_if);
 347 extern struct usb_hub *g_dwc_otg_root_hub20;
 348 extern void dwc_otg_hub_disconnect_device(struct usb_hub *hub);
 349
 350 void dwc_otg_force_host(dwc_otg_core_if_t *core_if)
 351 {
 352         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 353         dctl_data_t dctl = {.d32 = 0 };
 354         unsigned long flags;
 355
 356         if (core_if->op_state == A_HOST) {
 357                 printk("dwc_otg_force_host,already in A_HOST mode,everest\n");
 358                 return;
 359         }
 360         core_if->op_state = A_HOST;
 361
 362         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 363         dctl.d32 = DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
 364         dctl.b.sftdiscon = 1;
 365         DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl, dctl.d32);
 366
 367         local_irq_save(flags);
 368         cil_pcd_stop(core_if);
 369         /*
 370          * Initialize the Core for Host mode.
 371          */
 372
 373         dwc_otg_core_init(core_if);
 374         dwc_otg_enable_global_interrupts(core_if);
 375         cil_hcd_start(core_if);
 376         local_irq_restore(flags);
 377 }
 378
 379 void dwc_otg_force_device(dwc_otg_core_if_t *core_if)
 380 {
 381         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 382         unsigned long flags;
 383
 384         local_irq_save(flags);
 385
 386         if (core_if->op_state == B_PERIPHERAL) {
 387                 printk
 388                     ("dwc_otg_force_device,already in B_PERIPHERAL,everest\n");
 389                 return;
 390         }
 391         core_if->op_state = B_PERIPHERAL;
 392         cil_hcd_stop(core_if);
 393         /* dwc_otg_hub_disconnect_device(g_dwc_otg_root_hub20); */
 394         otg_dev->pcd->phy_suspend = 1;
 395         otg_dev->pcd->vbus_status = 0;
 396         dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 397
 398         /* Reset the Controller */
 399         dwc_otg_core_reset(core_if);
 400
 401         dwc_otg_core_init(core_if);
 402         dwc_otg_disable_global_interrupts(core_if);
 403         cil_pcd_start(core_if);
 404
 405         local_irq_restore(flags);
 406 }
 407
 408 static ssize_t force_usb_mode_show(struct device_driver *drv, char *buf)
 409 {
 410         dwc_otg_device_t *otg_dev = g_otgdev;
 411         dwc_otg_core_if_t *core_if = otg_dev->core_if;
 412
 413         return sprintf(buf, "%d\n", core_if->usb_mode);
 414 }
 415
 416 static ssize_t force_usb_mode_store(struct device_driver *drv, const char *buf,
 417                                     size_t count)
 418 {
 419         int new_mode = simple_strtoul(buf, NULL, 16);
 420         dwc_otg_device_t *otg_dev = g_otgdev;
 421         dwc_otg_core_if_t *core_if;
 422         struct dwc_otg_platform_data *pldata;
 423
 424         if (!otg_dev)
 425                 return -EINVAL;
 426
 427         core_if = otg_dev->core_if;
 428         pldata = otg_dev->pldata;
 429
 430         DWC_PRINTF("%s %d->%d\n", __func__, core_if->usb_mode, new_mode);
 431
 432         if (core_if->usb_mode == new_mode) {
 433                 return count;
 434         }
 435
 436         if (pldata->phy_status == USB_PHY_SUSPEND) {
 437                 pldata->clock_enable(pldata, 1);
 438                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 439         }
 440
 441         switch (new_mode) {
 442         case USB_MODE_FORCE_HOST:
 443                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 444                         /* device-->host */
 445                         core_if->usb_mode = new_mode;
 446                         dwc_otg_force_host(core_if);
 447                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 448                         core_if->usb_mode = new_mode;
 449                         if (dwc_otg_is_host_mode(core_if))
 450                                 dwc_otg_set_force_mode(core_if, new_mode);
 451                         else
 452                                 dwc_otg_force_host(core_if);
 453                 }
 454                 break;
 455
 456         case USB_MODE_FORCE_DEVICE:
 457                 if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 458                         core_if->usb_mode = new_mode;
 459                         dwc_otg_force_device(core_if);
 460                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 461                         core_if->usb_mode = new_mode;
 462                         if (dwc_otg_is_device_mode(core_if))
 463                                 dwc_otg_set_force_mode(core_if, new_mode);
 464                         else
 465                                 dwc_otg_force_device(core_if);
 466                 }
 467                 break;
 468
 469         case USB_MODE_NORMAL:
 470                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 471                         core_if->usb_mode = new_mode;
 472                         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 473                         dwc_otg_set_force_mode(core_if, new_mode);
 474                         /* msleep(100); */
 475                         if (dwc_otg_is_host_mode(core_if)) {
 476                                 dwc_otg_force_host(core_if);
 477                         } else {
 478                                 dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 479                         }
 480                 } else if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 481                         core_if->usb_mode = new_mode;
 482                         dwc_otg_set_force_mode(core_if, new_mode);
 483                         /* msleep(100); */
 484                         if (dwc_otg_is_device_mode(core_if)) {
 485                                 dwc_otg_force_device(core_if);
 486                         }
 487                 }
 488                 break;
 489
 490         default:
 491                 break;
 492         }
 493         return count;
 494 }
 495
 496 static DRIVER_ATTR(force_usb_mode, S_IRUGO | S_IWUSR, force_usb_mode_show,
 497                    force_usb_mode_store);
 498
 499 static ssize_t dwc_otg_conn_en_show(struct device_driver *_drv, char *_buf)
 500 {
 501
 502         dwc_otg_device_t *otg_dev = g_otgdev;
 503         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 504         return sprintf(_buf, "%d\n", _pcd->conn_en);
 505
 506 }
 507
 508 static ssize_t dwc_otg_conn_en_store(struct device_driver *_drv,
 509                                      const char *_buf, size_t _count)
 510 {
 511         int enable = simple_strtoul(_buf, NULL, 10);
 512         dwc_otg_device_t *otg_dev = g_otgdev;
 513         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 514         DWC_PRINTF("%s %d->%d\n", __func__, _pcd->conn_en, enable);
 515
 516         _pcd->conn_en = enable;
 517         return _count;
 518 }
 519
 520 static DRIVER_ATTR(dwc_otg_conn_en, S_IRUGO | S_IWUSR, dwc_otg_conn_en_show,
 521                    dwc_otg_conn_en_store);
 522
 523 /* used for product vbus power control, SDK not need.
 524  * If dwc_otg is host mode, enable vbus power.
 525  * If dwc_otg is device mode, disable vbus power.
 526  * return 1 - host mode, 0 - device mode.
 527  */
 528 int dwc_otg_usb_state(void)
 529 {
 530         dwc_otg_device_t *otg_dev = g_otgdev;
 531
 532         if (otg_dev) {
 533                 /* op_state is A_HOST */
 534                 if (1 == otg_dev->core_if->op_state)
 535                         return 1;
 536                 /* op_state is B_PERIPHERAL */
 537                 else if (4 == otg_dev->core_if->op_state)
 538                         return 0;
 539                 else
 540                         return 0;
 541         } else {
 542                 DWC_WARN("g_otgdev is NULL, maybe otg probe is failed!\n");
 543                 return 0;
 544         }
 545 }
 546 EXPORT_SYMBOL(dwc_otg_usb_state);
 547
 548 static ssize_t dwc_otg_op_state_show(struct device_driver *_drv, char *_buf)
 549 {
 550         dwc_otg_device_t *otg_dev = g_otgdev;
 551
 552         if (otg_dev) {
 553                 return sprintf(_buf, "%d\n", otg_dev->core_if->op_state);
 554         } else {
 555                 return sprintf(_buf, "%d\n", 0);
 556         }
 557 }
 558 static DRIVER_ATTR(op_state, S_IRUGO, dwc_otg_op_state_show, NULL);
 559
 560 static ssize_t vbus_status_show(struct device_driver *_drv, char *_buf)
 561 {
 562         dwc_otg_device_t *otg_dev = g_otgdev;
 563         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 564         return sprintf(_buf, "%d\n", _pcd->vbus_status);
 565 }
 566
 567 static DRIVER_ATTR(vbus_status, S_IRUGO, vbus_status_show, NULL);
 568
 569 /**
 570  * This function is called during module intialization
 571  * to pass module parameters to the DWC_OTG CORE.
 572  */
 573 static int set_parameters(dwc_otg_core_if_t *core_if,
 574                           struct dwc_otg_driver_module_params module_params)
 575 {
 576         int retval = 0;
 577         int i;
 578
 579         if (module_params.otg_cap != -1) {
 580                 retval +=
 581                     dwc_otg_set_param_otg_cap(core_if, module_params.otg_cap);
 582         }
 583         if (module_params.dma_enable != -1) {
 584                 retval +=
 585                     dwc_otg_set_param_dma_enable(core_if,
 586                                                  module_params.dma_enable);
 587         }
 588         if (module_params.dma_desc_enable != -1) {
 589                 retval +=
 590                     dwc_otg_set_param_dma_desc_enable(core_if,
 591                                                       module_params.dma_desc_enable);
 592         }
 593         if (module_params.opt != -1) {
 594                 retval += dwc_otg_set_param_opt(core_if, module_params.opt);
 595         }
 596         if (module_params.dma_burst_size != -1) {
 597                 retval +=
 598                     dwc_otg_set_param_dma_burst_size(core_if,
 599                                                      module_params.dma_burst_size);
 600         }
 601         if (module_params.host_support_fs_ls_low_power != -1) {
 602                 retval +=
 603                     dwc_otg_set_param_host_support_fs_ls_low_power(core_if,
 604                                                                    module_params.host_support_fs_ls_low_power);
 605         }
 606         if (module_params.enable_dynamic_fifo != -1) {
 607                 retval +=
 608                     dwc_otg_set_param_enable_dynamic_fifo(core_if,
 609                                                           module_params.enable_dynamic_fifo);
 610         }
 611         if (module_params.data_fifo_size != -1) {
 612                 retval +=
 613                     dwc_otg_set_param_data_fifo_size(core_if,
 614                                                      module_params.data_fifo_size);
 615         }
 616         if (module_params.dev_rx_fifo_size != -1) {
 617                 retval +=
 618                     dwc_otg_set_param_dev_rx_fifo_size(core_if,
 619                                                        module_params.dev_rx_fifo_size);
 620         }
 621         if (module_params.dev_nperio_tx_fifo_size != -1) {
 622                 retval +=
 623                     dwc_otg_set_param_dev_nperio_tx_fifo_size(core_if,
 624                                                               module_params.dev_nperio_tx_fifo_size);
 625         }
 626         if (module_params.host_rx_fifo_size != -1) {
 627                 retval +=
 628                     dwc_otg_set_param_host_rx_fifo_size(core_if,
 629                                                         module_params.
 630                                                         host_rx_fifo_size);
 631         }
 632         if (module_params.host_nperio_tx_fifo_size != -1) {
 633                 retval +=
 634                     dwc_otg_set_param_host_nperio_tx_fifo_size(core_if,
 635                                                                module_params.host_nperio_tx_fifo_size);
 636         }
 637         if (module_params.host_perio_tx_fifo_size != -1) {
 638                 retval +=
 639                     dwc_otg_set_param_host_perio_tx_fifo_size(core_if,
 640                                                               module_params.host_perio_tx_fifo_size);
 641         }
 642         if (module_params.max_transfer_size != -1) {
 643                 retval +=
 644                     dwc_otg_set_param_max_transfer_size(core_if,
 645                                                         module_params.max_transfer_size);
 646         }
 647         if (module_params.max_packet_count != -1) {
 648                 retval +=
 649                     dwc_otg_set_param_max_packet_count(core_if,
 650                                                        module_params.max_packet_count);
 651         }
 652         if (module_params.host_channels != -1) {
 653                 retval +=
 654                     dwc_otg_set_param_host_channels(core_if,
 655                                                     module_params.host_channels);
 656         }
 657         if (module_params.dev_endpoints != -1) {
 658                 retval +=
 659                     dwc_otg_set_param_dev_endpoints(core_if,
 660                                                     module_params.dev_endpoints);
 661         }
 662         if (module_params.phy_type != -1) {
 663                 retval +=
 664                     dwc_otg_set_param_phy_type(core_if, module_params.phy_type);
 665         }
 666         if (module_params.speed != -1) {
 667                 retval += dwc_otg_set_param_speed(core_if, module_params.speed);
 668         }
 669         if (module_params.host_ls_low_power_phy_clk != -1) {
 670                 retval +=
 671                     dwc_otg_set_param_host_ls_low_power_phy_clk(core_if,
 672                                                                 module_params.host_ls_low_power_phy_clk);
 673         }
 674         if (module_params.phy_ulpi_ddr != -1) {
 675                 retval +=
 676                     dwc_otg_set_param_phy_ulpi_ddr(core_if,
 677                                                    module_params.phy_ulpi_ddr);
 678         }
 679         if (module_params.phy_ulpi_ext_vbus != -1) {
 680                 retval +=
 681                     dwc_otg_set_param_phy_ulpi_ext_vbus(core_if,
 682                                                         module_params.phy_ulpi_ext_vbus);
 683         }
 684         if (module_params.phy_utmi_width != -1) {
 685                 retval +=
 686                     dwc_otg_set_param_phy_utmi_width(core_if,
 687                                                      module_params.phy_utmi_width);
 688         }
 689         if (module_params.ulpi_fs_ls != -1) {
 690                 retval +=
 691                     dwc_otg_set_param_ulpi_fs_ls(core_if,
 692                                                  module_params.ulpi_fs_ls);
 693         }
 694         if (module_params.ts_dline != -1) {
 695                 retval +=
 696                     dwc_otg_set_param_ts_dline(core_if, module_params.ts_dline);
 697         }
 698         if (module_params.i2c_enable != -1) {
 699                 retval +=
 700                     dwc_otg_set_param_i2c_enable(core_if,
 701                                                  module_params.i2c_enable);
 702         }
 703         if (module_params.en_multiple_tx_fifo != -1) {
 704                 retval +=
 705                     dwc_otg_set_param_en_multiple_tx_fifo(core_if,
 706                                                           module_params.en_multiple_tx_fifo);
 707         }
 708         for (i = 0; i < 15; i++) {
 709                 if (module_params.dev_perio_tx_fifo_size[i] != -1) {
 710                         retval +=
 711                             dwc_otg_set_param_dev_perio_tx_fifo_size(core_if,
 712                                                                      module_params.dev_perio_tx_fifo_size
 713                                                                      [i], i);
 714                 }
 715         }
 716
 717         for (i = 0; i < 15; i++) {
 718                 if (module_params.dev_tx_fifo_size[i] != -1) {
 719                         retval += dwc_otg_set_param_dev_tx_fifo_size(core_if,
 720                                                                      module_params.dev_tx_fifo_size
 721                                                                      [i], i);
 722                 }
 723         }
 724         if (module_params.thr_ctl != -1) {
 725                 retval +=
 726                     dwc_otg_set_param_thr_ctl(core_if, module_params.thr_ctl);
 727         }
 728         if (module_params.mpi_enable != -1) {
 729                 retval +=
 730                     dwc_otg_set_param_mpi_enable(core_if,
 731                                                  module_params.mpi_enable);
 732         }
 733         if (module_params.pti_enable != -1) {
 734                 retval +=
 735                     dwc_otg_set_param_pti_enable(core_if,
 736                                                  module_params.pti_enable);
 737         }
 738         if (module_params.lpm_enable != -1) {
 739                 retval +=
 740                     dwc_otg_set_param_lpm_enable(core_if,
 741                                                  module_params.lpm_enable);
 742         }
 743         if (module_params.besl_enable != -1) {
 744                 retval +=
 745                     dwc_otg_set_param_besl_enable(core_if,
 746                                                   module_params.besl_enable);
 747         }
 748         if (module_params.baseline_besl != -1) {
 749                 retval +=
 750                     dwc_otg_set_param_baseline_besl(core_if,
 751                                                     module_params.baseline_besl);
 752         }
 753         if (module_params.deep_besl != -1) {
 754                 retval +=
 755                     dwc_otg_set_param_deep_besl(core_if,
 756                                                 module_params.deep_besl);
 757         }
 758         if (module_params.ic_usb_cap != -1) {
 759                 retval +=
 760                     dwc_otg_set_param_ic_usb_cap(core_if,
 761                                                  module_params.ic_usb_cap);
 762         }
 763         if (module_params.tx_thr_length != -1) {
 764                 retval +=
 765                     dwc_otg_set_param_tx_thr_length(core_if,
 766                                                     module_params.
 767                                                     tx_thr_length);
 768         }
 769         if (module_params.rx_thr_length != -1) {
 770                 retval +=
 771                     dwc_otg_set_param_rx_thr_length(core_if,
 772                                                     module_params.rx_thr_length);
 773         }
 774         if (module_params.ahb_thr_ratio != -1) {
 775                 retval +=
 776                     dwc_otg_set_param_ahb_thr_ratio(core_if,
 777                                                     module_params.
 778                                                     ahb_thr_ratio);
 779         }
 780         if (module_params.power_down != -1) {
 781                 retval +=
 782                     dwc_otg_set_param_power_down(core_if,
 783                                                  module_params.power_down);
 784         }
 785         if (module_params.reload_ctl != -1) {
 786                 retval +=
 787                     dwc_otg_set_param_reload_ctl(core_if,
 788                                                  module_params.reload_ctl);
 789         }
 790
 791         if (module_params.dev_out_nak != -1) {
 792                 retval +=
 793                     dwc_otg_set_param_dev_out_nak(core_if,
 794                                                   module_params.dev_out_nak);
 795         }
 796
 797         if (module_params.cont_on_bna != -1) {
 798                 retval +=
 799                     dwc_otg_set_param_cont_on_bna(core_if,
 800                                                   module_params.cont_on_bna);
 801         }
 802
 803         if (module_params.ahb_single != -1) {
 804                 retval +=
 805                     dwc_otg_set_param_ahb_single(core_if,
 806                                                  module_params.ahb_single);
 807         }
 808
 809         if (module_params.otg_ver != -1) {
 810                 retval +=
 811                     dwc_otg_set_param_otg_ver(core_if, module_params.otg_ver);
 812         }
 813         if (module_params.adp_enable != -1) {
 814                 retval +=
 815                     dwc_otg_set_param_adp_enable(core_if,
 816                                                  module_params.adp_enable);
 817         }
 818         return retval;
 819 }
 820
 821 /**
 822  * This function is the top level interrupt handler for the Common
 823  * (Device and host modes) interrupts.
 824  */
 825 static irqreturn_t dwc_otg_common_irq(int irq, void *dev)
 826 {
 827         int32_t retval = IRQ_NONE;
 828
 829         retval = dwc_otg_handle_common_intr(dev);
 830         if (retval != 0) {
 831                 /* S3C2410X_CLEAR_EINTPEND(); */
 832         }
 833         return IRQ_RETVAL(retval);
 834 }
 835
 836 #ifdef CONFIG_USB20_HOST
 837 /**
 838  * This function is called when a lm_device is unregistered with the
 839  * dwc_otg_driver. This happens, for example, when the rmmod command is
 840  * executed. The device may or may not be electrically present. If it is
 841  * present, the driver stops device processing. Any resources used on behalf
 842  * of this device are freed.
 843  *
 844  * @param _dev
 845  */
 846 static int host20_driver_remove(struct platform_device *_dev)
 847 {
 848
 849         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
 850         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
 851
 852         if (!otg_dev) {
 853                 /* Memory allocation for the dwc_otg_device failed. */
 854                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
 855                 return 0;
 856         }
 857 #ifndef DWC_DEVICE_ONLY
 858         if (otg_dev->hcd) {
 859                 hcd_remove(_dev);
 860         } else {
 861                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
 862                 return 0;
 863         }
 864 #endif
 865
 866 #ifndef DWC_HOST_ONLY
 867         if (otg_dev->pcd) {
 868                 pcd_remove(_dev);
 869         } else {
 870                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
 871                 return 0;
 872         }
 873 #endif
 874
 875         /*
 876          * Free the IRQ
 877          */
 878         if (otg_dev->common_irq_installed) {
 879                 /* free_irq(_dev->irq, otg_dev); */
 880                 free_irq(platform_get_irq(_dev, 0), otg_dev);
 881         } else {
 882                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
 883                             __func__);
 884                 return 0;
 885         }
 886
 887         if (otg_dev->core_if) {
 888                 dwc_otg_cil_remove(otg_dev->core_if);
 889         } else {
 890                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
 891                 return 0;
 892         }
 893
 894         /*
 895          * Remove the device attributes
 896          */
 897         dwc_otg_attr_remove(_dev);
 898
 899         /*
 900          * Return the memory.
 901          */
 902         if (otg_dev->os_dep.base) {
 903                 iounmap(otg_dev->os_dep.base);
 904         }
 905         DWC_FREE(otg_dev);
 906
 907         /*
 908          * Clear the drvdata pointer.
 909          */
 910
 911         dwc_set_device_platform_data(_dev, 0);
 912
 913         return 0;
 914 }
 915
 916 static const struct of_device_id usb20_host_of_match[] = {
 917         {
 918          .compatible = "rockchip,rk3188_usb20_host",
 919          .data = &usb20host_pdata_rk3188,
 920          },
 921         {
 922          .compatible = "rockchip,rk3288_usb20_host",
 923          .data = &usb20host_pdata_rk3288,
 924          },
 925         {
 926          .compatible = "rockchip,rk3036_usb20_host",
 927          .data = &usb20host_pdata_rk3036,
 928          },
 929         {
 930          .compatible = "rockchip,rk3126_usb20_host",
 931          .data = &usb20host_pdata_rk3126,
 932          },
 933         {},
 934 };
 935
 936 MODULE_DEVICE_TABLE(of, usb20_host_of_match);
 937
 938 /**
 939  * This function is called when an lm_device is bound to a
 940  * dwc_otg_driver. It creates the driver components required to
 941  * control the device (CIL, HCD, and PCD) and it initializes the
 942  * device. The driver components are stored in a dwc_otg_device
 943  * structure. A reference to the dwc_otg_device is saved in the
 944  * lm_device. This allows the driver to access the dwc_otg_device
 945  * structure on subsequent calls to driver methods for this device.
 946  *
 947  * @param _dev Bus device
 948  */
 949 static int host20_driver_probe(struct platform_device *_dev)
 950 {
 951         int retval = 0;
 952         int irq;
 953         struct resource *res_base;
 954         dwc_otg_device_t *dwc_otg_device;
 955         struct device *dev = &_dev->dev;
 956         struct device_node *node = _dev->dev.of_node;
 957         struct dwc_otg_platform_data *pldata;
 958         const struct of_device_id *match =
 959             of_match_device(of_match_ptr(usb20_host_of_match), &_dev->dev);
 960
 961         if (match && match->data) {
 962                 dev->platform_data = (void *)match->data;
 963         } else {
 964                 dev_err(dev, "usb20host match failed\n");
 965                 return -EINVAL;
 966         }
 967
 968         pldata = dev->platform_data;
 969         pldata->dev = dev;
 970
 971         if (!node) {
 972                 dev_err(dev, "device node not found\n");
 973                 return -EINVAL;
 974         }
 975
 976         if (pldata->hw_init)
 977                 pldata->hw_init();
 978
 979         if (pldata->clock_init) {
 980                 pldata->clock_init(pldata);
 981                 pldata->clock_enable(pldata, 1);
 982         }
 983
 984         if (pldata->phy_suspend)
 985                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 986
 987         if (pldata->soft_reset)
 988                 pldata->soft_reset(pldata, RST_POR);
 989
 990         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
 991
 992         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
 993
 994         if (!dwc_otg_device) {
 995                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
 996                 retval = -ENOMEM;
 997                 goto clk_disable;
 998         }
 999
1000         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1001         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1002
1003         /*
1004          * Map the DWC_otg Core memory into virtual address space.
1005          */
1006
1007         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1008
1009         if (!dwc_otg_device->os_dep.base) {
1010                 dev_err(&_dev->dev, "ioremap() failed\n");
1011                 DWC_FREE(dwc_otg_device);
1012                 retval = -ENOMEM;
1013                 goto clk_disable;
1014         }
1015         dev_dbg(&_dev->dev, "base=0x%08x\n",
1016                 (unsigned)dwc_otg_device->os_dep.base);
1017
1018         /* Set device flags indicating whether the HCD supports DMA. */
1019         if (!_dev->dev.dma_mask)
1020                 _dev->dev.dma_mask = &_dev->dev.coherent_dma_mask;
1021         retval = dma_set_coherent_mask(&_dev->dev, DMA_BIT_MASK(32));
1022         if (retval)
1023                 goto clk_disable;
1024
1025         /*
1026          * Initialize driver data to point to the global DWC_otg
1027          * Device structure.
1028          */
1029
1030         dwc_set_device_platform_data(_dev, dwc_otg_device);
1031         pldata->privdata = dwc_otg_device;
1032         dwc_otg_device->pldata = (void *)pldata;
1033
1034         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1035
1036         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1037
1038         if (!dwc_otg_device->core_if) {
1039                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1040                 retval = -ENOMEM;
1041                 goto fail;
1042         }
1043
1044         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1045
1046         /*
1047          * Attempt to ensure this device is really a DWC_otg Controller.
1048          * Read and verify the SNPSID register contents. The value should be
1049          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1050          * as in "OTG version 2.XX" or "OTG version 3.XX".
1051          */
1052
1053         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1054              0x4F542000)
1055             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1056                 0x4F543000)) {
1057                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1058                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1059                 retval = -EINVAL;
1060                 goto fail;
1061         }
1062
1063         /*
1064          * Validate parameter values.
1065          */
1066         if (set_parameters(dwc_otg_device->core_if, dwc_host_module_params)) {
1067                 retval = -EINVAL;
1068                 goto fail;
1069         }
1070
1071         /*
1072          * Create Device Attributes in sysfs
1073          */
1074         dwc_otg_attr_create(_dev);
1075
1076         /*
1077          * Disable the global interrupt until all the interrupt
1078          * handlers are installed.
1079          */
1080         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1081
1082         /*
1083          * Install the interrupt handler for the common interrupts before
1084          * enabling common interrupts in core_init below.
1085          */
1086         irq = platform_get_irq(_dev, 0);
1087         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1088         retval = request_irq(irq, dwc_otg_common_irq,
1089                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1090         if (retval) {
1091                 DWC_ERROR("request of irq%d failed\n", irq);
1092                 retval = -EBUSY;
1093                 goto fail;
1094         } else {
1095                 dwc_otg_device->common_irq_installed = 1;
1096         }
1097
1098         /*
1099          * Initialize the DWC_otg core.
1100          * In order to reduce the time of initialization,
1101          * we do core soft reset after connection detected.
1102          */
1103         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1104
1105         /*
1106          * Initialize the HCD
1107          */
1108         retval = host20_hcd_init(_dev);
1109         if (retval != 0) {
1110                 DWC_ERROR("hcd_init failed\n");
1111                 dwc_otg_device->hcd = NULL;
1112                 goto fail;
1113         }
1114
1115         clk_set_rate(pldata->phyclk_480m, 480000000);
1116         /*
1117          * Enable the global interrupt after all the interrupt
1118          * handlers are installed if there is no ADP support else
1119          * perform initial actions required for Internal ADP logic.
1120          */
1121         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1122                 if (pldata->phy_status == USB_PHY_ENABLED) {
1123                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1124                         udelay(3);
1125                         pldata->clock_enable(pldata, 0);
1126                 }
1127                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1128         } else
1129                 dwc_otg_adp_start(dwc_otg_device->core_if,
1130                                   dwc_otg_is_host_mode(dwc_otg_device->
1131                                                        core_if));
1132
1133         return 0;
1134
1135 fail:
1136         host20_driver_remove(_dev);
1137 clk_disable:
1138         if (pldata->clock_enable)
1139                 pldata->clock_enable(pldata, 0);
1140
1141         return retval;
1142 }
1143 #endif
1144
1145 static int dwc_otg_driver_suspend(struct platform_device *_dev,
1146                                   pm_message_t state)
1147 {
1148         return 0;
1149 }
1150
1151 static int dwc_otg_driver_resume(struct platform_device *_dev)
1152 {
1153         return 0;
1154 }
1155
1156 static void dwc_otg_driver_shutdown(struct platform_device *_dev)
1157 {
1158         struct device *dev = &_dev->dev;
1159         struct dwc_otg_platform_data *pldata = dev->platform_data;
1160         dwc_otg_device_t *otg_dev = dev->platform_data;
1161         dwc_otg_core_if_t *core_if = otg_dev->core_if;
1162         dctl_data_t dctl = {.d32 = 0 };
1163
1164         DWC_PRINTF("%s: disconnect USB %s mode\n", __func__,
1165                    dwc_otg_is_host_mode(core_if) ? "host" : "device");
1166
1167     if( pldata->dwc_otg_uart_mode != NULL)
1168         pldata->dwc_otg_uart_mode( pldata, PHY_USB_MODE);
1169     if(pldata->phy_suspend != NULL)
1170         pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1171         if (dwc_otg_is_host_mode(core_if)) {
1172                 if (core_if->hcd_cb && core_if->hcd_cb->stop)
1173                         core_if->hcd_cb->stop(core_if->hcd_cb_p);
1174         } else {
1175                 /* soft disconnect */
1176                 dctl.d32 =
1177                     DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
1178                 dctl.b.sftdiscon = 1;
1179                 DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl,
1180                                 dctl.d32);
1181         }
1182         /* Clear any pending interrupts */
1183         DWC_WRITE_REG32(&core_if->core_global_regs->gintsts, 0xFFFFFFFF);
1184
1185 }
1186
1187 /**
1188  * This structure defines the methods to be called by a bus driver
1189  * during the lifecycle of a device on that bus. Both drivers and
1190  * devices are registered with a bus driver. The bus driver matches
1191  * devices to drivers based on information in the device and driver
1192  * structures.
1193  *
1194  * The probe function is called when the bus driver matches a device
1195  * to this driver. The remove function is called when a device is
1196  * unregistered with the bus driver.
1197  */
1198 #ifdef CONFIG_USB20_HOST
1199 static struct platform_driver dwc_host_driver = {
1200         .driver = {
1201                    .name = (char *)dwc_host20_driver_name,
1202                    .of_match_table = of_match_ptr(usb20_host_of_match),
1203                    },
1204         .probe = host20_driver_probe,
1205         .remove = host20_driver_remove,
1206         .suspend = dwc_otg_driver_suspend,
1207         .resume = dwc_otg_driver_resume,
1208 };
1209 #endif
1210
1211 #ifdef CONFIG_USB20_OTG
1212 /**
1213  * This function is called when a lm_device is unregistered with the
1214  * dwc_otg_driver. This happens, for example, when the rmmod command is
1215  * executed. The device may or may not be electrically present. If it is
1216  * present, the driver stops device processing. Any resources used on behalf
1217  * of this device are freed.
1218  *
1219  * @param _dev
1220  */
1221 static int otg20_driver_remove(struct platform_device *_dev)
1222 {
1223
1224         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
1225         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
1226
1227         if (!otg_dev) {
1228                 /* Memory allocation for the dwc_otg_device failed. */
1229                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
1230                 return 0;
1231         }
1232 #ifndef DWC_DEVICE_ONLY
1233         if (otg_dev->hcd) {
1234                 hcd_remove(_dev);
1235         } else {
1236                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
1237                 return 0;
1238         }
1239 #endif
1240
1241 #ifndef DWC_HOST_ONLY
1242         if (otg_dev->pcd) {
1243                 pcd_remove(_dev);
1244         } else {
1245                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
1246                 return 0;
1247         }
1248 #endif
1249         /*
1250          * Free the IRQ
1251          */
1252         if (otg_dev->common_irq_installed) {
1253                 /* free_irq(_dev->irq, otg_dev); */
1254                 free_irq(platform_get_irq(_dev, 0), otg_dev);
1255         } else {
1256                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
1257                             __func__);
1258                 return 0;
1259         }
1260
1261         if (otg_dev->core_if) {
1262                 dwc_otg_cil_remove(otg_dev->core_if);
1263         } else {
1264                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
1265                 return 0;
1266         }
1267
1268         /*
1269          * Remove the device attributes
1270          */
1271         dwc_otg_attr_remove(_dev);
1272
1273         /*
1274          * Return the memory.
1275          */
1276         if (otg_dev->os_dep.base)
1277                 iounmap(otg_dev->os_dep.base);
1278         DWC_FREE(otg_dev);
1279
1280         /*
1281          * Clear the drvdata pointer.
1282          */
1283
1284         dwc_set_device_platform_data(_dev, 0);
1285
1286         return 0;
1287 }
1288
1289 static const struct of_device_id usb20_otg_of_match[] = {
1290         {
1291          .compatible = "rockchip,rk3188_usb20_otg",
1292          .data = &usb20otg_pdata_rk3188,
1293          },
1294         {
1295          .compatible = "rockchip,rk3288_usb20_otg",
1296          .data = &usb20otg_pdata_rk3288,
1297          },
1298         {
1299          .compatible = "rockchip,rk3036_usb20_otg",
1300          .data = &usb20otg_pdata_rk3036,
1301          },
1302         {
1303          .compatible = "rockchip,rk3126_usb20_otg",
1304          .data = &usb20otg_pdata_rk3126,
1305          },
1306         { },
1307 };
1308
1309 MODULE_DEVICE_TABLE(of, usb20_otg_of_match);
1310
1311 /**
1312  * This function is called when an lm_device is bound to a
1313  * dwc_otg_driver. It creates the driver components required to
1314  * control the device (CIL, HCD, and PCD) and it initializes the
1315  * device. The driver components are stored in a dwc_otg_device
1316  * structure. A reference to the dwc_otg_device is saved in the
1317  * lm_device. This allows the driver to access the dwc_otg_device
1318  * structure on subsequent calls to driver methods for this device.
1319  *
1320  * @param _dev Bus device
1321  */
1322 static int otg20_driver_probe(struct platform_device *_dev)
1323 {
1324         int retval = 0;
1325         int irq;
1326         uint32_t val;
1327         struct resource *res_base;
1328         dwc_otg_device_t *dwc_otg_device;
1329         struct device *dev = &_dev->dev;
1330         struct device_node *node = _dev->dev.of_node;
1331         struct dwc_otg_platform_data *pldata;
1332         const struct of_device_id *match =
1333             of_match_device(of_match_ptr(usb20_otg_of_match), &_dev->dev);
1334
1335         if (match) {
1336                 dev->platform_data = (void *)match->data;
1337         } else {
1338                 dev_err(dev, "usb20otg match failed\n");
1339                 return -EINVAL;
1340         }
1341
1342         pldata = dev->platform_data;
1343         pldata->dev = dev;
1344
1345         if (!node) {
1346                 dev_err(dev, "device node not found\n");
1347                 return -EINVAL;
1348         }
1349         /*todo : move to usbdev_rk-XX.c */
1350         if (pldata->hw_init)
1351                 pldata->hw_init();
1352
1353         if (pldata->clock_init) {
1354                 pldata->clock_init(pldata);
1355                 pldata->clock_enable(pldata, 1);
1356         }
1357
1358         if (pldata->phy_suspend)
1359                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1360
1361         if (pldata->dwc_otg_uart_mode)
1362                 pldata->dwc_otg_uart_mode(pldata, PHY_USB_MODE);
1363
1364         /* do reset later, because reset need about
1365          * 100ms to ensure otg id state change.
1366          */
1367         /*
1368            if(pldata->soft_reset)
1369            pldata->soft_reset();
1370          */
1371         /*end todo */
1372
1373         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
1374
1375         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
1376
1377         if (!dwc_otg_device) {
1378                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
1379                 retval = -ENOMEM;
1380                 goto clk_disable;
1381         }
1382
1383         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1384         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1385
1386         /*
1387          * Map the DWC_otg Core memory into virtual address space.
1388          */
1389
1390         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1391
1392         if (!dwc_otg_device->os_dep.base) {
1393                 dev_err(&_dev->dev, "ioremap() failed\n");
1394                 DWC_FREE(dwc_otg_device);
1395                 retval = -ENOMEM;
1396                 goto clk_disable;
1397         }
1398         dev_dbg(&_dev->dev, "base=0x%08x\n",
1399                 (unsigned)dwc_otg_device->os_dep.base);
1400
1401         /* Set device flags indicating whether the HCD supports DMA. */
1402         if (!_dev->dev.dma_mask)
1403                 _dev->dev.dma_mask = &_dev->dev.coherent_dma_mask;
1404         retval = dma_set_coherent_mask(&_dev->dev, DMA_BIT_MASK(32));
1405         if (retval)
1406                 goto clk_disable;
1407
1408         /*
1409          * Initialize driver data to point to the global DWC_otg
1410          * Device structure.
1411          */
1412
1413         g_otgdev = dwc_otg_device;
1414         pldata->privdata = dwc_otg_device;
1415         dwc_otg_device->pldata = pldata;
1416
1417         dwc_set_device_platform_data(_dev, dwc_otg_device);
1418
1419         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1420
1421         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1422         if (!dwc_otg_device->core_if) {
1423                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1424                 retval = -ENOMEM;
1425                 goto fail;
1426         }
1427
1428         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1429         /*
1430          * Attempt to ensure this device is really a DWC_otg Controller.
1431          * Read and verify the SNPSID register contents. The value should be
1432          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1433          * as in "OTG version 2.XX" or "OTG version 3.XX".
1434          */
1435
1436         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1437              0x4F542000)
1438             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1439                 0x4F543000)) {
1440                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1441                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1442                 retval = -EINVAL;
1443                 goto fail;
1444         }
1445
1446         /*
1447          * Validate parameter values.
1448          */
1449         if (set_parameters(dwc_otg_device->core_if, dwc_otg_module_params)) {
1450                 retval = -EINVAL;
1451                 goto fail;
1452         }
1453
1454         /*
1455          * Create Device Attributes in sysfs
1456          */
1457         dwc_otg_attr_create(_dev);
1458
1459         /*
1460          * Disable the global interrupt until all the interrupt
1461          * handlers are installed.
1462          */
1463         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1464
1465         /*
1466          * Install the interrupt handler for the common interrupts before
1467          * enabling common interrupts in core_init below.
1468          */
1469         irq = platform_get_irq(_dev, 0);
1470         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1471         retval = request_irq(irq, dwc_otg_common_irq,
1472                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1473         if (retval) {
1474                 DWC_ERROR("request of irq%d failed\n", irq);
1475                 retval = -EBUSY;
1476                 goto fail;
1477         } else {
1478                 dwc_otg_device->common_irq_installed = 1;
1479         }
1480
1481         /*
1482          * Initialize the DWC_otg core.
1483          * In order to reduce the time of initialization,
1484          * we do core soft reset after connection detected.
1485          */
1486         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1487
1488         /* set otg mode
1489          * 0 - USB_MODE_NORMAL
1490          * 1 - USB_MODE_FORCE_HOST
1491          * 2 - USB_MODE_FORCE_DEVICE
1492          */
1493         of_property_read_u32(node, "rockchip,usb-mode", &val);
1494         dwc_otg_device->core_if->usb_mode = val;
1495
1496 #ifndef DWC_HOST_ONLY
1497         /*
1498          * Initialize the PCD
1499          */
1500         retval = pcd_init(_dev);
1501         if (retval != 0) {
1502                 DWC_ERROR("pcd_init failed\n");
1503                 dwc_otg_device->pcd = NULL;
1504                 goto fail;
1505         }
1506 #endif
1507 #ifndef DWC_DEVICE_ONLY
1508         /*
1509          * Initialize the HCD
1510          */
1511         retval = otg20_hcd_init(_dev);
1512         if (retval != 0) {
1513                 DWC_ERROR("hcd_init failed\n");
1514                 dwc_otg_device->hcd = NULL;
1515                 goto fail;
1516         }
1517 #endif
1518         /*
1519          * Enable the global interrupt after all the interrupt
1520          * handlers are installed if there is no ADP support else
1521          * perform initial actions required for Internal ADP logic.
1522          */
1523         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1524                 if (pldata->phy_status == USB_PHY_ENABLED) {
1525                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1526                         udelay(3);
1527                         pldata->clock_enable(pldata, 0);
1528                 }
1529                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1530         } else
1531                 dwc_otg_adp_start(dwc_otg_device->core_if,
1532                                   dwc_otg_is_host_mode(dwc_otg_device->
1533                                                        core_if));
1534
1535         return 0;
1536
1537 fail:
1538         otg20_driver_remove(_dev);
1539
1540 clk_disable:
1541         if (pldata->clock_enable)
1542                 pldata->clock_enable(pldata, 0);
1543
1544         return retval;
1545 }
1546
1547 static struct platform_driver dwc_otg_driver = {
1548         .driver = {
1549                    .name = (char *)dwc_otg20_driver_name,
1550                    .of_match_table = of_match_ptr(usb20_otg_of_match),
1551                    },
1552         .probe = otg20_driver_probe,
1553         .remove = otg20_driver_remove,
1554         .suspend = dwc_otg_driver_suspend,
1555         .resume = dwc_otg_driver_resume,
1556         .shutdown = dwc_otg_driver_shutdown,
1557 };
1558 #endif
1559
1560 void rk_usb_power_up(void)
1561 {
1562         struct dwc_otg_platform_data *pldata_otg;
1563         struct dwc_otg_platform_data *pldata_host;
1564         struct rkehci_platform_data *pldata_ehci;
1565         if (cpu_is_rk312x()) {
1566                 pldata_otg = &usb20otg_pdata_rk3126;
1567                 if (usb_to_uart_status)
1568                         pldata_otg->dwc_otg_uart_mode(pldata_otg, PHY_UART_MODE);
1569         }
1570         if (cpu_is_rk3288()) {
1571 #ifdef CONFIG_RK_USB_UART
1572                 /* enable USB bypass UART function  */
1573                 writel_relaxed(0x00c00000 | usb_to_uart_status,
1574                                RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1575
1576 #endif
1577                 /* unset siddq,the analog blocks are powered up */
1578 #ifdef CONFIG_USB20_OTG
1579                 pldata_otg = &usb20otg_pdata_rk3288;
1580                 if (pldata_otg) {
1581                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1582                                 writel_relaxed((0x01 << 13) << 16,
1583                                                RK_GRF_VIRT +
1584                                                RK3288_GRF_UOC0_CON0);
1585                 }
1586 #endif
1587 #ifdef CONFIG_USB20_HOST
1588                 pldata_host = &usb20host_pdata_rk3288;
1589                 if (pldata_host) {
1590                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1591                                 writel_relaxed((0x01 << 13) << 16,
1592                                                RK_GRF_VIRT +
1593                                                RK3288_GRF_UOC2_CON0);
1594                 }
1595 #endif
1596 #ifdef CONFIG_USB_EHCI_RK
1597                 pldata_ehci = &rkehci_pdata_rk3288;
1598                 if (pldata_ehci) {
1599                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1600                                 writel_relaxed((0x01 << 13) << 16,
1601                                                RK_GRF_VIRT +
1602                                                RK3288_GRF_UOC1_CON0);
1603                 }
1604 #endif
1605
1606         }
1607 }
1608
1609 void rk_usb_power_down(void)
1610 {
1611         struct dwc_otg_platform_data *pldata_otg;
1612         struct dwc_otg_platform_data *pldata_host;
1613         struct rkehci_platform_data *pldata_ehci;
1614
1615         if (cpu_is_rk312x()) {
1616                 pldata_otg = &usb20otg_pdata_rk3126;
1617                 usb_to_uart_status = pldata_otg->get_status(USB_STATUS_UARTMODE);
1618                 pldata_otg->dwc_otg_uart_mode(pldata_otg, PHY_USB_MODE);
1619         }
1620         if (cpu_is_rk3288()) {
1621 #ifdef CONFIG_RK_USB_UART
1622                 /* disable USB bypass UART function */
1623                 usb_to_uart_status =
1624                     readl_relaxed(RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1625                 writel_relaxed(0x00c00000, RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1626 #endif
1627                 /* set siddq,the analog blocks are powered down
1628                  * note:
1629                  * 1. Before asserting SIDDQ, ensure that VDATSRCENB0,
1630                  * VDATDETENB0, DCDENB0, BYPASSSEL0, ADPPRBENB0,
1631                  * and TESTBURNIN are set to 1'b0.
1632                  * 2. Before asserting SIDDQ, ensure that phy enter suspend.*/
1633 #ifdef CONFIG_USB20_OTG
1634                 pldata_otg = &usb20otg_pdata_rk3288;
1635                 if (pldata_otg) {
1636                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1637                                 writel_relaxed((0x01 << 13) |
1638                                                ((0x01 << 13) << 16),
1639                                                RK_GRF_VIRT +
1640                                                RK3288_GRF_UOC0_CON0);
1641                 }
1642 #endif
1643 #ifdef CONFIG_USB20_HOST
1644                 pldata_host = &usb20host_pdata_rk3288;
1645                 if (pldata_host) {
1646                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1647                                 writel_relaxed((0x01 << 13) |
1648                                                ((0x01 << 13) << 16),
1649                                                RK_GRF_VIRT +
1650                                                RK3288_GRF_UOC2_CON0);
1651                 }
1652 #endif
1653 #ifdef CONFIG_USB_EHCI_RK
1654                 pldata_ehci = &rkehci_pdata_rk3288;
1655                 if (pldata_ehci) {
1656                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1657                                 writel_relaxed((0x01 << 13) |
1658                                                ((0x01 << 13) << 16),
1659                                                RK_GRF_VIRT +
1660                                                RK3288_GRF_UOC1_CON0);
1661                 }
1662 #endif
1663         }
1664 }
1665
1666 EXPORT_SYMBOL(rk_usb_power_up);
1667 EXPORT_SYMBOL(rk_usb_power_down);
1668 /**
1669  * This function is called when the dwc_otg_driver is installed with the
1670  * insmod command. It registers the dwc_otg_driver structure with the
1671  * appropriate bus driver. This will cause the dwc_otg_driver_probe function
1672  * to be called. In addition, the bus driver will automatically expose
1673  * attributes defined for the device and driver in the special sysfs file
1674  * system.
1675  *
1676  * @return
1677  */
1678 static int __init dwc_otg_driver_init(void)
1679 {
1680         int retval = 0;
1681         int error;
1682
1683 #ifdef CONFIG_USB20_OTG
1684         /* register otg20 */
1685         printk(KERN_INFO "%s: version %s\n", dwc_otg20_driver_name,
1686                DWC_DRIVER_VERSION);
1687
1688         retval = platform_driver_register(&dwc_otg_driver);
1689         if (retval < 0) {
1690                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1691                 return retval;
1692         }
1693
1694         error =
1695             driver_create_file(&dwc_otg_driver.driver, &driver_attr_version);
1696         error =
1697             driver_create_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1698         error =
1699             driver_create_file(&dwc_otg_driver.driver,
1700                                &driver_attr_dwc_otg_conn_en);
1701         error =
1702             driver_create_file(&dwc_otg_driver.driver,
1703                                &driver_attr_vbus_status);
1704         error =
1705             driver_create_file(&dwc_otg_driver.driver,
1706                                &driver_attr_force_usb_mode);
1707         error =
1708             driver_create_file(&dwc_otg_driver.driver,
1709                                &driver_attr_op_state);
1710
1711 #endif
1712
1713         /* register host20 */
1714 #ifdef CONFIG_USB20_HOST
1715         printk(KERN_INFO "%s: version %s\n", dwc_host20_driver_name,
1716                DWC_DRIVER_VERSION);
1717
1718         retval = platform_driver_register(&dwc_host_driver);
1719         if (retval < 0) {
1720                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1721                 return retval;
1722         }
1723
1724         error =
1725             driver_create_file(&dwc_host_driver.driver, &driver_attr_version);
1726         error =
1727             driver_create_file(&dwc_host_driver.driver,
1728                                &driver_attr_debuglevel);
1729 #endif
1730         return retval;
1731 }
1732
1733 module_init(dwc_otg_driver_init);
1734
1735 /**
1736  * This function is called when the driver is removed from the kernel
1737  * with the rmmod command. The driver unregisters itself with its bus
1738  * driver.
1739  *
1740  */
1741 static void __exit dwc_otg_driver_cleanup(void)
1742 {
1743         printk(KERN_DEBUG "dwc_otg_driver_cleanup()\n");
1744
1745 #ifdef CONFIG_USB20_HOST
1746         /*for host20 */
1747         driver_remove_file(&dwc_host_driver.driver, &driver_attr_debuglevel);
1748         driver_remove_file(&dwc_host_driver.driver, &driver_attr_version);
1749         platform_driver_unregister(&dwc_host_driver);
1750         printk(KERN_INFO "%s module removed\n", dwc_host20_driver_name);
1751 #endif
1752
1753 #ifdef CONFIG_USB20_OTG
1754         /*for otg */
1755         driver_remove_file(&dwc_otg_driver.driver,
1756                            &driver_attr_dwc_otg_conn_en);
1757         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1758         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_version);
1759         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_vbus_status);
1760         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_force_usb_mode);
1761         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_op_state);
1762         platform_driver_unregister(&dwc_otg_driver);
1763         printk(KERN_INFO "%s module removed\n", dwc_otg20_driver_name);
1764 #endif
1765 }
1766
1767 module_exit(dwc_otg_driver_cleanup);
1768
1769 MODULE_DESCRIPTION(DWC_DRIVER_DESC);
1770 MODULE_AUTHOR("Synopsys Inc.");
1771 MODULE_LICENSE("GPL");
1772
1773 module_param_named(otg_cap, dwc_otg_module_params.otg_cap, int, 0444);
1774 MODULE_PARM_DESC(otg_cap, "OTG Capabilities 0=HNP&SRP 1=SRP Only 2=None");
1775 module_param_named(opt, dwc_otg_module_params.opt, int, 0444);
1776 MODULE_PARM_DESC(opt, "OPT Mode");
1777 module_param_named(dma_enable, dwc_otg_module_params.dma_enable, int, 0444);
1778 MODULE_PARM_DESC(dma_enable, "DMA Mode 0=Slave 1=DMA enabled");
1779
1780 module_param_named(dma_desc_enable, dwc_otg_module_params.dma_desc_enable, int,
1781                    0444);
1782 MODULE_PARM_DESC(dma_desc_enable,
1783                  "DMA Desc Mode 0=Address DMA 1=DMA Descriptor enabled");
1784
1785 module_param_named(dma_burst_size, dwc_otg_module_params.dma_burst_size, int,
1786                    0444);
1787 MODULE_PARM_DESC(dma_burst_size,
1788                  "DMA Burst Size 1, 4, 8, 16, 32, 64, 128, 256");
1789 module_param_named(speed, dwc_otg_module_params.speed, int, 0444);
1790 MODULE_PARM_DESC(speed, "Speed 0=High Speed 1=Full Speed");
1791 module_param_named(host_support_fs_ls_low_power,
1792                    dwc_otg_module_params.host_support_fs_ls_low_power, int,
1793                    0444);
1794 MODULE_PARM_DESC(host_support_fs_ls_low_power,
1795                  "Support Low Power w/FS or LS 0=Support 1=Don't Support");
1796 module_param_named(host_ls_low_power_phy_clk,
1797                    dwc_otg_module_params.host_ls_low_power_phy_clk, int, 0444);
1798 MODULE_PARM_DESC(host_ls_low_power_phy_clk,
1799                  "Low Speed Low Power Clock 0=48Mhz 1=6Mhz");
1800 module_param_named(enable_dynamic_fifo,
1801                    dwc_otg_module_params.enable_dynamic_fifo, int, 0444);
1802 MODULE_PARM_DESC(enable_dynamic_fifo, "0=cC Setting 1=Allow Dynamic Sizing");
1803 module_param_named(data_fifo_size, dwc_otg_module_params.data_fifo_size, int,
1804                    0444);
1805 MODULE_PARM_DESC(data_fifo_size,
1806                  "Total number of words in the data FIFO memory 32-32768");
1807 module_param_named(dev_rx_fifo_size, dwc_otg_module_params.dev_rx_fifo_size,
1808                    int, 0444);
1809 MODULE_PARM_DESC(dev_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1810 module_param_named(dev_nperio_tx_fifo_size,
1811                    dwc_otg_module_params.dev_nperio_tx_fifo_size, int, 0444);
1812 MODULE_PARM_DESC(dev_nperio_tx_fifo_size,
1813                  "Number of words in the non-periodic Tx FIFO 16-32768");
1814 module_param_named(dev_perio_tx_fifo_size_1,
1815                    dwc_otg_module_params.dev_perio_tx_fifo_size[0], int, 0444);
1816 MODULE_PARM_DESC(dev_perio_tx_fifo_size_1,
1817                  "Number of words in the periodic Tx FIFO 4-768");
1818 module_param_named(dev_perio_tx_fifo_size_2,
1819                    dwc_otg_module_params.dev_perio_tx_fifo_size[1], int, 0444);
1820 MODULE_PARM_DESC(dev_perio_tx_fifo_size_2,
1821                  "Number of words in the periodic Tx FIFO 4-768");
1822 module_param_named(dev_perio_tx_fifo_size_3,
1823                    dwc_otg_module_params.dev_perio_tx_fifo_size[2], int, 0444);
1824 MODULE_PARM_DESC(dev_perio_tx_fifo_size_3,
1825                  "Number of words in the periodic Tx FIFO 4-768");
1826 module_param_named(dev_perio_tx_fifo_size_4,
1827                    dwc_otg_module_params.dev_perio_tx_fifo_size[3], int, 0444);
1828 MODULE_PARM_DESC(dev_perio_tx_fifo_size_4,
1829                  "Number of words in the periodic Tx FIFO 4-768");
1830 module_param_named(dev_perio_tx_fifo_size_5,
1831                    dwc_otg_module_params.dev_perio_tx_fifo_size[4], int, 0444);
1832 MODULE_PARM_DESC(dev_perio_tx_fifo_size_5,
1833                  "Number of words in the periodic Tx FIFO 4-768");
1834 module_param_named(dev_perio_tx_fifo_size_6,
1835                    dwc_otg_module_params.dev_perio_tx_fifo_size[5], int, 0444);
1836 MODULE_PARM_DESC(dev_perio_tx_fifo_size_6,
1837                  "Number of words in the periodic Tx FIFO 4-768");
1838 module_param_named(dev_perio_tx_fifo_size_7,
1839                    dwc_otg_module_params.dev_perio_tx_fifo_size[6], int, 0444);
1840 MODULE_PARM_DESC(dev_perio_tx_fifo_size_7,
1841                  "Number of words in the periodic Tx FIFO 4-768");
1842 module_param_named(dev_perio_tx_fifo_size_8,
1843                    dwc_otg_module_params.dev_perio_tx_fifo_size[7], int, 0444);
1844 MODULE_PARM_DESC(dev_perio_tx_fifo_size_8,
1845                  "Number of words in the periodic Tx FIFO 4-768");
1846 module_param_named(dev_perio_tx_fifo_size_9,
1847                    dwc_otg_module_params.dev_perio_tx_fifo_size[8], int, 0444);
1848 MODULE_PARM_DESC(dev_perio_tx_fifo_size_9,
1849                  "Number of words in the periodic Tx FIFO 4-768");
1850 module_param_named(dev_perio_tx_fifo_size_10,
1851                    dwc_otg_module_params.dev_perio_tx_fifo_size[9], int, 0444);
1852 MODULE_PARM_DESC(dev_perio_tx_fifo_size_10,
1853                  "Number of words in the periodic Tx FIFO 4-768");
1854 module_param_named(dev_perio_tx_fifo_size_11,
1855                    dwc_otg_module_params.dev_perio_tx_fifo_size[10], int, 0444);
1856 MODULE_PARM_DESC(dev_perio_tx_fifo_size_11,
1857                  "Number of words in the periodic Tx FIFO 4-768");
1858 module_param_named(dev_perio_tx_fifo_size_12,
1859                    dwc_otg_module_params.dev_perio_tx_fifo_size[11], int, 0444);
1860 MODULE_PARM_DESC(dev_perio_tx_fifo_size_12,
1861                  "Number of words in the periodic Tx FIFO 4-768");
1862 module_param_named(dev_perio_tx_fifo_size_13,
1863                    dwc_otg_module_params.dev_perio_tx_fifo_size[12], int, 0444);
1864 MODULE_PARM_DESC(dev_perio_tx_fifo_size_13,
1865                  "Number of words in the periodic Tx FIFO 4-768");
1866 module_param_named(dev_perio_tx_fifo_size_14,
1867                    dwc_otg_module_params.dev_perio_tx_fifo_size[13], int, 0444);
1868 MODULE_PARM_DESC(dev_perio_tx_fifo_size_14,
1869                  "Number of words in the periodic Tx FIFO 4-768");
1870 module_param_named(dev_perio_tx_fifo_size_15,
1871                    dwc_otg_module_params.dev_perio_tx_fifo_size[14], int, 0444);
1872 MODULE_PARM_DESC(dev_perio_tx_fifo_size_15,
1873                  "Number of words in the periodic Tx FIFO 4-768");
1874 module_param_named(host_rx_fifo_size, dwc_otg_module_params.host_rx_fifo_size,
1875                    int, 0444);
1876 MODULE_PARM_DESC(host_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1877 module_param_named(host_nperio_tx_fifo_size,
1878                    dwc_otg_module_params.host_nperio_tx_fifo_size, int, 0444);
1879 MODULE_PARM_DESC(host_nperio_tx_fifo_size,
1880                  "Number of words in the non-periodic Tx FIFO 16-32768");
1881 module_param_named(host_perio_tx_fifo_size,
1882                    dwc_otg_module_params.host_perio_tx_fifo_size, int, 0444);
1883 MODULE_PARM_DESC(host_perio_tx_fifo_size,
1884                  "Number of words in the host periodic Tx FIFO 16-32768");
1885 module_param_named(max_transfer_size, dwc_otg_module_params.max_transfer_size,
1886                    int, 0444);
1887 /** @todo Set the max to 512K, modify checks */
1888 MODULE_PARM_DESC(max_transfer_size,
1889                  "The maximum transfer size supported in bytes 2047-65535");
1890 module_param_named(max_packet_count, dwc_otg_module_params.max_packet_count,
1891                    int, 0444);
1892 MODULE_PARM_DESC(max_packet_count,
1893                  "The maximum number of packets in a transfer 15-511");
1894 module_param_named(host_channels, dwc_otg_module_params.host_channels, int,
1895                    0444);
1896 MODULE_PARM_DESC(host_channels,
1897                  "The number of host channel registers to use 1-16");
1898 module_param_named(dev_endpoints, dwc_otg_module_params.dev_endpoints, int,
1899                    0444);
1900 MODULE_PARM_DESC(dev_endpoints,
1901                  "The number of endpoints in addition to EP0 available for device mode 1-15");
1902 module_param_named(phy_type, dwc_otg_module_params.phy_type, int, 0444);
1903 MODULE_PARM_DESC(phy_type, "0=Reserved 1=UTMI+ 2=ULPI");
1904 module_param_named(phy_utmi_width, dwc_otg_module_params.phy_utmi_width, int,
1905                    0444);
1906 MODULE_PARM_DESC(phy_utmi_width, "Specifies the UTMI+ Data Width 8 or 16 bits");
1907 module_param_named(phy_ulpi_ddr, dwc_otg_module_params.phy_ulpi_ddr, int, 0444);
1908 MODULE_PARM_DESC(phy_ulpi_ddr,
1909                  "ULPI at double or single data rate 0=Single 1=Double");
1910 module_param_named(phy_ulpi_ext_vbus, dwc_otg_module_params.phy_ulpi_ext_vbus,
1911                    int, 0444);
1912 MODULE_PARM_DESC(phy_ulpi_ext_vbus,
1913                  "ULPI PHY using internal or external vbus 0=Internal");
1914 module_param_named(i2c_enable, dwc_otg_module_params.i2c_enable, int, 0444);
1915 MODULE_PARM_DESC(i2c_enable, "FS PHY Interface");
1916 module_param_named(ulpi_fs_ls, dwc_otg_module_params.ulpi_fs_ls, int, 0444);
1917 MODULE_PARM_DESC(ulpi_fs_ls, "ULPI PHY FS/LS mode only");
1918 module_param_named(ts_dline, dwc_otg_module_params.ts_dline, int, 0444);
1919 MODULE_PARM_DESC(ts_dline, "Term select Dline pulsing for all PHYs");
1920 module_param_named(debug, g_dbg_lvl, int, 0444);
1921 MODULE_PARM_DESC(debug, "");
1922
1923 module_param_named(en_multiple_tx_fifo,
1924                    dwc_otg_module_params.en_multiple_tx_fifo, int, 0444);
1925 MODULE_PARM_DESC(en_multiple_tx_fifo,
1926                  "Dedicated Non Periodic Tx FIFOs 0=disabled 1=enabled");
1927 module_param_named(dev_tx_fifo_size_1,
1928                    dwc_otg_module_params.dev_tx_fifo_size[0], int, 0444);
1929 MODULE_PARM_DESC(dev_tx_fifo_size_1, "Number of words in the Tx FIFO 4-768");
1930 module_param_named(dev_tx_fifo_size_2,
1931                    dwc_otg_module_params.dev_tx_fifo_size[1], int, 0444);
1932 MODULE_PARM_DESC(dev_tx_fifo_size_2, "Number of words in the Tx FIFO 4-768");
1933 module_param_named(dev_tx_fifo_size_3,
1934                    dwc_otg_module_params.dev_tx_fifo_size[2], int, 0444);
1935 MODULE_PARM_DESC(dev_tx_fifo_size_3, "Number of words in the Tx FIFO 4-768");
1936 module_param_named(dev_tx_fifo_size_4,
1937                    dwc_otg_module_params.dev_tx_fifo_size[3], int, 0444);
1938 MODULE_PARM_DESC(dev_tx_fifo_size_4, "Number of words in the Tx FIFO 4-768");
1939 module_param_named(dev_tx_fifo_size_5,
1940                    dwc_otg_module_params.dev_tx_fifo_size[4], int, 0444);
1941 MODULE_PARM_DESC(dev_tx_fifo_size_5, "Number of words in the Tx FIFO 4-768");
1942 module_param_named(dev_tx_fifo_size_6,
1943                    dwc_otg_module_params.dev_tx_fifo_size[5], int, 0444);
1944 MODULE_PARM_DESC(dev_tx_fifo_size_6, "Number of words in the Tx FIFO 4-768");
1945 module_param_named(dev_tx_fifo_size_7,
1946                    dwc_otg_module_params.dev_tx_fifo_size[6], int, 0444);
1947 MODULE_PARM_DESC(dev_tx_fifo_size_7, "Number of words in the Tx FIFO 4-768");
1948 module_param_named(dev_tx_fifo_size_8,
1949                    dwc_otg_module_params.dev_tx_fifo_size[7], int, 0444);
1950 MODULE_PARM_DESC(dev_tx_fifo_size_8, "Number of words in the Tx FIFO 4-768");
1951 module_param_named(dev_tx_fifo_size_9,
1952                    dwc_otg_module_params.dev_tx_fifo_size[8], int, 0444);
1953 MODULE_PARM_DESC(dev_tx_fifo_size_9, "Number of words in the Tx FIFO 4-768");
1954 module_param_named(dev_tx_fifo_size_10,
1955                    dwc_otg_module_params.dev_tx_fifo_size[9], int, 0444);
1956 MODULE_PARM_DESC(dev_tx_fifo_size_10, "Number of words in the Tx FIFO 4-768");
1957 module_param_named(dev_tx_fifo_size_11,
1958                    dwc_otg_module_params.dev_tx_fifo_size[10], int, 0444);
1959 MODULE_PARM_DESC(dev_tx_fifo_size_11, "Number of words in the Tx FIFO 4-768");
1960 module_param_named(dev_tx_fifo_size_12,
1961                    dwc_otg_module_params.dev_tx_fifo_size[11], int, 0444);
1962 MODULE_PARM_DESC(dev_tx_fifo_size_12, "Number of words in the Tx FIFO 4-768");
1963 module_param_named(dev_tx_fifo_size_13,
1964                    dwc_otg_module_params.dev_tx_fifo_size[12], int, 0444);
1965 MODULE_PARM_DESC(dev_tx_fifo_size_13, "Number of words in the Tx FIFO 4-768");
1966 module_param_named(dev_tx_fifo_size_14,
1967                    dwc_otg_module_params.dev_tx_fifo_size[13], int, 0444);
1968 MODULE_PARM_DESC(dev_tx_fifo_size_14, "Number of words in the Tx FIFO 4-768");
1969 module_param_named(dev_tx_fifo_size_15,
1970                    dwc_otg_module_params.dev_tx_fifo_size[14], int, 0444);
1971 MODULE_PARM_DESC(dev_tx_fifo_size_15, "Number of words in the Tx FIFO 4-768");
1972
1973 module_param_named(thr_ctl, dwc_otg_module_params.thr_ctl, int, 0444);
1974 MODULE_PARM_DESC(thr_ctl,
1975                  "Thresholding enable flag bit 0 - non ISO Tx thr., 1 - ISO Tx thr., 2 - Rx thr.- bit 0=disabled 1=enabled");
1976 module_param_named(tx_thr_length, dwc_otg_module_params.tx_thr_length, int,
1977                    0444);
1978 MODULE_PARM_DESC(tx_thr_length, "Tx Threshold length in 32 bit DWORDs");
1979 module_param_named(rx_thr_length, dwc_otg_module_params.rx_thr_length, int,
1980                    0444);
1981 MODULE_PARM_DESC(rx_thr_length, "Rx Threshold length in 32 bit DWORDs");
1982
1983 module_param_named(pti_enable, dwc_otg_module_params.pti_enable, int, 0444);
1984 module_param_named(mpi_enable, dwc_otg_module_params.mpi_enable, int, 0444);
1985 module_param_named(lpm_enable, dwc_otg_module_params.lpm_enable, int, 0444);
1986 MODULE_PARM_DESC(lpm_enable, "LPM Enable 0=LPM Disabled 1=LPM Enabled");
1987
1988 module_param_named(besl_enable, dwc_otg_module_params.besl_enable, int, 0444);
1989 MODULE_PARM_DESC(besl_enable, "BESL Enable 0=BESL Disabled 1=BESL Enabled");
1990 module_param_named(baseline_besl, dwc_otg_module_params.baseline_besl, int,
1991                    0444);
1992 MODULE_PARM_DESC(baseline_besl, "Set the baseline besl value");
1993 module_param_named(deep_besl, dwc_otg_module_params.deep_besl, int, 0444);
1994 MODULE_PARM_DESC(deep_besl, "Set the deep besl value");
1995
1996 module_param_named(ic_usb_cap, dwc_otg_module_params.ic_usb_cap, int, 0444);
1997 MODULE_PARM_DESC(ic_usb_cap,
1998                  "IC_USB Capability 0=IC_USB Disabled 1=IC_USB Enabled");
1999 module_param_named(ahb_thr_ratio, dwc_otg_module_params.ahb_thr_ratio, int,
2000                    0444);
2001 MODULE_PARM_DESC(ahb_thr_ratio, "AHB Threshold Ratio");
2002 module_param_named(power_down, dwc_otg_module_params.power_down, int, 0444);
2003 MODULE_PARM_DESC(power_down, "Power Down Mode");
2004 module_param_named(reload_ctl, dwc_otg_module_params.reload_ctl, int, 0444);
2005 MODULE_PARM_DESC(reload_ctl, "HFIR Reload Control");
2006 module_param_named(dev_out_nak, dwc_otg_module_params.dev_out_nak, int, 0444);
2007 MODULE_PARM_DESC(dev_out_nak, "Enable Device OUT NAK");
2008 module_param_named(cont_on_bna, dwc_otg_module_params.cont_on_bna, int, 0444);
2009 MODULE_PARM_DESC(cont_on_bna, "Enable Enable Continue on BNA");
2010 module_param_named(ahb_single, dwc_otg_module_params.ahb_single, int, 0444);
2011 MODULE_PARM_DESC(ahb_single, "Enable AHB Single Support");
2012 module_param_named(adp_enable, dwc_otg_module_params.adp_enable, int, 0444);
2013 MODULE_PARM_DESC(adp_enable, "ADP Enable 0=ADP Disabled 1=ADP Enabled");
2014 module_param_named(otg_ver, dwc_otg_module_params.otg_ver, int, 0444);
2015 MODULE_PARM_DESC(otg_ver, "OTG revision supported 0=OTG 1.3 1=OTG 2.0");
2016
2017 /** @page "Module Parameters"
2018  *
2019  * The following parameters may be specified when starting the module.
2020  * These parameters define how the DWC_otg controller should be
2021  * configured. Parameter values are passed to the CIL initialization
2022  * function dwc_otg_cil_init
2023  *
2024  * Example: <code>modprobe dwc_otg speed=1 otg_cap=1</code>
2025  *
2026
2027  <table>
2028  <tr><td>Parameter Name</td><td>Meaning</td></tr>
2029
2030  <tr>
2031  <td>otg_cap</td>
2032  <td>Specifies the OTG capabilities. The driver will automatically detect the
2033  value for this parameter if none is specified.
2034  - 0: HNP and SRP capable (default, if available)
2035  - 1: SRP Only capable
2036  - 2: No HNP/SRP capable
2037  </td></tr>
2038
2039  <tr>
2040  <td>dma_enable</td>
2041  <td>Specifies whether to use slave or DMA mode for accessing the data FIFOs.
2042  The driver will automatically detect the value for this parameter if none is
2043  specified.
2044  - 0: Slave
2045  - 1: DMA (default, if available)
2046  </td></tr>
2047
2048  <tr>
2049  <td>dma_burst_size</td>
2050  <td>The DMA Burst size (applicable only for External DMA Mode).
2051  - Values: 1, 4, 8 16, 32, 64, 128, 256 (default 32)
2052  </td></tr>
2053
2054  <tr>
2055  <td>speed</td>
2056  <td>Specifies the maximum speed of operation in host and device mode. The
2057  actual speed depends on the speed of the attached device and the value of
2058  phy_type.
2059  - 0: High Speed (default)
2060  - 1: Full Speed
2061  </td></tr>
2062
2063  <tr>
2064  <td>host_support_fs_ls_low_power</td>
2065  <td>Specifies whether low power mode is supported when attached to a Full
2066  Speed or Low Speed device in host mode.
2067  - 0: Don't support low power mode (default)
2068  - 1: Support low power mode
2069  </td></tr>
2070
2071  <tr>
2072  <td>host_ls_low_power_phy_clk</td>
2073  <td>Specifies the PHY clock rate in low power mode when connected to a Low
2074  Speed device in host mode. This parameter is applicable only if
2075  HOST_SUPPORT_FS_LS_LOW_POWER is enabled.
2076  - 0: 48 MHz (default)
2077  - 1: 6 MHz
2078  </td></tr>
2079
2080  <tr>
2081  <td>enable_dynamic_fifo</td>
2082  <td> Specifies whether FIFOs may be resized by the driver software.
2083  - 0: Use cC FIFO size parameters
2084  - 1: Allow dynamic FIFO sizing (default)
2085  </td></tr>
2086
2087  <tr>
2088  <td>data_fifo_size</td>
2089  <td>Total number of 4-byte words in the data FIFO memory. This memory
2090  includes the Rx FIFO, non-periodic Tx FIFO, and periodic Tx FIFOs.
2091  - Values: 32 to 32768 (default 8192)
2092
2093  Note: The total FIFO memory depth in the FPGA configuration is 8192.
2094  </td></tr>
2095
2096  <tr>
2097  <td>dev_rx_fifo_size</td>
2098  <td>Number of 4-byte words in the Rx FIFO in device mode when dynamic
2099  FIFO sizing is enabled.
2100  - Values: 16 to 32768 (default 1064)
2101  </td></tr>
2102
2103  <tr>
2104  <td>dev_nperio_tx_fifo_size</td>
2105  <td>Number of 4-byte words in the non-periodic Tx FIFO in device mode when
2106  dynamic FIFO sizing is enabled.
2107  - Values: 16 to 32768 (default 1024)
2108  </td></tr>
2109
2110  <tr>
2111  <td>dev_perio_tx_fifo_size_n (n = 1 to 15)</td>
2112  <td>Number of 4-byte words in each of the periodic Tx FIFOs in device mode
2113  when dynamic FIFO sizing is enabled.
2114  - Values: 4 to 768 (default 256)
2115  </td></tr>
2116
2117  <tr>
2118  <td>host_rx_fifo_size</td>
2119  <td>Number of 4-byte words in the Rx FIFO in host mode when dynamic FIFO
2120  sizing is enabled.
2121  - Values: 16 to 32768 (default 1024)
2122  </td></tr>
2123
2124  <tr>
2125  <td>host_nperio_tx_fifo_size</td>
2126  <td>Number of 4-byte words in the non-periodic Tx FIFO in host mode when
2127  dynamic FIFO sizing is enabled in the core.
2128  - Values: 16 to 32768 (default 1024)
2129  </td></tr>
2130
2131  <tr>
2132  <td>host_perio_tx_fifo_size</td>
2133  <td>Number of 4-byte words in the host periodic Tx FIFO when dynamic FIFO
2134  sizing is enabled.
2135  - Values: 16 to 32768 (default 1024)
2136  </td></tr>
2137
2138  <tr>
2139  <td>max_transfer_size</td>
2140  <td>The maximum transfer size supported in bytes.
2141  - Values: 2047 to 65,535 (default 65,535)
2142  </td></tr>
2143
2144  <tr>
2145  <td>max_packet_count</td>
2146  <td>The maximum number of packets in a transfer.
2147  - Values: 15 to 511 (default 511)
2148  </td></tr>
2149
2150  <tr>
2151  <td>host_channels</td>
2152  <td>The number of host channel registers to use.
2153  - Values: 1 to 16 (default 12)
2154
2155  Note: The FPGA configuration supports a maximum of 12 host channels.
2156  </td></tr>
2157
2158  <tr>
2159  <td>dev_endpoints</td>
2160  <td>The number of endpoints in addition to EP0 available for device mode
2161  operations.
2162  - Values: 1 to 15 (default 6 IN and OUT)
2163
2164  Note: The FPGA configuration supports a maximum of 6 IN and OUT endpoints in
2165  addition to EP0.
2166  </td></tr>
2167
2168  <tr>
2169  <td>phy_type</td>
2170  <td>Specifies the type of PHY interface to use. By default, the driver will
2171  automatically detect the phy_type.
2172  - 0: Full Speed
2173  - 1: UTMI+ (default, if available)
2174  - 2: ULPI
2175  </td></tr>
2176
2177  <tr>
2178  <td>phy_utmi_width</td>
2179  <td>Specifies the UTMI+ Data Width. This parameter is applicable for a
2180  phy_type of UTMI+. Also, this parameter is applicable only if the
2181  OTG_HSPHY_WIDTH cC parameter was set to "8 and 16 bits", meaning that the
2182  core has been configured to work at either data path width.
2183  - Values: 8 or 16 bits (default 16)
2184  </td></tr>
2185
2186  <tr>
2187  <td>phy_ulpi_ddr</td>
2188  <td>Specifies whether the ULPI operates at double or single data rate. This
2189  parameter is only applicable if phy_type is ULPI.
2190  - 0: single data rate ULPI interface with 8 bit wide data bus (default)
2191  - 1: double data rate ULPI interface with 4 bit wide data bus
2192  </td></tr>
2193
2194  <tr>
2195  <td>i2c_enable</td>
2196  <td>Specifies whether to use the I2C interface for full speed PHY. This
2197  parameter is only applicable if PHY_TYPE is FS.
2198  - 0: Disabled (default)
2199  - 1: Enabled
2200  </td></tr>
2201
2202  <tr>
2203  <td>ulpi_fs_ls</td>
2204  <td>Specifies whether to use ULPI FS/LS mode only.
2205  - 0: Disabled (default)
2206  - 1: Enabled
2207  </td></tr>
2208
2209  <tr>
2210  <td>ts_dline</td>
2211  <td>Specifies whether term select D-Line pulsing for all PHYs is enabled.
2212  - 0: Disabled (default)
2213  - 1: Enabled
2214  </td></tr>
2215
2216  <tr>
2217  <td>en_multiple_tx_fifo</td>
2218  <td>Specifies whether dedicatedto tx fifos are enabled for non periodic IN EPs.
2219  The driver will automatically detect the value for this parameter if none is
2220  specified.
2221  - 0: Disabled
2222  - 1: Enabled (default, if available)
2223  </td></tr>
2224
2225  <tr>
2226  <td>dev_tx_fifo_size_n (n = 1 to 15)</td>
2227  <td>Number of 4-byte words in each of the Tx FIFOs in device mode
2228  when dynamic FIFO sizing is enabled.
2229  - Values: 4 to 768 (default 256)
2230  </td></tr>
2231
2232  <tr>
2233  <td>tx_thr_length</td>
2234  <td>Transmit Threshold length in 32 bit double words
2235  - Values: 8 to 128 (default 64)
2236  </td></tr>
2237
2238  <tr>
2239  <td>rx_thr_length</td>
2240  <td>Receive Threshold length in 32 bit double words
2241  - Values: 8 to 128 (default 64)
2242  </td></tr>
2243
2244 <tr>
2245  <td>thr_ctl</td>
2246  <td>Specifies whether to enable Thresholding for Device mode. Bits 0, 1, 2 of
2247  this parmater specifies if thresholding is enabled for non-Iso Tx, Iso Tx and
2248  Rx transfers accordingly.
2249  The driver will automatically detect the value for this parameter if none is
2250  specified.
2251  - Values: 0 to 7 (default 0)
2252  Bit values indicate:
2253  - 0: Thresholding disabled
2254  - 1: Thresholding enabled
2255  </td></tr>
2256
2257 <tr>
2258  <td>dma_desc_enable</td>
2259  <td>Specifies whether to enable Descriptor DMA mode.
2260  The driver will automatically detect the value for this parameter if none is
2261  specified.
2262  - 0: Descriptor DMA disabled
2263  - 1: Descriptor DMA (default, if available)
2264  </td></tr>
2265
2266 <tr>
2267  <td>mpi_enable</td>
2268  <td>Specifies whether to enable MPI enhancement mode.
2269  The driver will automatically detect the value for this parameter if none is
2270  specified.
2271  - 0: MPI disabled (default)
2272  - 1: MPI enable
2273  </td></tr>
2274
2275 <tr>
2276  <td>pti_enable</td>
2277  <td>Specifies whether to enable PTI enhancement support.
2278  The driver will automatically detect the value for this parameter if none is
2279  specified.
2280  - 0: PTI disabled (default)
2281  - 1: PTI enable
2282  </td></tr>
2283
2284 <tr>
2285  <td>lpm_enable</td>
2286  <td>Specifies whether to enable LPM support.
2287  The driver will automatically detect the value for this parameter if none is
2288  specified.
2289  - 0: LPM disabled
2290  - 1: LPM enable (default, if available)
2291  </td></tr>
2292
2293  <tr>
2294  <td>besl_enable</td>
2295  <td>Specifies whether to enable LPM Errata support.
2296  The driver will automatically detect the value for this parameter if none is
2297  specified.
2298  - 0: LPM Errata disabled (default)
2299  - 1: LPM Errata enable
2300  </td></tr>
2301
2302   <tr>
2303  <td>baseline_besl</td>
2304  <td>Specifies the baseline besl value.
2305  - Values: 0 to 15 (default 0)
2306  </td></tr>
2307
2308   <tr>
2309  <td>deep_besl</td>
2310  <td>Specifies the deep besl value.
2311  - Values: 0 to 15 (default 15)
2312  </td></tr>
2313
2314 <tr>
2315  <td>ic_usb_cap</td>
2316  <td>Specifies whether to enable IC_USB capability.
2317  The driver will automatically detect the value for this parameter if none is
2318  specified.
2319  - 0: IC_USB disabled (default, if available)
2320  - 1: IC_USB enable
2321  </td></tr>
2322
2323 <tr>
2324  <td>ahb_thr_ratio</td>
2325  <td>Specifies AHB Threshold ratio.
2326  - Values: 0 to 3 (default 0)
2327  </td></tr>
2328
2329 <tr>
2330  <td>power_down</td>
2331  <td>Specifies Power Down(Hibernation) Mode.
2332  The driver will automatically detect the value for this parameter if none is
2333  specified.
2334  - 0: Power Down disabled (default)
2335  - 2: Power Down enabled
2336  </td></tr>
2337
2338  <tr>
2339  <td>reload_ctl</td>
2340  <td>Specifies whether dynamic reloading of the HFIR register is allowed during
2341  run time. The driver will automatically detect the value for this parameter if
2342  none is specified. In case the HFIR value is reloaded when HFIR.RldCtrl == 1'b0
2343  the core might misbehave.
2344  - 0: Reload Control disabled (default)
2345  - 1: Reload Control enabled
2346  </td></tr>
2347
2348  <tr>
2349  <td>dev_out_nak</td>
2350  <td>Specifies whether  Device OUT NAK enhancement enabled or no.
2351  The driver will automatically detect the value for this parameter if
2352  none is specified. This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2353  - 0: The core does not set NAK after Bulk OUT transfer complete (default)
2354  - 1: The core sets NAK after Bulk OUT transfer complete
2355  </td></tr>
2356
2357  <tr>
2358  <td>cont_on_bna</td>
2359  <td>Specifies whether Enable Continue on BNA enabled or no.
2360  After receiving BNA interrupt the core disables the endpoint,when the
2361  endpoint is re-enabled by the application the
2362  - 0: Core starts processing from the DOEPDMA descriptor (default)
2363  - 1: Core starts processing from the descriptor which received the BNA.
2364  This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2365  </td></tr>
2366
2367  <tr>
2368  <td>ahb_single</td>
2369  <td>This bit when programmed supports SINGLE transfers for remainder data
2370  in a transfer for DMA mode of operation.
2371  - 0: The remainder data will be sent using INCR burst size (default)
2372  - 1: The remainder data will be sent using SINGLE burst size.
2373  </td></tr>
2374
2375 <tr>
2376  <td>adp_enable</td>
2377  <td>Specifies whether ADP feature is enabled.
2378  The driver will automatically detect the value for this parameter if none is
2379  specified.
2380  - 0: ADP feature disabled (default)
2381  - 1: ADP feature enabled
2382  </td></tr>
2383
2384   <tr>
2385  <td>otg_ver</td>
2386  <td>Specifies whether OTG is performing as USB OTG Revision 2.0 or Revision 1.3
2387  USB OTG device.
2388  - 0: OTG 2.0 support disabled (default)
2389  - 1: OTG 2.0 support enabled
2390  </td></tr>
2391
2392 */