drivers/video/rockchip/hdmi/chips/cat66121/config.h

   1 ///*****************************************
   2 //  Copyright (C) 2009-2014
   3 //  ITE Tech. Inc. All Rights Reserved
   4 //  Proprietary and Confidential
   5 ///*****************************************
   6 //   @file   <config.h>
   7 //   @author Jau-Chih.Tseng@ite.com.tw
   8 //   @date   2012/12/20
   9 //   @fileversion: ITE_HDMITX_SAMPLE_3.14
  10 //******************************************/
  11 #ifndef _CONFIG_H_
  12 #define _CONFIG_H_
  13 #pragma message("config.h")
  14
  15 #ifdef EXTERN_HDCPROM
  16 #pragma message("Defined EXTERN_HDCPROM")
  17 #endif // EXTERN_HDCPROM
  18
  19 #define SUPPORT_EDID
  20 //#define SUPPORT_HDCP
  21 //#define SUPPORT_SHA
  22 //#define SUPPORT_AUDIO_MONITOR
  23 #define AudioOutDelayCnt 250
  24
  25
  26
  27 //////////////////////////////////////////////////////////////////////////////////////////
  28 // Video Configuration
  29 //////////////////////////////////////////////////////////////////////////////////////////
  30 // 2010/01/26 added a option to disable HDCP.
  31 #define SUPPORT_OUTPUTYUV
  32 #define SUPPORT_OUTPUTRGB
  33 // #define DISABLE_HDMITX_CSC
  34
  35 #define SUPPORT_INPUTRGB
  36 #define SUPPORT_INPUTYUV444
  37 #define SUPPORT_INPUTYUV422
  38 // #define SUPPORT_SYNCEMBEDDED
  39 // #define SUPPORT_DEGEN
  40 #define NON_SEQUENTIAL_YCBCR422
  41
  42
  43
  44 #define INPUT_COLOR_MODE F_MODE_RGB444
  45 //#define INPUT_COLOR_MODE F_MODE_YUV422
  46 //#define INPUT_COLOR_MODE F_MODE_YUV444
  47
  48 #define INPUT_COLOR_DEPTH 24
  49 // #define INPUT_COLOR_DEPTH 30
  50 // #define INPUT_COLOR_DEPTH 36
  51
  52 //#define OUTPUT_COLOR_MODE F_MODE_YUV422
  53 //#define OUTPUT_COLOR_MODE F_MODE_YUV444
  54 #define OUTPUT_COLOR_MODE F_MODE_RGB444
  55
  56 //#define OUTPUT_3D_MODE Frame_Pcaking
  57 //#define OUTPUT_3D_MODE Top_and_Botton
  58 //#define OUTPUT_3D_MODE Side_by_Side
  59
  60 // #define INV_INPUT_ACLK
  61 #define INV_INPUT_PCLK
  62
  63 #ifdef SUPPORT_SYNCEMBEDDED
  64     // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB)                 // 16 bit sync embedded
  65     // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB | T_MODE_CCIR656) // 8 bit sync embedded
  66     #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR|T_MODE_PCLKDIV2) // 16 bit sync embedded DDR
  67     // #define INPUT_SIGNAL_TYPE (T_MODE_SYNCEMB|T_MODE_INDDR)      // 8  bit sync embedded DDR
  68
  69     #define SUPPORT_INPUTYUV422
  70     #ifdef INPUT_COLOR_MODE
  71     #undef INPUT_COLOR_MODE
  72     #endif // INPUT_COLOR_MODE
  73     #define INPUT_COLOR_MODE F_MODE_YUV422
  74 #else
  75     #pragma message ("Defined seperated sync.")
  76     #define INPUT_SIGNAL_TYPE 0 // 24 bit sync seperate
  77     //#define INPUT_SIGNAL_TYPE ( T_MODE_DEGEN )
  78     //#define INPUT_SIGNAL_TYPE ( T_MODE_INDDR)
  79     //#define INPUT_SIGNAL_TYPE ( T_MODE_SYNCEMB)
  80     //#define INPUT_SIGNAL_TYPE ( T_MODE_CCIR656 | T_MODE_SYNCEMB )
  81 #endif
  82
  83
  84 #if defined(SUPPORT_INPUTYUV444) || defined(SUPPORT_INPUTYUV422)
  85 #define SUPPORT_INPUTYUV
  86 #endif
  87
  88 #ifdef SUPPORT_SYNCEMBEDDED
  89 #pragma message("defined SUPPORT_SYNCEMBEDDED for Sync Embedded timing input or CCIR656 input.")
  90 #endif
  91
  92
  93 //////////////////////////////////////////////////////////////////////////////////////////
  94 // Audio Configuration
  95 //////////////////////////////////////////////////////////////////////////////////////////
  96
  97 // #define SUPPORT_HBR_AUDIO
  98 #define USE_SPDIF_CHSTAT
  99 #ifndef SUPPORT_HBR_AUDIO
 100     #define INPUT_SAMPLE_FREQ AUDFS_48KHz
 101     #define INPUT_SAMPLE_FREQ_HZ 48000L
 102     #define OUTPUT_CHANNEL 2 // 3 // 4 // 5//6 //7 //8
 103
 104     #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_LPCM
 105     // #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_NLPCM
 106     #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S
 107     // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF
 108
 109     // #define I2S_FORMAT 0x00 // 24bit I2S audio
 110     #define I2S_FORMAT 0x01 // 32bit I2S audio
 111     // #define I2S_FORMAT 0x02 // 24bit I2S audio, right justify
 112     // #define I2S_FORMAT 0x03 // 32bit I2S audio, right justify
 113
 114 #else // SUPPORT_HBR_AUDIO
 115
 116     #define INPUT_SAMPLE_FREQ AUDFS_768KHz
 117     #define INPUT_SAMPLE_FREQ_HZ 768000L
 118     #define OUTPUT_CHANNEL 8
 119     #define CNOFIG_INPUT_AUDIO_TYPE T_AUDIO_HBR
 120     #define CONFIG_INPUT_AUDIO_SPDIF FALSE // I2S
 121     // #define CONFIG_INPUT_AUDIO_SPDIF TRUE // SPDIF
 122     #define I2S_FORMAT 0x47 // 32bit audio
 123 #endif
 124
 125
 126
 127 //////////////////////////////////////////////////////////////////////////////////////////
 128 // Audio Monitor Configuration
 129 //////////////////////////////////////////////////////////////////////////////////////////
 130 // #define HDMITX_AUTO_MONITOR_INPUT
 131 // #define HDMITX_INPUT_INFO
 132
 133 #ifdef  HDMITX_AUTO_MONITOR_INPUT
 134 #define HDMITX_INPUT_INFO
 135 #endif
 136
 137
 138 #endif