include/linux/irq.h

   1 #ifndef _LINUX_IRQ_H
   2 #define _LINUX_IRQ_H
   3
   4 /*
   5  * Please do not include this file in generic code.  There is currently
   6  * no requirement for any architecture to implement anything held
   7  * within this file.
   8  *
   9  * Thanks. --rmk
  10  */
  11
  12 #include <linux/smp.h>
  13 #include <linux/linkage.h>
  14 #include <linux/cache.h>
  15 #include <linux/spinlock.h>
  16 #include <linux/cpumask.h>
  17 #include <linux/gfp.h>
  18 #include <linux/irqreturn.h>
  19 #include <linux/irqnr.h>
  20 #include <linux/errno.h>
  21 #include <linux/topology.h>
  22 #include <linux/wait.h>
  23
  24 #include <asm/irq.h>
  25 #include <asm/ptrace.h>
  26 #include <asm/irq_regs.h>
  27
  28 struct seq_file;
  29 struct module;
  30 struct irq_desc;
  31 struct irq_data;
  32 struct msi_msg;
  33 typedef void (*irq_flow_handler_t)(unsigned int irq,
  34                                             struct irq_desc *desc);
  35 typedef void (*irq_preflow_handler_t)(struct irq_data *data);
  36
  37 /*
  38  * IRQ line status.
  39  *
  40  * Bits 0-7 are the same as the IRQF_* bits in linux/interrupt.h
  41  *
  42  * IRQ_TYPE_NONE                - default, unspecified type
  43  * IRQ_TYPE_EDGE_RISING         - rising edge triggered
  44  * IRQ_TYPE_EDGE_FALLING        - falling edge triggered
  45  * IRQ_TYPE_EDGE_BOTH           - rising and falling edge triggered
  46  * IRQ_TYPE_LEVEL_HIGH          - high level triggered
  47  * IRQ_TYPE_LEVEL_LOW           - low level triggered
  48  * IRQ_TYPE_LEVEL_MASK          - Mask to filter out the level bits
  49  * IRQ_TYPE_SENSE_MASK          - Mask for all the above bits
  50  * IRQ_TYPE_DEFAULT             - For use by some PICs to ask irq_set_type
  51  *                                to setup the HW to a sane default (used
  52  *                                by irqdomain map() callbacks to synchronize
  53  *                                the HW state and SW flags for a newly
  54  *                                allocated descriptor).
  55  *
  56  * IRQ_TYPE_PROBE               - Special flag for probing in progress
  57  *
  58  * Bits which can be modified via irq_set/clear/modify_status_flags()
  59  * IRQ_LEVEL                    - Interrupt is level type. Will be also
  60  *                                updated in the code when the above trigger
  61  *                                bits are modified via irq_set_irq_type()
  62  * IRQ_PER_CPU                  - Mark an interrupt PER_CPU. Will protect
  63  *                                it from affinity setting
  64  * IRQ_NOPROBE                  - Interrupt cannot be probed by autoprobing
  65  * IRQ_NOREQUEST                - Interrupt cannot be requested via
  66  *                                request_irq()
  67  * IRQ_NOTHREAD                 - Interrupt cannot be threaded
  68  * IRQ_NOAUTOEN                 - Interrupt is not automatically enabled in
  69  *                                request/setup_irq()
  70  * IRQ_NO_BALANCING             - Interrupt cannot be balanced (affinity set)
  71  * IRQ_MOVE_PCNTXT              - Interrupt can be migrated from process context
  72  * IRQ_NESTED_TRHEAD            - Interrupt nests into another thread
  73  * IRQ_PER_CPU_DEVID            - Dev_id is a per-cpu variable
  74  * IRQ_IS_POLLED                - Always polled by another interrupt. Exclude
  75  *                                it from the spurious interrupt detection
  76  *                                mechanism and from core side polling.
  77  */
  78 enum {
  79         IRQ_TYPE_NONE           = 0x00000000,
  80         IRQ_TYPE_EDGE_RISING    = 0x00000001,
  81         IRQ_TYPE_EDGE_FALLING   = 0x00000002,
  82         IRQ_TYPE_EDGE_BOTH      = (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING),
  83         IRQ_TYPE_LEVEL_HIGH     = 0x00000004,
  84         IRQ_TYPE_LEVEL_LOW      = 0x00000008,
  85         IRQ_TYPE_LEVEL_MASK     = (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH),
  86         IRQ_TYPE_SENSE_MASK     = 0x0000000f,
  87         IRQ_TYPE_DEFAULT        = IRQ_TYPE_SENSE_MASK,
  88
  89         IRQ_TYPE_PROBE          = 0x00000010,
  90
  91         IRQ_LEVEL               = (1 <<  8),
  92         IRQ_PER_CPU             = (1 <<  9),
  93         IRQ_NOPROBE             = (1 << 10),
  94         IRQ_NOREQUEST           = (1 << 11),
  95         IRQ_NOAUTOEN            = (1 << 12),
  96         IRQ_NO_BALANCING        = (1 << 13),
  97         IRQ_MOVE_PCNTXT         = (1 << 14),
  98         IRQ_NESTED_THREAD       = (1 << 15),
  99         IRQ_NOTHREAD            = (1 << 16),
 100         IRQ_PER_CPU_DEVID       = (1 << 17),
 101         IRQ_IS_POLLED           = (1 << 18),
 102 };
 103
 104 #define IRQF_MODIFY_MASK        \
 105         (IRQ_TYPE_SENSE_MASK | IRQ_NOPROBE | IRQ_NOREQUEST | \
 106          IRQ_NOAUTOEN | IRQ_MOVE_PCNTXT | IRQ_LEVEL | IRQ_NO_BALANCING | \
 107          IRQ_PER_CPU | IRQ_NESTED_THREAD | IRQ_NOTHREAD | IRQ_PER_CPU_DEVID | \
 108          IRQ_IS_POLLED)
 109
 110 #define IRQ_NO_BALANCING_MASK   (IRQ_PER_CPU | IRQ_NO_BALANCING)
 111
 112 /*
 113  * Return value for chip->irq_set_affinity()
 114  *
 115  * IRQ_SET_MASK_OK      - OK, core updates irq_data.affinity
 116  * IRQ_SET_MASK_NOCPY   - OK, chip did update irq_data.affinity
 117  * IRQ_SET_MASK_OK_DONE - Same as IRQ_SET_MASK_OK for core. Special code to
 118  *                        support stacked irqchips, which indicates skipping
 119  *                        all descendent irqchips.
 120  */
 121 enum {
 122         IRQ_SET_MASK_OK = 0,
 123         IRQ_SET_MASK_OK_NOCOPY,
 124         IRQ_SET_MASK_OK_DONE,
 125 };
 126
 127 struct msi_desc;
 128 struct irq_domain;
 129
 130 /**
 131  * struct irq_data - per irq and irq chip data passed down to chip functions
 132  * @mask:               precomputed bitmask for accessing the chip registers
 133  * @irq:                interrupt number
 134  * @hwirq:              hardware interrupt number, local to the interrupt domain
 135  * @node:               node index useful for balancing
 136  * @state_use_accessors: status information for irq chip functions.
 137  *                      Use accessor functions to deal with it
 138  * @chip:               low level interrupt hardware access
 139  * @domain:             Interrupt translation domain; responsible for mapping
 140  *                      between hwirq number and linux irq number.
 141  * @parent_data:        pointer to parent struct irq_data to support hierarchy
 142  *                      irq_domain
 143  * @handler_data:       per-IRQ data for the irq_chip methods
 144  * @chip_data:          platform-specific per-chip private data for the chip
 145  *                      methods, to allow shared chip implementations
 146  * @msi_desc:           MSI descriptor
 147  * @affinity:           IRQ affinity on SMP
 148  *
 149  * The fields here need to overlay the ones in irq_desc until we
 150  * cleaned up the direct references and switched everything over to
 151  * irq_data.
 152  */
 153 struct irq_data {
 154         u32                     mask;
 155         unsigned int            irq;
 156         unsigned long           hwirq;
 157         unsigned int            node;
 158         unsigned int            state_use_accessors;
 159         struct irq_chip         *chip;
 160         struct irq_domain       *domain;
 161 #ifdef  CONFIG_IRQ_DOMAIN_HIERARCHY
 162         struct irq_data         *parent_data;
 163 #endif
 164         void                    *handler_data;
 165         void                    *chip_data;
 166         struct msi_desc         *msi_desc;
 167         cpumask_var_t           affinity;
 168 };
 169
 170 /*
 171  * Bit masks for irq_data.state
 172  *
 173  * IRQD_TRIGGER_MASK            - Mask for the trigger type bits
 174  * IRQD_SETAFFINITY_PENDING     - Affinity setting is pending
 175  * IRQD_NO_BALANCING            - Balancing disabled for this IRQ
 176  * IRQD_PER_CPU                 - Interrupt is per cpu
 177  * IRQD_AFFINITY_SET            - Interrupt affinity was set
 178  * IRQD_LEVEL                   - Interrupt is level triggered
 179  * IRQD_WAKEUP_STATE            - Interrupt is configured for wakeup
 180  *                                from suspend
 181  * IRDQ_MOVE_PCNTXT             - Interrupt can be moved in process
 182  *                                context
 183  * IRQD_IRQ_DISABLED            - Disabled state of the interrupt
 184  * IRQD_IRQ_MASKED              - Masked state of the interrupt
 185  * IRQD_IRQ_INPROGRESS          - In progress state of the interrupt
 186  * IRQD_WAKEUP_ARMED            - Wakeup mode armed
 187  */
 188 enum {
 189         IRQD_TRIGGER_MASK               = 0xf,
 190         IRQD_SETAFFINITY_PENDING        = (1 <<  8),
 191         IRQD_NO_BALANCING               = (1 << 10),
 192         IRQD_PER_CPU                    = (1 << 11),
 193         IRQD_AFFINITY_SET               = (1 << 12),
 194         IRQD_LEVEL                      = (1 << 13),
 195         IRQD_WAKEUP_STATE               = (1 << 14),
 196         IRQD_MOVE_PCNTXT                = (1 << 15),
 197         IRQD_IRQ_DISABLED               = (1 << 16),
 198         IRQD_IRQ_MASKED                 = (1 << 17),
 199         IRQD_IRQ_INPROGRESS             = (1 << 18),
 200         IRQD_WAKEUP_ARMED               = (1 << 19),
 201 };
 202
 203 static inline bool irqd_is_setaffinity_pending(struct irq_data *d)
 204 {
 205         return d->state_use_accessors & IRQD_SETAFFINITY_PENDING;
 206 }
 207
 208 static inline bool irqd_is_per_cpu(struct irq_data *d)
 209 {
 210         return d->state_use_accessors & IRQD_PER_CPU;
 211 }
 212
 213 static inline bool irqd_can_balance(struct irq_data *d)
 214 {
 215         return !(d->state_use_accessors & (IRQD_PER_CPU | IRQD_NO_BALANCING));
 216 }
 217
 218 static inline bool irqd_affinity_was_set(struct irq_data *d)
 219 {
 220         return d->state_use_accessors & IRQD_AFFINITY_SET;
 221 }
 222
 223 static inline void irqd_mark_affinity_was_set(struct irq_data *d)
 224 {
 225         d->state_use_accessors |= IRQD_AFFINITY_SET;
 226 }
 227
 228 static inline u32 irqd_get_trigger_type(struct irq_data *d)
 229 {
 230         return d->state_use_accessors & IRQD_TRIGGER_MASK;
 231 }
 232
 233 /*
 234  * Must only be called inside irq_chip.irq_set_type() functions.
 235  */
 236 static inline void irqd_set_trigger_type(struct irq_data *d, u32 type)
 237 {
 238         d->state_use_accessors &= ~IRQD_TRIGGER_MASK;
 239         d->state_use_accessors |= type & IRQD_TRIGGER_MASK;
 240 }
 241
 242 static inline bool irqd_is_level_type(struct irq_data *d)
 243 {
 244         return d->state_use_accessors & IRQD_LEVEL;
 245 }
 246
 247 static inline bool irqd_is_wakeup_set(struct irq_data *d)
 248 {
 249         return d->state_use_accessors & IRQD_WAKEUP_STATE;
 250 }
 251
 252 static inline bool irqd_can_move_in_process_context(struct irq_data *d)
 253 {
 254         return d->state_use_accessors & IRQD_MOVE_PCNTXT;
 255 }
 256
 257 static inline bool irqd_irq_disabled(struct irq_data *d)
 258 {
 259         return d->state_use_accessors & IRQD_IRQ_DISABLED;
 260 }
 261
 262 static inline bool irqd_irq_masked(struct irq_data *d)
 263 {
 264         return d->state_use_accessors & IRQD_IRQ_MASKED;
 265 }
 266
 267 static inline bool irqd_irq_inprogress(struct irq_data *d)
 268 {
 269         return d->state_use_accessors & IRQD_IRQ_INPROGRESS;
 270 }
 271
 272 static inline bool irqd_is_wakeup_armed(struct irq_data *d)
 273 {
 274         return d->state_use_accessors & IRQD_WAKEUP_ARMED;
 275 }
 276
 277
 278 /*
 279  * Functions for chained handlers which can be enabled/disabled by the
 280  * standard disable_irq/enable_irq calls. Must be called with
 281  * irq_desc->lock held.
 282  */
 283 static inline void irqd_set_chained_irq_inprogress(struct irq_data *d)
 284 {
 285         d->state_use_accessors |= IRQD_IRQ_INPROGRESS;
 286 }
 287
 288 static inline void irqd_clr_chained_irq_inprogress(struct irq_data *d)
 289 {
 290         d->state_use_accessors &= ~IRQD_IRQ_INPROGRESS;
 291 }
 292
 293 static inline irq_hw_number_t irqd_to_hwirq(struct irq_data *d)
 294 {
 295         return d->hwirq;
 296 }
 297
 298 /**
 299  * struct irq_chip - hardware interrupt chip descriptor
 300  *
 301  * @name:               name for /proc/interrupts
 302  * @irq_startup:        start up the interrupt (defaults to ->enable if NULL)
 303  * @irq_shutdown:       shut down the interrupt (defaults to ->disable if NULL)
 304  * @irq_enable:         enable the interrupt (defaults to chip->unmask if NULL)
 305  * @irq_disable:        disable the interrupt
 306  * @irq_ack:            start of a new interrupt
 307  * @irq_mask:           mask an interrupt source
 308  * @irq_mask_ack:       ack and mask an interrupt source
 309  * @irq_unmask:         unmask an interrupt source
 310  * @irq_eoi:            end of interrupt
 311  * @irq_set_affinity:   set the CPU affinity on SMP machines
 312  * @irq_retrigger:      resend an IRQ to the CPU
 313  * @irq_set_type:       set the flow type (IRQ_TYPE_LEVEL/etc.) of an IRQ
 314  * @irq_set_wake:       enable/disable power-management wake-on of an IRQ
 315  * @irq_bus_lock:       function to lock access to slow bus (i2c) chips
 316  * @irq_bus_sync_unlock:function to sync and unlock slow bus (i2c) chips
 317  * @irq_cpu_online:     configure an interrupt source for a secondary CPU
 318  * @irq_cpu_offline:    un-configure an interrupt source for a secondary CPU
 319  * @irq_suspend:        function called from core code on suspend once per chip
 320  * @irq_resume:         function called from core code on resume once per chip
 321  * @irq_pm_shutdown:    function called from core code on shutdown once per chip
 322  * @irq_calc_mask:      Optional function to set irq_data.mask for special cases
 323  * @irq_print_chip:     optional to print special chip info in show_interrupts
 324  * @irq_request_resources:      optional to request resources before calling
 325  *                              any other callback related to this irq
 326  * @irq_release_resources:      optional to release resources acquired with
 327  *                              irq_request_resources
 328  * @irq_compose_msi_msg:        optional to compose message content for MSI
 329  * @flags:              chip specific flags
 330  */
 331 struct irq_chip {
 332         const char      *name;
 333         unsigned int    (*irq_startup)(struct irq_data *data);
 334         void            (*irq_shutdown)(struct irq_data *data);
 335         void            (*irq_enable)(struct irq_data *data);
 336         void            (*irq_disable)(struct irq_data *data);
 337
 338         void            (*irq_ack)(struct irq_data *data);
 339         void            (*irq_mask)(struct irq_data *data);
 340         void            (*irq_mask_ack)(struct irq_data *data);
 341         void            (*irq_unmask)(struct irq_data *data);
 342         void            (*irq_eoi)(struct irq_data *data);
 343
 344         int             (*irq_set_affinity)(struct irq_data *data, const struct cpumask *dest, bool force);
 345         int             (*irq_retrigger)(struct irq_data *data);
 346         int             (*irq_set_type)(struct irq_data *data, unsigned int flow_type);
 347         int             (*irq_set_wake)(struct irq_data *data, unsigned int on);
 348
 349         void            (*irq_bus_lock)(struct irq_data *data);
 350         void            (*irq_bus_sync_unlock)(struct irq_data *data);
 351
 352         void            (*irq_cpu_online)(struct irq_data *data);
 353         void            (*irq_cpu_offline)(struct irq_data *data);
 354
 355         void            (*irq_suspend)(struct irq_data *data);
 356         void            (*irq_resume)(struct irq_data *data);
 357         void            (*irq_pm_shutdown)(struct irq_data *data);
 358
 359         void            (*irq_calc_mask)(struct irq_data *data);
 360
 361         void            (*irq_print_chip)(struct irq_data *data, struct seq_file *p);
 362         int             (*irq_request_resources)(struct irq_data *data);
 363         void            (*irq_release_resources)(struct irq_data *data);
 364
 365         void            (*irq_compose_msi_msg)(struct irq_data *data, struct msi_msg *msg);
 366
 367         unsigned long   flags;
 368 };
 369
 370 /*
 371  * irq_chip specific flags
 372  *
 373  * IRQCHIP_SET_TYPE_MASKED:     Mask before calling chip.irq_set_type()
 374  * IRQCHIP_EOI_IF_HANDLED:      Only issue irq_eoi() when irq was handled
 375  * IRQCHIP_MASK_ON_SUSPEND:     Mask non wake irqs in the suspend path
 376  * IRQCHIP_ONOFFLINE_ENABLED:   Only call irq_on/off_line callbacks
 377  *                              when irq enabled
 378  * IRQCHIP_SKIP_SET_WAKE:       Skip chip.irq_set_wake(), for this irq chip
 379  * IRQCHIP_ONESHOT_SAFE:        One shot does not require mask/unmask
 380  * IRQCHIP_EOI_THREADED:        Chip requires eoi() on unmask in threaded mode
 381  */
 382 enum {
 383         IRQCHIP_SET_TYPE_MASKED         = (1 <<  0),
 384         IRQCHIP_EOI_IF_HANDLED          = (1 <<  1),
 385         IRQCHIP_MASK_ON_SUSPEND         = (1 <<  2),
 386         IRQCHIP_ONOFFLINE_ENABLED       = (1 <<  3),
 387         IRQCHIP_SKIP_SET_WAKE           = (1 <<  4),
 388         IRQCHIP_ONESHOT_SAFE            = (1 <<  5),
 389         IRQCHIP_EOI_THREADED            = (1 <<  6),
 390 };
 391
 392 /* This include will go away once we isolated irq_desc usage to core code */
 393 #include <linux/irqdesc.h>
 394
 395 /*
 396  * Pick up the arch-dependent methods:
 397  */
 398 #include <asm/hw_irq.h>
 399
 400 #ifndef NR_IRQS_LEGACY
 401 # define NR_IRQS_LEGACY 0
 402 #endif
 403
 404 #ifndef ARCH_IRQ_INIT_FLAGS
 405 # define ARCH_IRQ_INIT_FLAGS    0
 406 #endif
 407
 408 #define IRQ_DEFAULT_INIT_FLAGS  ARCH_IRQ_INIT_FLAGS
 409
 410 struct irqaction;
 411 extern int setup_irq(unsigned int irq, struct irqaction *new);
 412 extern void remove_irq(unsigned int irq, struct irqaction *act);
 413 extern int setup_percpu_irq(unsigned int irq, struct irqaction *new);
 414 extern void remove_percpu_irq(unsigned int irq, struct irqaction *act);
 415
 416 extern void irq_cpu_online(void);
 417 extern void irq_cpu_offline(void);
 418 extern int irq_set_affinity_locked(struct irq_data *data,
 419                                    const struct cpumask *cpumask, bool force);
 420
 421 #if defined(CONFIG_SMP) && defined(CONFIG_GENERIC_PENDING_IRQ)
 422 void irq_move_irq(struct irq_data *data);
 423 void irq_move_masked_irq(struct irq_data *data);
 424 #else
 425 static inline void irq_move_irq(struct irq_data *data) { }
 426 static inline void irq_move_masked_irq(struct irq_data *data) { }
 427 #endif
 428
 429 extern int no_irq_affinity;
 430
 431 #ifdef CONFIG_HARDIRQS_SW_RESEND
 432 int irq_set_parent(int irq, int parent_irq);
 433 #else
 434 static inline int irq_set_parent(int irq, int parent_irq)
 435 {
 436         return 0;
 437 }
 438 #endif
 439
 440 /*
 441  * Built-in IRQ handlers for various IRQ types,
 442  * callable via desc->handle_irq()
 443  */
 444 extern void handle_level_irq(unsigned int irq, struct irq_desc *desc);
 445 extern void handle_fasteoi_irq(unsigned int irq, struct irq_desc *desc);
 446 extern void handle_edge_irq(unsigned int irq, struct irq_desc *desc);
 447 extern void handle_edge_eoi_irq(unsigned int irq, struct irq_desc *desc);
 448 extern void handle_simple_irq(unsigned int irq, struct irq_desc *desc);
 449 extern void handle_percpu_irq(unsigned int irq, struct irq_desc *desc);
 450 extern void handle_percpu_devid_irq(unsigned int irq, struct irq_desc *desc);
 451 extern void handle_bad_irq(unsigned int irq, struct irq_desc *desc);
 452 extern void handle_nested_irq(unsigned int irq);
 453
 454 extern int irq_chip_compose_msi_msg(struct irq_data *data, struct msi_msg *msg);
 455 #ifdef  CONFIG_IRQ_DOMAIN_HIERARCHY
 456 extern void irq_chip_ack_parent(struct irq_data *data);
 457 extern int irq_chip_retrigger_hierarchy(struct irq_data *data);
 458 extern void irq_chip_mask_parent(struct irq_data *data);
 459 extern void irq_chip_unmask_parent(struct irq_data *data);
 460 extern void irq_chip_eoi_parent(struct irq_data *data);
 461 extern int irq_chip_set_affinity_parent(struct irq_data *data,
 462                                         const struct cpumask *dest,
 463                                         bool force);
 464 #endif
 465
 466 /* Handling of unhandled and spurious interrupts: */
 467 extern void note_interrupt(unsigned int irq, struct irq_desc *desc,
 468                            irqreturn_t action_ret);
 469
 470
 471 /* Enable/disable irq debugging output: */
 472 extern int noirqdebug_setup(char *str);
 473
 474 /* Checks whether the interrupt can be requested by request_irq(): */
 475 extern int can_request_irq(unsigned int irq, unsigned long irqflags);
 476
 477 /* Dummy irq-chip implementations: */
 478 extern struct irq_chip no_irq_chip;
 479 extern struct irq_chip dummy_irq_chip;
 480
 481 extern void
 482 irq_set_chip_and_handler_name(unsigned int irq, struct irq_chip *chip,
 483                               irq_flow_handler_t handle, const char *name);
 484
 485 static inline void irq_set_chip_and_handler(unsigned int irq, struct irq_chip *chip,
 486                                             irq_flow_handler_t handle)
 487 {
 488         irq_set_chip_and_handler_name(irq, chip, handle, NULL);
 489 }
 490
 491 extern int irq_set_percpu_devid(unsigned int irq);
 492
 493 extern void
 494 __irq_set_handler(unsigned int irq, irq_flow_handler_t handle, int is_chained,
 495                   const char *name);
 496
 497 static inline void
 498 irq_set_handler(unsigned int irq, irq_flow_handler_t handle)
 499 {
 500         __irq_set_handler(irq, handle, 0, NULL);
 501 }
 502
 503 /*
 504  * Set a highlevel chained flow handler for a given IRQ.
 505  * (a chained handler is automatically enabled and set to
 506  *  IRQ_NOREQUEST, IRQ_NOPROBE, and IRQ_NOTHREAD)
 507  */
 508 static inline void
 509 irq_set_chained_handler(unsigned int irq, irq_flow_handler_t handle)
 510 {
 511         __irq_set_handler(irq, handle, 1, NULL);
 512 }
 513
 514 void irq_modify_status(unsigned int irq, unsigned long clr, unsigned long set);
 515
 516 static inline void irq_set_status_flags(unsigned int irq, unsigned long set)
 517 {
 518         irq_modify_status(irq, 0, set);
 519 }
 520
 521 static inline void irq_clear_status_flags(unsigned int irq, unsigned long clr)
 522 {
 523         irq_modify_status(irq, clr, 0);
 524 }
 525
 526 static inline void irq_set_noprobe(unsigned int irq)
 527 {
 528         irq_modify_status(irq, 0, IRQ_NOPROBE);
 529 }
 530
 531 static inline void irq_set_probe(unsigned int irq)
 532 {
 533         irq_modify_status(irq, IRQ_NOPROBE, 0);
 534 }
 535
 536 static inline void irq_set_nothread(unsigned int irq)
 537 {
 538         irq_modify_status(irq, 0, IRQ_NOTHREAD);
 539 }
 540
 541 static inline void irq_set_thread(unsigned int irq)
 542 {
 543         irq_modify_status(irq, IRQ_NOTHREAD, 0);
 544 }
 545
 546 static inline void irq_set_nested_thread(unsigned int irq, bool nest)
 547 {
 548         if (nest)
 549                 irq_set_status_flags(irq, IRQ_NESTED_THREAD);
 550         else
 551                 irq_clear_status_flags(irq, IRQ_NESTED_THREAD);
 552 }
 553
 554 static inline void irq_set_percpu_devid_flags(unsigned int irq)
 555 {
 556         irq_set_status_flags(irq,
 557                              IRQ_NOAUTOEN | IRQ_PER_CPU | IRQ_NOTHREAD |
 558                              IRQ_NOPROBE | IRQ_PER_CPU_DEVID);
 559 }
 560
 561 /* Set/get chip/data for an IRQ: */
 562 extern int irq_set_chip(unsigned int irq, struct irq_chip *chip);
 563 extern int irq_set_handler_data(unsigned int irq, void *data);
 564 extern int irq_set_chip_data(unsigned int irq, void *data);
 565 extern int irq_set_irq_type(unsigned int irq, unsigned int type);
 566 extern int irq_set_msi_desc(unsigned int irq, struct msi_desc *entry);
 567 extern int irq_set_msi_desc_off(unsigned int irq_base, unsigned int irq_offset,
 568                                 struct msi_desc *entry);
 569 extern struct irq_data *irq_get_irq_data(unsigned int irq);
 570
 571 static inline struct irq_chip *irq_get_chip(unsigned int irq)
 572 {
 573         struct irq_data *d = irq_get_irq_data(irq);
 574         return d ? d->chip : NULL;
 575 }
 576
 577 static inline struct irq_chip *irq_data_get_irq_chip(struct irq_data *d)
 578 {
 579         return d->chip;
 580 }
 581
 582 static inline void *irq_get_chip_data(unsigned int irq)
 583 {
 584         struct irq_data *d = irq_get_irq_data(irq);
 585         return d ? d->chip_data : NULL;
 586 }
 587
 588 static inline void *irq_data_get_irq_chip_data(struct irq_data *d)
 589 {
 590         return d->chip_data;
 591 }
 592
 593 static inline void *irq_get_handler_data(unsigned int irq)
 594 {
 595         struct irq_data *d = irq_get_irq_data(irq);
 596         return d ? d->handler_data : NULL;
 597 }
 598
 599 static inline void *irq_data_get_irq_handler_data(struct irq_data *d)
 600 {
 601         return d->handler_data;
 602 }
 603
 604 static inline struct msi_desc *irq_get_msi_desc(unsigned int irq)
 605 {
 606         struct irq_data *d = irq_get_irq_data(irq);
 607         return d ? d->msi_desc : NULL;
 608 }
 609
 610 static inline struct msi_desc *irq_data_get_msi(struct irq_data *d)
 611 {
 612         return d->msi_desc;
 613 }
 614
 615 static inline u32 irq_get_trigger_type(unsigned int irq)
 616 {
 617         struct irq_data *d = irq_get_irq_data(irq);
 618         return d ? irqd_get_trigger_type(d) : 0;
 619 }
 620
 621 unsigned int arch_dynirq_lower_bound(unsigned int from);
 622
 623 int __irq_alloc_descs(int irq, unsigned int from, unsigned int cnt, int node,
 624                 struct module *owner);
 625
 626 /* use macros to avoid needing export.h for THIS_MODULE */
 627 #define irq_alloc_descs(irq, from, cnt, node)   \
 628         __irq_alloc_descs(irq, from, cnt, node, THIS_MODULE)
 629
 630 #define irq_alloc_desc(node)                    \
 631         irq_alloc_descs(-1, 0, 1, node)
 632
 633 #define irq_alloc_desc_at(at, node)             \
 634         irq_alloc_descs(at, at, 1, node)
 635
 636 #define irq_alloc_desc_from(from, node)         \
 637         irq_alloc_descs(-1, from, 1, node)
 638
 639 #define irq_alloc_descs_from(from, cnt, node)   \
 640         irq_alloc_descs(-1, from, cnt, node)
 641
 642 void irq_free_descs(unsigned int irq, unsigned int cnt);
 643 static inline void irq_free_desc(unsigned int irq)
 644 {
 645         irq_free_descs(irq, 1);
 646 }
 647
 648 #ifdef CONFIG_GENERIC_IRQ_LEGACY_ALLOC_HWIRQ
 649 unsigned int irq_alloc_hwirqs(int cnt, int node);
 650 static inline unsigned int irq_alloc_hwirq(int node)
 651 {
 652         return irq_alloc_hwirqs(1, node);
 653 }
 654 void irq_free_hwirqs(unsigned int from, int cnt);
 655 static inline void irq_free_hwirq(unsigned int irq)
 656 {
 657         return irq_free_hwirqs(irq, 1);
 658 }
 659 int arch_setup_hwirq(unsigned int irq, int node);
 660 void arch_teardown_hwirq(unsigned int irq);
 661 #endif
 662
 663 #ifdef CONFIG_GENERIC_IRQ_LEGACY
 664 void irq_init_desc(unsigned int irq);
 665 #endif
 666
 667 #ifndef irq_reg_writel
 668 # define irq_reg_writel(val, addr)      writel(val, addr)
 669 #endif
 670 #ifndef irq_reg_readl
 671 # define irq_reg_readl(addr)            readl(addr)
 672 #endif
 673
 674 /**
 675  * struct irq_chip_regs - register offsets for struct irq_gci
 676  * @enable:     Enable register offset to reg_base
 677  * @disable:    Disable register offset to reg_base
 678  * @mask:       Mask register offset to reg_base
 679  * @ack:        Ack register offset to reg_base
 680  * @eoi:        Eoi register offset to reg_base
 681  * @type:       Type configuration register offset to reg_base
 682  * @polarity:   Polarity configuration register offset to reg_base
 683  */
 684 struct irq_chip_regs {
 685         unsigned long           enable;
 686         unsigned long           disable;
 687         unsigned long           mask;
 688         unsigned long           ack;
 689         unsigned long           eoi;
 690         unsigned long           type;
 691         unsigned long           polarity;
 692 };
 693
 694 /**
 695  * struct irq_chip_type - Generic interrupt chip instance for a flow type
 696  * @chip:               The real interrupt chip which provides the callbacks
 697  * @regs:               Register offsets for this chip
 698  * @handler:            Flow handler associated with this chip
 699  * @type:               Chip can handle these flow types
 700  * @mask_cache_priv:    Cached mask register private to the chip type
 701  * @mask_cache:         Pointer to cached mask register
 702  *
 703  * A irq_generic_chip can have several instances of irq_chip_type when
 704  * it requires different functions and register offsets for different
 705  * flow types.
 706  */
 707 struct irq_chip_type {
 708         struct irq_chip         chip;
 709         struct irq_chip_regs    regs;
 710         irq_flow_handler_t      handler;
 711         u32                     type;
 712         u32                     mask_cache_priv;
 713         u32                     *mask_cache;
 714 };
 715
 716 /**
 717  * struct irq_chip_generic - Generic irq chip data structure
 718  * @lock:               Lock to protect register and cache data access
 719  * @reg_base:           Register base address (virtual)
 720  * @irq_base:           Interrupt base nr for this chip
 721  * @irq_cnt:            Number of interrupts handled by this chip
 722  * @mask_cache:         Cached mask register shared between all chip types
 723  * @type_cache:         Cached type register
 724  * @polarity_cache:     Cached polarity register
 725  * @wake_enabled:       Interrupt can wakeup from suspend
 726  * @wake_active:        Interrupt is marked as an wakeup from suspend source
 727  * @num_ct:             Number of available irq_chip_type instances (usually 1)
 728  * @private:            Private data for non generic chip callbacks
 729  * @installed:          bitfield to denote installed interrupts
 730  * @unused:             bitfield to denote unused interrupts
 731  * @domain:             irq domain pointer
 732  * @list:               List head for keeping track of instances
 733  * @chip_types:         Array of interrupt irq_chip_types
 734  *
 735  * Note, that irq_chip_generic can have multiple irq_chip_type
 736  * implementations which can be associated to a particular irq line of
 737  * an irq_chip_generic instance. That allows to share and protect
 738  * state in an irq_chip_generic instance when we need to implement
 739  * different flow mechanisms (level/edge) for it.
 740  */
 741 struct irq_chip_generic {
 742         raw_spinlock_t          lock;
 743         void __iomem            *reg_base;
 744         unsigned int            irq_base;
 745         unsigned int            irq_cnt;
 746         u32                     mask_cache;
 747         u32                     type_cache;
 748         u32                     polarity_cache;
 749         u32                     wake_enabled;
 750         u32                     wake_active;
 751         unsigned int            num_ct;
 752         void                    *private;
 753         unsigned long           installed;
 754         unsigned long           unused;
 755         struct irq_domain       *domain;
 756         struct list_head        list;
 757         struct irq_chip_type    chip_types[0];
 758 };
 759
 760 /**
 761  * enum irq_gc_flags - Initialization flags for generic irq chips
 762  * @IRQ_GC_INIT_MASK_CACHE:     Initialize the mask_cache by reading mask reg
 763  * @IRQ_GC_INIT_NESTED_LOCK:    Set the lock class of the irqs to nested for
 764  *                              irq chips which need to call irq_set_wake() on
 765  *                              the parent irq. Usually GPIO implementations
 766  * @IRQ_GC_MASK_CACHE_PER_TYPE: Mask cache is chip type private
 767  * @IRQ_GC_NO_MASK:             Do not calculate irq_data->mask
 768  */
 769 enum irq_gc_flags {
 770         IRQ_GC_INIT_MASK_CACHE          = 1 << 0,
 771         IRQ_GC_INIT_NESTED_LOCK         = 1 << 1,
 772         IRQ_GC_MASK_CACHE_PER_TYPE      = 1 << 2,
 773         IRQ_GC_NO_MASK                  = 1 << 3,
 774 };
 775
 776 /*
 777  * struct irq_domain_chip_generic - Generic irq chip data structure for irq domains
 778  * @irqs_per_chip:      Number of interrupts per chip
 779  * @num_chips:          Number of chips
 780  * @irq_flags_to_set:   IRQ* flags to set on irq setup
 781  * @irq_flags_to_clear: IRQ* flags to clear on irq setup
 782  * @gc_flags:           Generic chip specific setup flags
 783  * @gc:                 Array of pointers to generic interrupt chips
 784  */
 785 struct irq_domain_chip_generic {
 786         unsigned int            irqs_per_chip;
 787         unsigned int            num_chips;
 788         unsigned int            irq_flags_to_clear;
 789         unsigned int            irq_flags_to_set;
 790         enum irq_gc_flags       gc_flags;
 791         struct irq_chip_generic *gc[0];
 792 };
 793
 794 /* Generic chip callback functions */
 795 void irq_gc_noop(struct irq_data *d);
 796 void irq_gc_mask_disable_reg(struct irq_data *d);
 797 void irq_gc_mask_set_bit(struct irq_data *d);
 798 void irq_gc_mask_clr_bit(struct irq_data *d);
 799 void irq_gc_unmask_enable_reg(struct irq_data *d);
 800 void irq_gc_ack_set_bit(struct irq_data *d);
 801 void irq_gc_ack_clr_bit(struct irq_data *d);
 802 void irq_gc_mask_disable_reg_and_ack(struct irq_data *d);
 803 void irq_gc_eoi(struct irq_data *d);
 804 int irq_gc_set_wake(struct irq_data *d, unsigned int on);
 805
 806 /* Setup functions for irq_chip_generic */
 807 int irq_map_generic_chip(struct irq_domain *d, unsigned int virq,
 808                          irq_hw_number_t hw_irq);
 809 struct irq_chip_generic *
 810 irq_alloc_generic_chip(const char *name, int nr_ct, unsigned int irq_base,
 811                        void __iomem *reg_base, irq_flow_handler_t handler);
 812 void irq_setup_generic_chip(struct irq_chip_generic *gc, u32 msk,
 813                             enum irq_gc_flags flags, unsigned int clr,
 814                             unsigned int set);
 815 int irq_setup_alt_chip(struct irq_data *d, unsigned int type);
 816 void irq_remove_generic_chip(struct irq_chip_generic *gc, u32 msk,
 817                              unsigned int clr, unsigned int set);
 818
 819 struct irq_chip_generic *irq_get_domain_generic_chip(struct irq_domain *d, unsigned int hw_irq);
 820 int irq_alloc_domain_generic_chips(struct irq_domain *d, int irqs_per_chip,
 821                                    int num_ct, const char *name,
 822                                    irq_flow_handler_t handler,
 823                                    unsigned int clr, unsigned int set,
 824                                    enum irq_gc_flags flags);
 825
 826
 827 static inline struct irq_chip_type *irq_data_get_chip_type(struct irq_data *d)
 828 {
 829         return container_of(d->chip, struct irq_chip_type, chip);
 830 }
 831
 832 #define IRQ_MSK(n) (u32)((n) < 32 ? ((1 << (n)) - 1) : UINT_MAX)
 833
 834 #ifdef CONFIG_SMP
 835 static inline void irq_gc_lock(struct irq_chip_generic *gc)
 836 {
 837         raw_spin_lock(&gc->lock);
 838 }
 839
 840 static inline void irq_gc_unlock(struct irq_chip_generic *gc)
 841 {
 842         raw_spin_unlock(&gc->lock);
 843 }
 844 #else
 845 static inline void irq_gc_lock(struct irq_chip_generic *gc) { }
 846 static inline void irq_gc_unlock(struct irq_chip_generic *gc) { }
 847 #endif
 848
 849 #endif /* _LINUX_IRQ_H */