include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   4
  34 #define RK30_MAX_LAYER_SUPPORT  4
  35 #define RK_MAX_FB_SUPPORT       4
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          10
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE           0x5001
  52 #define RK_FBIOSET_YUV_ADDR             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE         0X4620
  54 #define RK_FBIOGET_16OR32               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS    0X4623
  57
  58 #define RK_FBIOGET_DMABUF_FD            0x5003
  59 #define RK_FBIOSET_DMABUF_FD            0x5004
  60 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR       0x5005
  61 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR      0x5006
  62 #define RK_FBIOSET_OVERLAY_STATE        0x5018
  63 #define RK_FBIOGET_OVERLAY_STATE        0X4619
  64 #define RK_FBIOSET_ENABLE               0x5019
  65 #define RK_FBIOGET_ENABLE               0x5020
  66 #define RK_FBIOSET_CONFIG_DONE          0x4628
  67 #define RK_FBIOSET_VSYNC_ENABLE         0x4629
  68 #define RK_FBIOPUT_NUM_BUFFERS          0x4625
  69 #define RK_FBIOPUT_COLOR_KEY_CFG        0x4626
  70 #define RK_FBIOGET_DSP_ADDR             0x4630
  71 #define RK_FBIOGET_LIST_STAT            0X4631
  72
  73
  74 /**rk fb events**/
  75 #define RK_LF_STATUS_FC                  0xef
  76 #define RK_LF_STATUS_FR                  0xee
  77 #define RK_LF_STATUS_NC                  0xfe
  78 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  79
  80
  81 /*for x y mirror*/
  82 #define NO_MIRROR       0
  83 #define X_MIRROR        1
  84 #define Y_MIRROR        2
  85 #define X_Y_MIRROR      3
  86
  87 /*#define USE_ION_MMU 1*/
  88 #if defined(CONFIG_ION_ROCKCHIP)
  89 extern struct ion_client *rockchip_ion_client_create(const char * name);
  90 #endif
  91
  92 extern int rk_fb_poll_prmry_screen_vblank(void);
  93 extern int rk_fb_get_prmry_screen_ft(void);
  94 extern bool rk_fb_poll_wait_frame_complete(void);
  95
  96 /********************************************************************
  97 **          display output interface supported by rockchip lcdc                       *
  98 ********************************************************************/
  99 /* */
 100 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
 101 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
 102 #define OUT_P565            2
 103 #define OUT_S888x           4
 104 #define OUT_CCIR656         6
 105 #define OUT_S888            8
 106 #define OUT_S888DUMY        12
 107 #define OUT_RGB_AAA         15
 108 #define OUT_P16BPP4         24
 109 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
 110 #define OUT_D888_P565       0x22
 111
 112 /**
 113  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 114  */
 115
 116 enum {
 117         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 118         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 119         HAL_PIXEL_FORMAT_RGB_888 = 3,
 120         HAL_PIXEL_FORMAT_RGB_565 = 4,
 121         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 122         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 123         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 124
 125         /* 0x8 - 0xFF range unavailable */
 126
 127         /*
 128          * 0x100 - 0x1FF
 129          *
 130          * This range is reserved for pixel formats that are specific to the HAL
 131          * implementation.  Implementations can use any value in this range to
 132          * communicate video pixel formats between their HAL modules.  These formats
 133          * must not have an alpha channel.  Additionally, an EGLimage created from a
 134          * gralloc buffer of one of these formats must be supported for use with the
 135          * GL_OES_EGL_image_external OpenGL ES extension.
 136          */
 137
 138         /*
 139          * Android YUV format:
 140          *
 141          * This format is exposed outside of the HAL to software decoders and
 142          * applications.  EGLImageKHR must support it in conjunction with the
 143          * OES_EGL_image_external extension.
 144          *
 145          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 146          * by (W/2) x (H/2) Cr and Cb planes.
 147          *
 148          * This format assumes
 149          * - an even width
 150          * - an even height
 151          * - a horizontal stride multiple of 16 pixels
 152          * - a vertical stride equal to the height
 153          *
 154          *   y_size = stride * height
 155          *   c_size = ALIGN(stride/2, 16) * height/2
 156          *   size = y_size + c_size * 2
 157          *   cr_offset = y_size
 158          *   cb_offset = y_size + c_size
 159          *
 160          */
 161         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 162
 163         /* Legacy formats (deprecated), used by ImageFormat.java */
 164         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 165         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 166         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 167         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 168         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 169         HAL_PIXEL_FORMAT_YCrCb_444 = 0x22,      //yuv444
 170         HAL_PIXEL_FORMAT_H265 = 0x23,   //yuv444
 171
 172 };
 173
 174 //display data format
 175 enum data_format {
 176         ARGB888 = 0,
 177         RGB888,
 178         RGB565,
 179         YUV420 = 4,
 180         YUV422,
 181         YUV444,
 182         XRGB888,
 183         XBGR888,
 184         ABGR888,
 185 };
 186
 187 enum fb_win_map_order {
 188         FB_DEFAULT_ORDER = 0,
 189         FB0_WIN2_FB1_WIN1_FB2_WIN0 = 12,
 190         FB0_WIN1_FB1_WIN2_FB2_WIN0 = 21,
 191         FB0_WIN2_FB1_WIN0_FB2_WIN1 = 102,
 192         FB0_WIN0_FB1_WIN2_FB2_WIN1 = 120,
 193         FB0_WIN0_FB1_WIN1_FB2_WIN2 = 210,
 194         FB0_WIN1_FB1_WIN0_FB2_WIN2 = 201,
 195         FB0_WIN0_FB1_WIN1_FB2_WIN2_FB3_WIN3 = 3210,
 196 };
 197
 198 enum
 199 {
 200     SCALE_NONE = 0x0,
 201     SCALE_UP   = 0x1,
 202     SCALE_DOWN = 0x2
 203 };
 204
 205
 206 struct rk_fb_rgb {
 207         struct fb_bitfield red;
 208         struct fb_bitfield green;
 209         struct fb_bitfield blue;
 210         struct fb_bitfield transp;
 211 };
 212
 213 struct rk_fb_vsync {
 214         wait_queue_head_t wait;
 215         ktime_t timestamp;
 216         bool active;
 217         bool irq_stop;
 218         int irq_refcount;
 219         struct mutex irq_lock;
 220         struct task_struct *thread;
 221 };
 222
 223 struct color_key_cfg {
 224         u32 win0_color_key_cfg;
 225         u32 win1_color_key_cfg;
 226         u32 win2_color_key_cfg;
 227 };
 228
 229 struct pwr_ctr {
 230         char name[32];
 231         int type;
 232         int is_rst;
 233         int gpio;
 234         int atv_val;
 235         char rgl_name[32];
 236         int volt;
 237         int delay;
 238 };
 239
 240 struct rk_disp_pwr_ctr_list {
 241         struct list_head list;
 242         struct pwr_ctr pwr_ctr;
 243 };
 244
 245 typedef enum _TRSP_MODE {
 246         TRSP_CLOSE = 0,
 247         TRSP_FMREG,
 248         TRSP_FMREGEX,
 249         TRSP_FMRAM,
 250         TRSP_FMRAMEX,
 251         TRSP_MASK,
 252         TRSP_INVAL
 253 } TRSP_MODE;
 254
 255 struct rk_lcdc_post_cfg{
 256         u32 xpos;
 257         u32 ypos;
 258         u32 xsize;
 259         u32 ysize;
 260 };
 261
 262 struct rk_lcdc_win_area{
 263         bool state;
 264         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 265         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 266         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 267         u32 ypos;
 268         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 269         u16 ysize;
 270         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 271         u16 yact;
 272         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 273         u16 yvir;
 274         unsigned long smem_start;
 275         unsigned long cbr_start;        /*Cbr memory start address*/
 276 #if defined(CONFIG_ION_ROCKCHIP)
 277                 struct ion_handle *ion_hdl;
 278                 int dma_buf_fd;
 279 #endif
 280         u32 dsp_stx;
 281         u32 dsp_sty;
 282         u32 y_vir_stride;
 283         u32 uv_vir_stride;
 284         u32 y_addr;
 285         u32 uv_addr;
 286
 287 };
 288
 289
 290 struct rk_lcdc_win {
 291         char name[5];
 292         int id;
 293         bool state;             /*on or off*/
 294         u32 pseudo_pal[16];
 295         enum data_format format;
 296         u8 z_order;             /*win sel layer*/
 297         u8 fmt_cfg;
 298         u8 fmt_10;;
 299         u8 swap_rb;
 300         u32 reserved;
 301         u32 area_num;
 302         u32 scale_yrgb_x;
 303         u32 scale_yrgb_y;
 304         u32 scale_cbcr_x;
 305         u32 scale_cbcr_y;
 306         bool support_3d;
 307
 308         u8 win_lb_mode;
 309
 310         u8 bic_coe_el;
 311         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 312         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 313         u8 yrgb_hsd_mode;//h scale down mode
 314         u8 yrgb_vsu_mode;//v scale up mode
 315         u8 yrgb_vsd_mode;//v scale down mode
 316         u8 cbr_hor_scl_mode;
 317         u8 cbr_ver_scl_mode;
 318         u8 cbr_hsd_mode;
 319         u8 cbr_vsu_mode;
 320         u8 cbr_vsd_mode;
 321         u8 vsd_yrgb_gt4;
 322         u8 vsd_yrgb_gt2;
 323         u8 vsd_cbr_gt4;
 324         u8 vsd_cbr_gt2;
 325
 326         u8 alpha_en;
 327         u32 alpha_mode;
 328         u32 g_alpha_val;
 329         u32 color_key_val;
 330
 331         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 332         struct rk_lcdc_post_cfg post_cfg;
 333 };
 334
 335 struct rk_lcdc_driver;
 336
 337 struct rk_fb_trsm_ops {
 338         int (*enable)(void);
 339         int (*disable)(void);
 340 };
 341
 342 struct rk_lcdc_drv_ops {
 343         int (*open) (struct rk_lcdc_driver * dev_drv, int layer_id, bool open);
 344         int (*init_lcdc) (struct rk_lcdc_driver * dev_drv);
 345         int (*ioctl) (struct rk_lcdc_driver * dev_drv, unsigned int cmd,
 346                       unsigned long arg, int layer_id);
 347         int (*suspend) (struct rk_lcdc_driver * dev_drv);
 348         int (*resume) (struct rk_lcdc_driver * dev_drv);
 349         int (*blank) (struct rk_lcdc_driver * dev_drv, int layer_id,
 350                       int blank_mode);
 351         int (*set_par) (struct rk_lcdc_driver * dev_drv, int layer_id);
 352         int (*pan_display) (struct rk_lcdc_driver * dev_drv, int layer_id);
 353         int (*lcdc_reg_update) (struct rk_lcdc_driver * dev_drv);
 354          ssize_t(*get_disp_info) (struct rk_lcdc_driver * dev_drv, char *buf,
 355                                   int layer_id);
 356         int (*load_screen) (struct rk_lcdc_driver * dev_drv, bool initscreen);
 357         int (*get_win_state) (struct rk_lcdc_driver * dev_drv, int layer_id);
 358         int (*ovl_mgr) (struct rk_lcdc_driver * dev_drv, int swap, bool set);   //overlay manager
 359         int (*fps_mgr) (struct rk_lcdc_driver * dev_drv, int fps, bool set);
 360         int (*fb_get_win_id) (struct rk_lcdc_driver * dev_drv, const char *id); //find layer for fb
 361         int (*fb_win_remap) (struct rk_lcdc_driver * dev_drv,
 362                                enum fb_win_map_order order);
 363         int (*set_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 364         int (*read_dsp_lut) (struct rk_lcdc_driver * dev_drv, int *lut);
 365         int (*lcdc_hdmi_process) (struct rk_lcdc_driver * dev_drv, int mode);   //some lcdc need to some process in hdmi mode
 366         int (*poll_vblank) (struct rk_lcdc_driver * dev_drv);
 367         int (*lcdc_rst) (struct rk_lcdc_driver * dev_drv);
 368         int (*dpi_open) (struct rk_lcdc_driver * dev_drv, bool open);
 369         int (*dpi_win_sel) (struct rk_lcdc_driver * dev_drv, int layer_id);
 370         int (*dpi_status) (struct rk_lcdc_driver * dev_drv);
 371         int (*get_dsp_addr)(struct rk_lcdc_driver * dev_drv,unsigned int *dsp_addr);
 372         int (*set_dsp_cabc) (struct rk_lcdc_driver * dev_drv, int mode);
 373         int (*set_dsp_hue) (struct rk_lcdc_driver *dev_drv,int hue);
 374         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,int bri,int con,int sat);
 375         int (*dump_reg) (struct rk_lcdc_driver * dev_drv);
 376         int (*mmu_en) (struct rk_lcdc_driver * dev_drv,bool en);
 377         int (*cfg_done) (struct rk_lcdc_driver * dev_drv);
 378 };
 379
 380 struct rk_fb_area_par {
 381         u16 ion_fd;
 382         unsigned long phy_addr;
 383         u16 acq_fence_fd;
 384         u32 x_offset;
 385         u32 y_offset;
 386         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 387         u32 ypos;
 388         u32 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 389         u32 ysize;
 390         u32 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 391         u32 yact;
 392         u32 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 393         u32 yvir;
 394 };
 395
 396
 397 struct rk_fb_win_par {
 398         u8 data_format;        /*layer data fmt*/
 399         u8 win_id;
 400         u8 z_order;             /*win sel layer*/
 401         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 402         u32 alpha_mode;
 403         u32 g_alpha_val;
 404 };
 405
 406 struct rk_fb_win_cfg_data {
 407         u16 ret_fence_fd;
 408         u16 rel_fence_fd[RK_MAX_BUF_NUM];
 409         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 410         struct  rk_lcdc_post_cfg post_cfg;
 411         u8      wait_fs;
 412         //u8      fence_begin;
 413 };
 414
 415 struct rk_fb_reg_area_data {
 416         struct sync_fence *acq_fence;
 417         u8  index_buf;          /*judge if the buffer is index*/
 418         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 419         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 420         u32 y_vir_stride;
 421         u32 uv_vir_stride;
 422         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 423         u32 ypos;
 424         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 425         u16 ysize;
 426         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 427         u16 yact;
 428         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 429         u16 yvir;
 430         unsigned long smem_start;
 431         unsigned long cbr_start;        /*Cbr memory start address*/
 432         u32 line_length;
 433         struct ion_handle *ion_handle;
 434 #ifdef  USE_ION_MMU
 435         struct dma_buf *dma_buf;
 436         struct dma_buf_attachment *attachment;
 437         struct sg_table *sg_table;
 438         dma_addr_t dma_addr;
 439 #endif
 440 };
 441
 442 struct rk_fb_reg_win_data {
 443         u8 data_format;        /*layer data fmt*/
 444         u8 win_id;
 445         u8 z_order;             /*win sel layer*/
 446         u32 area_num;           /*maybe two region have the same dma buff,*/
 447         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 448         u8 alpha_en;
 449         u32 alpha_mode;
 450         u32 g_alpha_val;
 451         u32 color_key_val;
 452
 453         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 454 };
 455
 456 struct rk_fb_reg_data {
 457         struct list_head list;
 458         int     win_num;
 459         int     buf_num;
 460         int     acq_num;
 461         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 462         struct rk_lcdc_post_cfg post_cfg;
 463         //struct sync_fence *acq_fence[RK_MAX_BUF_NUM];
 464         //int     fence_wait_begin;
 465 };
 466
 467 struct rk_lcdc_driver {
 468         char name[6];
 469         int id;
 470         int prop;
 471         struct device *dev;
 472
 473         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 474         int lcdc_win_num;
 475         int num_buf;            //the num_of buffer
 476         int atv_layer_cnt;
 477         int fb_index_base;      //the first fb index of the lcdc device
 478         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 479         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 480         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 481         u32 pixclock;
 482
 483         char fb0_win_id;
 484         char fb1_win_id;
 485         char fb2_win_id;
 486         char fb3_win_id;
 487         char mmu_dts_name[40];
 488         struct rk_fb_reg_area_data reg_area_data;
 489         struct mutex fb_win_id_mutex;
 490
 491         struct completion frame_done;   //sync for pan_display,whe we set a new frame address to lcdc register,we must make sure the frame begain to display
 492         spinlock_t cpl_lock;    //lock for completion  frame done
 493         int first_frame;
 494         struct rk_fb_vsync vsync_info;
 495         int wait_fs;            //wait for new frame start in kernel
 496         struct sw_sync_timeline *timeline;
 497         int                     timeline_max;
 498         int                     suspend_flag;
 499         struct list_head        update_regs_list;
 500         struct mutex            update_regs_list_lock;
 501         struct kthread_worker   update_regs_worker;
 502         struct task_struct      *update_regs_thread;
 503         struct kthread_work     update_regs_work;
 504
 505         struct mutex            output_lock;
 506         struct rk29fb_info *screen_ctr_info;
 507         struct list_head pwrlist_head;
 508         struct rk_lcdc_drv_ops *ops;
 509         struct rk_fb_trsm_ops *trsm_ops;
 510
 511 };
 512
 513 /*disp_mode: dual display mode
 514 *               NO_DUAL,no dual display,
 515                 ONE_DUAL,use one lcdc + rk61x for dual display
 516                 DUAL,use 2 lcdcs for dual display
 517   num_fb:       the total number of fb
 518   num_lcdc:    the total number of lcdc
 519 */
 520
 521 struct rk_fb {
 522         int disp_mode;
 523         struct rk29fb_info *mach_info;
 524         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 525         int num_fb;
 526
 527         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 528         int num_lcdc;
 529
 530 #if defined(CONFIG_ION_ROCKCHIP)
 531        struct ion_client * ion_client;
 532 #endif
 533
 534
 535 };
 536
 537 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 538 extern struct rk_fb_trsm_ops * rk_fb_trsm_ops_get(int type);
 539 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 540                                 struct rk_lcdc_win *win, int id);
 541 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 542 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 543 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 544 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 545 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 546 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 547 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 548 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 549 extern bool is_prmry_rk_lcdc_registered(void);
 550 extern int rk_fb_prase_timing_dt(struct device_node *np,
 551                 struct rk_screen *screen);
 552 #ifdef CONFIG_RK_FPGA
 553 static int inline support_uboot_display(void)
 554 {
 555         return 0;
 556 }
 557 #endif
 558 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 559
 560 extern int rk_fb_dpi_open(bool open);
 561 extern int rk_fb_dpi_layer_sel(int layer_id);
 562 extern int rk_fb_dpi_status(void);
 563
 564 extern int rk_fb_switch_screen(struct rk_screen * screen, int enable, int lcdc_id);
 565 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 566 extern int rkfb_create_sysfs(struct fb_info *fbi);
 567 extern char *get_format_string(enum data_format, char *fmt);
 568 extern int support_uboot_display(void);
 569 extern int  rk_fb_calc_fps(struct rk_screen * screen, u32 pixclock);
 570 #endif