f4a1c3785033a0bfc12e99f53c464aaf30c5e40b
[firefly-linux-kernel-4.4.55.git] / include / linux / rk_fb.h
1 /* drivers/video/rk_fb.h
2  *
3  * Copyright (C) 2010 ROCKCHIP, Inc.
4  *
5  * This software is licensed under the terms of the GNU General Public
6  * License version 2, as published by the Free Software Foundation, and
7  * may be copied, distributed, and modified under those terms.
8  *
9  * This program is distributed in the hope that it will be useful,
10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
12  * GNU General Public License for more details.
13  *
14  */
15
16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
17 #define __ARCH_ARM_MACH_RK30_FB_H
18
19 #include <linux/fb.h>
20 #include <linux/platform_device.h>
21 #include <linux/completion.h>
22 #include <linux/spinlock.h>
23 #include <asm/atomic.h>
24 #include <linux/rk_screen.h>
25 #if defined(CONFIG_OF)
26 #include <dt-bindings/rkfb/rk_fb.h>
27 #endif
28 #include "../../drivers/staging/android/sw_sync.h"
29 #include <linux/file.h>
30 #include <linux/kthread.h>
31
32
33 #define RK30_MAX_LCDC_SUPPORT   4
34 #define RK30_MAX_LAYER_SUPPORT  4
35 #define RK_MAX_FB_SUPPORT       4
36 #define RK_WIN_MAX_AREA         4
37 #define RK_MAX_BUF_NUM          10
38
39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
40 #define FB0_IOCTL_SET_PANEL                             0x6002
41
42 #ifdef CONFIG_FB_WIMO
43 #define FB_WIMO_FLAG
44 #endif
45 #ifdef FB_WIMO_FLAG
46 #define FB0_IOCTL_SET_BUF                               0x6017
47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
49 #endif
50
51 #define RK_FBIOGET_PANEL_SIZE                           0x5001
52 #define RK_FBIOSET_YUV_ADDR                             0x5002
53 #define RK_FBIOGET_SCREEN_STATE                         0X4620
54 #define RK_FBIOGET_16OR32                               0X4621
55 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
57
58 #define RK_FBIOGET_DMABUF_FD                            0x5003
59 #define RK_FBIOSET_DMABUF_FD                            0x5004
60 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
61 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
62 #define RK_FBIOSET_OVERLAY_STA                          0x5018
63 #define RK_FBIOGET_OVERLAY_STA                          0X4619
64 #define RK_FBIOSET_ENABLE                               0x5019
65 #define RK_FBIOGET_ENABLE                               0x5020
66 #define RK_FBIOSET_CONFIG_DONE                          0x4628
67 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
68 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
69 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
70 #define RK_FBIOGET_DSP_ADDR                             0x4630
71 #define RK_FBIOGET_LIST_STA                             0X4631
72 #define RK_FBIOGET_IOMMU_STA                            0x4632
73 #define RK_FBIOSET_CLEAR_FB                             0x4633
74
75
76 /**rk fb events**/
77 #define RK_LF_STATUS_FC                  0xef
78 #define RK_LF_STATUS_FR                  0xee
79 #define RK_LF_STATUS_NC                  0xfe
80 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
81
82
83 /* x y mirror or rotate mode */
84 #define NO_MIRROR       0
85 #define X_MIRROR        1               /* up-down flip*/
86 #define Y_MIRROR        2               /* left-right flip */
87 #define X_Y_MIRROR      3               /* the same as rotate 180 degrees */
88 #define ROTATE_90       4               /* clockwise rotate 90 degrees */
89 #define ROTATE_180      8               /* rotate 180 degrees
90                                          * It is recommended to use X_Y_MIRROR
91                                          * rather than ROTATE_180
92                                          */
93 #define ROTATE_270      12              /* clockwise rotate 270 degrees */
94
95
96 /**
97 * pixel align value for gpu,align as 64 bytes in an odd number of times
98 */
99 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
100 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
101 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
102 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
103 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
104
105
106 //#define USE_ION_MMU 1
107 #if defined(CONFIG_ION_ROCKCHIP)
108 extern struct ion_client *rockchip_ion_client_create(const char *name);
109 #endif
110
111 extern int rk_fb_poll_prmry_screen_vblank(void);
112 extern u32 rk_fb_get_prmry_screen_ft(void);
113 extern u32 rk_fb_get_prmry_screen_vbt(void);
114 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
115 extern int rk_fb_set_prmry_screen_status(int status);
116 extern bool rk_fb_poll_wait_frame_complete(void);
117
118 /********************************************************************
119 **          display output interface supported by rockchip lcdc                       *
120 ********************************************************************/
121 /* */
122 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
123 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
124 #define OUT_P565            2
125 #define OUT_S888x           4
126 #define OUT_CCIR656         6
127 #define OUT_S888            8
128 #define OUT_S888DUMY        12
129 #define OUT_RGB_AAA         15
130 #define OUT_P16BPP4         24
131 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
132 #define OUT_D888_P565       0x22
133
134 /**
135  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
136  */
137
138 enum {
139         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
140         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
141         HAL_PIXEL_FORMAT_RGB_888 = 3,
142         HAL_PIXEL_FORMAT_RGB_565 = 4,
143         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
144         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
145         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
146
147         /* 0x8 - 0xFF range unavailable */
148
149         /*
150          * 0x100 - 0x1FF
151          *
152          * This range is reserved for pixel formats that are specific to the HAL
153          * implementation.  Implementations can use any value in this range to
154          * communicate video pixel formats between their HAL modules.  These formats
155          * must not have an alpha channel.  Additionally, an EGLimage created from a
156          * gralloc buffer of one of these formats must be supported for use with the
157          * GL_OES_EGL_image_external OpenGL ES extension.
158          */
159
160         /*
161          * Android YUV format:
162          *
163          * This format is exposed outside of the HAL to software decoders and
164          * applications.  EGLImageKHR must support it in conjunction with the
165          * OES_EGL_image_external extension.
166          *
167          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
168          * by (W/2) x (H/2) Cr and Cb planes.
169          *
170          * This format assumes
171          * - an even width
172          * - an even height
173          * - a horizontal stride multiple of 16 pixels
174          * - a vertical stride equal to the height
175          *
176          *   y_size = stride * height
177          *   c_size = ALIGN(stride/2, 16) * height/2
178          *   size = y_size + c_size * 2
179          *   cr_offset = y_size
180          *   cb_offset = y_size + c_size
181          *
182          */
183         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
184
185         /* Legacy formats (deprecated), used by ImageFormat.java */
186         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
187         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
188         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
189         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
190         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
191         
192         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
193         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
194         HAL_PIXEL_FORMAT_YCrCb_420_SP_10        = 0x24, //YUV444_1obit
195
196         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
197         
198
199 };
200
201 //display data format
202 enum data_format {
203         ARGB888 = 0,
204         RGB888,
205         RGB565,
206         YUV420 = 4,
207         YUV422,
208         YUV444,
209         XRGB888,
210         XBGR888,
211         ABGR888,
212         YUV420_A = 10,
213         YUV422_A,
214         YUV444_A,       
215 };
216
217 enum
218 {
219         SCALE_NONE = 0x0,
220         SCALE_UP   = 0x1,
221         SCALE_DOWN = 0x2
222 };
223
224 typedef enum {
225         BRIGHTNESS      = 0x0,
226         CONTRAST        = 0x1,
227         SAT_CON         = 0x2
228 } bcsh_bcs_mode;
229
230 typedef enum {
231         H_SIN           = 0x0,
232         H_COS           = 0x1
233 } bcsh_hue_mode;
234
235 typedef enum {
236         SCREEN_PREPARE_DDR_CHANGE = 0x0,
237         SCREEN_UNPREPARE_DDR_CHANGE,
238 } screen_status;
239
240 struct rk_fb_rgb {
241         struct fb_bitfield red;
242         struct fb_bitfield green;
243         struct fb_bitfield blue;
244         struct fb_bitfield transp;
245 };
246
247 struct rk_fb_frame_time {
248         u64 last_framedone_t;
249         u64 framedone_t;
250         u32 ft;
251 };
252
253 struct rk_fb_vsync {
254         wait_queue_head_t wait;
255         ktime_t timestamp;
256         bool active;
257         bool irq_stop;
258         int irq_refcount;
259         struct mutex irq_lock;
260         struct task_struct *thread;
261 };
262
263 struct color_key_cfg {
264         u32 win0_color_key_cfg;
265         u32 win1_color_key_cfg;
266         u32 win2_color_key_cfg;
267 };
268
269 struct pwr_ctr {
270         char name[32];
271         int type;
272         int is_rst;
273         int gpio;
274         int atv_val;
275         char rgl_name[32];
276         int volt;
277         int delay;
278 };
279
280 struct rk_disp_pwr_ctr_list {
281         struct list_head list;
282         struct pwr_ctr pwr_ctr;
283 };
284
285 typedef enum _TRSP_MODE {
286         TRSP_CLOSE = 0,
287         TRSP_FMREG,
288         TRSP_FMREGEX,
289         TRSP_FMRAM,
290         TRSP_FMRAMEX,
291         TRSP_MASK,
292         TRSP_INVAL
293 } TRSP_MODE;
294
295 struct rk_lcdc_post_cfg{
296         u32 xpos;
297         u32 ypos;
298         u32 xsize;
299         u32 ysize;
300 };
301
302 struct rk_lcdc_bcsh {
303         bool enable;
304         u16 brightness;
305         u16 contrast;
306         u16 sat_con;
307         u16 sin_hue;
308         u16 cos_hue;
309 };
310
311 struct rk_lcdc_win_area{
312         bool state;
313         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
314         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
315         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
316         u32 ypos;
317         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
318         u16 ysize;
319         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
320         u16 yact;
321         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
322         u16 yvir;
323         unsigned long smem_start;
324         unsigned long cbr_start;        /*Cbr memory start address*/
325 #if defined(CONFIG_ION_ROCKCHIP)
326                 struct ion_handle *ion_hdl;
327                 int dma_buf_fd;
328                 struct dma_buf *dma_buf;
329 #endif
330         u32 dsp_stx;
331         u32 dsp_sty;
332         u32 y_vir_stride;
333         u32 uv_vir_stride;
334         u32 y_addr;
335         u32 uv_addr;
336
337 };
338
339
340 struct rk_lcdc_win {
341         char name[5];
342         int id;
343         u32 logicalstate;
344         bool state;             /*on or off*/
345         bool last_state;                /*on or off*/
346         u32 pseudo_pal[16];
347         enum data_format format;
348         int z_order;            /*win sel layer*/
349         u8 fmt_cfg;
350         u8 fmt_10;;
351         u8 swap_rb;
352         u32 reserved;
353         u32 area_num;
354         u32 scale_yrgb_x;
355         u32 scale_yrgb_y;
356         u32 scale_cbcr_x;
357         u32 scale_cbcr_y;
358         bool support_3d;
359
360         u8 win_lb_mode;
361
362         u8 bic_coe_el;
363         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
364         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
365         u8 yrgb_hsd_mode;//h scale down mode
366         u8 yrgb_vsu_mode;//v scale up mode
367         u8 yrgb_vsd_mode;//v scale down mode
368         u8 cbr_hor_scl_mode;
369         u8 cbr_ver_scl_mode;
370         u8 cbr_hsd_mode;
371         u8 cbr_vsu_mode;
372         u8 cbr_vsd_mode;
373         u8 vsd_yrgb_gt4;
374         u8 vsd_yrgb_gt2;
375         u8 vsd_cbr_gt4;
376         u8 vsd_cbr_gt2;
377
378         u8 alpha_en;
379         u32 alpha_mode;
380         u32 g_alpha_val;
381         u32 color_key_val;
382         u8 csc_mode;
383
384         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
385         struct rk_lcdc_post_cfg post_cfg;
386 };
387
388 struct rk_lcdc_driver;
389
390 struct rk_fb_trsm_ops {
391         int (*enable)(void);
392         int (*disable)(void);
393         int (*dsp_pwr_on) (void);
394         int (*dsp_pwr_off) (void);
395 };
396
397 struct rk_lcdc_drv_ops {
398         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
399         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
400         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
401         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
402                       unsigned long arg, int layer_id);
403         int (*suspend) (struct rk_lcdc_driver *dev_drv);
404         int (*resume) (struct rk_lcdc_driver *dev_drv);
405         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
406                       int blank_mode);
407         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
408         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
409         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
410         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
411         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
412                                   int layer_id);
413         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
414         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id);
415         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
416         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
417         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
418         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
419                              u16 fb_win_map_order);
420         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
421         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
422         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
423         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
424         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
425         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
426         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
427         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
428         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
429         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
430         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv,unsigned int *dsp_addr);
431         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode);
432         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
433         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
434         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
435         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
436         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
437         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
438         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
439         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
440         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
441         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
442                              struct overscan *overscan);
443 };
444
445 struct rk_fb_area_par {
446         int ion_fd;
447         unsigned long phy_addr;
448         int acq_fence_fd;
449         u32 x_offset;
450         u32 y_offset;
451         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
452         u32 ypos;
453         u32 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
454         u32 ysize;
455         u32 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
456         u32 yact;
457         u32 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
458         u32 yvir;
459 };
460
461
462 struct rk_fb_win_par {
463         u8 data_format;        /*layer data fmt*/
464         u8 win_id;
465         u8 z_order;             /*win sel layer*/
466         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
467         u32 alpha_mode;
468         u32 g_alpha_val;
469 };
470
471 struct rk_fb_win_cfg_data {
472         int ret_fence_fd;
473         int rel_fence_fd[RK_MAX_BUF_NUM];
474         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
475         struct  rk_lcdc_post_cfg post_cfg;
476         u8      wait_fs;
477         //u8      fence_begin;
478 };
479
480 struct rk_fb_reg_area_data {
481         struct sync_fence *acq_fence;
482         u8  index_buf;          /*judge if the buffer is index*/
483         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
484         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
485         u32 y_vir_stride;
486         u32 uv_vir_stride;
487         u32 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
488         u32 ypos;
489         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
490         u16 ysize;
491         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
492         u16 yact;
493         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
494         u16 yvir;
495         unsigned long smem_start;
496         unsigned long cbr_start;        /*Cbr memory start address*/
497         u32 line_length;        
498         struct ion_handle *ion_handle;
499 #ifdef  USE_ION_MMU
500         struct dma_buf *dma_buf;
501         struct dma_buf_attachment *attachment;
502         struct sg_table *sg_table;
503         dma_addr_t dma_addr;
504 #endif  
505 };
506
507 struct rk_fb_reg_win_data {
508         u8 data_format;        /*layer data fmt*/
509         u8 win_id;
510         u8 z_order;             /*win sel layer*/
511         u32 area_num;           /*maybe two region have the same dma buff,*/
512         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
513         u8 alpha_en;
514         u32 alpha_mode;
515         u32 g_alpha_val;
516         u32 color_key_val;
517
518         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
519 };
520
521 struct rk_fb_reg_data {
522         struct list_head list;
523         int     win_num;
524         int     buf_num;
525         int     acq_num;
526         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
527         struct rk_lcdc_post_cfg post_cfg;
528         //struct sync_fence *acq_fence[RK_MAX_BUF_NUM];
529         //int     fence_wait_begin;
530 };
531
532 struct rk_lcdc_driver {
533         char name[6];
534         int id;
535         int prop;
536         struct device *dev;
537
538         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
539         int lcdc_win_num;
540         int num_buf;            //the num_of buffer
541         int atv_layer_cnt;
542         int fb_index_base;      //the first fb index of the lcdc device
543         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
544         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
545         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
546         u32 pixclock;
547         u16 rotate_mode;
548         u16 cabc_mode;
549         u16 overlay_mode;
550         u16 output_color;
551
552         u16 fb_win_map;
553         char fb0_win_id;
554         char fb1_win_id;
555         char fb2_win_id;
556         char fb3_win_id;
557         
558         char mmu_dts_name[40];
559         struct device *mmu_dev;
560         int iommu_enabled;
561
562         struct rk_fb_reg_area_data reg_area_data;
563         struct mutex fb_win_id_mutex;
564
565         struct completion frame_done;   /*sync for pan_display,whe we set a new
566                                           frame address to lcdc register,we must
567                                           make sure the frame begain to display*/
568         spinlock_t cpl_lock;    /*lock for completion  frame done */
569         int first_frame;
570         struct rk_fb_vsync vsync_info;
571         struct rk_fb_frame_time frame_time;
572         int wait_fs;            /*wait for new frame start in kernel */
573         struct sw_sync_timeline *timeline;
574         int                     timeline_max;
575         int                     suspend_flag;
576         struct list_head        update_regs_list;
577         struct mutex            update_regs_list_lock;
578         struct kthread_worker   update_regs_worker;
579         struct task_struct      *update_regs_thread;
580         struct kthread_work     update_regs_work;
581         wait_queue_head_t       update_regs_wait;
582
583         struct mutex            output_lock;
584         struct rk29fb_info *screen_ctr_info;
585         struct list_head pwrlist_head;
586         struct rk_lcdc_drv_ops *ops;
587         struct rk_fb_trsm_ops *trsm_ops;
588 #ifdef CONFIG_DRM_ROCKCHIP
589         void (*irq_call_back)(struct rk_lcdc_driver *driver);
590 #endif
591         struct overscan overscan;
592         struct rk_lcdc_bcsh bcsh;
593         int *hwc_lut;
594 };
595
596 /*disp_mode: dual display mode
597 *               NO_DUAL,no dual display,
598                 ONE_DUAL,use one lcdc + rk61x for dual display
599                 DUAL,use 2 lcdcs for dual display
600   num_fb:       the total number of fb
601   num_lcdc:    the total number of lcdc
602 */
603
604 struct rk_fb {
605         int disp_mode;
606         struct rk29fb_info *mach_info;
607         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
608         int num_fb;
609
610         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
611         int num_lcdc;
612
613 #if defined(CONFIG_ION_ROCKCHIP)
614        struct ion_client *ion_client;
615 #endif
616
617
618 };
619
620 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
621 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
622 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
623                                 struct rk_lcdc_win *win, int id);
624 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
625 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
626 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
627 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
628 extern u32 rk_fb_get_prmry_screen_pixclock(void);
629 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
630 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
631 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
632 extern bool is_prmry_rk_lcdc_registered(void);
633 extern int rk_fb_prase_timing_dt(struct device_node *np,
634                 struct rk_screen *screen);
635 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
636
637 extern int rk_fb_dpi_open(bool open);
638 extern int rk_fb_dpi_layer_sel(int layer_id);
639 extern int rk_fb_dpi_status(void);
640
641 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
642 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
643 extern int rkfb_create_sysfs(struct fb_info *fbi);
644 extern char *get_format_string(enum data_format, char *fmt);
645 extern int support_uboot_display(void);
646 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
647 extern int rk_get_real_fps(int time);
648 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
649 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
650                                       struct device *dev);
651 #endif