include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include<linux/completion.h>
  21 #include<linux/spinlock.h>
  22 #include<asm/atomic.h>
  23 #include <mach/board.h>
  24 #include<linux/rk_screen.h>
  25
  26
  27 #define RK30_MAX_LCDC_SUPPORT   4
  28 #define RK30_MAX_LAYER_SUPPORT  4
  29 #define RK_MAX_FB_SUPPORT     4
  30
  31
  32
  33 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  34 #define FB0_IOCTL_SET_PANEL                             0x6002
  35
  36 #ifdef CONFIG_FB_WIMO
  37 #define FB_WIMO_FLAG
  38 #endif
  39 #ifdef FB_WIMO_FLAG
  40 #define FB0_IOCTL_SET_BUF                                       0x6017
  41 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  42 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  43 #endif
  44
  45 #define FB1_IOCTL_GET_PANEL_SIZE                0x5001
  46 #define FB1_IOCTL_SET_YUV_ADDR                  0x5002
  47 //#define FB1_TOCTL_SET_MCU_DIR                 0x5003
  48 #define FB1_IOCTL_SET_ROTATE            0x5003
  49 #define FB1_IOCTL_SET_I2P_ODD_ADDR      0x5005
  50 #define FB1_IOCTL_SET_I2P_EVEN_ADDR     0x5006
  51 #define FB1_IOCTL_SET_WIN0_TOP          0x5018
  52
  53 /********************************************************************
  54 **              display output interface supported by rk lcdc                       *
  55 ********************************************************************/
  56 /* */
  57 #define OUT_P888            0
  58 #define OUT_P666            1    //
  59 #define OUT_P565            2    //
  60 #define OUT_S888x           4
  61 #define OUT_CCIR656         6
  62 #define OUT_S888            8
  63 #define OUT_S888DUMY        12
  64 #define OUT_P16BPP4         24  //
  65 #define OUT_D888_P666       0x21  //
  66 #define OUT_D888_P565       0x22  //
  67
  68
  69 /**
  70  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
  71  */
  72
  73 enum {
  74     HAL_PIXEL_FORMAT_RGBA_8888          = 1,
  75     HAL_PIXEL_FORMAT_RGBX_8888          = 2,
  76     HAL_PIXEL_FORMAT_RGB_888            = 3,
  77     HAL_PIXEL_FORMAT_RGB_565            = 4,
  78     HAL_PIXEL_FORMAT_BGRA_8888          = 5,
  79     HAL_PIXEL_FORMAT_RGBA_5551          = 6,
  80     HAL_PIXEL_FORMAT_RGBA_4444          = 7,
  81
  82     /* 0x8 - 0xFF range unavailable */
  83
  84     /*
  85      * 0x100 - 0x1FF
  86      *
  87      * This range is reserved for pixel formats that are specific to the HAL
  88      * implementation.  Implementations can use any value in this range to
  89      * communicate video pixel formats between their HAL modules.  These formats
  90      * must not have an alpha channel.  Additionally, an EGLimage created from a
  91      * gralloc buffer of one of these formats must be supported for use with the
  92      * GL_OES_EGL_image_external OpenGL ES extension.
  93      */
  94
  95     /*
  96      * Android YUV format:
  97      *
  98      * This format is exposed outside of the HAL to software decoders and
  99      * applications.  EGLImageKHR must support it in conjunction with the
 100      * OES_EGL_image_external extension.
 101      *
 102      * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 103      * by (W/2) x (H/2) Cr and Cb planes.
 104      *
 105      * This format assumes
 106      * - an even width
 107      * - an even height
 108      * - a horizontal stride multiple of 16 pixels
 109      * - a vertical stride equal to the height
 110      *
 111      *   y_size = stride * height
 112      *   c_size = ALIGN(stride/2, 16) * height/2
 113      *   size = y_size + c_size * 2
 114      *   cr_offset = y_size
 115      *   cb_offset = y_size + c_size
 116      *
 117      */
 118     HAL_PIXEL_FORMAT_YV12   = 0x32315659, // YCrCb 4:2:0 Planar
 119
 120
 121
 122     /* Legacy formats (deprecated), used by ImageFormat.java */
 123     HAL_PIXEL_FORMAT_YCbCr_422_SP       = 0x10, // NV16
 124     HAL_PIXEL_FORMAT_YCrCb_420_SP       = 0x11, // NV21
 125     HAL_PIXEL_FORMAT_YCbCr_422_I        = 0x14, // YUY2
 126     HAL_PIXEL_FORMAT_YCrCb_NV12         = 0x20, // YUY2
 127     HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO   = 0x21, // YUY2
 128     HAL_PIXEL_FORMAT_YCrCb_444          = 0x22, //yuv444
 129
 130
 131 };
 132
 133
 134 //display data format
 135 enum data_format{
 136         ARGB888 = 0,
 137         RGB888,
 138         RGB565,
 139         YUV420 = 4,
 140         YUV422,
 141         YUV444,
 142 };
 143
 144 struct rk_fb_rgb {
 145         struct fb_bitfield      red;
 146         struct fb_bitfield      green;
 147         struct fb_bitfield      blue;
 148         struct fb_bitfield      transp;
 149 };
 150
 151 typedef enum _TRSP_MODE
 152 {
 153     TRSP_CLOSE = 0,
 154     TRSP_FMREG,
 155     TRSP_FMREGEX,
 156     TRSP_FMRAM,
 157     TRSP_FMRAMEX,
 158     TRSP_MASK,
 159     TRSP_INVAL
 160 } TRSP_MODE;
 161
 162 struct layer_par {
 163     char name[5];
 164     int id;
 165     bool state;         //on or off
 166     u32 pseudo_pal[16];
 167     u32 y_offset;       //yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx
 168     u32 c_offset;     //cb cr offset--->LCDC_WINx_CBR_MSTx
 169     u32 xpos;         //start point in panel  --->LCDC_WINx_DSP_ST
 170     u32 ypos;
 171     u16 xsize;        // display window width/height  -->LCDC_WINx_DSP_INFO
 172     u16 ysize;
 173     u16 xact;        //origin display window size -->LCDC_WINx_ACT_INFO
 174     u16 yact;
 175     u16 xvir;       //virtual width/height     -->LCDC_WINx_VIR
 176     u16 yvir;
 177     unsigned long smem_start;
 178     unsigned long cbr_start;  // Cbr memory start address
 179     enum data_format format;
 180
 181     bool support_3d;
 182
 183 };
 184
 185 struct rk_lcdc_device_driver{
 186         char name[6];
 187         int id;
 188         struct device  *dev;
 189
 190         struct layer_par *layer_par[RK_MAX_FB_SUPPORT];
 191         struct layer_par *def_layer_par;
 192         int num_layer;
 193         int fb_index_base;                     //the first fb index of the lcdc device
 194         rk_screen *screen;
 195         u32 pixclock;
 196
 197         struct completion  frame_done;            //sync for pan_display,whe we set a new frame address to lcdc register,we must make sure the frame begain to display
 198         spinlock_t  cpl_lock;                    //lock for completion  frame done
 199         int first_frame ;
 200
 201         atomic_t in_suspend;                    //when enter suspend write or read lcdc register are forbidden
 202
 203         int (*open)(struct rk_lcdc_device_driver *dev_drv,int layer_id,bool open);
 204         int (*init_lcdc)(struct rk_lcdc_device_driver *dev_drv);
 205         int (*ioctl)(struct rk_lcdc_device_driver *dev_drv, unsigned int cmd,unsigned long arg,int layer_id);
 206         int (*suspend)(struct rk_lcdc_device_driver *dev_drv);
 207         int (*resume)(struct rk_lcdc_device_driver *dev_drv);
 208         int (*blank)(struct rk_lcdc_device_driver *dev_drv,int layer_id,int blank_mode);
 209         int (*set_par)(struct rk_lcdc_device_driver *dev_drv,int layer_id);
 210         int (*pan_display)(struct rk_lcdc_device_driver *dev_drv,int layer_id);
 211         int (*get_disp_info)(struct rk_lcdc_device_driver *dev_drv,int layer_id);
 212         int (*load_screen)(struct rk_lcdc_device_driver *dev_drv, bool initscreen);
 213         int (*get_layer_state)(struct rk_lcdc_device_driver *dev_drv,int layer_id);
 214
 215 };
 216
 217 struct rk_fb_inf {
 218     struct rk29fb_info * mach_info;     //lcd io control info
 219     struct fb_info *fb[RK_MAX_FB_SUPPORT];
 220     int num_fb;
 221
 222     struct rk_lcdc_device_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 223     int num_lcdc;
 224
 225     int video_mode;  //when play video set it to 1
 226 };
 227 extern int rk_fb_register(struct rk_lcdc_device_driver *dev_drv,
 228         struct rk_lcdc_device_driver *def_drv,int id);
 229 extern int rk_fb_unregister(struct rk_lcdc_device_driver *dev_drv);
 230 extern int get_fb_layer_id(struct fb_fix_screeninfo *fix);
 231 extern struct rk_lcdc_device_driver * rk_get_lcdc_drv(char *name);
 232 extern int rkfb_create_sysfs(struct fb_info *fbi);
 233 #endif