include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/display/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   2
  34 #define RK30_MAX_LAYER_SUPPORT  5
  35 #define RK_MAX_FB_SUPPORT       5
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          11
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  52 #define RK_FBIOSET_YUV_ADDR                             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  54 #define RK_FBIOGET_16OR32                               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  57 #define RK_FBIOSET_HWC_ADDR                             0x4624
  58
  59 #define RK_FBIOGET_DMABUF_FD                            0x5003
  60 #define RK_FBIOSET_DMABUF_FD                            0x5004
  61 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  62 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  63 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  64 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  65 #define RK_FBIOSET_ENABLE                               0x5019
  66 #define RK_FBIOGET_ENABLE                               0x5020
  67 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  68 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  69 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  70 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  71 #define RK_FBIOGET_DSP_ADDR                             0x4630
  72 #define RK_FBIOGET_LIST_STA                             0X4631
  73 #define RK_FBIOGET_IOMMU_STA                            0x4632
  74 #define RK_FBIOSET_CLEAR_FB                             0x4633
  75
  76
  77 /**rk fb events**/
  78 #define RK_LF_STATUS_FC                  0xef
  79 #define RK_LF_STATUS_FR                  0xee
  80 #define RK_LF_STATUS_NC                  0xfe
  81 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  82
  83 /**
  84 * pixel align value for gpu,align as 64 bytes in an odd number of times
  85 */
  86 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
  87 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
  88 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
  89 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
  90 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
  91
  92 #define DUMP_FRAME_NUM 3
  93
  94 //#define USE_ION_MMU 1
  95 #if defined(CONFIG_ION_ROCKCHIP)
  96 extern struct ion_client *rockchip_ion_client_create(const char *name);
  97 #endif
  98
  99 extern int rk_fb_poll_prmry_screen_vblank(void);
 100 extern u32 rk_fb_get_prmry_screen_ft(void);
 101 extern u32 rk_fb_get_prmry_screen_vbt(void);
 102 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 103 extern int rk_fb_set_prmry_screen_status(int status);
 104 extern bool rk_fb_poll_wait_frame_complete(void);
 105
 106 enum {
 107         CSC_BT601,
 108         CSC_BT709,
 109         CSC_BT2020,
 110 };
 111 #define CSC_SHIFT       6
 112 #define CSC_MASK        (0x3 << CSC_SHIFT)
 113 #define CSC_FORMAT(x)   (((x) & CSC_MASK) >> CSC_SHIFT)
 114
 115 #define BT601(x)        ((CSC_BT601 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 116 #define BT709(x)        ((CSC_BT709 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 117 #define BT2020(x)       ((CSC_BT2020 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 118
 119 /**
 120  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 121  */
 122 enum {
 123         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 124         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 125         HAL_PIXEL_FORMAT_RGB_888 = 3,
 126         HAL_PIXEL_FORMAT_RGB_565 = 4,
 127         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 128         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 129         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 130
 131         /* 0x8 - 0xFF range unavailable */
 132
 133         /*
 134          * 0x100 - 0x1FF
 135          *
 136          * This range is reserved for pixel formats that are specific to the HAL
 137          * implementation.  Implementations can use any value in this range to
 138          * communicate video pixel formats between their HAL modules.  These formats
 139          * must not have an alpha channel.  Additionally, an EGLimage created from a
 140          * gralloc buffer of one of these formats must be supported for use with the
 141          * GL_OES_EGL_image_external OpenGL ES extension.
 142          */
 143
 144         /*
 145          * Android YUV format:
 146          *
 147          * This format is exposed outside of the HAL to software decoders and
 148          * applications.  EGLImageKHR must support it in conjunction with the
 149          * OES_EGL_image_external extension.
 150          *
 151          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 152          * by (W/2) x (H/2) Cr and Cb planes.
 153          *
 154          * This format assumes
 155          * - an even width
 156          * - an even height
 157          * - a horizontal stride multiple of 16 pixels
 158          * - a vertical stride equal to the height
 159          *
 160          *   y_size = stride * height
 161          *   c_size = ALIGN(stride/2, 16) * height/2
 162          *   size = y_size + c_size * 2
 163          *   cr_offset = y_size
 164          *   cb_offset = y_size + c_size
 165          *
 166          */
 167         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 168
 169         /* Legacy formats (deprecated), used by ImageFormat.java */
 170
 171         /*
 172          * YCbCr format default is BT601.
 173          */
 174         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 175         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 176         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 177         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 178         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 179
 180         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 181         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 182         HAL_PIXEL_FORMAT_YCrCb_444_SP_10        = 0x24, //YUV444_1obit
 183
 184         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 185         HAL_PIXEL_FORMAT_FBDC_RGB565    = 0x26,
 186         HAL_PIXEL_FORMAT_FBDC_U8U8U8U8  = 0x27, /*ARGB888*/
 187         HAL_PIXEL_FORMAT_FBDC_U8U8U8    = 0x28, /*RGBP888*/
 188         HAL_PIXEL_FORMAT_FBDC_RGBA888   = 0x29, /*ABGR888*/
 189
 190         HAL_PIXEL_FORMAT_YCrCb_NV12_BT709 =
 191                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12),
 192         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO_BT709 =
 193                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO),
 194         HAL_PIXEL_FORMAT_YCbCr_422_SP_BT709 =
 195                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP),
 196         HAL_PIXEL_FORMAT_YCrCb_444_BT709 =
 197                         BT709(HAL_PIXEL_FORMAT_YCrCb_444),
 198
 199         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT709 =
 200                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 201         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT709  =
 202                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 203         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT709  =
 204                         BT709(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 205
 206         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT2020 =
 207                         BT2020(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 208         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT2020 =
 209                         BT2020(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 210         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT2020 =
 211                         BT2020(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 212 };
 213
 214 //display data format
 215 enum data_format {
 216         ARGB888,
 217         RGB888,
 218         BGR888,
 219         RGB565,
 220         XRGB888,
 221         XBGR888,
 222         ABGR888,
 223         FBDC_RGB_565,
 224         FBDC_ARGB_888,
 225         FBDC_RGBX_888,
 226         FBDC_ABGR_888,
 227         YUV420,
 228         YUV422,
 229         YUV444,
 230         YUV420_A,
 231         YUV422_A,
 232         YUV444_A,
 233         YUV420_NV21,
 234 };
 235 #define IS_YUV_FMT(fmt) ((fmt >= YUV420) ? 1 : 0)
 236 #define IS_RGB_FMT(fmt) ((fmt < YUV420) ? 1 : 0)
 237 #define IS_FBDC_FMT(fmt) \
 238         (((fmt >= FBDC_RGB_565) && (fmt <= FBDC_ABGR_888)) ? 1 : 0)
 239
 240 enum
 241 {
 242         SCALE_NONE = 0x0,
 243         SCALE_UP   = 0x1,
 244         SCALE_DOWN = 0x2
 245 };
 246
 247 typedef enum {
 248         BRIGHTNESS      = 0x0,
 249         CONTRAST        = 0x1,
 250         SAT_CON         = 0x2
 251 } bcsh_bcs_mode;
 252
 253 typedef enum {
 254         H_SIN           = 0x0,
 255         H_COS           = 0x1
 256 } bcsh_hue_mode;
 257
 258 typedef enum {
 259         SCREEN_PREPARE_DDR_CHANGE = 0x0,
 260         SCREEN_UNPREPARE_DDR_CHANGE,
 261 } screen_status;
 262
 263 typedef enum {
 264         GET_PAGE_FAULT  = 0x0,
 265         CLR_PAGE_FAULT  = 0x1,
 266         UNMASK_PAGE_FAULT = 0x2
 267 } extern_func;
 268
 269 enum rk_vop_feature {
 270         SUPPORT_VOP_IDENTIFY    = BIT(0),
 271         SUPPORT_IFBDC           = BIT(1),
 272         SUPPORT_AFBDC           = BIT(2),
 273         SUPPORT_WRITE_BACK      = BIT(3),
 274         SUPPORT_YUV420_OUTPUT   = BIT(4)
 275 };
 276
 277 struct rk_vop_property {
 278         u32 feature;
 279         u32 max_output_x;
 280         u32 max_output_y;
 281 };
 282
 283 enum rk_win_feature {
 284         SUPPORT_WIN_IDENTIFY    = BIT(0),
 285         SUPPORT_SCALE           = BIT(1),
 286         SUPPORT_YUV             = BIT(2),
 287         SUPPORT_YUV10BIT        = BIT(3),
 288         SUPPORT_MULTI_AREA      = BIT(4),
 289         SUPPORT_HWC_LAYER       = BIT(5)
 290 };
 291
 292 struct rk_win_property {
 293         u32 feature;
 294         u32 max_input_x;
 295         u32 max_input_y;
 296 };
 297
 298 struct rk_fb_rgb {
 299         struct fb_bitfield red;
 300         struct fb_bitfield green;
 301         struct fb_bitfield blue;
 302         struct fb_bitfield transp;
 303 };
 304
 305 struct rk_fb_frame_time {
 306         u64 last_framedone_t;
 307         u64 framedone_t;
 308         u32 ft;
 309 };
 310
 311 struct rk_fb_vsync {
 312         wait_queue_head_t wait;
 313         ktime_t timestamp;
 314         bool active;
 315         bool irq_stop;
 316         int irq_refcount;
 317         struct mutex irq_lock;
 318         struct task_struct *thread;
 319 };
 320
 321 struct color_key_cfg {
 322         u32 win0_color_key_cfg;
 323         u32 win1_color_key_cfg;
 324         u32 win2_color_key_cfg;
 325 };
 326
 327 struct pwr_ctr {
 328         char name[32];
 329         int type;
 330         int is_rst;
 331         int gpio;
 332         int atv_val;
 333         const char *rgl_name;
 334         int volt;
 335         int delay;
 336 };
 337
 338 struct rk_disp_pwr_ctr_list {
 339         struct list_head list;
 340         struct pwr_ctr pwr_ctr;
 341 };
 342
 343 typedef enum _TRSP_MODE {
 344         TRSP_CLOSE = 0,
 345         TRSP_FMREG,
 346         TRSP_FMREGEX,
 347         TRSP_FMRAM,
 348         TRSP_FMRAMEX,
 349         TRSP_MASK,
 350         TRSP_INVAL
 351 } TRSP_MODE;
 352
 353 struct rk_lcdc_post_cfg {
 354         u32 xpos;
 355         u32 ypos;
 356         u32 xsize;
 357         u32 ysize;
 358 };
 359
 360 struct rk_fb_wb_cfg {
 361         u8  data_format;
 362         short ion_fd;
 363         u32 phy_addr;
 364         u16 xsize;
 365         u16 ysize;
 366         u8 reserved0;
 367         u32 reversed1;
 368 };
 369
 370 struct rk_lcdc_bcsh {
 371         bool enable;
 372         u16 brightness;
 373         u16 contrast;
 374         u16 sat_con;
 375         u16 sin_hue;
 376         u16 cos_hue;
 377 };
 378
 379 struct rk_lcdc_win_area {
 380         bool state;
 381         enum data_format format;
 382         u8 fmt_cfg;
 383         u8 swap_rb;
 384         u8 swap_uv;
 385         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 386         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 387         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 388         u16 ypos;
 389         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 390         u16 ysize;
 391         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 392         u16 yact;
 393         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 394         u16 yvir;
 395         u16 xoff;               /*mem offset*/
 396         u16 yoff;
 397         unsigned long smem_start;
 398         unsigned long cbr_start;        /*Cbr memory start address*/
 399 #if defined(CONFIG_ION_ROCKCHIP)
 400                 struct ion_handle *ion_hdl;
 401                 int dma_buf_fd;
 402                 struct dma_buf *dma_buf;
 403 #endif
 404         u16 dsp_stx;
 405         u16 dsp_sty;
 406         u16 y_vir_stride;
 407         u16 uv_vir_stride;
 408         u32 y_addr;
 409         u32 uv_addr;
 410
 411         u8  fbdc_en;
 412         u8  fbdc_cor_en;
 413         u8  fbdc_data_format;
 414         u8  fbdc_dsp_width_ratio;
 415         u8  fbdc_fmt_cfg;
 416         u16 fbdc_mb_vir_width;
 417         u16 fbdc_mb_vir_height;
 418         u16 fbdc_mb_width;
 419         u16 fbdc_mb_height;
 420         u16 fbdc_mb_xst;
 421         u16 fbdc_mb_yst;
 422         u16 fbdc_num_tiles;
 423         u16 fbdc_cmp_index_init;
 424 };
 425
 426
 427 struct rk_lcdc_win {
 428         char name[5];
 429         int id;
 430         struct rk_win_property property;
 431         bool state;             /*on or off*/
 432         bool last_state;                /*on or off*/
 433         u32 pseudo_pal[16];
 434         int z_order;            /*win sel layer*/
 435         u8 fmt_10;
 436         u8 colorspace;
 437         u32 reserved;
 438         u32 area_num;
 439         u32 scale_yrgb_x;
 440         u32 scale_yrgb_y;
 441         u32 scale_cbcr_x;
 442         u32 scale_cbcr_y;
 443         bool support_3d;
 444
 445         u8 win_lb_mode;
 446
 447         u8 bic_coe_el;
 448         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 449         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 450         u8 yrgb_hsd_mode;//h scale down mode
 451         u8 yrgb_vsu_mode;//v scale up mode
 452         u8 yrgb_vsd_mode;//v scale down mode
 453         u8 cbr_hor_scl_mode;
 454         u8 cbr_ver_scl_mode;
 455         u8 cbr_hsd_mode;
 456         u8 cbr_vsu_mode;
 457         u8 cbr_vsd_mode;
 458         u8 vsd_yrgb_gt4;
 459         u8 vsd_yrgb_gt2;
 460         u8 vsd_cbr_gt4;
 461         u8 vsd_cbr_gt2;
 462
 463         u8 alpha_en;
 464         u8 alpha_mode;
 465         u16 g_alpha_val;
 466         u32 color_key_val;
 467         u8 csc_mode;
 468         u8 xmirror;
 469         u8 ymirror;
 470
 471         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 472         struct rk_lcdc_post_cfg post_cfg;
 473 };
 474
 475 struct rk_lcdc_driver;
 476
 477 struct rk_fb_trsm_ops {
 478         int (*enable)(void);
 479         int (*disable)(void);
 480         int (*dsp_pwr_on) (void);
 481         int (*dsp_pwr_off) (void);
 482 };
 483
 484 struct rk_lcdc_drv_ops {
 485         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
 486         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 487         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
 488         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
 489                       unsigned long arg, int layer_id);
 490         int (*suspend) (struct rk_lcdc_driver *dev_drv);
 491         int (*resume) (struct rk_lcdc_driver *dev_drv);
 492         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
 493                       int blank_mode);
 494         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
 495         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
 496         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 497         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
 498         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
 499                                   int layer_id);
 500         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
 501         int (*get_dspbuf_info) (struct rk_lcdc_driver *dev_drv,
 502                                 u16 *xact, u16 *yact, int *format,
 503                                 u32 *dsp_addr, int *ymirror);
 504         int (*post_dspbuf)(struct rk_lcdc_driver *dev_drv, u32 rgb_mst,
 505                            int format, u16 xact, u16 yact, u16 xvir,
 506                            int ymirror);
 507
 508         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id, int area_id);
 509         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
 510         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
 511         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
 512         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
 513                              u16 fb_win_map_order);
 514         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 515         int (*set_cabc_lut)(struct rk_lcdc_driver *dev_drv, int *lut);
 516         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
 517         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 518         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
 519         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 520         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
 521         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
 522         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
 523         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
 524         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
 525         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv, unsigned int dsp_addr[][4]);
 526         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode, int calc, int up, int down, int global);
 527         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 528         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 529         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 530         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 531         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 532         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
 533         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
 534         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
 535         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
 536         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
 537                              struct overscan *overscan);
 538         int (*dsp_black) (struct rk_lcdc_driver *dev_drv, int enable);
 539         int (*backlight_close)(struct rk_lcdc_driver *dev_drv, int enable);
 540         int (*area_support_num)(struct rk_lcdc_driver *dev_drv, unsigned int *area_support);
 541         int (*extern_func)(struct rk_lcdc_driver *dev_drv, int cmd);
 542         int (*wait_frame_start)(struct rk_lcdc_driver *dev_drv, int enable);
 543         int (*set_wb)(struct rk_lcdc_driver *dev_drv);
 544 };
 545
 546 struct rk_fb_area_par {
 547         u8  data_format;        /*layer data fmt*/
 548         short ion_fd;
 549         u32 phy_addr;
 550         short acq_fence_fd;
 551         u16  x_offset;
 552         u16  y_offset;
 553         u16 xpos;       /*start point in panel  --->LCDC_WINx_DSP_ST*/
 554         u16 ypos;
 555         u16 xsize;      /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 556         u16 ysize;
 557         u16 xact;       /*origin display window size -->LCDC_WINx_ACT_INFO*/
 558         u16 yact;
 559         u16 xvir;       /*virtual width/height     -->LCDC_WINx_VIR*/
 560         u16 yvir;
 561         u8  fbdc_en;
 562         u8  fbdc_cor_en;
 563         u8  fbdc_data_format;
 564         u16 reserved0;
 565         u32 reserved1;
 566 };
 567
 568
 569 struct rk_fb_win_par {
 570         u8  win_id;
 571         u8  z_order;            /*win sel layer*/
 572         u8  alpha_mode;
 573         u16 g_alpha_val;
 574         u8  mirror_en;
 575         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 576         u32 reserved0;
 577 };
 578
 579 struct rk_fb_win_cfg_data {
 580         u8  wait_fs;
 581         short ret_fence_fd;
 582         short rel_fence_fd[RK_MAX_BUF_NUM];
 583         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 584         struct  rk_fb_wb_cfg wb_cfg;
 585 };
 586
 587 struct rk_fb_reg_wb_data {
 588         bool state;
 589         u8 data_format;
 590         struct ion_handle *ion_handle;
 591         unsigned long smem_start;
 592         unsigned long cbr_start;        /*Cbr memory start address*/
 593         u16 xsize;
 594         u16 ysize;
 595 };
 596
 597 struct rk_fb_reg_area_data {
 598         struct sync_fence *acq_fence;
 599         u8 data_format;        /*layer data fmt*/
 600         u8  index_buf;          /*judge if the buffer is index*/
 601         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 602         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 603         u32 y_vir_stride;
 604         u32 uv_vir_stride;
 605         u32 buff_len;
 606         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 607         u16 ypos;
 608         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 609         u16 ysize;
 610         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 611         u16 yact;
 612         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 613         u16 yvir;
 614         u16 xoff;               /*mem offset*/
 615         u16 yoff;
 616         unsigned long smem_start;
 617         unsigned long cbr_start;        /*Cbr memory start address*/
 618         u32 line_length;
 619         struct ion_handle *ion_handle;
 620 #ifdef  USE_ION_MMU
 621         struct dma_buf *dma_buf;
 622         struct dma_buf_attachment *attachment;
 623         struct sg_table *sg_table;
 624         dma_addr_t dma_addr;
 625 #endif
 626         u8  fbdc_en;
 627         u8  fbdc_cor_en;
 628         u8  fbdc_data_format;
 629 };
 630
 631 struct rk_fb_reg_win_data {
 632         int win_id;
 633         int z_order;            /*win sel layer*/
 634         u32 area_num;           /*maybe two region have the same dma buff,*/
 635         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 636         u8 alpha_en;
 637         u8 alpha_mode;
 638         u16 g_alpha_val;
 639         u8  mirror_en;
 640         u8 colorspace;
 641
 642         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 643 };
 644
 645 struct rk_fb_reg_data {
 646         struct list_head list;
 647         int    win_num;
 648         int    buf_num;
 649         int    acq_num;
 650         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 651         struct rk_fb_reg_wb_data reg_wb_data;
 652 };
 653
 654 struct rk_lcdc_driver {
 655         char name[6];
 656         int  id;
 657         int  prop;
 658         struct device *dev;
 659         u32 version;
 660         struct rk_vop_property property;
 661
 662         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 663         struct rk_fb_reg_wb_data wb_data;
 664         int lcdc_win_num;
 665         int num_buf;            //the num_of buffer
 666         int atv_layer_cnt;
 667         int fb_index_base;      //the first fb index of the lcdc device
 668         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 669         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 670         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 671         u32 pixclock;
 672         u16 rotate_mode;
 673         u16 cabc_mode;
 674         u16 overlay_mode;
 675         u16 output_color;
 676
 677         u16  fb_win_map;
 678         char fb0_win_id;
 679         char fb1_win_id;
 680         char fb2_win_id;
 681         char fb3_win_id;
 682         char fb4_win_id;
 683
 684         char mmu_dts_name[40];
 685         struct device *mmu_dev;
 686         int iommu_enabled;
 687
 688         struct rk_fb_reg_area_data reg_area_data;
 689         /*
 690          * front_regs means this config is scaning on the devices.
 691          */
 692         struct rk_fb_reg_data *front_regs;
 693         struct mutex front_lock;
 694
 695         struct mutex fb_win_id_mutex;
 696         struct mutex win_config;
 697
 698         struct mutex switch_screen; /*for switch screen*/
 699         struct completion frame_done;   /*sync for pan_display,whe we set a new
 700                                           frame address to lcdc register,we must
 701                                           make sure the frame begain to display*/
 702         spinlock_t cpl_lock;    /*lock for completion  frame done */
 703         int first_frame;
 704         struct rk_fb_vsync vsync_info;
 705         struct rk_fb_frame_time frame_time;
 706         int wait_fs;            /*wait for new frame start in kernel */
 707         struct sw_sync_timeline *timeline;
 708         int                     timeline_max;
 709         int                     suspend_flag;
 710         int standby;
 711         struct list_head        update_regs_list;
 712         struct list_head        saved_list;
 713         struct mutex            update_regs_list_lock;
 714         struct kthread_worker   update_regs_worker;
 715         struct task_struct      *update_regs_thread;
 716         struct kthread_work     update_regs_work;
 717         wait_queue_head_t       update_regs_wait;
 718
 719         struct mutex            output_lock;
 720         struct rk29fb_info *screen_ctr_info;
 721         struct list_head pwrlist_head;
 722         struct rk_lcdc_drv_ops *ops;
 723         struct rk_fb_trsm_ops *trsm_ops;
 724 #ifdef CONFIG_DRM_ROCKCHIP
 725         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 726 #endif
 727         struct overscan overscan;
 728         struct rk_lcdc_bcsh bcsh;
 729         int *hwc_lut;
 730         int uboot_logo;
 731         int bcsh_init_status;
 732         bool cabc_pwm_pol;
 733         u8  reserved_fb;
 734         /*1:hdmi switch uncomplete,0:complete*/
 735         bool hdmi_switch;
 736         void *trace_buf;
 737         struct rk_fb_win_cfg_data tmp_win_cfg[DUMP_FRAME_NUM];
 738         struct rk_fb_reg_data tmp_regs[DUMP_FRAME_NUM];
 739         unsigned int area_support[RK30_MAX_LAYER_SUPPORT];
 740 };
 741
 742 struct rk_fb_par {
 743         int id;
 744         u32 state;
 745
 746         unsigned long fb_phy_base;      /* Start of fb address (physical address) */
 747         char __iomem *fb_virt_base;     /* Start of fb address (virt address) */
 748         u32 fb_size;
 749         struct rk_lcdc_driver *lcdc_drv;
 750
 751 #if defined(CONFIG_ION_ROCKCHIP)
 752         struct ion_handle *ion_hdl;
 753 #endif
 754         u32 reserved[2];
 755 };
 756
 757 /*disp_mode: dual display mode
 758 *               NO_DUAL,no dual display,
 759                 ONE_DUAL,use one lcdc + rk61x for dual display
 760                 DUAL,use 2 lcdcs for dual display
 761   num_fb:       the total number of fb
 762   num_lcdc:    the total number of lcdc
 763 */
 764
 765 struct rk_fb {
 766         int disp_mode;
 767         int disp_policy;
 768         struct rk29fb_info *mach_info;
 769         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 770         int num_fb;
 771         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 772         int num_lcdc;
 773
 774 #if defined(CONFIG_ION_ROCKCHIP)
 775        struct ion_client *ion_client;
 776 #endif
 777 };
 778
 779 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 780 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
 781 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 782                                 struct rk_lcdc_win *win, int id);
 783 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 784 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 785 extern int rk_fb_get_extern_screen(struct rk_screen *screen);
 786 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 787 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 788 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 789 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 790 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 791 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 792 extern bool is_prmry_rk_lcdc_registered(void);
 793 extern int rk_fb_prase_timing_dt(struct device_node *np,
 794                 struct rk_screen *screen);
 795 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 796
 797 extern int rk_fb_dpi_open(bool open);
 798 extern int rk_fb_dpi_layer_sel(int layer_id);
 799 extern int rk_fb_dpi_status(void);
 800
 801 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
 802 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 803 extern int rkfb_create_sysfs(struct fb_info *fbi);
 804 extern char *get_format_string(enum data_format, char *fmt);
 805 extern int support_uboot_display(void);
 806 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
 807 extern int rk_get_real_fps(int time);
 808 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
 809 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
 810                                       struct device *dev);
 811 int rk_fb_get_display_policy(void);
 812 int rk_fb_pixel_width(int data_format);
 813 void trace_buffer_dump(struct device *dev,
 814                               struct rk_lcdc_driver *dev_drv);
 815 extern int rockchip_get_screen_type(void);
 816 #endif