include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   2
  34 #define RK30_MAX_LAYER_SUPPORT  5
  35 #define RK_MAX_FB_SUPPORT       5
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          11
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  52 #define RK_FBIOSET_YUV_ADDR                             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  54 #define RK_FBIOGET_16OR32                               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  57 #define RK_FBIOSET_HWC_ADDR                             0x4624
  58
  59 #define RK_FBIOGET_DMABUF_FD                            0x5003
  60 #define RK_FBIOSET_DMABUF_FD                            0x5004
  61 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  62 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  63 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  64 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  65 #define RK_FBIOSET_ENABLE                               0x5019
  66 #define RK_FBIOGET_ENABLE                               0x5020
  67 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  68 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  69 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  70 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  71 #define RK_FBIOGET_DSP_ADDR                             0x4630
  72 #define RK_FBIOGET_LIST_STA                             0X4631
  73 #define RK_FBIOGET_IOMMU_STA                            0x4632
  74 #define RK_FBIOSET_CLEAR_FB                             0x4633
  75
  76
  77 /**rk fb events**/
  78 #define RK_LF_STATUS_FC                  0xef
  79 #define RK_LF_STATUS_FR                  0xee
  80 #define RK_LF_STATUS_NC                  0xfe
  81 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  82
  83
  84 /* x y mirror or rotate mode */
  85 #define NO_MIRROR       0
  86 #define X_MIRROR        1               /* up-down flip*/
  87 #define Y_MIRROR        2               /* left-right flip */
  88 #define X_Y_MIRROR      3               /* the same as rotate 180 degrees */
  89 #define ROTATE_90       4               /* clockwise rotate 90 degrees */
  90 #define ROTATE_180      8               /* rotate 180 degrees
  91                                          * It is recommended to use X_Y_MIRROR
  92                                          * rather than ROTATE_180
  93                                          */
  94 #define ROTATE_270      12              /* clockwise rotate 270 degrees */
  95
  96
  97 /**
  98 * pixel align value for gpu,align as 64 bytes in an odd number of times
  99 */
 100 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
 101 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
 102 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
 103 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
 104 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
 105
 106 #define DUMP_FRAME_NUM 3
 107
 108 //#define USE_ION_MMU 1
 109 #if defined(CONFIG_ION_ROCKCHIP)
 110 extern struct ion_client *rockchip_ion_client_create(const char *name);
 111 #endif
 112
 113 extern int rk_fb_poll_prmry_screen_vblank(void);
 114 extern u32 rk_fb_get_prmry_screen_ft(void);
 115 extern u32 rk_fb_get_prmry_screen_vbt(void);
 116 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 117 extern int rk_fb_set_prmry_screen_status(int status);
 118 extern bool rk_fb_poll_wait_frame_complete(void);
 119
 120 /********************************************************************
 121 **          display output interface supported by rockchip lcdc                       *
 122 ********************************************************************/
 123 /* */
 124 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
 125 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
 126 #define OUT_P565            2
 127 #define OUT_S888x           4
 128 #define OUT_CCIR656         6
 129 #define OUT_S888            8
 130 #define OUT_S888DUMY        12
 131 #define OUT_YUV_420         14
 132 #define OUT_P101010         15
 133 #define OUT_YUV_420_10BIT   16
 134 #define OUT_P16BPP4         24
 135 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
 136 #define OUT_D888_P565       0x22
 137
 138 enum {
 139         CSC_BT601,
 140         CSC_BT709,
 141         CSC_BT2020,
 142 };
 143 #define CSC_SHIFT       6
 144 #define CSC_MASK        (0x3 << CSC_SHIFT)
 145 #define CSC_FORMAT(x)   (((x) & CSC_MASK) >> CSC_SHIFT)
 146
 147 #define BT601(x)        ((CSC_BT601 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 148 #define BT709(x)        ((CSC_BT709 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 149 #define BT2020(x)       ((CSC_BT2020 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 150
 151 /**
 152  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 153  */
 154 enum {
 155         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 156         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 157         HAL_PIXEL_FORMAT_RGB_888 = 3,
 158         HAL_PIXEL_FORMAT_RGB_565 = 4,
 159         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 160         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 161         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 162
 163         /* 0x8 - 0xFF range unavailable */
 164
 165         /*
 166          * 0x100 - 0x1FF
 167          *
 168          * This range is reserved for pixel formats that are specific to the HAL
 169          * implementation.  Implementations can use any value in this range to
 170          * communicate video pixel formats between their HAL modules.  These formats
 171          * must not have an alpha channel.  Additionally, an EGLimage created from a
 172          * gralloc buffer of one of these formats must be supported for use with the
 173          * GL_OES_EGL_image_external OpenGL ES extension.
 174          */
 175
 176         /*
 177          * Android YUV format:
 178          *
 179          * This format is exposed outside of the HAL to software decoders and
 180          * applications.  EGLImageKHR must support it in conjunction with the
 181          * OES_EGL_image_external extension.
 182          *
 183          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 184          * by (W/2) x (H/2) Cr and Cb planes.
 185          *
 186          * This format assumes
 187          * - an even width
 188          * - an even height
 189          * - a horizontal stride multiple of 16 pixels
 190          * - a vertical stride equal to the height
 191          *
 192          *   y_size = stride * height
 193          *   c_size = ALIGN(stride/2, 16) * height/2
 194          *   size = y_size + c_size * 2
 195          *   cr_offset = y_size
 196          *   cb_offset = y_size + c_size
 197          *
 198          */
 199         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 200
 201         /* Legacy formats (deprecated), used by ImageFormat.java */
 202
 203         /*
 204          * YCbCr format default is BT601.
 205          */
 206         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 207         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 208         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 209         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 210         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 211
 212         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 213         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 214         HAL_PIXEL_FORMAT_YCrCb_444_SP_10        = 0x24, //YUV444_1obit
 215
 216         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 217         HAL_PIXEL_FORMAT_FBDC_RGB565    = 0x26,
 218         HAL_PIXEL_FORMAT_FBDC_U8U8U8U8  = 0x27, /*ARGB888*/
 219         HAL_PIXEL_FORMAT_FBDC_U8U8U8    = 0x28, /*RGBP888*/
 220         HAL_PIXEL_FORMAT_FBDC_RGBA888   = 0x29, /*ABGR888*/
 221
 222         HAL_PIXEL_FORMAT_YCrCb_NV12_BT709 =
 223                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12),
 224         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO_BT709 =
 225                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO),
 226         HAL_PIXEL_FORMAT_YCbCr_422_SP_BT709 =
 227                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP),
 228         HAL_PIXEL_FORMAT_YCrCb_444_BT709 =
 229                         BT709(HAL_PIXEL_FORMAT_YCrCb_444),
 230
 231         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT709 =
 232                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 233         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT709  =
 234                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 235         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT709  =
 236                         BT709(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 237
 238         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT2020 =
 239                         BT2020(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 240         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT2020 =
 241                         BT2020(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 242         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT2020 =
 243                         BT2020(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 244 };
 245
 246 //display data format
 247 enum data_format {
 248         ARGB888,
 249         RGB888,
 250         RGB565,
 251         XRGB888,
 252         XBGR888,
 253         ABGR888,
 254         FBDC_RGB_565,
 255         FBDC_ARGB_888,
 256         FBDC_RGBX_888,
 257         FBDC_ABGR_888,
 258         YUV420,
 259         YUV422,
 260         YUV444,
 261         YUV420_A,
 262         YUV422_A,
 263         YUV444_A,
 264         YUV420_NV21,
 265 };
 266 #define IS_YUV_FMT(fmt) ((fmt >= YUV420) ? 1 : 0)
 267 #define IS_RGB_FMT(fmt) ((fmt < YUV420) ? 1 : 0)
 268 #define IS_FBDC_FMT(fmt) \
 269         (((fmt >= FBDC_RGB_565) && (fmt <= FBDC_ABGR_888)) ? 1 : 0)
 270
 271 enum
 272 {
 273         SCALE_NONE = 0x0,
 274         SCALE_UP   = 0x1,
 275         SCALE_DOWN = 0x2
 276 };
 277
 278 typedef enum {
 279         BRIGHTNESS      = 0x0,
 280         CONTRAST        = 0x1,
 281         SAT_CON         = 0x2
 282 } bcsh_bcs_mode;
 283
 284 typedef enum {
 285         H_SIN           = 0x0,
 286         H_COS           = 0x1
 287 } bcsh_hue_mode;
 288
 289 typedef enum {
 290         SCREEN_PREPARE_DDR_CHANGE = 0x0,
 291         SCREEN_UNPREPARE_DDR_CHANGE,
 292 } screen_status;
 293
 294 typedef enum {
 295         GET_PAGE_FAULT  = 0x0,
 296         CLR_PAGE_FAULT  = 0x1,
 297         UNMASK_PAGE_FAULT = 0x2
 298 } extern_func;
 299
 300 struct rk_fb_rgb {
 301         struct fb_bitfield red;
 302         struct fb_bitfield green;
 303         struct fb_bitfield blue;
 304         struct fb_bitfield transp;
 305 };
 306
 307 struct rk_fb_frame_time {
 308         u64 last_framedone_t;
 309         u64 framedone_t;
 310         u32 ft;
 311 };
 312
 313 struct rk_fb_vsync {
 314         wait_queue_head_t wait;
 315         ktime_t timestamp;
 316         bool active;
 317         bool irq_stop;
 318         int irq_refcount;
 319         struct mutex irq_lock;
 320         struct task_struct *thread;
 321 };
 322
 323 struct color_key_cfg {
 324         u32 win0_color_key_cfg;
 325         u32 win1_color_key_cfg;
 326         u32 win2_color_key_cfg;
 327 };
 328
 329 struct pwr_ctr {
 330         char name[32];
 331         int type;
 332         int is_rst;
 333         int gpio;
 334         int atv_val;
 335         const char *rgl_name;
 336         int volt;
 337         int delay;
 338 };
 339
 340 struct rk_disp_pwr_ctr_list {
 341         struct list_head list;
 342         struct pwr_ctr pwr_ctr;
 343 };
 344
 345 typedef enum _TRSP_MODE {
 346         TRSP_CLOSE = 0,
 347         TRSP_FMREG,
 348         TRSP_FMREGEX,
 349         TRSP_FMRAM,
 350         TRSP_FMRAMEX,
 351         TRSP_MASK,
 352         TRSP_INVAL
 353 } TRSP_MODE;
 354
 355 struct rk_lcdc_post_cfg {
 356         u32 xpos;
 357         u32 ypos;
 358         u32 xsize;
 359         u32 ysize;
 360 };
 361
 362 struct rk_lcdc_bcsh {
 363         bool enable;
 364         u16 brightness;
 365         u16 contrast;
 366         u16 sat_con;
 367         u16 sin_hue;
 368         u16 cos_hue;
 369 };
 370
 371 struct rk_lcdc_win_area {
 372         bool state;
 373         enum data_format format;
 374         u8 fmt_cfg;
 375         u8 swap_rb;
 376         u8 swap_uv;
 377         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 378         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 379         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 380         u16 ypos;
 381         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 382         u16 ysize;
 383         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 384         u16 yact;
 385         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 386         u16 yvir;
 387         u16 xoff;               /*mem offset*/
 388         u16 yoff;
 389         unsigned long smem_start;
 390         unsigned long cbr_start;        /*Cbr memory start address*/
 391 #if defined(CONFIG_ION_ROCKCHIP)
 392                 struct ion_handle *ion_hdl;
 393                 int dma_buf_fd;
 394                 struct dma_buf *dma_buf;
 395 #endif
 396         u16 dsp_stx;
 397         u16 dsp_sty;
 398         u16 y_vir_stride;
 399         u16 uv_vir_stride;
 400         u32 y_addr;
 401         u32 uv_addr;
 402
 403         u8  fbdc_en;
 404         u8  fbdc_cor_en;
 405         u8  fbdc_data_format;
 406         u8  fbdc_dsp_width_ratio;
 407         u8  fbdc_fmt_cfg;
 408         u16 fbdc_mb_vir_width;
 409         u16 fbdc_mb_vir_height;
 410         u16 fbdc_mb_width;
 411         u16 fbdc_mb_height;
 412         u16 fbdc_mb_xst;
 413         u16 fbdc_mb_yst;
 414         u16 fbdc_num_tiles;
 415         u16 fbdc_cmp_index_init;
 416 };
 417
 418
 419 struct rk_lcdc_win {
 420         char name[5];
 421         int id;
 422         bool state;             /*on or off*/
 423         bool last_state;                /*on or off*/
 424         u32 pseudo_pal[16];
 425         int z_order;            /*win sel layer*/
 426         u8 fmt_10;
 427         u8 colorspace;
 428         u32 reserved;
 429         u32 area_num;
 430         u32 scale_yrgb_x;
 431         u32 scale_yrgb_y;
 432         u32 scale_cbcr_x;
 433         u32 scale_cbcr_y;
 434         bool support_3d;
 435
 436         u8 win_lb_mode;
 437
 438         u8 bic_coe_el;
 439         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 440         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 441         u8 yrgb_hsd_mode;//h scale down mode
 442         u8 yrgb_vsu_mode;//v scale up mode
 443         u8 yrgb_vsd_mode;//v scale down mode
 444         u8 cbr_hor_scl_mode;
 445         u8 cbr_ver_scl_mode;
 446         u8 cbr_hsd_mode;
 447         u8 cbr_vsu_mode;
 448         u8 cbr_vsd_mode;
 449         u8 vsd_yrgb_gt4;
 450         u8 vsd_yrgb_gt2;
 451         u8 vsd_cbr_gt4;
 452         u8 vsd_cbr_gt2;
 453
 454         u8 alpha_en;
 455         u8 alpha_mode;
 456         u16 g_alpha_val;
 457         u8  mirror_en;
 458         u32 color_key_val;
 459         u8 csc_mode;
 460
 461         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 462         struct rk_lcdc_post_cfg post_cfg;
 463 };
 464
 465 struct rk_lcdc_driver;
 466
 467 struct rk_fb_trsm_ops {
 468         int (*enable)(void);
 469         int (*disable)(void);
 470         int (*dsp_pwr_on) (void);
 471         int (*dsp_pwr_off) (void);
 472 };
 473
 474 struct rk_lcdc_drv_ops {
 475         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
 476         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 477         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
 478         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
 479                       unsigned long arg, int layer_id);
 480         int (*suspend) (struct rk_lcdc_driver *dev_drv);
 481         int (*resume) (struct rk_lcdc_driver *dev_drv);
 482         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
 483                       int blank_mode);
 484         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
 485         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
 486         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 487         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
 488         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
 489                                   int layer_id);
 490         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
 491         int (*get_dspbuf_info) (struct rk_lcdc_driver *dev_drv,
 492                                 u16 *xact, u16 *yact, int *format,
 493                                 u32 *dsp_addr);
 494         int (*post_dspbuf)(struct rk_lcdc_driver *dev_drv, u32 rgb_mst,
 495                            int format, u16 xact, u16 yact, u16 xvir);
 496
 497         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id, int area_id);
 498         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
 499         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
 500         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
 501         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
 502                              u16 fb_win_map_order);
 503         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 504         int (*set_cabc_lut)(struct rk_lcdc_driver *dev_drv, int *lut);
 505         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
 506         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 507         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
 508         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 509         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
 510         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
 511         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
 512         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
 513         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
 514         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv, unsigned int dsp_addr[][4]);
 515         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode, int calc, int up, int down, int global);
 516         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 517         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 518         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 519         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 520         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 521         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
 522         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
 523         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
 524         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
 525         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
 526                              struct overscan *overscan);
 527         int (*dsp_black) (struct rk_lcdc_driver *dev_drv, int enable);
 528         int (*backlight_close)(struct rk_lcdc_driver *dev_drv, int enable);
 529         int (*area_support_num)(struct rk_lcdc_driver *dev_drv, unsigned int *area_support);
 530         int (*extern_func)(struct rk_lcdc_driver *dev_drv, int cmd);
 531         int (*wait_frame_start)(struct rk_lcdc_driver *dev_drv, int enable);
 532 };
 533
 534 struct rk_fb_area_par {
 535         u8  data_format;        /*layer data fmt*/
 536         short ion_fd;
 537         u32 phy_addr;
 538         short acq_fence_fd;
 539         u16  x_offset;
 540         u16  y_offset;
 541         u16 xpos;       /*start point in panel  --->LCDC_WINx_DSP_ST*/
 542         u16 ypos;
 543         u16 xsize;      /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 544         u16 ysize;
 545         u16 xact;       /*origin display window size -->LCDC_WINx_ACT_INFO*/
 546         u16 yact;
 547         u16 xvir;       /*virtual width/height     -->LCDC_WINx_VIR*/
 548         u16 yvir;
 549         u8  fbdc_en;
 550         u8  fbdc_cor_en;
 551         u8  fbdc_data_format;
 552         u16 reserved0;
 553         u32 reserved1;
 554 };
 555
 556
 557 struct rk_fb_win_par {
 558         u8  win_id;
 559         u8  z_order;            /*win sel layer*/
 560         u8  alpha_mode;
 561         u16 g_alpha_val;
 562         u8  mirror_en;
 563         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 564         u32 reserved0;
 565 };
 566
 567 struct rk_fb_win_cfg_data {
 568         u8  wait_fs;
 569         short ret_fence_fd;
 570         short rel_fence_fd[RK_MAX_BUF_NUM];
 571         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 572         struct  rk_lcdc_post_cfg post_cfg;
 573 };
 574
 575 struct rk_fb_reg_area_data {
 576         struct sync_fence *acq_fence;
 577         u8 data_format;        /*layer data fmt*/
 578         u8  index_buf;          /*judge if the buffer is index*/
 579         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 580         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 581         u32 y_vir_stride;
 582         u32 uv_vir_stride;
 583         u32 buff_len;
 584         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 585         u16 ypos;
 586         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 587         u16 ysize;
 588         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 589         u16 yact;
 590         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 591         u16 yvir;
 592         u16 xoff;               /*mem offset*/
 593         u16 yoff;
 594         unsigned long smem_start;
 595         unsigned long cbr_start;        /*Cbr memory start address*/
 596         u32 line_length;
 597         struct ion_handle *ion_handle;
 598 #ifdef  USE_ION_MMU
 599         struct dma_buf *dma_buf;
 600         struct dma_buf_attachment *attachment;
 601         struct sg_table *sg_table;
 602         dma_addr_t dma_addr;
 603 #endif
 604         u8  fbdc_en;
 605         u8  fbdc_cor_en;
 606         u8  fbdc_data_format;
 607 };
 608
 609 struct rk_fb_reg_win_data {
 610         int win_id;
 611         int z_order;            /*win sel layer*/
 612         u32 area_num;           /*maybe two region have the same dma buff,*/
 613         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 614         u8 alpha_en;
 615         u8 alpha_mode;
 616         u16 g_alpha_val;
 617         u8  mirror_en;
 618         u8 colorspace;
 619
 620         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 621 };
 622
 623 struct rk_fb_reg_data {
 624         struct list_head list;
 625         int    win_num;
 626         int    buf_num;
 627         int    acq_num;
 628         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 629         struct rk_lcdc_post_cfg post_cfg;
 630 };
 631
 632 struct rk_lcdc_driver {
 633         char name[6];
 634         int  id;
 635         int  prop;
 636         struct device *dev;
 637         u32 version;
 638
 639         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 640         int lcdc_win_num;
 641         int num_buf;            //the num_of buffer
 642         int atv_layer_cnt;
 643         int fb_index_base;      //the first fb index of the lcdc device
 644         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 645         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 646         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 647         u32 pixclock;
 648         u16 rotate_mode;
 649         u16 cabc_mode;
 650         u16 overlay_mode;
 651         u16 output_color;
 652
 653         u16  fb_win_map;
 654         char fb0_win_id;
 655         char fb1_win_id;
 656         char fb2_win_id;
 657         char fb3_win_id;
 658         char fb4_win_id;
 659
 660         char mmu_dts_name[40];
 661         struct device *mmu_dev;
 662         int iommu_enabled;
 663
 664         struct rk_fb_reg_area_data reg_area_data;
 665         /*
 666          * front_regs means this config is scaning on the devices.
 667          */
 668         struct rk_fb_reg_data *front_regs;
 669         struct mutex front_lock;
 670
 671         struct mutex fb_win_id_mutex;
 672         struct mutex win_config;
 673
 674         struct mutex switch_screen; /*for switch screen*/
 675         struct completion frame_done;   /*sync for pan_display,whe we set a new
 676                                           frame address to lcdc register,we must
 677                                           make sure the frame begain to display*/
 678         spinlock_t cpl_lock;    /*lock for completion  frame done */
 679         int first_frame;
 680         struct rk_fb_vsync vsync_info;
 681         struct rk_fb_frame_time frame_time;
 682         int wait_fs;            /*wait for new frame start in kernel */
 683         struct sw_sync_timeline *timeline;
 684         int                     timeline_max;
 685         int                     suspend_flag;
 686         int standby;
 687         struct list_head        update_regs_list;
 688         struct list_head        saved_list;
 689         struct mutex            update_regs_list_lock;
 690         struct kthread_worker   update_regs_worker;
 691         struct task_struct      *update_regs_thread;
 692         struct kthread_work     update_regs_work;
 693         wait_queue_head_t       update_regs_wait;
 694
 695         struct mutex            output_lock;
 696         struct rk29fb_info *screen_ctr_info;
 697         struct list_head pwrlist_head;
 698         struct rk_lcdc_drv_ops *ops;
 699         struct rk_fb_trsm_ops *trsm_ops;
 700 #ifdef CONFIG_DRM_ROCKCHIP
 701         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 702 #endif
 703         struct overscan overscan;
 704         struct rk_lcdc_bcsh bcsh;
 705         int *hwc_lut;
 706         int uboot_logo;
 707         int bcsh_init_status;
 708         bool cabc_pwm_pol;
 709         u8  reserved_fb;
 710         /*1:hdmi switch uncomplete,0:complete*/
 711         bool hdmi_switch;
 712         void *trace_buf;
 713         struct rk_fb_win_cfg_data tmp_win_cfg[DUMP_FRAME_NUM];
 714         struct rk_fb_reg_data tmp_regs[DUMP_FRAME_NUM];
 715         unsigned int area_support[RK30_MAX_LAYER_SUPPORT];
 716 };
 717
 718 struct rk_fb_par {
 719         int id;
 720         u32 state;
 721
 722         unsigned long fb_phy_base;      /* Start of fb address (physical address) */
 723         char __iomem *fb_virt_base;     /* Start of fb address (virt address) */
 724         u32 fb_size;
 725         struct rk_lcdc_driver *lcdc_drv;
 726
 727 #if defined(CONFIG_ION_ROCKCHIP)
 728         struct ion_handle *ion_hdl;
 729 #endif
 730         u32 reserved[2];
 731 };
 732
 733 /*disp_mode: dual display mode
 734 *               NO_DUAL,no dual display,
 735                 ONE_DUAL,use one lcdc + rk61x for dual display
 736                 DUAL,use 2 lcdcs for dual display
 737   num_fb:       the total number of fb
 738   num_lcdc:    the total number of lcdc
 739 */
 740
 741 struct rk_fb {
 742         int disp_mode;
 743         int disp_policy;
 744         struct rk29fb_info *mach_info;
 745         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 746         int num_fb;
 747         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 748         int num_lcdc;
 749
 750 #if defined(CONFIG_ION_ROCKCHIP)
 751        struct ion_client *ion_client;
 752 #endif
 753 };
 754
 755 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 756 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
 757 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 758                                 struct rk_lcdc_win *win, int id);
 759 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 760 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 761 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 762 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 763 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 764 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 765 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 766 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 767 extern bool is_prmry_rk_lcdc_registered(void);
 768 extern int rk_fb_prase_timing_dt(struct device_node *np,
 769                 struct rk_screen *screen);
 770 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 771
 772 extern int rk_fb_dpi_open(bool open);
 773 extern int rk_fb_dpi_layer_sel(int layer_id);
 774 extern int rk_fb_dpi_status(void);
 775
 776 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
 777 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 778 extern int rkfb_create_sysfs(struct fb_info *fbi);
 779 extern char *get_format_string(enum data_format, char *fmt);
 780 extern int support_uboot_display(void);
 781 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
 782 extern int rk_get_real_fps(int time);
 783 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
 784 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
 785                                       struct device *dev);
 786 int rk_fb_get_display_policy(void);
 787 int rk_fb_pixel_width(int data_format);
 788 void trace_buffer_dump(struct device *dev,
 789                               struct rk_lcdc_driver *dev_drv);
 790 extern int rockchip_get_screen_type(void);
 791 #endif