include/llvm/CodeGen/SelectionDAGISel.h

   1 //===-- llvm/CodeGen/SelectionDAGISel.h - Common Base Class------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the SelectionDAGISel class, which is used as the common
  11 // base class for SelectionDAG-based instruction selectors.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_CODEGEN_SELECTIONDAG_ISEL_H
  16 #define LLVM_CODEGEN_SELECTIONDAG_ISEL_H
  17
  18 #include "llvm/Pass.h"
  19 #include "llvm/CodeGen/ValueTypes.h"
  20
  21 namespace llvm {
  22   class SelectionDAG;
  23   class SelectionDAGLowering;
  24   class SDOperand;
  25   class SSARegMap;
  26   class MachineBasicBlock;
  27   class MachineFunction;
  28   class MachineInstr;
  29   class TargetLowering;
  30   class FunctionLoweringInfo;
  31   class HazardRecognizer;
  32
  33 /// SelectionDAGISel - This is the common base class used for SelectionDAG-based
  34 /// pattern-matching instruction selectors.
  35 class SelectionDAGISel : public FunctionPass {
  36 public:
  37   TargetLowering &TLI;
  38   SSARegMap *RegMap;
  39   SelectionDAG *CurDAG;
  40   MachineBasicBlock *BB;
  41
  42   SelectionDAGISel(TargetLowering &tli) : TLI(tli) {}
  43
  44   virtual void getAnalysisUsage(AnalysisUsage &AU) const;
  45
  46   virtual bool runOnFunction(Function &Fn);
  47
  48   unsigned MakeReg(MVT::ValueType VT);
  49
  50   virtual void EmitFunctionEntryCode(Function &Fn, MachineFunction &MF) {}
  51   virtual void InstructionSelectBasicBlock(SelectionDAG &SD) = 0;
  52
  53   /// SelectInlineAsmMemoryOperand - Select the specified address as a target
  54   /// addressing mode, according to the specified constraint code.  If this does
  55   /// not match or is not implemented, return true.  The resultant operands
  56   /// (which will appear in the machine instruction) should be added to the
  57   /// OutOps vector.
  58   virtual bool SelectInlineAsmMemoryOperand(const SDOperand &Op,
  59                                             char ConstraintCode,
  60                                             std::vector<SDOperand> &OutOps,
  61                                             SelectionDAG &DAG) {
  62     return true;
  63   }
  64
  65   /// CreateTargetHazardRecognizer - Return a newly allocated hazard recognizer
  66   /// to use for this target when scheduling the DAG.
  67   virtual HazardRecognizer *CreateTargetHazardRecognizer();
  68
  69 protected:
  70   /// Pick a safe ordering and emit instructions for each target node in the
  71   /// graph.
  72   void ScheduleAndEmitDAG(SelectionDAG &DAG);
  73
  74   /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
  75   /// by tblgen.  Others should not call it.
  76   void SelectInlineAsmMemoryOperands(std::vector<SDOperand> &Ops,
  77                                      SelectionDAG &DAG);
  78
  79 private:
  80   SDOperand CopyValueToVirtualRegister(SelectionDAGLowering &SDL,
  81                                        Value *V, unsigned Reg);
  82   void SelectBasicBlock(BasicBlock *BB, MachineFunction &MF,
  83                         FunctionLoweringInfo &FuncInfo);
  84
  85   void BuildSelectionDAG(SelectionDAG &DAG, BasicBlock *LLVMBB,
  86            std::vector<std::pair<MachineInstr*, unsigned> > &PHINodesToUpdate,
  87                          FunctionLoweringInfo &FuncInfo);
  88   void LowerArguments(BasicBlock *BB, SelectionDAGLowering &SDL,
  89                       std::vector<SDOperand> &UnorderedChains);
  90 };
  91
  92 }
  93
  94 #endif /* LLVM_CODEGEN_SELECTIONDAG_ISEL_H */