include/llvm/IntrinsicsARM.td

   1 //===- IntrinsicsARM.td - Defines ARM intrinsics -----------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines all of the ARM-specific intrinsics.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14
  15 //===----------------------------------------------------------------------===//
  16 // TLS
  17
  18 let TargetPrefix = "arm" in {  // All intrinsics start with "llvm.arm.".
  19   def int_arm_thread_pointer : GCCBuiltin<"__builtin_thread_pointer">,
  20               Intrinsic<[llvm_ptr_ty], [], [IntrNoMem]>;
  21 }
  22
  23 //===----------------------------------------------------------------------===//
  24 // Saturating Arithmentic
  25
  26 let TargetPrefix = "arm" in {  // All intrinsics start with "llvm.arm.".
  27   def int_arm_qadd : GCCBuiltin<"__builtin_arm_qadd">,
  28               Intrinsic<[llvm_i32_ty], [llvm_i32_ty, llvm_i32_ty],
  29                         [IntrNoMem, Commutative]>;
  30   def int_arm_qsub : GCCBuiltin<"__builtin_arm_qsub">,
  31               Intrinsic<[llvm_i32_ty], [llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
  32   def int_arm_ssat : GCCBuiltin<"__builtin_arm_ssat">,
  33               Intrinsic<[llvm_i32_ty], [llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
  34   def int_arm_usat : GCCBuiltin<"__builtin_arm_usat">,
  35               Intrinsic<[llvm_i32_ty], [llvm_i32_ty, llvm_i32_ty], [IntrNoMem]>;
  36 }
  37
  38 //===----------------------------------------------------------------------===//
  39 // VFP
  40
  41 let TargetPrefix = "arm" in {  // All intrinsics start with "llvm.arm.".
  42   def int_arm_get_fpscr : GCCBuiltin<"__builtin_arm_get_fpscr">,
  43                          Intrinsic<[llvm_i32_ty], [], [IntrNoMem]>;
  44   def int_arm_set_fpscr : GCCBuiltin<"__builtin_arm_set_fpscr">,
  45                          Intrinsic<[], [llvm_i32_ty], []>;
  46   def int_arm_vcvtr     : Intrinsic<[llvm_float_ty], [llvm_anyfloat_ty],
  47                                     [IntrNoMem]>;
  48   def int_arm_vcvtru    : Intrinsic<[llvm_float_ty], [llvm_anyfloat_ty],
  49                                     [IntrNoMem]>;
  50 }
  51
  52 //===----------------------------------------------------------------------===//
  53 // Advanced SIMD (NEON)
  54
  55 let TargetPrefix = "arm" in {  // All intrinsics start with "llvm.arm.".
  56
  57   // The following classes do not correspond directly to GCC builtins.
  58   class Neon_1Arg_Intrinsic
  59     : Intrinsic<[llvm_anyvector_ty], [LLVMMatchType<0>], [IntrNoMem]>;
  60   class Neon_1Arg_Narrow_Intrinsic
  61     : Intrinsic<[llvm_anyvector_ty],
  62                 [LLVMExtendedElementVectorType<0>], [IntrNoMem]>;
  63   class Neon_2Arg_Intrinsic
  64     : Intrinsic<[llvm_anyvector_ty], [LLVMMatchType<0>, LLVMMatchType<0>],
  65                 [IntrNoMem]>;
  66   class Neon_2Arg_Narrow_Intrinsic
  67     : Intrinsic<[llvm_anyvector_ty],
  68                 [LLVMExtendedElementVectorType<0>,
  69                  LLVMExtendedElementVectorType<0>],
  70                 [IntrNoMem]>;
  71   class Neon_2Arg_Long_Intrinsic
  72     : Intrinsic<[llvm_anyvector_ty],
  73                 [LLVMTruncatedElementVectorType<0>,
  74                  LLVMTruncatedElementVectorType<0>],
  75                 [IntrNoMem]>;
  76   class Neon_3Arg_Intrinsic
  77     : Intrinsic<[llvm_anyvector_ty],
  78                 [LLVMMatchType<0>, LLVMMatchType<0>, LLVMMatchType<0>],
  79                 [IntrNoMem]>;
  80   class Neon_3Arg_Long_Intrinsic
  81     : Intrinsic<[llvm_anyvector_ty],
  82                 [LLVMMatchType<0>,
  83                  LLVMTruncatedElementVectorType<0>,
  84                  LLVMTruncatedElementVectorType<0>],
  85                 [IntrNoMem]>;
  86   class Neon_CvtFxToFP_Intrinsic
  87     : Intrinsic<[llvm_anyfloat_ty], [llvm_anyint_ty, llvm_i32_ty], [IntrNoMem]>;
  88   class Neon_CvtFPToFx_Intrinsic
  89     : Intrinsic<[llvm_anyint_ty], [llvm_anyfloat_ty, llvm_i32_ty], [IntrNoMem]>;
  90
  91   // The table operands for VTBL and VTBX consist of 1 to 4 v8i8 vectors.
  92   // Besides the table, VTBL has one other v8i8 argument and VTBX has two.
  93   // Overall, the classes range from 2 to 6 v8i8 arguments.
  94   class Neon_Tbl2Arg_Intrinsic
  95     : Intrinsic<[llvm_v8i8_ty],
  96                 [llvm_v8i8_ty, llvm_v8i8_ty], [IntrNoMem]>;
  97   class Neon_Tbl3Arg_Intrinsic
  98     : Intrinsic<[llvm_v8i8_ty],
  99                 [llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty], [IntrNoMem]>;
 100   class Neon_Tbl4Arg_Intrinsic
 101     : Intrinsic<[llvm_v8i8_ty],
 102                 [llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty],
 103                 [IntrNoMem]>;
 104   class Neon_Tbl5Arg_Intrinsic
 105     : Intrinsic<[llvm_v8i8_ty],
 106                 [llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty,
 107                  llvm_v8i8_ty], [IntrNoMem]>;
 108   class Neon_Tbl6Arg_Intrinsic
 109     : Intrinsic<[llvm_v8i8_ty],
 110                 [llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty, llvm_v8i8_ty,
 111                  llvm_v8i8_ty, llvm_v8i8_ty], [IntrNoMem]>;
 112 }
 113
 114 // Arithmetic ops
 115
 116 let Properties = [IntrNoMem, Commutative] in {
 117
 118   // Vector Add.
 119   def int_arm_neon_vhadds : Neon_2Arg_Intrinsic;
 120   def int_arm_neon_vhaddu : Neon_2Arg_Intrinsic;
 121   def int_arm_neon_vrhadds : Neon_2Arg_Intrinsic;
 122   def int_arm_neon_vrhaddu : Neon_2Arg_Intrinsic;
 123   def int_arm_neon_vqadds : Neon_2Arg_Intrinsic;
 124   def int_arm_neon_vqaddu : Neon_2Arg_Intrinsic;
 125   def int_arm_neon_vaddhn : Neon_2Arg_Narrow_Intrinsic;
 126   def int_arm_neon_vraddhn : Neon_2Arg_Narrow_Intrinsic;
 127
 128   // Vector Multiply.
 129   def int_arm_neon_vmulp : Neon_2Arg_Intrinsic;
 130   def int_arm_neon_vqdmulh : Neon_2Arg_Intrinsic;
 131   def int_arm_neon_vqrdmulh : Neon_2Arg_Intrinsic;
 132   def int_arm_neon_vmulls : Neon_2Arg_Long_Intrinsic;
 133   def int_arm_neon_vmullu : Neon_2Arg_Long_Intrinsic;
 134   def int_arm_neon_vmullp : Neon_2Arg_Long_Intrinsic;
 135   def int_arm_neon_vqdmull : Neon_2Arg_Long_Intrinsic;
 136
 137   // Vector Multiply and Accumulate/Subtract.
 138   def int_arm_neon_vmlals : Neon_3Arg_Long_Intrinsic;
 139   def int_arm_neon_vmlalu : Neon_3Arg_Long_Intrinsic;
 140   def int_arm_neon_vmlsls : Neon_3Arg_Long_Intrinsic;
 141   def int_arm_neon_vmlslu : Neon_3Arg_Long_Intrinsic;
 142   def int_arm_neon_vqdmlal : Neon_3Arg_Long_Intrinsic;
 143   def int_arm_neon_vqdmlsl : Neon_3Arg_Long_Intrinsic;
 144
 145   // Vector Maximum.
 146   def int_arm_neon_vmaxs : Neon_2Arg_Intrinsic;
 147   def int_arm_neon_vmaxu : Neon_2Arg_Intrinsic;
 148
 149   // Vector Minimum.
 150   def int_arm_neon_vmins : Neon_2Arg_Intrinsic;
 151   def int_arm_neon_vminu : Neon_2Arg_Intrinsic;
 152
 153   // Vector Reciprocal Step.
 154   def int_arm_neon_vrecps : Neon_2Arg_Intrinsic;
 155
 156   // Vector Reciprocal Square Root Step.
 157   def int_arm_neon_vrsqrts : Neon_2Arg_Intrinsic;
 158 }
 159
 160 // Vector Subtract.
 161 def int_arm_neon_vhsubs : Neon_2Arg_Intrinsic;
 162 def int_arm_neon_vhsubu : Neon_2Arg_Intrinsic;
 163 def int_arm_neon_vqsubs : Neon_2Arg_Intrinsic;
 164 def int_arm_neon_vqsubu : Neon_2Arg_Intrinsic;
 165 def int_arm_neon_vsubhn : Neon_2Arg_Narrow_Intrinsic;
 166 def int_arm_neon_vrsubhn : Neon_2Arg_Narrow_Intrinsic;
 167
 168 // Vector Absolute Compare.
 169 let TargetPrefix = "arm" in {
 170   def int_arm_neon_vacged : Intrinsic<[llvm_v2i32_ty],
 171                                       [llvm_v2f32_ty, llvm_v2f32_ty],
 172                                       [IntrNoMem]>;
 173   def int_arm_neon_vacgeq : Intrinsic<[llvm_v4i32_ty],
 174                                       [llvm_v4f32_ty, llvm_v4f32_ty],
 175                                       [IntrNoMem]>;
 176   def int_arm_neon_vacgtd : Intrinsic<[llvm_v2i32_ty],
 177                                       [llvm_v2f32_ty, llvm_v2f32_ty],
 178                                       [IntrNoMem]>;
 179   def int_arm_neon_vacgtq : Intrinsic<[llvm_v4i32_ty],
 180                                       [llvm_v4f32_ty, llvm_v4f32_ty],
 181                                       [IntrNoMem]>;
 182 }
 183
 184 // Vector Absolute Differences.
 185 def int_arm_neon_vabds : Neon_2Arg_Intrinsic;
 186 def int_arm_neon_vabdu : Neon_2Arg_Intrinsic;
 187 def int_arm_neon_vabdls : Neon_2Arg_Long_Intrinsic;
 188 def int_arm_neon_vabdlu : Neon_2Arg_Long_Intrinsic;
 189
 190 // Vector Absolute Difference and Accumulate.
 191 def int_arm_neon_vabas : Neon_3Arg_Intrinsic;
 192 def int_arm_neon_vabau : Neon_3Arg_Intrinsic;
 193 def int_arm_neon_vabals : Neon_3Arg_Long_Intrinsic;
 194 def int_arm_neon_vabalu : Neon_3Arg_Long_Intrinsic;
 195
 196 // Vector Pairwise Add.
 197 def int_arm_neon_vpadd : Neon_2Arg_Intrinsic;
 198
 199 // Vector Pairwise Add Long.
 200 // Note: This is different than the other "long" NEON intrinsics because
 201 // the result vector has half as many elements as the source vector.
 202 // The source and destination vector types must be specified separately.
 203 let TargetPrefix = "arm" in {
 204   def int_arm_neon_vpaddls : Intrinsic<[llvm_anyvector_ty], [llvm_anyvector_ty],
 205                                        [IntrNoMem]>;
 206   def int_arm_neon_vpaddlu : Intrinsic<[llvm_anyvector_ty], [llvm_anyvector_ty],
 207                                        [IntrNoMem]>;
 208 }
 209
 210 // Vector Pairwise Add and Accumulate Long.
 211 // Note: This is similar to vpaddl but the destination vector also appears
 212 // as the first argument.
 213 let TargetPrefix = "arm" in {
 214   def int_arm_neon_vpadals : Intrinsic<[llvm_anyvector_ty],
 215                                        [LLVMMatchType<0>, llvm_anyvector_ty],
 216                                        [IntrNoMem]>;
 217   def int_arm_neon_vpadalu : Intrinsic<[llvm_anyvector_ty],
 218                                        [LLVMMatchType<0>, llvm_anyvector_ty],
 219                                        [IntrNoMem]>;
 220 }
 221
 222 // Vector Pairwise Maximum and Minimum.
 223 def int_arm_neon_vpmaxs : Neon_2Arg_Intrinsic;
 224 def int_arm_neon_vpmaxu : Neon_2Arg_Intrinsic;
 225 def int_arm_neon_vpmins : Neon_2Arg_Intrinsic;
 226 def int_arm_neon_vpminu : Neon_2Arg_Intrinsic;
 227
 228 // Vector Shifts:
 229 //
 230 // The various saturating and rounding vector shift operations need to be
 231 // represented by intrinsics in LLVM, and even the basic VSHL variable shift
 232 // operation cannot be safely translated to LLVM's shift operators.  VSHL can
 233 // be used for both left and right shifts, or even combinations of the two,
 234 // depending on the signs of the shift amounts.  It also has well-defined
 235 // behavior for shift amounts that LLVM leaves undefined.  Only basic shifts
 236 // by constants can be represented with LLVM's shift operators.
 237 //
 238 // The shift counts for these intrinsics are always vectors, even for constant
 239 // shifts, where the constant is replicated.  For consistency with VSHL (and
 240 // other variable shift instructions), left shifts have positive shift counts
 241 // and right shifts have negative shift counts.  This convention is also used
 242 // for constant right shift intrinsics, and to help preserve sanity, the
 243 // intrinsic names use "shift" instead of either "shl" or "shr".  Where
 244 // applicable, signed and unsigned versions of the intrinsics are
 245 // distinguished with "s" and "u" suffixes.  A few NEON shift instructions,
 246 // such as VQSHLU, take signed operands but produce unsigned results; these
 247 // use a "su" suffix.
 248
 249 // Vector Shift.
 250 def int_arm_neon_vshifts : Neon_2Arg_Intrinsic;
 251 def int_arm_neon_vshiftu : Neon_2Arg_Intrinsic;
 252 def int_arm_neon_vshiftls : Neon_2Arg_Long_Intrinsic;
 253 def int_arm_neon_vshiftlu : Neon_2Arg_Long_Intrinsic;
 254 def int_arm_neon_vshiftn : Neon_2Arg_Narrow_Intrinsic;
 255
 256 // Vector Rounding Shift.
 257 def int_arm_neon_vrshifts : Neon_2Arg_Intrinsic;
 258 def int_arm_neon_vrshiftu : Neon_2Arg_Intrinsic;
 259 def int_arm_neon_vrshiftn : Neon_2Arg_Narrow_Intrinsic;
 260
 261 // Vector Saturating Shift.
 262 def int_arm_neon_vqshifts : Neon_2Arg_Intrinsic;
 263 def int_arm_neon_vqshiftu : Neon_2Arg_Intrinsic;
 264 def int_arm_neon_vqshiftsu : Neon_2Arg_Intrinsic;
 265 def int_arm_neon_vqshiftns : Neon_2Arg_Narrow_Intrinsic;
 266 def int_arm_neon_vqshiftnu : Neon_2Arg_Narrow_Intrinsic;
 267 def int_arm_neon_vqshiftnsu : Neon_2Arg_Narrow_Intrinsic;
 268
 269 // Vector Saturating Rounding Shift.
 270 def int_arm_neon_vqrshifts : Neon_2Arg_Intrinsic;
 271 def int_arm_neon_vqrshiftu : Neon_2Arg_Intrinsic;
 272 def int_arm_neon_vqrshiftns : Neon_2Arg_Narrow_Intrinsic;
 273 def int_arm_neon_vqrshiftnu : Neon_2Arg_Narrow_Intrinsic;
 274 def int_arm_neon_vqrshiftnsu : Neon_2Arg_Narrow_Intrinsic;
 275
 276 // Vector Shift and Insert.
 277 def int_arm_neon_vshiftins : Neon_3Arg_Intrinsic;
 278
 279 // Vector Absolute Value and Saturating Absolute Value.
 280 def int_arm_neon_vabs : Neon_1Arg_Intrinsic;
 281 def int_arm_neon_vqabs : Neon_1Arg_Intrinsic;
 282
 283 // Vector Saturating Negate.
 284 def int_arm_neon_vqneg : Neon_1Arg_Intrinsic;
 285
 286 // Vector Count Leading Sign/Zero Bits.
 287 def int_arm_neon_vcls : Neon_1Arg_Intrinsic;
 288 def int_arm_neon_vclz : Neon_1Arg_Intrinsic;
 289
 290 // Vector Count One Bits.
 291 def int_arm_neon_vcnt : Neon_1Arg_Intrinsic;
 292
 293 // Vector Reciprocal Estimate.
 294 def int_arm_neon_vrecpe : Neon_1Arg_Intrinsic;
 295
 296 // Vector Reciprocal Square Root Estimate.
 297 def int_arm_neon_vrsqrte : Neon_1Arg_Intrinsic;
 298
 299 // Vector Conversions Between Floating-point and Fixed-point.
 300 def int_arm_neon_vcvtfp2fxs : Neon_CvtFPToFx_Intrinsic;
 301 def int_arm_neon_vcvtfp2fxu : Neon_CvtFPToFx_Intrinsic;
 302 def int_arm_neon_vcvtfxs2fp : Neon_CvtFxToFP_Intrinsic;
 303 def int_arm_neon_vcvtfxu2fp : Neon_CvtFxToFP_Intrinsic;
 304
 305 // Narrowing and Lengthening Vector Moves.
 306 def int_arm_neon_vqmovns : Neon_1Arg_Narrow_Intrinsic;
 307 def int_arm_neon_vqmovnu : Neon_1Arg_Narrow_Intrinsic;
 308 def int_arm_neon_vqmovnsu : Neon_1Arg_Narrow_Intrinsic;
 309
 310 // Vector Table Lookup.
 311 // The first 1-4 arguments are the table.
 312 def int_arm_neon_vtbl1 : Neon_Tbl2Arg_Intrinsic;
 313 def int_arm_neon_vtbl2 : Neon_Tbl3Arg_Intrinsic;
 314 def int_arm_neon_vtbl3 : Neon_Tbl4Arg_Intrinsic;
 315 def int_arm_neon_vtbl4 : Neon_Tbl5Arg_Intrinsic;
 316
 317 // Vector Table Extension.
 318 // Some elements of the destination vector may not be updated, so the original
 319 // value of that vector is passed as the first argument.  The next 1-4
 320 // arguments after that are the table.
 321 def int_arm_neon_vtbx1 : Neon_Tbl3Arg_Intrinsic;
 322 def int_arm_neon_vtbx2 : Neon_Tbl4Arg_Intrinsic;
 323 def int_arm_neon_vtbx3 : Neon_Tbl5Arg_Intrinsic;
 324 def int_arm_neon_vtbx4 : Neon_Tbl6Arg_Intrinsic;
 325
 326 let TargetPrefix = "arm" in {
 327
 328   // De-interleaving vector loads from N-element structures.
 329   // Source operands are the address and alignment.
 330   def int_arm_neon_vld1 : Intrinsic<[llvm_anyvector_ty],
 331                                     [llvm_ptr_ty, llvm_i32_ty],
 332                                     [IntrReadArgMem]>;
 333   def int_arm_neon_vld2 : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>],
 334                                     [llvm_ptr_ty, llvm_i32_ty],
 335                                     [IntrReadArgMem]>;
 336   def int_arm_neon_vld3 : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>,
 337                                      LLVMMatchType<0>],
 338                                     [llvm_ptr_ty, llvm_i32_ty],
 339                                     [IntrReadArgMem]>;
 340   def int_arm_neon_vld4 : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>,
 341                                      LLVMMatchType<0>, LLVMMatchType<0>],
 342                                     [llvm_ptr_ty, llvm_i32_ty],
 343                                     [IntrReadArgMem]>;
 344
 345   // Vector load N-element structure to one lane.
 346   // Source operands are: the address, the N input vectors (since only one
 347   // lane is assigned), the lane number, and the alignment.
 348   def int_arm_neon_vld2lane : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>],
 349                                         [llvm_ptr_ty, LLVMMatchType<0>,
 350                                          LLVMMatchType<0>, llvm_i32_ty,
 351                                          llvm_i32_ty], [IntrReadArgMem]>;
 352   def int_arm_neon_vld3lane : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>,
 353                                          LLVMMatchType<0>],
 354                                         [llvm_ptr_ty, LLVMMatchType<0>,
 355                                          LLVMMatchType<0>, LLVMMatchType<0>,
 356                                          llvm_i32_ty, llvm_i32_ty],
 357                                         [IntrReadArgMem]>;
 358   def int_arm_neon_vld4lane : Intrinsic<[llvm_anyvector_ty, LLVMMatchType<0>,
 359                                          LLVMMatchType<0>, LLVMMatchType<0>],
 360                                         [llvm_ptr_ty, LLVMMatchType<0>,
 361                                          LLVMMatchType<0>, LLVMMatchType<0>,
 362                                          LLVMMatchType<0>, llvm_i32_ty,
 363                                          llvm_i32_ty], [IntrReadArgMem]>;
 364
 365   // Interleaving vector stores from N-element structures.
 366   // Source operands are: the address, the N vectors, and the alignment.
 367   def int_arm_neon_vst1 : Intrinsic<[],
 368                                     [llvm_ptr_ty, llvm_anyvector_ty,
 369                                      llvm_i32_ty], [IntrReadWriteArgMem]>;
 370   def int_arm_neon_vst2 : Intrinsic<[],
 371                                     [llvm_ptr_ty, llvm_anyvector_ty,
 372                                      LLVMMatchType<0>, llvm_i32_ty],
 373                                     [IntrReadWriteArgMem]>;
 374   def int_arm_neon_vst3 : Intrinsic<[],
 375                                     [llvm_ptr_ty, llvm_anyvector_ty,
 376                                      LLVMMatchType<0>, LLVMMatchType<0>,
 377                                      llvm_i32_ty], [IntrReadWriteArgMem]>;
 378   def int_arm_neon_vst4 : Intrinsic<[],
 379                                     [llvm_ptr_ty, llvm_anyvector_ty,
 380                                      LLVMMatchType<0>, LLVMMatchType<0>,
 381                                      LLVMMatchType<0>, llvm_i32_ty],
 382                                     [IntrReadWriteArgMem]>;
 383
 384   // Vector store N-element structure from one lane.
 385   // Source operands are: the address, the N vectors, the lane number, and
 386   // the alignment.
 387   def int_arm_neon_vst2lane : Intrinsic<[],
 388                                         [llvm_ptr_ty, llvm_anyvector_ty,
 389                                          LLVMMatchType<0>, llvm_i32_ty,
 390                                          llvm_i32_ty], [IntrReadWriteArgMem]>;
 391   def int_arm_neon_vst3lane : Intrinsic<[],
 392                                         [llvm_ptr_ty, llvm_anyvector_ty,
 393                                          LLVMMatchType<0>, LLVMMatchType<0>,
 394                                          llvm_i32_ty, llvm_i32_ty],
 395                                         [IntrReadWriteArgMem]>;
 396   def int_arm_neon_vst4lane : Intrinsic<[],
 397                                         [llvm_ptr_ty, llvm_anyvector_ty,
 398                                          LLVMMatchType<0>, LLVMMatchType<0>,
 399                                          LLVMMatchType<0>, llvm_i32_ty,
 400                                          llvm_i32_ty], [IntrReadWriteArgMem]>;
 401 }